JP2015114652A - 表示駆動装置、表示駆動方法、表示装置 - Google Patents

Abstract

【課題】表示装置における表示ムラの改善
【解決手段】データ線と走査線の交差点に対応して画素が形成されている表示部に対する表示駆動のために、表示データのフレームを構成する各行について設定された電流階調値を記憶する電流設定部と、１フレーム内の各行の走査タイミング毎に、その行の電流階調値とされた定電流を生成する電流階調制御部と、データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ電流階調制御部からの定電流を供給するデータ線駆動部とを設ける。これによりデータ線に供給される定電流が走査線単位で可変制御されるようにする。
【選択図】図５

Description

本発明は表示駆動装置、表示駆動方法、表示装置に関し、特にデータ線と走査線が複数配設され、データ線と前記走査線の各交差点に対応して画素が形成されている表示部の駆動技術に関する。

特開平９−２３２０７４号公報 特開２００４−３０９６９８号公報

画像を表示する表示パネルとして、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を用いる表示装置、ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）を用いる表示装置等が知られている。多くの表示装置では、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがそれぞれ複数配設され、データ線と走査線の各交差点に対応して画素が形成されている表示部を有する。
そしていわゆる線順次走査の場合、走査線ドライバが順次走査線を選択していきながら、データ線ドライバが、各データ線に１ライン分のデータ線駆動信号を出力することで画素としての各ドットの表示が制御される。

上記特許文献１には表示パネルの寄生容量による画素発光の立ち上がりの遅れを改善するために、走査が次の走査線に移る際に、すべての走査線を一旦リセット電位に接続する技術が開示されている。
上記特許文献２には、データ電極に表示信号を供給する際に、そのオーバーシュート、アンダーシュートを低減するための手法として、すべての電極をリセット電位に接続し、続いてプリセット電位に接続する技術が開示されている。

ここで例えばパッシブ駆動ＯＬＥＤ表示装置では、表示パネルが通常の方形ではないなどの事情で長さが異なる走査線が存在する場合や、各走査線で画素の点灯率が異なる場合（発光させる画素の数が異なる場合）に、部分的に本来の階調よりも高輝度或いは低輝度となることがある。これにより画面上に表示ムラが生じてしまう。
なおここでいう「点灯率」とは、各走査線の画素数のうちで発光させる画素数の割合の意味である。（点灯率＝走査線上の発光画素数／走査線上の画素数）
そこで本発明では、これらの事情で生じる輝度変化を小さくし、輝度ムラ（表示ムラ）を低減することを目的とする。

第１に、本発明に係る表示駆動装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動装置であって、表示データのフレームを構成する各行について設定された電流階調値を記憶する電流設定部と、１フレーム内の各行の走査タイミング毎に、前記電流設定部に記憶された該当行の電流階調値とされた定電流を生成する電流階調制御部と、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ、前記電流階調制御部からの定電流を供給するデータ線駆動部とを備えたものである。
このような表示駆動装置によって、データ線には階調値に応じた時間長だけ定電流が与えられる。定電流を与える時間によって画素の発光輝度を制御している。ここで、１ライン（本明細書で「ライン」とは走査線としての行や、或いは走査線とその走査線上に配列された画素を含む行を包括的に表す用語としている）上の非発光画素の数や発光階調の影響、或いは各走査線の長さの差により、部分的に本来の階調よりも高輝度或いは低輝度となり、表示ムラが生ずることがある。そこで各走査線の走査タイミング毎に、各データ線に与える定電流値を制御する。つまり１ラインの走査毎に定電流値を可変制御する。各ラインに応じた定電流値は、電流階調値として表示ムラを解消できる適切な値に設定して記憶しておく。

第２に、上記した本発明に係る表示駆動装置においては、前記電流階調制御部は、１フレーム内の各行の走査タイミング毎の定電流の電流階調値の切替を、各行の走査期間の間のブランキング期間において実行することが望ましい。
ライン毎に定電流値を制御するわけであるが、その定電流値の切替をブランキング期間で行うことで、定電流値の変動の影響を表示に及ぼさないようにできる。

第３に、上記した本発明に係る表示駆動装置においては、前記電流設定部に記憶される電流階調値は、前記表示部で表示する表示データの切替に対応して書き換えられることが望ましい。
１フレームにおける各ラインの点灯率は画像内容によって異なる。従って表示画像を切り換える場合に、それに応じて電流設定部に記憶される電流階調値も書き換えることが適切となる。

第４に、上記した本発明に係る表示駆動装置においては、前記電流設定部に記憶される電流階調値の書き換えは、フレーム開始タイミングで行われることが望ましい。表示画像の切替をフレーム開始タイミングで行うためである。

第５に、上記した本発明に係る表示駆動装置においては、前記電流階調制御部は、流れる電流値について異なる重み付けをされた複数のトランジスタのうちの１つ以上を、前記電流設定部に記憶された電流階調値に基づいて選択し、選択されたトランジスタの電流値の和に相当する電流値として、電流階調値に相当する定電流を生成することが望ましい。
これにより電流階調値に応じたトランジスタの選択により、電流階調値に応じた定電流駆動を行うことができる。

本発明に係る表示駆動方法は、表示データのフレームを構成する各行について設定された電流階調値を記憶し、１フレーム内の各行の走査タイミング毎に、記憶された電流階調値のうちで該当行の電流階調値とされた定電流を生成し、生成した定電流を、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ供給するものである。
即ち走査線の長さの差や走査線上の点灯率等の影響による輝度変化に対する表示ムラの補正を、データ線に与える定電流値の走査タイミング毎の調整によって実現する。

また本発明に係る表示装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、前記走査線に対して走査信号を与える走査線駆動部と、表示データのフレームを構成する各行について設定された電流階調値を記憶する電流設定部と、１フレーム内の各行の走査タイミング毎に、前記電流設定部に記憶された該当行の電流階調値とされた定電流を生成する電流階調制御部と、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ、前記電流階調制御部からの定電流を供給するデータ線駆動部とを備える。
即ち上述の表示駆動装置を備えた表示装置を構成する。

本発明によれば、走査線の長さの差や走査線上の点灯率等の影響による輝度変化を、データ線に与える定電流値を走査タイミング毎に調整することで、表示ムラ（輝度ムラ）を低減し、もって表示品質を向上させることができる。

本発明の実施の形態の表示装置のブロック図である。 異形パネルでの輝度ムラの説明図である。 点灯率の差による輝度ムラの説明図である。 点灯率の差による輝度ムラの発生原因の説明図である。 実施の形態のコントローラＩＣのブロック図である。 実施の形態の電流階調値の説明図である。 実施の形態の定電流生成系の回路図である。 実施の形態の表示駆動動作波形の説明図である。 実施の形態の表示データに応じた電流階調値の説明図である。 実施の形態の表示データ切替動作の説明図である。 実施の形態の表示データ切替処理のフローチャートである。

以下、本発明の実施の形態を次の順序で説明する。
＜１．実施の形態の表示装置＞
＜２．表示上に発生する輝度変化の説明＞
＜３．表示駆動装置の構成及び動作＞
＜４．表示画像の切り替え＞
＜５．実施の形態の効果及び変形例＞

＜１．実施の形態の表示装置＞
図１は実施の形態の表示装置１と、表示装置１の表示動作制御を行うＭＰＵ（Micro Processing Unit：演算装置）２を示している。
表示装置１は、表示画面を構成する表示部１０と、コントローラＩＣ（Integrated Circuit）２０と、カソードドライバ２１を有する。
表示装置１が本発明請求項の表示装置に相当する実施の形態である。またコントローラＩＣ２０が本発明請求項の表示駆動装置に相当する実施の形態である。
なお、この図１の例ではカソードドライバ２１はコントローラＩＣ２０の外部の構成として示しているが、カソードドライバ２１がコントローラＩＣ２０の内部に設けられる場合もある。

表示部１０は、データ線ＤＬ（ＤＬ１〜ＤＬ１２８）と、走査線ＳＬ（ＳＬ１〜ＳＬ９６）とが、それぞれ複数配設され、データ線ＤＬと走査線ＳＬの各交差点に対応して画素が形成されている。即ち１２８本のデータ線ＤＬ１〜ＤＬ１２８と、９６本の走査線ＳＬ１〜ＳＬ９６に対応して、１２８個の画素が水平方向の１行（１ライン）に配置され、９６個の画素が垂直方向の１列に配置される。
従って表示部１０は、表示画像を構成する画素として１２８×９６＝１２２８８個の画素を有する。本実施の形態の場合、各画素はＯＬＥＤを用いた自発光素子として形成される。なお、もちろん画素数、データ線数、走査線数は一例に過ぎない。

１２８本のデータ線ＤＬ１〜ＤＬ１２８のそれぞれは、表示部１０の列方向（垂直方向）に並ぶ９６個の画素に共通に接続されている。また９６本の走査線ＳＬ１〜ＳＬ９６のそれぞれは、行方向（水平方向）に並ぶ１２８個の画素に共通に接続されている。
走査線ＳＬで選択されたラインの１２８個の画素に、データ線ＤＬから表示データ（階調値）に基づく発光駆動電流が与えられることで、当該ラインの各画素が、表示データに応じた輝度（階調）で発光駆動される。

この表示部１０の表示駆動のためにコントローラＩＣ２０、カソードドライバ２１が設けられる。
コントローラＩＣ２０は、駆動制御部３１、表示データ記憶部３２、アノードドライバ３３を有する。アノードドライバ３３は、データ線ＤＬ１〜ＤＬ１２８を駆動する。
アノードドライバ３３は、駆動制御部３１から供給される定電流を、表示データ記憶部３２に記憶された表示データの階調に応じた時間長だけデータ線ＤＬに供給する。即ちアノードドライバ３３はデータ線駆動部として機能する。

駆動制御部３１は、ＭＰＵ２との間でコマンドや表示データの通信を行い、コマンドに応じた表示動作を制御する。例えば駆動制御部３１は、表示開始のコマンドを受信すると、それに応じてタイミング設定を行って、カソードドライバ２１による走査線ＳＬの走査を開始させる。またカソードドライバ２１による走査に同期させてアノードドライバ３３によるデータ線ＤＬの駆動を実行させる。
アノードドライバ３３によるデータ線ＤＬの駆動に関しては、駆動制御部３１は、ＭＰＵ２から受信した表示データを表示データ記憶部３２に記憶させると共に、上記の走査タイミングに合わせて、表示データをアノードドライバ３３に転送させる。またデータ線駆動信号としての定電流を生成し、アノードドライバ３３に供給する。
これに応じてアノードドライバ３３が、各階調に応じた期間、データ線駆動信号としての定電流をデータ線ＤＬに出力する。
このような制御により、選択されているライン、つまりカソードドライバ２１から選択レベルの走査信号が与えられている１つの走査線ＳＬ上の各画素が発光駆動される。順次各ラインが発光駆動されていくことで、フレーム画像表示が実現される。

カソードドライバ２１は、走査線ＳＬの一端から走査信号を与える走査線駆動部として機能する。
このカソードドライバ２１は、Ｑ１出力端子〜Ｑ９６出力端子が、それぞれ走査線ＳＬ１〜ＳＬ９６に接続された状態で配置されている。そして走査方向ＳＤとして示すように、Ｑ１出力端子からＱ９６出力端子に向かって選択レベルの走査信号を順次出力することで、走査線ＳＬ１〜ＳＬ９６を順次選択状態とする走査を行う。

このような走査を行うために駆動制御部３１はカソードドライバ２１に対してカソードドライバ制御信号ＣＡを供給する。
カソードドライバ制御信号ＣＡは走査の制御のための各種信号を包括的に示したものであり、本実施の形態の場合、スキャン信号ＳＫ、ラッチ信号ＬＡＴ、クロック信号ＣＬＫ、ブランキング信号ＢＫが含まれる。
詳述は避けるがカソードドライバ２１は、図示しないシフトレジスタを内蔵し、このシフトレジスタはスキャン信号ＳＫとして与えられる選択レベルの信号をクロック信号ＣＬＫに基づいてＱ１出力端子側からＱ９６出力端子側に向かうデータ転送を行う。このシフトレジスタの各段の出力がラッチ信号ＬＡＴで図示しないラッチ回路にラッチされ、その各ラッチ回路の出力が図示しないドライブ段の回路を介して、Ｑ１出力端子〜Ｑ９６出力端子から各走査線ＳＬ１〜ＳＬ９６に出力される。
このような動作によりカソードドライバ２１は、走査線ＳＬ１〜ＳＬ９６を順次選択する走査を行うこととなる。
なおブランキング信号ＢＫは、画素を発光駆動しないタイミングを規定する信号である。

またコントローラＩＣ２０の駆動制御部３１は、フレーム開始信号ＩＮＴを出力する。フレーム開始信号ＩＮＴは、毎フレームで第１ラインの走査タイミングで発生される信号である。フレーム開始信号ＩＮＴは駆動制御部３１の内部で用いられる他、フレーム開始タイミングを示す信号としてＭＰＵ２に供給される。

＜２．表示上に発生する輝度変化の説明＞
本実施の形態では、表示上に発生する輝度ムラを解消するために、アノードドライバ３３が各データ線ＤＬに与える定電流を、各ラインの走査タイミング毎に可変制御できるようにしている。ここでは、まず表示上に発生する輝度ムラについて説明しておく。
本実施の形態で対処する輝度ムラの原因は、大きく分けて異形パネルで生じる輝度ムラと、点灯率によって生じる輝度ムラがある。

まず異形パネルの場合を図２で説明する。図２Ａ、図２Ｂは、表示部１０を通常の長方形ではない異形のパネルとした場合の形状例を示している。ここでは八角形パネルや長円形パネルを例示している。図示は省略するが、円形パネル、楕円形パネル、或いは他の多角形パネルなどももちろん想定される。
例えばこれらのような異形パネルの場合、各走査線ＳＬの長さとして差が生ずる。走査線ＳＬは、長いほど容量負荷が大きく、また配線抵抗も高い。データ線ＤＬに供給された電流は画素を介して走査線ＳＬに流れるため、画素に与えられる電流が走査線ＳＬの長さの影響を受ける。
結果としては図２Ａ、図２Ｂの右側に示すように、全面を同一輝度の駆動条件で駆動したとしても、走査線ＳＬが短い領域ほど輝度が高く、走査線ＳＬが長い領域ほど輝度が低くなる。図２Ｃには模式的に輝度ムラが生じている状況を示している。

次に通常の長方形状の表示パネルでも生ずる点灯率の差による輝度ムラを図３，図４で説明する。
図３Ａは表示部１０の表示画面の様子を示している。この例は、背景領域Ａｇ１の輝度を４／１５階調とし、中央領域Ａｇ２の輝度を０／１５階調（非点灯）とする表示を行っている状態である。つまり中央領域Ａｇ２を通るラインは、走査線上の全画素のうち点灯画素数が少なくなっている（点灯率が低い）。なお輝度の階調は例えば０／１５（非発光）から１５／１５（最大輝度発光）までの１６階調であるとする。
例えばこのように中央領域Ａｇ２を非点灯画素とし、その周囲の背景領域Ａｇ１を比較的低い階調の輝度とした場合に、図中の背景領域Ａｇ１内である領域ＡＲ１と領域ＡＲ２の輝度が異なる状態となる現象が生ずる。即ち破線で示す範囲の領域ＡＲ２（中央領域Ａｇ２の左右の領域）の輝度が他の背景部分よりも若干暗くなって、輝度ムラが生じてしまう。

また図３Ｂは、背景領域Ａｇ１の輝度を８／１５階調とし、中央領域Ａｇ２の輝度を０／１５階調（非点灯）とする表示を行っている状態である。上記図３Ａと同じく中央領域Ａｇを通るラインは点灯率が低い。
例えばこのように中央領域Ａｇ２を非点灯画素とし、その周囲の背景領域Ａｇ１を比較的高い階調の輝度とした場合に、背景領域Ａｇ１内である領域ＡＲ１と領域ＡＲ２の輝度が異なる状態となる。この場合は、破線で示す範囲の領域ＡＲ２（中央領域Ａｇ２の左右の領域）の輝度が他の背景部分よりも若干明るくなって、輝度ムラが生じてしまう。

これらの輝度ムラの原因は次のように考えられる。
図４Ｃは、点灯率が高いラインのモデルであり、ここでは全データ線ＤＬに発光駆動電流が与えられている状態を示している。電圧ＶＨの走査線ＳＬは非選択状態であり、０Ｖとされた走査線ＳＬが選択中のラインとなる。この場合、各データ線に与えられた電流は、破線で示すように選択中の走査線ＳＬに流れる。

図４Ｄは点灯率が低いラインのモデルとして、一部のデータ線ＤＬに電流が与えられ、他のデータ線は０Ｖ（例えば接地）とされている状態を示している。
この場合、点灯画素に対応するデータ線ＤＬに与えられる電流は、破線で示すように選択中の走査線ＳＬだけでなく、非点灯画素に対応するデータ線ＤＬにも流れる。このためコンデンサの記号で示す各画素の容量成分のうち、非点灯画素の寄生容量に対する充電も行われることになり負荷が重くなる結果、発光駆動電流の立ち上がりが遅れるという事象が発生する。

以上を踏まえて考えると、図３Ａのように背景領域Ａｇ１の輝度が比較的低い場合、領域ＡＲ１における画素に対する発光駆動電流は図４Ａの実線、領域ＡＲ２における画素に対する発光駆動電流は図４Ａの破線のようになる。
つまり点灯率が高いラインの点灯画素に対する発光駆動電流は立ち上がりが早くなり、点灯率が低いラインの点灯画素に対する発光駆動電流は立ち上がりが遅くなる。
ここで定電流印加の時間長ｗ４は、例えば４／１５階調としての長さである。この波形からわかるように領域ＡＲ２の画素に対する発光駆動電流は十分に立ち上がらず、この結果、当該領域の輝度が低下する。

一方、図３Ｂのように背景領域Ａｇ１の輝度が比較的高い場合、領域ＡＲ１における画素に対する発光駆動電流は図４Ｂの実線、領域ＡＲ２における画素に対する発光駆動電流は図４Ｂの破線のようになる。
つまり点灯率が高いラインの点灯画素に対する発光駆動電流は早く立ち上がって、例えば８／１５階調に相当する時間長ｗ８だけ定電流を維持する。点灯率が低いラインの点灯画素に対する発光駆動電流は、上記図３Ａの場合と同様に立ち上がりが遅いのであるが、電流供給時間長が長くなると、定電流値以上にオーバーシュートしてしまう現象が生じている。このオーバーシュートにより当該領域の輝度が高くなる。

以上のように、走査線の長さの差や点灯率の差によって輝度ムラが生ずる。本実施の形態では、これらに対応して各走査線ＳＬの走査タイミング毎にデータ線ＤＬに与える定電流値を制御するものである。

＜３．表示駆動装置の構成及び動作＞
以下、データ線ＤＬに対する定電流駆動制御について詳細に説明する。
図５は、表示駆動装置として機能するコントローラＩＣ２０の内部を示しているが、特に駆動制御部３１内を詳細に示したものである。
駆動制御部３１内には、ＭＰＵインターフェース４１、コマンドデコーダ４２、タイミングコントローラ４３、基準電流生成部４４、電流階調制御部４５、電流設定部４６が設けられる。

ＭＰＵインターフェース４１は、上述したＭＰＵ２との間の各種通信を行うインターフェース回路部である。具体的には表示データやコマンド信号の送受信がＭＰＵインターフェース４１とＭＰＵ２の間で行われる。
コマンドデコーダ４２は、ＭＰＵ２から送信されてきたコマンド信号等を図示しない内部レジスタに取り込むと共に、コマンド信号のデコードを行う。そしてコマンドデコーダ４２は、取り込んだコマンド信号の内容に応じた動作を実行させるべく、タイミングコントローラ４３に必要な通知を行う。またコマンドデコーダ４２は取り込んだ表示データを表示データ記憶部３２に記憶させる。

なお、表示データ記憶部３２には、例えばそれぞれ１フレーム分の表示データの記憶領域として第１メモリ領域３２ａ、第２メモリ領域３２ｂが用意されている。
本実施の形態では、表示部１０に、１フレームの静止画データを切り換えて表示していくことを想定する。即ちＭＰＵ２から供給された静止画としての１フレームの表示データは、例えば第１メモリ領域３２ａに格納された状態で、その表示データに基づく表示が実行される。
その後、表示内容を切り換える際には、切替タイミングに先立って、次の表示データが第２メモリ領域３２ｂに記憶されていく。そして切替タイミングで、第２メモリ領域３２ｂの表示データが表示対象のデータとして使用されて表示駆動が行われる。
さらにその後、表示内容を切り換える際には、切替タイミングに先立って、次の表示データが第１メモリ領域３２ａに記憶され、所定のタイミングで表示対象が第１メモリ領域３２ａの表示データに変更される。
このように第１メモリ領域３２ａ、第２メモリ領域３２ｂが交互に使用されることで、ＭＰＵ２からの表示データの転送時間によらず、実際の表示上での表示内容の切替が時間遅れなくスムースに行われる。

タイミングコントローラ４３は、表示部１０の走査線ＳＬ、データ線ＤＬの駆動タイミングを設定する。
即ちタイミングコントローラ４３は上述したカソードドライバ制御信号ＣＡを出力して、カソードドライバ２１によるライン走査を実行させる。
またタイミングコントローラ４３はアノードドライバ３３に対しての表示データ記憶部３２からの表示データの転送制御を行い、アノードドライバ３３が各走査タイミングでの各データ線ＤＬ１〜ＤＬ１２８に定電流を供給する時間長が、表示データの該当画素の階調に応じた時間長となるようにする。
またタイミングコントローラ４３はフレーム開始信号ＩＮＴを生成する。

基準電流生成部４４は、データ線駆動信号の電流値の基準となる基準電流を生成する。
電流階調制御部４５は、基準電流生成部４４で生成された基準電流を、設定された電流階調値に調整する。特に本実施の形態では、電流階調制御部４５による基準電流の調整によって、各走査線ＳＬ１〜ＳＬ９６の走査タイミング毎に、各データ線ＤＬ１〜ＤＬ１２８に与える定電流値を変更制御することが可能とされている。

電流階調制御部４５による定電流値の調整は、電流設定部４６に記憶された電流階調値に基づいて行われる。
電流設定部４６の設定レジスタ４６ｂには各走査線ＳＬ１〜ＳＬ９６のそれぞれについての電流階調値が記憶されている。

図６に設定レジスタ４６ｂに記憶される電流階調値の例を示す。なお設定レジスタ４６ｂに実際に記憶されるのは図６におけるレジスタの値Ｒ１〜Ｒ６であり、タイミングと電流階調値は説明のために示しているものである。タイミングＬ１〜Ｌ９６とは、走査線ＳＬ１〜ＳＬ９６の各走査タイミングのことである。
電流階調値の設定として、タイミングＬ１〜Ｌ９６の各ラインの走査タイミング毎の電流階調値が示される。例えばタイミングＬ１の電流階調値が３Ｆｈ（“ｈ”を付した数字は１６進表記：（ ）内は１０進表記）、タイミングＬ２の電流階調値が３Ｃｈ・・・などとされる。各タイミングの電流階調値の６ビットは、レジスタＲ１〜Ｒ６に１ビットづつ記憶される。即ち、６ビットの電流階調値におけるビット０がレジスタＲ１に、ビット１がレジスタＲ２に、・・・ビット５がレジスタＲ６にそれぞれ記憶される。
なおレジスタＲ１〜Ｒ６の各値は１ビットで、設定レジスタ４６ｂにはタイミングＬ１〜Ｌ９６の各走査タイミングに対応する値が記憶される。
図５の電流設定部４６の設定レジスタ４６ｂ全体としては、９６×６＝５７６ビットを、１つの表示データに対する電流階調値として記憶することになる。

なお電流設定部４６におけるバッファ４６ａは、設定レジスタ４６ｂの電流階調値を書き換える際に、ＭＰＵ２から提供される新たな電流階調値を一時保存するために用いられるもので、設定レジスタ４６ｂと同じく９６×６＝５７６ビットの領域が用意される。

電流階調制御部４５は、各走査線ＳＬ１〜ＳＬ９６の走査タイミング毎に、設定レジスタ４６ｂに記憶された該当ラインの電流階調値に相当する電流値の定電流を得る。そしてその定電流をアノードドライバ３３に供給する。
アノードドライバ３３は、このような定電流を、各データ線ＤＬ１〜ＤＬ１２８に対して、表示データに示されるそれぞれの画素の階調値に従った時間長だけ供給する。

図７で、基準電流生成部４４、電流階調制御部４５、及びアノードドライバ３３の回路構成例を説明する。
基準電流生成部４４は差動アンプ５１、ＰチャネルのＦＥＴ（Field Effect Transistor）５２，５３、ＮチャネルのＦＥＴ５４、及び抵抗Ｒ１を有する。
差動アンプ５１の反転入力には所定電圧Ｖ１が印加され、非反転入力は抵抗Ｒ１を介して接地されている。差動アンプ５１の出力端はＦＥＴ５２のゲートに接続され、ＦＥＴ５２のソースは電圧Ｖｃｃに接続され、ＦＥＴ５２のドレインは差動アンプ５１の非反転入力に接続される。この構成により、ＦＥＴ５２のソース−ドレイン間に基準電流Ｉｓが流れる。

ＦＥＴ５３はゲートがＦＥＴ５２のゲートに接続され、ソースが電圧Ｖｃｃに接続され、ドレインがＦＥＴ５４のドレインとゲートに接続されている。この場合、ＦＥＴ５２とＦＥＴ５３がカレントミラー構成を採るため、ＦＥＴ５３に基準電流Ｉｓと同じ電流値の基準電流Ｉｓ’が流れる。そしてＦＥＴ５３，５４が直列接続されていることで、基準電流Ｉｓ’がＦＥＴ５４のドレイン−ソース間にも流れる。

電流階調制御部４５は、ＮチャネルのＦＥＴ６１〜６６、同じくＮチャネルのＦＥＴ７１〜７６、ＰチャネルのＦＥＴ８０を有する。
ＦＥＴ８０のソースには電圧ＶＨが印加され、ＦＥＴ８０はドレインとソースが接続されるとともに、そのドレインはＦＥＴ６１〜６６の全てのドレインに接続される。ＦＥＴ６１〜６６のソースは、それぞれＦＥＴ７１〜７６のドレインに接続される。
この場合に、上述の基準電流生成部４４のＦＥＴ５４のゲートとドレインが接続され、この接続点に、ＦＥＴ６１〜６６のゲートが接続されている構成により、ＦＥＴ５４とＦＥＴ６１〜６６のそれぞれがカレントミラー構成を採る。

ここでＦＥＴ６１〜６６は、トランジスタサイズ（ゲート幅Ｗ）が異なる設計とされて、電流重み付け設定がされている。即ちＦＥＴ６１〜６６のそれぞれのゲート幅Ｗは、ＦＥＴ５４のゲート幅の１倍、２倍、４倍、８倍、１６倍、３２倍とされ、これにより各ＦＥＴ６１〜６６のドレイン−ソース電流の重み付けがなされている。
即ちＦＥＴ６１〜６６のドレイン−ソース電流をＩ１，Ｉ２，Ｉ４，Ｉ８，Ｉ１６，Ｉ３２とすると、Ｉ１＝Ｉｓ’、Ｉ２＝２・Ｉｓ’、Ｉ４＝４・Ｉｓ’、Ｉ８＝８・Ｉｓ’、Ｉ１６＝１６・Ｉｓ’、Ｉ３２＝３２・Ｉｓ’となる。

このようなＦＥＴ６１〜６６に対して、ＦＥＴ７１〜７６はスイッチとして機能する。ＦＥＴ７１〜７６のゲートには、それぞれ設定レジスタ４６ｂのレジスタＲ１〜Ｒ６の記憶値に応じた電圧が印加される。従ってＦＥＴ７１〜７６は図６に示した電流階調値“１”“０”によりオン／オフされる。
そしてＦＥＴ７１〜７６のうちでオンされたＦＥＴの系統で、ＦＥＴ６１〜６６の重み付けされたドレイン−ソース電流が流れる。ＦＥＴ８０に流れる電流は、それらの電流の和としての電流値となる。

図６の例に沿って述べると、タイミングＬ１の期間は、レジスタＲ１〜Ｒ６における“１１１１１１”の値によってＦＥＴ７１〜７６が制御される。この場合ＦＥＴ７１〜７６は全てオンとなり、ＦＥＴ８０のソース−ドレイン電流はＩ１＋Ｉ２＋Ｉ４＋Ｉ８＋Ｉ１６＋Ｉ３２で階調値６３の電流値となる。
またタイミングＬ２の期間は、レジスタＲ１〜Ｒ６における“００１１１１”の値によってＦＥＴ７１〜７６が制御される。この場合ＦＥＴ７１、７２はオフ、ＦＥＴ７３〜７６は全てオンとなり、ＦＥＴ８０のソース−ドレイン電流はＩ４＋Ｉ８＋Ｉ１６＋Ｉ３２で階調値６０の電流値となる。

アノードドライバ３３には、各データ線ＤＬ１〜ＤＬ１２８に対応してそれぞれ、ＰチャネルのＦＥＴ８１（８１−１〜８１−１２８），８２（８２−１〜８２−１２８）とＮチャネルのＦＥＴ８３（８３−１〜８３−１２８）によるデータ線駆動回路が形成されている。なお、表示データに対応する階調制御（定電流の出力時間長制御）のための信号Ｓａ，Ｓｂを生成する回路構成は図示を省略している。
ＦＥＴ８１のソースには電圧ＶＨが印加され、ドレインはＦＥＴ８２のソースに接続される。またＦＥＴ８２のドレインとＦＥＴ８３のドレインが接続されている。ＦＥＴ８３のソースは接地されている。
ＦＥＴ８２，８３の接続点が、データ線ＤＬ（ＤＬ１〜ＤＬ１２８）に接続される。

この場合に、上述の電流階調制御部４５におけるＦＥＴ８０はゲートとドレインが接続され、この接続点に、ＦＥＴ８１−１〜８１−１２８の各ゲートが接続されている構成により、ＦＥＴ８０と各ＦＥＴ８１−１〜８１−１２８のそれぞれがカレントミラー構成を採る。従って各データ線ＤＬ１〜ＤＬ１２８についてのデータ線駆動回路には、上述のＦＥＴ８０のソース−ドレイン電流と同じ電流値の定電流が流れる構成となっている。

ここでＦＥＴ８２−１〜８２−１２８は、それぞれ信号Ｓａ（Ｓａ１〜Ｓａ１２８）によってオン／オフされる。またＦＥＴ８３−１〜８３−１２８は、それぞれ信号Ｓｂ（Ｓｂ１〜Ｓｂ１２８）によってオン／オフされる。信号Ｓａ，Ｓｂは表示データによる画素の階調に応じた時間長だけ定電流出力するための制御信号であり、表示データ（各画素データ）に応じて時間長設定されたパルス信号である。
信号Ｓａ，ＳｂによってＦＥＴ８２がオン、ＦＥＴ８３がオフされると、ＦＥＴ８２のドレイン電流がデータ線ＤＬに供給される。
また信号Ｓａ，ＳｂによってＦＥＴ８２がオフ、ＦＥＴ８３がオンされると、データ線ＤＬが接地されることとなる。
従って表示データに基づいて信号Ｓａ，Ｓｂが生成され、ＦＥＴ８２，８３が制御されることで、表示データで示される階調値に応じた時間長だけ、データ線ＤＬに、電流階調制御部４５で電流値の調整された定電流が出力される。

このような構成により、各走査線ＳＬ１〜ＳＬ９６の走査タイミング毎に電流値が調整されたデータ線駆動が実現される。
図８に動作波形を示す。フレーム開始信号ＩＮＴは、フレームの先頭ライン（走査線ＳＬ１の走査タイミング）でハイレベル（Ｈレベル）とされる。
ブランキング信号ＢＫは、各走査線ＳＬ１〜ＳＬ９６の走査期間の間の期間でＨレベルとされる。このブランキング信号のＨレベル期間が、画素を発光駆動しないブランキング期間となる。ブランキング期間中、全ての走査線ＳＬはロウレベル（Ｌレベル）とされ、全てのデータ線ＤＬは接地される。

この図８では、走査線ＳＬ１〜ＳＬ９６のうちで走査線ＳＬ１〜ＳＬ４と、データ線ＤＬ１〜ＤＬ１２８のうちの或るデータ線ＤＬｘ，ＤＬｙを例示している。
走査線ＳＬ１〜ＳＬ４・・・は、フレーム開始タイミングから順次選択状態とされる（Ｌレベルが選択レベル）。例えばタイミングＬ１は走査線ＳＬ１の走査タイミング、タイミングＬ２は走査線ＳＬ２の走査タイミングとなる。
なおブランキング期間は全走査線ＳＬがＬレベルとされる例で示しているが、ブランキング期間に全走査線ＳＬをＨレベルに固定する駆動方式もある。
データ線ＤＬｘ，ＤＬｙは、各走査タイミングで、それぞれ該当ラインの画素の階調値に応じた時間長だけ、定電流出力を行う。図８のデータ線ＤＬｘ、ＤＬｙのＨレベル期間は、定電流出力されている期間を示す。

ここで、上述の図６の例のように電流階調値が設定されているとすると、アノードドライバ３３からのデータ線ＤＬ１〜ＤＬ１２８への定電流出力は、図８のアノードドライバ出力電流として示すように、タイミングＬ１では３Ｆｈ階調の電流値、タイミングＬ２では３Ｃｈ階調の電流値、タイミングＬ３では３Ｆｈ階調の電流値・・・というように可変制御される。

このようにデータ線ＤＬの電流値が走査タイミング毎に制御されることで、図２又は図３，図４で説明した輝度ムラを低減又は解消できる。
即ち異型パネルとして形成されて走査線ＳＬの長さに差がある場合、長い走査線ＳＬの走査タイミングでは高めの電流階調値とし、短い走査線ＳＬの走査タイミングでは低めの電流階調値とすることで、データ線ＤＬの電流値によって図２Ｃに示したような輝度ムラを解消する方向の輝度補正を行うことができる。
また画面内容に応じての各ラインでの点灯率の差に起因して輝度ムラが生ずる場合に関しては、点灯率の差や、階調値に応じて、各ラインの走査タイミングに適切な電流階調値を設定する。例えば図３Ａの例の場合は、領域ＡＲ２の画素が属するラインは輝度が低下する状況になるため、電流階調値を高くする。一方図３Ｂの例の場合は、領域ＡＲ２の画素が属するラインは輝度が上昇する状況になるため、電流階調値を低くする。このように画面内容に応じて各ラインの走査タイミングでのデータ線ＤＬの電流値を調整することで、輝度ムラを解消する方向の輝度補正を行うことができる。

なお図８の波形に示されるように、アノードドライバ３３が出力する定電流値の切り替えは、ブランキング信号ＢＫで規定されるブランキング期間に行うようにしている。ブランキング期間は、全ての走査線ＳＬがＬレベルにリセットされる。またブランキング期間はアノードドライバ３３からデータ線ＤＬへの定電流供給も行われない。即ちブランキング期間では、図７の回路においてＦＥＴ８２はオフ、ＦＥＴ８３はオンとなるように信号Ｓａ，Ｓｂが生成されている。

電流階調制御部４５のＦＥＴ７１〜７６のゲートに与えられる電流階調値の切り替えは、このようなブランキング信号ＢＫのタイミングで行われるようにする。
走査線ＳＬがリセット状態でデータ線ＤＬに電流供給がオフとされるブランキング期間は、画面表示のための発光を行っていない期間である。このようなブランキング期間に定電流値の切り替えを行うことで、切り替え動作が表示画像品質に影響を与えないようにすることができる。例えば電流値の切り替え時の過渡的な電流変動が表示画像品質を低下させないようにしている。

＜４．表示画像の切り替え＞
ところで、異型パネルの走査線長の差に起因する輝度ムラに関しては、設定レジスタ４６ｂに記憶する電流階調値は固定的でよい。即ち、設定レジスタ４６ｂに記憶する例えば６ビット×９６ライン分の電流階調値は書き換える必要はない。
しかし、点灯率の差による輝度ムラは、画像内容により、ライン毎の適切な電流階調値が異なるものとなるため、表示データの切り替えに応じて設定レジスタ４６ｂの電流階調値の書き換えを行うことが必要である。
例えば実施の形態の表示装置は、図９に示す画像ＰＣＴ＃１〜ＰＣＴ＃ｎのｎ種類の画像の表示が想定されているとする。ＭＰＵ２は、これらの画像ＰＣＴ＃１〜ＰＣＴ＃ｎとしての表示データを選択してコントローラＩＣ２０に供給し、表示動作を実行させる。

この場合、例えばＭＰＵ２は、画像ＰＣＴ＃１〜ＰＣＴ＃ｎに応じた電流階調値ＳＴ＃１〜ＳＴ＃ｎを保持しておく。電流階調値ＳＴ＃１〜ＳＴ＃ｎとしてのライン毎の各値自体は、画像ＰＣＴ＃１〜ＰＣＴ＃ｎの応じて適切な値を予め設定しておき、ＭＰＵ２に、その電流階調値ＳＴ１〜ＳＴ＃ｎを記憶させておけばよい。
ＭＰＵ２は、表示画像を切り替えるときには、電流階調値も切り替えるようにコントローラＩＣ２０に指示する。例えば画像ＰＣＴ＃２を表示させるために、画像ＰＣＴ＃２の表示データをコントローラＩＣ２０に転送する際には、電流階調値ＳＴ＃２も転送する。このようにすることで、コントローラＩＣ２０内で、画像内容に応じて適切に輝度ムラを低減又は解消できる定電流値可変制御が可能となる。

表示画像の切換の際の動作を図１０、図１１で説明する。
図１０は表示画像切換の際のＭＰＵ２とコントローラＩＣ２０のやりとりを模式的に示している。例えば現在、画像ＰＣＴ＃１の表示を行っており、これを画像ＰＣＴ＃２の表示に切り替えるとする。
実際の切り替えタイミングは時点ｔ４である。これより前の時点では、フレーム開始信号ＩＮＴのタイミングで開始される各フレームで画像ＰＣＴ＃１の表示が行われている。
この場合ＭＰＵ２は、切り替えタイミングの時点ｔ４に先だって、或る時点ｔ１から画像ＰＣＴ＃２の表示データの転送を行う。表示データのデータ量が多いためである。
コントローラＩＣ２０の駆動制御部３１では、コマンドデコーダ４２が転送されてきた表示データを取り込み、これを表示データ記憶部３２に記憶させる。このとき、例えばその時点で画像ＰＣＴ＃１の表示データが第１メモリ領域３２ａに格納され、これに応じてアノードドライバ３３が動作しているとすると、今回転送されてきた表示データは第２メモリ領域３２ｂに格納していく。これにより或る画像の表示継続中に次の表示データの取り込みが可能となる。

表示画像切換の直前のフレーム期間では、まず時点ｔ２にＭＰＵ２は電流階調値書込コマンドを送信する。このときＭＰＵ２は画像ＰＣＴ＃２に対応する電流階調値ＳＴ＃２も送信する。電流階調値は６×９６ビットであり、さほどのデータサイズではないため、特に事前に転送しておく必要はない。
駆動制御部３１では、コマンドデコーダ４２が当該コマンドに応じて、電流階調値ＳＴ＃２を電流設定部４６に書き込む。但しこの場合、バッファ４６ａに書き込むようにする。またコマンドデコーダ４２から、タイミングコントローラ４３に当該コマンド受信が通知される。
続いて時点ｔ３にＭＰＵ２は表示データ切替コマンドを送信する。コマンドデコーダ４２はこれを受信・デコードし、タイミングコントローラ４３に通知する。

実際の表示データ切替はフレーム開始タイミングに行うため、タイミングコントローラ４３は当該表示データ切替コマンドの直後のフレーム開始信号ＩＮＴのタイミングまで待機する。そして受信していた表示データ切替コマンドに対応する処理として、フレーム開始信号がＬレベルからＨレベルになるタイミング（時点ｔ４）に、表示データ記憶部３２からアノードドライバ３３への表示データの転送元を、第１メモリ領域３２ａから第２メモリ領域３２ｂに切り替えるように制御する。またこの時点でタイミングコントローラ４３は、受信していた電流階調値書込コマンドに対応する処理として、電流設定部４６に対して、バッファ４６ａに格納していた電流階調値ＳＴ＃２を設定レジスタ４６ｂに書き込むように制御する。

このような処理により時点ｔ４以降のフレームでは、画像ＰＣＴ＃２の表示が実行され、またその際に各走査線ＳＬの走査タイミング毎に、電流階調値ＳＴ＃２に応じたデータ線ＤＬの電流値制御が行われる。もちろん電流階調値ＳＴ＃２は、画像ＰＣＴ＃２に対応してライン毎の電流階調値を設定したものであるため、表示上で輝度ムラは低減又は解消されたものとなる。

図１１は以上の動作のためのＭＰＵ２の処理とコントローラＩＣ２０の処理を示したものである。
表示画像切替を行う場合、ＭＰＵ２はステップＳ１で次の画像の表示データの転送を行う。コントローラＩＣ２０側では、ステップＳ１０で転送されてくる表示データを、表示データ記憶部３２における第１，第２メモリ領域３２ａ，３２ｂのうちの空いている方に格納させていく。

表示データの転送が完了したら、ＭＰＵ２はステップＳ２として電流階調値書込コマンドと電流階調値を転送する。コントローラＩＣ２０はステップＳ１１で電流階調値書込コマンドを受信するとともに、転送されてきた電流階調値を電流設定部４６のバッファ４６ａに書き込む。
さらに同じフレーム期間内にＭＰＵ２はステップＳ３として表示データ切替コマンドを送信する。コントローラＩＣ２０では、ステップＳ１２で表示データ切替コマンドを受信する。

そしてコントローラＩＣ２０は、ステップＳ１３としてフレーム開始タイミングを待機する。フレーム開始タイミングとなったらステップＳ１４で、表示データ切替コマンドと電流階調値書込コマンドに応じた処理を実行する。即ち上述のように表示データ記憶部３２からアノードドライバ３３への表示データの転送元を、第１メモリ領域３２ａと第２メモリ領域３２ｂの間で切り替え、また電流設定部４６のバッファ４６ａに格納した電流階調値を設定レジスタ４６ｂに書き込むように制御する。

＜５．実施の形態の効果及び変形例＞
以上のとおり実施の形態では、表示駆動装置としてのコントローラＩＣ２０は、列方向に並ぶ複数の画素に共通に接続されたデータ線ＤＬと、行方向に並ぶ複数の画素に共通に接続された走査線ＳＬとが、それぞれ複数配設され、データ線ＤＬと走査線ＳＬの各交差点に対応して画素が形成されている表示部１０に対して、表示データに基づく表示駆動を行う。このようなコントローラＩＣ２０には、表示データのフレームを構成する各行について設定された電流階調値を記憶する電流設定部４６と、１フレーム内の各行の走査タイミング毎に、電流設定部４６に記憶された該当行の電流階調値とされた定電流を生成する電流階調制御部４５と、データ線ＤＬのそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ、電流階調制御部４５からの定電流を供給するアノードドライバ３３（データ線駆動部）を備えている。
このような構成により、各走査線ＳＬの走査タイミング毎に各データ線ＤＬに与える定電流値を制御する。従って各ラインについての定電流値が、電流階調値として表示ムラを解消できる適切な値に設定されて記憶されていることで、ライン毎の点灯率や発光階調の影響による輝度ムラ、或いは異型パネルにおける各走査線ＳＬの長さの差による輝度ムラを解消又は低減することができる。もって表示画像の品質を向上させることができる。
なお、異型パネルの場合に、各ラインの点灯率の差によって生じる輝度ムラの補正も、このような手法で実現できることはいうまでもない。画像毎に電流階調値が設定されていればよく、通常の長方形パネルの場合と同様に考えることができる。

また電流階調制御部４５は、１フレーム内の各行の走査タイミング毎の定電流の電流階調値の切替を、各行の走査期間の間のブランキング期間において実行している。これによって、データ線ＤＬ上の定電流値の変動の影響を表示画像に及ぼさないようにでき、高品質な画像を維持できる。

また電流設定部４６（設定レジスタ４６ｂ）に記憶される電流階調値は、表示部１０で表示する表示データの切替に対応して書き換えられるようにしている。１フレームにおける各ラインの点灯率は画像によって異なり、画像内容によって、適切に輝度ムラを補正するための各ラインの最適な電流階調値は異なる。そこで表示する画像に応じて電流階調値を用意しておき、表示データの切替に対応して電流階調値も書き換えることで、常に適切な輝度ムラの補正が実現できる。
またこの場合に、電流階調値の書き換えは、フレーム開始タイミングで行われるようにしている。表示画像の切替をフレーム開始タイミングで行うため、同時に書き換えることが輝度ムラの補正効果を得るために最適となる。

また電流階調制御部４５は、図７に示したように電流値について異なる重み付けをされた複数のトランジスタ（ＦＥＴ６１〜６６）のうちの１つ以上を、電流設定部４６（設定レジスタ４６ｂにおけるレジスタＲ１〜Ｒ６）に記憶された電流階調値に基づいて選択し、選択されたトランジスタの電流値の和に相当する電流値（ＦＥＴ８０のドレイン−ソース電流値）として、電流階調値に相当する定電流を生成している。このような電流階調値に応じたトランジスタの選択により、電流階調値に応じた定電流を容易に発生させることができ、本実施の形態のデータ線駆動に適している。

またこのようなコントローラＩＣ２０を有する実施の形態の表示装置１は、輝度ムラが低減又は解消された高品質な表示を実現する表示装置となる。

以上、実施の形態について説明したが、本発明の表示装置や表示駆動装置、表示駆動方法は実施の形態に限定されず多様な変形例が考えられる。
電流階調値を記憶する設定レジスタ４６ｂは、実際のハードウエア形態としてレジスタ構成が用いられてもよいが、Ｄ−ＲＡＭ（Dynamic Random Access Memory）、Ｓ−ＲＡＭ（Static Random Access Memory）、フラッシュメモリなどのメモリが用いられてもよい。また異型パネル対応のために電流階調値の書き換えが必要ない場合、設定レジスタ４６ｂの機能をＲＯＭ（Read Only Memory）により実現してもよい。

図９で説明した各種の画像ＰＣＴ＃１〜ＰＣＴ＃ｎに応じた電流階調値ＳＴ＃１〜ＳＴ＃ｎはＭＰＵ２が記憶し、必要に応じてコントローラＩＣ２０に転送するものとしたが、電流階調値ＳＴ＃１〜ＳＴ＃ｎをコントローラＩＣ２０が内部に記憶しておいてもよい。その場合、コントローラＩＣ２０は表示データの切替に応じて電流階調値を選択して設定レジスタ４６ｂに書き込むようにする。

また本発明はＯＬＥＤを用いる表示装置だけでなく、他の種の表示装置でも適用可能である。特に電流駆動による自発光素子を用いた表示装置に好適である。

１…表示装置
２…ＭＰＵ
１０…表示部
２０…コントローラＩＣ
２１…カソードドライバ
３１…駆動制御部
３２…表示データ記憶部
３３…アノードドライバ
４３…タイミングコントローラ
４４…基準電流生成部
４５…電流階調制御部
４６…電流設定部
４６ｂ…設定レジスタ

Claims (7)

1. 列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動装置であって、
   表示データのフレームを構成する各行について設定された電流階調値を記憶する電流設定部と、
   １フレーム内の各行の走査タイミング毎に、前記電流設定部に記憶された該当行の電流階調値とされた定電流を生成する電流階調制御部と、
   前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ、前記電流階調制御部からの定電流を供給するデータ線駆動部と、を備えた
   表示駆動装置。
2. 前記電流階調制御部は、１フレーム内の各行の走査タイミング毎の定電流の電流階調値の切替を、各行の走査期間の間のブランキング期間において実行する
   請求項１に記載の表示駆動装置。
3. 前記電流設定部に記憶される電流階調値は、前記表示部で表示する表示データの切替に対応して書き換えられる
   請求項１又は請求項２に記載の表示駆動装置。
4. 前記電流設定部に記憶される電流階調値の書き換えは、フレーム開始タイミングで行われる
   請求項１乃至請求項３のいずれかに記載の表示駆動装置。
5. 前記電流階調制御部は、流れる電流値について異なる重み付けをされた複数のトランジスタのうちの１つ以上を、前記電流設定部に記憶された電流階調値に基づいて選択し、選択されたトランジスタの電流値の和に相当する電流値として、電流階調値に相当する定電流を生成する
   請求項１乃至請求項４のいずれかに記載の表示駆動装置。
6. 列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動方法として、
   表示データのフレームを構成する各行について設定された電流階調値を記憶し、
   １フレーム内の各行の走査タイミング毎に、記憶された電流階調値のうちで該当行の電流階調値とされた定電流を生成し、
   生成した定電流を、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ供給する
   表示駆動方法。
7. 列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、
   前記走査線に対して走査信号を与える走査線駆動部と、
   表示データのフレームを構成する各行について設定された電流階調値を記憶する電流設定部と、
   １フレーム内の各行の走査タイミング毎に、前記電流設定部に記憶された該当行の電流階調値とされた定電流を生成する電流階調制御部と、
   前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ、前記電流階調制御部からの定電流を供給するデータ線駆動部と、を備えた
   表示装置。

Images