JPH0583686A - 映像信号入出力装置 - Google Patents

Abstract

(57)【要約】 【目的】 少ない画像メモリで済み、追い越し等を発生
することなく、異る周期の映像信号に変換して出力する
ことのできる映像信号入出力装置を提供することを目的
とする。 【構成】 入力される入力画像信号を記憶する第１メモ
リ手段２１と、この第１メモリ手段２１から画像信号が
転送され、出力画像信号として読み出される第２メモリ
手段２４と、第１メモリ手段２１から第１メモリ手段２
４に画像信号を転送する制御を行うメモリ転送コントロ
ーラ２３と、第２メモリ手段２４に転送された画像信号
を読み出す第２メモリ手段リードコントローラ２５と、
入力画像信号の同期信号と前記出力画像信号の同期信号
との位相差又は時間差を検出する入出力同期信号時間差
検出手段２６とを有し、この検出手段２６の出力に応じ
てメモリ転送コントローラ２３による転送のタイミング
を変更する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力される映像信号と異
る周期の映像信号に変換して出力する映像信号入出力装
置に関する。

【０００２】

【従来の技術】ある画像を別の画像にはめ込み合成する
時、例えば、図８のように、ＮＴＳＣの画像をＨＤＴＶ
の画像中にはめ込み合成するときなど、ＮＴＳＣとＨＤ
ＴＶのフレーム周波数が異なるため（ＮＴＳＣ：２９．
９７Hz，ＨＤＴＶ：３０．０Hz）１つのフレームメモリ
で構成したＮＴＳＣ入力・ＨＤＴＶ出力のフレームシン
クロナイザ１では、一旦、ＮＴＳＣの画像をＮＴＳＣ同
期信号に同期した書込制御手段２によりフレームメモリ
に記憶しておき、一方ＨＤＴＶ同期信号に同期した読出
制御手３によりフレームメモリから読出す必要があっ
た。

【０００３】この時、フレームメモリのアクセス動作
は、読出しに関しては出力画信号に同期し、書込みに関
しては入力画信号に同期し、読出しと書込みの動作は全
く独立した動作となり、そのため入出力画像のフレーム
周波数の差を繰り返し頻度として、フレームメモリの読
出しと書込みの番地に追い越しが発生していた。この追
い越しが発生する時、１フレーム読出し画面中に旧フレ
ームと新フレームとが同時に表示されることになり、動
画信号入力時、出力画面中に旧フレームの画像と新フレ
ームの画像との境界が発生し、図８中のＮＴＳＣ合成画
面のように不自然な画面となっていた。

【０００４】この現象を説明したものが図９で、時間と
共に変化するフレームメモリの読出しと書込みの番地を
矢印で示したもので、この中では点Ａで追い越しが発生
しているためフレームＢで入力画信号の旧フレームと新
フレームが読出されることになる。この追い越し現象を
回避する方法としては、特開昭６４−３６１７４号公報
の中で、「この追い越し現象を除く手法として、１９８
６年テレビジョン学会全国大会予稿７−７に示されたよ
うに画像メモリを４フィールド分用いる方法が提唱され
ている。この手法は、ビデオ信号１を４つのフィールド
単位のメモリに順次書込み、書込みの行われていないフ
ィールドメモリより読出しを行うものである。」という
ように開示されている。

【０００５】

【発明が解決しようとする課題】しかし、上記の手法は
メモリを多く必要とするためコスト高になるという問題
が伴なっていた。

【０００６】本発明は上述した点にかんがみてなされた
もので、少ない画像メモリで済み、上記追い越し等を発
生することなく、異る周期の映像信号に変換して出力す
ることのできる映像信号入出力装置を提供することを目
的とする。

【０００７】

【課題を解決する手段及び作用】本発明では入力される
第１の映像信号に対して、前記第１の映像信号の周期と
異なる周期の第２の映像信号に変換して出力する映像信
号入出力装置において、前記第１の映像信号を記憶する
ための第１のメモリ手段と、読み出されることにより前
記第２の映像信号が出力される第２のメモリ手段と、前
記第１の映像信号の同期信号と前記第２の映像信号の同
期信号との位相差又は時間差を検出する差検出手段と、
前記差検出手段の出力に応じて前記第１のメモリ手段に
記憶された前記第１の映像信号を前記第２のメモリ手段
に転送するタイミングを変更する転送制御手段とを設
け、追い越しが起きる場合を前記差検出手段で検出し、
この差検出手段の出力で転送制御手段による転送のタイ
ミングを遅延させるなどして追い越しを回避できる。

【０００８】

【実施例】以下、図面を参照して本発明の実施例を具体
的に説明する。図１ないし図６は本発明の第１実施例に
係り、図１は第１実施例の映像入出力装置としてのフレ
ームシンクロナイザを備えた映像表示装置の概略構成
図、図２はフレームシンクロナイザのブロック構成図、
図３は動作説明図、図４はフレームシンクロナイザの具
体的構成図、図５及び図６は図５の動作説明図である。

【０００９】図１に示すように第１実施例を備えた映像
表示装置１１は、例えばフレーム周波数が２９．９７Ｈ
ｚのＮＴＳＣ映像信号を出力する第１の映像信号処理装
置１２と、例えばフレーム周波数が３０．０ＨｚのＨＤ
ＴＶ映像信号に対して（ＨＤＴＶ）画面に表示するため
の信号処理を行う第２の映像信号処理装置１３と、これ
ら２つの映像信号処理装置１２、１３の間に介装され、
ＮＴＳＣ映像信号をＨＤＴＶ映像信号に変換して第２の
映像信号処理装置１３に出力する第１実施例の映像信号
入出力装置としてのフレームシンクロナイザ１４とから
構成される。

【００１０】上記第１の映像信号処理装置１２はその出
力端からフレーム周波数が２９．９７Hzのデジタルの映
像信号をフレームシンクロナイザ１４の映像入力端に出
力する。このフレームシンクロナイザ１４の第１の同期
信号入力端には第１の映像信号処理装置１２からＮＴＳ
Ｃ同期信号Ｖsyn １が入力される。

【００１１】上記フレームシンクロナイザ１４の映像出
力端は第２の映像信号処理装置１３の映像入力端と接続
され、又、第２の同期信号入力端には第２の映像信号処
理装置１３からのＨＤＴＶ同期信号Ｖsyn ２が入力され
る。このフレームシンクロナイザ１４の映像出力端か
ら、フレーム周波数が３０．０HzのＨＤＴＶ映像信号を
出力する、つまり入力された２９．９７Ｈｚのフレーム
周波数の映像信号を３０．０Ｈｚのフレーム周波数の映
像信号に変換して出力する。

【００１２】図２は、この第１実施例のフレームシンク
ロナイザ１４の構成をブロック図で示す。第１の映像信
号処理装置１１から出力される画像信号（映像信号）
は、このフレームシンクロナイザ１４への入力画像信号
として第１メモリ手段２１に入力される。この第１メモ
リ手段２１は第１メモリ手段ライトコントローラ２２に
よって、第１メモリ手段２１に入力される画像信号の書
込みが制御される。この第１メモリ手段ライトコントロ
ーラ２２による書込みの制御は、この画像信号の同期信
号Ｖsyn １に同期して行われる。

【００１３】上記第１メモリ手段２１に書込まれた画像
信号は、メモリ転送コントローラ２３により読出され、
第２メモリ手段２４に書込まれる。この第２メモリ手段
２４に書込まれた画像信号は、第２メモリ手段リードコ
ントローラ２５により読出され、第２の同期信号Ｖsyn
２に同期した画像信号がこのフレームシンクロナイザ１
４の出力画像信号となり、第２の映像信号処理装置１３
に入力される。

【００１４】上記２つの同期信号Ｖsyn １，Ｖsyn ２は
入出力同期信号時間差検出手段（時間差検出手段と略記
する）２６に入力され、２つの同期信号Ｖsyn １，Ｖsy
n ２間の時間差が検出されて追い越しが発生する時間差
であるか否かが判断され、この追い越しの有無に対応す
る時間差判断信号（時間差検出信号）がメモリ転送コン
トローラ２３に出力される。又、同期信号Ｖsyn １は第
１メモリ手段ライトコントローラ２２とメモリ転送コン
トローラ２３に入力され、第１メモリ手段２１のライト
制御及びリード制御のタイミング制御に用いられる。

【００１５】又、同期信号Ｖsyn ２は第２メモリ手段リ
ードコントローラ２５にも入力され、第２メモリ手段２
４のリード制御のタイミング制御に用いられる。上記第
１メモリ手段ライトコントローラ２２は、入力される同
期信号Ｖsyn １に同期して、入力される画像信号を第１
メモリ手段２１に書込む。又、第２メモリ手段リードコ
ントローラ２５も入力される同期信号Ｖsyn２に同期し
て、第２メモリ手段に書込まれた画像信号を読出す。

【００１６】時間差検出手段２６によって検出された時
間差判断信号に応じて、メモリ転送コントローラ２３は
第１メモリ手段２１から第２メモリ手段２４に画像デー
タを転送するタイミングを変える。つまり、通常は第１
メモリ手段２１から第２メモリ手段２４へのデータ転送
開始も入力される垂直同期信号Ｖsyn１と同じ周期で、
規則的に行う。そして、第２メモリ手段２４から出力さ
れる画像信号に伴う同期信号Ｖsyn ２と入力画像信号に
伴う垂直同期信号Ｖsyn １との時間差が第２メモリ手段
２４に対する読出しと書込み番地の追い越し（両番地の
交差）が発生するフレームに対しては、転送開始のタイ
ミングを遅延して、追い越しが発生しないようにしてい
る。

【００１７】図３は、以上の動作の説明図を示し、図３
（ａ），図３（ｃ）はそれぞれ同期信号Ｖsyn １，Ｖsy
n ２を示し（負論理で示している）、２つの同期信号Ｖ
syn１，Ｖsyn ２のタイミングの時間差が、追い越しが
発生しない場合には、第２メモリ手段２４への画像デー
タ転送は、図３（ｂ）の実線で示すように入力画像信号
の同期信号Ｖsyn １に同期して行う。図３（ｂ）におい
て、点線は第２メモリ手段２４からの読出しの様子を示
し、図３（ｄ）に示す入力画面の左上の点αから右下の
点βに至る画像に対応する画像データを第２メモリ２４
から読出す際の番地（アドレス）の時間的変化を示す。
この第２メモリ手段２４からの読出しは常に同期信号Ｖ
syn ２と同期して行われる。

【００１８】一方、２つの同期信号Ｖsyn １，Ｖsyn ２
のタイミングの時間差が小さく、追い越しが発生するこ
とを判断した時間差信号の場合には、メモリ転送コント
ローラ２３は、転送開始タイミングを遅延して読出し番
地と書込み番地の追い越しが発生しないようにする（図
３において、第ｎフレームで転送タイミング遅延してい
る）。

【００１９】つまり従来では追い越しが発生していたフ
レームに対し、この実施例では新フレーム転送開始が通
常に比べ遅延されるため、入力画信号の旧フレームのみ
が読出され、１つのフレームに新旧２つのフレームが部
分的に表示されることを防止できる。

【００２０】尚、第２メモリ手段２４の容量は入力画信
号１フレーム分必要であり、第１メモリ手段２１の容量
は転送開始の最大遅延時間中に書込まれる入力画信号デ
ータを蓄積できる分が最低必要であり、又、フレームシ
ンクロナイザ１４の性格から入力画信号のすべてのフレ
ームを第２のメモリ手段２４に逐次転送しなければなら
ないことから、最大１フレーム分必要であることが分
る。

【００２１】又、追い越しを回避するために最低必要な
転送開始の遅延時間は、図３中の第２メモリ手段２４の
読出しと書込みの動作を示す矢印が交わらないようにす
ればよいことから、第２メモリ手段２４の読出し時間と
書込み時間との差になる。図４は第１実施例の具体的構
成を示す。この場合、入力画像信号はノンインタレース
で出力画像信号もノンインタレースとしている。

【００２２】アナログの入力画像信号はＡ／Ｄコンバー
タ３１でＡ／Ｄ変換された後、ＦＩＦＯメモリ（ファー
ストインファーストアウトメモリ）３２の入力端に印加
され、ＦＩＦＯコントローラ３３の制御により、このＦ
ＩＦＯメモリ３２に書込まれる。この書込みは、ＦＩＦ
Ｏコントローラ３３に入力される水平及び垂直同期信号
Ｈsyn １，Ｖsyn １に同期して行われる。

【００２３】上記ＦＩＦＯメモリ３２に書込まれた画像
データはＤ−ＲＡＭコントローラ３４による制御のもと
でデュアルポートＤ−ＲＡＭフレームメモリ３５に転送
される。このフレームメモリ３５に転送された画像デー
タは同期信号Ｖsyn ２に同期したシリアルクロックによ
り読出され、Ｄ／Ａコンバータ３６でアナログの画像信
号に変換されて出力される。

【００２４】上記垂直同期信号Ｖsyn １は、タイミング
発生器３７に入力され、２種類のパルス、つまり通常パ
ルスＨと遅延パルスＩを生成し、セレクタ３８の２つの
入出端に印加される。この２種類のパルスＨ，Ｉはセレ
クタ３８へのセレクト信号Ｊにより、一方が選択されて
転送開始信号Ｌとなり、Ｄ−ＲＡＭコントローラ３４に
印加される。

【００２５】Ｄ−ＲＡＭコントローラ３４は、この転送
開始信号Ｌにより画像データの転送を行い、１フレーム
分の画像データの転送を終了すると、転送終了信号Ｋを
フリップフロップ３９のクロック入力端に印加する。こ
の信号Ｋにより、フリップフロップ３９は、入力端Ｄに
印加される時間差検出回路４０の時間差検出信号Ｍの状
態に応じたセレクト信号Ｊを出力する。

【００２６】上記同期信号Ｖsyn １は、時間差検出回路
４０を構成するパルス発生器４１に入力され、この同期
信号Ｖsyn １と同じ周期でパルスＮを、フリップフロッ
プ４２の入力端Ｄに出力する。このフリップフロップ４
２のクロック入力端には同期信号Ｖsyn ２が印加され、
この同期信号Ｖsyn ２の立上がりでパルスＮをラッチし
て“Ｈ”又は“Ｌ”の時間差検出信号（時間差判断信
号）Ｍをフリップフロップ３９に出力する。

【００２７】この信号Ｍは、ＦＩＦＯメモリ３２からデ
ュアルポートＤ−ＲＡＭで形成したフレームメモリ３５
へのデータ転送開始を遅延させない通常パルスＨで行っ
た場合には、このフレームメモリ３５の読出しと書込み
番地に追い越しが発生してしまうような時間差で“Ｈ”
となるように例えばパルスＮのタイミング及びパルス幅
が設定されている。尚、Ｄ−ＲＡＭコントローラ３４に
は、水平及び垂直同期信号Ｈsyn ２，Ｖsyn ２も印加さ
れる。

【００２８】次にこの動作を図５を参照して以下に説明
する。図５（ａ），（ｂ）は、図３と同様に２つの同期
信号Ｖsyn １，Ｖsyn ２を示す。Ａ／Ｄコンバータ３１
で変換された画像データはＦＩＦＯコントローラ３３の
制御により、入力水平及び垂直同期信号Ｈsyn １，Ｖsy
n １に同期してＦＩＦＯメモリ３２に順次書込まれる。
この垂直同期信号Ｖsyn １はタイミング発生器３７に印
加され、この同期信号Ｖsyn １の立上がりに同期した通
常パルスＨと、遅延した遅延パルスＩが図５（ｄ），
（ｅ）に示すように出力される。

【００２９】又、パルス発生器４２のパルスＮは、同期
信号Ｖsyn １と同じ周期で図５（ｊ）に示すように出力
され、このパルスＮはフリップフロップ４２のクロック
入力端に印加される同期信号Ｖsyn ２の立上がりでラッ
チされることにより“Ｌ”又は“Ｈ”の時間差検出信号
Ｍが図５（ｉ）に示すように生成される。この信号Ｍが
“Ｌ”である場合には、次の転送動作中で追い越しが発
生しない時間差であることを表すものであり、一方
“Ｈ”である場合には、次の転送動作中に追い越しが発
生する時間差であることを表すものに対応する。この信
号Ｍはフリップフロップ３９に入力され、図５（ｇ）に
示す転送終了信号Ｋによりラッチされて図５（ｆ）に示
すセレクト信号Ｊとなり、セレクタ３８に入力される。

【００３０】上記時間差検出信号Ｍが“Ｌ”であると、
つまり追い越しが生じないだけの時間差が検出される
と、セレクト信号Ｊは“Ｌ”となり、セレクタ３８は通
常パルスＨを図５（ｈ）に示す転送開始信号ＬとしてＤ
−ＲＡＭコントローラ３４に出力する。この転送開始信
号Ｌに同期してＤ−ＲＡＭコントローラ３４は図６
（ｂ）の実線で示すように転送を開始し、最終番地まで
転送すると、転送終了信号Ｋをフリップフロップ３９に
出力し、この信号Ｋが出力されるまではセレクタ３８の
セレクト信号Ｊが不用意に切り換えられるのを防止す
る。

【００３１】２つの同期信号Ｖsyn １，Ｖsyn ２の時間
差が接近して次の１フレームの画像転送中に追い越しが
発生する時間差になると、時間差検出信号Ｍは“Ｈ”と
なり、このタイミング以後での転送終了信号Ｋにより、
この状態が検出されてセレクト信号Ｊは図５（ｆ）に示
すように“Ｈ”となり、遅延パルスＩを転送開始信号Ｌ
としてＤ−ＲＡＭコントローラ３４に出力する。

【００３２】従って、このＤ−ＲＡＭコントローラ３４
は、この遅延パルスＩに同期して、図５（ｂ）の実線で
示すように通常の場合よりも遅延したタイミングで転送
を開始し、遅延を行わない場合の転送中で生じる追い越
しが起こるのを未然に防止する。遅延パルスＩに同期し
た転送が終了したタイミングに時間差検出信号Ｍが
“Ｌ”であると、セレクト信号Ｊは再び“Ｌ”となり通
常パルスＨを転送開始信号ＬとしてＤ−ＲＡＭコントロ
ーラ３４に出力することになる。

【００３３】尚、図６（ｂ）に示す各水平同期信号Ｈｓ
ｙｎ２に同期して、図６（ａ）に示すようにＤ−ＲＡＭ
コントローラ３４によるメモリ処理が行われる。Ｄ−Ｒ
ＡＭリフレッシュ、Ｄ−ＲＡＭシフトレジスタ転送、Ｆ
ＩＦＯメモリ３２からデュアルポートＤ−ＲＡＭフレー
ムメモリ３５への転送などの処理が水平同期信号Ｈｓｙ
ｎ２に同期して行われる。つまり、１水平同期区間でこ
れらのメモリ処理が行われるようになっている。

【００３４】例えば、Ｄ−ＲＡＭリフレッシュは水平同
期信号Ｈｓｙｎ２に同期して図６（ｄ）に示すように
“Ｌ”になるＣＡＳ（カラム・アドレス・ストローブ）
の後に、図６（ｄ）に示すＲＡＳ（ロウ・アドレス・ス
トローブ）が“Ｌ”になるようにして、ＣＡＳビフォア
ＲＡＳのリフレッシュ方式で行われる。なお、図６
（ｅ）はシリアルクロックを示す。

【００３５】以上の動作により、ＦＩＦＯメモリ３２か
らデュアルポートＤ−ＲＡＭフレームメモリ３５への遅
延を持たないデータ転送タイミングの場合、デュアルポ
ートＤ−ＲＡＭフレームメモリ３５の読出しと書込み番
地の間に追い越しが起きることを示す時間差検出回路４
０からの時間差検出信号Ｍより、ＦＩＦＯメモリ３２か
らデュアルポートＤ−ＲＡＭフレームメモリ３５へのデ
ータ転送開始タイミングが出力画像信号の垂直同期（ブ
ランキング）信号毎に決定される。これにより、常にデ
ュアルポートＤ−ＲＡＭフレームメモリ３５の読出しと
書込み番地の追い越しが回避される。

【００３６】この第１実施例によるフレームシンクロナ
イザ１４によれば、ノンインタレース入力画像信号・ノ
ンインタレース出力画像信号のフレームシンクロナイズ
の動作を行うことができる。またこの中でメモリに関し
ては、ＦＩＦＯメモリ３２は最大、入力画信号１フレー
ム分の容量、デュアルポートＤ−ＲＡＭフレームメモリ
３５は１フレーム分の容量で済む。

【００３７】さらに、第２のメモリ手段の前段に第１の
メモリ手段を追加したことにより、入力画信号のレート
と第２のメモリ手段書込みレートを同じにすることが不
要となり、設計自由度を大きくすることができる。図７
は本発明の第２実施例を示し、この第２実施例はインタ
レースの入・出力画像信号の場合のフレームシンクロナ
イザ５１を示す。

【００３８】この実施例ではフィールド信号Ｆ１が時間
差検出回路５２を構成する第１のフリップフロップ５３
に入力され、この第１のフリップフロップ５３及び第２
のフリップフロップ５４にはパルス発生器４１のパルス
が印加される。２つのフリップフロップ５３，５４の出
力はＥＸ−ノア回路５５を経てアンドゲート５６に、パ
ルス発生器４１の出力と共に入力される。このアンドゲ
ート５６の出力はフリップフロップ４２に入力される。

【００３９】又、上記フィールド信号Ｆ１は、フリップ
フロップ５７に入力され、このフリップフロップ５７の
出力は次段のフリップフロップ５８に入力され、このフ
リップフロップ５８の出力はＤ−ＲＡＭコントローラ３
４に入力される。又、第２のフィールド信号Ｆ２は、Ｄ
−ＲＡＭコントローラ３４に入力されると共に、時間差
検出回路５２を形成する第２のフリップフロップ５４に
も入力される。その他の構成は図４に示す第１実施例と
同様のに構成であり、同一構成要素には同符号を付けて
その説明を省略する。

【００４０】この第２実施例の動作も第１実施例と大差
なく、簡単に説明すると、図４に示すものに対して、Ｆ
ＩＦＯメモリ３２にフィールド単位でデータが蓄積され
るため、ＦＩＦＯメモリ３２に蓄積されているデータの
フィールド面信号のラッチ及び、出力画像信号のフィー
ルド面の一致／不一致を確認するロジックとしてフリッ
プフロップ５７、５８とかフリップフロップ５３、５４
などが追加されていることになり、この第２実施例の場
合、フレームメモリの転送タイミングを通常より遅延さ
せる場合の条件は、第１実施例と同様に入出力垂直同期
信号の時間（位相）差、に加えて、表示画面のフィール
ド面と転送するフィールド面が一致する時の場合になっ
ている。これにより、常にフレームメモリの読出しと書
込み番地の追い越しが回避される。

【００４１】この第２実施例によるフレームシンクロナ
イザ５１では、インタレース入力画像・インタレース出
力画像信号のフレームシンクロナイズの動作を行うこと
ができる。またこの中でメモリに関しては、ＦＩＦＯメ
モリ３２は最大、入力画信号１フィールド分の容量、デ
ュアルポートＤ−ＲＡＭフレームメモリ３５は１フレー
ム分の容量で済む。

【００４２】又、第１実施例と同様に、２つのメモリ手
段を設けたことにより、第１のメモリ手段に書込まれた
画像信号を第２のメモリ手段に転送するレートを同じに
することが不要となり、設計の自由度を大きくできる。
又、第１のメモリ手段と第２のメモリ手段のメモリイン
タリーブ等により、転送レートを変えて、第２のメモリ
手段の読出しレートと転送レートを近づけることにより
追い越し防止に必要な転送遅延時間幅も小さくなり、よ
り少ない容量の第１のメモリ手段でも本システムを構成
することが可能となる。

【００４３】尚、これら実施例の他、インタレース入力
画信号・ノンインタレース出力画信号、ノンインタレー
ス入力画信号・インタレース出力画信号のフレームシン
クロナイザの場合も同様に実施可能でありまた、ＮＴＳ
Ｃ，ＨＤＴＶの画像信号あるいは画信号に限らずその他
の画（像）信号を扱うことももちろん可能である。さら
に、今回はフレームシンクロナイザとした例をあげた
が、入力画像信号をそのままもしくは、間引きもしく
は、１つの同一データを複数に分配等したデータを子画
面信号、出力画像同期信号を親画面同期信号として、追
い越しの発生しないピクチャー・イン・ピクチャーとす
る使用も、もちろんかまわない。

【００４４】なお、上述の実施例において、２つの同期
信号の時間差あるいは位相差により、追い越しが起こる
フレームまたはフィールドに対しては第２のメモリ手段
への書込のレート（速度）を変える（例えば２倍の書込
速度にするなど読出速度より大きい書込速度）にして追
い越しが生じないようにしても良い。

【００４５】

【発明の効果】以上述べたように本発明よれば第２のメ
モリ手段の他に第１のメモリ手段を前段に設けて、第１
のメモリ手段から第２のメモリ手段への転送開始タイミ
ングなどを２つの同期信号の位相差または時間差に応じ
て変化させるようにしているので、第２のメモリ手段で
の読出しと書込み番地の追い越しが回避され常時境界の
ない自然な画像を得ることができる。

【００４６】又、２つのメモリ手段を設けることによ
り、追い越しが発生しない映像信号入出力装置を構成す
る際の設計の自由度を大きくできる。

【図面の簡単な説明】

【図１】本発明のシンクロナイザを含む装置全体を示す
概略図。

【図２】第１実施例のフレームシンクロナイザの構成を
示すブロック図。

【図３】図２の動作説明図。

【図４】第１実施例のフレームシンクロナイザの具体的
構成図。

【図５】図４の動作説明用タイミングチャート図。

【図６】図４の動作説明図。

【図７】本発明の第２実施例のフレームシンクロナイザ
の具体的構成図。

【図８】従来例の概略構成図。

【図９】従来例の動作説明図。

【符号の説明】

１１…映像表示装置 １２…第１の映像信号処理装置 １３…第２の映像信号処理装置 １４…フレームシンクロナイザ ２１…第１メモリ手段 ２２…第１メモリ手段ライトコントローラ ２３…メモリ転送コントローラ ２４…第２メモリ手段 ２５…第２メモリ手段リードコントローラ ２６…入出力同期信号時間差検出手段

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年２月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】図２は、この第１実施例のフレームシンク
ロナイザ１４の構成をブロック図で示す。第１の映像信
号処理装置１２から出力される画像信号（映像信号）
は、このフレームシンクロナイザ１４への入力画像信号
として第１メモリ手段２１に入力される。この第１メモ
リ手段２１は第１メモリ手段ライトコントローラ２２に
よって、第１メモリ手段２１に入力される画像信号の書
込みが制御される。この第１メモリ手段ライトコントロ
ーラ２２による書込みの制御は、この画像信号の同期信
号Ｖsyn １に同期して行われる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正内容】

【００４４】なお、上述の実施例において、２つの同期
信号の時間差あるいは位相差により、追い越しが起こる
フレームまたはフィールドに対しては第２のメモリ手段
への書込のレート（速度）を変えて（例えば２倍の書込
速度にするなど読出速度より大きい書込速度）追い越し
が生じないようにしても良い。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力される第１の映像信号に対して、前
   記第１の映像信号の周期と異なる周期の第２の映像信号
   に変換して出力する映像信号入出力装置において、 前記第１の映像信号を記憶するための第１のメモリ手段
   と、読み出されることにより前記第２の映像信号が出力
   される第２のメモリ手段と、前記第１の映像信号の同期
   信号と前記第２の映像信号の同期信号との位相差又は時
   間差を検出する差検出手段と、前記差検出手段の出力に
   応じて前記第１のメモリ手段に記憶された前記第１の映
   像信号を前記第２のメモリ手段に転送するタイミングを
   変更する転送制御手段とを備えたことを特徴とする映像
   信号入出力装置。