JPH06245115A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH06245115A JPH06245115A JP50A JP5296893A JPH06245115A JP H06245115 A JPH06245115 A JP H06245115A JP 50 A JP50 A JP 50A JP 5296893 A JP5296893 A JP 5296893A JP H06245115 A JPH06245115 A JP H06245115A
- Authority
- JP
- Japan
- Prior art keywords
- video
- memory
- display
- mode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 ビデオカメラからの映像データの直接表示モ
ードと間接表示モードとを切り替えても、表示画像にず
れの生じない映像表示装置を提供する。 【構成】 書込モードと読出モードとを切り替える転送
モード切替手段、両モード時にアドレス発生部２からの
アドレスで指定されるビデオメモリ１１内の記憶エリア
に又はこれから、シリアルポート５２に入力されている
ビデオカメラ１４からの映像データを転送するライト又
はリード転送手段、リード転送手段で転送された映像デ
ータを表示装置２０に表示させる第１表示制御手段、１
水平ライン分以上の映像データを記憶しうるラインメモ
リ１７、これに映像データを書き込み１水平走査期間遅
らせて１水平ライン分の映像データを読み出し表示装置
に表示させる第２表示制御手段、第１表示制御手段によ
る表示モードと第２表示制御手段による表示モードとを
切り替える表示モード切替手段を備える。
ードと間接表示モードとを切り替えても、表示画像にず
れの生じない映像表示装置を提供する。 【構成】 書込モードと読出モードとを切り替える転送
モード切替手段、両モード時にアドレス発生部２からの
アドレスで指定されるビデオメモリ１１内の記憶エリア
に又はこれから、シリアルポート５２に入力されている
ビデオカメラ１４からの映像データを転送するライト又
はリード転送手段、リード転送手段で転送された映像デ
ータを表示装置２０に表示させる第１表示制御手段、１
水平ライン分以上の映像データを記憶しうるラインメモ
リ１７、これに映像データを書き込み１水平走査期間遅
らせて１水平ライン分の映像データを読み出し表示装置
に表示させる第２表示制御手段、第１表示制御手段によ
る表示モードと第２表示制御手段による表示モードとを
切り替える表示モード切替手段を備える。
Description
【０００１】
【産業上の利用分野】この発明は、ビデオカメラからの
映像データを表示装置に直接表示する直接表示モード
と、ビデオカメラからの映像データを一旦ビデオメモリ
に記憶した後、ビデオメモリから映像データを読み出し
て表示装置に表示する間接表示モードとを切り替えるこ
とができる映像表示装置に関する。
映像データを表示装置に直接表示する直接表示モード
と、ビデオカメラからの映像データを一旦ビデオメモリ
に記憶した後、ビデオメモリから映像データを読み出し
て表示装置に表示する間接表示モードとを切り替えるこ
とができる映像表示装置に関する。
【０００２】
【従来の技術】近年、ビデオメモリとしてシリアルポー
トとＲＡＭポートとを備えたマルチポートＲＡＭ（ＭＰ
ＲＡＭ）が使用されることが多くなっている。ＭＰＲＡ
Ｍにおいては、映像データの書き込みまたは読み出し
は、シリアルポートへのデータ転送を行えば、あとはシ
リアル・クロックを与えるだけで実行される。このた
め、ＭＰＲＡＭをビデオメモリとして使用すると、ラン
ダムポート側のアクセスに使用できる期間が多くとれる
という利点があり、高速処理を必要とする映像表示装置
に有効である。
トとＲＡＭポートとを備えたマルチポートＲＡＭ（ＭＰ
ＲＡＭ）が使用されることが多くなっている。ＭＰＲＡ
Ｍにおいては、映像データの書き込みまたは読み出し
は、シリアルポートへのデータ転送を行えば、あとはシ
リアル・クロックを与えるだけで実行される。このた
め、ＭＰＲＡＭをビデオメモリとして使用すると、ラン
ダムポート側のアクセスに使用できる期間が多くとれる
という利点があり、高速処理を必要とする映像表示装置
に有効である。
【０００３】ＭＰＲＡＭのアクセスアドレスを発生する
ためのアドレス発生回路としては、一般的にＣＲＴコン
トローラが使用されることが多い。ＭＰＲＡＭの使用方
法としては、ＣＲＴコントローラから出力された表示ア
ドレスを使用することにより、１水平走査期間内の表示
期間の直前にＭＰＲＡＭのシリアルポートへの転送サイ
クルを発生させてアクセスする方法が一般的である。
ためのアドレス発生回路としては、一般的にＣＲＴコン
トローラが使用されることが多い。ＭＰＲＡＭの使用方
法としては、ＣＲＴコントローラから出力された表示ア
ドレスを使用することにより、１水平走査期間内の表示
期間の直前にＭＰＲＡＭのシリアルポートへの転送サイ
クルを発生させてアクセスする方法が一般的である。
【０００４】
【発明が解決しようとする課題】ＭＰＲＡＭから映像デ
ータを読み出してＣＲＴ等の表示装置に表示するときに
は、表示期間の直前にリード転送サイクルが実行され、
アドレス発生回路から発生した表示アドレスで指定され
るＲＡＭポート内の記憶エリアからシリアルポートに１
ロー分のデータが転送される。そして、この後の表示期
間に出力されるシリアル・クロックに同期してシリアル
ポートから映像データが読み出され、表示装置に表示さ
れる。
ータを読み出してＣＲＴ等の表示装置に表示するときに
は、表示期間の直前にリード転送サイクルが実行され、
アドレス発生回路から発生した表示アドレスで指定され
るＲＡＭポート内の記憶エリアからシリアルポートに１
ロー分のデータが転送される。そして、この後の表示期
間に出力されるシリアル・クロックに同期してシリアル
ポートから映像データが読み出され、表示装置に表示さ
れる。
【０００５】ビデオカメラからの映像データをＭＰＲＡ
Ｍに書き込むときには、映像表示期間の直前にライト転
送サイクルが実行され、アドレス発生回路から発生した
表示アドレスで指定されるＲＡＭポート内の記憶エリア
に、シリアルポートから１ロー分のデータが転送され
る。
Ｍに書き込むときには、映像表示期間の直前にライト転
送サイクルが実行され、アドレス発生回路から発生した
表示アドレスで指定されるＲＡＭポート内の記憶エリア
に、シリアルポートから１ロー分のデータが転送され
る。
【０００６】しかしながら、ライト転送サイクルの場
合、シリアルポートからＲＡＭポートに転送される映像
データは、１水平走査期間前の表示期間にシリアル・ク
ロックに同期してシリアルポートに入力された映像デー
タである。したがって、ライト転送サイクルの場合、１
水平ライン前の映像データがシリアルポートからＲＡＭ
ポートに転送される。
合、シリアルポートからＲＡＭポートに転送される映像
データは、１水平走査期間前の表示期間にシリアル・ク
ロックに同期してシリアルポートに入力された映像デー
タである。したがって、ライト転送サイクルの場合、１
水平ライン前の映像データがシリアルポートからＲＡＭ
ポートに転送される。
【０００７】このため、ビデオカメラからの映像データ
を表示装置に直接表示する直接表示モードでの表示画像
と、ビデオカメラからの映像データを一旦ビデオメモリ
に記憶した後、ビデオメモリから映像データを読み出し
て表示装置に表示する間接表示モードでの表示画像とを
比較して見ると、同一水平ライン上の映像データであっ
ても、間接表示モードでの表示の方が、直接表示モード
での表示より１水平ライン下に表示される。
を表示装置に直接表示する直接表示モードでの表示画像
と、ビデオカメラからの映像データを一旦ビデオメモリ
に記憶した後、ビデオメモリから映像データを読み出し
て表示装置に表示する間接表示モードでの表示画像とを
比較して見ると、同一水平ライン上の映像データであっ
ても、間接表示モードでの表示の方が、直接表示モード
での表示より１水平ライン下に表示される。
【０００８】したがって、半導体チップマウンタの検査
のために用いられる映像表示装置等のように、直接表示
モードと間接表示モードとが頻繁に切り替えられる映像
表示装置では、同じ画像を表示装置に表示しても表示画
像にずれが生じるため非常に見にくいものとなる。ま
た、ＭＰＲＡＭには１水平ラインずれて映像データが入
力されるので、入力後の演算及び処理の精度に悪影響が
及ぶ。
のために用いられる映像表示装置等のように、直接表示
モードと間接表示モードとが頻繁に切り替えられる映像
表示装置では、同じ画像を表示装置に表示しても表示画
像にずれが生じるため非常に見にくいものとなる。ま
た、ＭＰＲＡＭには１水平ラインずれて映像データが入
力されるので、入力後の演算及び処理の精度に悪影響が
及ぶ。
【０００９】この発明は、ビデオカメラからの映像デー
タを表示装置に直接表示する直接表示モードと、ビデオ
カメラからの映像データを一旦ビデオメモリに記憶した
後、ビデオメモリから映像データを読み出して表示装置
に表示する間接表示モードとを切り替えても、両表示モ
ード間での表示画像にずれの生じない映像表示装置を提
供することを目的とする。
タを表示装置に直接表示する直接表示モードと、ビデオ
カメラからの映像データを一旦ビデオメモリに記憶した
後、ビデオメモリから映像データを読み出して表示装置
に表示する間接表示モードとを切り替えても、両表示モ
ード間での表示画像にずれの生じない映像表示装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】この発明による映像表示
装置は、ビデオカメラ、シリアルポートを備え上記ビデ
オカメラからの映像データを記憶するためのビデオメモ
リ、上記ビデオメモリのアクセスアドレスを発生するア
ドレス発生部および表示装置を備えた映像表示装置にお
いて、上記ビデオカメラからのデータを上記ビデオメモ
リに書き込むための書込モードと、上記ビデオメモリか
らの映像データを読み出すための読出モードとを順次切
り替える転送モード切替手段、上記書込モード時におい
て、上記アドレス発生部から発生しているアドレスで指
定される上記ビデオメモリ内の記憶エリアに、上記シリ
アルポートに入力されている上記ビデオカメラからの映
像データを転送するライト転送手段、上記読出モード時
において、上記アドレス発生部から発生しているアドレ
スで指定される上記ビデオメモリ内の記憶エリアから上
記シリアルポートに映像データを転送するリード転送手
段、上記リード転送手段によって転送された映像データ
を上記表示装置に表示させるための第１表示制御手段、
１水平ライン分以上の映像データを記憶しうるラインメ
モリを備え、上記ビデオカメラからの映像データを上記
ラインメモリに書き込み、１水平走査期間遅らせて上記
ラインメモリから１水平ライン分の映像データを読み出
して上記表示装置に表示させるための第２表示制御手
段、ならびに上記第１表示制御手段による表示モードと
上記第２表示制御手段による表示モードとを切り替える
表示モード切替手段を備えていることを特徴とする。
装置は、ビデオカメラ、シリアルポートを備え上記ビデ
オカメラからの映像データを記憶するためのビデオメモ
リ、上記ビデオメモリのアクセスアドレスを発生するア
ドレス発生部および表示装置を備えた映像表示装置にお
いて、上記ビデオカメラからのデータを上記ビデオメモ
リに書き込むための書込モードと、上記ビデオメモリか
らの映像データを読み出すための読出モードとを順次切
り替える転送モード切替手段、上記書込モード時におい
て、上記アドレス発生部から発生しているアドレスで指
定される上記ビデオメモリ内の記憶エリアに、上記シリ
アルポートに入力されている上記ビデオカメラからの映
像データを転送するライト転送手段、上記読出モード時
において、上記アドレス発生部から発生しているアドレ
スで指定される上記ビデオメモリ内の記憶エリアから上
記シリアルポートに映像データを転送するリード転送手
段、上記リード転送手段によって転送された映像データ
を上記表示装置に表示させるための第１表示制御手段、
１水平ライン分以上の映像データを記憶しうるラインメ
モリを備え、上記ビデオカメラからの映像データを上記
ラインメモリに書き込み、１水平走査期間遅らせて上記
ラインメモリから１水平ライン分の映像データを読み出
して上記表示装置に表示させるための第２表示制御手
段、ならびに上記第１表示制御手段による表示モードと
上記第２表示制御手段による表示モードとを切り替える
表示モード切替手段を備えていることを特徴とする。
【００１１】
【作用】ビデオカメラからのデータをビデオメモリに書
き込むための書込モードと、ビデオメモリからの映像デ
ータを読み出すための読出モードとが順次切り替えられ
る。書込モード時においては、ライト転送手段によっ
て、アドレス発生部から発生しているアドレスで指定さ
れるビデオメモリ内の記憶エリアに、シリアルポートに
入力されているビデオカメラからの映像データが転送さ
れる。読出モード時においては、リード転送手段によっ
て、アドレス発生部から発生しているアドレスで指定さ
れるビデオメモリ内の記憶エリアからシリアルポートに
映像データが転送される。
き込むための書込モードと、ビデオメモリからの映像デ
ータを読み出すための読出モードとが順次切り替えられ
る。書込モード時においては、ライト転送手段によっ
て、アドレス発生部から発生しているアドレスで指定さ
れるビデオメモリ内の記憶エリアに、シリアルポートに
入力されているビデオカメラからの映像データが転送さ
れる。読出モード時においては、リード転送手段によっ
て、アドレス発生部から発生しているアドレスで指定さ
れるビデオメモリ内の記憶エリアからシリアルポートに
映像データが転送される。
【００１２】表示モードには第１表示モードと第２表示
モードとがあり、両表示モードが適時切り換えられる。
第１表示モードでは、リード転送手段によって転送され
た映像データが表示装置に表示される。第２表示モード
では、ビデオカメラからの映像データが入力されるライ
ンメモリに既に書き込まれた１水平ライン分の映像デー
タが１水平走査期間遅れて読み出されて表示装置に表示
される。
モードとがあり、両表示モードが適時切り換えられる。
第１表示モードでは、リード転送手段によって転送され
た映像データが表示装置に表示される。第２表示モード
では、ビデオカメラからの映像データが入力されるライ
ンメモリに既に書き込まれた１水平ライン分の映像デー
タが１水平走査期間遅れて読み出されて表示装置に表示
される。
【００１３】
【実施例】図１は、映像表示装置の構成を示している。
この映像表示装置では、ＣＣＤカメラ１４からの映像デ
ータをＣＲＴ２０に表示する直接表示モードと、ビデオ
メモリ１１からの映像データをＣＲＴ２０に表示する間
接表示モードとが切替可能となっている。映像表示装置
は、中央処理装置（ＣＰＵ）１によって制御される。
この映像表示装置では、ＣＣＤカメラ１４からの映像デ
ータをＣＲＴ２０に表示する直接表示モードと、ビデオ
メモリ１１からの映像データをＣＲＴ２０に表示する間
接表示モードとが切替可能となっている。映像表示装置
は、中央処理装置（ＣＰＵ）１によって制御される。
【００１４】ビデオメモリ１１としてはマルチポートＲ
ＡＭ（ＭＰＲＡＭ）が用いられており、図２に示すよう
に、ダイナミックＲＡＭ（ＲＡＭポート）５１、シリア
ルアクセスメモリ（ＳＡＭポート）５２およびロー・ア
ドレス・デコーダ５３から構成されている。ＳＡＭポー
ト５２の全ての動作は、シリアル・クロックSCに同期し
て実行される。シリアルリード時には、図４に示すよう
に、シリアル・クロックSCの立ち上がりに同期して、確
定出力ＳＩＯが得られる。シリアルライト時には、図５
に示すように、シリアル・クロックSCの立ち上がりによ
りシリアル入力データがラッチされてＳＡＭポート５２
に書き込まれる。
ＡＭ（ＭＰＲＡＭ）が用いられており、図２に示すよう
に、ダイナミックＲＡＭ（ＲＡＭポート）５１、シリア
ルアクセスメモリ（ＳＡＭポート）５２およびロー・ア
ドレス・デコーダ５３から構成されている。ＳＡＭポー
ト５２の全ての動作は、シリアル・クロックSCに同期し
て実行される。シリアルリード時には、図４に示すよう
に、シリアル・クロックSCの立ち上がりに同期して、確
定出力ＳＩＯが得られる。シリアルライト時には、図５
に示すように、シリアル・クロックSCの立ち上がりによ
りシリアル入力データがラッチされてＳＡＭポート５２
に書き込まれる。
【００１５】レジスタ３は、ＣＰＵ１によってアクセス
され、ビデオメモリ１１に対する転送モード選択信号SE
L およびＣＲＴ２０に対する表示モード選択信号SEL1を
出力する。転送モード選択信号SEL がＬレベルのときに
は（SEL ＝Ｌ）、ビデオメモリ１１のＲＡＭポート５１
からシリアルポート５２に映像データを転送するリード
転送モードとなり、転送モード選択信号SEL がＨレベル
のときには（SEL ＝Ｈ）、シリアルポート５２からＲＡ
Ｍポート５１に映像データを転送するライト転送モード
となる。
され、ビデオメモリ１１に対する転送モード選択信号SE
L およびＣＲＴ２０に対する表示モード選択信号SEL1を
出力する。転送モード選択信号SEL がＬレベルのときに
は（SEL ＝Ｌ）、ビデオメモリ１１のＲＡＭポート５１
からシリアルポート５２に映像データを転送するリード
転送モードとなり、転送モード選択信号SEL がＨレベル
のときには（SEL ＝Ｈ）、シリアルポート５２からＲＡ
Ｍポート５１に映像データを転送するライト転送モード
となる。
【００１６】表示モード選択信号SEL1がＬレベルのとき
には（SEL1＝Ｌ）、ビデオカメラ１４からの映像データ
をＣＲＴ２０に表示する直接表示モードとなり、表示モ
ード選択信号SEL1がＨレベルのときには（SEL １＝
Ｈ）、ビデオメモリ１１内の映像データを読み出してＣ
ＲＴ２０に表示する間接表示モードとなる。
には（SEL1＝Ｌ）、ビデオカメラ１４からの映像データ
をＣＲＴ２０に表示する直接表示モードとなり、表示モ
ード選択信号SEL1がＨレベルのときには（SEL １＝
Ｈ）、ビデオメモリ１１内の映像データを読み出してＣ
ＲＴ２０に表示する間接表示モードとなる。
【００１７】ＣＲＴコントローラ２は、図３に示すよう
に、ＣＲＴ２０に水平同期をかけるための水平同期信号
*HSYNC、ＣＲＴ２２に垂直同期をかけるための垂直同期
信号*VSYNC、ビデオメモリ１５が転送動作を行う転送期
間を示す信号*TRAN 、転送期間の開始から表示期間の終
了までの期間を示すタイミング信号*DISP 、ビデオメモ
リ１１のアドレスをラッチするタイミングを示すアドレ
スストローブ信号*AS、描画サイクルを示す信号*DRAW
およびビデオメモリ１１のアドレスを示す信号MAを発生
する。
に、ＣＲＴ２０に水平同期をかけるための水平同期信号
*HSYNC、ＣＲＴ２２に垂直同期をかけるための垂直同期
信号*VSYNC、ビデオメモリ１５が転送動作を行う転送期
間を示す信号*TRAN 、転送期間の開始から表示期間の終
了までの期間を示すタイミング信号*DISP 、ビデオメモ
リ１１のアドレスをラッチするタイミングを示すアドレ
スストローブ信号*AS、描画サイクルを示す信号*DRAW
およびビデオメモリ１１のアドレスを示す信号MAを発生
する。
【００１８】水平同期信号*HSYNCの１周期である１水平
走査期間は、水平帰線期間、水平バックポーチ、転送期
間、表示期間および水平フロントポーチの期間からな
る。リード転送モード時には転送期間に１水平ライン分
のデータがＲＡＭポート５１からＳＡＭポート５２に転
送され、その後の表示期間に出力されるシリアル・クロ
ックSCによってＳＡＭポート５２のデータが順次出力さ
れる。ライト転送モード時には、ＳＡＭポート５２に書
き込まれたビデオ信号が転送期間の間にＲＡＭポート５
１に転送される。すなわち、リード転送モード時におい
てもライト転送モード時においても、１水平走査期間に
１回の転送期間が発生する。
走査期間は、水平帰線期間、水平バックポーチ、転送期
間、表示期間および水平フロントポーチの期間からな
る。リード転送モード時には転送期間に１水平ライン分
のデータがＲＡＭポート５１からＳＡＭポート５２に転
送され、その後の表示期間に出力されるシリアル・クロ
ックSCによってＳＡＭポート５２のデータが順次出力さ
れる。ライト転送モード時には、ＳＡＭポート５２に書
き込まれたビデオ信号が転送期間の間にＲＡＭポート５
１に転送される。すなわち、リード転送モード時におい
てもライト転送モード時においても、１水平走査期間に
１回の転送期間が発生する。
【００１９】ラッチ回路６は、ＣＲＴコントローラ２か
ら出力されたアドレス信号MAをアドレスストローブ信号
*AS の立ち下がりタイミングでラッチする。ラッチ回路
６でラッチされたアドレス信号MAは、マルチプレクサ７
でロー・アドレスとカラム・アドレスにマルチプレクス
され、アドレス信号ADとしてビデオメモリ１５に送られ
る。
ら出力されたアドレス信号MAをアドレスストローブ信号
*AS の立ち下がりタイミングでラッチする。ラッチ回路
６でラッチされたアドレス信号MAは、マルチプレクサ７
でロー・アドレスとカラム・アドレスにマルチプレクス
され、アドレス信号ADとしてビデオメモリ１５に送られ
る。
【００２０】タイミング発生部４は、ＣＲＴコントロー
ラ２の出力信号*HSYNC、*DISP 、*AS 、*TRAN および*D
RAW ならびにレジスタ３の出力信号SEL に基づいて、ビ
デオメモリ１１のメモリ制御信号を出力する。メモリ制
御信号には、図４および図５に示すように、ロー・アド
レス・ストローブ信号*RAS、カラム・アドレス・ストロ
ーブ信号*CAS、データ転送／出力イネーブル信号*DT/OE
およびライトイネーブル信号*WB/WEがあり、これらの信
号はビデオメモリ１１に送られる。
ラ２の出力信号*HSYNC、*DISP 、*AS 、*TRAN および*D
RAW ならびにレジスタ３の出力信号SEL に基づいて、ビ
デオメモリ１１のメモリ制御信号を出力する。メモリ制
御信号には、図４および図５に示すように、ロー・アド
レス・ストローブ信号*RAS、カラム・アドレス・ストロ
ーブ信号*CAS、データ転送／出力イネーブル信号*DT/OE
およびライトイネーブル信号*WB/WEがあり、これらの信
号はビデオメモリ１１に送られる。
【００２１】ロー・アドレス・ストローブ信号*RASの立
ち下がりタイミングでデータ転送／出力イネーブル信号
*DT/OEがＬレベルであればデータ転送サイクルとなり、
ロー・アドレス・ストローブ信号*RASの立ち下がりタイ
ミングでデータ転送／出力イネーブル信号*DT/OEがＨレ
ベルであれば出力イネーブルとして作用する。ロー・ア
ドレス・ストローブ信号*RASの立ち下がりタイミングで
データ転送／出力イネーブル信号*DT/DEおよびライトイ
ネーブル信号*WB/WEがＬレベルであればライト転送サイ
クルとなる。また、ロー・アドレス・ストローブ信号*R
ASの立ち下がりタイミングでデータ転送／出力イネーブ
ル信号*DT/DEがＬレベルであり、ライトイネーブル信号
*WB/WEがＨレベルであればリード転送サイクルとなる。
ち下がりタイミングでデータ転送／出力イネーブル信号
*DT/OEがＬレベルであればデータ転送サイクルとなり、
ロー・アドレス・ストローブ信号*RASの立ち下がりタイ
ミングでデータ転送／出力イネーブル信号*DT/OEがＨレ
ベルであれば出力イネーブルとして作用する。ロー・ア
ドレス・ストローブ信号*RASの立ち下がりタイミングで
データ転送／出力イネーブル信号*DT/DEおよびライトイ
ネーブル信号*WB/WEがＬレベルであればライト転送サイ
クルとなる。また、ロー・アドレス・ストローブ信号*R
ASの立ち下がりタイミングでデータ転送／出力イネーブ
ル信号*DT/DEがＬレベルであり、ライトイネーブル信号
*WB/WEがＨレベルであればリード転送サイクルとなる。
【００２２】転送モード選択信号SEL がＬレベルのとき
には（SEL ＝Ｌ，リード転送モード）、図４に示すよう
な制御信号が出力される。つまり、リード転送モードに
おいては、転送期間（Ｔｒ）にマルチプレクサ７から出
力されるアドレス信号ADによって指定されるＲＡＭポー
ト５１のアドレスに記憶されている１ローアドレス分の
データがＳＡＭポート５２に転送される。そして、この
後の表示期間に出力されるシリアル・クロックSCに同期
して、ＳＡＭポート５２の映像データが出力される。
には（SEL ＝Ｌ，リード転送モード）、図４に示すよう
な制御信号が出力される。つまり、リード転送モードに
おいては、転送期間（Ｔｒ）にマルチプレクサ７から出
力されるアドレス信号ADによって指定されるＲＡＭポー
ト５１のアドレスに記憶されている１ローアドレス分の
データがＳＡＭポート５２に転送される。そして、この
後の表示期間に出力されるシリアル・クロックSCに同期
して、ＳＡＭポート５２の映像データが出力される。
【００２３】転送モード選択信号SEL がＨレベル（SEL
＝Ｈ，ライト転送モード）のときには、図５に示すよう
な制御信号が出力される。つまり、ライト転送モードに
おいては、転送期間（Ｔｒ）に、マルチプレクサ７から
出力されるアドレス信号ADによって指定されるＲＡＭポ
ート５１のアドレスに、ＳＡＭポート５２に保持されて
いる１水平ライン前の映像データが転送される。
＝Ｈ，ライト転送モード）のときには、図５に示すよう
な制御信号が出力される。つまり、ライト転送モードに
おいては、転送期間（Ｔｒ）に、マルチプレクサ７から
出力されるアドレス信号ADによって指定されるＲＡＭポ
ート５１のアドレスに、ＳＡＭポート５２に保持されて
いる１水平ライン前の映像データが転送される。
【００２４】発振回路８の出力は分周回路９で分周され
る。分周回路９の出力はクロック信号*CLKとして各部に
供給される。分周回路９の出力*CLKはシリアル・クロッ
ク・ジェネレータ１０にも送られる。シリアル・クロッ
ク・ジェネレータ１０からは、表示期間に入力するクロ
ック信号*CLKがシリアル・クロックSCとして出力され
る。シリアル・クロック・ジェネレータ１０から出力さ
れるシリアル・クロックSCはビデオメモリ１１に送ら
れ、このシリアル・クロックSCのビデオレートで映像信
号がビデオメモリ１１に入力またはビデオメモリ１１か
ら出力される。
る。分周回路９の出力はクロック信号*CLKとして各部に
供給される。分周回路９の出力*CLKはシリアル・クロッ
ク・ジェネレータ１０にも送られる。シリアル・クロッ
ク・ジェネレータ１０からは、表示期間に入力するクロ
ック信号*CLKがシリアル・クロックSCとして出力され
る。シリアル・クロック・ジェネレータ１０から出力さ
れるシリアル・クロックSCはビデオメモリ１１に送ら
れ、このシリアル・クロックSCのビデオレートで映像信
号がビデオメモリ１１に入力またはビデオメモリ１１か
ら出力される。
【００２５】ＣＣＤカメラ１４から出力されるアナログ
データは、Ａ／Ｄ変換部１５でディジタルデータに変換
されてドライバ１２およびラインメモリとしてのＦＩＦ
Ｏ（First In First Out）メモリ１７に送られる。ドラ
イバ１２には、インバータ５を介して転送モード選択信
号SEL の反転信号が制御信号として入力している。転送
モード選択信号SEL がＨレベルのときには（SEL ＝Ｈ，
ライト転送モード）、ドライバ１２はイネーブル状態と
なり、Ａ／Ｄ変換部１５から出力されたディジタルデー
タがビデオメモリ１１のＳＡＭポート２に送られる。
データは、Ａ／Ｄ変換部１５でディジタルデータに変換
されてドライバ１２およびラインメモリとしてのＦＩＦ
Ｏ（First In First Out）メモリ１７に送られる。ドラ
イバ１２には、インバータ５を介して転送モード選択信
号SEL の反転信号が制御信号として入力している。転送
モード選択信号SEL がＨレベルのときには（SEL ＝Ｈ，
ライト転送モード）、ドライバ１２はイネーブル状態と
なり、Ａ／Ｄ変換部１５から出力されたディジタルデー
タがビデオメモリ１１のＳＡＭポート２に送られる。
【００２６】転送モード選択信号SEL はドライバ１３に
も制御信号として送られている。転送モード選択信号SE
L がＬレベルのときには（SEL ＝Ｌ，リード転送モー
ド）、ドライバ１３がイネーブル状態となり、ビデオメ
モリ１１からのデータがセレクタ１８に送られる。
も制御信号として送られている。転送モード選択信号SE
L がＬレベルのときには（SEL ＝Ｌ，リード転送モー
ド）、ドライバ１３がイネーブル状態となり、ビデオメ
モリ１１からのデータがセレクタ１８に送られる。
【００２７】ＦＩＦＯメモリ１７は、ビデオカメラ１４
からの映像データを１水平走査期間遅らせて出力させる
ものであり、ＦＩＦＯメモリ制御部１６によって制御さ
れる。ＦＩＦＯメモリ制御部１６は、表示モード選択信
号SEL1、クロック信号*CLK、シリアル・クロック信号SC
および水平同期信号*HSYNCに基づいて、ＦＩＦＯメモリ
１７のリセット信号*RSET 、ライト信号*WR およびリー
ド信号*RD を発生する。セレクタ１８は、ＦＩＦＯメモ
リ１７の出力とドライバ１３の出力とを、表示モードに
応じて選択してビデオコントロール部１９に送る。
からの映像データを１水平走査期間遅らせて出力させる
ものであり、ＦＩＦＯメモリ制御部１６によって制御さ
れる。ＦＩＦＯメモリ制御部１６は、表示モード選択信
号SEL1、クロック信号*CLK、シリアル・クロック信号SC
および水平同期信号*HSYNCに基づいて、ＦＩＦＯメモリ
１７のリセット信号*RSET 、ライト信号*WR およびリー
ド信号*RD を発生する。セレクタ１８は、ＦＩＦＯメモ
リ１７の出力とドライバ１３の出力とを、表示モードに
応じて選択してビデオコントロール部１９に送る。
【００２８】ビデオコントロール部１９は、入力された
ディジタルデータをアナログデータにＤ／Ａ変換し、水
平同期信号*HSYNCおよび垂直同期信号*VSYNCを重畳して
ＣＲＴ２０に出力する。これにより、セレクタ１８によ
って選択された映像データがＣＲＴ２０に表示される。
ディジタルデータをアナログデータにＤ／Ａ変換し、水
平同期信号*HSYNCおよび垂直同期信号*VSYNCを重畳して
ＣＲＴ２０に出力する。これにより、セレクタ１８によ
って選択された映像データがＣＲＴ２０に表示される。
【００２９】図６は、ＦＩＦＯメモリアクセス時のＦＩ
ＦＯメモリ制御部１６の入出力信号を示している。
ＦＯメモリ制御部１６の入出力信号を示している。
【００３０】信号*SEL２は、表示モード選択信号*SEL１
を水平同期信号*HSYNCの立上がりタイミングでラッチす
ることに得られる信号であり、信号*SEL１がＬレベル
（直接表示モード）になった時点ｔ１から、１水平走査
期間遅れた時点ｔ２でＬレベルとなる。つまり信号*SEL
２は、表示モード選択信号*SEL１を１水平走査期間遅ら
せた信号となる。
を水平同期信号*HSYNCの立上がりタイミングでラッチす
ることに得られる信号であり、信号*SEL１がＬレベル
（直接表示モード）になった時点ｔ１から、１水平走査
期間遅れた時点ｔ２でＬレベルとなる。つまり信号*SEL
２は、表示モード選択信号*SEL１を１水平走査期間遅ら
せた信号となる。
【００３１】リセット信号*RSET は、常時はＨレベルで
あり、表示モード選択信号*SEL１がＬレベルとなった時
（時点ｔ１）に半クロックの間、Ｌレベルとなる。リセ
ット信号*RSET は、表示モード選択信号*SEL１と、表示
モード選択信号*SEL１を半クロック遅らせて反転させた
信号とのＯＲ論理をとることにより得られる。
あり、表示モード選択信号*SEL１がＬレベルとなった時
（時点ｔ１）に半クロックの間、Ｌレベルとなる。リセ
ット信号*RSET は、表示モード選択信号*SEL１と、表示
モード選択信号*SEL１を半クロック遅らせて反転させた
信号とのＯＲ論理をとることにより得られる。
【００３２】ライト信号*WR は、表示モード選択信号*S
EL１とシリアル・クロックSCとのＯＲ論理をとることに
より得られる信号である。つまり、信号*SEL１がＬレベ
ル（直接表示モード）の間にＦＩＦＯメモリ制御部１６
に入力しているシリアル・クロックSCがライト信号*WR
となる。
EL１とシリアル・クロックSCとのＯＲ論理をとることに
より得られる信号である。つまり、信号*SEL１がＬレベ
ル（直接表示モード）の間にＦＩＦＯメモリ制御部１６
に入力しているシリアル・クロックSCがライト信号*WR
となる。
【００３３】リード信号*RD は、表示モード選択信号*S
EL１を１水平走査期間遅らせた信号*SEL２とシリアル・
クロックSCとのＯＲ論理をとることにより得られる信号
である。つまり、信号*SEL２がＬレベルの間にＦＩＦＯ
メモリ制御部１６に入力しているシリアル・クロックSC
がリード信号*RD となる。
EL１を１水平走査期間遅らせた信号*SEL２とシリアル・
クロックSCとのＯＲ論理をとることにより得られる信号
である。つまり、信号*SEL２がＬレベルの間にＦＩＦＯ
メモリ制御部１６に入力しているシリアル・クロックSC
がリード信号*RD となる。
【００３４】表示モードが間接表示モードであるとき
（*SEL１＝Ｈ）には、ライト信号*WRおよびリード信号*
RD は非能動レベル（Ｈ）となり、ＦＩＦＯメモリ１７
へのアクセスは行なわれない。
（*SEL１＝Ｈ）には、ライト信号*WRおよびリード信号*
RD は非能動レベル（Ｈ）となり、ＦＩＦＯメモリ１７
へのアクセスは行なわれない。
【００３５】表示モードが直接表示モードとなると、す
なわち、水平同期信号*HSYNCの立上りタイミングで表示
モード選択信号*SEL１がＬレベルになると（時点ｔ
１）、リセット信号*RSET がクロック信号*CLKの半周期
だけＬレベルとなり、ＦＩＦＯメモリ１７がリセットさ
れる。この後、時点ｔ１を含む１水平走査期間Ｔ１内の
表示期間に発生するライト信号*WR に基づいて、ビデオ
カメラ１４からの１水平ライン分の映像データがＦＩＦ
Ｏメモリ１７に書き込まれる。そして、時点ｔ２を含む
次の１水平走査期間Ｔ２の表示期間に発生するリード信
号*RD に基づいて、１水平走査期間前に書き込まれた１
水平ライン前の映像データがＦＩＦＯメモリ１７から読
み出されてセレクタ１８に送られＣＲＴ２０に表示され
る。
なわち、水平同期信号*HSYNCの立上りタイミングで表示
モード選択信号*SEL１がＬレベルになると（時点ｔ
１）、リセット信号*RSET がクロック信号*CLKの半周期
だけＬレベルとなり、ＦＩＦＯメモリ１７がリセットさ
れる。この後、時点ｔ１を含む１水平走査期間Ｔ１内の
表示期間に発生するライト信号*WR に基づいて、ビデオ
カメラ１４からの１水平ライン分の映像データがＦＩＦ
Ｏメモリ１７に書き込まれる。そして、時点ｔ２を含む
次の１水平走査期間Ｔ２の表示期間に発生するリード信
号*RD に基づいて、１水平走査期間前に書き込まれた１
水平ライン前の映像データがＦＩＦＯメモリ１７から読
み出されてセレクタ１８に送られＣＲＴ２０に表示され
る。
【００３６】また、上記時点ｔ２を含む１水平走査期間
Ｔ２においては、上述のように１水平走査期間前にＦＩ
ＦＯメモリ１７に書き込まれた映像データが読み出され
るとともに、表示期間に出力されるライト信号*WR に基
づいて、当該１水平走査期間に入力される１水平ライン
分の映像データがＦＩＦＯメモリ１７に書き込まれる。
以下、ＦＩＦＯメモリ１７への書き込みおよび読み出し
が同じようにして、繰り返される。つまり、直接表示モ
ードにおいては、ビデオカメラ１４で撮影された映像デ
ータは、１水平走査期間遅れてＣＲＴ２０に表示され
る。
Ｔ２においては、上述のように１水平走査期間前にＦＩ
ＦＯメモリ１７に書き込まれた映像データが読み出され
るとともに、表示期間に出力されるライト信号*WR に基
づいて、当該１水平走査期間に入力される１水平ライン
分の映像データがＦＩＦＯメモリ１７に書き込まれる。
以下、ＦＩＦＯメモリ１７への書き込みおよび読み出し
が同じようにして、繰り返される。つまり、直接表示モ
ードにおいては、ビデオカメラ１４で撮影された映像デ
ータは、１水平走査期間遅れてＣＲＴ２０に表示され
る。
【００３７】上記実施例では、ビデオカメラ１４からの
映像データを直接ＣＲＴ２０に表示する直接表示モード
時にはビデオカメラ１４からの映像データが１水平走査
期間遅れてＣＲＴ２０に表示されるので、直接表示モー
ドと間接表示モードとが切り替えられても、両者の画像
にずれが生じなくなり、見やすい画像が得られる。
映像データを直接ＣＲＴ２０に表示する直接表示モード
時にはビデオカメラ１４からの映像データが１水平走査
期間遅れてＣＲＴ２０に表示されるので、直接表示モー
ドと間接表示モードとが切り替えられても、両者の画像
にずれが生じなくなり、見やすい画像が得られる。
【００３８】
【発明の効果】この発明によれば、ビデオカメラからの
映像データを表示装置に直接表示する直接表示モード
と、ビデオカメラからの映像データを一旦ビデオメモリ
に記憶した後、ビデオメモリから映像データを読み出し
て表示装置に表示する間接表示モードとが切り替えられ
ても、両表示モードによる表示画像にずれが生じなくな
り、見やすい画像が得られるようになる。
映像データを表示装置に直接表示する直接表示モード
と、ビデオカメラからの映像データを一旦ビデオメモリ
に記憶した後、ビデオメモリから映像データを読み出し
て表示装置に表示する間接表示モードとが切り替えられ
ても、両表示モードによる表示画像にずれが生じなくな
り、見やすい画像が得られるようになる。
【図１】図１は、映像表示制御装置の構成を示す電気ブ
ロック図である。
ロック図である。
【図２】図２は、ビデオメモリの構成を示す電気ブロッ
ク図である。
ク図である。
【図３】図３は、ＣＲＴコントローラの出力信号を示す
タイムチャートである。
タイムチャートである。
【図４】図４は、リード転送サイクルにおけるビデオメ
モリの動作を示すタイムチャートである。
モリの動作を示すタイムチャートである。
【図５】図５は、ライト転送サイクルにおけるビデオメ
モリの動作を示すタイムチャートである。
モリの動作を示すタイムチャートである。
【図６】図６は、ＦＩＦＯメモリアクセス時のＦＩＦＯ
メモリ制御部の入出力信号を示すタイムチャートであ
る。
メモリ制御部の入出力信号を示すタイムチャートであ
る。
１ ＣＰＵ ２ ＣＲＴコントローラ ３ レジスタ ４ タイミング発生部 １０ シリアル・クロック・ジェネレータ １１ ビデオメモリ １４ ＣＣＤカメラ １８ セレクタ １９ ヒデオコントロール部 ２０ ＣＲＴ ５１ ＲＡＭポート ５２ ＳＡＭポート ５３ ロー・アドレス・デコーダ
Claims (1)
- 【請求項１】 ビデオカメラ、シリアルポートを備え上
記ビデオカメラからの映像データを記憶するためのビデ
オメモリ、上記ビデオメモリのアクセスアドレスを発生
するアドレス発生部および表示装置を備えた映像表示装
置において、 上記ビデオカメラからのデータを上記ビデオメモリに書
き込むための書込モードと、上記ビデオメモリからの映
像データを読み出すための読出モードとを順次切り替え
る転送モード切替手段、 上記書込モード時において、上記アドレス発生部から発
生しているアドレスで指定される上記ビデオメモリ内の
記憶エリアに、上記シリアルポートに入力されている上
記ビデオカメラからの映像データを転送するライト転送
手段、 上記読出モード時において、上記アドレス発生部から発
生しているアドレスで指定される上記ビデオメモリ内の
記憶エリアから上記シリアルポートに映像データを転送
するリード転送手段、 上記リード転送手段によって転送された映像データを上
記表示装置に表示させるための第１表示制御手段、 １水平ライン分以上の映像データを記憶しうるラインメ
モリを備え、上記ビデオカメラからの映像データを上記
ラインメモリに書き込み、１水平走査期間遅らせて上記
ラインメモリから１水平ライン分の映像データを読み出
して上記表示装置に表示させるための第２表示制御手
段、ならびに、 上記第１表示制御手段による表示モードと上記第２表示
制御手段による表示モードとを切り替える表示モード切
替手段、 を備えている映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06245115A (ja) | 1993-02-17 | 1993-02-17 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06245115A (ja) | 1993-02-17 | 1993-02-17 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06245115A true JPH06245115A (ja) | 1994-09-02 |
Family
ID=12929698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06245115A (ja) | 1993-02-17 | 1993-02-17 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06245115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004770A (ja) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 撮影装置およびタイミング制御回路 |
-
1993
- 1993-02-17 JP JP50A patent/JPH06245115A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004770A (ja) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 撮影装置およびタイミング制御回路 |
| US8786724B2 (en) | 2010-06-16 | 2014-07-22 | Seiko Epson Corporation | Image-capturing device for controlling a timing for generating of image-capture data and timing control circuit for controlling a timing for generating of image-capture |
| US9571737B2 (en) | 2010-06-16 | 2017-02-14 | Seiko Epson Corporation | Image-capturing device for generating image-capture data and timing control circuit for generating image-capture data |
| US9813650B2 (en) | 2010-06-16 | 2017-11-07 | Seiko Epson Corporation | Image-capturing device for generating image-capture data and control device for controlling area image sensor |
| US10412332B2 (en) | 2010-06-16 | 2019-09-10 | Seiko Epson Corporation | Image-capturing device for generating image-capture data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035628A (ko) | 메모리 인터페이스 회로 및 액세스 방법 | |
| JPS63282790A (ja) | 表示制御装置 | |
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| JPH07113821B2 (ja) | 半導体記憶装置 | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| JPH06245115A (ja) | 映像表示装置 | |
| JPH08248925A (ja) | 電子機器 | |
| JP3674258B2 (ja) | 画像信号処理装置 | |
| JPH06133192A (ja) | 映像表示装置 | |
| JPS6214190A (ja) | ビデオメモリ | |
| KR100875839B1 (ko) | 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP2000284771A (ja) | 映像データ処理装置 | |
| JPH07170449A (ja) | 画像縮小装置 | |
| JPH07261703A (ja) | 液晶表示制御装置 | |
| JP2003015624A (ja) | オンスクリーンディスプレイ装置 | |
| JPS5816343A (ja) | 画像メモリアクセス方式 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| KR970003427B1 (ko) | 디지탈 비디오 신호의 스캔속도 변환장치 | |
| JPH10268851A (ja) | 画像入力インターフェース装置 |