KR960035628A

KR960035628A - 메모리 인터페이스 회로 및 액세스 방법

Info

Publication number: KR960035628A
Application number: KR1019960008547A
Authority: KR
Inventors: 히로유끼 후루까와; 구니히꼬 야마모또
Original assignee: 쯔지 하루오; 샤프 가부시끼가이샤
Priority date: 1995-03-28
Filing date: 1996-03-27
Publication date: 1996-10-24
Also published as: TW344069B; JP3253481B2; JPH08263015A; KR100234612B1; US5929832A

Abstract

메모리 인터페이스 회로는 입력 데이터 신호를 다중-스캔 형 액정 디스플레이에 사용되는 다중-스캔 데이터 신호들로 변환한다. 상기 메모리 인터페이스 회로는 상기 디스플레이 패널에 대응하는 상기 입력 데이터 신호의 한 프레임을 기억하기 위한 메모리와, 상기 입력 데이터 신호가 단일-스캔 방식으로 상기 메모리에 순차적으로 기록되고 상기 메모리에 기억된 데이터가 다중-스캔 방식으로 제1 및 제2 다중-스캔 신호들로서 판독되도록 상기 메모리에 대한 기록/판독 동작들을 제어하기 위한 제어 회로를 포함한다. 상기 제어 회로는, 상기 제1 다중-스캔 신호를 위한 판독 동작이 시작된 후 선정된 시간에 상기 제2 다중-스캔 신호를 위한 판독 동작이 시작되도록 판독 동작들이 타이밍을 제어하고, 상기 선정된 시간은 제1 부분에 대응하는 입력 데이터와 관련하여 제2 부분에 대응하는 입력 데이터의 기록 동작의 지연 시간과 같다.

Description

메모리 인터페이스 회로 및 액세스 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제4도는 본 발명의 메모리 인터페이스 회로를 구비한 LCD의 구조를 도시하는 개략 다이어그램, 제5A도와 제5B도는 본 발명의 메모리 인터페이스의 메모리 구조를 도시하는 개략 다이어그램, 제6도는 메모리의 각 메모리 블럭의 구조를 도시하는 개략 다이어그램.

Claims

입력 데이터 신호(an input data signal)를 제1 부분과 제2 부분(a first portion and a second portion)으로 구성된 디스플레이 패널을 포함하는 다중-스캔형 액정 디스플레이(a multi-scantype liquid crystal)에 사용되는 다중-스캔 데이터 신호들(multi-scan data signals)로 변환하기 위한 메모리 인터페이스 회로에 있어서, 디스플레이 패널에 대응하는 입력 데이터 신호의 한 프레임을 기억하는 메모리 수단. 및 상기 입력 데이터 신호가 상기 메모리 수단에 단일-스캔 방식(a single-scan manner)으로 순차적으로 기록될 수 있도록 함과 동시에 상기 메모리에 기억된 데이터가 다중-스캔 방식(a multi-scan manner)으로 상기 디스플레이 패널의 제1 부분에 해당하는 제1 다중-스캔 신호(a first multi-scan signals) 및 상기 디스플레이 패널의 제2 부분에 대응하는 제2 다중-스캔 신호(a second multi-scan signals)로서 출력되도록, 상기 메모리 수단에 대한 기록/판독 동작(write/read operations)을 제어하는 제어 수단을 구비하고, 상기 제어 수단은, 상기 제1 다중-스캔 신호를 위한 판독 동작이 시작되고나서 선정된 시간 후에 상기 제2 다중-스캔 신호에 대한 판독 동작이 시작되도록 판독 동작들이 타이밍을 제어하며, 상기 선정된 시간은 제1 부분에 대응하는 입력 데이터에 대한 상기 제2 부분에 대응하는 입력 데이터의 기록 동작의 시간 지연과 같은 것을 특징으로 하는 메모리 인터페이스 회로.
제1항에 있어서, 상기 디스플레이 패널은 다수의 스캐닝 라인들(a plurality of scanning lines)을 각각 갖는 다수의 디스플레이 블럭들을 포함하고 있으며, 상기 액정 디스플레이는 상기 디스플레이 블럭 단위로 입력 비디오 신호에 대한 직교 변환(an orthogonal transform)을 수행함과 동시에 상기 디스플레이 블럭 단위로 상기 다수의 스캐닝 라인들을 선택하고 상기 메모리 수단은 상기 디스플레이 블럭들의 각 디스플레이 블럭에 각각 대응하는 다수의 메모리 블럭들을 포함하고 있으며, 상기 메모리 수단은 상기 입력 데이터 신호의 한 프레임을 기억하기 위한 메모리 용량을 갖는 것을 특징으로 하는 메모리 인터페이스 회로.
제2항에 있어서, 상기 제어 수단은, 기록 동작(a write operation)을 수행해야 하는 메모리 블럭을 결정하고, 상기 메모리 블럭들에 대한 판독/기록 동작을 지시하기 위한 결정 신호(a decision signal)를 출력하는 기록/판독 결정 수단(write/read decision means), 및 기록 동작을 위한 제1 어드레스 신호 및 판독 동작을 위한 제2 어드레스 신호를 발생하는 어드레스 발생 수단을 포함하고, 상기 입력 데이터 신호는 상기 결정 신호와 상기 제1 어드레스 신호에 따라 상기 다수의 메모리 블럭들에 순차적으로 기록되고, 하나의 메모리 블럭에 기억된 데이터가 상기 결정 신호와 상기 제2 어드레스 신호에 따라 그에 대응하는 디스플레이 블럭에 대해 동시에 판독되는 것을 특징으로 하는 메모리 인터페이스 회로.
제3항에 있어서, 상기 다수의 메모리 블럭들에 기억된 데이터는 상기 제1 및 제2 부분들 각각에 대해 메모리 블럭 단위로 순차적으로 판독되는 것을 특징으로 하는 메모리 인터페이스 회로.
제3항에 있어서, 상기 기록/판독 결정 수단은 상기 입력 데이터 신호에 포함된 제1 수평 동기 신호에 따라 결정을 하고, 상기 어드레스 발생 수단은 상기 제1 수평 동기 신호에 근거하여 상기 제1 어드레스 신호를 발생하고, 소정의 제2 수평 동기 신호에 근거하여 상기 제2 어드레스 신호를 발생하는 것을 특징으로 하는 메모리 인터페이스 회로.
제2항에 있어서, 상기 제어 수단은 상기 입력 데이터 신호가 프레임 주기마다 한 번씩 각 메모리 블럭에 각각 기록되고 각 메모리 블럭으로부터 각각 판독되도록 판독 및 기록 동작의 타이밍을 제어하며, 상기 프레임 주기는 상기 입력 데이터 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 인터페이스 회로.
제2항에 있어서, 상기 제어 수단은 상기 입력 데이터가 프레임 주기마다 한 번씩 각 메모리 블럭에 기록되고, 각 메모리 블럭에 기억된 데이터가 프레임 주기마다 두 번씩 판독되도록 판독 및 기록 동작의 타이밍을 제어하며, 상기 프레임 주기는 상기 입력 데이터 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 인터페이스 회로.
입력 데이터 신호(an input data signal)를 제1 부분과 제2 부분(a first portion and a second portion)으로 구성된 디스플레이 패널을 포함하는 다중-스캔형 액정 디스플레이(a multi-scantype liquid crystal)에 사용되는 다중-스캔 데이터 신호들(multi-scan data signals)로 변환하고 상기 디스플레이 패널에 대응하는 상기 입력 데이터 신호의 한 프레임을 기억하는 데 사용되는 메모리 수단의 액세스 동작들(access operation)을 제어하는 방법에 있어서, (a)단일-스캔 방식(a single-scan manner)으로 상기 메모리 수단에 대해 상기 입력 데이터 신호의 기록 동작들을 순차적으로 수행하는 단계; 및 (b) 상기 메모리 수단에 대해 판독 동작들을 수행함으로써, 상기 디스플레이 패널의 제1 부분에 대응하는 제1 다중-스캔 신호 및 상기 디스플레이 패널의 제2 부분에 대응하는 제2 다중-스캔 신호가 다중-스캔 방식(a multi-scan manner)으로 판독되는 단계를 포함하되, 상기 단계(b)는 (b1) 상기 메모리 수단으로부터 상기 제1 다중-스캔 신호에 대한 데이터를 판독하는 단계; 및 (b2)단계 (b1)이 시작되고나서 선정된 시간 후에 상기 메모리 수단으로부터 상기 제2 다중-스캔 신호에 대한 데이터를 판독하는 단계를 포함하며, 상기 선정된 시간은 상기 제1 부분에 대응하는 기록 동작에 대한 상기 제2 부분에 대응하는 입력 데이터의 기록 동작의 지연 시간과 같으며, 상기 기록 동작은 상기 단계(a)에서 수행되는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제8항에 있어서, 상기 디스플레이 패널은 다수의 스캐닝 라인들(a plurality of scanning lines)을 각각 갖는 다수의 디스플레이 블럭들을 포함하고, 상기 액정 디스플레이는 상기 디스플레이 블럭 단위로 입력 비디오 신호에 대한 직교 변환(an orthogonal transform)을 수행함과 동시에 상기 디스플레이 블럭 단위로 상기 다수의 스캐닝 라인들을 선택하고, 상기 메모리 수단은 상기 디스플레이 블럭들의 각 디스플레이 블럭에 각각 대응하는 다수의 메모리 블럭들을 포함하고, 상기 메모리 수단의 메모리 용량은 상기 입력 데이터의 한 프레임을 기억하는 적합한 크기이며, 상기 방법은 (c) 기록 동작을 수행할 메모리 블럭을 결정하는 단계와; (d) 상기 단계(c)의 결과를 나타내는 결정 신호(a decision signal)를 발생하는 단계와; (e) 기록 동작들을 위한 제1 어드레스 신호와 판독 동작들을 위한 제2 어드레스 신호를 발생하는 단계와; (f) 상기 입력 데이터 신호가 상기 다수의 메모리 블럭들에 순차적으로 기록되도록 상기 결정 신호와 상기 제1 어드레스 신호에 따라 기록 동작들을 수행하는 단계; 및 (g) 하나의 메모리 블럭에 기억된 데이터가 그에 대응하는 디스플레이 블럭에 대해 동시에 판독되고, 상기 메모리 블럭들에 기억된 데이터가 상기 제1 및 제2 부분 각각에 대해 상기 메모리 블럭 단위로 순차적으로 판독되도록 상기 결정 신호와 상기 제2 어드레스 신호에 따라 판독 동작들을 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 (c)에서는, 상기 입력 데이터 신호에 포함된 제1 수평 동기 신호에 따라 결정이 이루어지고, 상기 단계 (e)에서는, 상기 제1 어드레스 신호가 상기 제1 수평 동기 신호에 근거하여 발생되고, 상기 제2 어드레스 신호는 소정의 제2 수평 동기 신호에 근거하여 발생되는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 단게 (f)는 (f1) 상기 결정 신호에 근거하여 상기 입력 데이터를 그 내부에 기록하기 위해 상기 메모리 수단의 한 개의 메모리 블럭을 기록 모드로 설정하는 단계; 및 (f2) 상기 결정 신호에 근거하여 상기 다른 메모리 블럭들을 판독 모드로 설정하는 단계를 포함하고, 상기 단계 (g)는 (g1) 상기 제1 수평 동기 신호에 근거하여 판독 모드에 있는 다른 메모리 블럭들로부터 상기 제1 부분에 대응하는 메모리 블럭과 상기 제2 부분에 대응하는 다른 메모리 블럭을 선택하는 단계와; (g2) 상기 선택된 메모리 블럭들을 판독 인에이블 상태로 설정하여 그로부터 상기 데이터를 판독하는 단계; 및(g3) 서택되지 않은 메모리 블럭들을 판독-금지 상태(read-prohibit state)로 설정하여 그에 대한 판독 동작을 방지하는 단계를 포함하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 입력 데이터 신호는 주기마다 한 번씩 각 메모리 블럭에 각각 기록되고 각 메모리 블럭으로부터 각각 판독되며, 상기 프레임 주기는 상기 입력 데이터 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 인터페이스 회로.
제9항에 있어서, 상기 입력 데이터가 프레임 주기마다 한 번씩 각 메모리 블럭에 기록되고, 각 메모리 블럭에 기억된 데이터가 프레임 주기마다 두 번씩 판독되도록 판독되며, 상기 프레임 주기는 상기 입력 데이터 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.