KR100396899B1 - Ｌｃｄ 드라이버 타이밍 제어방법 - Google Patents

Ｌｃｄ 드라이버 타이밍 제어방법 Download PDF

Info

Publication number
KR100396899B1
KR100396899B1 KR10-2001-0061896A KR20010061896A KR100396899B1 KR 100396899 B1 KR100396899 B1 KR 100396899B1 KR 20010061896 A KR20010061896 A KR 20010061896A KR 100396899 B1 KR100396899 B1 KR 100396899B1
Authority
KR
South Korea
Prior art keywords
command signal
write command
lcd panel
scan
display
Prior art date
Application number
KR10-2001-0061896A
Other languages
English (en)
Other versions
KR20030029405A (ko
Inventor
김형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0061896A priority Critical patent/KR100396899B1/ko
Priority to TW091120420A priority patent/TW559773B/zh
Priority to US10/245,190 priority patent/US20030067430A1/en
Priority to JP2002281733A priority patent/JP2003150136A/ja
Publication of KR20030029405A publication Critical patent/KR20030029405A/ko
Application granted granted Critical
Publication of KR100396899B1 publication Critical patent/KR100396899B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

LCD 패널을 구동함에 있어서, SINGLE PORT 구조를 가지는 6-TR SRAM에 대하여 기록동작과 스캔동작이 동시에 발생하도록 제어될 때, 기록동작에 우선순위를 부여하여 상기 스캔동작 및 상기 기록동작이 동시에 일어나지 않도록 하고, TFT GATE 구동회로를 제어하여 LCD 패널의 TFT의 GATE를 OFF시켜 기록동작이 진행하는 중에 이전의 SCAN DATA를 보존할 수 있게 하는 LCD 드라이버 타이밍 제어방법을 제공한다. 본 발명에 따른 LCD 드라이버 타이밍 제어방법은, LCD 드라이버의 SRAM으로 6개의 트랜지스터를 구비하는 6-TR SRAM을 사용할 수 있게 하므로, LCD 드라이버의 칩의 사이즈를 줄일 수 있으며, 따라서 전력 소모도 줄일 수 있는 장점이 있다.

Description

ＬＣＤ 드라이버 타이밍 제어방법{Method for timing control of LCD driver}
본 발명은 LCD에 관한 것으로, 특히 LCD 드라이버 타이밍 제어방법에 관한 것이다.
TFT(Thin Film Transistor) LCD(Liquid Crystal Display) 드라이버의 동작은 크게 다음의 두 가지로 구분할 수 있다.
그 중 하나는 LCD에 DISPLAY하고자 하는 내용을 DISPLAY RAM에 저장하는 기록동작(WRITE OPERATION 또는 RAM WRITE)이고, 다른 하나는 상기 DISPLAY RAM에 저장된 DATA를 주기적으로 OUTPUT 드라이버로 출력하는 스캔동작(SCAN OPERATION 또는 SCAN LATCH)이다.
상기 DISPLAY RAM으로서 종래에는 8개의 트랜지스터로 이루어지는 8-TR SRAM(Static Random Access Memory)을 주로 사용한다. 상기 8-TR SRAM의 경우, 스캔동작 및 기록동작이 서로 분리된 영역에서 이루어질 수 있으므로 이를 DUAL PORT 구조라 한다. 즉, 스캔동작 및 기록동작은 서로 영향을 주지 않는다.
도 1은 8개의 MOS 트랜지스터로 이루어진 8-TR SRAM의 회로도이다.
도 1을 참조하면, 8-TR SRAM은, RAM WRITE 처리블록(101) 및 SCAN 처리 블록(103)을 구비한다. 기록신호(WL)에 응답하여 RAM에 기록된 데이터라인(BL 및 BLB)에 실린 DISPLAY 데이터를 스위칭하는 2개의 트랜지스터(MN11 및 MN12), 데이터라인(BL 및 BLB)에 실린 DISPLAY 데이터를 기록하는 래치회로를 구성하는 4개의 트랜지스터(MP11, MP12, MN13 및 MN14) 및 스캔명령신호(SA)에 따라 상기 래치회로에 저장된 DISPLAY 데이터를 스캔할 수 있도록 하는 2개의 트랜지스터(MN15 및 MN16)를 구비한다.
기록신호(WL)가 인에이블되면, 데이터라인(BL 및 BLB)에 실린 DISPLAY 데이터는 각각 턴온(TURN ON)된 두 개의 트랜지스터(MN11 및 MN12)를 통하여 래치회로에 전달/저장된다. 래치회로는 제1인버터(MP11 및 MN13) 및 제2인버터(MP12 및 MN14)를 구비하며, 제1인버터의 입력은 제2인버터의 출력에 연결되고 제2인버터의입력은 제1인버터의 출력에 연결된 구조를 가진다. 상기 래치회로는, 두 개의 트랜지스터(MN11 및 MN12)가 턴온 될 때 데이터라인(BL 및 BLB)에 실린 DISPLAY 데이터를 수신하여 저장할 수 있음은 물론이고, 상기 두 개의 트랜지스터(MN11 및 MN12)가 턴오프(OFF)되더라도 저장된 DISPLAY 데이터가 소실되지 않는 특성을 갖는다.
상술한 바와 같이, 종래의 8-TR SRAM은 스캔동작과 기록동작 부분이 서로 분리되어 있는 DUAL PORT 구조이므로, 동시에 기록동작 및 스캔동작을 수행하여야 하는 LCD 드라이버에 적용하는데 문제가 없었다. 현재 LCD DISPLAY의 SIZE 즉 화소 수는 증가하고 있으며, 이에 따라 사용되는 RAM의 숫자가 늘어날 수밖에 없는 반면에 집적회로를 구현하는 칩의 크기는 줄이려고 한다. 이러한 경향에 따른 다면, LCD 드라이버를 반도체 집적회로로 구현하는데 있어서, RAM이 칩에서 차지하는 면적이, CRITICAL POINT가 된다.
이러한 단점을 해결하기 위하여 6개의 트랜지스터로 구성되는 6-TR SRAM을 사용하는 방안이 제기될 수 있다. 그러나 6-TR SRAM은 스캔동작 및 기록동작 부분이 서로 공통되는 SINGLE PORT구조를 가진다. 따라서, 보통의 방법으로 사용할 경우, 기록동작 시에는 스캔된 데이터가 제대로 TFT LCD에 전달되지 못하기 때문에, 이는 화면의 질에 직접적인 영향을 끼치는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, SINGLE PORT 구조를 가지는 6-TR SRAM의 스캔동작 및 기록동작 중에서 기록동작에 우선 순위를 부여하여 상기 스캔동작 및 상기 기록동작이 서로 동시에 일어나지 않도록 하는 LCD 드라이버 타이밍 제어방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 8개의 MOS 트랜지스터로 이루어진 8-TR SRAM의 회로도이다.
도 2는 6개의 모스 트랜지스터를 구비하는 6-TR SRAM의 내부 회로도이다.
도 3은 LCD 패널의 일부분을 나타내는 다이어그램이다.
도 4는 도 3에 도시된 LCD 패널의 하나의 셀에 대한 등가회로도이다.
도 5는 본 발명에 따른 LCD 드라이버 타이밍 제어방법의 신호흐름도(FLOWCHART)이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따르면, 상기 LCD 드라이버 타이밍 제어방법은,
DISPLAY RAM들로부터 DISPLAY DATA를 스캔하여 LCD 패널에 전달하는 스캔동작(scan-operation)과 상기 DISPLAY RAM들에 소정의 DISPLAY DATA를 기록하는 기록동작(write operation)이 동시에 수행되어야 할 때,
상기 기록동작에 우선순위를 부여하여 먼저 동작시키고, 상기 기록동작이 진행되고 있는 중에는 스캔동작을 중지함과 동시에 이전에 전달된 SCAN DATA를 보존하며, 상기 기록동작 및 상기 스캔동작을 소정의 시간동안 번갈아 가면서 수행하는 복수 개의 단계를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 2는 6개의 모스 트랜지스터를 구비하는 6-TR SRAM의 내부 회로도이다.
도 2를 참조하면, 6-TR SRAM은, 데이터라인(BL 및 BLB)에 실린 DISPLAY 데이터를 기록하는 래치회로를 구성하는 4개의 트랜지스터(MP21, MP22, MN23 및 MN24) 및 기록신호(WL) 또는 스캔신호(SCAN)에 응답하여 상기 래치회로에 기록된 데이터라인(BL 및 BLB)에 실린 DISPLAY 데이터를 래치회로에 전달하거나, 상기 래치회로의 데이터를 외부로 전달하도록 스위칭되는 2개의 트랜지스터(MN21 및 MN22)를 구비한다.
상기 래치회로를 구성하는 4개의 트랜지스터의 구조는 도 1에 도시된 8-TR SRAM과 동일하므로 여기서는 설명을 생략한다.
도 3은 LCD 패널의 일부분을 나타내는 다이어그램이다.
도 3을 참조하면, LCD 패널은, 픽셀(빗금 영역), 상기 픽셀에 저장될 데이터를 가지고 있는 복수 개의 데이터 라인(DATA; 31, 32 및 33)들, 상기 픽셀 및 상기 복수 개의 데이터 라인(31, 32 및 33)을 연결하는 복수 개의 스위치(SW1, SW2, SW3 및 SW4)와 복수 개의 스위치(SW1, SW2, SW3 및 SW4)를 제어하는 복수 개의 스캔라인(SCAN; 34, 35 및 36)들을 필수 구성요소로 한다.
도 4는 도 3에 도시된 LCD 패널의 하나의 셀에 대한 등가회로도이다.
도 4를 참조하면, LCD 패널의 하나의 셀에 대한 등가회로는, 등가 커패시터(CLS), 스토리지 커패시터(CS), TFT 스위치(SW)를 구비한다.
등가 커패시터(CLS)는 액정에 대한 등가 모델링을 통하여 용량이 결정된다. 스토리지 커패시터(CS)는 소정의 시간 데이터를 저장시키기 위하여 임의로 포함시킨 커패시터로서, 용량은 설계자가 임의로 조절할 수 있다. TFT 스위치(SW)는, 스캔라인(SCAN(M-1))의 전위(VOLTAGE LEVEL)에 따라, DISPLAY DATA를 간직한 데이터 라인(DATA1)과 등가 커패시터(CLS) 및 스토리지 커패시터(CS)의 연결을 개폐한다.
도 4에 도시된 LCD 패널의 하나의 셀은, TFT 스위치(SW)가 오프(OFF)되면, 이미 등가 커패시터(CLS) 및 스토리지 커패시터(CS)에 저장되어 있던 데이터를 소정의 시간 동안은 보존시킬 수 있다. 상기 소정의 시간은, 등가 커패시터(CLS)보다는 스토리지 커패시터(CS)의 재질, 누설 경로 및 용량에 따라 달라진다.
따라서, 상술한 래치 구조를 가지는 LCD 패널의 셀을 고려하면, 상기 저장된 데이터를 보존할 수 있는 상기 소정의 시간동안에는 스캔작업을 수행하지 않고 다른 작업을 할 수 있음을 알 수 있다. 본 발명의 핵심 아이디어는, 상기 소정의 시간 동안 기록동작을 수행하려는 것이다. 상술한 소정의 시간을 효율적으로 이용하면, 기록작업 및 스캔작업을 동시에 수행하여야 하는 경우, 기록작업에 우선순위를 부여하여 기록작업을 먼저 수행시키고, 상기 기록작업이 수행되는 중에는 스캔작업을 중지시키더라도 LCD 패널의 화면에는, 스캔작업을 소정의 시간 중지시킨 영향이 거의 나타나지 않게 되므로 사용자는 이를 인식할 수 없게 된다.
결론적으로, LCD 패널을 구동시키기 위한 LCD DRIVER의 RAM으로 SINGLE PORT 6-TR SRAM을 DISPLAY RAM으로 사용할 수 있게된다.
도 5는 본 발명에 따른 LCD 드라이버 타이밍 제어방법의 신호흐름도(FLOWCHART)이다.
도 5를 참조하면, LCD 드라이버 타이밍 제어방법은, 스캔동작이 수행되는 동안에 상기 기록동작을 수행하라는 기록명령신호 및 RAM 어드레스가 인가되는 단계(51), 상기 기록명령신호에 따라 스캔동작을 중지하는 단계(53), 상기 기록명령신호에 따라, 상기 LCD 패널의 픽셀에 저장된 데이터를 래치(LATCH)시키는 단계(55) 및 상기 기록명령신호에 따라, RAM 어드레스에 의하여 지정된 DISPLAYRAM들에 DISPLAY DATA를 기록하는 기록동작을 수행하는 단계(57)를 구비한다.
상기 복수 개의 단계는, 스캔동작을 수행하고 있는 동안에 기록명령신호 및 RAM 어드레스가 인가되는 한 계속하여 반복된다.
상기 데이터를 래치(LATCH)시키는 단계(55)에서는, 상기 기록명령신호에 따라, LCD 패널의 TFT 게이트에 인가되는 신호를 제어하여 상기 LCD 패널의 모든 TFT 트랜지스터를 오프시키는 것이 바람직하다.
도 5에 도시된 복수 개의 단계는 하나의 실시 예를 나타낸 것으로서, 상기 단계들 사이의 선후 관계는 다양하게 변하게 할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 LCD 드라이버 타이밍 제어방법은, LCD 드라이버의 SRAM으로 6개의 트랜지스터를 구비하는 6-TR SRAM을 사용할 수 있게 하므로, LCD 드라이버의 칩의 사이즈를 줄일 수 있으며, 따라서 전력 소모도 줄일 수 있는 장점이 있다.

Claims (5)

  1. DISPLAY RAM들로부터 DISPLAY DATA를 스캔하여 LCD 패널에 전달하는 스캔동작(scan-operation)과 상기 DISPLAY RAM들에 소정의 DISPLAY DATA를 기록하는 기록동작(write operation)이 동시에 수행되어야 할 때,
    상기 기록동작에 우선순위를 부여하여 동작시키고, 상기 기록동작이 진행하는 중에는 스캔동작을 중지함과 동시에 이전에 전달된 SCAN DATA를 보존하며, 상기 기록동작 및 상기 스캔동작을 소정의 시간동안 번갈아 가면서 수행하는 복수 개의 단계를 구비하는 것을 특징으로 하는 LCD 드라이버 타이밍 제어방법.{Method for timing control of LCD driver}
  2. 제1항에 있어서, 상기 LCD 드라이버 타이밍 제어방법은,
    스캔동작이 수행되는 동안에 상기 기록동작을 수행하라는 기록명령신호 및 RAM 어드레스가 인가되는 단계;
    상기 기록명령신호에 따라 스캔동작을 중지하는 단계;
    상기 기록명령신호에 따라, 상기 LCD 패널의 픽셀에 저장된 데이터를 래치(LATCH)시키는 단계; 및
    상기 기록명령신호에 따라, RAM 어드레스에 의하여 지정된 DISPLAY RAM들에 DISPLAY DATA를 기록하는 기록동작을 수행하는 단계를 구비하며,
    상기 모든 단계는, 스캔동작이 수행되는 도중에 상기 기록명령신호 및 RAM 어드레스가 인가되는 동안에는, 계속하여 반복되는 것을 특징으로 하는 LCD 타이밍 제어방법.
  3. 제2항에 있어서, 상기 데이터를 래치(LATCH)시키는 단계는,
    상기 기록명령신호에 따라, LCD 패널의 TFT 게이트에 인가되는 신호를 제어하여 상기 LCD 패널의 모든 TFT 트랜지스터를 오프시키는 단계인 것을 특징으로 하는 LCD 드라이버 타이밍 제어방법.
  4. DISPLAY RAM들로부터 DISPLAY DATA를 스캔하여 LCD 패널에 전달하는 스캔동작을 수행하는 동안에 상기 DISPLAY RAM들에 소정의 DISPLAY DATA를 저장시키는 기록동작을 수행하라는 기록명령신호 및 RAM 어드레스가 인가되는 단계;
    상기 기록명령신호에 따라 스캔동작을 중지하는 단계;
    상기 기록명령신호에 따라, 상기 LCD 패널의 픽셀에 저장된 데이터를 래치(LATCH)시키는 단계; 및
    상기 기록명령신호에 따라, 상기 RAM 어드레스에 의하여 지정된 DISPLAY RAM들에 DISPLAY DATA를 기록하는 단계를 구비하는 것을 특징으로 하는 LCD 드라이버 타이밍 제어방법.
  5. 제4항에 있어서, 상기 데이터를 래치시키는 단계는,
    상기 기록명령신호에 따라, LCD 패널의 TFT 게이트에 인가되는 신호를 제어하여 상기 LCD 패널의 모든 TFT 트랜지스터를 오프시키는 단계인 것을 특징으로 하는 LCD 드라이버 타이밍 제어방법.
KR10-2001-0061896A 2001-10-08 2001-10-08 Ｌｃｄ 드라이버 타이밍 제어방법 KR100396899B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0061896A KR100396899B1 (ko) 2001-10-08 2001-10-08 Ｌｃｄ 드라이버 타이밍 제어방법
TW091120420A TW559773B (en) 2001-10-08 2002-09-09 Method for controlling timing of LCD driver
US10/245,190 US20030067430A1 (en) 2001-10-08 2002-09-17 Method for controlling timing of LCD driver
JP2002281733A JP2003150136A (ja) 2001-10-08 2002-09-26 Ｌｃｄドライバタイミング制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0061896A KR100396899B1 (ko) 2001-10-08 2001-10-08 Ｌｃｄ 드라이버 타이밍 제어방법

Publications (2)

Publication Number Publication Date
KR20030029405A KR20030029405A (ko) 2003-04-14
KR100396899B1 true KR100396899B1 (ko) 2003-09-02

Family

ID=19714951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061896A KR100396899B1 (ko) 2001-10-08 2001-10-08 Ｌｃｄ 드라이버 타이밍 제어방법

Country Status (4)

Country Link
US (1) US20030067430A1 (ko)
JP (1) JP2003150136A (ko)
KR (1) KR100396899B1 (ko)
TW (1) TW559773B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830406B2 (en) 2021-11-04 2023-11-28 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446299B1 (ko) * 2002-04-19 2004-08-30 삼성전자주식회사 센스앰프의 동작속도를 조절할 수 있는 센싱속도 제어회로및 이를 구비하는 반도체 메모리장치
TWI284876B (en) * 2002-08-19 2007-08-01 Toppoly Optoelectronics Corp Device and method for driving liquid crystal display
KR100485799B1 (ko) * 2002-10-10 2005-04-28 (주)토마토엘에스아이 드라이버 집적회로를 위한 제어신호 발생회로 및 방법
KR101905779B1 (ko) 2011-10-24 2018-10-10 삼성디스플레이 주식회사 표시 장치
CN117377995A (zh) * 2021-06-07 2024-01-09 华为技术有限公司 数字硅基液晶显示器的驱动与编码

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2847331B2 (ja) * 1991-04-23 1999-01-20 キヤノン株式会社 液晶表示装置
US5521727A (en) * 1992-12-24 1996-05-28 Canon Kabushiki Kaisha Method and apparatus for driving liquid crystal device whereby a single period of data signal is divided into plural pulses of varying pulse width and polarity
JP3054520B2 (ja) * 1993-10-06 2000-06-19 シャープ株式会社 アクティブマトリックスセルの駆動方法
DE69524013T2 (de) * 1994-09-12 2002-06-06 Canon Kk Ansteuerung für eine Ferroelectrische Flüsigkristallvorichtung
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
JPH1011969A (ja) * 1996-06-21 1998-01-16 Toshiba Microelectron Corp 半導体記憶装置
US6323850B1 (en) * 1998-04-30 2001-11-27 Canon Kabushiki Kaisha Driving method for liquid crystal device
JP2002023683A (ja) * 2000-07-07 2002-01-23 Sony Corp 表示装置およびその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830406B2 (en) 2021-11-04 2023-11-28 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20030067430A1 (en) 2003-04-10
KR20030029405A (ko) 2003-04-14
JP2003150136A (ja) 2003-05-23
TW559773B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
US7352604B2 (en) Memory and driving method of the same
JP4105976B2 (ja) メモリ装置におけるプリチャージレベルを制御するシステム
US4430648A (en) Combination matrix array display and memory system
US5276642A (en) Method for performing a split read/write operation in a dynamic random access memory
EP0655741A2 (en) Memory device and serial-parallel data transform circuit
US5761694A (en) Multi-bank memory system and method having addresses switched between the row and column decoders in different banks
US7430134B2 (en) Memory cell structure of SRAM
US20070041239A1 (en) Semiconductor memory device
US5229971A (en) Semiconductor memory device
US20230197029A1 (en) Larger backplane suitable for high speed applications
KR100396899B1 (ko) Ｌｃｄ 드라이버 타이밍 제어방법
US6421037B1 (en) Silicon-Chip-Display cell structure
USRE38109E1 (en) Block write circuit and method for wide data path memory device
JP2007094262A (ja) 電気光学装置及び電子機器
US5796659A (en) Semiconductor memory device
US5701143A (en) Circuits, systems and methods for improving row select speed in a row select memory device
JPH10340225A (ja) 半導体記憶装置及びキャッシュメモリ装置
US5978293A (en) Circuitry and methods for dynamically sensing of data in a static random access memory cell
US7002835B2 (en) Memory cell and semiconductor memory device
JPH1117132A (ja) 半導体記憶装置
JPH04141888A (ja) 半導体記憶装置
JPH05258569A (ja) 半導体記憶装置
JP3945498B2 (ja) メモリセル及び半導体記憶装置
KR100296963B1 (ko) 다층 에스오아이 기판에 형성된 메모리 디바이스 구조
US5293349A (en) Memory cell circuits, devices, systems and methods of operation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee