JP2003150136A - Lcdドライバタイミング制御方法 - Google Patents
Lcdドライバタイミング制御方法Info
- Publication number
- JP2003150136A JP2003150136A JP2002281733A JP2002281733A JP2003150136A JP 2003150136 A JP2003150136 A JP 2003150136A JP 2002281733 A JP2002281733 A JP 2002281733A JP 2002281733 A JP2002281733 A JP 2002281733A JP 2003150136 A JP2003150136 A JP 2003150136A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- command signal
- data
- scan
- lcd panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 LCDドライバタイミング制御方法を提供す
る。 【解決手段】 LCDパネルを駆動するにおいて、シン
グルポート構造を有する6−TR SRAMに対して記
録動作とスキャン動作とが同時に発生するように制御さ
れる時、記録動作に優先順位を付与して前記スキャン動
作及び前記記録動作が同時に発生しないようにし、TF
Tゲート駆動回路を制御してLCDパネルのTFTのゲ
ートをオフさせても記録動作が進行する間に以前のスキ
ャンデータを保存可能にする。これにより、LCDドラ
イバのSRAMとして6つのトランジスタを備える6−
TR SRAMを使用することによって、LCDドライ
バのチップのサイズを小さくでき、したがって電力消費
も減らしうる。
る。 【解決手段】 LCDパネルを駆動するにおいて、シン
グルポート構造を有する6−TR SRAMに対して記
録動作とスキャン動作とが同時に発生するように制御さ
れる時、記録動作に優先順位を付与して前記スキャン動
作及び前記記録動作が同時に発生しないようにし、TF
Tゲート駆動回路を制御してLCDパネルのTFTのゲ
ートをオフさせても記録動作が進行する間に以前のスキ
ャンデータを保存可能にする。これにより、LCDドラ
イバのSRAMとして6つのトランジスタを備える6−
TR SRAMを使用することによって、LCDドライ
バのチップのサイズを小さくでき、したがって電力消費
も減らしうる。
Description
【0001】
【発明の属する技術分野】本発明はLCDに係り、特に
LCDドライバタイミング制御方法に関する。TFT
(Thin Film Transistor)−LC
D(Liquid Crystal Display)
ドライバの動作は大きく次の2つに区分できる。そのう
ち一つはLCDにディスプレイしようとする内容をディ
スプレイRAM(Random Access Mem
ory)に貯蔵する記録動作(WRITE OPERA
TIONまたはRAM WRITE)であり、他の一つ
は前記ディスプレイRAMに貯蔵されたDATAを周期
的にアウトプットドライバに出力するスキャン動作(S
CAN OPERATIONまたはSCAN LATC
H)である。
LCDドライバタイミング制御方法に関する。TFT
(Thin Film Transistor)−LC
D(Liquid Crystal Display)
ドライバの動作は大きく次の2つに区分できる。そのう
ち一つはLCDにディスプレイしようとする内容をディ
スプレイRAM(Random Access Mem
ory)に貯蔵する記録動作(WRITE OPERA
TIONまたはRAM WRITE)であり、他の一つ
は前記ディスプレイRAMに貯蔵されたDATAを周期
的にアウトプットドライバに出力するスキャン動作(S
CAN OPERATIONまたはSCAN LATC
H)である。
【0002】前記ディスプレイRAMには、従来には8
つのトランジスタを備える8−TRSRAM(Stat
ic Random Access Memory)を
主に使用する。前記8−TR SRAMの場合、スキャ
ン動作及び記録動作が互いに分離された領域で行われる
ので、これをデュアルポート構造という。すなわち、ス
キャン動作及び記録動作は互いに影響しない。図1は、
8つのMOSトランジスタを備える8−TR SRAM
の回路図である。
つのトランジスタを備える8−TRSRAM(Stat
ic Random Access Memory)を
主に使用する。前記8−TR SRAMの場合、スキャ
ン動作及び記録動作が互いに分離された領域で行われる
ので、これをデュアルポート構造という。すなわち、ス
キャン動作及び記録動作は互いに影響しない。図1は、
8つのMOSトランジスタを備える8−TR SRAM
の回路図である。
【0003】図1を参照すれば、8−TR SRAM
は、RAM WRITE処理ブロック101及びスキャ
ン処理ブロック103を具備する。記録信号WLに応答
してRAMに記録されたデータラインBL及びBLBに
載せられたディスプレイデータをスイッチングする2つ
のトランジスタMN11及びMN12、データラインB
L及びBLBに載せられたディスプレイデータを記録す
るラッチ回路を構成する4つのトランジスタMP11、
MP12、MN13及びMN14、及びスキャン命令信
号SAによって前記ラッチ回路に貯蔵されたディスプレ
イデータをスキャンさせる2つのトランジスタMN15
及びMN16を具備する。
は、RAM WRITE処理ブロック101及びスキャ
ン処理ブロック103を具備する。記録信号WLに応答
してRAMに記録されたデータラインBL及びBLBに
載せられたディスプレイデータをスイッチングする2つ
のトランジスタMN11及びMN12、データラインB
L及びBLBに載せられたディスプレイデータを記録す
るラッチ回路を構成する4つのトランジスタMP11、
MP12、MN13及びMN14、及びスキャン命令信
号SAによって前記ラッチ回路に貯蔵されたディスプレ
イデータをスキャンさせる2つのトランジスタMN15
及びMN16を具備する。
【0004】記録信号WLがイネーブルされれば、デー
タラインBL及びBLBに載せられたディスプレイデー
タは各々ターンオンされた二つのトランジスタMN11
及びMN12を通じてラッチ回路に伝達/貯蔵される。
ラッチ回路は第1インバータMP11及びMN13と、
第2インバータMP12及びMN14を具備し、第1イ
ンバータの入力は第2インバータの出力に連結され、第
2インバータの入力は第1インバータの出力に連結され
る構造を有する。前記ラッチ回路は、二つのトランジス
タMN11及びMN12がターンオンされる時にデータ
ラインBL及びBLBに載せられたディスプレイデータ
を受信して貯蔵できることはもちろんであり、前記二つ
のトランジスタMN11及びMN12がターンオフされ
ても貯蔵されたディスプレイデータが消失されない特性
を有する。
タラインBL及びBLBに載せられたディスプレイデー
タは各々ターンオンされた二つのトランジスタMN11
及びMN12を通じてラッチ回路に伝達/貯蔵される。
ラッチ回路は第1インバータMP11及びMN13と、
第2インバータMP12及びMN14を具備し、第1イ
ンバータの入力は第2インバータの出力に連結され、第
2インバータの入力は第1インバータの出力に連結され
る構造を有する。前記ラッチ回路は、二つのトランジス
タMN11及びMN12がターンオンされる時にデータ
ラインBL及びBLBに載せられたディスプレイデータ
を受信して貯蔵できることはもちろんであり、前記二つ
のトランジスタMN11及びMN12がターンオフされ
ても貯蔵されたディスプレイデータが消失されない特性
を有する。
【0005】
【発明が解決しようとする課題】前述したように、従来
の8−TR SRAMはスキャン動作部分と記録動作部
分が互いに分離しているデュアルポート構造であるた
め、同時に記録動作及びスキャン動作を遂行せねばなら
ないLCDドライバに適用するのに問題がなかった。現
在LCDディスプレイのサイズ、すなわち画素数は増加
しつつあり、これにより使われるRAMの数も増える一
方、集積回路を具現するチップのサイズは小さくなる傾
向にある。このような傾向から、LCDドライバを半導
体集積回路で具現する際に、RAMがチップ上に占める
面積が臨界点となる。
の8−TR SRAMはスキャン動作部分と記録動作部
分が互いに分離しているデュアルポート構造であるた
め、同時に記録動作及びスキャン動作を遂行せねばなら
ないLCDドライバに適用するのに問題がなかった。現
在LCDディスプレイのサイズ、すなわち画素数は増加
しつつあり、これにより使われるRAMの数も増える一
方、集積回路を具現するチップのサイズは小さくなる傾
向にある。このような傾向から、LCDドライバを半導
体集積回路で具現する際に、RAMがチップ上に占める
面積が臨界点となる。
【0006】このような短所を解決するために6つのト
ランジスタを備える6−TR SRAMを使用する方案
が提起されうる。しかし、6−TR SRAMはスキャ
ン動作及び記録動作部分が互いに共通になるシングルポ
ート構造を有する。したがって、普通の方法で使用する
場合、記録動作時にはスキャンされたデータが正常にT
FT−LCDに伝達されないために、これは画面の質に
直接的な影響をおよぼす短所がある。
ランジスタを備える6−TR SRAMを使用する方案
が提起されうる。しかし、6−TR SRAMはスキャ
ン動作及び記録動作部分が互いに共通になるシングルポ
ート構造を有する。したがって、普通の方法で使用する
場合、記録動作時にはスキャンされたデータが正常にT
FT−LCDに伝達されないために、これは画面の質に
直接的な影響をおよぼす短所がある。
【0007】したがって、本発明が解決しようとする技
術的課題は、シングルポート構造を有する6−TR S
RAMのスキャン動作及び記録動作のうち記録動作に優
先順位を付与して前記スキャン動作及び前記記録動作が
互いに同時に行われないようにするLCDドライバタイ
ミング制御方法を提供するところにある。
術的課題は、シングルポート構造を有する6−TR S
RAMのスキャン動作及び記録動作のうち記録動作に優
先順位を付与して前記スキャン動作及び前記記録動作が
互いに同時に行われないようにするLCDドライバタイ
ミング制御方法を提供するところにある。
【0008】
【課題を解決するための手段】前記技術的課題を達成す
るための本発明の態様によれば、前記LCDドライバタ
イミング制御方法は、ディスプレイRAMからディスプ
レイデータをスキャンしてLCDパネルに伝達するスキ
ャン動作と、前記ディスプレイRAMに所定のディスプ
レイデータを記録する記録動作とが同時に行われねばな
らない時、前記記録動作に優先順位を付与して動作さ
せ、前記記録動作が進行する間はスキャン動作を中止す
ると同時に以前に伝達されたスキャンデータを保存し、
前記記録動作及び前記スキャン動作を所定時間交代に遂
行する複数の段階を具備する。
るための本発明の態様によれば、前記LCDドライバタ
イミング制御方法は、ディスプレイRAMからディスプ
レイデータをスキャンしてLCDパネルに伝達するスキ
ャン動作と、前記ディスプレイRAMに所定のディスプ
レイデータを記録する記録動作とが同時に行われねばな
らない時、前記記録動作に優先順位を付与して動作さ
せ、前記記録動作が進行する間はスキャン動作を中止す
ると同時に以前に伝達されたスキャンデータを保存し、
前記記録動作及び前記スキャン動作を所定時間交代に遂
行する複数の段階を具備する。
【0009】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施形態について詳細に説明する。各図
面において、同じ参照符号は同じ部材を示す。図2は、
6つのMOSトランジスタを具備する6−TR SRA
Mの内部回路図である。
発明の望ましい実施形態について詳細に説明する。各図
面において、同じ参照符号は同じ部材を示す。図2は、
6つのMOSトランジスタを具備する6−TR SRA
Mの内部回路図である。
【0010】図2を参照すれば、6−TR SRAM
は、データラインBL及びBLBに載せられたディスプ
レイデータを記録するラッチ回路を構成する4つのトラ
ンジスタMP21、MP22、MN23及びMN24
と、記録信号WLまたはスキャン信号SAに応答して前
記ラッチ回路に記録されたデータラインBL及びBLB
に載せられたディスプレイデータをラッチ回路に伝達す
るか、前記ラッチ回路のデータを外部に伝達するように
スイッチングされる2つのトランジスタMN21及びM
N22とを具備する。
は、データラインBL及びBLBに載せられたディスプ
レイデータを記録するラッチ回路を構成する4つのトラ
ンジスタMP21、MP22、MN23及びMN24
と、記録信号WLまたはスキャン信号SAに応答して前
記ラッチ回路に記録されたデータラインBL及びBLB
に載せられたディスプレイデータをラッチ回路に伝達す
るか、前記ラッチ回路のデータを外部に伝達するように
スイッチングされる2つのトランジスタMN21及びM
N22とを具備する。
【0011】前記ラッチ回路を構成する4つのトランジ
スタの構造は図1に示された8−TR SRAMと同一
なのでここでは説明を省略する。図3は、LCDパネル
の一部分を示すダイヤグラムである。図3を参照すれ
ば、LCDパネルは、画素(斜線をひいた領域)、前記
画素に貯蔵されるデータを有している複数のデータライ
ンDATA 31、32及び33、前記画素及び前記複
数のデータライン31、32及び33を連結する複数の
スイッチSW1、SW2、SW3及びSW4と、複数の
スイッチSW1、SW2、SW3及びSW4を制御する
複数のスキャンラインSCAN 34、35及び36を
必修構成要素とする。
スタの構造は図1に示された8−TR SRAMと同一
なのでここでは説明を省略する。図3は、LCDパネル
の一部分を示すダイヤグラムである。図3を参照すれ
ば、LCDパネルは、画素(斜線をひいた領域)、前記
画素に貯蔵されるデータを有している複数のデータライ
ンDATA 31、32及び33、前記画素及び前記複
数のデータライン31、32及び33を連結する複数の
スイッチSW1、SW2、SW3及びSW4と、複数の
スイッチSW1、SW2、SW3及びSW4を制御する
複数のスキャンラインSCAN 34、35及び36を
必修構成要素とする。
【0012】図4は、図3に示されたLCDパネルの一
つのセルに対する等価回路図である。図4を参照すれ
ば、LCDパネルの一セルに対する等価回路は、等価キ
ャパシタCLS、ストレージキャパシタCS、TFTス
イッチSWを具備する。等価キャパシタCLSは液晶に
対する等価モデリングを通じて容量が決定される。スト
レージキャパシタCSは所定時間データを貯蔵するため
に任意に含めたキャパシタであって、容量は設計者が任
意に調節できる。TFTスイッチSWは、スキャンライ
ンSCAN(M−1)の電位によって、ディスプレイデ
ータを貯蔵しているデータラインDATAN−1と等価
キャパシタCLS及びストレージキャパシタCSとの連
結を開閉する。
つのセルに対する等価回路図である。図4を参照すれ
ば、LCDパネルの一セルに対する等価回路は、等価キ
ャパシタCLS、ストレージキャパシタCS、TFTス
イッチSWを具備する。等価キャパシタCLSは液晶に
対する等価モデリングを通じて容量が決定される。スト
レージキャパシタCSは所定時間データを貯蔵するため
に任意に含めたキャパシタであって、容量は設計者が任
意に調節できる。TFTスイッチSWは、スキャンライ
ンSCAN(M−1)の電位によって、ディスプレイデ
ータを貯蔵しているデータラインDATAN−1と等価
キャパシタCLS及びストレージキャパシタCSとの連
結を開閉する。
【0013】図4に示されたLCDパネルの一セルは、
TFTスイッチSWがオフされても、既に等価キャパシ
タCLS及びストレージキャパシタCSに貯蔵されてい
たデータを所定時間保存できる。前記所定時間は、等価
キャパシタCLSよりはストレージキャパシタCSの材
質、漏れ経路及び容量によって変わる。したがって、前
述したラッチ構造を有するLCDパネルのセルを考慮す
れば、前記貯蔵されたデータを保存できる前記所定時間
中にはスキャン作業を行わずに他の作業を行えることが
分かる。本発明の核心は、前記所定時間中に記録動作を
遂行しようとすることである。前述した所定時間を効率
的に利用すれば、記録作業及びスキャン作業を同時に遂
行せねばならない場合、記録作業に優先順位を付与して
記録作業をまず遂行させ、前記記録作業が行われる間に
スキャン作業を中止してもLCDパネルの画面には、ス
キャン作業を所定時間中止したことによる影響がほとん
ど現れないため、ユーザはこれを認識できない。
TFTスイッチSWがオフされても、既に等価キャパシ
タCLS及びストレージキャパシタCSに貯蔵されてい
たデータを所定時間保存できる。前記所定時間は、等価
キャパシタCLSよりはストレージキャパシタCSの材
質、漏れ経路及び容量によって変わる。したがって、前
述したラッチ構造を有するLCDパネルのセルを考慮す
れば、前記貯蔵されたデータを保存できる前記所定時間
中にはスキャン作業を行わずに他の作業を行えることが
分かる。本発明の核心は、前記所定時間中に記録動作を
遂行しようとすることである。前述した所定時間を効率
的に利用すれば、記録作業及びスキャン作業を同時に遂
行せねばならない場合、記録作業に優先順位を付与して
記録作業をまず遂行させ、前記記録作業が行われる間に
スキャン作業を中止してもLCDパネルの画面には、ス
キャン作業を所定時間中止したことによる影響がほとん
ど現れないため、ユーザはこれを認識できない。
【0014】結論として、LCDパネルを駆動させるた
めのLCDドライバのRAMとしてシングルポート構造
の6−TR SRAMを使用できる。図5は、本発明に
よるLCDドライバタイミング制御方法の信号フローチ
ャートである。図5を参照すれば、LCDドライバタイ
ミング制御方法は、スキャン動作が行われる間に前記記
録動作を開始する記録命令信号及びRAMアドレスが印
加される段階(51)、前記記録命令信号によってスキ
ャン動作を中止する段階(53)、前記記録命令信号に
よって、前記LCDパネルの画素に貯蔵されたデータを
ラッチする段階(55)、及び前記記録命令信号によっ
て、RAMアドレスによって指定されたディスプレイR
AMにディスプレイデータを記録する記録動作を遂行す
る段階(57)を具備する。
めのLCDドライバのRAMとしてシングルポート構造
の6−TR SRAMを使用できる。図5は、本発明に
よるLCDドライバタイミング制御方法の信号フローチ
ャートである。図5を参照すれば、LCDドライバタイ
ミング制御方法は、スキャン動作が行われる間に前記記
録動作を開始する記録命令信号及びRAMアドレスが印
加される段階(51)、前記記録命令信号によってスキ
ャン動作を中止する段階(53)、前記記録命令信号に
よって、前記LCDパネルの画素に貯蔵されたデータを
ラッチする段階(55)、及び前記記録命令信号によっ
て、RAMアドレスによって指定されたディスプレイR
AMにディスプレイデータを記録する記録動作を遂行す
る段階(57)を具備する。
【0015】前記複数の段階は、スキャン動作を遂行し
ている間に記録命令信号及びRAMアドレスが印加され
るかぎり反復される。前記データをラッチする段階(5
5)では、前記記録命令信号によって、LCDパネルの
TFTゲートに印加される信号を制御して前記LCDパ
ネルのあらゆるTFTトランジスタをオフさせることが
望ましい。
ている間に記録命令信号及びRAMアドレスが印加され
るかぎり反復される。前記データをラッチする段階(5
5)では、前記記録命令信号によって、LCDパネルの
TFTゲートに印加される信号を制御して前記LCDパ
ネルのあらゆるTFTトランジスタをオフさせることが
望ましい。
【0016】図5に示された複数の段階は一つの実施形
態を示したものであって、前記段階間の前後関係は多様
に変換できる。本発明は図面に示された一実施形態を参
考して説明されたが、これは例示的なものに過ぎず、当
業者であればこれより多様な変形及び均等な他実施形態
が可能であるという点を理解できる。したがって、本発
明の真の技術的保護範囲は特許請求の範囲の技術的思想
により決まらねばならない。
態を示したものであって、前記段階間の前後関係は多様
に変換できる。本発明は図面に示された一実施形態を参
考して説明されたが、これは例示的なものに過ぎず、当
業者であればこれより多様な変形及び均等な他実施形態
が可能であるという点を理解できる。したがって、本発
明の真の技術的保護範囲は特許請求の範囲の技術的思想
により決まらねばならない。
【0017】
【発明の効果】本発明によるLCDドライバタイミング
制御方法は、LCDドライバのSRAMとして6つのト
ランジスタを備える6−TR SRAMを使用すること
によって、LCDドライバのチップのサイズを小さくで
き、したがって電力消費も減らしうる。
制御方法は、LCDドライバのSRAMとして6つのト
ランジスタを備える6−TR SRAMを使用すること
によって、LCDドライバのチップのサイズを小さくで
き、したがって電力消費も減らしうる。
【図1】 8つのMOSトランジスタを備える8−TR
SRAMの回路図である。
SRAMの回路図である。
【図2】 6つのMOSトランジスタを備える6−TR
SRAMの内部回路図である。
SRAMの内部回路図である。
【図3】 LCDパネルの一部分を示すダイヤグラムで
ある。
ある。
【図4】 図3に示されたLCDパネルの一セルに対す
る等価回路図である。
る等価回路図である。
【図5】 本発明によるLCDドライバタイミング制御
方法の信号フローチャートである。
方法の信号フローチャートである。
31,32,33…データライン
34,35,36…スキャンライン
101…RAM WRITE処理ブロック
103…スキャン処理ブロック
BL,BLB…データライン
SW1,SW2,SW3,SW4…スイッチ
CLS…等価キャパシタ
CS…ストレージキャパシタ
SW…TFTスイッチ
WL…記録信号
SA…スキャン命令信号
MN11,MN12,MN13,MN14,MN15,
MP11,MP12,MP13,MN21,MN22,
MN23,MN24,MP21,MP22…トランジス
タ
MP11,MP12,MP13,MN21,MN22,
MN23,MN24,MP21,MP22…トランジス
タ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
G09G 3/20 G09G 3/20 631K
Fターム(参考) 2H093 NC13 NC15 NC16 NC23 NC26
NC28 NC34 ND39 ND42 ND49
ND54
5C006 AF02 AF03 AF04 AF69 AF71
BB16 BC03 BC11 BC20 BF02
BF04 BF34 EB05 FA43 FA47
FA51
5C080 AA10 BB05 DD07 DD24 DD25
DD26 DD27 DD28 FF11 JJ03
JJ07
Claims (5)
- 【請求項1】 ディスプレイRAMからディスプレイデ
ータをスキャンしてLCDパネルに伝達するスキャン動
作と、前記ディスプレイRAMに所定のディスプレイデ
ータを記録する記録動作とが同時に行われる時、 前記記録動作に優先順位を付与して動作させ、前記記録
動作が進行する時にはスキャン動作を中止すると同時に
以前に伝達されたスキャンデータを保存し、前記記録動
作及び前記スキャン動作を所定時間交代で遂行する複数
の段階を具備することを特徴とするLCDドライバタイ
ミング制御方法。 - 【請求項2】 前記LCDドライバタイミング制御方法
は、 スキャン動作が行われる間に前記記録動作を遂行せよと
の記録命令信号及びRAMアドレスが印加される段階
と、 前記記録命令信号によってスキャン動作を中止する段階
と、 前記記録命令信号によって、前記LCDパネルの画素に
貯蔵されたデータをラッチする段階と、 前記記録命令信号によって、RAMアドレスによって指
定されたディスプレイRAMにディスプレイデータ記録
動作を遂行する段階とを具備し、 前記あらゆる段階は、スキャン動作が行われる途中に前
記記録命令信号及びRAMアドレスが印加される間、反
復されることを特徴とする請求項1に記載のLCDタイ
ミング制御方法。 - 【請求項3】 前記データをラッチする段階は、 前記記録命令信号によって、LCDパネルのTFTゲー
トに印加される信号を制御して前記LCDパネルのあら
ゆるTFTトランジスタをオフさせる段階であることを
特徴とする請求項2に記載のLCDドライバタイミング
制御方法。 - 【請求項4】 ディスプレイRAMからディスプレイデ
ータをスキャンしてLCDパネルに伝達するスキャン動
作を遂行する間に、前記ディスプレイRAMに所定のデ
ィスプレイデータを貯蔵する記録動作を開始する記録命
令信号及びRAMアドレスが印加される段階と、 前記記録命令信号によってスキャン動作を中止する段階
と、 前記記録命令信号によって、前記LCDパネルの画素に
貯蔵されたデータをラッチする段階と、 前記記録命令信号によって、前記RAMアドレスによっ
て指定されたディスプレイRAMにディスプレイデータ
を記録する段階とを具備することを特徴とするLCDド
ライバタイミング制御方法。 - 【請求項5】 前記データをラッチする段階は、 前記記録命令信号によって、LCDパネルのTFTゲー
トに印加される信号を制御して前記LCDパネルのあら
ゆるTFTトランジスタをオフさせる段階であることを
特徴とする請求項4に記載のLCDドライバタイミング
制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0061896A KR100396899B1 (ko) | 2001-10-08 | 2001-10-08 | Lcd 드라이버 타이밍 제어방법 |
KR2001-061896 | 2001-10-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003150136A true JP2003150136A (ja) | 2003-05-23 |
Family
ID=19714951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281733A Pending JP2003150136A (ja) | 2001-10-08 | 2002-09-26 | Lcdドライバタイミング制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030067430A1 (ja) |
JP (1) | JP2003150136A (ja) |
KR (1) | KR100396899B1 (ja) |
TW (1) | TW559773B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446299B1 (ko) * | 2002-04-19 | 2004-08-30 | 삼성전자주식회사 | 센스앰프의 동작속도를 조절할 수 있는 센싱속도 제어회로및 이를 구비하는 반도체 메모리장치 |
TWI284876B (en) * | 2002-08-19 | 2007-08-01 | Toppoly Optoelectronics Corp | Device and method for driving liquid crystal display |
KR100485799B1 (ko) * | 2002-10-10 | 2005-04-28 | (주)토마토엘에스아이 | 드라이버 집적회로를 위한 제어신호 발생회로 및 방법 |
KR101905779B1 (ko) | 2011-10-24 | 2018-10-10 | 삼성디스플레이 주식회사 | 표시 장치 |
EP4338149A4 (en) * | 2021-06-07 | 2024-06-05 | Huawei Technologies Co., Ltd. | CONTROL AND CODING OF A DIGITAL LIQUID CRYSTAL ON A SILICON (LCOS) DISPLAY |
KR20230065423A (ko) | 2021-11-04 | 2023-05-12 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2847331B2 (ja) * | 1991-04-23 | 1999-01-20 | キヤノン株式会社 | 液晶表示装置 |
US5521727A (en) * | 1992-12-24 | 1996-05-28 | Canon Kabushiki Kaisha | Method and apparatus for driving liquid crystal device whereby a single period of data signal is divided into plural pulses of varying pulse width and polarity |
JP3054520B2 (ja) * | 1993-10-06 | 2000-06-19 | シャープ株式会社 | アクティブマトリックスセルの駆動方法 |
EP0701241B1 (en) * | 1994-09-12 | 2001-11-21 | Canon Kabushiki Kaisha | Driving method for a ferroelectric liquid crystal device |
JP3253481B2 (ja) * | 1995-03-28 | 2002-02-04 | シャープ株式会社 | メモリインターフェイス回路 |
JPH1011969A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Microelectron Corp | 半導体記憶装置 |
US6323850B1 (en) * | 1998-04-30 | 2001-11-27 | Canon Kabushiki Kaisha | Driving method for liquid crystal device |
JP2002023683A (ja) * | 2000-07-07 | 2002-01-23 | Sony Corp | 表示装置およびその駆動方法 |
-
2001
- 2001-10-08 KR KR10-2001-0061896A patent/KR100396899B1/ko not_active IP Right Cessation
-
2002
- 2002-09-09 TW TW091120420A patent/TW559773B/zh not_active IP Right Cessation
- 2002-09-17 US US10/245,190 patent/US20030067430A1/en not_active Abandoned
- 2002-09-26 JP JP2002281733A patent/JP2003150136A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20030067430A1 (en) | 2003-04-10 |
KR100396899B1 (ko) | 2003-09-02 |
TW559773B (en) | 2003-11-01 |
KR20030029405A (ko) | 2003-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5426755A (en) | Semiconductor device including clock selection circuitry selecting between high and low frequency clock signals for reduced power consumption | |
JP2001222276A (ja) | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
JP3674488B2 (ja) | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 | |
JP2004287405A (ja) | ディスプレイ装置 | |
US5966115A (en) | Drive unit and electronic equipment | |
JPH11202290A (ja) | 液晶表示装置および計算機システム | |
JP2003150136A (ja) | Lcdドライバタイミング制御方法 | |
JPH10340127A (ja) | 情報処理装置 | |
JP2618422B2 (ja) | 半導体記憶装置 | |
JP2002014659A (ja) | 液晶駆動用半導体装置および液晶表示装置 | |
US20050062512A1 (en) | Semiconductor device and driving method thereof | |
JPH1011969A (ja) | 半導体記憶装置 | |
EP0823116B1 (en) | Circuits, systems and methods for modifying data stored in a memory using logic operations | |
JP3873336B2 (ja) | 半導体集積回路並びにそれを用いた画像表示装置及び電子機器 | |
JPH10125070A (ja) | メモリ装置 | |
JPH08221313A (ja) | 半導体装置 | |
JPH10260894A (ja) | メモリ内蔵型プロセッサ | |
JPH0528754A (ja) | 半導体記憶装置 | |
KR100664866B1 (ko) | 어드레스 디코더 회로 | |
JPH1165489A (ja) | 半導体装置および情報処理装置 | |
JP3944748B2 (ja) | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
JPH05313127A (ja) | 液晶駆動回路 | |
JPH07295946A (ja) | 情報処理装置及びそのデータ転送方法 | |
JPH0227677B2 (ja) | ||
JP2002056668A (ja) | 表示記憶機能付きマトリックス型画像表示装置の駆動回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |