KR100234612B1

KR100234612B1 - 메모리 인터페이스 회로 및 액세스 방법

Info

Publication number: KR100234612B1
Application number: KR1019960008547A
Authority: KR
Inventors: 히로유끼 후루까와; 구니히꼬 야마모또
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1995-03-28
Filing date: 1996-03-27
Publication date: 1999-12-15
Also published as: TW344069B; JP3253481B2; JPH08263015A; KR960035628A; US5929832A

Abstract

메모리 인터페이스 회로는 입력 데이타 신호를 다중-스캔 형 액정 디스플레이에 사용되는 다중-스캔 데이타 신호들로 변환한다. 상기 메모리 인터페이스 회로는 상기 디스플레이 패널에 대응하는 상기 입력 데이타 신호의 한 프레임을 기억하기 위한 메모리와, 상기 입력 데이타 신호가 단일-스캔 방식으로 상기 메모리에 순차적으로 기록되고 상기 메모리에 기억된 데이타가 다중-스캔 방식으로 제1 및 제2다중-스캔 신호들로서 판독되도록 상기 메모리에 대한 기록/판독 동작들로 제어하기 위한 제어 회로를 포함한다. 상기 제어 회로는, 상기 제1다중-스캔 신호를 위한 판독 동작이 시작된 후 선정된 시간에 상기 제2다중-스캔 신호를 위한 판독 동작이 시작되도록 판독 동작들이 타이밍을 제어하고, 상기 선정된 시간은 제1부분에 대응하는 입력 데이타에 대한 제2부분에 대응하는 입력 데이타의 기록 동작의 지연 시간과 같다.

Description

메모리 인터페이스 회로 및 액세스 방법

제1도는 액티브 구동 방법(an active driving method)을 사용하는 종래의 LCD 시스템을 도시하는 개략 다이어그램.

제2a도 내지 제2c도는 액티브 구동 방법에 사용되는 각각의 직교 함수들(orthogonal functions)에 대한 다이어그램.

제3도는 액티브 구동 방법에서 단일-스캔/이중-스캔 변환(single-scan/dual-scan conversion) 및 직교 변환에 사용되는 범용 메모리에 대한 종래의 액세스 동작을 도시하는 개략 다이어그램.

제4도는 본 발명의 메모리 인터페이스 회로를 구비한 LCD의 구조를 도시하는 개략 다이어그램.

제5a도와 제5b도는 본 발명의 메모리 인터페이스의 메모리 구조를 도시하는 개략 다이어그램.

제6도는 메모리의 각 메모리 블럭의 구조를 도시하는 개략 다이어그램.

제7도는 본 발명의 한 실시예에 따른 메모리의 각 메모리 블럭에 대한 액세스 동작을 도시하는 타이밍도.

제8도는 메모리 인터페이스 회로의 메모리 제어 회로의 구조를 도시하는 개략 다이어그램.

제9도는 본 발명의 다른 실시예에 따른 메모리의 각 메모리 블럭에 대한 액세스 동작을 도시하는 타이밍도.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 메모리 2 : 메모리 제어 회로

3 : 메모리 4 : ROM

7, 8 : 제1 및 제2공통 구동기 9 : LCD 패널

9a : 상부 절반 부분 9b : 하부 절반 부분

11 내지 14 : 메모리 블럭 21 : 기록/판독 제어기

200 : 메모리 인터페이스 회로 201 : 입력 데이타 신호

203, 209 : 제어 신호 202a, 202b : 이중-스캔 데이타 신호

205 : 기록 인에이블 신호 206 : 칩 선택 신호

207 : 어드레스 신호 208 : 출력 인에이블 신호

211 : 기록/판독 결정부 213 : 칩 선택부

214 : 출력 제어부 221 : 기록 어드레스 발생기

222 : 판독 어드레스 발생기 223 : 어드레스 선택부

300 : 이중-스캔 형 LCD

본 발명은 디스플레이 장치에 대한 메모리 인터페이스 회로와 메모리 인터페이스 회로의 액세스 방법에 관한 것이다. 특히, 본 발명은 메모리 인터페이스 회로 및, CRT 또는 액티브-매트릭스(active-matrix) 액정 디스플레이와 같은 디스플레이에 적합한 단일-스캔 데이타 신호(a single-scan data signal)를 고속-응답형 패시브-매트릭스(fast-responding passive-matrix) 액정 디스플레이에 적합한 이중-스캔 데이타 신호(a dual-scan data signal)로 변환하기 위한 액세스 방법에 관한 것이다.

지난 몇년에 걸쳐 전개해 온 두 가지 종류의 액정 디스플레이(LCD)는 액티브-매트릭스 LCD와 패시브-매트릭스 LCD이다. 액티브-매트릭스 LCD는 스위칭 소자로서 박막 트랜지스터(TFT) 또는 금속-절연체-금속 (MIM) 소자와 같은 다른 액티브 소자를 이용한다. 스위칭 소자는 모든 픽셀 위치 즉, 스캐닝 신호 라인(행)과 데이타 신호 라인(열)이 교차하는 모든 곳에 위치된다. 액티브-매트릭스 LCD의 액정 재료는 흔히 트위스트된 네마틱(twisted nematic, TN) 모드로 구동되고, 각 스위칭 소자는 일정한 전압을 대응하는 픽셀에 직접 그리고 독립적으로 인가하는데 사용된다. 그 결과 픽셀 응답이 빠르며 콘트라스트가 뛰어난 소자가 된다.

TFT는 일련의 복잡한 포토리소그래피 공정을 통해 기판상에 반도체 재료를 증착하고 패턴화함으로서 제조된다. 그 결과, 제조 수률이 낮게 되며 이에 수반하여 액티브-매트릭스 디스플레이와 관련된 많은 비용이 들게 된다. 따라서, 적은 비용으로 크기가 큰 고해상의 액티브-매트릭스 LCD를 실현하기가 극히 힘들다.

패시브-매트릭스 LCD에서, 액정 재료는 흔히 슈퍼트위스트된 네마틱(supertwisted nematic, STN) 모드로 구동된다. 패시브-매트릭스 LCD는 모든 픽셀에 액티브 스위칭 소자를 필요로 하지 않기 때문에, 패시브-매트릭스 LCD는 상대적으로 제조하기가 용이하여 액티브-매트릭스 LCD와 비교하여 극히 적은 비용으로 크기가 큰 디스플레이 패널을 실현할 수 있다.

종래의 STN 패시브-매트릭스 LCD에서, 픽셀은 순차적인 행-대-행 방법으로 어드레스된다. 초기에, 첫번째 행에 큰 전압 펄스가 인가되는 한편, 다른 모든 행에는 제로(zero) 전압이 인가된다. 턴온될 이와 같이 선택된 첫번째 행의 각 픽셀에 대응하는 각 열에 디스플레이하기 위한 추가적인 전압이 인가된다. 이때 첫번째 행에 인가된 전압은 재로로 턴온되고, 다음에 선택될 두번째 행에 큰 전압 펄스가인가된다. 이와 같이, 첫번째 행을 다시 선택하기 전에, 모든 디스플레이가 한 행씩 한꺼번에 스캔된다. 이와 같은 종류의 구동 방법을 듀티 구동(duty driving)이라 부른다. 듀티 구동에서, 선택된 픽셀은 프레임 주기에 한번 비교적 높은 전압을 갖는 단일 선택 펄스(single selection pulse)를 수신한다.

이와 같이 직선적인 행-대-행 선택 혹은 어드레싱 방법은, LC 재료 그 자체가 인가된 효과의 영향(the effect of the applied effect)이 많은 프레임에 걸쳐 평준화되는 경향이 있기 때문에 반응이 느린 LC 재료와 결합할 때 효과적이다. LC 재료의 반응은 너무 느려 단일 행-선택 시간(a single row-selection time) 동안 인가된 순간적인 펄스에 반응하지 못한다. 그래서, LC 재료는 인가된 전압의 유효 값에 반응하고, 픽셀의 광학 상태(the optical state)는 인가된 전압의 평방-제곱근(rms) 값에 의해 결정된다.

선택된 픽셀과 선택되지 않은 픽셀에 인가된 유효 전압값 각각을 Von(rms)과 Voff(rms)이라고 가정한다. 선택비(a selection ratio) Von(rms)/Voff(rms)의 최대 값은 다음식과 같이 주어진다 :

여기서, N은 행(스캐닝 신호 라인)의 수, 1/N은 듀티 수이다. 전압 Voff(rms)은 흔히 LC 재료의 임계 전압 Vth으로 설정된다. LC 재료가 인가된 전압의 rms 값에 반응하면, 디스플레이에 적절한 콘트라스트가 달성될 수 있다.

그러나, 텔레비전, 컴퓨터 모니터, 비디오 게임 등을 위한 패시브-매트릭스 LCD를 사용하기 위해, 패시브-매트릭스 LCD는 높은 해상도를 제공하는 것은 물론, 비디오 이미지와 마우스 사용을 디스플레이 하는 데 매우 빠르게 반응할 필요가 있다. LCD의 특성 시상수(a characteristic time constant)를 줄이기 위해, 보다 좁은 셀 갭 혹은 저점도의 LC 혼합물을 사용함으로서 고속-응답형 LCD 패널을 제조하는 것은 어렵지 않다. 그러나, 이와 같이 변환하게 되면, 픽셀의 액정 재료가 어드레싱에 사용된 전압 신호의 펄스에는 반응하게 되지만, 인가된 전압 신호의 rms 값에 응답하지 않게 된다. 이는 결국 상술된 순차적인 행-대-행 스캐닝에 의해 어드레스될 때 LCD의 콘트라스트를 떨어뜨린다. LCD의 특성 시상수가 프레임 시간에 접근할 때, 선택된 픽셀에 있어서, 비록 충분한 rms 전압값 Von(rms)이 상기 픽셀에 인가될 지라도 전압 신호의 선택 펄스에 의해 허용된 LC 재료의 송신 상태가 한 프레임 주기 동안 유지될 수 없다. 이는 선택된 픽셀의 온-상태 송신(on-state transmittance)을 감소시킨다. 이와 유사하게, 선택되지 않은 픽셀에 있어서, 비록 rms 전압값 Voff(rms)이 Vth으로 설정되어 있을 지라도 오프-상태 송신(off-state transmittance)이 증가된다. 이는 결국, 깜박거림, 낮은 콘트라스트, 디스플레이 노이즈 등과 같은 것을 유발하며, 이것을 "프레임 반응(frame response)"이라고 한다.

따라서, 높은 해상도를 갖는 고속-응답형 STN-LCD의 높은 콘트라스트를 달성하기 위해, 이와 같은 "프레임 반응"효과가 몇 가지 방법으로 제거되어야 한다. 상기 목적을 위해, 다수의 스캐닝 신호 라인이 동시에 선택되고 각 행(스캐닝 신호 라인)에 프레임마다 비교적 작은 다수의 선택 펄스들이 제공되는 어드레싱 기술(addressing technique)이 제안되고 있다. 이 기술은 상술한 듀티 구동과 비교하여 "액티브 구동(active driving)"이라 한다. 액티브 구동은 높은 콘트라스트와 고속 응답을 실현하기 위해 LC 재료의 축적 반응(cumulative response)을 이용한다.

패시브-매트릭스 LCD에 있어서, 각 픽셀은 직접 구동될 수 없다. 그래서 만약 다수의 스캐닝 신호 라인들이 동시에 선택되면, 선택된 스캐닝 신호 라인 상의 픽셀에 대한 디스플레이 데이타 신호가 대응하는 데이타 신호 라인들을 통해 선택된 다른 스캐닝 신호 라인들 상의 픽셀에 대한 디스플레이 데이타 신호와 간섭한다. 그래서, 액티브 구동 기술을 사용하여 패시브-매트릭스 LCD를 구동시키기 위해서는, 데이타 신호 라인들에 인가되기 전에, 입력 비디오 데이타 신호가 직교 매트릭스로서 변환될 필요가 있다. 이와 같은 변환에 기초하여, 스캐닝 신호 라인의 다중-라인 선택(multi-line selection)에 의해 원래의 입력 비디오 데이타가 디스플레이 상에 재생된다.

제 1 도는 액티브 구동 방법을 이용하는 종래의 LCD 소자(100)를 도시한다. 제 1 도에 도시된 바와 같이, LCD 소자(100)는 고속으로 반응하는 LCD 패널(101), LCD 패널(101)의 데이타 전극(도시하지 않음)을 구동시키기 위한 세그먼트 구동기(데이타 구동기)(102), 및 LCD 패널(101)의 스캐닝 전극(도시하지 않음)을 구동시키기 위한 공통 구동기(스캐닝 구동기)(103)를 구비한다. 더우기, LCD 소자(100)는 직교 함수들을 기억하기 위한 직교 함수 ROM(104)과, 직교 함수 ROM(104)에 기억된 직교 함수들에 따라 입력 비디오 데이타 신호의 직교 변환을 수행하기 위한 직교 변환기(105)를 구비한다.

직교 변환기(105)는 직교 함수 ROM(104)에 의해 제공된 직교 매트릭스를 사용하여 입력 비디오 데이타 신호를 변환한다. 변환된 비디오 데이타는 세그먼트 구동기(102)를 거쳐 데이타 신호로서 데이타 전극에 인가된다. 직교 매트릭스의 열백터 성분(column vector elements)들은 공통 구동기(103)를 거쳐 펄스 스캐닝 신호로서 스캐닝 전극에 인가된다. 그래서, 입력 비디오 데이타가 LCD 패널(101)에 재생될 수 있도록 LCD 패널(101에서 변환된 비디오 데이타에 대해 역 직교 변환(an inverse orthogonal transform)이 수행된다.

상술한 액티브 구동 기술은 두 가지 방법 즉, 액티브 어드레싱(active addressing, AA)과 다중 라인 선택(multiple line selection, MLS)으로 분류된다. AA 방법은 예를 들어 T.J.Scheffer 등에 의한 SID '92 Digest, pp228-231과 일본 공개 특허 제5-100642호(대응하는 미국 특허 제5,420,604호)에 기술되어 있다. AA 구동 방법에 있어서, 모든 스캐닝 전극들이 일시에 선택된다. 월시 함수(Walsh functions)와 같은 직교-법선 함수(ortho-normal functions)에 의해 발생되는 스캐닝 신호가 모든 스캐닝 전극들에 인가된다. 스캐닝 신호는 두 개의 전압 레벨(양과음)을 갖는다.

MLS 방법은 예를 들어 T.N.Ruchmongathan 등에 의한 Japan Display, '92 Digest, p.65, T.N.Ruchmongathan 등에 의한 Japan Display, '92 Digest, pp.77-80과 일본 공개 특허 제5-46127에 기술되어 있다. MLS 방법에 있어서, 하나의 프레임 주기는 다수의 하부주기들(subperiods)로 균일하게 나눠어지고, 스캐닝 전극들은 하부그룹들(subgroups)으로 나뉘어진다. 스캐닝 전극들의 다른 하부그룹이 하부주기마다 선택됨으로서, 모든 스캐닝 전극이 하부그룹에 의해 프레임 주기당 한번 선택되게 된다.

MLS 방법에서 동시에 선택되는 스캐닝 전극들의 수는 AA 방법에서의 그것보다 작으므로, MLS 방법은 직교 변환을 수행하기 위한 직교 함수용 연산 회로의 크기를 감소시키는 장점이 있다. 그러나, 스캐닝 신호가 선택된 두 개의 전압 레벨(양과 음)과 선택되지 않은 전압 레벨(제로)을 가질 필요가 있기 때문에, MLS 방법은 스캐닝 전극을 위해 3-값 구동기(a three-value driver)를 필요로 한다.

MLS 방법에 있어서, 각 하부그룹에 포함되어 있는 스캐닝 전극의 선택 수 n(즉, 동시에 선택되는 스캐닝 전극의 수)가 비교적 작은 경우, 데이타 전극을 구동시키기 위해 n+1 출력 전압 레벨을 갖는 다중-레벨 구동기(a multi-level driver)가 필요하다. 선택 수 n이 비교적 큰 MLS 방법과 AA 방법에 있어서, 데이타 전극의 부하가 증가하기 때문에 데이타 전극을 구동시키기 위해 아날로그 출력 구동기가 필요하다.

MLS 방법은 직교 함수 매트릭스를 선택하는 방법에 있어서 두 가지 종류 즉, 분산형과 비분산형(dispersion type and non-dispersion type)을 포함한다. 제 2a 도 내지 제 2c 도는 AA 방법, 분산형 MLS 방법 및 비분산형 MLS 방법에 대한 직교 함수 매트릭스의 예들을 각각 도시한다. 분산형 MLS 방법에 있어서, 선택 펄스는 스캐닝 신호의 한 프레임에 걸쳐 비교적 균일하게 분포된다. 그래서, 일반적으로, 분산형 MLS 방법은 비분산형 MLS 방법의 그것과 비교하여 보다 작은 스캐닝 전극 선택 수 n으로서 우수한 콘트라스트를 달성할 수 있다. 예를 들어, VGA 해상도를 갖는 고속으로 반응하는 STN-LCD 패널에 있어서, 선택 수 n은 흔히 분산형 MLS 방법에 대해서는 7 내지 15 범위로 설정되는 반면에, 비분산형 MLS 방법에 대해서는 60 내지 120 범위로 설정된다.

입력 비디오 데이타 신호에 대한 직교 변환을 수행하기 위해서, 열 방향에 있는 디스플레이 비디오 데이타 벡터의 n 성분과 직교 함수 매트릭스의 열 벡터에 있는 이에 대응하는 성분들이 곱해지고 함께 더해진다. 그래서, 비디오 데이타는 액티브 구동 방법에 있어서 디스플레이 스크린 상에서 열 방향으로 스캔될 필요가 있다. 텔레비젼, 개인용 컴퓨터 모니터 등에 대한 종래의 비디오 데이타가 디스플레이 스크린의 행 방향으로 스캔되기 때문에, 액티브 구동 방법을 이용하는 LCD의 스크린 상에 정확하게 디스플레이될 수 있도록 비디오 데이타 신호를 재정렬하기 위해, 프레임 메모리와 같은 비디오 데이타 신호를 기억하기 위한 수단이 요구된다.

프레임 메모리의 용량은 직교 함수 매트릭스의 구조 즉, 프레임 주기의 동작 절차(the operation procedure)에 의존한다. AA 방법과 분산형 MLS 방법에 있어서, 스캐닝 신호의 선택 펄스들은 프레임 메모리가 한 프레임에 대한 비디오 데이타 신호를 기억하기 위한 용량을 가질 수 있도록 한 프레임 주기에 걸쳐 분포되어 있다.

더우기, 현재 프레임의 본래의 비디오 데이타를 디스플레이 하기 위해 역직교 변환이 LCD 패널 상에서 수행될 수 있도록, 각각의 프로세스에 의해 직교 변환과 이에 대응하는 역변환이 한 프레임 주기에 걸쳐 완료되기 때문에, 프레임 메모리에 기억된 비디오 데이타는 한 프레임 주기 동안 바뀌어서는 안된다. 그래서, 프레임 메모리로부터 한 프레임의 기억된 비디오 데이타가 판독되어 LCD 패널 상에 디스플레이 되는 시간 동안, 다음 프레임의 입력 비디오 데이타가 다른 프레임 메모리에 기록되어야 한다. 이와 같이, 각 프레임 주기에 대해 입력 비디오 데이타 신호가 LCD 패널에 연속적으로 공급된다. 그래서, 메모리 수단은 두 개의 프레임들에 대한 비디오 데이타 신호를 기억할 수 있는 용량을 가질 필요가 있다. 예를 들어, 메모리 수단은 하나의 프레임을 기억하기 위한 하나의 메모리 부분과 다른 프레임을 기억하기 위한 다른 메모리 부분을 갖는다. 이렇게 함으로서, 두 개의 메모리 부분에 대해 기록(기억) 동작(a write operation)과 판독 동작(a read operation)이 번갈아 수행되는 메모리 수단에 대한 이중 버퍼 동작이 가능하게 된다.

비분산형 MLS 방법에 있어서, 제 2c 도에 도시된 직교 함수 매트릭스로부터 알 수 있는 바와 같이, 블럭 단위로 직교 변환 동작이 순차적으로 수행된다. 블럭의 수는 전체 스캐닝 전극들의 수를 선택 수 n으로 나눔으로서 얻을 수 있다. 그래서, 비분산 MLS 방법을 이용하는 LCD의 메모리는 한 프레임 대신에 한 블럭을 위해 입력 비디오 데이타 신호를 기억할 필요가 있다. 이렇게 함으로서, 메모리의 크기를 줄일 수 있다. 물론, 블럭 데이타 신호를 위한 이중 버퍼 동작을 수행하기 위해, 메모리는 두 개의 블럭에 대해 입력 비디오 데이타 신호를 기억할 수 있어야 한다.

식 (1)에 표현된 LC 재료의 선택 비는 스캐닝 전극들(스캐닝 라인들)의 수 n가 증가함에 따라 급격히 감소한다. 예를 들어, N=240인 경우, 선택 비는 약 7%이고, N=480인 경우, 선택 비율은 약 5%이다. 선택 비가 감소하게 되면 스캐닝 신호와 데이타 신호 사이에 크로스토크가 발생하여, 디스플레이 품질이 떨어지게 된다.

특히 거의 수백 스캐닝 전극 이상을 갖는 LCD에서, 이와 같은 선택 비의 감소를 피하기 위해, LCD 패널은 각각 스캐닝 전극들의 절반씩을 갖는 두 부분들로 나뉘어 진다. 보다 높은 선택 비를 달성하고 보다 큰 디스플레이 크기와 어피어린스(appearance)를 유지하기 위해, LCD 패널의 각 부분이 독자적으로 구동된다. 디스플레이 패널이 두 부분(상부와 하부(upper and lower))으로 나뉘어지고 각 부분이 한 프레임 주기에 독자적으로 스캔되는 이와 같은 종류의 구동 방법을 "이중-스캔 구동(dual-scan driving)"이라고 한다. CRT에 사용되는 것과 같이, 하나의 디스플레이 패널이 위에서부터 밑으로 한 프레임 주기에 순차적으로 스캔되는 종래의 구동 방법을 "단일-스캔 구동(single-scan driving)"이라고 한다.

MLS 방법과 같은 액티브 구동을 이용하는 고속으로 반응하는 STN-LCD의 선택 비는 순차적인 행-대-행 구동(sequential row-by-row driving)을 이용하는 LCD의 그것과 동일하므로, 선택 비도 역시 스캐닝 라인들의 전체 수 N에 의존한다. 그래서, 최고속으로 반응하는 STN-LCD는 이중-스캔 구동 방법을 사용하여 구동된다. LCD와 같은 이중-스캔 디스플레이 시스템을 사용하여 CRT와 같은 단일-스캔 디스플레이 시스템을 위해 종래의 비디오 데이타 신호를 디스플레이 하기 위해서, 단일-스캔 데이타 신호는 이중-스캔 디스플레이 시스템에 디스플레이 하는데 적합한 이중-스캔 데이타 신호로 변환될 필요가 있다.

이와 같은 단일-스캔/이중 스캔 변환은, 예를 들어 두 프레임에 대한 입력 비디오 데이타 신호를 기억하기 위해 두 개의 메모리 영역들을 갖는 메모리 버퍼를 사용하여 수행될 수 있다. 각 메모리 영역은 LCD 스크린의 상부와 하부 절반 부분들(the upper and lower halves)에 대응하는 부분들을 갖는다. 두 개의 메모리 영역에 그리고 두 개의 메모리 영역으로부터 입력 비디오 데이타를 번갈아 기록하고 판독함으로서, 단일-스캔 방법으로 메모리 버퍼로 기록되는 입력 비디오 데이타는 이중-스캔 방법(단일-스캔/이중-스캔 변환에 대한 이중 버퍼 동작)으로 판독되어 디스플레이 될 수 있다.

랜덤한 기록 동작과 연속적인 판독 동작을 동시에 수행할 수 있는 이중 포트 메모리가 메모리 버퍼로서 사용될 수 있다. 이중 포트 메모리에서, 이전 프레임의 기억된 비디오 데이타가 판독되는 어드레스로 입력 비디오 데이타가 기록될 수 있다. 이렇게 함으로서, 비록 이중 포트 메모리의 값이 비교적 비싸지만, 두 개의 프레임 대신에 한 프레임을 위해 보다 작은 메모리 용량을 사용하여 이중 버퍼 동작을 실현할 수 있다.

액티브 구동 방법에 있어서는, 종래의 구동 방법의 경우에서와 같이, 메모리 버퍼에 입력 비디오 데이타가 행 방향으로 연속해서 기록된다. 그러나, 상술한 바와 같이, 직교 변환을 수행하기 위해, 한 프레임 주기를 픽셀 수로 나눔으로서 얻어지는 시간 단위로 메모리 버퍼에 기억된 입력 비디오 데이타가 선택된 스캐닝 전극에 대해 열-대-열 단위로 판독되어야 한다. 이와 같은 시간 단위를 사용하는 타이밍을 도트 클럭(a dot clock)이라고 한다.

그래서, 기억된 데이타가 연속적으로 판독되고, 단일-스캔/이중-스캔 변환에 사용되는 이중 포트 메모리는 액티브 구동을 위해 직교 변환 동작을 위한 메모리 버퍼로서 사용될 수 없다.

범용 메모리는 흔히 단일-스캔/이중-스캔 변환과 직교 변환을 위해 사용될 수 있다. 그러나, 분산형 MLS 방법에 있어서, 전체 디스플레이 스크린을 위해 비디오 데이타의 두 배나 많은 데이타 양을 기억할 수 있는 메모리 용량이 필요하다. 그리하여, 초기에, 요구되는 메모리 용량을 감소시키는데 장점이 있었던 비분산형 MLS 방법에 있어서, 단일-스캔/이중-스캔 변환을 수행하기 위해 전체 디스플레이 스크린을 위한 비디오 데이타의 두 배나 많은 데이타 양을 기억할 수 있는 메모리 버퍼가 역시 필요하다.

제 3 도는 범용 메모리를 사용하여 구현되며, 단일-스캔/이중-스캔 변환 및 액티브 구동의 직교 변환 동작에 흔히 사용되는 메모리 버퍼(130)의 판독 및 기록 ED작을 도시한다. 제 3 도에 도시된 바와 같이, 메모리 버퍼(130)는 각각 한 프레임을 위한 비디오 데이타를 기억하기 위한 두 개의 메모리 영역들(110과 120)을 포함한다. 첫 번째 메모리 영역(110)은 LCD 스크린의 상부 절반 부분과 하부 절반 부분들에 각각 대응하는 두 개의 메모리 부분들(111과 112)로 나뉘어져 있다. 이와 유사하게, 두 번째 메모리 영역(120)은 LCD 스크린의 상부 절반 부분과 하부 절반 부분에 각각 대응하는 두 개의 메모리 부분들(121과 122)로 나뉘어져 있다.

프레임 A, B, C, D을 위한 입력 비디오 데이타의 데이타 신호가 순차적으로 메모리 버퍼(130)에 공급된다. 제 3 도에 도시된 바와 같이, 프레임 A의 비디오 데이타는 행 방향으로 스캐닝함으로서 첫 번째 메모리 영역(110)에 기록된다. 디스플레이 스크린의 상부 절반 부분과 하부 절반 부분을 위한 데이타가 순차적으로 시간 순서에 따라 각 부분들(111과 112)에 기억된다. 프레임 B의 다음 비디오 데이타가 두 번째 메모리 영역(120)에 기록될 때의 시간 주기 동안, 프레임 A에 기억된 데이타를 열방향으로 스캐닝함으로써 첫 번째 메모리 영역(110)으로부터 판독된다. 즉, 부분(111)에 기억된 상부 절반 부분에 대한 비디오 데이타와 부분(112)에 기억된 하부 절반 부분에 대한 비디오 데이타가 동시에 판독된다.

이와 유사하게, 행방향으로 스캐닝함으로써 프레임 C의 다음 비디오 데이타가 첫 번째 메모리 영역(110)에 기록되는 한편, 열방향으로 스캐닝함으로써 프레임 B의 기억된 비디오 데이타가 두 번째 메모리 영역(120)의 부분들(121과 122)로부터 판독된다. 다음에, 행방향으로 스캐닝함으로써 프레임 D의 다음 비디오 데이타가 두 번째 메모리 영역(120)에 기록되는 한편, 열방향으로 스캐닝함으로써 프레임 C의 기억된 비디오 데이타가 첫 번째 메모리 영역(110)의 부분들(111과 112)로부터 판독된다. 그래서, 첫 번째 및 두 번째 메모리 영역들(110과 120)에 대해 기록과 판독 동작을 번갈아 수행함으로써, 단일-스캔 입력 비디오 데이타 신호가 이중-스캔 비디오 데이타 신호로 변환되고, 직교 변환된 후 LCD 패널 상에 디스플레이된다. 상술한 바와 같이, 종래의 방법에서는, 단일-스캔 비디오 신호에 의해 수행되는 비디오 데이타를 이중-스캔형 디스플레이 상에 디스플레이하기 위해 단일-스캔/이중-스캔 변환을 수행하고, 액티브 구동을 위한 직교 변환을 수행하기 위해, 고속으로 반응하는 STN-LCD의 메모리 버퍼는 두 개의 프레임들을 위한 입력 비디오 데이타를 기억할 수 있는 메모리 용량을 가질 필요가 있다. 이와 같은 구비조건은 특정한 액세스 방법 즉, AA 방법, 분산형 MLS 방법, 및 비분산형 MLS 방법에는 무관하다.

본 발명의 메모리 인터페이스 회로는 입력 데이타 신호를 제1부분과 제2부분을 구비한 디스플레이 패널을 포함하는 이중-스캔형 액정 디스플레이에 사용되는 이중-스캔 데이타 신호로 변환한다. 상기 메모리 인터페이스 회로는 디스플레이 패널에 대응하는 입력 데이타 신호의 한 프레임을 기억하기 위한 메모리와, 입력 데이타 신호가 단일-스캔 방식으로 메모리에 순차적으로 기록되고 상기 메모리에 기억된 데이타가 이중-스캔 방식으로 제1 및 제2이중-스캔 신호들로서 판독될 수 있도록 상기 메모리에 대한 기록/판독 동작을 제어하기 위한 제어 회로를 포함한다. 상기 제1이중-스캔 신호는 디스플레이 패널의 제1부분에 대응하고, 상기 제2이중-스캔 신호는 디스플레이 패널의 제2부분에 대응한다. 상기 제어 회로는 제1이중-스캔 신호에 대한 판독 동작이 개시된 후 제2이중-스캔 신호에 대한 판독 동작이 선정된 시간에 개시될 수 있도록 판독 동작의 타이밍을 제어하고, 상기 선정된 시간은 제1부분에 대응하는 입력 데이타의 기록 동작의 지연 시간에 대해 제2부분에 대응하는 입력 데이타의 기록 동작의 지연 시간과 같다.

본 발명의 한 실시예에서, 디스플레이 패널은 다수의 스캐닝 라인들을 각각 갖는 다수의 디스플레이 블럭들을 포함하고, 액정 디스플레이하는 디스플레이 블럭으로서 입력 비디오 신호에 대한 직교 변환을 수행함과 동시에 디스플레이 블럭으로서 다수의 스캐닝 라인들을 선택한다. 메모리는 디스플레이 블럭들의 각 블럭에 각각 대응하는 다수의 메모리 블럭들을 포함하고, 상기 메모리는 입력 데이타 신호의 한 프레임을 기억하기 위한 메모리 용량을 갖는다.

본 발명의 다른 실시예에서, 제어 회로는 기록 동작을 수행할 메모리 블럭을 결정하고 메모리 블럭들에 대한 기록/판독 동작을 지시하는 결정 신호를 출력하기 위한 기록/판독 결정부와, 기록 동작을 위한 제1어드레스 신호와 판독 동작을 위한 제2어드레스 신호를 발생하기 위한 어드레스 발생기를 포함하고, 그로 인해 상기 결정 신호와 상기 제1어드레스 신호에 따라 다수의 메모리 블럭들에 입력 데이타 신호가 순차적으로 기록되고, 상기 결정 신호와 상기 제2어드레스 신호에 따라 대용하는 디스플레이 블럭에 대해 하나의 메모리 블럭에 기억된 데이타가 동시에 판독된다.

양호하게, 다수의 메모리 블럭에 기억된 데이타는 제1 및 제2부분들 각각에 대해 메모리 블럭에 의해 순차적으로 판독된다.

본 발명의 또 다른 실시예에서, 기록/판독 결정부는 입력 데이타 신호에 포함된 제1수평 동기 신호에 따라 결정하고, 어드레스 발생기는 상기 제1수평 동기 신호에 근거하여 제1어드레스 신호를 발생하고 소정의 제2수평 동기 신호에 근거하여 제2어드레스 신호를 발생한다.

본 발명의 한 예에서, 제어 회로는, 입력 데이타 신호가 프레임 주기에 각각 한번 메모리 블럭에 기록되고 각 메모리 블럭으로부터 판독될 수 있도록 판독 및 기록 동작의 타이밍을 제어하고, 상기 프레임 주기는 입력 데이타 신호의 한 프레임에 대응한다.

본 발명의 다른 예에서, 제어 회로는, 프레임 주기에 한번 각 메모리 블럭에 입력 데이타가 기록되고 각 메모리 블럭에 기억된 데이타가 프레임 주기에 두 번 판독될 수 있도록, 판독 및 기록 동작의 타이밍을 제어하는데, 상기 프레임 주기는 입력 데이타 신호의 한 프레임에 대응한다.

본 발명의 방법은, 입력 데이타 신호를 제1 부분과 제2 부분들으로 구성된 디스플레이 패널을 구비한 이중-스캔형 액정 디스플레이에 사용되는 이중-스캔 데이타 신호로 변환하는데 사용되는 메모리의 액세스 동작을 제어하는 방법이다. 상기 메모리는 디스플레이 패널에 대응하는 입력 데이타 신호의 한 프레임을 기억한다. 상기 메모리는 (a) 단일-스캔 방식으로 메모리에 대해 입력 데이타 신호의 기록 동작을 순차적으로 수행하고, (b) 제1 및 제2이중-스캔 신호들이 이중-스캔 방식으로 판독될 수 있도록 메모리에 대해 판독 동작을 수행하는 단계들을 구비하고, 상기 제1이중-스캔 신호는 디스플레이 패널의 제1부분에 대응하고, 상기 제2이중-스캔 신호는 디스플레이 패널의 제2부분에 대응한다.

단계(b)는 (b1) 메모리로부터 상기 제1이중-스캔 신호에 대한 데이타를 판독하고, (b2) 단계 (b1)가 시작된 후, 선정된 시간에 메모리로부터 상기 제2이중-스캔 신호에 대한 데이타를 판독하는 단계들을 포함하고, 상기 선정된 시간은 제1부분에 대응하는 기록 동작에 대해 제2부분에 대응하는 입력 데이타의 기록 동작의 지연 시간과 같고, 상기 기록 동작은 단계(a)에서 수행된다.

본 발명의 한 실시예에서, 디스플레이 패널은 다수의 스캐닝 라인들을 각각 갖는 다수의 디스플레이 블럭을 포함하며, 액정 디스플레이는 디스플레이 블럭으로서 입력 비디오 신호에 대해 직교 변환을 수행함과 동시에 디스플레이 블럭으로서 다수의 스캐닝 라인들을 선택하고, 메모리는 디스플레이 블럭들의 각 블럭에 각각 대응하는 다수의 메모리 블럭들을 포함하며, 메모리의 메모리 용량은 정확히 입력 데이타의 한 프레임을 기억하기 위한 크기이다. 상기 방법은 (c) 기록 동작을 수행할 메모리 블럭을 결정하고, (d) 단계(c)의 결과를 가리키는 결정 신호를 발생하고, (e) 기록 동작을 위한 제1어드레스 신호를 그리고 판독 동작을 위한 제2어드레스 신호를 발생하며, (f) 입력 데이타 신호가 다수의 메모리 블럭들에 순차적으로 기록될 수 있도록 상기 결정 신호와 상기 제1어드레스 신호에 따라 기록 동작을 수행하며, (g) 대응하는 디스플레이 블럭을 위해 하나의 메모리 블럭에 기억된 데이타가 동시에 판독되고 제1 및 제2부분들 각각을 위해 메모리 블럭에 기억된 데이타가 메모리 블럭에 의해 순차적으로 판독될 수 있도록, 상기 결정 신호와 상기 제2어드레스 신호에 따라 판독 동작을 수행하는 단계들을 포함한다.

단계(c)에서, 입력 데이타 신호에 포함된 제1수평 동기 신호에 따라 결정이 이루어질 수 있고, 단계(e)에서, 제1수평 동기 신호에 근거하여 제1어드레스 신호가 발생될 수 있고, 소정의 제2수평 동기 신호에 근거하여 제2어드레스 신호가 발생될 수 있다.

본 발명의 다른 실시예에서, 단계(f)는 상기 결정 신호에 근거하여 입력 데이타를 그 내부에 기록하기 위해 메모리의 한 메모리 블럭을 기록 모드로 설정하고, (f2) 상기 결정 신호에 근거하여 다른 메모리 블럭을 판독 모드로 설정하는 단계들을 포함하고, 단계(g)는 (g1) 상기 제1수평 동기 신호에 근거하여 판독 모드에 있는 다른 메모리 블럭으로부터 제1부분에 대응하는 메모리 블럭과 제2부분에 대응하는 다른 메모리 블럭들을 선택하고, (g2) 그것으로부터 데이타를 판독하기 위해 상기 선택된 메모리 블럭을 판독 인에이블 상태(a read enable state)로 설정하고, (g3) 그것에 대한 판독 동작을 방지하기 위해 선택되지 않은 메모리 블럭을 판독 금지 상태(read-prohibit state)로 설정하는 단계들을 포함한다.

본 발명의 한 예에서, 입력 데이타 신호는 프레임 주기마다 각각 한번 각 메모리 블럭에 기록되고 각 메모리 블럭으로부터 판독되며, 상기 프레임 주기는 입력 데이타 신호의 한 프레임에 대응한다.

본 발명의 다른 예에서, 입력 데이타 신호는 프레임 주기에 한번 각 메모리 블럭에 기록되고, 각 메모리 블럭에 기억된 데이타는 프레임 주기에 두 번 판독되며, 상기 프레임 주기는 입력 데이타 신호의 한 프레임에 대응한다.

그래서, 상술된 본 발명은 (1) 액티브 구동을 이용하는 고속으로 반응하는 이중-스캔 형 LCD에 필요한 메모리 버퍼의 요구되는 메모리 용량을 종래에 요구되는 메모리 용량의 1/2로 감소시키기 위한 메모리 인터페이스 회로를 제공하며, (2) 상기 메모리 인터페이스 회로의 메모리 버퍼를 위해 액세싱 방법을 제공하는 장점이 있다.

본 발명의 이들 및 다른 장점들은 기술분야의 숙련자들에게는 첨부하는 도면을 참조하여 다음의 상세한 설명을 읽고 이해하게 되면 명확할 것이다.

이하, 본 발명은 첨부하는 도면을 참조와 관련하여 예시적인 예로서 서술될 것이다.

[예 1]

제4도는 이중-스캔 형 LCD(300)의 입력부에 제공된 본 발명에 따른 메모리 인터페이스 회로(200)를 도시한다. 상기 메모리 인터페이스 회로(200)는 입력 단일-스캔 비디오 데이타 신호(201)(또한, 본 발명에서, 입력 단일-스캔 데이타 신호와 입력 데이타 신호라고도 한다)를 수신하고, 상기 입력 단일-스캔 비디오 데이타 신호(201)를 이중-스캔 비디오 데이타 신호들(202a와 202b)로 변환한다.

제 4 도에 도시된 바와 같이, 상기 메모리 인터페이스 회로(200)는 메모리(1)와 메모리 제어 회로(2)를 구비한다. 상기 메모리(1)는 LCD(300)의 전체 디스플레이 스크린에 대응하는 한 프레임 주기의 입력 비디오 데이타를 기억하기에 필요하고도 충분한 크기의 메모리 용량을 갖는다. 상기 메모리 제어 회로(2)는 입력 단일-스캔 데이타 신호(201)를 상기 메모리(1)에 기록하기 위한 기록 동작과, 상기 메모리(1)에 기억된 데이타를 이중-스캔 데이타 신호들(202a와 202b)(집단적으로 202라 명명한다)로서 판독하는 액세스 동작을 제어한다. 상기 메모리(1)의 기록/판독 액세스 동작은 메모리 제어 회로(2)로부터 공급된 제어 신호(203)에 의해 제어된다.

LCD(300)는 상부 절반 부분(9a)과 하부 절반 부분(9b)으로 나뉘어져 있는 LCD 패널(9)를 포함한다. 상기 LCD 패널(9)은 전체 스캐닝 라인들(스캐닝 전극들)의 수 N, 전체 데이타 신호 라인들(데이타 신호 전극들)의 수 M, 및 매트릭스(도시하지 않음)로 배열된 NxM 픽셀들을 갖는다. 본 예에서, 상기 LCD(9)은 비분산형 MLS 방법으로 구동되며, 스캐닝 라인들의 수 n은 동시에 선택된다. 즉, N 스캐닝 라인들은 N/n 하부그룹으로 나뉘어진다.

제 4 도에 도시된 바와 같이, LCD(300)는 또한 데이타 신호(202)에 대한 직교 변환을 수행하기 위한 직교 변환기(3), 상기 직교 변환에 사용된 월시 함수(Walsh functions)와 같은 직교 함수들을 기억하기 위한 ROM(4), 상부 절반 부분(9a)에 있는 데이타 신호 라인들을 구동하기 위한 제1세그먼트 구동기(데이타 구동기)(5), 하부 절반 부분(9b)에 있는 데이타 신호 라인들을 구동하기 위한 제2세그먼트 구동기(데이타 구동기)(6), 상부 절반 부분(9a)에 있는 스캐닝 라인들을 구동하기 위한 제1공동 구동기(스캐닝 구동기)(7), 및 하부 절반 부분(9b)에 있는 스캐닝 라인들을 구동하기 위한 제2공통 구동기(스캐닝 구동기)(8)를 포함한다.

처음에, 메모리 인터페이스 회로(200)의 기본 동작 원리가 서술될 것이다. 메모리(1)는 비분산형 MLS 방법으로 직교 변환 동작 블럭에 대응하는 메모리 블럭의 수 N/n로 나뉘어진다. 한 개의 메모리 블럭은 n 스캐닝 라인들에 대응한다.

입력 단일-스캔 데이타 신호(201)는 다음과 같이 메모리 제어 회로(2)에 의해 제어되는 메모리(1)의 메모리 블럭들에 기록된다.

메모리 제어 회로(2)에 입력된 프레임 신호 FLM에 의해 기록 동작이 개시된다. 처음에, 프레임 주기의 n/N 즉, n 수평 동기 주기 동안, 제1메모리 블럭에 입력 데이타 신호(201)가 공급된다. 제1메모리 블럭의 기록 동작이 완료된 후, 프레임 주기의 다음 n/N(다음의 n 수평 동기 주기)동안, 제2메모리 블럭에 입력 데이타 신호(201)가 공급된다. 이와 유사하게, 입력 데이타 신호(201)가 n 수평 동기 주기로서 메모리 블럭에 순차적으로 공급되어, 한 프레임의 입력 데이타 신호(201)가 프레임 주기 내에서 N/n 메모리 블럭에 기록된다. 메모리(1)에서, 디스플레이 패널(9)의 상부 절반 부분(9a)에 N/2n 메모리 블럭들이 할당되고, 하부 절반 부분(9b)에 다른 N/2n 메모리 블럭들이 할당된다.

한 프레임의 입력 데이타 신호(201)의 기록 동작이 완료될 때, 제1메모리 블럭에서 나오는 프레임 신호 FLM에 의해 다음 프레임의 입력 데이타 신호(201)에 대한 다음 기록 동작이 개시된다.

입력 단일-스캔 데이타 신호(201)로서 수행되고 기록되는 비디오 데이타는, 다음과 같이 메모리 제어 회로(2)에 의해 제어되는 메모리(1)의 메모리 블럭으로부터 이중-스캔 데이타 신호(202)로서 판독된다 :

디스플레이 패널(9)의 상부 절반 부분(9a)에 대해, 제1메모리 블럭의 기록 동작이 완료된 후, 제1메모리 블럭에 대한 판독 동작이 시작된다. 제1메모리 블럭의 판독 동작이 완료된 직후, 제2메모리 블럭에 대한 판독 동작이 시작된다. 이와 유사하게, N/2n번째 메모리 블럭에 대한 판독 동작이 완료될 때까지, 연속하는 다른 메모리 블럭에 대한 판독 동작이 계속된다. 다음에, 판독 동작은 제1메모리 블럭으로 복귀한다. 동일한 메모리 블럭에서 판독 동작이 기록 동작과 충돌하지 않도록, 제1메모리 블럭의 각 판독 동작을 시작하기 위한 타이밍이 메모리 제어 회로(2)에 의해 제어된다.

판독 동작에 대한 클럭(주파수)이 기록 동작에 대한 그것의 1/2로 설정되어 있는 경우, 상부 절반 부분(9a)에 대한 이중-스캔 데이타 신호(202a)의 주파수는 입력 단일-스캔 데이타 신호(201)의 주파수와 동일하다. 판독 동작의 클럭이 기록 동작의 클럭과 동일하게 설정되어 있는 경우, 상부 절반 부분(9a)에 대한 이중-스캔 데이타 신호(202a)의 프레임 주파수는 입력 단일-스캔 데이타 신호(201)의 프레임 주파수보다 2배이다. 이중-스캔 데이타 신호(202)의 프레임 주파수를 구동 프레임 주파수(a driving frame frequency)이라고 한다. 열 방향으로 판독 동작을 수행함으로서 메모리(1)의 대응하는 메모리 블럭으로부터 판독되는 선택된 스캐닝 라인들에 대한 이중-스캔 데이타 신호(202a)를 사용함으로써, 비분산형 MLS 방법에 요구되는 직교 변환이 수행될 수 있다.

디스플레이 패널(9)이 하부 절반 부분(9a)에 대해 동일한 판독 동작이 수행된다. 상부 및 하부 절반 부분(9a와 9b)에 대해 병렬로 판독 동작을 수행함으로서, 단일-스캔 데이타 신호(201)가 이중-스캔 데이타 신호들(202a와 202b)들로 변환된다.

제2부분에 대한 데이타보다 선행하는 프레임의 제1부분에 대한 데이타와 함께 단일-스캔 데이타 신호(201)가 수차적으로 수신되기 때문에, 시간과 관련하여 볼 때, 하부 절반 부분(9b)에 대한 기록 동작의 시작은 상부 절반 부분(9a)에 대한 기록 동작의 시작보다 약 1/2 프레임 주기만큼 늦다. 결국, 하부 절반 부분(9b)에 대한 각 메모리 블럭의 판독 동작도 역시 상부 절반 부분(9a)의 그것보다 약 1/2 프레임 주기만큼 늦다. 그럼에도 불구하고, 실제 부딪히는 문제로서, 이와 같은 지연은 LCD 패널(9)의 사용에 문제가 되지 않는다.

다음에, 메모리 인터페이스 회로(200)와 그 동작이 특정한 예로서 설명될 것이다. 본 예에서, LCD(300)는 VGA 해상도(640×480 픽셀)를 갖는 고속으로 반응하는 흑백 STN-LCD 패널인 LCD 패널(9)을 포함한다. 상기 LCD 패널(9)은 스캐닝 라인 선택 수 n=20를 갖는 비분산형 MLS 구동 방법을 이용하고, 480 스캐닝 라인들(즉, N=480)과 640 데이타 전극들을 포함한다. 입력 단일-스캔 신호(201)의 프레임 주파수는 60Hz이다. LCD 패널(9)의 대응하는 절반 부분을 위한 각각의 이중-스캔 신호(202)의 프레임 주파수는 60Hz로 설정되어 있다. 상부 및 하부 절반 부분(9a와 9b) 각각은 240 스캐닝 라인들을 포함한다.

제 5a 도에 도시된 바와 같이, 메모리(1)는 120 스캐닝 라인들에 각각 대응하는 네 개의 메모리 블럭들(11 내지 14)을 포함한다. 상기 메모리 블럭(11)은 LCD 패널(9)상의 첫 번째부터 120번째의 스캐닝 라인들의 디스플레이 영역에 대응하고, 메모리 블럭(12)은 121번째부터 240번째까지의 스캐닝 라인들에 대응하며, 메모리 블럭(13)은 241번째부터 360번째까지의 스캐닝 라인들에 대응하고, 메모리 블럭(14)은 361번째부터 480번째까지의 스캐닝 라인들에 대응한다.

제 5b 도에 도시된 바와 같이, 메모리 블럭들(11과 12)로 구성되는 제1메모리 영역은 상부 절반 부분(9a)에 할당되고, 메모리 블럭들(13과 14)로 구성되는 제2메모리 영역은 하부 절반 부분(9b)에 할당된다. 각각의 메모리 블럭들(11 내지 14)은 입력 단일-스캔 데이타 신호(201)과, 메모리 제어 회로(2)로부터 공급되는 제어 신호(203)를 수신한다. 메모리 블럭들(11 내지 14)에서 출력된 이중-스캔 데이타 신호들(202a과 202b)은 직교 변환기(3)의 대응하는 회로(도시하지 않음)로 전달되고, 각각 상부 및 하부 절반 부분들(9a와 9b)을 위해 직교 변환된다.

제 6 도는 메모리 블럭(11)의 세부 구조를 도시한다. 메모리 블럭들(12 내지 14)은 메모리 블럭(11)의 구조와 동일하다, 제 6 도에 도시된 바와 같이, 메모리 블럭(11)은 1비트x640의 용량을 각각 갖는 라인 메모리들(M1 내지 M120)을 포함한다. 메모리 제어 회로(2)에서 나오는 제어 신호(203)는 기록 인에이블 신호(205), 칩 선택 신호(206), 어드레스 신호(207), 및 출력 인에이블 신호(208)를 포함한다. 신호들(205 내지 208)은 제 8 도와 관련하여 다음에 설명될 것이다. 각 라인 메모리에는 입력 단일-스캔 데이타 신호(201)를 수신하기 위한 1-비트 데이타 입력 단자 IN, 1-비트 데이타 출력 단자 OUT, 기록 인에이블 신호(205)를 수신하기 위한 기록 인에이블 단자 WE-바(bar), 칩 선택 신호(206)를 수신하기 위한 칩 선택 단자 CS-바, 어드레스 신호(207)를 수신하기 위한 10-비트 어드레스 단자 A0-9, 및 출력 인에이블 신호(208)를 수신하기 위한 출력 인에이블 단자 OE-바가 제공된다.

제 7 도는 메모리 인터페이스 회로(200)에서 메모리 블럭들(11 내지 14)에 대한 기록/판독 동작을 도시한다. 제 7 도에 도시된 바와 같이, 한 프레임에 대한 입력 단일-스캔 데이타 신호(201)가 각 메모리 블럭에 대해 각각 1/4 프레임 주기로 메모리 블럭들(11 내지 14)에 기록된다. 상부 절반 부분(9a)을 위한 제1메모리 영역에 대해, 매 1/2 프레임 주기마다 메모리 블럭들(11과 12)에 대한 판독 동작이 번갈아 수행된다. 제1메모리 영역에 대한 판독 동작은 메모리 블럭(11)의 기록 동작이 완료된 직 후 시작된다. 각 메모리 블럭으로부터 판독된 데이타 신호는 직교 변환기(3)로 전달되어 제1세그먼트 구동기(5)(제 4 도에 도시되어 있음)를 거쳐 LCD 패널(9)의 상부 절반 부분(9a)에 인가된다. 입력 데이타 신호(201)의 "상부 절반 부분"에 대응하는 이중-스캔 데이타 신호(202a)가 판독되어 한 프레임 주기에 디스플레이된다.

이와 유사하게, 하부 절반 부분(9b)에 대한 제2메모리 영역에 대해, 매 1/2 프레임 주기마다 메모리 블럭들(13과 14)에 대한 판독 동작이 번갈아 수행된다. 제2메모리 영역에 대한 판독 동작은 메모리 블럭(13)의 기록 동작이 완료된 직후 즉, 제1메모리 영역에 대한 판독 동작의 시작보다 늦은 1/2 프레임 주기에 시작된다. 각 메모리 블럭으로부터 판독된 데이타 신호는 직교 변환기(3)로 전달되어 제2세그먼트 구동기(6)(제 4 도에 도시되어 있음)를 거쳐 LCD패널(9)의 하부 절반 부분(9b)에 인가된다. 입력 데이타 신호(201)의 "하부 절반 부분"에 대응하는 이중-스캔 데이타 신호(202b)가 판독되어 한 프레임 주기에 디스플레이된다.

입력 데이타 신호(201)는 각 메모리 블럭의 120 라인 메모리들에 도트 클럭의 시간 단위로 행 방향으로 순차적으로 기록된다. 즉, 행-대-행 방식으로 수평 동기 주기마다 한 개의 라인 메모리에 대해 기록 동작이 수행된다. 다른 한편, 비분산 MLS 방법의 직교 변환을 수행하기 위해, 메모리 블럭에 대한 판독 동작이 열 방향으로 수행된다. 즉, 예를 들어, 메모리 블럭(11)에 있어서, 선택된 모든 120 스캐닝 라인들에 대해 비디오 데이타 신호를 공급하기 위해, 공통 어드레스 신호(207)를 모든 라인 메모리에 인가함으로서, 120 라인 메모리들(M1 내지 M120)에 대한 판독 동작이 한꺼번에 수행된다.

제 8 도는 상술한 기록/판독 동작을 실현하는 메모리 제어 회로(2)의 구조를 도시한다. 제 8 도에 도시된 바와 같이, 메모리 제어 회로(2)는 메모리(1)의 각 메모리 블럭들의 동작 모드(기록 또는 판독)를 설정하기 위한 기록/판독 제어기(21)와, 메모리 블럭에 공급되는 기록/판독 어드레스를 발생하기 위한 어드레스 발생기(22)를 포함한다.

기록/판독 제어기(21)는 기록 모드와 판독 모드 사이에서 각 메모리 블럭의 동작 모드를 절환하기 위한 제어 신호(209)를 발생하는 기록/판독 결정부(211), 기록 인에이블 신호(205)를 발생하기 위한 기록 인에이블 제어부(212), 칩 선택 신호(206)를 발생하기 위한 칩 선택부(213), 및 각 메모리 블럭의 데이타 출력 동작을 제어하기 위해 출력 인에이블 신호(208)를 발생하기 위한 출력 제어부(214)를 포함한다.

어드레스 발생기(22)는 입력 데이타 신호의 기록 동작을 위한 기록 어드레스 신호(207w)를 발생하기 위한 기록 어드레스 발생기(221), 기억된 데이타의 판독 동작을 위한 판독 어드레스 신호(207r)을 발생하기 위한 판독 어드레스 발생기(222), 및 대응하는 메모리 블럭의 동작 모드에 따라 기록 및 판독 신호들(207w와 207r)중 어느 한 신호를 어드레스 신호(207)로서 선택하고 출력하기 위한 어드레스 선택부(223)를 포함한다.

각각의 어드레스 발생기로부터 공급된 두 개의 어드레스 신호들(207w와 207r)을 사용하여 메모리(1)를 제어하기 위한 어드레스 신호(207)가 발생되는 이유는 다음과 같다 :

일반적으로, 한 프레임 주기 동안 입력 비디오 신호에 포함된 수평 동기 펄스들의 수는 액티브 구동 방법을 이용하는 LCD 패널의 스캐닝 라인들의 수와 다르다. 본 예에서, 640×480의 완전한 패널 크기를 갖는 LCD 패널(9)을 구동시키기 위해 이중-스캔 방법이 채택되기 때문에, 디스플레이 패널의 유효 구동 크기는 640×240(즉, 상부 혹은 하부 절반 부분들(9a와 9b)의 크기)이다.

LCD 패널(9)의 절반 부분이 비분산형 MLS 방법에 의해 구동될 때, 전체 스캐닝 라인들의 수 N는 240이고, 스캐닝 라인 선택 수 n는 120이다. 월시 함수가 직교 변환 매트릭스에 사용되는 경우, 이 매트릭스는 120 (행)×128(열)의 크기를 갖는데, 여기서, 열의 수는 2m이다. 그러므로, 입력 단일-스캔 데이타 신호(201)의 한 프레임 주기 T에 발생되는 판독 동작을 위한 수평 동기 펄스들(스캔-선택 펄스들)의 수는 128x2=256이고, 여기서, 곱하기 2는 N/n=240/120으로 주어지는 블럭(하부그룹)의 수이다.

입력 단일-스캔 데이타 신호(201)는 640x480의 크기를 갖는 디스플레이 패널에 대응하므로, 한 프레임 주기 T에 입력 단일-스캔 신호의 수평 동기 펄스의 수는 스캐닝을 위한 480 펄스들과 수평 블랭킹(horizontal blanking)을 위한 펄스들을 포함하는 약 525이 되게 한다. 그럼에도 불구하고, 설명을 간단히 하기 위해, 수평 블랭킹을 생략하고, 수평 동기 펄스의 수를 한 프레임 주기에 480이라고 가정한다. 그래서, 절반 부분의 패널에 대한 수평 동기 펄스의 수는 한 프레임 주기에 240이고, 간단히 이중-스캔 구동 방법을 이용한다.

입력 비디오 데이타를 메모리(1)에 기록하는데 사용되는 수평 동기 주기 h1은 프레임 주기 T를 480으로 나눔으로서 얻어진다. 다른 한편, 기억된 비디오 데이타를 메모리(1)로부터 판독하는데 사용되는 수평 동기 주기 h2는 480의 절반인 240이 아닌 256으로 프레임 주기 T를 나눔으로서 얻어진다.

따라서, 한 프레임에서 수평 동기 펄스들의 수가 기록 동작(T/h1)과 판독 동작(T/h2) 간에 서로 다르므로, 두 개의 서로 다른 어드레스 신호들(즉, 클럭 신호들)이 요구된다.

다음에, 제 7 도와 제 8 도를 참조하여 메모리 제어 회로(2)의 특정한 동작이 설명될 것이다. 입력 데이타 신호(201)의 프레임 신호 FLM가 입력일 때, 메모리 제어 회로(2)는 다음과 같이 입력 데이타 신호(201)를 메모리 블럭(11)에 기록하기 위해 메모리 블럭(11)을 기록 동작 모드로 설정한다.

기록/판독 결정부(211)는 상기 프레임 신호 FLM과 입력 데이타 신호(201)의 수평 동기 신호 H1를 수신하고, 상기 프레임 신호 FLM과 상기 수평 동기 신호 H1의 펄스들에 근거하여 각 메모리 블럭들(11 내지 14) 각각에 대한 현재의 동작 모드를 결정한다. 예를 들어, 기록/판독 결정부(211)는 상기 프레임 신호 FLM를 부하 신호(load signal)로 그리고 상기 수평 동기 신호 H1을 클럭 신호로 사용하여 카운터 회로로서 구현될 수 있다.

프레임 신호 FLM 이후, 수평 동기 신호 H1의 처음의 120 펄스들(120h1)이 입력되는 동안인 시간 주기는 메모리 블럭(11)에 대한 기록 모드 주기와 다른 메모리 블럭들(12 내지 14)에 대한 판독 모드 주기로서 결정된다. 이와 유사하게, 수평 동기 신호 H1 121번째 내지 240번째 펄스들이 입력되는 동안인 시간 주기는 메모리 블럭(12)에 대한 기록 모드 주기와 다른 메모리 블럭들(11, 13 내지 14 등)에 대한 판독 모드 주기로서 결정된다. 제 8 도에 도시된 바와 같이, 현재의 주기(예를 들어, 메모리 블럭(11)에서 어느 한 개의 메모리 블럭이 기록 모드로 설정될 것인지를 가리키는 결정 신호(209)가 기록/판독 결정부(211)로부터 출력된다. 상기 결정 신호(209)는 기록 인에이블 제어부(212), 칩 선택부(213), 및 어드레스 발생기(22)의 어드레스 선택부(233)에 전달된다.

결정 신호(209)를 수신하는 기록 인에이블 제어부(212)는 각 메모리 블럭에 대해 기록 인에이블 신호(205)를 선택적으로 공급한다. 상기 기록 인에이블 제어부(212)는 기록 인에이블 신호(205)로서 기록 클럭 신호 CK1을 기록 동작을 수행할 메모리 블럭(11)으로 전달한다. 상기 기록 인에이블 제어부(212)는 다른 메모리 블럭들을 판독 모드로 설정하기 위해 하이 레벨(Hi)을 갖는 기록 인에0이블 신호(205)를 다른 메모리 블럭들로 전달한다. 이때, 이하에 서술되는 바와 같이, 기록 모드에 있는 메모리 블럭(11)에서, 로우 레벨(Lo) 즉, 동작 인에이블 상태에서, 기록 인에이블 신호(205)가 로우(Lo)인 칩 선택 신호(206)가 공급된 라인 메모리에 데이타 신호가 기록된다.

결정 신호(209)를 수신하는 칩 선택부(213)는 칩 선택 신호(206)로서 로우 레벨(Lo)을 갖는 신호를 판독 동작을 수행할 메모리 블럭들(12 내지 14)로 공급한다. 기록 모드에 있는 메모리 블럭(11)에 대해, 칩 선택부(213)는 프레임 신호 FLM와 수평 동기 신호 H1에 따라, 칩 선택 신호(206)로서 로우 레벨 (Lo)을 갖는 신호 CS-바를 모든 수평 동기 주기 h1마다 데이타 신호가 기록될 120 라인 메모리들중 하나의 라인 메모리에 공급한다. 다른 119 라인 메모리들에 대해, 칩 선택부(213)는 불필요한 기록 동작을 방지하기 위해 하이 레벨(Hi)을 갖는 신호 CS-바를 공급한다.

출력 제어부(214)는 판독 모드에 있는 3개의 메모리 블럭중 2개의 메모리 블럭을 데이타 신호를 출력하기 위한 출력 인에이블 상태로 설정한다. 출력 인에이블 상태에 있는 두 개의 메모리 블럭들 각각으로부터, 기억된 비디오 데이타가 120 라인 메모리들로부터 동시에 출력된다. 출력 제어부(214)는 다른 두 개의 메모리 블럭들(한 개의 메모리 블럭은 기록 모드에 있고 나머지 메모리 블럭은 판독 모드에 있는)을 출력 금지 상태로 설정한다. 출력 금지 상태에서, 메모리 블럭의 출력 임피던스는 메모리 블럭들의 출력이 출력 인에이블 상태에 놓이지 않도록 하기 위해 하이로 설정된다. 제 7 도에 도시된 바와 같이, 예를 들어, 메모리 블럭(11)이 기록 모드에 있을 때, 메모리 블럭들(12와 13)은 판독 모드에서 출력 인에이블 상태에 있고, 메모리 블럭(14)은 판독 모드에서 출력 금지 상태에 있다.

이때, 각각의 메모리 블럭에는 어드레스 발생기(22)에서 나오는 대응하는 어드레스 신호(207)가 공급된다. 제 8 도에 도시된 바와 같이, 기록 어드레스 발생기(221)는 기록 동작을 위해 기록 클럭 신호 CK1와 수평 동기 신호 H1에 근거하여 기록 어드레스 신호(207w)를 발생한다. 판독 어드레스 발생기(222)는 판독 동작을 위해 판독 클럭 신호 CK2와 수평 동기 신호 H2에 근거하여 판독 어드레스 신호(207r)을 발생한다. 어드레스 선택부(223)는 기록 및 판독 어드레스 신호들(207w와 207r)을 수신하고, 결정 신호(209)에 따라 어드레스 신호(207)로서 그들중 하나를 선택적으로 출력한다. 제 7 도에 도시된 바와 같이, 어드레스 선택부(223)는 예를 들어, 기록 어드레스 신호를 메모리 블럭(11)에 그리고 판독 어드레스 신호를 메모리 블럭들(12 내지 14)에 각각의 어드레스 신호(207)로서 공급한다.

상술한 바와 같이, 프레임 신호 FLM가 입력되는 시간에서부터의 시간 주기 동안, 120 펄스들이 입력될 때까지 수평 동기 신호 H1의 모든 펄스에 따라 메모리 블럭(11)의 120 라인 메모리들에 입력 데이타 신호가 순차적으로 하나씩 기록된다. 이 시간 주기 동안, 이전에 기억된 비디오 데이타가 각 메모리 블럭들(12와 13)의 120 라인 메모리들로부터 열 방향으로 동시에 판독된다. 입력 데이타 신호(201)의 프레임 주기 T는 기록 수평 동기 신호 H1의 480펄스들과 판독 수평 동기 신호 H2의 256 펄스들에 대응한다.

이와 유사하게, 제 7 도에 도시된 바와 같이, 메모리 블럭(12)은 기록 수평 동기 신호 H1의 121번째 내지 240번째의 펄스들이 입력되는 시간 주기에 기록 모드로 설정되는 한편, 기억된 데이타가 메모리 블럭들(11과 14)으로부터 판독된다. 메모리 블럭(13)은 기록 수평 동기 신호 H1의 241번째 내지 360번째의 펄스들이 입력되는 다음 시간 주기에 기록 모드로 설정되는 한편, 기억된 데이타가 메모리 블럭들(11과 14)로부터 판독된다. 그리고 다음에 메모리 블럭(14)은 기록 수평 동기 신호 H1의 361번째 내지 480번째의 펄스들이 입력되는 다음 시간 주기에 기록 모드로 설정되는 한편, 기억된 데이타가 메모리 블럭들(12과 13)로부터 판독된다.

제 4 도에 도시된 바와 같이, 이와 같이 판독된 데이타는 이중-스캔 데이타 신호들(202a와 202b)로서 직교 변환기(3)에 전달된다. 직교 변환기(3)는 월시 함수 ROM(4)으로부터 주어진 각각의 직교 매트릭스들을 사용하여 각각의 이중-스캔 데이타 신호들(202a와 202b)을 변환한다. 상기 변환된 비디오 데이타 신호들(301a와 301b)은 제1 및 제2세그먼트 구동기들(5와 6)을 거쳐 LCD패널(9)의 상부 및 하부 절반 부분(9a와 9b)의 데이타 전극들에 각각 인가된다.

직교 매트릭스들의 열 벡터 성분은 펄스 스캐닝 신호들(302a와 302b)로서 제1 및 제2공통 구동기들(7과 8)을 거쳐 LCD 패널(9)의 상부 및 하부 절반 부분들(9a와 9b)의 스캐닝 라인들에 각각 인가된다. 그래서, LCD 패널(9)의 상부 및 하부 절반 부분들(9a와 9b)의 변환된 비디오 데이타에 대해 역 직교 변환이 수행되므로서, 입력 비디오 데이타가 LCD 패널(9) 상에 재생될 수 있게 된다.

상술한 바와 같이, 본 발명의 메모리 인터페이스 회로(200)에 따르면, 입력 단일-스캔 데이타 신호(201)는 입력 데이타 신호의 한 프레임을 기억하는데 필요하고 충분한 크기의 메모리 용량을 갖는 메모리(1)을 사용하여 이중-스캔 데이타 신호(202)로 변환된다. 이와 같은 크기의 메모리 용량은 종래의 버퍼 메모리에 필요한 크기의 절반이다. 더우기, 비분산형 MLS 방법의 직교 변환에 필요한 데이타 신호가 필요한 메모리 용량을 증가시킬 필요없이 메모리(1)로부터 효과적으로 공급될 수 있다.

따라서, 고속으로 반응하는 이중-스캔형 VGA STN-LCD 패널(9)은, 입력 비디오 데이타의 한 프레임을 기억하기 위한 작은 크기를 갖는 메모리를 사용하여 높은 콘트라스트 디스플레이를 실현하기 위해 비분산형 MLS 방법으로서 효율적으로 구동된다.

본 예에서, 메모리 인터페이스 회로(200)는 흑백 LCD 패널을 위한 흑백 입력 비디오 신호(201)에 대해 서술되었다. 컬러 LCD 패널에 대해서는, 각 컬러를 위한 메모리(또는 3-컬러 비디오 신호들을 기억하기 위한 용량을 갖는 메모리)를 공급함으로서, 본 발명의 메모리 인터페이스 회로는 단일-스캔/이중-스캔 변환을 실현할 수 있고, 그리고 각 컬러에 대해 한-프레임 용량을 사용하여 직교 변환을 위해 비디오 데이타를 효과적으로 공급할 수 있다.

본 예에서, LCD 패널(9)은 120의 스캐닝 라인 선택 수 n를 갖는 비분산형 MLS 방법을 사용하여 구동된다. 본 발명은, 비분산형 MLS 방법에 근거하며 한 블럭에 포함된 n 스캐닝 라인들로부터 다수의 스캐닝 라인들 n'을 동시에 선택하는 인트라-블럭 분산형 MLS 방법(an intra-block-dispersion type MLS method)과 같은 방법을 이용하는 LCD 패널에도 적용할 수 있다. 이 경우, 비디오 데이타가 동시에 판독되는 라인-메모리들의 수는 n'으로 설정된다.

[예 2]

다음에, 메모리 인터페이스 회로(200)와 그 동작은 다른 특정한 예를 사용하여 설명될 것이다. 본 예에서, 제1예에서와 같이, LCD 패널(300)은 VGA 해상도(640x480 픽셀들)를 갖는 고속으로 반응하는 흑백 STN-LCD 패널인 LCD 패널(9)을 포함한다. 상기 LCD패널(9)은 스캐닝 라인 선택 수 n=120를 갖는 비분산형 MLS 구동 방법을 이용하며, 480 스캐닝 라인들(즉, N=480)과 640 데이타 전극들을 포함한다. 입력 단일-스캔 신호(201)의 프레임 주파수는 60 Hz이다. LCD 패널(9)의 대응하는 절반 부분에 대한 각각의 이중-스캔 신호(202)의 프레임 주파수는 120Hz로 설정된다. 각각의 이중-스캔 신호(202)의 프레임 주파수를 구동 프레임 주파수(a driving frame frequency)라고 한다. 각각의 상부 및 하부 절반 부분들(9a와 9b)은 240 스캐닝 라인들을 포함한다.

메모리 인터페이스 회로(200)의 구조는 제1 예에서의 구조와 동일하므로, 간략히 하기 위해 상세한 설명은 생략하기로 한다.

제9도는 본 예의 메모리 인터페이스 회로(200)의 메로리 블럭들(11 내지 14)에 대한 기록/판독 동작을 도시한다. 제9도에 도시된 바와 같이, 한 프레임에 대한 입력 단일-스캔 데이타 신호(201)는 각 메모리 블럭에 대해 각각 1/4 프레임 주기로 메모리 블럭들(11 내지 14)에 기록된다. 본 예에서, 입력 단일-스캔 데이타 신호(201)의 한 프레임 주기 T 즉, 기록 동작을 위한 수평 동기 신호 H1 (480h1)의 한 프레임 주기(480펄스들)는 판독 동작을 위한 수평 동기 신호 H2(256h2x2)의 두 프레임 주기들(512펄스들)에 대응한다. 즉, 본 예에서, 메모리(1)로부터 데이타를 판독하기 위한 판독 속도(120Hz)는 메모리(1)에 데이타를 기록하기 위한 기록 속도(60Hz)보다 두 배 빠르다. 그래서, 입력 비디오 신호(201)의 프레임 주기와 관련하여 각 메모리 블럭에 기억된 동일한 데이타가 두 번 판독된다.

다음에, 본 예의 메모리 제어 회로(2)의 특정한 동작이 제8도와 제9도를 참조로 설명될 것이다. 입력 데이타 신호(201)의 프레임 신호 FLM가 입력될 때, 메모리 제어 회로(2)는 다음과 같이 메모리 블럭(11)에 입력 데이타 신호를 기록하기 위해 메모리 블럭(11)을 기록 모드로 설정한다.

기록/판독 결정부(211)는 프레임 신호 FLM와 입력 데이타 신호(201)의 수평 동기 신호 H1을 수신하고, 프레임 신호 FLM와 수평 동기 신호 H1의 펄스들에 근거하여 메모리 블럭들(11 내지 14)의 각 현재 동작 모드를 결정한다. 제1 예와 유사하게, 프레임 신호 FLM 이후 수평 동기 신호 H1의 처음의 120 펄스들이 입력되는 동안의 시간 주기는, 메모리 블럭(11)을 위한 기록 모드 주기와 다른 메모리 블럭들(12 내지 14)을 위한 판독 모드 주기로서 결정된다. 이와 유사하게, 수평 동기 신호 H1의 121번째 내지 240번째의 펄스들이 입력되는 동안의 시간 주기는, 메모리 블럭(12)을 위한 기록 모드 주기와 다른 메모리 블럭들(11, 13 및 14 등)을 위한 판독 모드 주기로서 결정된다. 제8도에 도시된 바와 같이, 각 메모리 블럭의 기록/판독 모드를 가리키는 결정 신호(209)가 기록 인에이블 제어부(212), 칩 선택부(213), 및 어드레스 발생기(22)의 어드레스 선택부(223)에 전달된다.

결정 신호(209)를 수신하는 기록 인에이블 제어부(212)는 메모리 블럭들에 대해 기록 인에이블 신호(205)를 선택적으로 공급한다. 상기 기록 인에이블 제어부(212)는 기록 인에이블 신호(205)로서 기록 클럭 신호 CK1을 기록 모드에 있는 메모리 블럭(11)으로 전달한다. 상기 기록 인에이블 제어부(212)는 다른 메모리 블럭들을 판독 모드로 설정하기 위해 하이 레벨(Hi)을 갖는 기록 인에이블 신호(205)를 다른 메모리 블럭들로 전달한다. 이때, 이하에 서술되는 바와 같이, 기록 모드에 있는 메모리 블럭(11)에서, 로우레벨(Lo)(즉, 동작 인에이블 상태에서, 기록 인에이블 신호(205)가 로우(Lo)일때)인 칩 선택 신호(206)가 공급된 라인 메모리에 데이타 신호가 기록된다.

결정 신호(209)를 수신하는 칩 선택부(213)는 로우레벨(Lo)을 갖는 칩 선택 신호(206)를 판독 모드에 있는 메모리 블럭들(12 내지 14)에 공급한다. 기록 모드에 있는 메모리 블럭(11)에 대해, 칩 선택부(213)는 프레임 신호 FLM와 수평 동기 신호 H1에 따라, 로우 레벨(Lo)을 갖는 신호 CS-바를 데이타 신호가 모든 수평 동기 주기 h1마다 기록될 120 라인 메모리들중 한 개의 메모리에 칩 선택 신호(206)로서 공급한다. 다른 119 라인 메모리들에 대해, 칩 선택부(213)는 불필요한 기록 동작을 방지하기 위해 하이레벨(Hi)을 갖는 신호 CS-바를 공급한다.

출력 제어부(214)는 판독 모드에 있는 3개의 메모리 블럭들중 2개의 메모리 블럭을 데이타 신호를 출력하기 위한 출력 인에이블 상태로 설정한다. 출력 인에이블 상태에 있는 각 메모리 블럭으로부터, 기억된 비디오 데이타가 120 라인 메모리들로부터 동시에 출력된다. 출력 제어부(214)는 다른 두 개의 메모리 블럭들(한 개의 메모리 블럭은 기록 모드에 있고 나머지 메모리 블럭은 판독 모드에 있는)을 출력 금지 상태로 설정한다. 출력 금지 상태에서, 메모리 블럭의 출력 임피던스는 메모리 블럭들의 출력이 출력 인에이블 상태에 놓이지 않도록 하기 위해 하이로 설정된다. 제9도에 도시된 바와 같이, 예를 들어, 메모리 블럭(11)이 기록 모드에 있을때, 메모리 블럭들(12와 14)은 판독 모드에서 출력 인에이블 상태에 있고, 메모리 블럭(13)은 판독 모드에서 출력 금지 상태에 있다.

이때, 상기 제1 예에 서술된 바와 같이, 어드레스 발생기(22)는 대응하는 어드레스 신호(207)를 메모리 블럭들에 선택적으로 공급한다.

상술한 바와 같이, 프레임 신호 FLM가 입력되는 시간부터, 120 펄스들이 입력될 때까지, 수평 동기 신호 H1의 모든 펄스와 함께 메모리 블럭(11)의 120 라인 메모리들에 입력 데이타 신호가 순차적으로 하나씩 기록된다. 이 120h1의 시간 주기 동안, 이전에 기억된 비디오 데이타가 각 메모리 블럭들(12와 14)의 120 라인 메모리들로부터 열 방향으로 동시에 판독된다. 이 시간 주기에서, 제9도에 도시된 바와 같이, 두번째 시간 동안 메모리 블럭(12)으로부터 상부 절반 부분(9a)에 대한 데이타가 판독되고, 메모리 블럭(14)을 위한 이전의 기록 동작 직후의 첫 번째 시간 동안 하부 절반 부분(9b)에 대한 데이타가 판독된다. 입력 신호(201)의 한 프레임 주기는 기록 수평 동기 신호 H1의 480펄스들과 판독 수평 동기 신호 H2의 512펄스들(두 프레임)에 대응한다.

이와 유사하게, 제9도에 도시된 바와 같이, 메모리 블럭(12)은 기록 수평 동기 신호 H1의 121번째 내지 240번째의 펄스들이 입력되는 동안의 시간 주기에 기록 모드로 설정되는 한편, 기억된 데이타가 메모리 블럭들(11 (기록 동작 직후의 첫 번째 시간 동안)과 13 (두 번째 시간 동안))으로부터 기억된 데이타가 판독된다. 메모리 블럭(13)은 기록 수평 동기 신호 H1의 241번째 내지 360번째의 펄스들이 입력되는 동안의 다음 시간 주기에 기록 모드로 설정되는 한편, 기억된 데이타가 메모리 블럭들(12(기록 동작 직후의 첫 번째 시간 동안)과 14(두 번째 시간 동안))로부터 판독된다. 다음에 메로미 블럭(14)은 기록 수평 동기 신호 H1의 361번째 내지 480번째의 펄스들이 입력되는 동안은 다음 시간 주기에 기록 모드로 설정되는 한편, 기억된 데이타가 메모리 블럭들(11(두 번째 시간 동안)과 13(기록 동작 직후의 첫 번째 시간 동안))로부터 판독된다.

제4도에 도시된 바와 같이, 이와 같이 판독된 데이타는 이중-스캔 데이타 신호들(202a와 202b)로서 직교 변환기(3)에 전달된다. 다음 동작들은 제1 예의 동작들과 동일하다.

제2 예에서, 메모리 블럭에 기억된 데이타는 두번 판독되고, 데이타가 판독되는 시간마다 직교 변환이 수행된다. 그러나, 첫 번째 판독된 데이타와 두 번째 판독된 데이타에 대해 서로 다른 직교 함수들이 사용될 수 있도록, 데이타에 대한 한번의 직교 변환이 매번 완료되기 때문에, 동일한 데이타에 대해 수행되는 직교변환은 반드시 동일한 필요가 없다.

구동 프레임 주파수(판독 동작을 위한 클럭)를 증가시킴으로서, 높은 구동 프레임 주파수가 프레임 반응을 억제할 수 있기 때문에 좀 더 작은 스캐닝 라인 선택수 n로서 충분한 콘트라스트가 달성될 수 있다. 그래서, 제2 예는 콘트라스트에 있어서 장점이 있다.

다른 한편, 높은 구동 프레임 주파수는 구동기(구동 회로)의 전력 소비, 선택된 픽셀에 인가된 유효 전압 값이 손실, 및 크로스토크를 증가시킨다. 이는 결국 LCD의 디스플레이 품질을 떨어뜨리게 된다. 그래서, 제1 예는 전력 소비와 디스플레 품질에 있어서 장점이 있다.

상술된 바와 같이, 본 발명의 메모리 인터페이스 회로(200)에 따르면, 입력 단일-스캔 데이타 신호(201)는 입력 데이타 신호의 한 프레임을 기억하는데 필요하고도 충분하 크기의 메모리 용량을 갖는 메모리(1)을 사용하여 이중-스캔 데이타 신호들(202)로 변환된다. 이와 같은 크기의 메모리 용량은 종래의 버퍼 메모리에 필요한 크기의 절반이다. 더우기, 필요한 메모리의 용량을 증가시킬 필요없이, 비분산형 MLS 방법의 직교 변환에 필요한 데이타 시호가 메모리(1)로부터 효율적으로 공급될 수 있다.

따라서, 고속으로 반응하는 이중-스캔형 VGA STN-LCD 패널(9)은, 입력 비디오 데이타의 한 프레임을 기억하기 위한 작은 크기의 메로리를 사용하여 높은 콘트라스트 디스플레이를 실현하기 위해 비분산형 MLS 방법에 의해 효율적으로 구동된다.

본 발명은 이중-스캔 구동을 이용하는 LCD의 예에 대해 설명되었다. 그러나, 본 발명은 LCD 패널이 다수의 부분으로 나뉘어지고 다수의 다중-스캔 신호들(multi-scan signals)이 사용되는 다중-스캔 구동(a multi-scan driving)으로 확장될 수 있다.

기술분야의 숙련자는 본 발명의 영역과 정신을 벗어나지 않고 본 발명이 여러 가지로 용이하게 변형될 수 있다는 것을 알 수 있을 것이다. 따라서, 이하 첨부된 특허 청구의 범위는 상기 서술된 설명에 한정되어 있는 것이 아니며, 포괄적으로 해석되어야 한다.

Claims

입력 데이타 신호를 제1 부분과 제2 부분으로 구성된 디스플레이 패널을 포함하는 다중-스캔 형 액정 디스플레이(multi-scan type liquid crystal)에 사용되는 다중-스캔 데이타 신호들(multi-scan data signals)로 변환하기 위한 메모리 인터페이스 회로에 있어서, 상기 디스플레이 패널에 대응하는 상기 입력 데이타 신호의 한 프레임을 기억하는 메모리 수단, 및 상기 입력 데이타 신호가 상기 메모리 수단에 단일-스캔 방식(single-scan manner)으로 순차적으로 기록될 수 있고, 상기 메모리 수단에 기억된 데이타가 다중-스캔 방식(multi-scan manner)으로 상기 디스플레이 패널이 제1 부분에 대응하는 제1 다중-스캔 신호 및 상기 디스플레이 패널의 제2 부분에 대응하는 제2 다중-스캔 신호로서 판독되도록, 상기 메모리 수단에 대한 기록/판독 동작(write/read operations)을 제어하는 제어 수단을 구비하되, 상기 제어 수단은 상기 제1 다중-스캔 신호에 대한 판독 동작이 시작되고나서 선정된 시간 후에 상기 제2 다중-스캔 신호에 대한 판독 동작이 시작되도록 판독 동작들의 타이밍을 제어하며, 상기 선정된 시간은 상기 제1 부분에 대응하는 상기 입력 데이타에 대한 상기 제2 부분에 대응하는 상기 입력 데이타의 기록 동작의 시간 지연과 같은 것을 특징으로 하는 메모리 인터페이스 회로.
제1항에 있어서, 상기 디스플레이 패널은 다수의 스캐닝 라인들을 각각 갖는 다수의 디스플레이 블럭들을 포함하고 있으며, 상기 액정 디스플레이는 상기 디스플레이 블럭 단위로 입력 비디오 신호에 대한 직교 변환(an orthogonal transform)을 수행함과 동시에 상기 디스플레이 블럭 단위로 상기 다수의 스캐닝 라인들을 선택하고, 상기 메모리 수단은 상기 디스플레이 블럭들의 각 디스플레이 블럭에 각각 대응하는 다수의 메모리 블럭들을 포함하고 있으며, 상기 메모리 수단은 상기 입력 데이타 신호의 한 프레임을 기억하기 위한 메모리 용량을 갖는 것을 특징으로 하는 메모리 인터페이스 회로.
제2항에 있어서, 상기 제어 수단은, 기록 동작을 수행해야 하는 메모리 블럭을 결정하고, 상기 메모리 블럭들에 대해 기록/판독 동작을 지시하기 위한 결정 신호를 출력하는 기록/판독 결정 수단, 및 기록 동작을 위한 제1 어드레스 신호 및 판독 동작을 위한 제2 어드레스 신호를 발생시키는 어드레스 발생 수단을 포함하고, 상기 입력 데이타 신호는 상기 결정 신호와 상기 제1 어드레스 신호에 따라 상기 다수의 메모리 블럭들에 순차적으로 기록되고, 하나의 메모리 블럭에 기억된 데이타가 상기 결정 신호와 상기 제2 어드레스 신호에 따라 그에 대응하는 디스플레이 블럭에 대해 동시에 판독되는 것을 특징으로 하는 메모리 인터페이스 회로.
제3항에 있어서, 상기 다수의 메모리 블럭들에 기억된 데이타는 상기 제1 및 제2 부분들 각각에 대해 메모리 블럭 단위로 순차적으로 판독되는 것을 특징으로 하는 메모리 인터페이스 회로.
제3항에 있어서, 상기 기록/판독 결정 수단은 상기 입력 데이타 신호에 포함된 제1 수형 동기 신호에 따라 결정을 하고, 상기 어드레스 발생 수단은 상기 제1 수평 동기 신호에 근거하여 상기 제1 어드레스 신호를 발생시키고, 소정의 제2 수평 동기 신호에 근거하여 상기 제2 어드레스 신호를 발생시키는 것을 특징으로 하는 메모리 인터페이스 회로.
제2항에 있어서, 상기 제어 수단은 상기 입력 데이타 신호가 프레임 주기마다 한번씩 각 메모리 블럭에 각각 기록되고 각 메모리 블럭으로부터 각각 판독되도록 판독 및 기록 동작의 타이밍을 제어하며, 상기 프레임 주기는 상기 입력 데이타 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 인터페이스 회로.
제2항에 있어서, 상기 제어 수단은 상기 입력 데이타가 프레임 주기마다 한번씩 각 메모리 블럭에 기록되고, 각 메모리 블럭에 기억된 데이타가 프레임 주기 마다 두번씩 판독되도록 판독 및 기록 동작의 타이밍을 제어하며, 상기 프레임 주기는 상기 입력 데이타 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 인터페이스 회로.
입력 데이타 신호를 제1 부분과 제2 부분으로 구성된 디스플레이 패널을 포함하는 다중-스캔 형 액정 디스플레이에 사용되는 다중-스캔 데이타 신호들로 변환하고 상기 디스플레이 패널에 대응하는 상기 입력 데이타 신호의 한 프레임을 기억하는데 사용되는 메모리 수단의 액세스 동작들(access operations)을 제어하는 방법에 있어서, (a) 단일-스캔 방식으로 상기 메모리 수단에 대해 상기 입력 데이타 신호의 기록 동작들을 순차적으로 수행하는 단계; 및 (b) 상기 메모리 수단에 대해 판독 동작들을 수행함으로써, 상기 디스플레이 패널의 제1 부분에 대응하는 상기 제1 다중-스캔 신호 및 상기 디스플레이 패널의 제2 부분에 대응하는 상기 제2 다중-스캔 신호가 다중-스캔 방식으로 판독되는 단계를 포함하되, 상기 단계(b)는 (b1) 상기 메모리 수단으로부터 상기 제1 다중-스캔 신호에 대한 데이타를 판독하는 단계; 및 (b2) 단계 (b1)이 시작되고 난후 선정된 시간 후에 상기 메모리 수단으로부터 상기 제2 다중-스캔 신호에 대한 데이타를 판독하는 단계를 포함하며, 상기 선정된 시간은 상기 제1 부분에 대응하는 기록 동작에 대한 상기 제2 부분에 대응하는 상기 입력 데이타의 기록 동작의 지연 시간과 같으며, 상기 기록 동작은 상기 단계 (a)에서 수행되는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제8항에 있어서, 상기 디스플레이 패널은 다수의 스캐닝 라인들을 각각 갖는 다수의 디스플레이 블럭들을 포함하고, 상기 액정 디스플레이는 상기 디스플레이 블럭 단위로 상기 입력 비디오 신호에 대한 직교 변환을 수행함과 동시에 상기 디스플레이 블럭 단위로 상기 다수의 스캐닝 라인들을 선택하고, 상기 메모리 수단은 상기 디스플레이 블럭들의 각 디스플레이 블럭에 각각 대응하는 다수의 메모리 블럭들을 포함하고, 상기 메모리 수단의 메모리 용량은 상기 입력 데이타의 한 프레임을 기억하는데 적합한 크기이며, 상기 방법은 (c) 기록 동작이 수행되어야하는 메모리 블럭을 결정하는 단계; (d) 상기 단계 (c)의 결과를 나타내는 결정 신호를 발생시키는 단계; (e) 기록 동작들을 위한 제1 어드레스 신호와 판독 동작들을 위한 제2 어드레스 신호를 발생시키는 단계; (f) 상기 입력 데이타 신호가 상기 다수의 메모리 블럭들에 순차적으로 기록되도록 상기 결정 신호와 상기 제1 어드레스 신호에 따라 기록 동작들을 수행하는 단계 ; 및 (g) 하나의 메모리 블럭에 기억된 데이타가 그에 대응하는 디스플레이 블럭에 대해 동시에 판독되고, 상기 메모리 블럭들에 기억된 데이타가 상기 제1 및 제2 부분 각각에 대해 상기 메모리 블럭 단위로 순차척으로 판독되도록 상기 결정 신호와 상기 제2 어드레스 신호에 따라 판독 동작들을 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 단계 (c)에서는, 상기 입력 데이타 신호에 포함된 제1 수평 동기 신호에 따라 결정이 이루어지고, 상기 단계 (e)에서는, 상기 제1 어드레스 신호가 상기 제1 수평 동기 신호에 근거하여 발생되고, 상기 제2 어드레스 신호는 소정의 제2 수평 동기 신호에 근거하여 발생되는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 단계 (f)는 (f1) 상기 결정 신호에 근거하여 상기 입력 데이타를 그 내부에 기록하기 위해 상기 메모리 수단의 한 개의 메모리 블럭을 기록 모드로 설정하는 단계; 및 (f2) 상기 결정 신호에 근거하여 상기 다른 메모리 블럭들을 판독 모드로 설정하는 단계를 포함하고, 상기 단계 (g)는 (g1) 상기 제1 부분에 대응하는 메모리 블럭과 상기 제2 부분에 대응하는 다른 메모리 블럭을 상기 제1 수평 동기 신호에 근거하여 판독 모드에 있는 다른 메모리 블럭들로부터 선택하는 단계 ; (g2) 상기 선택된 메모리 블럭들을 판독 인에이블 상태로 설정하여 그로부터 상기 데이타를 판독하는 단계; 및 (g3) 선택되지 않은 메모리 블럭들을 판독-금지 상태(read-prohibit state)로 설정하여 그에 대한 판독 동작을 방지하는 단계를 포함하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 입력 데이타 신호는 프레임 주기마다 한번씩 각 메모리 블럭에 각각 기록되고 각 메모리 블럭으로부터 각각 판독되며, 상기 프레임 주기는 상기 입력 데이타 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.
제9항에 있어서, 상기 입력 데이타 신호는 프레임 주기마다 한번씩 각 메모리 블럭에 기록되고, 각 메모리 블럭에 기억된 데이타는 프레임 주기마다 두번씩 판독되며, 상기 프레임 주기는 상기 입력 데이타 신호의 한 프레임에 대응하는 것을 특징으로 하는 메모리 수단의 액세스 동작들을 제어하는 방법.