JP2671719B2 - マトリクス型単純液晶表示装置の駆動法 - Google Patents

マトリクス型単純液晶表示装置の駆動法

Info

Publication number
JP2671719B2
JP2671719B2 JP4178026A JP17802692A JP2671719B2 JP 2671719 B2 JP2671719 B2 JP 2671719B2 JP 4178026 A JP4178026 A JP 4178026A JP 17802692 A JP17802692 A JP 17802692A JP 2671719 B2 JP2671719 B2 JP 2671719B2
Authority
JP
Japan
Prior art keywords
matrix
row
column
rows
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4178026A
Other languages
English (en)
Other versions
JPH0651717A (ja
Inventor
博司 山添
尚英 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4178026A priority Critical patent/JP2671719B2/ja
Publication of JPH0651717A publication Critical patent/JPH0651717A/ja
Application granted granted Critical
Publication of JP2671719B2 publication Critical patent/JP2671719B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マトリクス型単純液晶
表示装置の駆動法に関するものである。
【0002】
【従来の技術】液晶表示装置等、表示装置は、マン・マ
シーン・インターフェースとしては、是非必要となる技
術である。特に、最近、コンピューター端末等におい
て、ダウン・サイジングの意味からも、液晶表示装置は
必須となってきた。そのうちでも、マトリクス型単純液
晶表示装置は、価格等、妥当な範囲にあり、幅広く使わ
れようとしている。
【0003】従来、これらマトリクス型単純液晶表示装
置の駆動法は、電圧平均化法にのっとり、走査線の線順
次走査が使われている。この方法においては、数学的に
は、以下の様に考えられる。各瞬間に一本の走査線を選
ぶことは、全体として直交関数を発生させることに相当
し(関数間の積を妥当に定義して)、しかも、可能な有
限の表示パターン、ここでは表示装置のある一つの列の
表示に対応するベクトルを要素とする集合ないし数学的
空間に対して、この走査されるべき全体の走査線の内、
一本を選択する関数の全体は、数学的に完備したものと
なっている。
【0004】数学的に、有限要素を包含する関数空間
の、各要素の直交完備なベース関数による展開等は、
「解析概論」、高木貞治著、岩波書店刊に詳しい。ま
た、電圧平均化法については「液晶エレクトロニクスの
基礎と応用」、佐々木昭夫編、オーム社刊に詳しい。
【0005】
【発明が解決しようとする課題】最近、コンピューター
端末等に使われる液晶表示装置において、高品位表示の
要求が現実のものとなってきた。これらの液晶表示装置
においては、STN等、単純モードの液晶表示装置が主
に使われている。これらの液晶表示装置には、表示にお
いて、クロストーク現象等、表示の質の低下が見られる
が、現状では仕方なく使われている。
【0006】また、高速STNにおいては、液晶の動き
は、電圧平均化法の想定からはずれ、電圧の波高値に若
干、応答する。この場合、黒レベルも、半選択電圧への
液晶の応答のため、黒状態において若干光が漏れる。す
なわちコントラストは期待に比べて、かなり劣るように
なる。従来の線順次走査において、比較的波高値の大き
い選択された走査線に加わる走査電圧のため、しかも、
1フレームに一度、瞬時に比較的大電圧が加わるため、
明るさは、液晶の高速応答のため、1フレーム内で、一
瞬明るくなり、あとすぐ暗くなる。通常の液晶表示で
は、液晶の緩慢な動きのため、瞬時の大電圧パルスによ
り明るくなると、この状態は1フレーム以上保持され
る。これらの、液晶表示の振舞いはいわゆるフレームレ
スポンスに由来する。フレームレスポンスとは、いまま
で述べてきたような現象を言う。
【0007】さらに最近、種々の直交、完備な数学的空
間理論を使って、駆動法が工夫されている。例えば、ティ
ー.シ゛ェイ.シェファー 他 SID 92 タ゛イシ゛ェスト ヒ゜ーヒ゜ー228(T.J.Sche
fferetc. SID 92 DIGEST pp228)。ここにおいて、これ
らの方法は優れているが、ある特定表示パターンにおい
ては、電圧値がかなり高くなり、クロストークやフレー
ムレスポンスが厳しくなる場合がある。
【0008】
【課題を解決するための手段】本発明は前述のような課
題を解決するために、走査線の全本数をMとするとき、
NをMと等しいか、より大きい正の整数とし、N次の正
方ユニタリー行列であるウオルシュ−アダマール変換行
列Hの発生器を備え、1フレームの表示パタ−ンに対応
するN行M列の行列Aを行列Aの行及び列が、マトリク
ス表示装置の行及び列に、順に対応するように、しか
も、ON画素には−1が、OFF画素には1が対応する
ように、しかも必要に応じてダミー行を挿入することに
より定義し、
【0009】
【数9】 H・A=R
【0010】の如く、このウオルシュ−アダマール変換
行列Hで変換して変換表示パタ−ン行列Rを得、この変
換表示パタ−ン行列Rの各要素(,p)のうち、その
絶対値AR qp が所定の大きさWを越える要素を抽出し、
同一行に該当要素が複数個あれば、最大のもの1個を選
び、該当絶対値を、AR F1 、AR F2 ・・・・・・ 、AR Fd
し、そのような行の番号をF1、F2、・・・・・・、Fd
し、
【0011】
【数10】 ARFb/(k√(Z))≦W なるZの最小正整数をLFbとする。 ただし、kはZ及び液晶パネルの関数であるが、1に等
しいとして差し支えなかった。
【0012】が成立する、 Fe を決定し、このような
Fe を、LF1、・・・・・・、LFdのd個とする時、
【0013】
【数11】 LF1+LF2+……+LFd=S
【0014】で、Sを決定し、ウオルシュ−アダマール
変換行列HのFb列目すべての要素を、k√L Fb で除し
た値に置換し、そのあと更に、置換した同一列を、Fb
−1回、任意の箇所に独立した列として加え、この操作
をF1、F2、・・・・・・、Fdと繰り返し、N
行、N+S列の疑似アダマール行列Yを得、さらに対応
して、変換表示パタ−ン行列Rのb行目すべてを、
【0015】
【数12】 行の変換した各要素=R(Fb,p)/(k√
(LFb)) kについては(数2)と同じ
【0016】で変換し、そのあと更に、変換した同一
を、LFb−1回、前述の疑似アダマール行列Yを得る際
に行ったのと行番号が対応するように独立した行として
加え、この操作をF1 行目、F2 行目、・・・・・・、Fd 行目
と繰り返し、N+S行、N列の駆動パタ−ン行列Eを
得、1フレーム期間TをN+S個のスロットに分割し、
1フレーム期間T= N+S −t0において、t0〜t1、t
1〜t2、t2〜t3、・・・・・・、 N+S-1 〜t N+S 、のタイミ
ングで全画素への印加電圧を更新するにおいて、タイミ
ングti-1〜tiにおいて、走査線、及び信号電極、個々
に指定された電圧を、しかも全体、同時に、走査電圧及
び信号電圧を印加し、この際、u行目の走査線には、前
記疑似アダマール行列Yのu行目、i列目の数値に比例
した走査電圧を印加し、番目の信号電極には同一タイ
ミングで前記駆動パタ−ン行列Eのうち、i行目、
目の数値に比例した信号電圧を印加するようなマトリク
ス型単純液晶表示装置の駆動法を提供する。
【0017】本発明は更に、走査線の全本数をMとする
とき、NをMと等しいか、より大きい正の整数とし、N
次の正方ユニタリー行列であるウオルシュ−アダマール
変換行列Hに対応する発生器を備え、かつ、1フレーム
期間T中のスロット数、ないしデューティーをJとする
とき、JをNより大なる正の整数とし、1フレームの表
示パタ−ンに対応するN行M列の行列Aを行列Aの行及
び列が、マトリクス表示装置の行及び列に、順に対応す
るように、しかも、ON画素には−1が、OFF画素に
は1が対応するように、しかも必要に応じてダミー行を
挿入することにより定義し、
【0018】
【数13】 H・A=R
【0019】の如く、このウオルシュ−アダマール変換
行列Hで変換して変換表示パタ−ン行列Rを得、この変
表示パタ−ン行列Rの各要素(,p)のうち、その
絶対値AR qp が所定の大きさWを越える要素を抽出し、
同一行に該当要素が複数個あれば、最大のもの1個を選
び、該当絶対値を、大きさの順に大きい方からAR F1
AR F2 ・・・・・・ 、AR Fd とし、そのような行の番号をF
1、F2、・・・・・・、Fdとし、
【0020】
【数14】 ARFb/(k√(Z))≦W なるZの最小正整数をLFbとする。 ただし、kはZ及び液晶パネルの関数であるが、1に等
しいとして差し支えなかった。
【0021】が成立する、LFbを決定し、このようなL
Fbを、LF1、……、LFdのd個とする時、
【0022】
【数15】 (LF1−1)+(LF2−1)+……+(LFb−1)+N
≦J なるbの最大整数をCとする。 (LF1−1)+(LF2−1)+……+(LFc−1)=G
【0023】なるCとGを決定し、ウオルシュ−アダマ
ール変換行列HのFb列目すべての要素を、k√L Fb
除した値に置換し、そのあと更に、置換した同一列を、
Fb−1回、任意の箇所に独立した列として加え、この
操作をF1 列目、F2 列目、・・・・・・Fc 列目と繰り返し、
N行、N+G列の疑似アダマール行列Yを得、さらに対
応して、変換表示パタ−ン行列Rの1 行目、F 2 行目
・・・・・・、Fc行目を、
【0024】
【数16】 行の変換した各要素=R(Fb,p)/(k√(LFb)) kについては(数2)と同じ
【0025】で変換し、そのあと更に、変換した同一
を、LFb−1回、前述の疑似アダマール行列Yを得る際
に行ったのと行番号が対応するように独立した行として
加え、この操作をF1 行目、F2 行目、・・・・・・Fc 行目
繰り返し、N+G行、N列の駆動パタ−ン行列Eを得、
1フレーム期間TをJ(但し、J≧N+G)個のスロッ
トに分割し、1フレーム期間T=tJ−t0において、t
0〜t1、t1〜t2、t2〜t3、・・・・・・、 N+G-1
N+G 、のタイミングで全画素への印加電圧を更新する
において、タイミングti-1〜tiにおいて、走査線、及
び信号電極、個々に指定された電圧を、しかも全体、同
時に、走査電圧及び信号電圧を印加し、この際、u行目
走査線には、前記疑似アダマール行列Yのu行目、i
列目の数値に比例した走査電圧を印加し、番目の信号
電極には同一タイミングで前記駆動パタ−ン行列Eのう
ち、i行目、列目の数値に比例した信号電圧を印加
し、かつ、 N+G 〜t N+G+1 、t N+G+1 〜t N+G+2 、・・・・・
・、tJ-1〜tJ のタイミングにおいて、すべての走査側
電極及び信号電極は同電位にするようなマトリクス型単
純液晶表示装置の駆動法をも明かにする。
【0026】また、この発明は、前述のような駆動法に
おいて、フレーム毎に、走査側電位と信号側電位を反転
させることを提案するものである。
【0027】
【作用】ここにおいて、行列の行、列の定義は、数学で
なされているものとし、マトリクス形表示装置のパネル
における行と、列の定義は、走査線に行を対応させ、信
号線に列を対応させる。
【0028】本発明は、一部は実効値応答するマトリク
ス型単純液晶表示装置に、本質的に関係している。
【0029】まず、N次ウオルシュ−アダマール変換行
列Hについて述べる。N次ウオルシュ−アダマール変換
行列Hについては、 N=2w なる、自然数が存在するNについて、行列Hの構成法が
知られている。勿論、ユニタリー性は H・tH=tH・H=E 行列Hの各要素は、1または−1のみで構成される。
【0030】従来の線順次走査に対応する基底ベクトル
を考えることが出来る。ここで、全走査線数をM本とす
る。従来の線順次走査に対応する基底ベクトル、これは
互いに直交かつ、完備である。すなわち1フレーム内
で、走査線のうち、n本目を選択している時は、 基底ベクトル{0,0,・・・・・・,0,1(n個目),0,・・・・・・,0} (17) に対応する。これらM個のベクトルは、ベクトルの積を
通常の内積で定義するとき、互いに直交しているのが
かる。また、表示されるべき、表示パネルの各列の画素
の状態(この1フレーム内で、ONであるか、OFFで
あるかの状態−例えば、ONであれば−1に対応させ、
OFFなら1に対応させる)を、M次のベクトルで表現
するとき、常にM個の基底ベクトル(17)の一次結合で
表せる。このベクトルを要素とする空間に対して、M個
のベクトル(17)は、完備である。
【0031】また、説明を簡単にするため今1フレーム
の表示パタ−ンを、行列形式に表したものを、ここでは
表示パタ−ン行列Oと称するとする。公知のごとく、マ
トリクス表示装置は、M本の走査線と、 m 本の信号線
との交差に1画素が対応する。行列Oは(M,L m )型の
行列であり、MとL m との大小関係はここでは重要では
ない。
【0032】 とする。さらに、関係するウオルシュ−アダマール変換
行列Hの次数をNとする。後述するように、Nは全走査
線数Mと等しいか、大きい。ここで、N行、L m 列の行
列の表示パタ−ン行列Aを導入すると、 である。
【0033】 さらに、 q>Mの時 A(q,p)=1、あるいは−1(任意性あり) (20) ただし 、(20)の任意性は、駆動電圧を下げるためとか
に、有用な手段となる。これらの行は、一種のダミー行
である。
【0034】次に表示パタ−ン行列Aを、(数9)の如
く、このウオルシュ−アダマール変換行列Hで変換して
変換表示パタ−ン行列Rを得る。
【0035】さて、従来の直交、完備空間の底一種であ
る、ウオルシュ−アダマール行列のベクトルを利用し
た、提案されている駆動法について述べる。
【0036】すなわち、提案された駆動法は以下のとう
りである。1フレームあたり、原則的には、N回、走査
線および、信号線に、走査電圧及び信号電圧を印加す
る。この時、Nは原則として、全走査線数Mと等しい
か、大きい。この時のここの走査電圧及び信号電圧のタ
イミングを、t0〜t1、t1〜t2、t2〜t3、……、t
N- 1〜tN、とする。
【0037】ここにおいて、タイミングti-1〜tiにお
いて、走査線、及び信号電極、個々に、しかも全体、同
時に、走査電圧及び信号電圧を印加し、この際、u行目
走査線には、前記ウオルシュ−アダマール変換行列H
u行目、i列目の数値に比例した走査電圧を印加し
(この時の比例定数をCxとする)、番目の信号電極
には同一タイミングで前記変換表示パタ−ン行列Rの
ち、i行目、列目の数値に比例した信号電圧を印加す
る(この比例定数Cyは、実験的に微調されるが、ほぼ
Cxであるとしてかまわない)。比例定数Cxは、1フ
レーム内にかかるON画素とOFF画素の電圧実効値を
ほぼ最大にすることと、また液晶層のスタティックな電
圧しきい値から決まる。
【0038】かくすることにより、従来の電圧平均化法
に基づく線順次駆動に比べて、各画素にかかる実効電圧
値が、上記1フレーム内のN回の駆動タイミングに分散
される。これは、駆動電圧を下げること、それからこの
現象に多かれ少なかれ基づいて、表示のクロストークが
大きく削減される。また、高速STN等でのフレームレ
スポンスが大きく改善され、この場合には、黒表示がよ
く沈み、白表示は従来より明るくなる。すなわち、高速
STNでは、コントラスト及び表示の明るさが大きく改
善される。
【0039】しかしながら、この方法は自然画等の表示
には好適であるが、OA用途の表示の場合、特殊な表示
パターンが有り、特異な走査側電位パターンの時のみ、
信号側電位が極端に大きくなる可能性が出て来る。この
場合、フレームレスポンスは強くなり、クロストークも
大きくなる。
【0040】本発明はこの事態を防ぐことを、目的とし
ており、信号側電位の大きさを前もって、チェックし、
それに対応する走査側電位パターンの印加時間幅を等価
的に長くして、それだけ信号側電位を下げ得ることを見
いだしたことに端を発する。
【0041】この実現は、スロット数を増やすことによ
りなされるが、増やされたスロットは、1フレーム中
で、適当に分散されるのが望ましい。フレームレスポン
スやクロストークへの寄与の削減のため理解されるよう
に、1フレーム中のスロット数は、従来のNと等しい
か、増加する。1フレーム中のスロット数を、所定の数
値より大きな信号側電位の個数やその電位の絶対値を見
て(勿論、回路での演算)、決定する方式が、本発明の
前半である。これを、便宜上ここでは、α型駆動法と称
する。従って、1フレーム毎に、厳密に言えば、スロッ
ト数、またパルス幅がことなり、また前述のCx、Cy
異なる可能性がある(すべて、演算可能であるが)。
回路的には、現在、大規模なものになる。現在の技術
で、実現し得るものではあった。
【0042】次にもう一つの駆動法、β型駆動法につい
て述べる。1フレーム中のスロット数を、予め、Nより
大なるJとし、比較的大きな信号側電位に対応する走査
側電位パターンに、余分のスロットを余計に割当、大き
な信号側電位の分散を図る。なお、比較的大きな信号側
電位がそのフレームで無いときは、(N−J)個のスロ
ットは休止位相駆動とする。なお、Jは、Nよりあまり
大きくすると、デューティが大きくなり、ON画素とO
FF画素の電圧実効値の選択比が落ちる故に、注意を要
する。
【0043】本発明のロジックを若干説明する。前述の
如く、変換表示パタ−ン行列Rを得る。
【0044】まず、本発明の一つ目、すなわちα型駆動
法を説明する。この変換表示パタ−ン行列Rの各要素
,p)のうち、その絶対値AR qp が所定の大きさW
を越える要素を抽出し、同一行に該当要素が複数個あれ
ば、最大のもの1個を選び、該当絶対値を、AR F1 、A
F2 ・・・・・・ 、AR Fd とし、そのような行の番号を
1、F2、・・・・・・、Fdとし、(数10)が成立し、LFb
を決定する。このようなLFbを、LF1、・・・・・・、LFd
d個とする。(数10)は幾つのスロットを使えば、該当
絶対値が、Wより小さくし得るかを示す式である。(数
10)のkは、1として計算してかまわない。現実に
は、経験により、kは決められる。
【0045】次に、1フレーム中の、本発明の効果を出
すために必要な、余分なスロット数Sを(数11)で計
算する。
【0046】次に、ウオルシュ−アダマール変換行列H
のFb列目すべての要素を、k√L Fb で除した値に置換
し、そのあと更に、置換した同一列を、Fb−1回、任
意の箇所に独立した列として加え、この操作をF1
、F2 列目、・・・・・・Fc 列目と繰り返し、N行、N+G
列の疑似アダマール行列Yを得る。この除算が、前述の
比例定数Cyに関係する演算であり、かくすることによ
り、CyはほとんどCxに等しくなる。
【0047】さらに対応して、変換表示パタ−ン行列の
d行目すべてを、(数12)で変換し、変換した行を、
Fb−1回、前述の疑似アダマール行列Yを得る際に行
ったのと行番号が対応するように独立した行として加
え、この操作をF1 行目、F2 行目、・・・・・・、Fd 行目
繰り返し、N+S行、N列の駆動パタ−ン行列Eを得
る。
【0048】1フレーム期間TをN+S個のスロットに
分割し、1フレーム期間T= N+S −t0において、t0
〜t1、t1〜t2、t2〜t3、・・・・・・、 N+S-1
N+S 、のタイミングで全画素への印加電圧を更新する
において、タイミングti-1〜tiにおいて、走査線、及
び信号電極、個々に指定された電圧を、しかも全体、同
時に、走査電圧及び信号電圧を印加し、この際、u行目
走査線には、前記疑似アダマール行列Yのu行目、i
列目の数値に比例した走査電圧を印加し、番目の信号
電極には同一タイミングで前記駆動パタ−ン行列Eのう
ち、i行目、列目の数値に比例した信号電圧を印加す
る。
【0049】かくて、信号電圧がどのような表示に対し
ても、小さく抑えることが出来、表示特性は格段に向上
する。
【0050】次に、より現実的なもう一つの発明、すな
わちβ型駆動法について説明する。この場合、予め、1
フレーム内のスロット数JをJ≧Nとして決めておく。
Jは、実際上、Nより5ないし10大きい程度が良さそ
うである。
【0051】前述の如く、変換表示パタ−ン行列Rを
る。この変換表示パタ−ン行列Rの各要素(,p)の
うち、その絶対値AR qp が所定の大きさWを越える要素
を抽出し、同一行に該当要素が複数個あれば、最大のも
の1個を選び、該当絶対値を、大きさの順に、大きい方
からAR F1 、AR F2 ・・・・・・ 、AR Fd とし、そのような
行の番号をF1、F2、・・・・・・、Fdとし、(数14)が
立するL Fe を決定し、このような Fe を、LF1、・・・・・
・、LFdのd個とする。この状況は(数10)と同じであ
る。
【0052】次に、(数15)なるCとGを決定する。す
なわち、デューティーJが決まっているとき、AR F1
AR F2 ・・・・・・ 、AR Fd のうち、どこまでのAR Fd を本
発明の対象とするか、決定し、それをAR F1 、AR F2
・・・・・・ 、AR Fc 、(C≦d)とする。さらに、AR F1 、A
F2 ・・・・・・ 、AR Fc の大きな電位を分散させるに必要
な余分のスロット数Gとしている。勿論、 N+G≦J さらに、ウオルシュ−アダマール変換行列Hを若干変更
、ウオルシュ−アダマール変換行列HのFb列目すべ
ての要素を、k√L Fb で除した値に置換し、そのあと更
に、置換した同一列を、Fb−1回、任意の箇所に独立
した列として加え、この操作をF1 列目、F2 列目、・・・・
・・Fc 列目と繰り返し、N行、N+S列の疑似アダマー
ル行列Yを得る。この除算が、前述の比例定数Cyに関
係する演算であり、かくすることにより、Cyはほとん
どCxに等しくなる。
【0053】さらに対応して、変換表示パタ−ンRの
1 行目、F 2 行目、・・・・・・、Fc行目を、(数16)で変換
し、そのあと更に、変換した同一行を、LFb−1回、前
述の疑似アダマール行列Yを得る際に行ったのと行番号
が対応するように独立した行として加え、この操作をF
1 行目、F2 行目、・・・・・・Fc 行目と繰り返し、N+G
行、N列の駆動パタ−ン行列Eを得る。
【0054】以下、次のようにする。1フレーム期間T
をJ(但し、J≧N+G)個のスロットに分割し、1フ
レーム期間T=tJ−t0において、t0〜t1、t1
2、t2〜t3、・・・・・・、 N+G-1 〜t N+G 、のタイミン
グで全画素への印加電圧を更新するにおいて、タイミン
グti-1〜tiにおいて、走査線、及び信号電極、個々に
指定された電圧を、しかも全体、同時に、走査電圧及び
信号電圧を印加し、この際、u行目の走査線には、前記
疑似アダマール行列Yのu行目、i列目の数値に比例し
た走査電圧を印加し、番目の信号電極には同一タイミ
ングで前記駆動パタ−ン行列Eのうち、i行目、列目
の数値に比例した信号電圧を印加し、かつ、 N+G 〜t
N+G+1 、t N+G+1 〜t N+G+2 、・・・・・・、tJ-1〜tJ のタイ
ミングにおいて、すべての走査側電極及び信号電極は同
電位にする(休止位相とする)。
【0055】また、この発明は、前述のような駆動法に
おいて、フレーム毎に、走査側電位と信号側電位を反転
させることを提案するものである。
【0056】
【実施例】
(実施例1)以下に本発明のα型駆動法の実施例を述べ
る。ただし、回路はほとんど、論理回路で組まれ、その
概略を(図1)に示す。(図1)はブロック図である。
同図において、1はクロック周波数発生器(演算ブロッ
クよりのフィードバックにより、周波数は制御され
る)、2はM*L−フレーム−バッファメモリー、3は
N*L−フレームーバッファメモリー(変換表示パター
ン行列に対応)、4は演算回路(比例計算等)、5は行
信号発生ROM(アダマール行列発生器に相当)、6は
行信号用レジスター、7は高速メモリーを有するCP
U、8は高速ディジタル−アナログ変換器(DAC)、
9は行側または走査側ドライバー、10は列側または信
号側ドライバー(アナログTFTドライバーを使用)、
11はM行*L列のSTN液晶パネル、12は各ブロッ
クユニットへのクロック信号の伝達を表わす。
【0057】現実には、市販のSTNパネル(M=24
0、L=640)を工夫し、また列側ドライバーは、市
販のアナログ TFT ドライバーを使用した。また、
パネルの行側電圧の発生における比例定数、列側信号演
算の際の比例定数は、独立に固定できるようにした。こ
れらは、液晶パネルのしきい値や表示の規模により、最
適値は異なるようである。
【0058】使ったウオルシュ−アダマール変換行列H
として、256行、256列のアダマール行列である。
従って、N=256である。
【0059】まず、外部から、画像情報が伝達される。
これは、M*L−フレーム−バッファメモリー2に、1
フレーム分、ストアされる。行信号発生ROM5や、行
信号レジスター6、高速メモリーを有するCPU7を使
用して、変換表示パターン行列を発生させ、N*L−フ
レームーバッファメモリー3にストアする。
【0060】次に、CPU7で以下のことを行い、必要
な情報はCPU7内の高速メモリーにストアされる。す
なわち、決められた値Wより絶対値が大なる、変換表示
パターン行列の要素を抽出し、この要素の行番号、列番
号をストアする。(数10)と(数11)に相当する計
算、すなわち、必要なしかも余分のスロット数等を計算
する。このフレームの単位パルスの時間幅が決定され、
クロック周波数発生器1にフィード・バックされる。こ
れの制御は非常に複雑になった。
【0061】疑似アダマールDの発生や駆動パターン行
列Eの等価的な発生は、CPU7によって制御されてい
る。
【0062】応答速度(=応答の立ち上がりに要する時
間+信号のoff後、立ち下がりにかかる時間)が、1
20msの高速STN表示装置において、クロストーク
やフレームレスポンスは大幅に改善出来、従来に比べ
て、コントラストは5倍以上、明るさは2倍程度に改善
出来た。この表示装置は、将来動画表示の可能性を印象
づけるものであった。
【0063】表示の際、時間的にほとんど100%、走
査線、信号線に印加される電圧を監視したところ、従来
に比べて、電圧値は1/2〜1/4になっていた。この
ことと轍をともにしていると推測しているが、表示上、
クロストークは著しく減少した。また、OA表示によく
現われる、縦罫線等、特殊パターンでも、電圧値は大き
く抑えられている。
【0064】また、1フレーム内の走査において、同時
に、しかも瞬間に印加される走査線全体の電圧パターン
において、周波数成分の著しく低いものに対応する走査
線全体への電圧の印加を省略しても、自然画の場合、全
く差し支えなかった。これは、回路構成に対する要求を
著しく緩和するものであった。
【0065】(実施例2)以下に本発明のα型駆動法の
実施例を述べる。ただし、回路はほとんど、論理回路で
組まれ、その概略を(図2)に示す。(図2)はブロッ
ク図である。同図において、13はM*L−フレーム−
バッファメモリー、14はN*L−フレームーバッファ
メモリー(変換表示パターン行列に対応)、15は演算
回路(比例計算等)、16は行信号発生ROM(アダマ
ール行列発生器に相当)、17は行信号用レジスター、
18は高速メモリーを有するCPU、19は高速ディジ
タル−アナログ変換器(DAC)、20は行側または走
査側ドライバー、21は列側または信号側ドライバー
(アナログTFTドライバーを使用)、22はM行*L
列のSTN液晶パネルである。
【0066】現実には、市販のSTNパネル(M=24
0、L=640)を工夫し、また列側ドライバーは、市
販のアナログ TFT ドライバーを使用した。また、
パネルの行側電圧の発生における比例定数、列側信号演
算の際の比例定数は、独立に固定できるようにした。こ
れらは、液晶パネルのしきい値や表示の規模により、最
適値は異なるようである。
【0067】使ったウオルシュ−アダマール変換行列H
として、256行、256列のアダマール行列である。
従って、N=256である。
【0068】1フレームのスロット数ないしデューティ
Jを265とした。まず、外部から、画像情報が伝達さ
れる。これは、M*L−フレーム−バッファメモリー1
2に、1フレーム分、ストアされる。行信号発生ROM
15や、行信号レジスター16、高速メモリーを有する
CPU17を使用して、変換表示パターン行列を発生さ
せ、N*L−フレームーバッファメモリー13にストア
する。
【0069】次に、CPU17で以下のことを行い、必
要な情報はCPU17内の高速メモリーにストアされ
る。すなわち、決められた値Wより絶対値が大なる、変
換表示パターン行列の要素を抽出し、この要素の絶対値
の大きい順に並べ、この要素の行番号、列番号をストア
する。
【0070】CPU17で、(数14)と(数15)に
相当する計算、すなわち、余分なスロット数を9とし
て、この範囲で、絶対値が大なる変換表示パターン行列
の要素を分散させる演算を行う。かくして、この処理を
行う前記要素及び、実際に余分に使うスロット数を決定
する。残余のスロットでは、いわゆる休止位相とされ
る。
【0071】疑似アダマールDの発生や駆動パターン行
列Eの等価的な発生は、CPU7によって制御されてい
る。
【0072】応答速度(=応答の立ち上がりに要する時
間+信号のoff後、立ち下がりにかかる時間)が、1
20msの高速STN表示装置において、クロストーク
やフレームレスポンスは大幅に改善出来、従来に比べ
て、コントラストは5倍以上、明るさは2倍程度に改善
出来た。この表示装置は、将来動画表示の可能性を印象
づけるものであった。
【0073】表示の際、時間的にほとんど100%、走
査線、信号線に印加される電圧を監視したところ、従来
に比べて、電圧値は1/2〜1/4になっていた。この
ことと轍をともにしていると推測しているが、表示上、
クロストークは著しく減少した。また、OA表示によく
現われる、縦罫線等、特殊パターンでも、電圧値は大き
く抑えられている。
【0074】また、1フレーム内の走査において、同時
に、しかも瞬間に印加される走査線全体の電圧パターン
において、周波数成分の著しく低いものに対応する走査
線全体への電圧の印加を省略しても、自然画の場合、全
く差し支えなかった。これは、回路構成に対する要求を
著しく緩和するものであった。
【0075】本実施例では、いわゆる単連のマトリクス
表示装置について、述べたが、例えば、いわゆる2連マ
トリクス表示装置については、このうちの単連づつ、本
発明を実施すればよいことは勿論である。
【0076】
【発明の効果】本発明は、液晶表示装置に限らず、類似
の原理に基づくマトリクス型の表示装置には、適用可能
であり、産業上の価値は大なるものがある。
【図面の簡単な説明】
【図1】本発明を実現するための、システムのブロック
【図2】本発明を実現するための、システムのブロック
【符号の説明】
1 クロック周波数発生器 2 M*L−フレーム−バッファメモリー 3 N*L−フレームーバッファメモリー 4 演算回路(比例計算等) 5 行信号発生ROM(アダマール行列発生器に相当) 6 行信号用レジスター 7 高速メモリーを有するCPU 8 高速ディジタル−アナログ変換器(DAC) 9 行側または走査側ドライバー 10 列側または信号側ドライバー(アナログTFTド
ライバーを使用) 11 M行*L列のSTN液晶パネル 12 各ブロックユニットへのクロック信号の伝達表現 13 M*L−フレーム−バッファメモリー 14 N*L−フレームーバッファメモリー 15 演算回路(比例計算等) 16 行信号発生ROM(アダマール行列発生器に相
当) 17 行信号用レジスター 18 高速メモリーを有するCPU 19 高速ディジタル−アナログ変換器(DAC) 20 行側または走査側ドライバー 21 列側または信号側ドライバー(アナログTFTド
ライバーを使用) 22 M行*L列のSTN液晶パネル

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】走査線の全本数をMとするとき、NをMと
    等しいか、より大きい正の整数とし、N次の正方ユニタ
    リー行列であるウオルシュ−アダマール変換行列Hの発
    生器を備え、1フレームの表示パタ−ンに対応するN行
    M列の行列Aを行列Aの行及び列が、マトリクス表示装
    置の行及び列に、順に対応するように、しかも、ON画
    素には−1が、OFF画素には1が対応するように、し
    かも必要に応じてダミー行を挿入することにより定義
    し、 【数1】 H・A=R の如く、このウオルシュ−アダマール変換行列Hで変換
    して変換表示パタ−ン行列Rを得、この変換表示パタ−
    ン行列Rの各要素(,p)のうち、その絶対値AR qp
    が所定の大きさWを越える要素を抽出し、同一行に該当
    要素が複数個あれば、最大のもの1個を選び、該当絶対
    値を、AR F1 、AR F2 ・・・・・・ 、AR Fd とし、そのよう
    な行の番号をF1、F2、・・・・・・、Fdとし、 【数2】 ARFb/(k√(Z))≦W なるZの最小正整数をLFbとする。 ただし、kはZ及び液晶パネルの関数であるが、1に等
    しいとして差し支えなかった。 が成立する、 Fe を決定し、このような Fe を、LF1
    ・・・・・・、LFdのd個とする時、 【数3】 LF1+LF2+……+LFd=S で、Sを決定し、 ウオルシュ−アダマール変換行列HのFb列目すべての
    要素を、k√L Fb で除した値に置換し、そのあと更に、
    置換した同一列を、Fb−1回、任意の箇所に独立した
    列として加え、この操作をF1、F2、・・・・・・、
    dと繰り返し、N行、N+S列の疑似アダマール
    行列Yを得、さらに対応して、変換表示パタ−ン行列
    b行目すべてを、 【数4】 行の変換した各要素=R(Fb,p)/(k√
    (LFb)) kについては(数2)と同じ で変換し、そのあと更に、変換した同一行を、LFb−1
    回、前述の疑似アダマール行列Yを得る際に行ったのと
    行番号が対応するように独立した行として加え、この操
    作をF1 行目、F2 行目、・・・・・・、F d 行目と繰り返し、
    N+S行、N列の駆動パタ−ン行列Eを得、1フレーム
    期間TをN+S個のスロットに分割し、1フレーム期間
    T= N+S −t0において、t0〜t1、t1〜t2、t2
    3、・・・・・・、 N+S-1 〜t N+S 、のタイミングで全画素
    への印加電圧を更新するにおいて、タイミングti-1
    iにおいて、走査線、及び信号電極、個々に指定され
    た電圧を、しかも全体、同時に、走査電圧及び信号電圧
    を印加し、この際、u行目の走査線には、前記疑似アダ
    マール行列Yのu行目、i列目の数値に比例した走査電
    圧を印加し、番目の信号電極には同一タイミングで前
    記駆動パタ−ン行列Eのうち、i行目、列目の数値に
    比例した信号電圧を印加することを特徴とするマトリク
    ス型単純液晶表示装置の駆動法。
  2. 【請求項2】走査線の全本数をMとするとき、NをMと
    等しいか、より大きい正の整数とし、N次の正方ユニタ
    リー行列であるウオルシュ−アダマール変換行列Hに
    応する発生器を備え、かつ、1フレーム期間T中のスロ
    ット数、ないしデューティーをJとするとき、JをNよ
    大なる正の整数とし、1フレームの表示パタ−ンに対
    応するN行M列の行列Aを行列Aの行及び列が、マトリ
    クス表示装置の行及び列に、順に対応するように、しか
    も、ON画素には−1が、OFF画素には1が対応する
    ように、しかも必要に応じてダミー行を挿入することに
    より定義し、 【数5】 H・A=R の如く、このウオルシュ−アダマール変換行列Hで変換
    して変換表示パタ−ン行列Rを得、この変換表示パタ−
    ン行列Rの各要素(,p)のうち、その絶対値AR qp
    が所定の大きさWを越える要素を抽出し、同一行に該当
    要素が複数個あれば、最大のもの1個を選び、該当絶対
    値を、大きさの順に大きい方からAR F1 、AR F2 ・・・・
    ・・ 、AR Fd とし、そのような行の番号をF1、F2、・・・・
    ・・、Fdとし、 【数6】 ARFb/(k√(Z))≦W なるZの最小正整数をLFbとする。 ただし、kはZ及び液晶パネルの関数であるが、1に等
    しいとして、差し支えなかった。 が成立する、LFbを決定し、このようなLFbを、LF1
    ・・・・・・、LFdのd個とする時、 【数7】 (LF1−1)+(LF2−1)+……+(LFb−1)+N
    ≦J なるbの最大整数をCとする。 (LF1−1)+(LF2−1)+……+(LFb−1)=G なるCとGを決定し、ウオルシュ−アダマール変換行列
    HのFb列目すべての要素を、k√L Fb で除した値に置
    換し、そのあと更に、置換した同一列を、Fb−1回、
    任意の箇所に独立した列として加え、この操作をF1
    、F2 列目、・・・・・・Fc 列目と繰り返し、N行、N+G
    列の疑似アダマール行列Yを得、さらに対応して、変換
    表示パタ−ン行列Rの1 行目、F 2 行目、・・・・・・、Fc
    行目を、 【数8】 行の変換した各要素=R(Fb,p)/(k√(LFb)) kについては(数2)と同じ で変換し、そのあと更に、変換した同一行を、LFb−1
    回、前述の疑似アダマール行列Yを得る際に行ったのと
    行番号が対応するように独立した行として加え、この操
    作をF1 行目、F2 行目、・・・・・・Fc 行目と繰り返し、N
    +G行、N列の駆動パタ−ン行列Eを得、 1フレーム期間TをJ(但し、J≧N+G)個のスロッ
    トに分割し、1フレーム期間T=tJ−t0において、t
    0〜t1、t1〜t2、t2〜t3、・・・・・・、 N+G-1
    N+G 、のタイミングで全画素への印加電圧を更新する
    において、タイミングti-1〜tiにおいて、走査線、及
    び信号電極、個々に指定された電圧を、しかも全体、同
    時に、走査電圧及び信号電圧を印加し、この際、u行目
    走査線には、前記疑似アダマール行列Yのu行目、i
    列目の数値に比例した走査電圧を印加し、番目の信号
    電極には同一タイミングで前記駆動パタ−ン行列Eのう
    ち、i行目、列目の数値に比例した信号電圧を印加
    し、かつ、 N+G 〜t N+G+1 、t N+G+1 〜t N+G+2 、・・・・・
    ・、tJ-1〜tJ のタイミングにおいて、すべての走査側
    電極及び信号電極は同電位にすることを特徴とするマト
    リクス型単純液晶表示装置の駆動法。
  3. 【請求項3】フレーム毎に、走査側電位と信号側電位を
    反転させることを特徴とする請求項1または2のマトリ
    クス型単純液晶表示装置の駆動法。
JP4178026A 1992-07-06 1992-07-06 マトリクス型単純液晶表示装置の駆動法 Expired - Lifetime JP2671719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4178026A JP2671719B2 (ja) 1992-07-06 1992-07-06 マトリクス型単純液晶表示装置の駆動法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4178026A JP2671719B2 (ja) 1992-07-06 1992-07-06 マトリクス型単純液晶表示装置の駆動法

Publications (2)

Publication Number Publication Date
JPH0651717A JPH0651717A (ja) 1994-02-25
JP2671719B2 true JP2671719B2 (ja) 1997-10-29

Family

ID=16041290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4178026A Expired - Lifetime JP2671719B2 (ja) 1992-07-06 1992-07-06 マトリクス型単純液晶表示装置の駆動法

Country Status (1)

Country Link
JP (1) JP2671719B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69416441T2 (de) * 1993-04-22 1999-10-07 Matsushita Electric Ind Co Ltd Ansteuervorrichtung für Flüssigkristall-Anzeige
US5805130A (en) * 1994-04-27 1998-09-08 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
JP3428786B2 (ja) * 1995-10-05 2003-07-22 シャープ株式会社 表示装置の駆動方法および液晶表示装置
GB9923292D0 (en) * 1999-10-01 1999-12-08 Varintelligent Bvi Ltd An efficient liquid crystal display driving scheme using orthogonal block-circulant matrix

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422856A (en) * 1977-07-22 1979-02-21 Kokusai Electric Co Ltd Method of detecting position of moving body
JPS6315596A (ja) * 1986-07-08 1988-01-22 Nec Corp 交換機のタイムスロツト割付方式

Also Published As

Publication number Publication date
JPH0651717A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
KR100246150B1 (ko) 액정 디스플레이 장치 및 그 구동 방법
US6911784B2 (en) Display apparatus
JP2003308048A (ja) 液晶表示装置
KR100517153B1 (ko) 화상 표시 장치 및 화상 표시 방법, 및 화상 표시프로그램을 기록한 기록 매체
JPH05341734A (ja) 液晶表示装置
JP2671719B2 (ja) マトリクス型単純液晶表示装置の駆動法
US5659331A (en) Apparatus and method for driving multi-level gray scale display of liquid crystal display device
JP3943605B2 (ja) 多階調表示装置
JP2003186452A (ja) 液晶表示パネルの階調駆動方法
JP2568790B2 (ja) マトリクス型表示装置の駆動法
JP3181771B2 (ja) 液晶パネルの駆動方法
Ruckmongathan et al. Integer wavelets for displaying gray shades in RMS responding displays
JP3526471B2 (ja) 多階調表示装置
JP3555980B2 (ja) 液晶表示装置の列信号形成方法
JPH1049108A (ja) 液晶表示装置の階調表示方法
JP2004126626A (ja) 多階調表示装置
JPH06332409A (ja) 液晶表示装置
JPH07334117A (ja) 多階調表示装置および多階調表示方法
JP4133079B2 (ja) 液晶表示装置の駆動方法および駆動回路
JP3142488B2 (ja) 単純マトリクス型液晶表示装置の駆動方法
JPH06347751A (ja) マトリクス型表示装置
JP2945241B2 (ja) 階調表示マトリクス型表示装置の駆動法
JPH0651718A (ja) 階調表示マトリクス型表示装置の駆動法
JPH0736015A (ja) マトリクス型表示装置の駆動法
JPH06347757A (ja) 液晶素子等の駆動方法と駆動回路及び表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 15

EXPY Cancellation because of completion of term