JP4133079B2 - 液晶表示装置の駆動方法および駆動回路 - Google Patents
液晶表示装置の駆動方法および駆動回路 Download PDFInfo
- Publication number
- JP4133079B2 JP4133079B2 JP2002221893A JP2002221893A JP4133079B2 JP 4133079 B2 JP4133079 B2 JP 4133079B2 JP 2002221893 A JP2002221893 A JP 2002221893A JP 2002221893 A JP2002221893 A JP 2002221893A JP 4133079 B2 JP4133079 B2 JP 4133079B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- pwm
- output
- column
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、複数ライン同時選択法によって液晶表示装置を駆動する駆動方法およびその駆動方法を用いた駆動回路に関する。特に、消費電流の増大とクロストークの増大を抑制できる液晶表示装置の駆動方法および駆動回路に関する。
【0002】
【従来の技術】
液晶表示装置は、軽量・小型という特性を生かして、携帯電話機や携帯情報端末等の携帯端末に広く適用されている。液晶表示装置には、主として、パッシブ駆動されるSTN液晶素子を使用したものと、TFTを備えたアクティブマトリックス液晶素子を使用したものとがあるが、STN液晶素子は、アクティブマトリックス液晶素子に比べて、製造工程が短く、簡単な素子構造を持ち、低コストで生産できるという利点がある。
【0003】
携帯端末においても、カラー表示や簡単な動画表示を行うことが望まれている。そのため、高速応答することと階調表示ができる液晶表示装置が要求される。
【0004】
アクティブマトリックス液晶素子では、比較的高速な応答特性が得られる。一方、STN液晶素子では、駆動方式として、APT(Alto Pleshko Technique)やIAPT(Improved APT)などの線順次駆動法が用いられるのが一般的である。線順次駆動法は、オンレベル/オフレベルを簡単に発生できるためマルチプレクス駆動として有効であるが、STN液晶素子を高速応答させるには限界がある。
【0005】
STN液晶素子をより高速に駆動するための駆動方法として、複数ライン同時選択法(マルチラインアドレッシング法:MLA法)がある。MLA法は、複数の走査電極(行電極)を一括して選択して駆動する方法である。MLA法では、データ電極(列電極)に供給される列表示パターンを独立に制御するために、同時に駆動される各行電極には、所定の電圧パルス列が印加される。
【0006】
各行電極に印加される電圧パルス電圧群(選択パルス群)は、L行K列の行列で表すことができる。以下この行列を選択行列という。Lは同時選択数である。電圧パルス電圧群は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。各行列内の各行ベクトルは互いに直交している。
【0007】
直交行列において、各行は液晶表示装置の各ラインに対応する。例えば、L本の選択ライン中の第1番目のラインに対して、選択行列の第1行目の要素が適用される。すなわち1列目の要素、2列目の要素の順に選択パルスが、第1番目の行電極に印加される。
【0008】
図15は、列電極に印加される電圧波形のシーケンスの決め方を示す説明図である。図15において、(a)は選択行列および表示データの例、(b)は列表示パターンと電圧パターンの例、(c)は列電極i,jの電圧波形例を示す。ここでは、図15(a)に示すように、画素として4行2列、選択行列として4行4列の直交行列を例にとる。図15(a)に示す選択行列において、「1」は正の選択パルス、「0」は負の選択パルスを意味する。
【0009】
列電極i,jにおいて表示されるべき表示データが図15(a)の右側に示すようになっているとする。図15(a)において、白丸は点灯であること、黒丸は消灯であることを示す。すると、列表示パターンは、図15(b)に示すようなベクトル(d)で表される。図15(b)に示すベクトル(d)では、「1」はオン表示に対応し、「0」はオフ表示に対応する。
【0010】
列電極i,jに順次印加されるべき電圧レベルは、図15(b)に示すベクトル(v)のようになる。このベクトルは、列表示パターンとそれに対応する行選択パターン(選択行列における列)とについてビットごとに排他的論理和をとり、それらの結果の和をとったものに対応する。図15(c)は、図15(b)に示したベクトル(v)に対応した列電極i,jの電圧波形を示すタイミング図である。図15(c)において、縦軸は列電極に印加される電圧(列電圧)を示し、横軸は時間を示している。ここで、「0」は−2Vc、「1」は−Vc、「2」は0、「3」は+Vc、「4」は+2Vcに対応している。
【0011】
このような駆動方法によると、液晶のフレーム応答を抑制し、その結果、高速応答と高コントラストとを同時に達成できる。すなわち、単純マトリックス表示装置において従来駆動表示では困難とされていた高品位の画像提供が可能になる。
【0012】
MLA法によって液晶表示装置を駆動する場合、列表示パターンおよび行選択パターンにおけるオンオフ表示および選択パターンを「1」と「0」とで表すと、列電極に印加される電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに排他的論理和をとり、それらの結果の和をとったものに対応する。
【0013】
従って、列電圧のレベル数は、同時選択されるライン数がLのときL+1となる。例えば、選択行列として図15(a)に示す4行4列の直交行列を用いた場合には、同時選択ライン数は4なので印加電圧レベル数は5である。具体的には、図15(c)に示すように、(−2Vc,−Vc,0,+Vc,+2Vc)の5種類のレベルが列電極i,jに印加されることになる。
【0014】
アクティブマトリクス駆動法では、中間調表示を行うために、振幅変調を用いて中間電圧を比較的容易に発生することができる。しかし、パッシブ駆動法では、単純に振幅変調を行うと線順次駆動における非選択時の電圧変動が生じて、非表示部分にオン表示またはオフ表示に応じた電圧とは異なる不正電圧が印加されてしまう。そこで、種々の中間電圧を発生させるための手法が用いられている。
【0015】
以下、MLA法に対してパルス幅変調方式による階調方法(以下、PWM法という。)を適用した場合の駆動方法について説明する。まず、一般的なPWM法の例を図16に示す。図16において「1」はオン表示、「0」はオフ表示に対応する。
【0016】
図16に示すように、例えば、選択期間(T)を5つ分割期間(T0〜T4)に等分に分割する。階調レベル5/5はT0〜T4の期間オン表示を行い、階調レベル0/5ではT0〜T4の期間オフ表示を行う。そして、階調レベル1/5,2/5,3/5,4/5ではオン表示とオフ表示の期間を混在させることによって中間レベルの階調を表示する。このように5分割した場合には6レベルの階調を表示できる。
【0017】
次に、MLA法においてPWM法によって階調表示を行う方法について説明する。図17において、(a)は1列分の表示データの例、(b)は各分割期間T0〜T4における列電極への印加電圧パターンの例、(c)は選択行列の例を示す。
【0018】
図17(c)に示す選択行列の2列目(R2)を行選択パターンとして使用している期間を考える。期間T0では列表示パターン(1,1,1,1)と行選択パターンとの各ビットの排他的論理和の和は「1」である。期間T1では列表示パターン(1,1,0,1)と行選択パターンとの各ビットの排他的論理和の和は「2」である。期間T2では列表示パターン(1,0,0,1)と行選択パターンとの各ビットの排他的論理和の和は「1」である。期間T3では列表示パターン(1,0,0,0)と行選択パターンとの各ビットの排他的論理和の和は「2」である。期間T4では列表示パターン(0,0,0,0)と行選択パターンとの各ビットの排他的論理和の和は「3」である。従って、列電極に順次印加されるべき電圧レベルは、(1,2,1,2,3)となる。図17(d)は列電極の電圧波形を示すタイミング図である。(d)において、縦軸は列電圧を示し、横軸は時間を示している。
【0019】
【発明が解決しようとする課題】
図17(d)に示すように、MLA法に対してPWM法を適用した場合には、1選択期間における列電極の電圧波形において列電圧の変化点が多くなってしまう。このため、クロストークが大きくなるという課題がある。また、列電圧の変化点が多くなってしまうことから、消費電流が増大してしまうという課題もある。
【0020】
そのような課題を解決するために、WO00/02185公報には、MLA法に対してPWM法を適用した場合に、1選択期間をそれぞれに重み付けが付けられた複数の分割期間に分割し、表示データの階調に応じたデータをそれぞれの分割期間に対応して生成する液晶表示装置の駆動方法が開示されている。その駆動方法を従来駆動法とする。図18は、従来駆動法を8階調レベルの場合に適用したときに想定しうる電圧波形を説明するための説明図である。
【0021】
図18において、(a)は階調レベル2/7(0〜7の8階調レベルのうちの下から3番目の階調レベル)の4行3列の表示データ例、(b)は1選択期間中の各分割期間に割り当てられたデータの例、(c)は選択行列の例を示す。従来駆動法では、1選択期間を、階調レベルを2進数表現した場合のビット数n(この例ではn=3)の期間に分割する。そして、最初の分割期間に「1(2の0乗)」の重みを付ける。また、次の分割期間に「2(2の1乗)」の重みを付ける。さらに、その次の分割期間に「4(2の2乗)」の重みを付ける。そして、階調レベルに応じて、各分割期間にデータを割り当てる。この場合には、階調レベルは「2」であるから、「2(2の1乗)」の重みが付けられた分割期間に「1」が割り当てられる。また、各分割期間における列表示パターンと行選択パターンとの各ビットの排他的論理和の和に応じたレベルの電圧を列電極に印加する。
【0022】
さらに、従来駆動例では、1選択期間毎に、重みが付けられた各分割期間の順序を逆にする。ある選択期間において、「1」の重みが付けられた分割期間、「2」の重みが付けられた分割期間、「4」の重みが付けられた分割期間の順に各分割期間が設定されていると、次の選択期間では、「4」の重みが付けられた分割期間、「2」の重みが付けられた分割期間、「1」の重みが付けられた分割期間の順に各分割期間が設定される。
【0023】
従来駆動例では、選択期間を重み付けされた複数の分割期間に分割することによって、および、重み付けされた各分割期間の順序を1選択期間毎に逆にすることによって、駆動波形における変化点数を減少させる。その結果、駆動波形における周波数成分のばらつきが減少する。
【0024】
しかし、表示データが階調レベル2/7のデータである場合には、列電極に印加される電圧波形は図18(d)に示すようになる。すなわち、駆動波形における変化点数はさほど減少していない。つまり、階調レベルが2/7のような場合には、従来駆動法では、駆動波形における変化点数を減少させることが実現されていない。
【0025】
そこで、本発明は、MLA法に対してPWM法を適用した場合に、消費電流の増大とクロストークの増大をより効果的に抑制でき、さらには駆動回路の回路規模の増大をより効果的に抑制できる液晶表示装置の駆動方法および駆動回路を提供することを目的とする。
【0026】
【課題を解決するための手段】
本発明の態様1の液晶表示装置の駆動方法は、1選択期間をそれぞれに重み付けが付けられた複数の重み付け期間に分割し、表示データの階調に応じたデータをそれぞれの重み付け期間に対応して生成し、それぞれの重み付け期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力することを特徴とする。なお、得られる列電圧に応じた各値が既に昇順または降順になっている場合には、既に並べ替えがなされていることになる。
【0027】
態様2の液晶表示装置の駆動方法は、態様1の駆動方法において、それぞれの重み付け期間に、1選択期間を階調数に応じて分割した場合の分割期間の数が(2の累乗−1)であるときには、それぞれの重み付け期間に対する重み付けの和が分割期間の数に相当するように、2のn乗(nは0または正の整数)の重み付けを付けることを特徴とする。
【0028】
態様3の液晶表示装置の駆動方法は、態様1の駆動方法において、1選択期間を階調数に応じて分割した場合の分割期間の数が(2の累乗−1)でない場合には、2のn乗(nは0または正の整数)の重み付けを付けた複数の重み付け期間と、それらの重み付け期間に対する重み付けの和を分割期間の数から引いた分について2のm乗(mはnより大きくない0または正の整数)の重み付けを付けた重み付け期間とを設定することを特徴とする。
【0029】
態様4の液晶表示装置の駆動方法は、態様2または態様3の駆動方法において、1選択期間を等分に分割して、それぞれの分割期間とすることを特徴とする。
【0030】
本発明の態様5の液晶表示装置の駆動回路は、それぞれに重み付けが付けられた1選択期間における複数の重み付け期間のそれぞれに対応して設けられ、対応する重み付け期間における表示データの階調に応じたデータと直交行列の成分とから列電圧に応じた値を演算する演算手段と、演算手段の演算値の発生数を計数する計数手段と、計数手段の計数結果にもとづいて列電圧に応じた値を昇順または降順に出力する列電圧値出力手段とを備えたことを特徴とする。このような構成によれば、列電圧に応じた値を昇順または降順に並べ替えて出力することによって消費電流の増大とクロストークの増大を抑制でき、さらには、1選択期間をそれぞれに重み付けが付けられた複数の重み付け期間を設けることによって、駆動回路の回路規模の増大を抑制できる。
【0031】
態様6の液晶表示装置の駆動回路は、態様5の駆動回路において、直交行列が実際に表示しないダミーラインに対応した行を含み、演算手段が、1選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行うことを特徴とする。直交行列がダミーラインに対応した行を含む場合には、列電圧の数(種類)を低減できるので消費電流の増大とクロストークの増大をさらに効果的に抑制できるとともに、駆動回路の回路規模の増大をさらに効果的に抑制できる。
【0032】
【発明の実施の形態】
(実施の形態1)
以下、この発明の実施の形態について説明する。図1は、この発明による液晶表示装置の駆動回路の実施の形態1の構成例を示すブロック図である。図1に示す構成は、同時選択数を4とし、MLAの1選択期間を7つの期間に等分に分割した上で、重みを付けた重み付け期間を設定してPWM法を実現する場合の構成例である。従って、図1に示す駆動回路を用いた場合には、8階調表示を行うことができる。
【0033】
なお、1選択期間を分割する際に、分割された各期間は等分またはほぼ等分に分割された均等期間またはほぼ均等期間であることが好ましいが、場合によっては、非等分であってもよい。
【0034】
図2は、表示データが格納されるビットマップメモリ31と駆動回路102C1〜102Cnの接続例を示すブロック図である。図2に示す例では、4ライン,C1〜Cnのn列分の表示データを記憶できる例を示す。そして、ビットマップメモリ31の各列に対応した駆動回路であるMLAD102C1,・・・,102Cnが接続されている。各MLAD102C1,・・・,102Cnは、それぞれ、図1に示すように構成されている。
【0035】
ここで、MLA法に8階調表示を行うことができるPWM法を適用した場合の各期間の階調データ(PWM成分)について説明する。図3は、8階調表示を行う場合の説明図である。図3において、(a)は1列分の表示データの例を示す説明図、(b)は1選択期間(T)が7つの期間に等分された場合の各期間T0〜T6における列電極への印加電圧パターンの例およびMLA演算結果を示す説明図、(c)は選択行列の例を示す説明図、(d),(e)は列電極の電圧波形を示すタイミング図である。以下、各期間T0〜T6をPWM期間とも呼ぶ。
【0036】
図4は、図3に示すPWM法を実現するための駆動回路の一例を示すブロック図であるが、図4に示す例は、図1に示す本発明によるMLAD102Cに対する比較例である。比較例としてのMLAD103において、階調処理回路であるGDATP11は、表示データから各PWM期間T0〜T6の階調データ(PWM成分)を生成する。
【0037】
また、MLA演算を行うハードウェア回路であるMLAC120C0,120C1,120C2,120C3,120C4,120C5,120C6は、各PWM期間T0〜T6に対応して設けられ、それぞれ、GDATP11から出力される各PWM期間T0〜T6のPWM成分と、選択行列保持を行うRSELR15から出力される行選択パターンの成分とからMLA演算を行う。すなわち、MLAC120C0〜120C6は、それぞれ、各PWM成分と選択行列の成分との排他的論理和を算出して算出結果を加算するというMLA演算を行い、加算結果を出力する。従って、MLAC120C0〜120C6から「0」〜「4」のいずれかが出力される。MLAC120C0〜120C6から出力される加算結果は、列電圧のレベルを示す値である。
【0038】
計数を行う回路であるCNT13は、各MLAC120C0〜120C6から出力される「0」〜「4」のそれぞれの個数を計数し計数結果(「0」〜「4」のそれぞれの個数(0〜7の8値のうちのいずれか))を比較を行う回路であるCMP14に出力する。CMP14は、CNT13から出力された計数結果を、CYCT16から出力されるサイクル信号に従って、列電圧を発生する列電圧発生回路(図示せず)に出力する。サイクル信号は、1選択期間における各PWM期間T0〜T6のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として0〜6を示す信号が順に繰り返し出力される。
【0039】
GDATP11は、ラインLn(本例ではnは0〜3)の表示データを入力する毎に、入力した表示データに対応した各PWM期間T0〜T6のPWM成分を生成する。そして、PWM成分の各要素を対応するMLAC120C0〜120C6に出力する。表示データが図3の(a)に示すようであるとすると、図3の(b)に示すPWM期間T0のPWM成分がMLAC120C0に出力され、PWM期間T1のPWM成分がMLAC120C1に出力され、PWM期間T2のPWM成分がMLAC120C2に出力され、PWM期間T3のPWM成分がMLAC120C3に出力される。また、PWM期間T4のPWM成分がMLAC120C4に出力され、PWM期間T5のPWM成分がMLAC120C5に出力され、PWM期間T6のPWM成分がMLAC120C6に出力される。
【0040】
そして、RSELR15は、GDATP11から各MLAC120C0〜120C6にラインLnのPWM成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図3(c)に示すR2の行選択パターンを使用している場合には、RSELR15は、GDATP11から各MLAC120C0〜120C6にラインL0のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL0に対応した成分である「1」を出力し、GDATP11から各MLAC120C0〜120C6にラインL1のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL1に対応した成分である「0」を出力する。同様に、GDATP11から各MLAC120C0〜120C6にラインL2,L3のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL2,L3に対応した成分を出力する。
【0041】
各MLAC120C0〜120C6は、GDATP11から出力されたPWM成分と行選択パターンの成分とについてMLA演算を行い、演算結果をCNT13に出力する。例えば、各MLAC120C0〜120C6は、GDATP11からラインL0のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL0の成分が出力されている。各MLAC120C0〜120C6は、ラインL0のPWM成分と行選択パターンにおけるラインL0の成分との排他的論理和を算出し算出結果を記憶する。また、各MLAC120C0〜120C6は、GDATP11からラインL1のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL1の成分が出力されている。各MLAC120C0〜120C6は、ラインL1のPWM成分と行選択パターンにおけるラインL1の成分との排他的論理和を算出し算出結果を記憶する。同様に、各MLAC120C0〜120C6は、GDATP11からラインL2,L3のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL2,L3の成分が出力されている。各MLAC120C0〜120C6は、ラインL2,L3のPWM成分と行選択パターンにおけるラインL2,L3の成分との排他的論理和を算出し算出結果を記憶する。各MLAC120C0〜120C6は、記憶された各値を加算する。そして、加算結果をMLA演算結果(列電圧のレベルを示す値)としてCNT13に出力する。
【0042】
行選択パターンが図3の(c)に示す選択行列のうちのR2であったとすると、MLAC120C0は列電圧のレベルを示す値として「1」をMLA演算結果として出力し、MLAC120C1は「2」を出力し、MLAC120C2は「1」を出力し、MLAC120C3は「1」を出力する。また、MLAC120C4は「2」を出力し、MLAC120C5は「1」を出力し、MLAC120C6は「3」を出力する。
【0043】
従って、CNT13は、「4」について0、「3」について1個、「2」について3個、「1」について3個、「0」について0を示す信号をCMP14に出力する。各MLAC120C0〜120C6の演算結果をそのまま列電圧発生器に出力すると、図3(d)に示すような電圧が列電極に印加される。
【0044】
しかし、図4に示す比較例におけるMLAD103では、CMP14が、サイクル信号が「0」を示すと、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「1」を出力する。また、サイクル信号が「1」を示すと、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。同様に、サイクル信号が「2」,「3」,「4」,「5」,「6」を示すと、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。従って、図3(e)に示すように、列電圧の変化点が生ずる回数が低減される。その結果、消費電流の増大とクロストークの増大が抑制される。
【0045】
図4に示す比較例におけるMLAD103は消費電流の増大とクロストークの増大とを抑制できるが、回路規模が大きくなる。PWM期間T0〜T6に応じた数だけMLAC120C0〜120C6が設けられるので、1選択期間の分割数が多くなると、MLACの数は膨大な数になる。図4に示す比較例におけるMLAD103では、例えば、ラインL0〜L3の表示データがそれぞれ1選択期間に一度だけメモリから読み出され、GDATP11が読み出された表示データにもとづいてPWM期間T0〜T6に応じたPWM成分を生成して、各PWM成分を対応するMLAC120C0〜120C6に与え、1選択期間分(PWM期間T0〜T6分)のMLA演算を行っている。しかし、各PWM期間T0〜T6毎にメモリから同一データを読み出し、各PWM期間T0〜T6についてのMLA演算を時間的にシリアルに実行するようにすれば、1つだけMLACを設ければよいことになる。
【0046】
しかし、そのような構成をとった場合には、メモリを頻繁にアクセスするので、消費電流が増大してしまう。すなわち、携帯端末に搭載する液晶表示装置に用いることが困難になる。
【0047】
そこで、以下に説明するように、MLACに重み付けを行ってMLACの回路数を低減するようにする。図5は、MLA演算回路になされる重み付けを説明するための説明図である。図5において、(a)は上述した比較例のMLAD103が実行する駆動制御に対応した各PWM期間(分割期間)T0〜T6を示す。また、(b)は、本実施の形態のMLAD102Cが実行する駆動制御に対応した各PWM期間(0)〜(2)およびMLA演算結果を示す。ここで、重み付け期間であるPWM期間(0)〜(2)の長さは均等ではなく、時間的に重み(Wt.)が付けられている。よって、PWM期間(0)〜(2)を重み付けされたPWM期間(または重みが付けられた複数の重み付け期間)と呼ぶことにする。ここで、重み付け期間であるPWM期間(0)〜(2)の長さは均等ではなく、時間的に重み(Wt.)が付けられている。よって、PWM期間(0)〜(2)を重み付けされたPWM期間(または重みが付けられた複数の重み付け期間)と呼ぶことにする。具体的には、(b)に示す重み付けされたPWM期間(0)の長さは、1選択期間(T)を7等分期間(分割期間T0〜T6)に分割した場合の分割期間1つ分の長さに相当する。また、(b)に示す重み付けされたPWM期間(1)の長さは分割期間2つ分の長さに相当し、(b)に示す重み付けされたPWM期間(2)の長さは分割期間4つ分の長さに相当する。
【0048】
図5(b)の記載からわかるように、PWM法によって8階調表示を行う場合には、1選択期間は3つのMLAC120C0〜120C2で構成することができる。図1に示す本発明の実施の形態1のMLAD102CにおけるMLAC120C0には「1(2の0乗)」の重み付けがなされ、MLAC120C1には「2(2の1乗)」の重み付けがなされ、MLAC120C2には「4(2の2乗)」の重み付けがなされている。すなわち、それぞれ、2の累乗の重みが付けられている。なお、MLAC120C0〜120C2は重み付けされたPWM期間(0)〜(2)に対応しているので、PWM期間(0)〜(2)に重みが付けられているということは、MLAC120C0〜120C2の重みが付けられていることでもある。
【0049】
重み付けは、MLACが出力した列電圧のレベルを示す値に応じた列電圧が出力されるPWM期間(重み付けがなされていない分割期間の方のPWM期間)に対応する。すなわち、「1」の重み付けがなされたMLAC120C0から出力される列電圧のレベルを示す値に応じた列電圧が1つのPWM期間において列電圧発生回路に出力され、「2」の重み付けがなされたMLAC120C1から出力される列電圧のレベルを示す値に応じた列電圧が2つのPWM期間において列電圧発生回路に出力され、「4」の重み付けがなされたMLAC120C2から出力される列電圧のレベルを示す値に応じた列電圧が4つのPWM期間において列電圧発生回路に出力される。
【0050】
ここで、図1に示す本発明の実施の形態1のMLAD102Cの構成を説明する。図1に示すように、MLAD102Cにおいて、GDATP21は、表示データから重み付けされた各PWM期間(0)〜(2)の階調データ(PWM成分)を生成する。図1において、重み付けされた各PWM期間(0)〜(2)の階調データが、D(0),D(1),D(2)で示されている。ただし、本実施の形態では、図5(b)に示すように、メモリから入力した2進数で表されている表示データをそのまま出力することで、PWM成分が生成されていることになる。
【0051】
また、MLAC120C0,120C1,120C2は、重み付けされた各PWM期間(0)〜(2)に対応して設けられ、それぞれ、GDATP21から出力される重み付けされた各PWM期間(0)〜(2)のPWM成分と、RSELR15から出力される行選択パターンの成分とからMLA演算を行う。すなわち、MLAC120C0〜120C2は、それぞれ、各PWM成分と選択行列の成分との排他的論理和を算出して算出結果を加算し(MLA演算)、加算結果を出力する。従って、MLAC120C0〜120C2から「0」〜「4」のいずれかが出力される。MLAC120C0〜120C2から出力される加算結果は、列電圧のレベルを示す値である。
【0052】
さらに、CNT13は、各MLAC120C0〜120C2から出力される「0」〜「4」のそれぞれの個数を計数し計数結果(「0」〜「4」のそれぞれの個数(0〜7の8値のうちのいずれか))をCMP14に出力する。CMP14は、CNT13から出力された計数結果を、CYCT16から出力されるサイクル信号に従って、列電圧を発生する列電圧発生回路(図示せず)に出力する。サイクル信号は、1選択期間における各PWM期間T0〜T6のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として0〜6を示す信号が順に繰り返し出力される。
【0053】
なお、各演算手段は、重み付けされた各PWM期間に対応して設けられている各MLAC120C0〜120C2で実現され、各演算手段から出力される演算値(本例では0〜4のいずれか)の発生数を計数する計数手段は、CNT13で実現され、列電圧値出力手段は、CMP14およびCYCT16で実現されている。また、この例では、GDATP21、MLAC120C0〜120C2、CNT13、CMP14、RSELR15およびCYCT16は、クロック信号に従って動作する。また、サイクル信号が示す値をサイクル値と呼ぶ。
【0054】
また、本実施の形態では、CNT13からCMP14に、5レベルの列電圧(−2Vc,−Vc,0,+Vc,+2Vc)に対応した「0」〜「4」のそれぞれについて0〜7の8値のうちのいずれかの値を個数として出力するが、任意の4レベルの列電圧についての個数を出力するようにしてもよい。個数の合計はPWM期間T0〜T6に応じた7個であるから、CNT13が4レベルの列電圧についての個数を出力するようにしても、CMP14は、残り1つのレベルについての個数はわかる。
【0055】
次に、図1に示すMLAD102Cの動作を、図3(a),(c)の説明図、図5(b)の説明図および図6のMLAD102Cの動作を示すタイミング図を参照して説明する。図6において、6Aはサイクル値、6BはGDATP11から出力されるPWM成分、6CはRSELR15から出力される行選択パターン、6DはMLAC120C0〜120C2の出力、6EはCNT13の出力(出力更新)、6FはCMP14の出力を示す。図6に示すように、サイクル値が「2」になると、ビットマップメモリ31から、MLAD102CにおけるGDATP21に対してラインL0の表示データが出力され、サイクル値が「3」になるとラインL1の表示データが出力され、サイクル値が「4」になるとラインL2の表示データが出力され、サイクル値が「5」になるとラインL3の表示データが出力される。
【0056】
また、GDATP21は、ラインLn(本例ではnは0〜3)の表示データを入力する毎に、入力した表示データに対応した重み付けされた各PWM期間(0)〜(2)のPWM成分を生成する。ただし、上述したように、実際には、GDATP21は、入力した2進数で表されている表示データをそのまま出力する。そして、PWM成分の各要素を対応するMLAC120C0〜120C2に出力する。表示データが図3の(a)に示すようであるとすると、図5の(b)に示す重み付けされたPWM期間(0)のPWM成分がMLAC120C0に出力され、重み付けされたPWM期間(1)のPWM成分がMLAC120C1に出力され、重み付けされたPWM期間(2)のPWM成分がMLAC120C2に出力される。
【0057】
そして、RSELR15は、GDATP21から各MLAC120C0〜120C2にラインLnのPWM成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図3(c)に示すR2の行選択パターンを使用している場合には、RSELR15は、GDATP21から各MLAC120C0〜120C2にラインL0のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL0に対応した成分である「1」を出力し、GDATP21から各MLAC120C0〜120C2にラインL1のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL1に対応した成分である「0」を出力する。同様に、GDATP21から各MLAC120C0〜120C2にラインL2,L3のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL2,L3に対応した成分を出力する。
【0058】
各MLAC120C0〜120C2は、GDATP21から出力されたPWM成分と行選択パターンの成分とについてMLA演算を行い、演算結果をCNT13に出力する。例えば、各MLAC120C0〜120C2は、GDATP21からラインL0のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL0の成分が出力されている。各MLAC120C0〜120C2は、ラインL0のPWM成分と行選択パターンにおけるラインL0の成分との排他的論理和を算出し算出結果を記憶する。また、各MLAC120C0〜120C2は、GDATP21からラインL1のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL1の成分が出力されている。各MLAC120C0〜120C2は、ラインL1のPWM成分と行選択パターンにおけるラインL1の成分との排他的論理和を算出し算出結果を記憶する。同様に、各MLAC120C0〜120C2は、GDATP21からラインL2,L3のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL2,L3の成分が出力されている。各MLAC120C0〜120C2は、ラインL2,L3のPWM成分と行選択パターンにおけるラインL2,L3の成分との排他的論理和を算出し算出結果を記憶する。各MLAC120C0〜120C2は、サイクル値が「6」になると、記憶された各値を加算する。そして、加算結果をMLA演算結果(列電圧のレベルを示す値)としてCNT13に出力する。
【0059】
行選択パターンが図3の(c)に示す選択行列のうちのR2であったとすると、MLAC120C0は列電圧のレベルを示す値として「2」をMLA演算結果として出力し、MLAC120C1は「3」を出力し、MLAC120C2は「1」を出力する。
【0060】
CNT13は、サイクル値が「6」になると、各MLAC120C0〜120C2から出力される「0」〜「4」のそれぞれの個数を計数し計数結果をCMP14に出力するのであるが、本実施の形態では、MLAC120C0からの値をそのまま計数し、MLAC120C1からの値を2回出力されたと見なして計数し、MLAC120C2からの値を4回出力されたと見なして計数する。従って、本例では、「4」について0、「3」について2個、「2」について1個、「1」について4個を示す信号をCMP14に出力するように出力値を更新する。
【0061】
CMP14は、サイクル値が「0」になると、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「1」を出力する。また、サイクル値が「1」になると、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。CMP14は、同様に、サイクル値が「1」,「2」,「3」,「4」,「5」,「6」になると、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。
【0062】
なお、列電圧のレベルを示す値のうち「0」は−2Vc、「1」は−Vc、「2」は0、「3」は+Vc、「4」は+2Vcに対応している。また、サイクル信号が「2」,「3」,「4」,「5」を示すときに、ビットマップメモリ31から再度、ラインL0のデータ〜ラインL3のデータが出力される。
【0063】
図4に示す比較例の駆動回路であるMLAD103と図1に示す駆動回路であるMLAD102Cとを比較すると、MLAD102Cでは、MLACの個数が削減されている。すなわち、回路規模が削減されている。このように、本実施の形態では、CMP14がMLA演算後の列電圧を示す値を昇順に並べ替えて出力することによって列電圧の変化点が生ずる回数を低減するとともに、MLAD102Cの回路規模を削減できる。
【0064】
さらに、MLA演算後の列電圧を示す値を昇順に並べ替えると、列電圧の変化点が生ずる回数が低減されるだけでなく、各変化点における電圧変化の程度を小さくすることができる。各変化点における電圧変化の程度が小さくなるので、コンデンサとして作用する液晶を充電するための電流量が小さくなって、回路全体における消費電流が小さくなる。また、電圧変化の程度が小さくなることから、電圧変化点で行電極にのるスパイクノイズをいっそう小さくすることができ、その結果、クロストークが小さくなって表示むらがさらに低減する。
【0065】
なお、本実施の形態では、CMP14がMLA演算後の列電圧を示す値を昇順に、すなわち各値が小さい値から大きい値に順に並ぶように並べ替えたが、降順に、すなわち各値が大きい値から小さい値に順に並ぶように並べ替えても同様の効果を得ることができる。さらに、選択期間毎に、昇順に出力する状態と降順に出力する状態とを逆にするようにしてもよい。
【0066】
図7は、表示データが階調レベル2/7(0〜7の8階調レベルのうちの下から3番目の階調レベル)の場合の本実施の形態の駆動方法を説明するための説明図である。図7において、(a)は階調レベル2/7の4行3列の表示データ例、(b)は1選択期間中の各分割期間に割り当てられたデータの例、(c)は選択行列の例を示す。図7(b)に示すように、1選択期間を、階調レベルを2進数表現した場合のビット数n(この例ではn=3)の期間に分割する。なお、図5(b)ではMLA演算結果が記載されていたが、図7(b)には、MLA演算の前の表示データが示されている。
【0067】
そして、PWM期間(0)に「1(2の0乗)」の重みを付ける。また、PWM期間(1)に「2(2の1乗)」の重みを付ける。さらに、PWM期間(2)に「4(2の2乗)」の重みを付ける。また、階調レベルに応じて、各分割期間にデータを割り当てる。この場合には、階調レベルは「2」であるから、PWM期間(1)に「1」が割り当てられる。そして、各PWM期間における列表示パターンと行選択パターンとの各ビットの排他的論理和の和に応じたレベルの電圧を列電極に印加する。
【0068】
本実施の形態の駆動方法では、各重み付け期間におけるデータと選択行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力するので、表示データが階調レベル2/7のデータである場合には、列電極に印加される電圧波形は図7(d)に示すようになる。その電圧波形では、図18(d)に示す1選択期間内では並べ替えを行わない従来駆動法に比べて、駆動波形における変化点数が減少している。つまり、階調レベルが2/7のような場合でも、本実施の形態の駆動方法では、駆動波形における変化点数を減少させることができる。なお、ここでは、1選択期間毎に、昇順に出力する状態と降順に出力する状態とが逆になっている。
【0069】
本実施の形態では、選択期間を重み付けされた複数の分割期間に分割することによって、および、分割期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力することによって、駆動波形における変化点数を減少させる。その結果、駆動波形における周波数成分のばらつきが減少する。さらに、図7(d)に示すように、1選択期間毎に、昇順に出力する状態と降順に出力する状態とを逆にすることによって、より効果的に駆動波形における変化点数を減少させることができる。
【0070】
本実施の形態では、1選択期間の分割数が7(階調数が8)であったが、例えば、分割数を8にして階調数を9にする場合を考えると、MLACの数を3から4に増加し、増加されたMLACに対する重みを8にすればよいことになる。そのような重み(Wt.)付けの例を図8の(a),(b)に示す。しかし、単純にそのようにしたのでは、ラインL0に着目すると、8個の「1」以外に7個の「0」が発生する(図8(b)より)。他のラインL1〜L3についても同様に余分な「0」が発生する。
【0071】
そのようなデータを用いてMLA演算を行って液晶表示装置に電圧印加を行うと、期待している電圧実効値とは異なる電圧実効値が印加される。よって、期待している表示がなされなくなってしまう。このことは、分割数を8にした場合に限らず、(分割数+1)が2のn乗(ここでnは自然数)にならない場合には常に該当する。そこで、本発明では、重み付けを以下のようにして決定する。
【0072】
1選択期間の分割数をNとすると、まず、N≧([2^(P0+1)]−1)となる最大の整数P0を求める。ここで、「^」の右側の数は指数を示す。求められたP0にもとづく2^P0が、2のn乗(ここでnは非負の整数)で表現可能な各重み付けの最大値である。そして、2^P0,2^(P0−1),・・・,2^0を、重み付けとして用いることに決定する。ここで決定された重み付けを、「通常の2進数による重み付け」と呼ぶことにする。
【0073】
次に、通常の2進数による重み付け以外の重み付け(「追加の重み付け」と呼ぶ。)を決定する。まず、(N−([2^P0+1]−1))≧2^P1となる最大の整数P1を求める。求められたP1にもとづく2^P1を1番目の追加の重み付けとする。さらに、(N−([2^(P0+1)]−1)−2^P1)≧2^P2となる最大の整数P2を求める。求められたP2にもとづく2^P2を2番目の追加の重み付けとする。以下、同様に、N−([2^(p0+1)]−1)−2^P1−・・・−2^Px)=0となるまで、順次、整数P3〜Pxを求め、全ての追加の重み付けを決定する。
【0074】
例えば、N=13の場合には、N(=13)≧([2^(P0+1)]−1)となる最大の整数P0は「2」であるから、2^2を(=4),2^1を(=2),2^0を(=1)を通常の2進数による重み付けとする。また、(13−[8−1])≧2^P1となる最大の整数P1は「2」であるから、2^2を(=4)を1番目の重み付けとする。さらに、(13−[8−1]−4])≧2^P2となる最大の整数P2は「1」であるから、2^1を(=2)を2番目の追加の重み付けとする。よって、N=13の場合には、通常の2進数による重み付けとしての4,2,1、および追加の重み付けとしての4,2が重み付けとなる。つまり、1選択期間を階調数に応じて均等に分割した場合の分割期間の数が(2の累乗−1)でない場合には、2のn乗(nは0または正の整数、より具体的には0から連続する非負の整数)の重み付けを付けた各重み付け期間と、分割期間の数からそれらの重み付け期間に対する重み付けの和を引いた分について2のm乗(mはnより大きくない0または正の整数)の重み付けを付けた重み付け期間とを設定する。
【0075】
なお、(分割数+1)が2のn乗(ここでnは自然数)で表現できる場合にも、N≧([2^(P0+1)]−1)となる最大の整数P0を求めることによって重み付けを決定することができる。例えば、N=7の場合には、P0は「2」であるから、2^P0,2^(P0−1),・・・,2^0としての4,2,1を重み付けとして用いることに決定する。そして、N(=7)=4+2+1であるから、追加の重み付けを決定する必要はない。つまり、1選択期間を階調数に応じて均等に分割した場合の分割期間の数が(2の累乗−1)であるときには、重み付けの和が分割期間の数に相当するように、各重み付け期間に、2のn乗(nは0または正の整数、より具体的には0から連続する非負の整数)の重み付けを付ける。
【0076】
(実施の形態2)
次に、(分割数+1)が2のn乗(ここでnは自然数)で表現できない場合の例として、分割数N=8の場合について説明する。N=8の場合には、N(=8)≧([2^(P0+1)]−1)となる最大の整数P0は「2」であるから、2^P0,2^(P0−1),・・・,2^0としての4,2,1を通常の2進数による重み付けとして用いることに決定する。また、(8−[8−1])≧2^P1となる最大の整数P1は「0」であるから、2^0を(=1)を次に大きい重み付けとする。従って、N=8の場合には、通常の2進数による重み付けとしての4,2,1、および追加の重み付けとしての1が重み付けとなる。
【0077】
図9は、分割数N=8の場合のPWM成分等の例を示す説明図である。図9において、(a)は1列分の表示データの例を示す説明図、(b)は通常の2進数による重み付け(Wt.)としての4,2,1、および追加の重み付けとしての1を用いた場合のPWM成分およびMLA演算結果の例を示す説明図、(c)は選択行列の例を示す説明図である。図9(b)において、重み付けされたPWM期間(0)の長さは、1選択期間を8等分したPWM期間(分割期間T0〜T7)の1つ分の長さに相当する。また、重み付けされたPWM期間(1)の長さは分割期間2つ分の長さに相当し、重み付けされたPWM期間(2)の長さは分割期間4つ分の長さに相当し、重み付けされたPWM期間(3)の長さは分割期間1つ分の長さに相当する。
【0078】
図10は、通常の2進数による重み付けとしての4,2,1、および追加の重み付けとしての1の重み付けを用いた場合のMLAD104の構成を示すブロック図である。図9に示す構成では、MLAD104において、GDATP21は、表示データから図9(b)に例示する重み付けされた各PWM期間(0)〜(3)の階調データ(PWM成分)を生成する。なお、図2に示す実施の形態1の場合と同様に、ビットマップメモリ31の各列に対応してMLAD104がそれぞれ接続されている。
【0079】
また、MLAC120C0,120C1,120C2,120C3は、重み付けされた各PWM期間(0)〜(3)に対応して設けられ、それぞれ、GDATP21から出力される重み付けされた各PWM期間(0)〜(3)のPWM成分と、RSELR15から出力される行選択パターンの成分とからMLA演算を行う。すなわち、MLAC120C0〜120C3は、それぞれ、各PWM成分と選択行列の成分との排他的論理和を算出して算出結果を加算し(MLA演算)、加算結果を出力する。従って、MLAC120C0〜120C3から「0」〜「4」のいずれかが出力される。MLAC120C0〜120C3から出力される加算結果は、列電圧のレベルを示す値である。
【0080】
さらに、CNT13は、各MLAC120C0〜120C3から出力される「0」〜「4」のそれぞれの個数を計数し計数結果(「0」〜「4」のそれぞれの個数(0〜8の9値のうちのいずれか))をCMP14に出力する。CMP14は、CNT13から出力された計数結果を、CYCT16から出力されるサイクル信号に従って、列電圧を発生する列電圧発生回路(図示せず)に出力する。サイクル信号は、1選択期間における各PWM期間T0〜T7のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として0〜7を示す信号が順に繰り返し出力される。
【0081】
次に、図10に示すMLAD104の動作を、図8(a)の説明図、図9の説明図および図11のMLAD104の動作を示すタイミング図を参照して説明する。図11において、10Aはサイクル値、10BはGDATP11から出力されるPWM成分、10CはRSELR15から出力される行選択パターン、10DはMLAC120C0〜120C3の出力、10EはCNT13の出力(出力更新)、10FはCMP14の出力を示す。図11に示すように、サイクル値が「3」になると、ビットマップメモリ31から、MLAD104におけるGDATP21に対してラインL0の表示データが出力され、サイクル値が「4」になるとラインL1の表示データが出力され、サイクル値が「5」になるとラインL2の表示データが出力され、サイクル値が「6」になるとラインL3の表示データが出力される。
【0082】
また、GDATP21は、ラインLn(本例ではnは0〜3)の表示データを入力する毎に、入力した表示データに対応した重み付けされた各PWM期間(0)〜(3)のPWM成分を生成する。そして、PWM成分の各要素を対応するMLAC120C0〜120C3に出力する。表示データが図9の(a)に示すようであるとすると、図9の(b)に示す重み付けされたPWM期間(0)のPWM成分がMLAC120C0に出力され、重み付けされたPWM期間(1)のPWM成分がMLAC120C1に出力され、重み付けされたPWM期間(2)のPWM成分がMLAC120C2に出力され、重み付けされたPWM期間(3)のPWM成分がMLAC120C3に出力される。
【0083】
そして、RSELR15は、GDATP21から各MLAC120C0〜120C3にラインLnのPWM成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図9(c)に示すR2の行選択パターンを使用している場合には、RSELR15は、GDATP21から各MLAC120C0〜120C3にラインL0のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL0に対応した成分である「1」を出力し、GDATP21から各MLAC120C0〜120C3にラインL1のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL1に対応した成分である「0」を出力する。同様に、GDATP21から各MLAC120C0〜120C3にラインL2,L3のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL2,L3に対応した成分を出力する。
【0084】
各MLAC120C0〜120C3は、GDATP21から出力されたPWM成分と行選択パターンの成分とについてMLA演算を行い、演算結果をCNT13に出力する。例えば、各MLAC120C0〜120C3は、GDATP21からラインL0のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL0の成分が出力されている。各MLAC120C0〜120C3は、ラインL0のPWM成分と行選択パターンにおけるラインL0の成分との排他的論理和を算出し算出結果を記憶する。また、各MLAC120C0〜120C3は、GDATP21からラインL1のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL1の成分が出力されている。各MLAC120C0〜120C3は、ラインL1のPWM成分と行選択パターンにおけるラインL1の成分との排他的論理和を算出し算出結果を記憶する。同様に、各MLAC120C0〜120C3は、GDATP21からラインL2,L3のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL2,L3の成分が出力されている。各MLAC120C0〜120C3は、ラインL2,L3のPWM成分と行選択パターンにおけるラインL2,L3の成分との排他的論理和を算出し算出結果を記憶する。各MLAC120C0〜120C3は、サイクル値が「7」になると、記憶された各値を加算する。そして、加算結果をMLA演算結果(列電圧のレベルを示す値)としてCNT13に出力する。
【0085】
行選択パターンが図9の(c)に示す選択行列のうちのR2であったとすると、MLAC120C0は列電圧のレベルを示す値として「1」をMLA演算結果として出力し、MLAC120C1は「3」を出力し、MLAC120C2は「1」を出力、MLAC120C3は「2」を出力する(図9(b)参照)。
【0086】
CNT13は、サイクル値が「7」になると、各MLAC120C0〜120C3から出力される「0」〜「4」のそれぞれの個数を計数し計数結果をCMP14に出力するのであるが、本実施の形態では、MLAC120C0およびMLAC120C3からの値をそのまま計数し、MLAC120C1からの値を2回出力されたと見なして計数し、MLAC120C2からの値を4回出力されたと見なして計数する。従って、本例では、「4」について0、「3」について2個、「2」について1個、「1」について5個を示す信号をCMP14に出力するように出力値を更新する。
【0087】
CMP14は、サイクル値が「0」になると、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「1」を出力する。また、サイクル値が「1」になると、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。CMP14は、同様に、サイクル値が「2」,「3」,「4」,「5」,「6」,「7」になると、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。
【0088】
なお、本実施の形態では、CMP14がMLA演算後の列電圧を示す値を昇順に並べ替えて出力することになるが、降順に並べ替えても同様の効果を得ることができる。さらに、選択期間毎に、昇順に出力する状態と降順に出力する状態とを逆にするように構成してもよい。
【0089】
(実施の形態3)
上記の実施の形態では、列電圧の電圧レベル数は5レベルであったが(同時選択ライン数が4の場合)、MLA法において列電圧の電圧レベル数を低減化する方法として同時選択されるラインの一部を実際に表示させないダミーラインとする方法がある。
【0090】
以下、ダミーラインを設けたMLA法に重み付けを用いたPWM法を適用した例を図12を用いて説明する。ここでは、同時選択ライン数を3とし、1つのダミーラインを設定し、MLAの1選択期間をT0〜T7の8つの分割期間に分割してPWM法を実現する場合を例にする。図12において、(a)は1列分の表示データの例を示す説明図、(b)は(a)に示す表示データに対応した各分割期間T0〜T7におけるPWM成分およびMLA演算結果の例を示す説明図、(c)はダミーラインを含む選択行列の例を示す説明図、(d)は通常の2進数による重み付け(Wt.)としての4,2,1、および追加の重み付けとしての1を用いた場合のPWM成分の例を示すを示す説明図である。図12(d)において、重み付けされたPWM期間(0)の長さは、1選択期間(T)を8つのPWM期間(分割期間T0〜T7)に等分に分割した場合の分割期間1つ分の長さに相当する。また、重み付けされたPWM期間(1)の長さは分割期間2つ分の長さに相当し、重み付けされたPWM期間(2)の長さは分割期間4つ分の長さに相当し、重み付けされたPWM期間(3)の長さは分割期間1つ分の長さに相当する。
【0091】
(0)〜(3)のそれぞれの重み付けされたPWM期間で、列電圧の電圧レベル数を2レベルにするための仮想行のデータを決定する。図12(c)に示す直交行列を用い、R2が行選択パターンである場合には、重み付けされたPWM期間(0),(1)では仮想データ(ダミーデータ)を「0」とする。また、重み付けされたPWM期間(2),(3)のPWM期間では仮想データを「1」とする。
【0092】
そして、MLA演算を行うと、演算結果には「1」および「3」の2種類しか現れない。このように、ダミーラインを設けた場合には列電圧の電圧レベル数を低減することができ、同時選択ライン数を3として1ラインのダミーラインを設けた場合には、列電圧の電圧レベル数を2レベルにすることができる。
【0093】
図13は、実施の形態3の構成例を示すブロック図である。図13に示す構成では、MLAD105において、GDATP21は、表示データから重み付けされた各PWM期間(0)〜(3)のPWM成分を生成する。また、MLAC120C0,120C1,120C2,120C3は、重み付けされた各PWM期間(0)〜(3)に対応して設けられ、それぞれ、GDATP21から出力される重み付けされた各PWM期間(0)〜(3)のPWM成分に列電圧の電圧レベル数を低減させるための仮想データを付加したものと、RSELR15から出力される行選択パターンの成分とからMLA演算を行う。なお、GDATP21から出力されるPWM成分に既に仮想データが含まれているように構成してもよい。
【0094】
MLAC120C0〜120C3は、それぞれ、各PWM成分(仮想データを含む)とダミーラインを含む選択行列の成分との排他的論理和を加算し加算結果を出力する。この場合、仮想データを適当に設定することによって、MLAC120C0〜120C3によるMLA演算の結果を「1」または「3」のいずれかにすることができる。そして、MLAC120C0〜120C3は、MLA演算の結果が「1」である場合には「0」を出力し、MLA演算の結果が「3」である場合には「1」を出力する。
【0095】
MLA演算の結果が「1」である場合には列電圧として−Vcが用いられ、MLA演算の結果が「3」である場合には列電圧として+Vcが用いられる。よって、MLAC120C0〜120C3が出力する「0」は−Vcに対応し、MLAC120C0〜120C3が出力する「1」は+Vcに対応する。
【0096】
加算を行う回路であるADD131は、各MLAC120C0〜120C3から出力される「1」のの個数(0〜8の9値のうちのいずれか)を加算し加算値をCMP14に出力する。CMP14は、ADD131から出力された加算値に応じて、データをCYCT16から出力されるサイクル信号に従って出力する。
【0097】
なお、図2に示す実施の形態1の場合と同様に、ビットマップメモリ31の各列に対応してMLAD105がそれぞれ接続されている。また、本実施の形態では、各演算手段は、重み付けされた各PWM期間に対応して設けられている各MLAC120C0〜120C3で実現され、各演算手段から出力される演算値(本例では0〜1のいずれか)の発生数を計数する計数手段は、ADD131で実現され、列電圧値出力手段は、CMP14およびCYCT16で実現されている。
【0098】
次に、図13に示すMLAD105の動作を、図12の説明図および図14のタイミング図を参照して説明する。図14において、13Aはサイクル値、13BはGDATP21から出力されるPWM成分、13CはRSELR15から出力される行選択パターン、13DはMLAC120C0〜120C3の出力、13EはADD131の出力(出力更新)、13FはCMP14の出力を示す。図14に示すように、サイクル値が「4」になると、ビットマップメモリ31から、MLAD105におけるGDATP21に対してラインL0の表示データが出力され、サイクル値が「5」になるとラインL1の表示データが出力され、サイクル値が「6」になるとラインL2の表示データが出力される。
【0099】
また、GDATP21は、ラインLn(本例ではnは0〜2)の表示データを入力する毎に、入力した表示データに対応した重み付けされた各PWM期間(0)〜(3)のPWM成分を生成する。そして、PWM成分の各要素を対応するMLAC120C0〜120C3に出力する。表示データが図12の(a)に示すようであるとすると、図12の(d)に示す重み付けされたPWM期間(0)のPWM成分がMLAC120C0に出力され、重み付けされたPWM期間(1)のPWM成分がMLAC120C1に出力され、重み付けされたPWM期間(2)のPWM成分がMLAC120C2に出力され、重み付けされたPWM期間(3)のPWM成分がMLAC120C3に出力される。
【0100】
そして、RSELR15は、GDATP21から各MLAC120C0〜120C3にラインLnのPWM成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図12(c)に示すR2の行選択パターンを使用している場合には、RSELR15は、GDATP21から各MLAC120C0〜120C3にラインL0のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL0に対応した成分である「1」を出力し、GDATP21から各MLAC120C0〜120C3にラインL1のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL1に対応した成分である「0」を出力する。同様に、GDATP21から各MLAC120C0〜120C3にラインL2のPWM成分が出力されるときに、R2の行選択パターンにおけるラインL2に対応した成分を出力する。
【0101】
各MLAC120C0〜120C3は、GDATP21から出力されたPWM成分と行選択パターンの成分とについてMLA演算を行い、演算結果をADD131に出力する。例えば、各MLAC120C0〜120C3は、GDATP21からラインL0のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL0の成分が出力されている。各MLAC120C0〜120C3は、ラインL0のPWM成分と行選択パターンにおけるラインL0の成分との排他的論理和を算出し算出結果を記憶する。
【0102】
また、各MLAC120C0〜120C3は、GDATP21からラインL1のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL1の成分が出力されている。各MLAC120C0〜120C3は、ラインL1のPWM成分と行選択パターンにおけるラインL1の成分との排他的論理和を算出し算出結果を記憶する。同様に、各MLAC120C0〜120C3は、GDATP21からラインL2のPWM成分を入力する。その際には、RSELR15から行選択パターンにおけるラインL2の成分が出力されている。各MLAC120C0〜120C3は、ラインL2のPWM成分と行選択パターンにおけるラインL2の成分との排他的論理和を算出し算出結果を記憶する。
【0103】
さらに、ダミーラインの成分と仮想データとの排他的論理和を算出して、その算出結果と記憶されている各算出結果とを加算する処理を行って最終的なMLA演算結果を得るように構成している。しかし、MLA演算結果を「1」または「3」の2種類とするには、記憶されている各算出結果の和が「0」または「1」であればMLA演算結果を「1」とし、記憶されている各算出結果の和が「2」または「3」であればMLA演算結果を「3」とすればよい。換言すれば、そうなるように仮想データが決められる。
【0104】
従って、各MLAC120C0〜120C3は、ダミーラインの成分と仮想データとの排他的論理和を算出することなく、サイクル値が「7」になると、記憶されている各算出結果を加算する。その加算結果が「0」または「1」(2進2桁表示した場合の上位ビットが「0」)であれば、MLA演算結果(列電圧のレベルを示す値)としての「1」を示す「0」をADD131に出力する。加算結果がが「2」または「3」(2進2桁表示した場合の上位ビットが「1」)であれば、MLA演算結果としての「3」を示す「1」をADD131に出力する。
【0105】
行選択パターンが図12の(c)に示す選択行列のうちのR2であったとすると、MLAC120C0のMLA演算結果は「1」であり、MLAC120C1のMLA演算結果は「3」であり、MLAC120C2のMLA演算結果は「1」であり、MLAC120C3のMLA演算結果は「1」である(図12(d)参照)。よって、MLAC120C0は「0」を出力し、MLAC120C1は「1」を出力し、MLAC120C2は「0」を出力し、MLAC120C3は「0」を出力する。
【0106】
このように、直交行列は実際に表示しないダミーラインに対応した行を含む。そして、演算手段は、1選択期間に列電極に印加する電圧レベルの数(種類)を減らすように設定された仮想データを階調に応じたデータに含めて演算を行っている。
【0107】
サイクル値が「7」になると、ADD131は、各MLAC120C0〜120C3から出力される「1」の個数を加算して加算値を示す信号をCMP14に出力するように出力値を更新する。しかし、本実施の形態では、MLAC120C0,120C3からの値をそのまま計数し、MLAC120C1からの値を2回出力されたと見なして計数し、MLAC120C2からの値を4回出力されたと見なして計数する。従って、本例では、加算値として「2」を演算する。
【0108】
また、本実施の形態では、CMP14は、[(PWM分割数(分割期間T0〜T7の数、本例では8)−加算値]>サイクル信号が示す値(サイクル値)、である場合には、「0」(−Vcに対応)を出力し、それ以外の場合には、「1」(+Vcに対応)を出力する。
【0109】
本例では、加算値は「2」であるから、CMP14は、PWM期間T0〜T5では「0」を出力し、PWM期間T6〜T7では「1」を出力する。従って、1選択期間における列電圧の変化点は1回である。このように、同時選択ライン数が3であって仮想ラインを1ライン設定した場合には、本発明によれば、列電圧の変化点が生ずる回数は高々1回に低減される。
【0110】
なお、CMP14は、列電圧のレベルを示す値を降順に出力してもよい。その場合には、CMP14は、加算値>サイクル値、である場合には「1」(+Vcに対応)を出力し、それ以外の場合には、「0」(−Vcに対応)を出力する。本例では、加算値は「2」であるから、CMP14は、PWM期間T0,T1では「1」を出力し、PWM期間T2〜T7では「0」を出力する。
【0111】
なお、本実施の形態では、ADD131からCMP14に、2レベルの列電圧(−Vc,+Vc)のうちの一方(+Vc)に対応した「1」について0〜8の9値のうちのいずれかの値を加算値として出力するが、個数の合計はPWM期間T0〜T7に応じた8個である。よって、ADD131が一方のレベルの列電圧についての加算値を出力するようにしても、CMP14は、残り1つのレベルについての個数はわかる。なお、それぞれのレベルの列電圧についての個数を出力するようにしてもよい。
【0112】
本実施の形態によれば、実施の形態1,2の場合と同様に、MLACの数を削減できるのであるが、さらに計数手段としてのADD131の構成も簡略化される。つまり、加算値を2進数で表現する場合、第0ビットには重み「1(2^0)」のMLAC120C0の出力を設定する。第1ビットには重み「2(2^1)」のMLAC120C1の出力を設定する。第2ビットには重み「4(2^2)」のMLAC120C2の出力を設定する。以上のように設定した上で、MLAC120C3の出力を加算すればよい。
【0113】
なお、MLAC120C0〜120C2に設けられている重み付けは、上述した通常の2進数による重み付けに対応し、MLAC120C3に設けられている重み付けは、上述した追加の重み付けに対応している。従って、ADD131は、通常の2進数による重み付けに対応しているMLACの出力については加算処理を行う必要はなく、追加の重み付けに対応しているMLACの出力についてのみ加算処理を行えばよい。
【0114】
以上に説明したように、本発明によれば、MLA演算後の列電圧を示す値を昇順に並べ替えて出力することによって、列電圧の変化点が生ずる回数を低減する。さらに、MLACに重みを付けることによって、駆動回路の回路規模を削減できる。また、MLA演算後の列電圧を示す値を昇順または降順に並べ替えると、列電圧の変化点が生ずる回数が低減されるだけでなく、各変化点における電圧変化の程度を小さくできる。また、1選択期間の分割数を任意の数に設定する場合でも、MLACの重み付けを適切に設定することができる。
【0115】
上記の実施の形態1〜3では、CMP14は、PWM位相を時間的に反転する制御を行った。さらに、PWM位相を空間的に反転するようにしてもよい。PWM位相を空間的に反転するとは、隣接する列電極に印加される列電圧の位相を反転させることである。例えば、図2に示す構成において、奇数列の列電極に対応する駆動回路が昇順に列電圧のレベルを示す値を出力しているときには、偶数列の列電極に対応する駆動回路が降順に列電圧のレベルを示す値を出力するように制御する。全ての列電極に対して列電圧が同方向(立ち上がる方向または立ち下がる方向)に変化すると、行電極には大きなスパイクノイズがのってしまう。その結果、列電極の電圧の変化タイミングにおいて、画素に印加される電圧がなまり、画素に印加される電圧実効値の損失が大きくなってクロストークが大きくなる。しかし、PWM位相を空間的に反転させた場合には、空間的に、列電圧の電圧変化方向が揃わないようにすることができる。その結果、行電極に生ずるスパイクノイズをかなり低減できる。
【0116】
また、上記の実施の形態1〜3では、各列電極に対応して駆動回路が設けられていたが、1つの演算回路を設け、その演算回路において、液晶表示装置の全ての列電極のそれぞれに対応した列電圧を示す値を演算して出力するようにしてもよい。または、列電極数よりも少ない数の複数の演算回路を設けてもよい。例えば、列電極数の1/n(nは2以上の整数)の演算回路を設け、各演算回路がn本の列電極に対応した演算を行うようにしてもよい。
【0117】
また、上記の実施の形態1〜3では、選択期間の分割数として7または8を例示したが、分割数は3以上のいずれの値であってもよい。なお、分割数は2であってもよいが、2の場合には、重み付け期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替える処理が必要とされない。さらに、駆動法としてMLAを用いた場合に実用的な表示品質が確保できる範囲で、使用するフレーム周波数に制約はない。なお、実際に使用する可能性がある64程度までの分割数を考慮すると、30〜200Hz程度のフレーム周波数を使用可能である。
【0118】
また、同時選択数および選択期間の分割数によらずに、本発明の昇順または降順のパルスの位置合わせが常に成立するのは、選択期間を完全、またはほぼ完全に等分(例えば、最短の分割期間と最長の分割期間との差が10%以下)に分割する場合のみである。しかし、階調性の表示を最低限行うという観点では、「短い方から2つの分割期間の和>最長の分割期間」であれば、選択期間を非等分に分割してもパルスの位置合わせが成立する。なお、パルスの位置合わせとは、列電圧を形成するパルスが昇順または降順に出力されるように、MLA演算結果を並べ替えることである。
【0119】
「短い方から2つの分割期間の和≦最長の分割期間」であると、階調性の表示が成立しなくなる。例えば、3分割(0.3:0.4:1、合計1.7)の場合をあげる。データ処理上は、選択期間を等分に分割した均等分割として扱うと、1/3階調であるべきところが、0.3/1.7、0.4/1.7、または1/1.7階調として表示され、2/3階調であるべきところが、0.7/1.7、1.3/1.7、または1.4/1.7階調として表示される。すると、階調の逆転が生じ、階調表示として成立しなくなる。
【0120】
ただし、同時選択数が3で仮想行が1行の場合などのMLA演算結果が2種類(+Vcと−Vc)である場合で、3分割(例えば、3:1:1、合計5)で2つの分割期間の長さが等しいような場合には、MLA演算結果の並べ替えによって変化点を1つにすることができ、階調表示が成立する。
【0121】
【発明の効果】
以上に述べたように、本発明によれば、消費電流の増大とクロストークの増大を抑制でき、さらには駆動回路の回路規模の増大を抑制できる効果がある。
【0122】
分割期間の数が(2の累乗−1)であるときには2のn乗(nは0または正の整数)の重み付けを付けるので、駆動回路の回路規模の増大を効果的に抑制できる。
【0123】
2のn乗(nは0または正の整数)の重み付けを付けた複数の重み付け期間と、分割期間の数から複数の重み付け期間に対する重み付けの和を引いた分について2のm乗(mはnより大きくない0または正の整数)の重み付けを付けた重み付け期間とを設定することによって、分割期間の数が(2の累乗−1)でなくても、消費電流の増大とクロストークの増大を抑制し、駆動回路の回路規模の増大を抑制する駆動方法および駆動回路を実現できる。
【0124】
1選択期間を等分に分割して分割期間とすることによって、表示品位を低下させないようにすることができる。
【0125】
直交行列に実際に表示しないダミーラインに対応した行を含め、1選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行うことによって、列電圧の電圧レベル数を低減化しつつ、駆動回路の回路規模の増大を抑制する駆動方法および駆動回路を実現できる。
【図面の簡単な説明】
【図1】 液晶表示装置の駆動回路の構成例を示すブロック図。
【図2】 ビットマップメモリと駆動回路の接続例を示すブロック図。
【図3】 MLA法に8階調表示を行うことができるPWM法を適用した本発明の一例を示す説明図。
【図4】 駆動回路の比較例の一例を示すブロック図。
【図5】 MLACになされる重み付けを説明するための説明図。
【図6】 実施の形態1の駆動回路の動作を示すタイミング図。
【図7】 実施の形態1の駆動回路における駆動波形等を示す説明図。
【図8】 重み付けの例を示す説明図。
【図9】 分割数N=8の場合のPWM成分等の例を示す説明図。
【図10】 実施の形態2の駆動回路の示すブロック図。
【図11】 実施の形態2の駆動回路の動作を示すタイミング図。
【図12】 実施の形態3のMLA法にPWM法を適用した例を示す説明図。
【図13】 実施の形態3の駆動回路の示すブロック図。
【図14】 実施の形態3の駆動回路の動作を示すタイミング図。
【図15】 MLA法にPWM法を適用した従来例を示す説明図。
【図16】 一般的なPWM法の例を示す説明図。
【図17】 仮想行を設けた場合のMLA法にPWM法を適用した従来例を示す説明図。
【図18】 従来駆動法を説明するための説明図。
【符号の説明】
102C,104,105 MLAC
102C1〜102Cn MLAD
11 GDATP
120C0〜120C6 MLAC
13 CNT
131 ADD
14 CMP
15 RSELR
16 CYCT
31 ビットマップメモリ
Claims (6)
- 複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に選択期間毎に直交行列の成分にもとづく所定の電圧を印加するとともに、表示データと前記直交行列の成分とから得られる値に応じた列電圧を各列電極に印加する液晶表示装置の駆動方法において、1選択期間をそれぞれに重み付けが付けられた複数の重み付け期間に分割し、表示データの階調に応じたデータをそれぞれの前記重み付け期間に対応して生成し、それぞれの前記重み付け期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力することを特徴とする液晶表示装置の駆動方法。
- それぞれの重み付け期間に、1選択期間を階調数に応じて分割した場合の分割期間の数が(2の累乗−1)であるときには、それぞれの重み付け期間に対する重み付けの和が分割期間の数に相当するように、2のn乗(nは0または正の整数)の重み付けを付ける請求項1に記載の液晶表示装置の駆動方法。
- 1選択期間を階調数に応じて分割した場合の分割期間の数が(2の累乗−1)でない場合には、2のn乗(nは0または正の整数)の重み付けを付けた複数の重み付け期間と、分割期間の数から前記複数の重み付け期間に対する重み付けの和を引いた分について2のm乗(mはnより大きくない0または正の整数)の重み付けを付けた重み付け期間とを設定する請求項1に記載の液晶表示装置の駆動方法。
- 1選択期間を等分に分割して、それぞれの分割期間とする請求項2または請求項3に記載の液晶表示装置の駆動方法。
- 複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に選択期間毎に直交行列の成分にもとづく所定の電圧を印加するとともに、表示データと前記直交行列の成分とから得られる値に応じた列電圧を各列電極に印加する液晶表示装置の駆動回路において、それぞれに重み付けが付けられた1選択期間における複数の重み付け期間のそれぞれに対応して設けられ、対応する重み付け期間における表示データの階調に応じたデータと直交行列の成分とから列電圧に応じた値を演算する演算手段と、前記演算手段の演算値の発生数を計数する計数手段と、前記計数手段の計数結果にもとづいて、列電圧に応じた値を昇順または降順に並べ替えて出力する列電圧値出力手段とを備えたことを特徴とする液晶表示装置の駆動回路。
- 直交行列は実際に表示しないダミーラインに対応した行を含み、演算手段は、1選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行う請求項5に記載の液晶表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221893A JP4133079B2 (ja) | 2001-08-17 | 2002-07-30 | 液晶表示装置の駆動方法および駆動回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-248337 | 2001-08-17 | ||
JP2001248337 | 2001-08-17 | ||
JP2002221893A JP4133079B2 (ja) | 2001-08-17 | 2002-07-30 | 液晶表示装置の駆動方法および駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003157062A JP2003157062A (ja) | 2003-05-30 |
JP4133079B2 true JP4133079B2 (ja) | 2008-08-13 |
Family
ID=26620631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221893A Expired - Fee Related JP4133079B2 (ja) | 2001-08-17 | 2002-07-30 | 液晶表示装置の駆動方法および駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4133079B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1806273A (zh) * | 2003-06-12 | 2006-07-19 | 皇家飞利浦电子股份有限公司 | 显示装置和用于驱动具有降低功耗的显示装置的方法 |
-
2002
- 2002-07-30 JP JP2002221893A patent/JP4133079B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003157062A (ja) | 2003-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138972B2 (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
KR100223622B1 (ko) | 표시장치의 구동장치 | |
JP2804059B2 (ja) | 液晶表示装置 | |
JP3391334B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
JPH08184807A (ja) | 液晶表示パネルの階調駆動装置 | |
KR100337420B1 (ko) | 화상표시장치의구동방법 | |
JP4764272B2 (ja) | 単純マトリクス液晶の駆動方法、液晶ドライバおよび液晶表示装置 | |
US6538629B1 (en) | Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device | |
EP0702822A1 (en) | A method of driving a picture display device | |
JP2823614B2 (ja) | 階調表示方式および液晶表示装置 | |
JP4133079B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
JP4673516B2 (ja) | 液晶表示装置の駆動回路 | |
JP3357173B2 (ja) | 画像表示装置の駆動方法 | |
US6850251B1 (en) | Control circuit and control method for display device | |
JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
JP3555980B2 (ja) | 液晶表示装置の列信号形成方法 | |
JP3482940B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
JPH10260659A (ja) | 液晶表示装置の駆動法 | |
JP3632694B2 (ja) | 表示装置の駆動方法、駆動回路及び表示装置 | |
JP3618141B2 (ja) | 画像表示装置の駆動法 | |
JP3719973B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
JP3415965B2 (ja) | 画像表示装置の駆動方法 | |
JP3584045B2 (ja) | 液晶素子の駆動方法 | |
JP3979827B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4133079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |