JP3979827B2 - 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 - Google Patents
単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 Download PDFInfo
- Publication number
- JP3979827B2 JP3979827B2 JP2001362034A JP2001362034A JP3979827B2 JP 3979827 B2 JP3979827 B2 JP 3979827B2 JP 2001362034 A JP2001362034 A JP 2001362034A JP 2001362034 A JP2001362034 A JP 2001362034A JP 3979827 B2 JP3979827 B2 JP 3979827B2
- Authority
- JP
- Japan
- Prior art keywords
- column electrode
- addition result
- voltage level
- voltage
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置に関する。
【０００２】
【従来の技術】
従来から、ワードプロセッサやパーソナルコンピュータの表示装置として、液晶ディスプレイ（ＬＣＤ）が用いられている。このＬＣＤは、小型化が容易であり、薄く、軽量である等の利点により、例えば携帯電話のディスプレイ等、近年ますますその使用頻度が増大している。
【０００３】
ＬＣＤとして、いわゆるツイステッドネマチックタイプ（ＴＮ型）及びスーパーツイステッドネマチックタイプ（ＳＴＮ型）の液晶表示素子を、薄膜フィルムトランジスタを用いずに駆動する単純マトリクスタイプのものがある。これらのＬＣＤの駆動方式として、従来の線順次走査方式（duty方式）であるＡＰＴ（Alt Pleshko Technique)駆動方式やこれを改良したＩＡＰＴ（Improved APT) 駆動方式の他、様々な駆動方式が考えられている。
【０００４】
例えば、特開平６−２７９０４号公報には、複数の走査線を同時に選択する複数ライン同時選択方式であるＭＬＳ（Multi-Line Selection) 駆動方式の例が開示されている。これは、Ｌ本の行電極を複数一括選択するものであり、行電極の選択電圧は、＋Ｖｒ、−Ｖｒのいずれかの電圧レベルをとるものとし、ＫをＬ以上の２のべき乗数として、Ｋ次の直交行列の列ベクトル要素を対応させる。そして、表示データのデータベクトルと選択電圧ベクトルの対応する要素の排他的論理和の総和がｉ（ｉは０〜Ｌのいずれかの整数）の時、（Ｌ＋１）レベルの電圧値Ｖｉを列電極に印加するようにしている。
【０００５】
また、特開平１１−２５８５７５号公報には、ＢＬＡ３（Bi-Level Addressing 3)駆動方式と呼ばれるものが開示されている。これは、３本の行電極を同時に選択し、行電極の選択電圧は、＋Ｖｒ、−Ｖｒの２値の電圧レベルをとるものとし、４次の直交行列の１行を除いた３行４列の列ベクトル要素を対応させる。また、列電極には、表示データのデータベクトルと選択電圧ベクトルの、対応する要素の積の総和が正なら−１、負なら＋１に対応する２値の電圧レベルを印加するようにして駆動するものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年携帯電話のＬＣＤパネルは、カラー化が進み、４Ｋ色、６５Ｋ色等が実用化されている一方、コストダウンのために、ＬＣＤドライバの１チップ化が進んでいる。しかしながら、ＬＣＤパネルの多色化につれて、表示データメモリの面積が大きくなり、高耐圧でかつ微細なプロセスを両立させなければならないというジレンマに陥っているという問題がある。
【０００７】
例えば、上述した従来のＬＣＤ駆動方式には、以下のような問題がある。
すなわち、特開平６−２７９０４号公報に記載された駆動方式では、一度に選択される行電極の本数Ｌを大きくすれば、選択電圧（＋Ｖｒ、−Ｖｒ）を低くできるが、列電極の電圧レベルとして（Ｌ＋１）種類が必要になる。例えば、Ｌ＝８本の場合、Ｌ＋１＝９種類の列電極の電圧レベルが必要となってしまう。その結果、電源回路が複雑になり、列電極の駆動回路が大きくなってしまうという問題がある。
【０００８】
一方、特開平１１−２５８５７５号公報に記載された駆動方式では、列電極の電圧レベルは２値であり、駆動回路は小さくできるが、Ｌ＝３では、選択電圧を低くすることができない。従って、選択電圧が高いため、微細プロセスには向かず、１チップ化には使えないという問題がある。このように、やはりＢＬＡ３駆動方式も、携帯電話のような用途には向かない。
【０００９】
本発明は、前記従来の問題に鑑みてなされたものであり、高速液晶のフレームレスポンス現象、即ち、液晶の応答特性の向上に伴うトレードオフとしてのコントラストの低下を防止しつつ、高コントラスト表示、低電圧駆動、低消費電力、チップサイズの縮小を実現することのできる単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するために、本発明の第一の態様は、単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
７本の行電極を同時選択し、該７本の行電極の選択パターンを表す７行８列の直交関数の７ビットの行選択列ベクトルと、列電極の表示パターンを表す７ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜７のデータで表される加算結果を得、
前記列電極の最大電圧の１／４の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が７のとき、列電極の電圧レベルを＋４Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法を提供する。
【００１４】
また、同様に前記課題を解決するために、本発明の第二の態様は、単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
１１本の行電極を同時選択し、該１１本の行電極の選択パターンを表す１１行１２列の直交関数の１１ビットの行選択列ベクトルと、列電極の表示パターンを表す１１ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜１１のデータで表される加算結果を得、
前記列電極の最大電圧の１／６の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１１のとき、列電極の電圧レベルを＋６Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法を提供する。
【００１５】
また、同様に前記課題を解決するために、本発明の第三の態様は、単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
１５本の行電極を同時選択し、該１５本の行電極の選択パターンを表す１５行１６列の直交関数の１５ビットの行選択列ベクトルと、列電極の表示パターンを表す１５ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜１５のデータで表される加算結果を得、
前記列電極の最大電圧の１／８の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−８Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が１１または１２のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１３または１４のとき、列電極の電圧レベルを＋６Ｖｃとし、前記加算結果が１５のとき、列電極の電圧レベルを＋８Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法を提供する。
【００１７】
また、同様に前記課題を解決するために、本発明の第四の態様は、前記単純マトリクス液晶のマルチラインアドレッシング駆動方法によりＬＣＤを駆動する行電極ドライバと列電極ドライバを１チップに搭載したことを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動装置を提供する。
【００１８】
【発明の実施の形態】
以下、本発明の単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置について、添付の図面に示される好適実施形態を基に詳細に説明する。
【００１９】
図１は、本発明に係る単純マトリクス液晶のマルチラインアドレッシング駆動方法を実行するための液晶駆動装置（ＬＣＤドライバ）の一実施形態の回路構成を示すブロック図である。本発明に係るＬＣＤドライバは、行電極を同時に７本選択し、かつ列電極の電圧レベルを５値とするものであり、この駆動方法を５ＬＡ７（5-Level Addressing 7) と呼ぶこととする。
図１に示すように、本実施形態に係るＬＣＤドライバ１０は、ＬＣＤパネル（ＬＣＤ）１２の７行（コモン）を同時に選択し、列電極電圧を５値でドライブするＭＬＳ方式のもので、行電極ドライバ１４、列電極ドライバ１６及び表示データメモリ１８を備えている。
【００２０】
また、ＲＧＢの各色の各列（セグメント）毎にスクランブラ２０、ＥＸＯＲゲート２２、アダー（加算器）２４、ラッチアンドデコーダ２６を備えている。また、階調表示のために、スクランブラ２０に階調データを送り込む階調発生回路２８が設けられており、行電極選択パターンをＥＸＯＲゲート２２及び行電極ドライバ１４に送り込む行電極選択パターン発生回路３０が設けられている。さらに、表示データメモリ１８には、ＲＡＭデコーダ３２が設けられている。
また、これら各構成要素を制御するためのコントローラ３４が設置されている。
【００２１】
表示データメモリ１８からは、同時にドライブされるＬＣＤ１２の７行分のカラーデータが同時にスクランブラ２０に出力される。スクランブラ２０は、階調発生回路２８から受け取った階調データに対応したオン／オフ信号を、それぞれ出力する。スクランブラ２０から出力されたオン／オフ信号は、ＥＸＯＲゲート２２により、行電極選択パターン発生回路３０から受け取った各々対応する行電極選択パターンとの排他的論理和がとられ、アダー２４により加算される。
加算結果は、ラッチアンドデコーダ２６に入力され、ラッチアンドデコーダ２６により、加算結果に対応した電圧レベルが、列電極の最大電圧の１／４の電圧をＶｃとして、−４Ｖｃ、−２Ｖｃ、０Ｖｃ、＋２Ｖｃ、＋４Ｖｃの５値の中から選択され、列電極ドライバ１６に出力される。そして行電極ドライバ１４及び列電極ドライバ１６により、ＬＣＤ１２が駆動される。
【００２２】
以下、本実施形態の作用を詳細に説明する。
本実施形態は、７本の行電極を同時に選択するものであるが、行電極選択パターン発生回路３０で発生させる行電極選択パターンとしては、７行８列の正規直交関数を用いることとする。この直交関数は、例えば図２に示すような正規直交行列Ｍで表されるものである。すなわち、行列Ｍは、自分自身の転置行列Ｍt との積が単位行列Ｉの整数倍となるものである。図２に示す行列Ｍの場合、ＭＭt ＝８Ｉとなる（ただし、Ｉは７次の単位行列である。）。このような行列は、例えばアダマール行列（この場合は、８次のアダマール行列）から１行を省いたものとして得ることができる。
【００２３】
図３に、本実施形態における行電極選択パターン（Ａ）、表示パターン（Ｂ）、積和演算結果（Ｃ）、列電極電圧パターン（Ｄ）及び実効電圧に相当する値（Ｅ）を示す。表示パターン（Ｂ）等は全部で２の７乗＝１２８通りあるが途中省略して示している。
図３において、行電極選択パターン（Ａ）に示される１を＋Ｖｒ、−１を−Ｖｒとする。また、表示データのオン画素を１、オフ画素を−１とする。
【００２４】
列電極電圧パターン（Ｄ）は、計算上、以下のようにして決定される。
すなわち、まず、行電極選択パターン（Ａ）の各列ベクトルを構成する７ビットからなる行選択列ベクトルと、表示パターン（Ｂ）の各行ベクトルを構成する同一列電極の７ビットの表示データ（ベクトル）とを、該当するビット毎に乗算する。例えば、サイクル＃１で示される行電極選択パターン（Ａ）の第１列の行選択列ベクトル（−１，−１，−１，１，１，１，−１）t （ただし、上付きの添字ｔは、行列の場合と同様に転置を表す。）と、表示パターン（Ｂ）の第１行の表示データ（１，１，１，１，１，１，１）との積和をとると、（−１）×１＋（−１）×１＋（−１）×１＋１×１＋１×１＋１×１＋（−１）×１＝−１となる。これが、積和演算結果（Ｃ）の左上の第１行、第１列の−１である。また、サイクル＃２で示される行電極選択パターン（Ａ）の第２列の行選択列ベクトルと、表示パターン（Ｂ）の第１行との積和をとると、積和演算結果（Ｃ）の第１行、第２列の−１が得られる。他の要素についても同様に計算することにより、図３の積和演算結果（Ｃ）の表が得られる。
【００２５】
図３に示すように、積和演算結果（Ｃ）に現れる数値は、±７、±５、±３、±１の８種類であり、従来は７行を選択する場合には、この８種類（７＋１＝８）の電圧レベルが必要とされた。これに対し本発明は、−７を＋４Ｖｃに、−５及び−３を＋２Ｖｃに、−１及び＋１を０Ｖｃに、＋３及び＋５を−２Ｖｃに、＋７を−４Ｖｃに置き換えることにより、電圧レベルを−４Ｖｃ、−２Ｖｃ、０Ｖｃ、＋２Ｖｃ、＋４Ｖｃのように５つのレベルとし、列電極の電圧レベルを５値化するものである。
【００２６】
すなわち、図３において、積和演算結果を次の表１により変換して列電極電圧パターン（Ｄ）を作成する。
【００２７】
このようにして、図３に示すような列電極電圧パターン（Ｄ）が決定される。図３の実効電圧に相当する値（Ｅ）とは、行電極選択パターン（Ａ）の値（−１及び１）に応じて列電極パターンをサイクル毎に加算したもので、後述するように、実効電圧に相当する。すなわち、実効電圧に相当する値は、行電極選択パターンが−１なら、列電極電圧パターンをそのまま加え、行電極選択パターンが１なら、列電極電圧パターンを極性反転して加えることによって得られる。結局、行電極選択パターン（Ａ）の各行と列電極電圧パターン（Ｄ）の各行の対応する要素の積和をとり、その符号を変えたものが実効電圧に相当する値となる。例えば、行電極選択パターン（Ａ）の第１行（−１、−１、−１、−１、−１、１、−１、−１）と、列電極電圧パターン（Ｄ）の第１行（０、０、０、２、２、２、２、０、）との積和をとると、（−１）×０＋（−１）×０＋（−１）×０＋（−１）×２＋（−１）×２＋１×２＋（−１）×２＋（−１）×０＝−４となり、この符号を変えると＋４となる。これが、図３の実効電圧に相当する値（Ｅ）の第１行、第１列（Ｒ１）の値４である。同様に行電極選択パターン（Ａ）の第２行と列電極電圧パターン（Ｄ）の第１行との積和をとり符号を変えたものが実効電圧に相当する値（Ｅ）の第１行、第２列（Ｒ２）の値４である。他の要素についても同様の計算を行い、図３の実効電圧に相当する値（Ｅ）の表が得られる。
【００２８】
今得られた実効電圧に相当する値（Ｅ）と表示パターン（Ｂ）とを比較すると、すべてのオン画素は同じ実効電圧４、すべてのオフ画素は同じ実効電圧−４となっている。これから、電圧平均化法が成立していることがわかる。
ところで、以上説明したのは、列電極電圧パターン（Ｄ）を計算上求める方法であったが、これを図１に示すロジック回路で実現する場合について、以下に説明する。
【００２９】
行電極選択パターンの１を＋Ｖｒ、０を−Ｖｒとし、また、表示データのオン画素を１、オフ画素を０とする。
図１の回路ブロックにおいて、例えば４Ｋ色の場合、ＲＧＢがそれぞれ４ビットずつで表現されることにより、２の４乗通りの階調を有し、全体で２4 ×２4 ×２4 ＝４０９６色が表現される。表示データメモリ１８中には、４ビットずつのデータが１ピクセル当たり１２ビット格納されている。この中から、ＲＡＭデコーダ３２が７行を選択すると、７行分のＲ、Ｇ、Ｂ各データが集められて、それぞれＲ、Ｇ、Ｂ毎にスクランブラ２０に送られる。また、このとき、階調発生回路２８から、その表示サイクルでの、ある階調をオンにするかオフにするかというデータがスクランブラ２０に送られる。これにより、各行各色毎にオン／オフが決定され、スクランブラ２０から、その７行分のデータが出力される。
図１は、ＲＡＭデコーダ３２が７行を選択し、各色毎にスクランブラ２０等の回路を有する例を図示しているが、これに限定されるものではなく、時分割で７行分のＲ、Ｇ、Ｂのデータを出力するようにしてもよい。
【００３０】
このスクランブラ２０からの出力と行電極選択パターン発生回路３０からの出力との間でＥＸＯＲ回路２２において、排他的論理和をとる。排他的論理和の結果をアダー２４で加算する。前述したように、表示データが１、０であるので、排他的論理和によって得られる７ビットの加算結果は、０〜７のデータとなり、３ビットの２進数で表され、３ビットのデータとして出力される。ラッチアンドデコーダ２６で、この３ビットのデータがラッチされ、デコードされて、−４Ｖｃ、−２Ｖｃ、０Ｖｃ、＋２Ｖｃ、＋４Ｖｃのうち該当する電圧が選択される。すなわち、加算値が、０なら−４Ｖｃ、１または２なら−２Ｖｃ、３または４なら０Ｖｃ、５または６なら＋２Ｖｃ、７なら＋４Ｖｃとして、電圧レベルを５値化する。この電圧が列電極の電圧レベルとして、列電極ドライバ１６によってＬＣＤ１２の列電極に印加される。
あるいは、排他的論理和によって得られる７ビットを加算して１を加えた４ビットの２進数のうち、上位３ビットの数（０〜４）に−４Ｖｃ〜＋４Ｖｃをそれぞれ割り当ててもよい。
【００３１】
また、行電極ドライバ１４では、行電極選択パターン発生回路３０からの列ベクトルに応じて、−Ｖｒ、０、＋Ｖｒのうち、該当する電圧が選択される。すなわち、その行電極が選択されている場合には＋Ｖｒか−Ｖｒが、また、非選択の場合には０が行電極ドライバ１４によってＬＣＤ１２に印加される。
コントローラ３４は、外部からの信号及び設定に応じて、各回路を適切なタイミングで制御する。ＬＣＤ１２は行電極ドライバ１４及び列電極ドライバ１６によって駆動され、ＬＣＤ１２上に４０９６階調の色が表示される。そして、選択された７行に対して、図３の行電極選択パターン（Ａ）に示す８個のサイクルについて同様に表示を行い、表示サイクルが完結される。
【００３２】
図４に、行電極数が３５本の場合の表示サイクルの例を示す。
図４に細線で示した−Ｖｒ、＋Ｖｒは、図３の行電極選択パターン（Ａ）の行１の８個のサイクル＃１〜＃８（−１、−１、−１、−１、−１、１、−１、−１）を表したもので、−１に−Ｖｒ、１に＋Ｖｒが対応している。
また、図４に太線で示したのは、列電極の電圧レベルであり、この電圧レベルは＋４Ｖｃ、＋２Ｖｃ、０Ｖｃ、−２Ｖｃ、−４Ｖｃのいずれかが選ばれる。図４の例では、行電極数３５本とし、一度に７行選択しているので３５÷７＝５ブロックに分けられるため、列電極の電圧レベルは、図３の列電極電圧パターン（Ｄ）のうち、＊印を付けた５行（すなわち、最初の２行と、上から６行目、及び最後の１行と下から６行目）を用いることにする。従って、図４の第１のサイクルＳ１では、上記５行の最初（一番左）の要素、０、０、０、０、０により、全て電圧０Ｖｃが列電極に印加される。また、次のサイクルＳ２では、上記５行の（左から）２番目の要素、０、２、０、０、０により、０Ｖｃ、＋２Ｖｃ、０Ｖｃ、０Ｖｃ、０Ｖｃの各電圧が列電極に印加される。
【００３３】
このようにして、８個のサイクルについて同様の操作が行われ、表示サイクルを完結する。
また、列電極の電圧（セグメント電圧）と行電極の電圧（コモン電圧）との差をとって加えていくことにより、実効電圧値が算出される。すなわち、図４において斜線で示した部分の面積を加えたものがこれに相当する。
【００３４】
以下、実効電圧値の具体的算出方法について説明する。
図３の列電極電圧パターン（Ｄ）に示すように、８サイクルの列電極電圧パターンには、各行に、２または−２が４個と０が４個のケース、４または−４が１個と０が７個のケースが現れる。前述した様に、実効電圧に相当する値は、行電極選択パターンと列電極電圧パターンを掛け合わせ、加算し、符号を反転したものである。ここで、実効電圧に相当する値が、図３（Ｅ）に示すように４または−４になるのは、次の４つのケースのいずれかである。
（１） ４＝ ２＋２＋２−２＋０＋０＋０＋０
（２） ４＝ ４＋０＋０＋０＋０＋０＋０＋０
（３）−４＝−２−２−２＋２＋０＋０＋０＋０
（４）−４＝−４＋０＋０＋０＋０＋０＋０＋０
【００３５】
上記ケース（１）においては、オン画素に印加される電圧は、（Ｖｒ＋２Ｖｃ）が３回、（Ｖｒ−２Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が４回となる。また、上記ケース（２）においては、オン画素に印加される電圧は、（Ｖｒ＋４Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が７回となる。同様に、上記ケース（３）のオフ画素に印加される電圧は、（Ｖｒ−２Ｖｃ）が３回、（Ｖｒ＋２Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が４回となる。また、上記ケース（４）のオフ画素に印加される電圧は、（Ｖｒ−４Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が７回となる。
【００３６】
図４に示す行電極数３５本の場合においては、行電極がオンになるとき、７回の−Ｖｒに対し、３回列電極は＋２Ｖｃとなり、１回の＋Ｖｒに対し、１回列電極は＋２Ｖｃとなる。従って、行電極と列電極の差は、３回（Ｖｒ＋２Ｖｃ）となり、１回（Ｖｒ−２Ｖｃ）となり、後は（Ｖｒ＋０Ｖｃ）であり、これは上記ケース（１）に相当する。
【００３７】
選択時に上記ケース（１）のオン画素に印加される実効電圧は、選択時間を単位時間とすると、次の式（１）のようになる。なお、上記各ケースについて、０Ｖｃ＝０であるので、（Ｖｒ＋０Ｖｃ）＝Ｖｒである。
同様に、上記ケース（２）のオン画素に印加される実効電圧は、次の式（２）のようになる。
【００３８】
また、同様に、上記ケース（３）のオフ画素に印加される実効電圧は、次の式（３）のようになる。
同様に、上記ケース（４）のオフ画素に印加される実効電圧は、次の式（４）のようになる。
【００３９】
以上は、選択されているときであるが、非選択時に上記ケース（１）および上記ケース（３）における印加される実効電圧は、選択時間を単位時間とすると、次の式（５）のようになる。
（±２×Ｖｃ）2 ×４＝１６×Ｖｃ2 ・・・・・・（５）
同様に、上記ケース（２）および上記ケース（４）の場合に、印加される実効電圧は、次の式（６）のようになる。
（±４×Ｖｃ）2 ＝１６×Ｖｃ2 ・・・・・・（６）
実効電圧は上記ケース（１）および上記ケース（３）の場合で同じとなる。
【００４０】
また、行電極数がＮ本（Ｎ／７ブロック）の場合に、上記ケース（１）および上記ケース（２）のオン画素の実効値Ｖonを求める。Ｎ／７が整数でない場合は、小数点以下を切り上げることとすると、次の式（７）のようになる。
この式（７）を整理すると、次の式（８）が得られる。
Ｖon ＝（１／√Ｎ）×Ｖｒ×√（２×Ｎ×Ａ2 ＋７×Ａ＋７）・・・（８）
ただし、Ａ＝Ｖｃ／Ｖｒである。
【００４１】
同様に、行電極数がＮ本（Ｎ／７ブロック）の場合に、上記ケース（３）および上記ケース（４）のオフ画素の実効値Ｖoff を求めると、次の式（９）のようになる。
これを整理すると、次の式（１０）が得られる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√（２×Ｎ×Ａ2 −７×Ａ＋７）・・・（１０）
ただし、Ａ＝Ｖｃ／Ｖｒである。
このように、全てのオン画素の実効電圧が同じであり、また、全てのオフ画素の実効電圧も同じなので、電圧平均化法が成立する。
【００４２】
また、ドライブ回路の設計においては、列電極電圧と行電極電圧の比（バイアス）が必要であるが、理想的バイアスについて説明する。
ドライブ回路の実効電圧Ｖon及びＶoff は、液晶がオンからオフに切り替わる電圧をまたぐ必要がある。
オン画素の実効電圧Ｖonとオフ画素の実効電圧Ｖoff との間が液晶のオン電圧とオフ電圧の間よりも狭いと、コントラストが低くなる。ドライブ回路の実効電圧ＶonとＶoff の比Ｖon／Ｖoff は、なるべく大きくした方がよい。そこで、Ｖon／Ｖoff ＝√｛（２×Ｎ×Ａ2 ＋７×Ａ＋７）／（２×Ｎ×Ａ2 −７×Ａ＋７）｝
において、根号√の中身をＹ（Ａ）とおいて、これを最大にするＡ＝Ｖｃ／Ｖｒを求める。
【００４３】
Ｙ（Ａ）＝（２×Ｎ×Ａ2 ＋７×Ａ＋７）／（２×Ｎ×Ａ2 −７×Ａ＋７）
において、これをＡで微分して、Ａ＞０の範囲でＹ（Ａ）を最大にするＡを求めると、Ａ＝Ｖｃ／Ｖｒ＝√｛７／（２×Ｎ）｝となる。これが理想バイアスであり、このとき、オンオフ比は、Ｖon／Ｖoff
＝√｛（√（８×Ｎ）＋√７）／（√（８×Ｎ）−√７）｝
となる。
【００４４】
本実施形態において、例えば、スレショルド電圧が２．１Ｖの標準的な高速液晶において、行電極数が１６０本の場合、選択電圧Ｖｒは、約６．９Ｖで済む。これに対し、従来のＡＰＴ駆動方式では、Ｖｒは１９Ｖ（±Ｖｒでは１９×２＝３８Ｖ）、同時選択本数Ｌ＝４のＭＬＳ駆動方式ではＶｒは約９．５Ｖ、ＢＬＡ３駆動方式では約１１Ｖである。また、実用波形を用いたＩＡＰＴ駆動方式では±Ｖｒで１９×２＝３８Ｖよりは低く、約２１Ｖにすることができる。
しかし、本実施形態によれば、±Ｖｒでも１５Ｖ以下とすることができ、これら従来のものより本発明の駆動方式による方が選択電圧を低くすることができるというより優れた効果を有している。
【００４５】
また、本発明による列電極の電圧レベル５値に対し、従来の駆動方式による列電極電圧レベルは、ＡＰＴ駆動方式及びＢＬＡ３駆動方式では２値、ＩＡＰＴ駆動方式では４値、Ｌ＝４のＭＬＳ駆動方式では５値となっている。従って、本発明の駆動方式では、電圧レベルだけを見ればＡＰＴ駆動方式及びＢＬＡ３駆動方式の２値には及ばないが、これらの駆動方式は選択電圧が大きく、消費電力が大きいという欠点がある。特に、ＢＬＡ３では、７本を同時に駆動することはできず、２値でやる場合には、７行１２８列の行電極選択パターンを用いるＢＡＴ（Binary Addressing Technique)となり、表示サイクルが長くなってしまい、動画に対応することができないという問題がある。
【００４６】
また、ＩＡＰＴ駆動方式は、本発明より少ない４値であるが、ＡＰＴ駆動方式と同様に、選択される周期が長いため、高速液晶ではフレームレスポンス現象が発生するという問題がある。
また、Ｌ＝４のＭＬＳ駆動方式は、本発明の５値と同じであるが、Ｌ＝７のＭＬＳ駆動方式では７＋１＝８値となり、本発明の５ＬＡ７（5-Level Addressing 7) 駆動方式の２倍弱となる。従って、本発明よりも回路がかなり複雑になってしまうという問題がある。
このように、本発明による７行を同時選択し、列電極電圧レベルを５値とする５ＬＡ７駆動方式は、従来のどの駆動方式と比較しても、回路規模を小さくするというより優れた効果を有していることがわかる。
【００４７】
以上、詳細に説明したように、本実施形態によれば、同時選択する行電極の本数を７本とし、かつ列電極の電圧レベルを５値としたため、行電極選択電圧を低くすることができる。従って、４Ｋ色、６５Ｋ色等の表示に必要となる比較的大きなメモリを微細プロセスで製造でき、行電極ドライバと列電極ドライバを１チップにすることができる。さらに、列電極の電圧レベルが５値と比較的少ないため、チップサイズ自身も小さくすることができる。
また、同時に駆動する行電極の本数が７本と多いので、平均的な応答時間が速い高速液晶でも、フレームレスポンス現象を防止することができ、コントラストを高くすることができる。また、行電極電圧が低いので、消費電力が少なくなる。さらに、同時に駆動する行電極の本数が多いので動作周波数を低くでき、消費電力を、より少なくすることが可能となる。
【００４８】
上で説明した実施形態においては、列電極の電圧レベルを、加算結果が０なら−４Ｖｃ、１ないし２なら−２Ｖｃ、３ないし４なら０Ｖｃ、５ないし６なら＋２Ｖｃ、７なら＋４Ｖｃとして、電圧レベルを５値としたが、本発明における５値の電圧レベルの対応のさせかたはこれに限定されるものではない。
例えば、列電極の電圧レベルを、それぞれ、−２Ｖｃ、−１Ｖｃ、０Ｖｃ、＋１Ｖｃ、＋２Ｖｃとしても同じである。このとき、単に計算上、理想バイアスが２倍になるだけで、実際に行電極および列電極に印加される電圧レベルは、同じとなる。また、その他の比例関係も同じである。
【００４９】
また、携帯機器では低消費電力化のために、表示をオフにする機能があり、本発明のように、列電極に０Ｖｃを供給できることが好ましい。
【００５０】
同様に、同時選択する行電極の本数を１１本とし、かつ列電極の電圧レベルを７値とすることも可能である。行電極の選択パターンとして、１１行１２列の直交関数を用いる。１１本の行電極の選択パターンを表す１１ビットの行電極ベクトルと、列電極の表示パターンを表す１１ビットの表示データとについて、該当するビットごとに排他的論理和をとり、各ビットごとの排他的論理和を加算する。列電極の最大電圧の１／６の電圧をＶｃとし、前記加算結果が０のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１１のとき、列電極の電圧レベルを＋６Ｖｃとすることが好ましい。
【００５１】
詳細は記述はしないが、その場合のオン画素の実効電圧は、次の式（１１）のようになる。
Ｖon＝（１／√Ｎ）×Ｖｒ×√｛３×Ｎ×Ａ2 ＋１１×Ａ＋１１｝・・・（１１）
オフ画素の実効電圧も、次の式（１２）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√｛３×Ｎ×Ａ2 −１１×Ａ＋１１｝・・・（１２）
理想バイアスは下記となる。
Ａ＝Ｖｃ／Ｖｒ＝√［１１／（３×Ｎ）］
その理想バイアスの時、ＶonとＶoff の比は、次の式（１３）となる。
【００５２】
同様に、同時選択する行電極の本数を１５本とし、かつ列電極の電圧レベルを９値とすることも可能である。行電極の選択パターンとして、１５行１６列の直交関数を用いる。１５本の行電極の選択パターンを表す１５ビットの行電極ベクトルと、列電極の表示パターンを表す１５ビットの表示データとについて、該当するビットごとに排他的論理和をとり、各ビットごとの排他的論理和を加算する。列電極の最大電圧の１／８の電圧をＶｃとし、前記加算結果が０のとき、列電極の電圧レベルを−８Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が１１または１２のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１３または１４のとき、列電極の電圧レベレを＋６Ｖｃとし、前記加算結果が１５のとき、列電極の電圧レベルを＋８Ｖｃとすることが好ましい。
【００５３】
詳細は記述しないが、その場合のオン画素の実効電圧は、次の式（１４）のようになる。
Ｖon＝（１／√Ｎ）×Ｖｒ×√｛４×Ｎ×Ａ2 ＋１５×Ａ＋１５｝・・・（１４）
オフ画素の実効電圧も、次の式（１５）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√｛４×Ｎ×Ａ2 −１５×Ａ＋１５｝・・・（１５）
理想バイアスは下記となる。
Ａ＝Ｖｃ／Ｖｒ＝√［１５／（４×Ｎ）］
その理想バイアスの時、ＶonとＶoff の比は、次の式（１６）となる。
【００５４】
演繹すると、同時選択する行電極の本数をＹ本（Ｙは７、１１または１５）とし、行電極の選択パターンとして、Ｙ行Ｚ列（Ｚ＝Ｙ＋１）の直交関数を用いると、列電極の電圧レベルはＸ値となり、次の式（１７）で表される。
［２×ｉ−（Ｘ−１）］×Ｖｃ ・・・・・・（１７）
ただし、ｉ＝０、１、２、・・・、（Ｘ−１）とし、Ｘ＝（Ｙ＋３）／２とし、Ｖｃを列電極の最大電圧の１／（Ｘ−１）の電圧とする。
Ｙ本の行電極の選択パターンを表すＹビットの行電極ベクトルと、列電極の表示パターンを表すＹビットの表示パターンとについて、該当するビットごとに排他的論理和をとり、各ビットごとの排他的論理和を加算し、加算結果に１を加えた２進数をＳビットとするとき、上位（Ｓ−１）ビットの小さい数から大きい数へ前記Ｘ値の列電極の低い電圧レベルから高い電圧レベルを割り当てればよい。
【００５５】
オン画素の実効電圧は、次の式（１８）のようになる。
Ｖon＝（１／√Ｎ）×Ｖｒ×√｛（Ｘ／２）×Ｎ×Ａ2 ＋Ｙ×Ａ＋Ｙ｝・・・（１８）
オフ画素の実効電圧も、次の式（１９）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√｛（Ｘ／２）×Ｎ×Ａ2 −Ｙ×Ａ＋Ｙ｝・・・（１９）
理想バイアスは下記となる。
Ａ＝Ｖｃ／Ｖｒ＝√［Ｙ／｛（Ｘ／２）×Ｎ｝］
その理想バイアスの時、ＶonとＶoff の比は、 次の式（２０）となる。
【００５６】
以上、本発明の単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置について詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのはもちろんである。
【００５７】
【発明の効果】
以上説明した通り、本発明によれば、行電極選択電圧を低くすることができ、４Ｋ色、６５Ｋ色等の表示に必要となる比較的大きなメモリを微細プロセスに収納でき、行電極ドライバと列電極ドライバを１チップにすることができる。さらに、列電極の電圧レベルが５値と比較的少ないため、チップサイズを小さくすることができる。また、同時に駆動する行電極の本数が７本と多いので、平均的な応答時間が速い高速液晶でも、フレームレスポンス現象を防止することができ、コントラストを高くすることができる。さらに、電圧振幅が小さく、動作周波数を低くでき、消費電力を少なくすることが可能となる。
【図面の簡単な説明】
【図１】 本発明に係る単純マトリクス液晶のマルチラインアドレッシング駆動方法を実行するための装置（ＬＣＤドライバ）の一実施形態の回路構成を示すブロック図である。
【図２】 行電極選択パターンを示す７行８列の直交関数の表す行列の例を示す説明図である。
【図３】 本実施形態における行電極選択パターン（Ａ）、表示パターン（Ｂ）、積和演算結果（Ｃ）、列電極電圧パターン（Ｄ）及び実効電圧に相当する値（Ｅ）を示す説明図である。
【図４】 本実施形態における、行電極数が３５本の場合の表示サイクルの例を示す説明図である。
【符号の説明】
１０ 液晶駆動装置（ＬＣＤドライバ）
１２ ＬＣＤ（パネル）
１４ 行電極ドライバ
１６ 列電極ドライバ
１８ 表示データメモリ
２０ スクランブラ
２２ ＥＸＯＲ回路
２４ アダー（加算器）
２６ ラッチアンドデコーダ
２８ 階調発生回路
３０ 行電極選択パターン発生回路
３２ ＲＡＭデコーダ
３４ コントローラ
【発明の属する技術分野】
本発明は、単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置に関する。
【０００２】
【従来の技術】
従来から、ワードプロセッサやパーソナルコンピュータの表示装置として、液晶ディスプレイ（ＬＣＤ）が用いられている。このＬＣＤは、小型化が容易であり、薄く、軽量である等の利点により、例えば携帯電話のディスプレイ等、近年ますますその使用頻度が増大している。
【０００３】
ＬＣＤとして、いわゆるツイステッドネマチックタイプ（ＴＮ型）及びスーパーツイステッドネマチックタイプ（ＳＴＮ型）の液晶表示素子を、薄膜フィルムトランジスタを用いずに駆動する単純マトリクスタイプのものがある。これらのＬＣＤの駆動方式として、従来の線順次走査方式（duty方式）であるＡＰＴ（Alt Pleshko Technique)駆動方式やこれを改良したＩＡＰＴ（Improved APT) 駆動方式の他、様々な駆動方式が考えられている。
【０００４】
例えば、特開平６−２７９０４号公報には、複数の走査線を同時に選択する複数ライン同時選択方式であるＭＬＳ（Multi-Line Selection) 駆動方式の例が開示されている。これは、Ｌ本の行電極を複数一括選択するものであり、行電極の選択電圧は、＋Ｖｒ、−Ｖｒのいずれかの電圧レベルをとるものとし、ＫをＬ以上の２のべき乗数として、Ｋ次の直交行列の列ベクトル要素を対応させる。そして、表示データのデータベクトルと選択電圧ベクトルの対応する要素の排他的論理和の総和がｉ（ｉは０〜Ｌのいずれかの整数）の時、（Ｌ＋１）レベルの電圧値Ｖｉを列電極に印加するようにしている。
【０００５】
また、特開平１１−２５８５７５号公報には、ＢＬＡ３（Bi-Level Addressing 3)駆動方式と呼ばれるものが開示されている。これは、３本の行電極を同時に選択し、行電極の選択電圧は、＋Ｖｒ、−Ｖｒの２値の電圧レベルをとるものとし、４次の直交行列の１行を除いた３行４列の列ベクトル要素を対応させる。また、列電極には、表示データのデータベクトルと選択電圧ベクトルの、対応する要素の積の総和が正なら−１、負なら＋１に対応する２値の電圧レベルを印加するようにして駆動するものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年携帯電話のＬＣＤパネルは、カラー化が進み、４Ｋ色、６５Ｋ色等が実用化されている一方、コストダウンのために、ＬＣＤドライバの１チップ化が進んでいる。しかしながら、ＬＣＤパネルの多色化につれて、表示データメモリの面積が大きくなり、高耐圧でかつ微細なプロセスを両立させなければならないというジレンマに陥っているという問題がある。
【０００７】
例えば、上述した従来のＬＣＤ駆動方式には、以下のような問題がある。
すなわち、特開平６−２７９０４号公報に記載された駆動方式では、一度に選択される行電極の本数Ｌを大きくすれば、選択電圧（＋Ｖｒ、−Ｖｒ）を低くできるが、列電極の電圧レベルとして（Ｌ＋１）種類が必要になる。例えば、Ｌ＝８本の場合、Ｌ＋１＝９種類の列電極の電圧レベルが必要となってしまう。その結果、電源回路が複雑になり、列電極の駆動回路が大きくなってしまうという問題がある。
【０００８】
一方、特開平１１−２５８５７５号公報に記載された駆動方式では、列電極の電圧レベルは２値であり、駆動回路は小さくできるが、Ｌ＝３では、選択電圧を低くすることができない。従って、選択電圧が高いため、微細プロセスには向かず、１チップ化には使えないという問題がある。このように、やはりＢＬＡ３駆動方式も、携帯電話のような用途には向かない。
【０００９】
本発明は、前記従来の問題に鑑みてなされたものであり、高速液晶のフレームレスポンス現象、即ち、液晶の応答特性の向上に伴うトレードオフとしてのコントラストの低下を防止しつつ、高コントラスト表示、低電圧駆動、低消費電力、チップサイズの縮小を実現することのできる単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するために、本発明の第一の態様は、単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
７本の行電極を同時選択し、該７本の行電極の選択パターンを表す７行８列の直交関数の７ビットの行選択列ベクトルと、列電極の表示パターンを表す７ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜７のデータで表される加算結果を得、
前記列電極の最大電圧の１／４の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が７のとき、列電極の電圧レベルを＋４Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法を提供する。
【００１４】
また、同様に前記課題を解決するために、本発明の第二の態様は、単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
１１本の行電極を同時選択し、該１１本の行電極の選択パターンを表す１１行１２列の直交関数の１１ビットの行選択列ベクトルと、列電極の表示パターンを表す１１ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜１１のデータで表される加算結果を得、
前記列電極の最大電圧の１／６の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１１のとき、列電極の電圧レベルを＋６Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法を提供する。
【００１５】
また、同様に前記課題を解決するために、本発明の第三の態様は、単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
１５本の行電極を同時選択し、該１５本の行電極の選択パターンを表す１５行１６列の直交関数の１５ビットの行選択列ベクトルと、列電極の表示パターンを表す１５ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜１５のデータで表される加算結果を得、
前記列電極の最大電圧の１／８の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−８Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が１１または１２のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１３または１４のとき、列電極の電圧レベルを＋６Ｖｃとし、前記加算結果が１５のとき、列電極の電圧レベルを＋８Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法を提供する。
【００１７】
また、同様に前記課題を解決するために、本発明の第四の態様は、前記単純マトリクス液晶のマルチラインアドレッシング駆動方法によりＬＣＤを駆動する行電極ドライバと列電極ドライバを１チップに搭載したことを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動装置を提供する。
【００１８】
【発明の実施の形態】
以下、本発明の単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置について、添付の図面に示される好適実施形態を基に詳細に説明する。
【００１９】
図１は、本発明に係る単純マトリクス液晶のマルチラインアドレッシング駆動方法を実行するための液晶駆動装置（ＬＣＤドライバ）の一実施形態の回路構成を示すブロック図である。本発明に係るＬＣＤドライバは、行電極を同時に７本選択し、かつ列電極の電圧レベルを５値とするものであり、この駆動方法を５ＬＡ７（5-Level Addressing 7) と呼ぶこととする。
図１に示すように、本実施形態に係るＬＣＤドライバ１０は、ＬＣＤパネル（ＬＣＤ）１２の７行（コモン）を同時に選択し、列電極電圧を５値でドライブするＭＬＳ方式のもので、行電極ドライバ１４、列電極ドライバ１６及び表示データメモリ１８を備えている。
【００２０】
また、ＲＧＢの各色の各列（セグメント）毎にスクランブラ２０、ＥＸＯＲゲート２２、アダー（加算器）２４、ラッチアンドデコーダ２６を備えている。また、階調表示のために、スクランブラ２０に階調データを送り込む階調発生回路２８が設けられており、行電極選択パターンをＥＸＯＲゲート２２及び行電極ドライバ１４に送り込む行電極選択パターン発生回路３０が設けられている。さらに、表示データメモリ１８には、ＲＡＭデコーダ３２が設けられている。
また、これら各構成要素を制御するためのコントローラ３４が設置されている。
【００２１】
表示データメモリ１８からは、同時にドライブされるＬＣＤ１２の７行分のカラーデータが同時にスクランブラ２０に出力される。スクランブラ２０は、階調発生回路２８から受け取った階調データに対応したオン／オフ信号を、それぞれ出力する。スクランブラ２０から出力されたオン／オフ信号は、ＥＸＯＲゲート２２により、行電極選択パターン発生回路３０から受け取った各々対応する行電極選択パターンとの排他的論理和がとられ、アダー２４により加算される。
加算結果は、ラッチアンドデコーダ２６に入力され、ラッチアンドデコーダ２６により、加算結果に対応した電圧レベルが、列電極の最大電圧の１／４の電圧をＶｃとして、−４Ｖｃ、−２Ｖｃ、０Ｖｃ、＋２Ｖｃ、＋４Ｖｃの５値の中から選択され、列電極ドライバ１６に出力される。そして行電極ドライバ１４及び列電極ドライバ１６により、ＬＣＤ１２が駆動される。
【００２２】
以下、本実施形態の作用を詳細に説明する。
本実施形態は、７本の行電極を同時に選択するものであるが、行電極選択パターン発生回路３０で発生させる行電極選択パターンとしては、７行８列の正規直交関数を用いることとする。この直交関数は、例えば図２に示すような正規直交行列Ｍで表されるものである。すなわち、行列Ｍは、自分自身の転置行列Ｍt との積が単位行列Ｉの整数倍となるものである。図２に示す行列Ｍの場合、ＭＭt ＝８Ｉとなる（ただし、Ｉは７次の単位行列である。）。このような行列は、例えばアダマール行列（この場合は、８次のアダマール行列）から１行を省いたものとして得ることができる。
【００２３】
図３に、本実施形態における行電極選択パターン（Ａ）、表示パターン（Ｂ）、積和演算結果（Ｃ）、列電極電圧パターン（Ｄ）及び実効電圧に相当する値（Ｅ）を示す。表示パターン（Ｂ）等は全部で２の７乗＝１２８通りあるが途中省略して示している。
図３において、行電極選択パターン（Ａ）に示される１を＋Ｖｒ、−１を−Ｖｒとする。また、表示データのオン画素を１、オフ画素を−１とする。
【００２４】
列電極電圧パターン（Ｄ）は、計算上、以下のようにして決定される。
すなわち、まず、行電極選択パターン（Ａ）の各列ベクトルを構成する７ビットからなる行選択列ベクトルと、表示パターン（Ｂ）の各行ベクトルを構成する同一列電極の７ビットの表示データ（ベクトル）とを、該当するビット毎に乗算する。例えば、サイクル＃１で示される行電極選択パターン（Ａ）の第１列の行選択列ベクトル（−１，−１，−１，１，１，１，−１）t （ただし、上付きの添字ｔは、行列の場合と同様に転置を表す。）と、表示パターン（Ｂ）の第１行の表示データ（１，１，１，１，１，１，１）との積和をとると、（−１）×１＋（−１）×１＋（−１）×１＋１×１＋１×１＋１×１＋（−１）×１＝−１となる。これが、積和演算結果（Ｃ）の左上の第１行、第１列の−１である。また、サイクル＃２で示される行電極選択パターン（Ａ）の第２列の行選択列ベクトルと、表示パターン（Ｂ）の第１行との積和をとると、積和演算結果（Ｃ）の第１行、第２列の−１が得られる。他の要素についても同様に計算することにより、図３の積和演算結果（Ｃ）の表が得られる。
【００２５】
図３に示すように、積和演算結果（Ｃ）に現れる数値は、±７、±５、±３、±１の８種類であり、従来は７行を選択する場合には、この８種類（７＋１＝８）の電圧レベルが必要とされた。これに対し本発明は、−７を＋４Ｖｃに、−５及び−３を＋２Ｖｃに、−１及び＋１を０Ｖｃに、＋３及び＋５を−２Ｖｃに、＋７を−４Ｖｃに置き換えることにより、電圧レベルを−４Ｖｃ、−２Ｖｃ、０Ｖｃ、＋２Ｖｃ、＋４Ｖｃのように５つのレベルとし、列電極の電圧レベルを５値化するものである。
【００２６】
すなわち、図３において、積和演算結果を次の表１により変換して列電極電圧パターン（Ｄ）を作成する。
このようにして、図３に示すような列電極電圧パターン（Ｄ）が決定される。図３の実効電圧に相当する値（Ｅ）とは、行電極選択パターン（Ａ）の値（−１及び１）に応じて列電極パターンをサイクル毎に加算したもので、後述するように、実効電圧に相当する。すなわち、実効電圧に相当する値は、行電極選択パターンが−１なら、列電極電圧パターンをそのまま加え、行電極選択パターンが１なら、列電極電圧パターンを極性反転して加えることによって得られる。結局、行電極選択パターン（Ａ）の各行と列電極電圧パターン（Ｄ）の各行の対応する要素の積和をとり、その符号を変えたものが実効電圧に相当する値となる。例えば、行電極選択パターン（Ａ）の第１行（−１、−１、−１、−１、−１、１、−１、−１）と、列電極電圧パターン（Ｄ）の第１行（０、０、０、２、２、２、２、０、）との積和をとると、（−１）×０＋（−１）×０＋（−１）×０＋（−１）×２＋（−１）×２＋１×２＋（−１）×２＋（−１）×０＝−４となり、この符号を変えると＋４となる。これが、図３の実効電圧に相当する値（Ｅ）の第１行、第１列（Ｒ１）の値４である。同様に行電極選択パターン（Ａ）の第２行と列電極電圧パターン（Ｄ）の第１行との積和をとり符号を変えたものが実効電圧に相当する値（Ｅ）の第１行、第２列（Ｒ２）の値４である。他の要素についても同様の計算を行い、図３の実効電圧に相当する値（Ｅ）の表が得られる。
【００２８】
今得られた実効電圧に相当する値（Ｅ）と表示パターン（Ｂ）とを比較すると、すべてのオン画素は同じ実効電圧４、すべてのオフ画素は同じ実効電圧−４となっている。これから、電圧平均化法が成立していることがわかる。
ところで、以上説明したのは、列電極電圧パターン（Ｄ）を計算上求める方法であったが、これを図１に示すロジック回路で実現する場合について、以下に説明する。
【００２９】
行電極選択パターンの１を＋Ｖｒ、０を−Ｖｒとし、また、表示データのオン画素を１、オフ画素を０とする。
図１の回路ブロックにおいて、例えば４Ｋ色の場合、ＲＧＢがそれぞれ４ビットずつで表現されることにより、２の４乗通りの階調を有し、全体で２4 ×２4 ×２4 ＝４０９６色が表現される。表示データメモリ１８中には、４ビットずつのデータが１ピクセル当たり１２ビット格納されている。この中から、ＲＡＭデコーダ３２が７行を選択すると、７行分のＲ、Ｇ、Ｂ各データが集められて、それぞれＲ、Ｇ、Ｂ毎にスクランブラ２０に送られる。また、このとき、階調発生回路２８から、その表示サイクルでの、ある階調をオンにするかオフにするかというデータがスクランブラ２０に送られる。これにより、各行各色毎にオン／オフが決定され、スクランブラ２０から、その７行分のデータが出力される。
図１は、ＲＡＭデコーダ３２が７行を選択し、各色毎にスクランブラ２０等の回路を有する例を図示しているが、これに限定されるものではなく、時分割で７行分のＲ、Ｇ、Ｂのデータを出力するようにしてもよい。
【００３０】
このスクランブラ２０からの出力と行電極選択パターン発生回路３０からの出力との間でＥＸＯＲ回路２２において、排他的論理和をとる。排他的論理和の結果をアダー２４で加算する。前述したように、表示データが１、０であるので、排他的論理和によって得られる７ビットの加算結果は、０〜７のデータとなり、３ビットの２進数で表され、３ビットのデータとして出力される。ラッチアンドデコーダ２６で、この３ビットのデータがラッチされ、デコードされて、−４Ｖｃ、−２Ｖｃ、０Ｖｃ、＋２Ｖｃ、＋４Ｖｃのうち該当する電圧が選択される。すなわち、加算値が、０なら−４Ｖｃ、１または２なら−２Ｖｃ、３または４なら０Ｖｃ、５または６なら＋２Ｖｃ、７なら＋４Ｖｃとして、電圧レベルを５値化する。この電圧が列電極の電圧レベルとして、列電極ドライバ１６によってＬＣＤ１２の列電極に印加される。
あるいは、排他的論理和によって得られる７ビットを加算して１を加えた４ビットの２進数のうち、上位３ビットの数（０〜４）に−４Ｖｃ〜＋４Ｖｃをそれぞれ割り当ててもよい。
【００３１】
また、行電極ドライバ１４では、行電極選択パターン発生回路３０からの列ベクトルに応じて、−Ｖｒ、０、＋Ｖｒのうち、該当する電圧が選択される。すなわち、その行電極が選択されている場合には＋Ｖｒか−Ｖｒが、また、非選択の場合には０が行電極ドライバ１４によってＬＣＤ１２に印加される。
コントローラ３４は、外部からの信号及び設定に応じて、各回路を適切なタイミングで制御する。ＬＣＤ１２は行電極ドライバ１４及び列電極ドライバ１６によって駆動され、ＬＣＤ１２上に４０９６階調の色が表示される。そして、選択された７行に対して、図３の行電極選択パターン（Ａ）に示す８個のサイクルについて同様に表示を行い、表示サイクルが完結される。
【００３２】
図４に、行電極数が３５本の場合の表示サイクルの例を示す。
図４に細線で示した−Ｖｒ、＋Ｖｒは、図３の行電極選択パターン（Ａ）の行１の８個のサイクル＃１〜＃８（−１、−１、−１、−１、−１、１、−１、−１）を表したもので、−１に−Ｖｒ、１に＋Ｖｒが対応している。
また、図４に太線で示したのは、列電極の電圧レベルであり、この電圧レベルは＋４Ｖｃ、＋２Ｖｃ、０Ｖｃ、−２Ｖｃ、−４Ｖｃのいずれかが選ばれる。図４の例では、行電極数３５本とし、一度に７行選択しているので３５÷７＝５ブロックに分けられるため、列電極の電圧レベルは、図３の列電極電圧パターン（Ｄ）のうち、＊印を付けた５行（すなわち、最初の２行と、上から６行目、及び最後の１行と下から６行目）を用いることにする。従って、図４の第１のサイクルＳ１では、上記５行の最初（一番左）の要素、０、０、０、０、０により、全て電圧０Ｖｃが列電極に印加される。また、次のサイクルＳ２では、上記５行の（左から）２番目の要素、０、２、０、０、０により、０Ｖｃ、＋２Ｖｃ、０Ｖｃ、０Ｖｃ、０Ｖｃの各電圧が列電極に印加される。
【００３３】
このようにして、８個のサイクルについて同様の操作が行われ、表示サイクルを完結する。
また、列電極の電圧（セグメント電圧）と行電極の電圧（コモン電圧）との差をとって加えていくことにより、実効電圧値が算出される。すなわち、図４において斜線で示した部分の面積を加えたものがこれに相当する。
【００３４】
以下、実効電圧値の具体的算出方法について説明する。
図３の列電極電圧パターン（Ｄ）に示すように、８サイクルの列電極電圧パターンには、各行に、２または−２が４個と０が４個のケース、４または−４が１個と０が７個のケースが現れる。前述した様に、実効電圧に相当する値は、行電極選択パターンと列電極電圧パターンを掛け合わせ、加算し、符号を反転したものである。ここで、実効電圧に相当する値が、図３（Ｅ）に示すように４または−４になるのは、次の４つのケースのいずれかである。
（１） ４＝ ２＋２＋２−２＋０＋０＋０＋０
（２） ４＝ ４＋０＋０＋０＋０＋０＋０＋０
（３）−４＝−２−２−２＋２＋０＋０＋０＋０
（４）−４＝−４＋０＋０＋０＋０＋０＋０＋０
【００３５】
上記ケース（１）においては、オン画素に印加される電圧は、（Ｖｒ＋２Ｖｃ）が３回、（Ｖｒ−２Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が４回となる。また、上記ケース（２）においては、オン画素に印加される電圧は、（Ｖｒ＋４Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が７回となる。同様に、上記ケース（３）のオフ画素に印加される電圧は、（Ｖｒ−２Ｖｃ）が３回、（Ｖｒ＋２Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が４回となる。また、上記ケース（４）のオフ画素に印加される電圧は、（Ｖｒ−４Ｖｃ）が１回、（Ｖｒ＋０Ｖｃ）が７回となる。
【００３６】
図４に示す行電極数３５本の場合においては、行電極がオンになるとき、７回の−Ｖｒに対し、３回列電極は＋２Ｖｃとなり、１回の＋Ｖｒに対し、１回列電極は＋２Ｖｃとなる。従って、行電極と列電極の差は、３回（Ｖｒ＋２Ｖｃ）となり、１回（Ｖｒ−２Ｖｃ）となり、後は（Ｖｒ＋０Ｖｃ）であり、これは上記ケース（１）に相当する。
【００３７】
選択時に上記ケース（１）のオン画素に印加される実効電圧は、選択時間を単位時間とすると、次の式（１）のようになる。なお、上記各ケースについて、０Ｖｃ＝０であるので、（Ｖｒ＋０Ｖｃ）＝Ｖｒである。
また、同様に、上記ケース（３）のオフ画素に印加される実効電圧は、次の式（３）のようになる。
以上は、選択されているときであるが、非選択時に上記ケース（１）および上記ケース（３）における印加される実効電圧は、選択時間を単位時間とすると、次の式（５）のようになる。
（±２×Ｖｃ）2 ×４＝１６×Ｖｃ2 ・・・・・・（５）
同様に、上記ケース（２）および上記ケース（４）の場合に、印加される実効電圧は、次の式（６）のようになる。
（±４×Ｖｃ）2 ＝１６×Ｖｃ2 ・・・・・・（６）
実効電圧は上記ケース（１）および上記ケース（３）の場合で同じとなる。
【００４０】
また、行電極数がＮ本（Ｎ／７ブロック）の場合に、上記ケース（１）および上記ケース（２）のオン画素の実効値Ｖonを求める。Ｎ／７が整数でない場合は、小数点以下を切り上げることとすると、次の式（７）のようになる。
Ｖon ＝（１／√Ｎ）×Ｖｒ×√（２×Ｎ×Ａ2 ＋７×Ａ＋７）・・・（８）
ただし、Ａ＝Ｖｃ／Ｖｒである。
【００４１】
同様に、行電極数がＮ本（Ｎ／７ブロック）の場合に、上記ケース（３）および上記ケース（４）のオフ画素の実効値Ｖoff を求めると、次の式（９）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√（２×Ｎ×Ａ2 −７×Ａ＋７）・・・（１０）
ただし、Ａ＝Ｖｃ／Ｖｒである。
このように、全てのオン画素の実効電圧が同じであり、また、全てのオフ画素の実効電圧も同じなので、電圧平均化法が成立する。
【００４２】
また、ドライブ回路の設計においては、列電極電圧と行電極電圧の比（バイアス）が必要であるが、理想的バイアスについて説明する。
ドライブ回路の実効電圧Ｖon及びＶoff は、液晶がオンからオフに切り替わる電圧をまたぐ必要がある。
オン画素の実効電圧Ｖonとオフ画素の実効電圧Ｖoff との間が液晶のオン電圧とオフ電圧の間よりも狭いと、コントラストが低くなる。ドライブ回路の実効電圧ＶonとＶoff の比Ｖon／Ｖoff は、なるべく大きくした方がよい。そこで、Ｖon／Ｖoff ＝√｛（２×Ｎ×Ａ2 ＋７×Ａ＋７）／（２×Ｎ×Ａ2 −７×Ａ＋７）｝
において、根号√の中身をＹ（Ａ）とおいて、これを最大にするＡ＝Ｖｃ／Ｖｒを求める。
【００４３】
Ｙ（Ａ）＝（２×Ｎ×Ａ2 ＋７×Ａ＋７）／（２×Ｎ×Ａ2 −７×Ａ＋７）
において、これをＡで微分して、Ａ＞０の範囲でＹ（Ａ）を最大にするＡを求めると、Ａ＝Ｖｃ／Ｖｒ＝√｛７／（２×Ｎ）｝となる。これが理想バイアスであり、このとき、オンオフ比は、Ｖon／Ｖoff
＝√｛（√（８×Ｎ）＋√７）／（√（８×Ｎ）−√７）｝
となる。
【００４４】
本実施形態において、例えば、スレショルド電圧が２．１Ｖの標準的な高速液晶において、行電極数が１６０本の場合、選択電圧Ｖｒは、約６．９Ｖで済む。これに対し、従来のＡＰＴ駆動方式では、Ｖｒは１９Ｖ（±Ｖｒでは１９×２＝３８Ｖ）、同時選択本数Ｌ＝４のＭＬＳ駆動方式ではＶｒは約９．５Ｖ、ＢＬＡ３駆動方式では約１１Ｖである。また、実用波形を用いたＩＡＰＴ駆動方式では±Ｖｒで１９×２＝３８Ｖよりは低く、約２１Ｖにすることができる。
しかし、本実施形態によれば、±Ｖｒでも１５Ｖ以下とすることができ、これら従来のものより本発明の駆動方式による方が選択電圧を低くすることができるというより優れた効果を有している。
【００４５】
また、本発明による列電極の電圧レベル５値に対し、従来の駆動方式による列電極電圧レベルは、ＡＰＴ駆動方式及びＢＬＡ３駆動方式では２値、ＩＡＰＴ駆動方式では４値、Ｌ＝４のＭＬＳ駆動方式では５値となっている。従って、本発明の駆動方式では、電圧レベルだけを見ればＡＰＴ駆動方式及びＢＬＡ３駆動方式の２値には及ばないが、これらの駆動方式は選択電圧が大きく、消費電力が大きいという欠点がある。特に、ＢＬＡ３では、７本を同時に駆動することはできず、２値でやる場合には、７行１２８列の行電極選択パターンを用いるＢＡＴ（Binary Addressing Technique)となり、表示サイクルが長くなってしまい、動画に対応することができないという問題がある。
【００４６】
また、ＩＡＰＴ駆動方式は、本発明より少ない４値であるが、ＡＰＴ駆動方式と同様に、選択される周期が長いため、高速液晶ではフレームレスポンス現象が発生するという問題がある。
また、Ｌ＝４のＭＬＳ駆動方式は、本発明の５値と同じであるが、Ｌ＝７のＭＬＳ駆動方式では７＋１＝８値となり、本発明の５ＬＡ７（5-Level Addressing 7) 駆動方式の２倍弱となる。従って、本発明よりも回路がかなり複雑になってしまうという問題がある。
このように、本発明による７行を同時選択し、列電極電圧レベルを５値とする５ＬＡ７駆動方式は、従来のどの駆動方式と比較しても、回路規模を小さくするというより優れた効果を有していることがわかる。
【００４７】
以上、詳細に説明したように、本実施形態によれば、同時選択する行電極の本数を７本とし、かつ列電極の電圧レベルを５値としたため、行電極選択電圧を低くすることができる。従って、４Ｋ色、６５Ｋ色等の表示に必要となる比較的大きなメモリを微細プロセスで製造でき、行電極ドライバと列電極ドライバを１チップにすることができる。さらに、列電極の電圧レベルが５値と比較的少ないため、チップサイズ自身も小さくすることができる。
また、同時に駆動する行電極の本数が７本と多いので、平均的な応答時間が速い高速液晶でも、フレームレスポンス現象を防止することができ、コントラストを高くすることができる。また、行電極電圧が低いので、消費電力が少なくなる。さらに、同時に駆動する行電極の本数が多いので動作周波数を低くでき、消費電力を、より少なくすることが可能となる。
【００４８】
上で説明した実施形態においては、列電極の電圧レベルを、加算結果が０なら−４Ｖｃ、１ないし２なら−２Ｖｃ、３ないし４なら０Ｖｃ、５ないし６なら＋２Ｖｃ、７なら＋４Ｖｃとして、電圧レベルを５値としたが、本発明における５値の電圧レベルの対応のさせかたはこれに限定されるものではない。
例えば、列電極の電圧レベルを、それぞれ、−２Ｖｃ、−１Ｖｃ、０Ｖｃ、＋１Ｖｃ、＋２Ｖｃとしても同じである。このとき、単に計算上、理想バイアスが２倍になるだけで、実際に行電極および列電極に印加される電圧レベルは、同じとなる。また、その他の比例関係も同じである。
【００４９】
また、携帯機器では低消費電力化のために、表示をオフにする機能があり、本発明のように、列電極に０Ｖｃを供給できることが好ましい。
【００５０】
同様に、同時選択する行電極の本数を１１本とし、かつ列電極の電圧レベルを７値とすることも可能である。行電極の選択パターンとして、１１行１２列の直交関数を用いる。１１本の行電極の選択パターンを表す１１ビットの行電極ベクトルと、列電極の表示パターンを表す１１ビットの表示データとについて、該当するビットごとに排他的論理和をとり、各ビットごとの排他的論理和を加算する。列電極の最大電圧の１／６の電圧をＶｃとし、前記加算結果が０のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１１のとき、列電極の電圧レベルを＋６Ｖｃとすることが好ましい。
【００５１】
詳細は記述はしないが、その場合のオン画素の実効電圧は、次の式（１１）のようになる。
Ｖon＝（１／√Ｎ）×Ｖｒ×√｛３×Ｎ×Ａ2 ＋１１×Ａ＋１１｝・・・（１１）
オフ画素の実効電圧も、次の式（１２）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√｛３×Ｎ×Ａ2 −１１×Ａ＋１１｝・・・（１２）
理想バイアスは下記となる。
Ａ＝Ｖｃ／Ｖｒ＝√［１１／（３×Ｎ）］
その理想バイアスの時、ＶonとＶoff の比は、次の式（１３）となる。
同様に、同時選択する行電極の本数を１５本とし、かつ列電極の電圧レベルを９値とすることも可能である。行電極の選択パターンとして、１５行１６列の直交関数を用いる。１５本の行電極の選択パターンを表す１５ビットの行電極ベクトルと、列電極の表示パターンを表す１５ビットの表示データとについて、該当するビットごとに排他的論理和をとり、各ビットごとの排他的論理和を加算する。列電極の最大電圧の１／８の電圧をＶｃとし、前記加算結果が０のとき、列電極の電圧レベルを−８Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が１１または１２のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１３または１４のとき、列電極の電圧レベレを＋６Ｖｃとし、前記加算結果が１５のとき、列電極の電圧レベルを＋８Ｖｃとすることが好ましい。
【００５３】
詳細は記述しないが、その場合のオン画素の実効電圧は、次の式（１４）のようになる。
Ｖon＝（１／√Ｎ）×Ｖｒ×√｛４×Ｎ×Ａ2 ＋１５×Ａ＋１５｝・・・（１４）
オフ画素の実効電圧も、次の式（１５）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√｛４×Ｎ×Ａ2 −１５×Ａ＋１５｝・・・（１５）
理想バイアスは下記となる。
Ａ＝Ｖｃ／Ｖｒ＝√［１５／（４×Ｎ）］
その理想バイアスの時、ＶonとＶoff の比は、次の式（１６）となる。
演繹すると、同時選択する行電極の本数をＹ本（Ｙは７、１１または１５）とし、行電極の選択パターンとして、Ｙ行Ｚ列（Ｚ＝Ｙ＋１）の直交関数を用いると、列電極の電圧レベルはＸ値となり、次の式（１７）で表される。
［２×ｉ−（Ｘ−１）］×Ｖｃ ・・・・・・（１７）
ただし、ｉ＝０、１、２、・・・、（Ｘ−１）とし、Ｘ＝（Ｙ＋３）／２とし、Ｖｃを列電極の最大電圧の１／（Ｘ−１）の電圧とする。
Ｙ本の行電極の選択パターンを表すＹビットの行電極ベクトルと、列電極の表示パターンを表すＹビットの表示パターンとについて、該当するビットごとに排他的論理和をとり、各ビットごとの排他的論理和を加算し、加算結果に１を加えた２進数をＳビットとするとき、上位（Ｓ−１）ビットの小さい数から大きい数へ前記Ｘ値の列電極の低い電圧レベルから高い電圧レベルを割り当てればよい。
【００５５】
オン画素の実効電圧は、次の式（１８）のようになる。
Ｖon＝（１／√Ｎ）×Ｖｒ×√｛（Ｘ／２）×Ｎ×Ａ2 ＋Ｙ×Ａ＋Ｙ｝・・・（１８）
オフ画素の実効電圧も、次の式（１９）のようになる。
Ｖoff ＝（１／√Ｎ）×Ｖｒ×√｛（Ｘ／２）×Ｎ×Ａ2 −Ｙ×Ａ＋Ｙ｝・・・（１９）
理想バイアスは下記となる。
Ａ＝Ｖｃ／Ｖｒ＝√［Ｙ／｛（Ｘ／２）×Ｎ｝］
その理想バイアスの時、ＶonとＶoff の比は、 次の式（２０）となる。
以上、本発明の単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置について詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのはもちろんである。
【００５７】
【発明の効果】
以上説明した通り、本発明によれば、行電極選択電圧を低くすることができ、４Ｋ色、６５Ｋ色等の表示に必要となる比較的大きなメモリを微細プロセスに収納でき、行電極ドライバと列電極ドライバを１チップにすることができる。さらに、列電極の電圧レベルが５値と比較的少ないため、チップサイズを小さくすることができる。また、同時に駆動する行電極の本数が７本と多いので、平均的な応答時間が速い高速液晶でも、フレームレスポンス現象を防止することができ、コントラストを高くすることができる。さらに、電圧振幅が小さく、動作周波数を低くでき、消費電力を少なくすることが可能となる。
【図面の簡単な説明】
【図１】 本発明に係る単純マトリクス液晶のマルチラインアドレッシング駆動方法を実行するための装置（ＬＣＤドライバ）の一実施形態の回路構成を示すブロック図である。
【図２】 行電極選択パターンを示す７行８列の直交関数の表す行列の例を示す説明図である。
【図３】 本実施形態における行電極選択パターン（Ａ）、表示パターン（Ｂ）、積和演算結果（Ｃ）、列電極電圧パターン（Ｄ）及び実効電圧に相当する値（Ｅ）を示す説明図である。
【図４】 本実施形態における、行電極数が３５本の場合の表示サイクルの例を示す説明図である。
【符号の説明】
１０ 液晶駆動装置（ＬＣＤドライバ）
１２ ＬＣＤ（パネル）
１４ 行電極ドライバ
１６ 列電極ドライバ
１８ 表示データメモリ
２０ スクランブラ
２２ ＥＸＯＲ回路
２４ アダー（加算器）
２６ ラッチアンドデコーダ
２８ 階調発生回路
３０ 行電極選択パターン発生回路
３２ ＲＡＭデコーダ
３４ コントローラ
Claims (4)
- 単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
７本の行電極を同時選択し、該７本の行電極の選択パターンを表す７行８列の直交関数の７ビットの行選択列ベクトルと、列電極の表示パターンを表す７ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜７のデータで表される加算結果を得、
前記列電極の最大電圧の１／４の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が７のとき、列電極の電圧レベルを＋４Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法。 - 単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
１１本の行電極を同時選択し、該１１本の行電極の選択パターンを表す１１行１２列の直交関数の１１ビットの行選択列ベクトルと、列電極の表示パターンを表す１１ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜１１のデータで表される加算結果を得、
前記列電極の最大電圧の１／６の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１１のとき、列電極の電圧レベルを＋６Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法。 - 単純マトリクス液晶のマルチラインアドレッシング駆動方法であって、
１５本の行電極を同時選択し、該１５本の行電極の選択パターンを表す１５行１６列の直交関数の１５ビットの行選択列ベクトルと、列電極の表示パターンを表す１５ビットの表示データとについて、該当するビット毎に排他的論理和をとり、各ビット毎の排他的論理和を加算して０〜１５のデータで表される加算結果を得、
前記列電極の最大電圧の１／８の電圧をＶｃとして、
前記加算結果が０のとき、列電極の電圧レベルを−８Ｖｃとし、前記加算結果が１または２のとき、列電極の電圧レベルを−６Ｖｃとし、前記加算結果が３または４のとき、列電極の電圧レベルを−４Ｖｃとし、前記加算結果が５または６のとき、列電極の電圧レベルを−２Ｖｃとし、前記加算結果が７または８のとき、列電極の電圧レベルを０Ｖｃとし、前記加算結果が９または１０のとき、列電極の電圧レベルを＋２Ｖｃとし、前記加算結果が１１または１２のとき、列電極の電圧レベルを＋４Ｖｃとし、前記加算結果が１３または１４のとき、列電極の電圧レベルを＋６Ｖｃとし、前記加算結果が１５のとき、列電極の電圧レベルを＋８Ｖｃとすることを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動方法。 - 請求項１〜３のいずれか１項に記載の単純マトリクス液晶のマルチラインアドレッシング駆動方法によりＬＣＤを駆動する行電極ドライバと列電極ドライバを１チップに搭載したことを特徴とする単純マトリクス液晶のマルチラインアドレッシング駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362034A JP3979827B2 (ja) | 2001-11-28 | 2001-11-28 | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362034A JP3979827B2 (ja) | 2001-11-28 | 2001-11-28 | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003162264A JP2003162264A (ja) | 2003-06-06 |
| JP3979827B2 true JP3979827B2 (ja) | 2007-09-19 |
Family
ID=19172602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001362034A Expired - Fee Related JP3979827B2 (ja) | 2001-11-28 | 2001-11-28 | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3979827B2 (ja) |
-
2001
- 2001-11-28 JP JP2001362034A patent/JP3979827B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003162264A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7403195B2 (en) | Method and apparatus for driving passive matrix liquid crystal | |
| EP1181683A1 (en) | Display device with multiple row addressing | |
| JP2003140114A (ja) | コレステリック液晶ディスプレイ用ドライバ | |
| JP2006171746A (ja) | 表示装置及び表示装置の駆動装置 | |
| KR20040101533A (ko) | 그레이 쉐이드 구동 방식의 저전력 엘씨디 | |
| US20050162369A1 (en) | Apparatus and method of driving display device | |
| WO1995034020A1 (fr) | Procede de commande d'un dispositif d'affichage a cristaux liquides, dispositif d'affichage a cristaux liquides, appareil electronique et circuit de commande | |
| JP4017425B2 (ja) | 単純マトリクス液晶の駆動方法及び液晶駆動装置 | |
| JP3979827B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| US6727879B2 (en) | LCD driver in multi-line selection driving method | |
| JP3719973B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
| US6850251B1 (en) | Control circuit and control method for display device | |
| KR100982083B1 (ko) | 액정 디스플레이 장치 | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP3555980B2 (ja) | 液晶表示装置の列信号形成方法 | |
| JP3576231B2 (ja) | 画像表示装置の駆動方法 | |
| JP3789847B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| JP3233562B2 (ja) | 液晶パネルの駆動方法 | |
| JP4133079B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP3415965B2 (ja) | 画像表示装置の駆動方法 | |
| JP4673516B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3591926B2 (ja) | 液晶表示装置の駆動法 | |
| Sako et al. | P‐33: Single‐chip Driver for 65k Color STN‐LCD with Half Column Voltages in a MLA Drive System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |