KR20040101533A - 그레이 쉐이드 구동 방식의 저전력 엘씨디 - Google Patents

그레이 쉐이드 구동 방식의 저전력 엘씨디 Download PDF

Info

Publication number
KR20040101533A
KR20040101533A KR10-2004-7016752A KR20047016752A KR20040101533A KR 20040101533 A KR20040101533 A KR 20040101533A KR 20047016752 A KR20047016752 A KR 20047016752A KR 20040101533 A KR20040101533 A KR 20040101533A
Authority
KR
South Korea
Prior art keywords
fields
lines
periods
repeating
row
Prior art date
Application number
KR10-2004-7016752A
Other languages
English (en)
Inventor
젬 유. 리앙
피터 샤오
주안 신-싱
Original Assignee
울트라칩, 인코포레이티드.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울트라칩, 인코포레이티드. filed Critical 울트라칩, 인코포레이티드.
Publication of KR20040101533A publication Critical patent/KR20040101533A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

수동 액정 디스플레이에서, 프레임들 혹은 필드들은 그레이 스케일을 달성하기 위해 서로 다른 기간들 동안에 디스플레이된다. 열(column) 전극들에 인가되는 전압 펄스들은 행 스캐닝 기간들 혹은 필드 스캐닝 기간들 동안 실질적으로 일정 값을 가짐으로써 전력 소비를 감소시킨다. 디스플레이의 라인들은 깜박임을 억제하고, 프레임 레이트를 감소시킴으로써 전력소비를 더욱 감소시키는 인터레이스 구성으로 기수 및 우수 필드들로 분할될 수도 있다.

Description

그레이 쉐이드 구동 방식의 저전력 엘씨디{Low power LCD with gray shade driving scheme}
액정 디스플레이들은 셀 전화들, 페이저들, 및 PDA(personal digital assistant) 디바이스들과 같은 다양한 디바이스들에서 사용된다. 이들 디스플레이들의 대다수 사용은 배터리로 동작되는 휴대용 디바이스들에 있기 때문에, 저 전력 소비가 중요한 디스플레이 속성이다. LCD 디스플레이들과 같은 많은 종래 기술의 시스템들은, 행(row) 전극 및 열(column) 전극이 중첩하는 영역들에서 화소들이 형성되는, 이들 행 및 열 전극들을 통해서 전력을 디스플레이에 제공하는 회로를 포함한다. 디스플레이할 정관측 다양한 기술들 중 하나에 따라서 행 어드레싱 및 열(column) 데이터 신호들로 변환된다. 이들 기술들은 적합한 신호들을 디스플레이 전극들에 제공함으로써 LCD 물질의 물리적 한계 및 스펙 내에서 작용한다.
수동 LCD 디스플레이들 사용에 전형적인 것은 디스플레이의 광학 특성들이 각각의 개별 화소에 인가되는 자승 평균 제곱(R.M.S.)에 응답하는 원리에 근거한다중화(multiplexing) 기술들이다. Alto-Pleshko 기술과 같은 이러한 기술의 일반적인 구현들에서는 행 신호들을 사용하여 정보를 수신하기 위한 행들을 선택하고 데이터 신호들로서 열 신호들을 사용하여, 표현할 정보를 전한다. 직류 전류(DC)에 의한 액정에의 손상을 제한시키고 인가되는 전압들을 어떤 범위들 내로 유지하기 위해 교류 전류(AC)를 사용하여 디스플레이들을 구동하는 기술의 변형들이 개발되었다. 디스플레이 기술의 이러한 변형예가, 향상된 Alt Pleshko 기술(IAPT)이다. 디스플레이들을 제어하는 IAPT 방식 외에도, 디스플레이들에서 그레이 쉐이드를 생성하기 위해 기본적인 IAPT 기술들과 함께 적용될 수 있는, 이를테면 복수 그레이 레벨들을 생성하기 위한 프레임 레이트 변조(FRM) 및 펄스폭 변조(PWM)와 같은 많은 다른 방법들이 있다. 특히, 종래 기술들은 디스플레이의 한 에지에서 반대쪽 에지로 연속적으로 행들을 스캐닝함으로써 스캐닝을 어떤 세트의 패턴들로 제한한다.
전력 요건을 감소시켜 예를 들면 휴대용 디바이스들에서 배터리 수명을 연장시킬 수 있게 하는 것이 LCD 디스플레이 개발의 지속적인 목적이었다. 전력 요건을 감소시키기 위해 시도되었던 방식들 중에는, 새로운 결정들을 개발하는 것, 디스플레이에 보다 진보된 전자장치들을 탑재하는 것, MLM 기술들과 같은 계산 집약적 디스플레이 구동기 알고리즘들을 개발하는 것이 있다. 본 발명은 간단한 구동 알고리즘들을 사용하며 기존의 액정 물질들 및 LCD 제조 기술에 호환될 수 있는 새로운, 저 전력의 LCD 패널 어드레싱 방식을 제공한다.
도 1은 수동 LCD의 전형적 구성 및 이의 구동 파형을 도시한 것이다. 도 1의 LCD 패널(10)에 나타나 있는 바와 같이, 패널(10)은 N개의 긴 행 전극 어레이(12) 및 M 개의 긴 열(column) 전극 어레이(14)를 포함하고, N, M은 양의 정수이다. 전극들의 두 어레이들은 서로 가로지르도록 배치됨으로써, 중첩되는 영역에서 각 행 전극이 각 열 전극과 교차하여 중첩하고, 이 중첩되는 영역은 관측자가 관측 방향에서 관측 시(이를테면 도 1에서 지면에 수직한, 지면 내 방향(16)) 도 1에 도시된 바와 같은 화소들(18)을 정의한다. 행 및 열 전극들은 도시된 바와 같은 회로들(22, 24)에 의해 구동된다. 업계의 관례에 따라, 행 전극 및 열 전극을 이하 COM 및 SEG로 칭하고, 이들에 인가되는 데이터 신호들을 이하 COM 및 SEG 신호 또는 펄스라 칭하고, 회로들(22, 24)은, 각각, 행 (COM) 구동기 및 열 (SEG) 구동기라고도 알려져 있다.
구동기(22)가 COM 전극들에 전압들 또는 전위들을 인가하였을 때, 이하 행 스캐닝 또는 어드레싱 기간, 혹은 라인 기간이라 칭하는 기간동안 각 행 전극에 전압이 인가된다. 이하 라인 레이트 혹은 행 스캐닝 또는 어드레싱 레이트라 칭하는 주파수 혹은 레이트로 행 전극들에 전압들 또는 전위들이 인가된다. 어드레싱을 하기 위해 선택되는 행 전극에 "비-스캐닝(non-scanning)" 값의 전압이 인가될 때는 SEG 전극들에 인가되는 전압들의 값들에 관계없이 이러한 행 전극과 중첩하는 화소들에선 어떠한 이미지도 디스플레이되지 않게 될 것이며, 어드레싱을 위해 선택된 행 전극에 "스캐닝" 값의 전압이 인가될 때, 이러한 행 전극과 중첩하는 화소들에서 한 라인의 이미지가 디스플레이될 것이다. 적합한 데이터 SEG 펄스들이 열 전극들에 인가되는 동안 순차적으로 N개의 행 전극들에 스캐닝 전압들을 인가함으로써, 라인 이미지들이 디스플레이되어 복수의 라인들을 포함하는 이미지 전체가 형성된다.
정보 디스플레이의 콘텐트를 강조표시(enhance)하기 위해서, 일반적으로는 디스플레이에서 복수 그레이 레벨들을 생성하는 것이 바람직하다. 이러한 그레이 쉐이드들은 일반적으로 STN(Super Twisted Neumetic)에서는 통상적인 두 가지 방법들인 펄스폭 변조 및 프레임 변조에 의해 달성된다.
펄스폭 변조(PWM) 방식에서는, 각각의 라인 기간 내에, SEG 펄스들에 대해서 라인 기간의 x% 동안엔 SEG 출력 레벨을 V1 전압에 있게 하고, 라인 사이클의 나머지 (100-x)% 동안엔 SEG 구동기 출력 레벨을 저 전압 V0에 있게 변조함으로써, 화소 전극에 결과적인 VRMS는 V0와 V0보다 큰 V1간의 전압차의 x%에 이르는 값을 갖게 되게, 변조된다.
통상적인 유형의 프레임 레이트 변조(FRM)에서는 서로 다른 계조들(gradation)의 그레이 쉐이드들을 가진 복수의 프레임들을 세트로서 그룹으로 나누고, 프레임들을 동일 라인 기간동안 인가하고 신호들을 세트 전체에 걸쳐 분포시켜 STN의 RMS(root mean square) 평균화 효과를 통해 최종적인 쉐이드를 생성한다. 예를 들면, 한 세트는 15개의 프레임들로 구성될 수가 있다. 그러면 0 내지 15의 레벨들에 대해서, 이 15프레임의 한 세트에 걸쳐 데이터를 분포시킬 수 있어, 그레이 쉐이드 효과를 달성할 수 있다.
이들 종래의 방식은 현저한 양의 전력을 소비한다. 펄스폭 변조의 경우에,우선, 전체 화면이 계속적인 50% 쉐이드를 디스플레이하는 경우를 고찰한다. 이것은 2회의 라인 레이트로 SEG를 토글(toggle)하는 것(온-오프-온-오프)으로 될 것이며, SEG 전극들에 캐패시터 부하 효과에 기인하여 매우 많은 양의 전력을 소비할 것이다. 이러한 매우 높은 토글 레이트 및 전력 소비에 기인하여, PWM 방식은 일반적으로 전력 소비의 높은 변동을 겪게 되고, 시스템 설계에서 문제점들을 야기할 수 있다.
프레임 레이트 변조에 관해서, STN의 RMS 효과는 대역폭 제한을 갖는다. 가시성 깜박임(flicker)을 최소화하기 위해서, 프레임 전체 세트가, 사람이 깜박임 감지에 대한 임계값인 60Hz보다 빠르게 반복될 필요가 있다. 예를 들면, 16가지 쉐이드들을 생성하기 위해서, 한 세트에 16 프레임들이 필요하고, 이 프레임 전체가 60 x 16 = 960 fps(frames-per-second)로 반복되어야 한다. 이러한 주파수를 최대 1/4만큼 감소시키기 위해 공간 디더링(spatial dithering)(이를테면 2x2 매트릭스)을 사용할 수 있을지라도, 그러나 240 fps는 완전 흑백(B/W) STN LCD(즉, 그레이 쉐이드가 없는)에 전형적인 60Hz보다도 여전히 현저하게 높고, 따라서 완전 흑백 STN LCD들에 의해 소비되는 전력의 거의 4배를 소비할 것이다.
종래의 프레임 레이트 변조 방식의 또 다른 단점은 결과적인 쉐이드가 V0와 V1 사이에서 선형으로 이격된다는 것과, STN LC 물질이 도 4에 도시한 바와 같이 투과율 곡선이 S 형상의 VRMS를 항시 갖는다는 것이다. 선형으로 이격되는 변조들은 스펙트럼의 두 끝 쪽의 그레이 쉐이드들(레벨 1-4, 및 레벨 13-16)을 서로 분간할 수 없게 한다. 이러한 곡선 보상을 달성하기 위해서, 16 프레임들보다 현격히 많을 것을 요할 것이다. 또한 전력 소비가 매우 현저하게 증가할 수 있다.
본 발명의 또 다른 면은 각 라인 기간 동안에 한 행 이상의 화소들이 어드레스되는, Scheffer의 능동 어드레싱, 혹은 복수-라인-어드레싱과 같은 보다 최신의 LCD 제어 방식에 관계된 것이다. 예를 들면, L=4인 전형적인 MLS 구성에서, 4개 행의 화소들이 동시에 어드레스되고, 4개 행의 화소들의 원하는 상태들에 기초하여 각 SEG 신호가 계산될 필요가 있을 것이다. PWM 방식이 사용된다면, 각 라인 기간은, 원하는 쉐이드들을 달성하기 위해서 4개의 화소들 각각이 천이할 필요가 있을 것인가에 따라, 5개의 서브-기간들로 더욱 세분될 수 있다. 이것은 SEG 스위칭 동작의 량을 5배만큼 증가시킬 수 있어, 사실상 MLS 구동 방식을 채용하는 어떠한 시스템에도 PWM을 실현 불가능하게 된다. 그러므로, 바람직한 그레이 쉐이드들을 생성하는 바람직한 VRMS변조를 달성하면서, 각 라인 기간동안 SEG 신호가 일정하게 되게 할 새로운 그레이 쉐이드를 발견하는 것이 매우 바람직하다.
전술한 LCD 구동 방식들 중 어느 것도 완전히 만족스러운 것은 없다. 그러므로, 완전 흑백 LCD들에 비해 전력 소비의 최소 증가로 그레이 쉐이드들을 생성하는 향상된 LCD 구동 방식들을 제공하는 것이 바람직하다. 전력 소비의 더욱 감축으로 깜박임을 억제하는 구동방식을 제공하는 것이 또한 바람직하다.
<발명의 요약>
전술의 전력 소비 고찰을 고려하여, B/W LCD에 비해 최소 증가의 전력소비로STN LCD에 그레이 쉐이드들을 생성하게 할 새로운 방식을 발명한다. 본 발명의 또 다른 면에서, 새로운 방식은 액정의 고유의 천이 곡선을 보상하는 보상효과를 제공하여 명백하게 구별될 수 있는 쉐이드들을 제공할 것이다. 또한, 깜박임을 더욱 억제하여 최소 프레임 레이트의 더욱 감소로 전력을 절약하게 하도록 인터레이스 유사 프레임 변조 방식이 도입된다. 여기 기술된 본 발명의 여러 가지 서로 상이한 면들은 개별적으로 혹은 조합하여 사용될 수 있다.
펄스폭 변조 방식 혹은 프레임 변조 방식과 같은 종래의 구동 방식들에서, 행 스캐닝 혹은 어드레싱 기간은 줄곧 동일한 상태에 있다. 예를 들면, 펄스폭 변조방식에서 행 전극들에 인가되는 COM 펄스들이 실질적으로, 변조되지 않은 동일 폭들을 갖는 반면, 열 전극들에서 인가되는 SEG 펄스들은 변조된다. 그레이 쉐이드는 행 스캐닝 기간 동안 SEG 출력 레벨을 변조함으로써 펄스폭 변조에서 달성된다. 프레임 변조에서, 행 스캐닝 혹은 어드레싱 기간 또한 일정한데, 그레이 쉐이드는 B/W 디스플레이보다 현저히 높은 프레임 레이트로 LCD를 스캐닝하고, 다른 프레임들 동안 SEG에 오프 전압을 보내는 한편 어떤 프레임들 동안에 SEG에 온 전압을 선택적으로 보냄으로써 그레이 쉐이드가 달성된다.
이 발명은 서로 다른 기간동안에 반복 프레임들 혹은 필드들이 디스플레이 되게 행 및 열 전극들에 전위 혹은 전압들을 인가함으로써, 전력소비를 현저히 증가시킴이 없이 그레이 쉐이드가 달성될 수 있다는 관찰에 근거한다. 바람직한 실시예에서, 반복 프레임들 혹은 필드들 각각은 선택된 행 전극에 중첩하는 한 라인의 화소들에서 이미지를 디스플레이하기 위해 행 전극들 중 선택된 것에 행 선택전위가 인가되는 대응하는 행 전극 어드레싱 기간을 갖는다. 전위들은 반복 프레임들 혹은 필드들 중 적어도 두 필드가 서로 다른 행 전극 어드레싱 기간들을 갖도록 인가된다. 프레임은 디스플레이되는 이미지 내 총 라인 수이며, "디스플레이된 이미지" 용어와 교환하여 사용된다. 필드는 일 군의 라인들이 디스플레이되는 이미지를 형성하는 라인들보다 적고 일부인, 디스플레이된 이미지 내 일 군의 라인들이다.
여러 상이한 실시예들에서, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 이를테면, 2:1:2, 2:3:4, 6:9:11:12:13, 3:4:5:6, 및 7:9:11:12:13과 같은 서로에 대하여 정부 비들을 형성한다. 이러한 값들의 행 전극 어드레싱 기간들을 사용하여, 4 내지 32 레벨들의 그레이 쉐이드들이 달성될 수 있다. 바람직하게, 행 전극 어드레싱 기간들 각각 동안에, 열 (SEG) 전극들에 인가되는 전압들 혹은 전위들은 실질적으로 일정한 채로 있다. 그러므로, PWM과는 달리, 과잉의 SEG 토글링이 회피되고 SEG 혹은 열 전극들에의 용량성 부하에 기인한 과도한 전력소비가 회피된다. 또한, 본 발명의 이러한 면은, 종래의 프레임 변조 방식과는 달리, 라인 레이트 혹은 행 스캐닝 혹은 어드레싱 레이트들을 증가시킬 필요성을 실질적으로 감소시킬 수 있다. 이것은 전력소비를 현저히 증가시킬 필요가 없게 한다.
바람직하게, 반복 프레임들 혹은 필드들 중 적어도 3개의 행 전극 어드레싱 기간들은 서로 다른 행 전극 어드레싱 기간들을 가지며 서로에 대하여 정수 비들을 형성하고, 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱기간들의 값들이 오름차순(즉, 증가하는) 시퀀스로 배열되었을 때, 시퀀스의 끝 혹은 그 근처의 각 쌍의 인접한 값들간 차이는 값들의 최대 공분모와 실질적으로 동일하다.
또한, 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들이 오름차순(즉, 증가하는) 시퀀스로 배열되었을 때, 시퀀스의 시작 혹은 그 근처의 값은 시퀀스의 끝 혹은 그 근처의 값의 약 1/2.5 배 이상이다. 즉, 시퀀스의 시작부분 혹은 근처의 값 대 시퀀스의 끝 혹은 근처의 값간에 비는 약 1/2.5 이상이며, 시퀀스의 끝 혹은 근처의 값 대 시퀀스의 시작부분 혹은 근처의 값간에 비는 약 2.5보다 작다. 보다 바람직하게, 이러한 시퀀스의 끝 혹은 근처의 값은 바람직하게는 시퀀스의 시작부분 혹은 근처의 값의 약 2.2 혹은 2배 이하이다.
또한, 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들이 오름차순 시퀀스로 배열되었을 때, 이러한 값들 간에 차이는 시퀀스에서 각 쌍의 인접한 값들마다 계산될 수 있다. 바람직하게, 기간들의 값들은 인접 값들의 쌍들 간 이러한 차이들이 시퀀스의 시작부분에서 시퀀스의 끝쪽으로 감소하게 선택된다. 바람직하게, 기간들은 이러한 감소가 시퀀스의 시작부분에서 시퀀스의 끝쪽으로 단조 감소하게 선택된다.
본 발명의 또 다른 면은 깜박임을 억제하고 전력소비를 감소시키기 위해 인터레이스를 채용한다. 수동 LCD의 디스플레이의 라인들 및 이들의 대응하는 행 전극은 둘 혹은 그 이상의 필드들로 분할된다. LCD의 행 전극들 각각이 1회 스캔되는 전(full) 사이클은 대응하는 횟수의 필드 스캐닝 기간들로 분할될 수 있다. 디스플레이의 모든 라인들이 예를 들면 우수 필드 및 기수 필드와 같이 단지 두 개의 보완 필드들(즉, 두 필드들은 함께 디스플레이의 모든 라인들을 포함함)로 분할되는 경우에, 우수 필드 스캐닝 기간과 같은 한 필드 스캐닝 기간 동안에, 이러한 필드 내 (예를 들면, 우수) 전극들 혹은 라인들만이 스캔되고, 이어서 이러한 필드 내 (예를 들면, 기수) 행 전극들 혹은 라인들이 스캐닝되는 다른 필드에 대한 또 다른 (예를 들면 기수 필드) 필드 스캐닝 기간이 이어진다. 2이상의 필드들이 있는 경우, 이것은 모든 필드들의 모든 라인들이 어드레스될 때까지 계속된다.
두 개의 보완 필드들이 기수 필드 및 우수 필드인 경우, 우수 필드 동안에 인가되는 COM 펄스의 타이밍이 관찰자에게, 기수 필드의 연속된 펄스들 간 시간적으로 대략 중간이 되는 시점이라면, 이것은 사람의 눈으로 관찰되는 프레임 레이트를 효과적으로 2배가 되게 하여, 깜박임을 억제하는데 도움을 준다. 이와 유사한 효과들이, 2이상의 필드들로 전(full) 디스플레이가 분할되는 경우에 달성될 수 있다. 따라서, 전(full) 디스플레이의 라인들이 예를 들면, 3개의 필드들로 분할되는 경우, 1:2 혹은 2:1 비의 기간들에 의해 또 다른 필드의 연속된 펄스들의 인가에서 떨어진 시점에서 필드의 각 COM 펄스가 인가된다면, 관찰자에 의해 관찰되는 프레임 레이트가 3배가 되어 깜박임을 억제할 것이다. 같은 추론이, 3 필드 이상으로 전 디스플레이 분할되는 상황들로 확장될 수도 있다.
전술의 방식은 평균 전력을 감소시킬 것이다. 그러나, 가장 짧은 라인 기간(이를테면 6:9:11:12:13의 세트에 대해 6의 라인 기간) 동안, 구동기 회로의 스트레스는 여전히, 평균 부하보다 현격히 훨씬 높을 수 있다. 이러한 변동은, 양호한 안정성을 유지하기 위해서 구동기 전자 장치들에 약간 "과잉 설계될" 필요성을 부과할 것이다. 그러므로, 본 발명의 또 다른 면은 각 필드를, 연속적으로 스캐닝된 행들의 몇 개의 서브-부분들로 더욱 분할하는 것을 채용하고, 각 서브-부분 내 전극은 다른 라인 기간 혹은 다른 시퀀스의 라인 기간들 혹은 레이트들로 스캔될 것이다. 예를 들면, 전체 변조가 6:13:9:12:11의 라인 기간들의 변조를 요하였다면, 5 라인 기간들 중 단지 한 기간에 필드 내 각 전극을 스캐닝 혹은 어드레싱하는 대신에, 필드 내 상이한 서브-부분들의 스캐닝에 라인 기간들 혹은 레이트들의 상이한 시퀀스가 채용될 수 있다. 예로서, 제1 서브-부분은 6:9:11:12:13로 되고, 제2 서브-부분은 13:9:12:11:6로 되고, 제3 서브-부분은 9:12:11:6:13로 되고, 등등으로 될 것이다. 따라서, 빠른 라인 레이트에 의해 야기된 구동기 회로에의 일시적 스트레스가 감소될 수 있다. 또 다른 예로서, 시퀀스의 가장 긴 기간 및 가장 짧은 기간 동안 인가되는 전위들은 시간적으로 연속적으로 인가될 수 있다.
본 발명의 여러 가지 면들을 APT 및 IAPT 파형의 맥락에서 위에 기술하였다. 그러나, 이들 면들은 복수-라인 선택(MLS) 및 능동 어드레싱(AA)에 적용될 수 있다. 파형 발생을 MLS 혹은 AA 구조로 변경하고 여기 기술된 바와 동일한 라인 레이트 변조 원리를 채택함으로써, 이러한 수정된 MLS 방식은 전력의 최소 증가와, PWM의 사용에 의지하지 않고도, 상당 수의 명료하게 구분되는 그레이 쉐이드들을 생성하는데 사용될 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 본 발명의 바람직한 실시예를예로서 보인 첨부한 도면에 따라 취해졌을 때 다음의 설명으로부터 명백하게 될 것이다.
이 발명은 일반적으로 액정 디스플레이(LCD) 디바이스들에 정보를 디스플레이 하는 시스템에 관한 것으로, 특히 그레이 쉐이드 구동 방식의 저 전력 LCD에 관한 것이다.
도 1은 종래의 LCD의 개략도로, 화소 기하학적 구조 및 행 및 열 구동기들을 도시한 것이다.
도 2는 본 발명의 일 실시예의 각종의 면들을 예시하기 위해, 인터레이스 방식으로, 행 및 열 전극들에 인가되는 COM 및 SEG 펄스들의 타이밍도이다.
도 3은 본 발명의 예시하는, LCD 및 이의 연관된 제어 및 구동 회로들의 블록도이다.
도 4는 본 발명 예시에 유용한, LCD의 투과율 대 LCD에 인가되는 전압의 자승 평균 제곱 값의 그래프도이다.
도 5a는 본 발명의 또 다른 면을 예시하는 비선형 그레이 스케일의 그래프도이다.
도 5b는 도 5a의 그레이 스케일을 달성하는, 5개의 서로 다른 행 스캐닝 기간들 및 이들의 조합을 나타낸 표이다.
도 6은 본 발명의 면들을 예시하는, 인터레이스 방식으로 도 5b의 5개의 서로 다른 행 스캐닝 기간들을 채용한 프레임 어드레싱 시퀀스를 나타낸 표이다.
도 7a는 본 발명 예시에 유용한 또 다른 비선형 그레이 스케일의 그래프도이다.
도 7b는 도 7a의 그레이 스케일을 달성하는, 5개의 서로 다른 행 스캐닝 기간들 및 이들의 조합을 나타낸 표이다.
도 8는 본 발명의 각종의 면들을 예시하는, 인터레이스 방식으로 도 7b의 5개의 서로 다른 행 스캐닝 기간들을 채용한 프레임 어드레싱 시퀀스의 표이다.
설명을 간단하게 하기 위해서, 본원에서는 동일 구성요소를 동일 참조부호로 표시하였다.
전술한 바와 같이, 실제 전위들을 서로 다른 기간들 동안에 행 전극들에 스캐닝 또는 어드레싱 전압들을 인가함으로써, 많은 그레이 쉐이드들이 달성될 수 있다. 이하 개시된 실시예들 1-4는 이러한 개념을 예시한다.
실시예 1: 4-쉐이드 변조:
세트 당 3개의 프레임:
프레임 1 : 2t/라인
프레임 2 : 1t/라인
프레임 3 : 2t/라인
(프레임 1-2-3으로 반복)
이어서, 4개의 쉐이드들이 다음의 조합에 의해 생성될 수 있다.
쉐이드 0/5 = 모두 오프
쉐이드 2/5 = 프레임 1
쉐이드 3/5 = 프레임 1+2
쉐이드 5/5 = 프레임 1+2+3
실시예 2: 8-쉐이드 변조:
세트 당 3개의 프레임:
프레임 1: 2t/라인,
프레임 2: 3t/라인,
프레임 3: 4t/라인.
(프레임 1-2-3으로 반복)
그러면8 쉐이드들은 다음의 조합에 의해 생성될 수 있다.
쉐이드 0/9 = 모두 오프
쉐이드 2/9 = 프레임 1
쉐이드 3/9 = 프레임 2
쉐이드 4/9 = 프레임 3
쉐이드 5/9 = 프레임 1+2
쉐이드 6/9 = 프레임 1+3
쉐이드 7/9 = 프레임 2+3
쉐이드 9/9 = 프레임 1+2+3
실시예 3: 15-쉐이드 변조:
세트당 4개의 프레임:
프레임 1: 3t/라인,
프레임 2: 4T/라인,
프레임 3: 5T/라인, 및
프레임 4: 6t/라인.
(프레임 1-2-3-4로 반복)
그러면 15 쉐이드들은 다음의 조합에 의해 생성될 수 있다.
쉐이드 0/18 = 모두 오프
쉐이드 3/18 = 프레임 1
쉐이드 4/18 = 프레임 2
쉐이드 5/18 = 프레임 3
쉐이드 6/18 = 프레임 4
쉐이드 7/18 = 프레임 1+2
쉐이드 8/18 = 프레임 1+3
쉐이드 9/18 = 프레임 2+3
쉐이드 10/18 = 프레임 2+4
쉐이드 11/18 = 프레임 3+4
쉐이드 12/18 = 프레임 1+2+3
쉐이드 13/18 = 프레임 1+2+4
쉐이드 14/18 = 프레임 1+3+4
쉐이드 15/18 = 프레임 2+3+4
쉐이드 18/18 = 프레임 1+2+3+4
실시예 4: 16-쉐이드 변조:
세트 당 4개의 프레임:
프레임 A: 7t/라인,
프레임 B: 9t/라인,
프레임 C: 11T/라인,
프레임 D: 12t/라인,
프레임 E: 13t/라인
(프레임 A-B-C-D-E로 반복)
실시예 1에서, 예를 들면, 4가지 서로 다른 그레이 쉐이드들을 달성하기 위해서, 이미지들의 프레임들은 3개의 행 스캐닝 혹은 어드레싱 기간들 동안에 디스플레이된다. 이들 기간들 각각은 디스플레이의 어떤 라인이 이미지들을 디스플레이하는 동안 온이 될 기간이기 때문에, 여기서는 라인 기간이라고도 지칭한다. 실시예 1에서 프레임 1은 25의 행 어드레싱 또는 스캐닝 기간으로 디스플레이되는 프레임들을 지칭하는 것으로, 여기서 t는 시간 단위이다. 위에 단축하여 나타낸, 프레임 1은 2t/라인의 기간 동안 디스플레이된다. 프레임 2는 이를테면 행 스캐닝혹은 어드레싱 기간들이 t인, 단축 표시한 형태로 t/라인과 같은, 상이한 기간들 동안에 디스플레이된다. 제3 카레고리의 프레임들은 제1 유형과 동일한 기간, 즉, 2t/라인에 디스플레이된다. 제4 상이한 그레이 쉐이드들은 위에 나타낸 조합에 의해 달성된다.
여러 가지 그레이 쉐이드들의 생성을 도 2의 실시예 2에 의해, 0/9, 2/9, 3/9, 4/9,5/9, 6/9,7/9, 9/9의 그레이 쉐이드들을 생성하는 것으로 예시하였다. 도 2에 도시된 바와 같이, 행 어드레싱 신호들은 2t, 3t, 및 4t의 기간들을 가지며, 무한히 반복된다. SEG 신호들은 0/9 내지 9/9의 여러 가지 그레이 쉐이드들을 디스플레이하도록 설계된다. 예를 들면 열(column) 1에서 그레이 쉐이드 0/9를 발생하기 위해서, 신호 SEG1는, 신호들 COM1 내지 COM4에서 열 1 내의 모든 4개의 화소들이 오프가 되게 하는 신호이다(즉, COM1 내지 COM4의 각각과 SEG1 간의 차는 대응하는 화소를 온 시키기에는 불충분하다). 예를 들면 그레이 쉐이드 2/9를 발생하기 위해서, SEG2 신호는, 열 2 내의 화소들이 기간 2t의 행 어드레싱 신호들 동안에만 온이 되게 하는 신호이다(즉, 프레임 1만이 사용된다). 열 6 내 디스플레이되는 그레이 쉐이드에 대해서는 프레임 1 및 프레임 3이 채용되고, 이는 데이터 신호 SEG6이 프레임 1 및 프레임 3 동안에 열 6 내 화소들이 온이 되게 하는 신호임을 의미한다(행 어드레싱 신호들 각각이 기간 2t와 4t를 갖는다고 할 때). 열 8에서 그레이 쉐이드 9/9에 대해선, 프레임들 1, 2, 3이 채용되고, 이는 데이터 신호 SEG9가 열 8 내 대응하는 화소들을 모든 3개의 프레임들 동안 온이 되게 하는 신호임을 의미한다.
실시예 1에 대한 대안적 실시예에서, 프레임 2는, x를 t와는 다른 양의 수이라 할 때 행 스캐닝 혹은 어드레싱 기간이 x 혹은 축약 형태로 x/라인과 같이, t/라인과는 다른 기간동안 디스플레이될 수도 있다.
깜박임을 피하기 위해서, 3가지 유형들의 프레임들 각각을, 사람이 깜박임을 간파하는 주파수 30Hz로 적어도 디스플레이한다. 이것은 실시예 1의 4 그레이 쉐이드를 달성하기 위해서, 3 프레임 각각을 실제 프레임 레이트 전체가 30Hz x 3, 즉 90Hz가 되게 디스플레이함을 의미한다. 실시예 2에서, 3개 프레임 세트는 90Hz의 실제적인 프레임 레이트로 8개의 그레이 쉐이드를 가능케 한다.
실시예 3에서, 한 세트의 15개의 서로 다른 쉐이드를 생성하기 위해서 세트 당 단지 4개의 프레임들만이 사용되고, 실제 프레임 레이트는 사람의 깜박임 간파 주파수 (30Hz) x 4 =120Hz만큼으로 낮게 할 수 있다. 이것은 실시예 3의 라인 레이트의 3.75배인 30Hz x 15= 450Hz을 요하는 종래의 프레임 변조 방식과는 대조적이다. LCD의 전력 소비가 동작 주파수에 직접적으로 관계되기 때문에, 이러한 주파수 변경은 전력 소비가 동일 비만큼 감소될 것임을 의미한다.
인터레이싱
종래의 펄스폭 변조 방법과는 달리, 열 전극들에 인가되는 SEG 신호들 혹은 전압들은 행 혹은 COM 어드레싱 또는 스캐닝 기간들, 이를 테면 행 혹은 COM 어드레싱 또는 스캐닝 기간들 각각 동안에, 실질적으로 변경없는 상태에 있다. 이것은 펄스폭 변조 방법에 비해 열 전극들에 인가되는 신호들의 토글링 레이트를 감소시켜, 전력소비를 감소시킨다. 후술하는 바와 같이, 본 발명의 전술한 특징은 디스플레이들의 성능을 더욱 향상시키기 위해서 인터레이싱과 조합될 수 있다.
인터레이스 스캐닝 방법들은 이를 테면 행 1에서 행 N에 행 스캐닝 신호들을 행 전극들에 연속적으로 인가하는 프로그레시브 행 어드레싱 방식들에 비해 깜박임을 현저히 감소시킬 수 있다. 인터레이스 실시예에서, 디스플레이의 모든 라인들은 2개의 필드들로서, 기수 라인들만을 포함하는 기수 필드와 우수 라인들만을 포함하는 우수 필드로 나뉘어지고, 우수 라인들은 우수 필드 스캐닝 기간들에서 디스플레이되고 우수 라인들은 우수 필드 스캐닝 기간들에서 디스플레이된다. 이러한 인터레이스 실시예는 이동 메시징 셀 전화들, PDA들 혹은 페이저들과 같은 디바이스들에 특히 유용할 수 있다. 예를 들면, 시퀀스 {1, 3, 5,....} 및 이에 이은 시퀀스 {2, 4, 6,....}는 체커보드 패턴(그레이 쉐이드들을 구현하기 위해 각종의 디터링 알고리즘에 의해 흔히 사용됨) 및 온-오프 스트라이프들(온-스크린 그래픽에 의한 사용자 인터페이스 메뉴들을 생성하는데 흔히 사용됨)에 대한 열(column) 구동기 전력 소비를 상당히 감소시키면서 상기 외의 모든 다른 디스플레이 패턴들에 대해 적절한 전력 소비를 감축시킬 수 있다. 이러한 실시예는 이를테면 시퀀스 {1, 3, 5,....} 및 이에 이은 시퀀스 {2, 4, 6,....}와 같은, 고정된, 비순차적 행 스캔 시퀀스를 갖는 스캔 시퀀스 발생기를 사용함으로써 채택될 수도 있을 것이다. 디지털 카운터의 최하위 비트(LSB)와 최상위 비트(MSB)를 서로 바꿈으로써 일련의 시퀀스들이 발생될 수 있다. 예를 들면, 128-행 LCD를 제어하기 위해서 7비트 카운터가 사용된다. 이때, 카운터의 비트-7과 비트-0를 서로 바꾸어, {0, 2, 4, 6, 8,...} + {1, 3,5, 7,...}인 시퀀스가 발생된다. 이와는 달리, 동일 효과를 내도록 후술하는 바와 같은 도 3에 도시된 디코더 및 RAM 어드레스 발생기에 비순차적 행 스캔 시퀀스가 형성될 수도 있을 것이다.
자명하게, 디스플레이 전체의 라인들은 두 필드 이상으로 나뉘어 질 수도 있다. 한 예는 디스플레이가 라인들 1,4,7,...을 포함하는 제1 필드와, 라인들 2,5, 8,...을 포함하는 제2 필드와, 라인들 3,6,9,...을 포함하는 제3 필드인 3개의 필드들로 나뉘어지는 경우일 것이다. 디스플레이는 개별적인 필드들로 나누는 다른 방법들이 사용될 수도 있고 이 발명의 범위 내에 있다.
바람직한 실시예에서, 그레이 쉐이드들을 디스플레이 하는 본 발명의 전술한 면들은 후술하는 인터레이스에 이점이 있게 조합될 수 있다.
실시예 5: 8-쉐이드 변조, 인터레이스
실시예2에서 사용된 바와 같이 세트 당 동일하게 3 프레임들을 사용할 때, 통상적인 프로그레시브(라인 1 내지 라인 N을 연속적으로 스캐닝하는 것)를 2 필드 인터레이스, 즉 1-3-5-7-...-2-4-6-8-....로 스캐닝 시퀀스를 변경할 수 있고, 인터레이스 어드레싱 방식이 되며, 전체 프레임 시퀀스는 다음과 같이 된다.
프레임 1-ODD : 2t/라인,
프레임 2-Even: 3t/라인,
프레임 3-Odd: 4T/라인,
프레임 1-EVEN : 2T/라인,
프레임 2-Odd: 3t/라인,
프레임 3-Even: 4t/라인.
----------------------
프레임 1-ODD : 2t/라인,
프레임 2-Even: 3t/라인,
프레임 3-Odd: 4t/라인,
프레임 1-EVEN : 2t/라인,
프레임 2-Odd: 3t/라인,
프레임 3-Even: 4t/라인.
예를 들면 프레임 3-우수, 프레임-3-기수와 같이, 프레임 시퀀스를 서로 혼합된 형태로 분할함으로써, 전체 프레임-3은 전체 3-프레임 세트에 대해 두 개의 서로 다른 그룹으로서 이제 스캔된다. 이것은 근본적으로 30Hz의 기본-프레임-레이트(3-0프레임 세트를 순차적으로 완료하는데 필요한 시간)를 60Hz로 2배가 되게 한다. 이에 따라, 인터레이스 스캐닝은 (1-프레임) 진폭 변조가 아닌, 복수-프레임 변조 방식에 채택된다.
도 2는 이러한 실시예를 도시한 것이다. 도 2는 행 전극 및 열 전극에 각각 인터레이스 방식으로 인가되는 COM 및 SEG 펄스들의 타이밍도이고, 본 발명의 일 실시예의 여러 가지 면들을 예시하는 것이다. 설명을 간단하게 하기 위해서, 도 2의 디스플레이는 참조부호 1 내지 4가 할당된 4개의 행 혹은 COM 전극들에 상응하는 4개의 라인들만을 포함한다. 행 혹은 COM 전극들(1-4)에 인가되는 행 스캐닝 혹은 어드레싱 신호들 또는 전압들을 각각 COM1 내지 COM4으로 표시하였다. 간단하게 하기 위해서, 도 2의 디스플레이는 참조부호 1-8를 할당한 8개의 열 혹은 SEG 전극들에 대응하는 8개의 수직 라인들만을 포함하며, 여기서 열 전극들(1-8)에 인가되는 데이터 신호들은, 각각, SEG1 내지 SEG8이다. 자명하게, 4개의 행 및 8개의 열 전극들 혹은 라인들보다 많게 혹은 적은 것이 사용될 수 있고 본 발명의 범위 내이다. 이에 따라, 기수 필드 동안에, 어드레싱 신호들은 디스플레이의 라인 1 및 라인 3을 디스플레이하기 위해 행 전극들 1 및 3에 인가될 것이고, 우수 필드 동안에, 어드레싱 신호들은 디스플레이의 라인 2 및 라인 4을 디스플레이하기 위해 행 전극들 2 및 4에 인가될 것이고, 여기서 두 필드들의 라인들은 전체 디스플레이를 형성한다.
전술의 수정된 프레임 시퀀스(실시예 2에서 나온)를 도 2에 도시하였다. 이와 같이, 스캐닝 시퀀스는 먼저 기수 필드부터 시작하고, 이 동안에는 행 스캐닝 혹은 어드레싱 신호들(COM1, COM3)이 행 혹은 COM 전극들 1 및 3에 시간적으로 연속적으로 인가된다. 즉, 행 스캐닝 신호(COM3)은 행 스캐닝 신호(COM1)에 이어질 것이며, 이들 어드레스 신호들은 제1의 두 수직 점선(32, 42)들 사이의 수평 거리 혹은 기간(H) T로 나타낸 제1 기수 필드 스캐닝 혹은 어드레싱 기간 동안에 인가된다.
도 2에서, 디스플레이의 4개의 수평 라인들 및 8개의 수직 라인들은 도면의 우측에 개략적으로 도시되었다. 점선들(32, 34) 사이의 제1 기수 필드 어드레싱기간 동안에 데이터 신호들(SEG1 내지 SEG8)이 각각 8 열 혹은 SEG 전극들(1 내지 8)에 인가됨에 유의한다. 전압 펄스들(COM1, COM3)의 각각의 폭들은 이들의 대응하는 행 스캐닝 혹은 어드레싱 기간들, 2t, 3t, 4t 중에서 선택된다. 전압 신호들(COM2, COM4)에 대해서도 마찬가지이다. 도 2에 예시된 예에서, 전압펄스들(COM1, COM3)의 폭 각각은 점선들(32, 34) 사이의 기수 필드 어드레싱 기간이 4t가 되게 2t이다. 전압 펄스들(COM2, COM4)의 폭 각각은 점선들(34, 36) 사이의 우수 필드 어드레싱 기간이 6t가 되게 3t이다. 도 2에서, 제1 기수 필드 스캐닝 또는 어드레싱 기간 동안 4t, 6t, 8t의 기수 및 우수 필드 어드레싱 기간 각각 동안, 열 전극들에 인가되는 SEG 신호들 혹은 전압들은 실질적으로 변경되지 않은 상태 그대로 인 것에 유의한다.
전술한 바와 같이, 종래의 펄스폭 변조 방법과는 달리, 열 전극들에 인가되는 SEG 신호들 혹은 전압들은 이를테면 도 2에서 펄스 COM1(2t)+ 및 COM1(2t)-의 행 혹은 COM 어드레싱 또는 스캐닝 기간 2t 동안과 같은, 행 혹은 COM 어드레싱 또는 스캐닝 기간동안에 실질적으로 변경되지 않은 상태 그대로 있다. 이것은 펄스폭 변조 방법에 비해 열 전극들에 인가되는 신호들의 토글링 레이트를 감소시켜 전력 소비를 감소시킨다.
사실, 열(column) 신호들을, 도 2에 도시한 바와 같이 4t, 6t, 8t 중 하나일 수 있는 전체 기수 및 우수 필드 스캐닝 또는 어드레싱 기간 동안 실질적으로 일정한 값으로 유지함으로써, 열 전극 데이터 신호들(SEG1 내지 SEG8)의 토글링 레이트는 인터레이스 실시예에서 2배만큼 더욱 감소되어 이를테면 60Hz와 같은 바람직하게 높은 프레임 레이트를 유지하면서도 전력 소비는 더욱 감소된다.
도 2에 도시된 바와 같이, 수직 점선들(32, 34) 사이의 기수 스캐닝 기간은 위의 표에 나타낸 바와 같이 2 x 2t이다. 수직 점선들(34, 36) 사이의 다음 필드 스캐닝 혹은 어드레싱 기간은 우수 필드에서 행 전극들을 스캐닝하기 위한 것이고 2x 3t의 기간을 갖는다. 바로 다음의 필드 스캐닝 혹은 어드레싱 기간은 기수 필드를 위한 것이고 수직 점선들(36, 38) 사이의 기간 2x 4t를 갖는다. 바로 이은 기간은 수직 점선(38, 40) 사이의 기간 2x2t의 기수 필드 어드레싱 혹은 스캐닝 기간이고, 선들(38, 40) 사이의 기간은 다시 2x 2t이다. 이와 같이 하여, 도 2에서 명백한 바와 같이, 각각의 기간들, 2t, 3t, 4t의 한 세트의 3개의 프레임들 1, 2, 3이 (2t/O), 3t/E, 4t/O; (2t/E), 3t/O, 4t/E, (2t/O), 3t/E, 4t/O; (2t/E), 3t/0, 4t/E...의 순서로 순차적으로 인가되고, 따라서, 2t 경우들을 강조표시한 바와 같이, 우수 필드와 기수 필드간 완벽하게 인터페이스된 패턴을 형성한다.
당업자들에게 공지된 바와 같이, 인가되는 행 스캐닝 혹은 어드레싱 신호들이 DC가 아닌 AC인 것이 바람직하다. 그러므로, 4개의 COM 전극들 각각에 인가되는 각각의 양의 전압 펄스에 대해서, 대응하는 음의 전압 펄스가 인가된다. 이것은 다른 폭들의 다른 전압 펄스들에 대해서도 마찬가지이다. 그러므로, 예를 들면, 폭 2t의 각각의 상승 전압펄스에 대해, 동일 폭의 하강 전압 펄스가 인가된다. 이것을 도 2에 도시하였다. 예를 들면, 제1 행 전극에 인가되는 폭 2t의 펄스, 혹은 행 전극 1에 인가되는 COM1(2t)+는 후속되는 음의 전압 펄스 COM1(2t)-에 의해 밸런스된다. 동일 맥락으로, 행 혹은 COM 전극 2에 인가될 때, 음으로 가는 하강펄스 COM2(2t)-에 이어 동일 폭의 상승 펄스 COM2(2t)+이 이어진다. 폭들 3t 및 4t의 전압 펄스들에 대해서도 마찬가지이다. 그러므로, 무한히 반복될 수 있는 행 어드레싱 신호들의 전(full) 사이클 T에서, 3개의 서로 다른 폭들 2t, 3t, 4t 각각마다, 동일 폭의 한 쌍의 상승 및 하강 펄스들이, 4개의 신호들(COM1 내지 COM4) 각각마다 도 2에 도시한 사이클인 전(full) 사이클 T 동안 총 6개의 펄스들에 대해 인가된다.
도 2로부터, 제1 행 전극(COM1)에 인가되는 동일 폭의 한 쌍의 상승 및 하강하는 전압 펄스들 COM1(2t)+ 및 COM1(2t)- 사이의 기간은 전(full) 사이클의 한, 즉 (1/2)T와 거의 동일한 기간만큼 이격된 것에 유의한다. 제2 행 전극 COM2에 인가되는 동일 폭의 대응하는 펄스, 즉 COM2(2t)-가, 펄스들(COM1(2t)+, COM1(2t)-)의 인가 사이의, 전술의 기간 (1/2)T)의 중간인 시각에서 인가되는 것이 명백할 것이다. 즉, n 개의 서로 다른 필드들의 라인들이 실질적으로 T/2동안의 동일 행 어드레싱 기간 동안 디스플레이되게 하는 신호 펄스들이, 서로 다른 필드들에서 물리적으로 인접한 화소 라인들(혹은 물리적으로 나란한 화소 라인들)이 시간적으로 T/4의 정수 배만큼 이격되게 인가됨으로써, 관찰자에 의해 관찰되는 라인 레이트를 증가시킨다.
예를 들면, 32의 COM1 펄스 에지와 38의 COM2 펄스 에지 사이의 기간은 기간 (1/2)T의 반, 즉 1/2이다. 이것은 디스플레이를 관찰하는 관찰자에게, 폭 2t의 펄스들은 제1 및 제2 행 전극들에 인가되는 것의 2배인 라인 레이트를 갖는 것으로 보일 것임을 의미한다. 이에 따라, (1/2)T로 나타내어지는 전체 프레임 레이트가30Hz이라면, 관찰자는 60Hz의 유효 라인 레이트를 관찰할 것이다. 도 2로부터, 이러한 특징은 4개의 행 어드레싱 신호들(COM1 내지 COM4)에서 폭들인 2t, 3t, 4t인 모든 펄스들에 대해서도 마찬가지임이 명백할 것이다. 그러므로, 관찰자에게, 이들 펄스들은 4개의 신호들(COM1 내지 COM4)의 실제 라인 레이트가 단지 30Hz일지라도, 60Hz의 분명한 라인 레이트를 갖게 될 것이다. 이것은 깜박임을 효과적으로 줄이고 LCD의 전체 라인 레이트 및 전력 소비의 감소를 가능하게 한다.
8개의 데이터 신호들(SEG1 내지 SEG8)은, 디스플레이의 8개의 수직 라인들 각각이 8 그레이 쉐이드 스케일의 대응하는 그레이 쉐이드를 디스플레이하도록 8 열 전극들에 각각 인가된다. 예를 들면, 도 2에 도시된 바와 같이, 신호(SEG1)은 제1 수직 라인을 따른 4개의 화소들이 그레이 쉐이드 0을 디스플레이하게 하는 신호이고, 신호(SEG2)는 수직 라인 2를 따른 4개의 화소들이 0-9의 스케일로 2/9의 그레이 쉐이드를 디스플레이 하게 할 것이다. 이와 유사하게, 신호들(SEG3-SEG8)은 수직 라인들 3-8 중 대응하는 것을 따른 4개의 화소들이, 각각, 3/9; 4/9; 5/9; 6/9; 7/9; 및 9/9의 대응하는 그레이 쉐이드들을 디스플레이하게 하는 신호이다.
도 2에서 명백한 바와 같이, 라인 1 및 라인 3을 포함하는 기수 필드와 라인 2 및 라인 4를 포함하는 우수 필드는 인터리브된다. 전(full) 디스플레이가 전술한 방식으로 3개의 필드들로 분할되는 경우, 라인들 1, 4, 7, 10,....; 2, 5, 8, 11,....; 3, 6, 9, 12,....을 포함하는 3개의 서로 다른 필드들이 또한 인터리브된다.
도 3은 본 발명을 예시하는 LCD 및 이의 연관된 제어 및 구동 회로들의 블록도이다. 이 발명의 잇점들은 서로 다른 행 스캔 시퀀스들로 이미지들을 생성할 수 있는 디스플레이 구동기로 달성될 수 있다. 이외 다른 방법들이 이러한 식으로 정보의 디스플레이를 할 수 있는데, 도 3는 이러한 한 실시예를 나타낸다. 특히, 디스플레이(100)는 디스플레이 입력(102)을 수신하고, 이는 디스플레이 데이터 RAM(104)에 저장된다. 디스플레이(100)에 대한 모든 언급들은 명세서, 청구항, 도면에 다른 어떤 곳에서 논의된 디스플레이 유형들, 및 순차 혹은 비순차 또는 행 스캔 시퀀스들의 변경을 사용하여 감소된 전력으로 동작하게 될 이외 어떤 다른 디스플레이 유형도 포함함을 알 것이다. 디스플레이 입력(102)은 디스플레이될 비트 맵 정보로 구성될 수 있고, 혹은 컬러 디스플레이들을 위한 복수 층들의 정보를 포함하여, 비트-맵되는 디스플레이 데이터로 변환될 문자 스트링 혹은 어떤 다른 하이 레벨의 표시로 구성될 수도 있다. 디스플레이 데이터(102)는 디스플레이 데이터 RAM(104)에 저장되고 이에, 1 내지 M 범위의 열 데이터 신호들(SEGj,j)를 생성하기 위해 보유된다.
룩업 테이블(105)의 도움으로, 스캔 시퀀스 발생기(106)는 행 스캔 시퀀스(106a)를 발생함으로써 행들이 스캔될 순서를 제어한다. 행 스캔 시퀀스는 행 어드레싱 신호들을 생성하기 위해서 행 구동기(22)에 의해 증폭되는 각 행에 대응하는 복수의 신호들을 생성하는 디코더(108)에 의해, 1 내지 N 범위의 행 어드레싱 신호들(COMi,i)을 제공하는데 사용된다. 행 스캔 시퀀스(106a)는 디스플레이 정보가 디스플레이 데이터 RAM(104)로부터 읽혀지는 시퀀스, 신호들이 COM 전극들에 인가될 라인 기간들에 상응하고, 대응하는 열 데이터 신호들(SEGj)을 생성하는데 사용된다. 구체적으로, 행 스캔 시퀀스(SEGj)는 RAM 어드레스 발생기(110)에 의해 디스플레이 데이터 RAM 어드레스들로 변환된다. 이들 어드레스들은 디스플레이 데이터 RAM(104)에 저장된 디스플레이 정보에 대한 행 및 열 어드레스들 각각에 상응한다. 이에 따라, 행 스캔 시퀀스(106a)는 동시에, 행 어드레스 신호들(COMi)을 생성함과 아울러, 대응하는 SEG 신호들을 생성하게 하기 위해서, 데이터 RAM(104)으로부터 독출하게 적합한 어드레스 신호들을 발생할 것을 디스플레이 RAM 어드레스 발생기(110)에 지시하는데 사용된다. 행 및 열 구동기들(22, 24)의 전형적인 CMOS 구현은 전형적인 CMOS 로직, 멀티플렉서, 디멀티플렉서, 카운터, 레벨 시프터들, 및 출력 드라이버 스테이지들로 구성되고, 이들 모두는 혼합 모드의 CMOS 회로 설계의 당업자들에겐 공지된 것들이다. 전압 펄스들의 폭을 가변시키기 위해서, 클럭(120)은 제어기(124)에 의해 제어되는 프로그래머블 카운터(122)에 클럭신호를 공급한다. 프로그래머블 카운터의 출력은 스캔 시퀀스 발생기(106)에 공급되므로 발생된 스캔 시퀀스는 대응하는 전압 펄스들에 대해 적합한 기간들을 갖는다. 디스플레이 디바이스(100) 내 모든 회로 블록들은 제어기(124)에 의해 제어된다. 그러나, 도면을 간단하게 하기 위해서, 카운터(122)에의 접속을 제외하곤, 제어기(124)와 나머지 회로 블록들간 접속들은 생략하였다.
도 4는 본 발명의 예시에 유용한 LCD의 투과율 대 LCD에 인가되는 전압의 자승 평균 제곱 값에 대한 그래프도이다. 전술한 감소된 프레임 레이트 요건 외에도, 도 4에 도시된 바와 같이, STN LCD의 변조 곡선은 선형이 아니라, 곡선의 두 끝 부분들에 만곡된 부분들을 갖는 것에 유의한다. 즉, 그레이 스케일의 두 끝부분들 또는 그 근처에서, LCD의 투과율은 두 끝 부분들에서 먼 쪽에서의 투과율에 비해 액정물질에 가해지는 전압 변화에 훨씬 덜 민감하다. 이러한 비선형성을 보상하는 한 방법은 비선형 그레이 스케일로 불균일한 스텝 사이즈들로 가변하는 기간들 동안 전압 펄스들을 인가하는 것이다. 이것을, 본 발명의 또 다른 면을 예시하는 비선형 그레이 스케일의 그래프도인 도5a의 변조 곡선으로 도시하였다. 도 5a에 도시된 바와 같이, 전압이 인가되는 기간들에 대한 변조 스텝 사이즈는 데이터가 스케일의 종점들 0 혹은 16에 이를 때 증가하고, 변조 스텝은 데이터= 5~11 사이의 중간 쉐이드들에 대해선 작다. 이러한 곡선은 도 4의 액정의 T-V 곡선의 비선형 효과를 없앨 것이며, STN에 결과적인 변조된 쉐이드들의 가시도를 확장하는 바람직한 효과를 갖는다.
이러한 만곡 데이터(curved data)를 Vrms에 매핑하는 것(도 5a에 도시된 것과 유사한)은 PWM으로, 혹은 훨씬 높은 프레임 레이트를 사용한 FRM에 의해 일반적으로 달성된다. 본 발명에서 메카니즘은 선형 변조에 관하여, 프레임 레이트를 증대시킴이 없이, 보상된 변조 곡선을 달성하는 방법을 제공한다.
그러므로, 실시예 3에서 3-프레임 변조는 실제로 완전 3-프레임-세트를 30Hz로 주기를 이루게 함으로써 "50Hz에 근사한 리프레시 레이트"를 달성할 수 있다. 유사하게, 실시예 5에서 4-프레임 변조는 완전한 4-세트를 30Hz로 주기를 이루게 함으로써 "60Hz에 근사한 리프레시 레이트"를 취할 수 있다.
즉, 이러한 "시각적 깜박임 감소" 기술들은 그레이-쉐이드 STN LCD 시스템의 필요 동작 주파수를 줄일 수 있고 따라서 소비되는 전력을 감소시킬 수 있다.
각 세트가 3씩 증가하는 스캐닝 시퀀스로서, 1, 4, 7, 10,...., 2, 5, 8, 11,...., 3, 6, 9, 12,...로 된 3 서브-세트, 혹은 4씩 증가하는 스캐닝 시퀀스로 된 4 서브-세트....등으로 구획되는 경우에 전술한 인터레이스 방식이 적용될 수 있음을 추론하는 것이 또한 가능하다.
도 5b는 도 5a의 그레이 스케일을 달성하기 위한, 5개의 서로 다른 행 스캐닝 기간들 및 이들의 조합들을 나타낸 표이다. 따라서, 5개의 프레임들 A, B, C, D, E이, 7: 9: 11: 12: 13의 비를 낳는 기간들에 인가된다. 16 그레이 쉐이드들(0-15)은 도 5b의 표에 열거된 조합에 의해 달성된다. 이에 따라, 예를 들면 그레이 쉐이드 8을 디스플레이하기 위해서, 임의의 시간단위로 총 27 시간 단위동안에, 한 번에 프레임들 A, B, C가 각각 채용된다. 16 그레이 쉐이드들 각각에 대한 대응하는 임의의 시간 단위들은 표의 우측 열(140)에 리스트되어 있고, 여기서 그레이 쉐이드들의 값들은 0 내지 52의 범위에 있다. 시간 단위들로 한 그레이 쉐이드에서 다음 그레이 쉐이드로의 스텝 사이즈 증가는 맨 우측 열(142)에 7,5, 4,3, 2,2, 2,2, 2, 2,2, 3,4, 5,7로서 리스트되어 있다. 임의의 시간 단위들로 이러한 그레이 쉐이드들의 값들은 도 5a에 작성된 점들의 횡축의 값들을 형성한다.
전술한 도 2에 도시한 인터레이스 실시예와 유사하게, 5 프레임 세트 A-E는 도 6에 도시한 바와 유사한 방식으로 적용될 수 있다. 또한 도 2의 실시예와 유사하게, 도 6의 실시예에서, 기수 혹은 우수 필드 펄스들은 다른 필드의 연속되는 펄스들 사이의 시간적으로 실질적으로 중간이 되는 시간들에서 인가된다. 도 6에서, 예를 들면, 프레임 시퀀스에서 위치 150에서 기수 필드 동안에 인가되는 프레임 D는 위치 152와 위치 154에서의 우수 필드에서 인가되는 동일 프레임 D의 연속된 펄스들 사이의 시간적으로 중간이 되는 시각에 인가된다. 두 필드들 각각에서 프레임들 A-D 각각에 대해서도 동일하다고 할 수 있다.
이 개념은 디스플레이의 라인들이 두 개 이상의 필드들, 이를테면 3 혹은 4개의 필드들로 분할되는 실시예들로 확장될 수 있다. 이에 따라서, 디스플레이를 두 개의 필드들로 분할하는 도 2에서, 펄스 COM2(2t)-는 두 개의 펄스 COM1(2t)+와 COM1(2t)- 사이의 시간적으로 중간이 되는 시각에 인가된다. 도 2에 도시된 바와 같이, COM1(2t)+와 COM1(2t)- 사이의 기간은 1/2t이고, 여기서 t는 전(full) 사이클의 기간이다. 그러므로, 펄스 COM2(2t)-는 이러한 기간 1/2t의 중간점에서 실질적으로 일어난다. 이 개념은 디스플레이의 수평 라인들이 4개의 필드들로 분할되는 실시예들로 유사하게 확장될 수 있고, 이 경우 이러한 펄스는 라인 32와 라인 42 사이의 중간이 아닌 그 기간의 1/4 혹은 3/4에서 일어날 것이다. 일반적으로, 디스플레이의 수평 라인들이 1보다 큰 정수인 n개의 필드들로 분할되고, 인가되는 신호 펄스들에 의해 n개의 서로 다른 필드들에서의 라인들이 전(full) 어드레싱 사이클 T 동안 동일 행 어드레싱 기간 동안에 디스플레이하게 되는 실시예에서, 서로 다른 필드들의 라인들이 디스플레이되게 하는 이러한 신호 펄스들의 인가는 T/2n의 정수 배만큼 시간적으로 이격된다. 이것은 관찰자에 의해 관찰되는 라인 레이트를 약 N배만큼 증가시킨다. 서로 반대되는 극성들의 펄스들이 인가되는 전(full) 어드레싱 사이클로서 기간 T를 취급하는 대신에, 기간 (1/2)T는 전(full) 어드레싱 사이클로서 취급될 수 있고, 도 2에 도시된 바와 같이, 동일 극성의 펄스들만이 인가된다.
도 7a는 본 발명을 도시하는데 유용한 또 다른 비선형 그레이 스케일의 그래프도이다. 도 7b는 도 7a의 그레이 스케일을 달성하기 위한, 5개의 서로 다른 행 스캐닝 기간들 및 이들의 조합들을 나타낸 표이다. 도 7a 및 도 7b는 도 5a 및 도 5b에 대해 앞서 설명된 것들과 동일하게 해석된다.
도 8은 본 발명의 각종의 면들을 예시하는 것으로 인터레이스 방식의 도 7b의 5개의 서로 다른 행 스캐닝 기간들을 채용하는 프레임 어드레싱 시퀀스 표이다. 도 6의 방식과 유사하게, 시퀀스로 각 필드동안 디스플레이되는 각 프레임은 다른 필드에서 동일 프레임의 연속된 펄스들 사이의 시간적으로 중간에 인가됨을 알 수 있다.
5개의 프레임들 A-E는 도 7a의 32개의 그레이 쉐이드들을 달성하기 위해서 도 7b에 도시한 방식으로 디스플레이된다. 도 7b로부터, 그레이 쉐이드 1 및 그레이 쉐이드 0.5를 디스플레이하기 위해, 프레임 A는 그레이 쉐이드들 2, 6-9, 16-21, 26-28 및 31에 비해 기간의 0.5동안만 디스플레이됨에 유의한다. 이러한 특징을 달성하기 위해서, 도 3에 관련하여 데이터 전송 블록(130)이 사용된다. 블록(130)은 프레임 A를 디스플레이하기 위한 데이터의 X 및 Y 어드레스들의 최하위 비트들을 입력들로서 수신하는 배타 OR-게이트를 포함한다. 이 게이트의 출력은 프레임 A 동안 전압 펄스가 반 기간동안만 인가되게 라운드 업 혹은 다운된다.
위의 실시예들에서 전체 필드 동안 동일 COM 펄스 유형(라인 기간)이 유지된다. 도 2의 실시예에서, 예를 들면, 동일 라인 기간의 어드레싱 신호들이 행 전극들 COM1 및 COM3에 인가된다. 택일적 실시예에서, 각 필드(우수 및 기수)를 보다 작은 세트들의 그룹들로 나눌 수도 있다. 이에 따라, 도 2에서, 예를 들면, 서로 다른 라인 기간들이 COM1 및 COM3에 대해 채용될 수 있고, 서로 다른 라인 기간들이 COM2 및 COM4에 대해 채용될 수 있다. 또 다른 예로서, 기수 필드를 (라인들 1,3, 5), (라인들 7,9, 11), (...)로, 우수 필드를 (라인 2,4, 6), (라인 8,10, 12), (...) 더욱 분할할 수도 있고, 동일 필드의 작은 세트들 도안 서로 다른 라인 기간들을 적용할 수도 있다. 즉, 기수 필드의 제2 세트(라인들 7, 9, 11) 내 라인들에 대한 라인 기간은 제1 세트(라인들 1, 3, 5) 내 라인들에 대한 것과는 상이하고, 등등이다. 또한 우수 필드의 제2 세트(라인들 8, 10, 12) 내 라인들에 대한 라인 기간은 제1 세트(라인들 2, 4, 6) 내 라인들에 대한 것과 다르며, 등등이다. 시퀀스에서 가장 긴 기간과 가장 짧은 기간 동안 인가되는 전위들은 시간적으로 연속적으로 인가된다. 라인 기간들 혹은 레이트들의 서로 다른 시퀀스들은 필드 내 서로 다른 서브-부분들을 스캐닝하기 위해 채용될 수도 있다. COM 라인 기간들의 이러한 보다 빠른 변화는 서로 다른 라인 기간들의 스캐닝을 더 가깝게 혼합할 것이고 보다 높은 라인 레이트에 의해 야기되는 보다 높은 LCD 부하를 균등하게 할 거이다.
본 발명의 여러 가지 면들을 APT 및 IAPT 파형의 맥락에서 위에 기술되었다. 그러나, 이들 면들은 또한 복수-라인 선택(MLS) 및 능동 어드레싱(AA)에 적용될 수 있다. 파형 생성을 MLS 혹은 AA 구조로 변경하고, 여기 기술된 바와 동일한 라인 레이트 변조 원리를 채택함으로써, 이러한 수정된 MLS 방식은 전력의 최소 증가,및 PWM의 사용에 의지하지 않고도, 상당 수의 명료하게 구분되는 그레이 쉐이드들을 생성하는데 사용될 수 있다. 즉, 전술한 실시예들은, 수정된 MLS 혹은 AA 방식으로 행 어드레싱 신호들이 하나 이상의 행 전극에 동시에 인가될 수 있게, 수정될 수 있다.
이를테면 라인 기간들이 지수함수적 관계를 이루는 경우와 같이, 전술한 것들과는 상이한 라인 기간들을 채용하는 것이 가능하다. 예를 들면, 16개의 서로 다른 그레이 쉐이드들을 얻기 위해서, 4개의 반복되는 프레임들이 사용될 수 있고, 4 프레임들의 라인 기간들은 1-2-4-8의 관계를 낳는 정수 비들을 이룬다. 따라서, 서로 다른 프레임들을 조합함으로써, 각 화소는 0 내지 1+2+4+8=15의 변조를 취할 수 있다. 이러한 지수함수적 라인 기간들은 필요로 되는 프레임 수를 감소시킬지라도, 가장 빠른 프레임은 가장 느린 프레임보다 8x 빠른 라인 기간을 갖는다. 라인 기간에 이러한 큰 차이로, 가장 빠른 프레임은 행(COM) 스캐닝 신호의 RC 감쇄, 열(SEG) 스위칭로 인해 현저히 많은 왜곡을 격게 된다. 동일 방식을 사용하여, 32개의 동일한 그레이 쉐이드 분할을 얻기 위해서, 1-2-4-8-16 라인 기간 비를 가진 5개의 반복적인 프레임들이 필요하다. 수동 STN 디스플레이는 일반적으로 행 스캐닝 전극에 연관된 현저한 RC 지연을 갖기 때문에, 라인 기간이 훨씬 작은 차이를 갖는 미세 레벨의 변조들을 생성하는 방법을 구하는 것이 매우 바람직하며, 따라서 가장 빠른 반복적인 프레임들에 의해 야기되는 왜곡을 최소화할 수 있다.
이러한 왜곡은 "비-지수함수적" 프레임들의 도입에 의해 회피될 수 있는데, 이 경우 몇 개의 가깝게 떨어져 있는 프레임들은 단지 2만큼의 라인 기간의 최소-최대 차이를 갖는 많은 수의 변조 레벨들을 생성하는데 사용된다. 즉, 적어도 3개의 서로 다른 반복 프레임들의 라인 기간들이 오름차순의 시퀀스로 배열된다면(이를테면 2-3-4 및 7-9-11-12-13와 같이), 시퀀스의 끝 혹은 그 근처의 라인 기간은 시퀀스 시작, 혹은 그 근처의 라인 기간들의 2배 이상은 아니다. 라인 기간들이 오름차순의 시퀀스들 2-3-4 및 7-9-11-12-13를 형성하는 예들에서, 시퀀스 끝에서 마지막 값(2-3-4에서 4 그리고 7-9-11-12-13에서 13)은 시퀀스 시작에서의 라인 기간의 제1 값들(즉 2-3-4에서 2 및 7-9-11-12-13에서 7)의 2배 이상은 아니다. 물론, 전술한 잇점들을 유지하면서, 위의 예를 든 시퀀스들에서 2 혹은 7 전에, 혹은 4 혹은 13 다음에 추가 라인 기간들을 포함시킴으로써 전술의 시퀀스들로부터의 변형들인 실시예들을 채용하는 것이 가능하다. 위에서 반복 프레임들은 4, 8, 혹은 16 레벨 변조들을 제공하는데 사용되는 것이 바람직하다. 인가된 신호들에 의해, 열 전극들은 각 라인 기간 내에서 실질적으로 동일 전압 레벨(들)에 있게 된다. 즉, 어떤 라인 기간들을 가진 프레임들에 대해서, 가장 느린 혹은 가장 느린 프레임에 가까운 라인 기간은 가장 빠른 프레임 혹은 이에 가까운 프레임의 라인 기간의 2배 이상은 아니다.
2-3-4, 6-9-11-12-13, 7-9-11-12-13, 3-4-5-6의 라인 기간 비들을 가진 반복 프레임들의 전술한 예들을 사용하여, 시퀀스들의 시작부분에서의 라인 기간들(예를 든 시퀀스들에선 2, 6, 7, 및 3)의 약 2.2배는 시퀀스들의 끝에서의 라인 기간들(4, 13, 13, 및 6)보다 크다. 즉, 시퀀스들의 끝에서의 라인기간들(4, 13, 13 및 6)은 시퀀스들의 시작부분의 라인 기간들(예를 든 시퀀스들에서 2, 6, 7, 3)의 2.2배 미만이다. 어떤 반복되는 프레임들(예를 들면, 라인 기간들 6-9-11-12-13로)에 있어선, 30 레벨 그레이 쉐이드들 이상이 나올 수 있다. 인가된 신호들에 의해, 전극들은 각 라인 기간 내 동일 전압 레벨(들)에 있게 된다. 시퀀스들의 끝에서의 라인 기간들이 시퀀스들의 시작부분의의 라인 기간의 단지 2.5배 이도록 라인 기간들에 대해 다른 값들이 선택될 수도 있다. 이러한 변형 및 다른 변형들은 본 발명의 범위 내에 있다.
또한, 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들이 오름차순의 시퀀스로 배열될 때, 이러한 값들간에 차이는 시퀀스 내 각각의 한 쌍의 인접한 값들마다 계산될 수 있다. 바람직하게, 기간들의 값들은 인접한 값 쌍들간 이러한 차이들이 시퀀스의 시작부분에서 끝으로 가면서 감소하게 선택된다. 보다 바람직하게, 기간들은 이러한 감소가 시퀀스의 시작부분에서 끝을 향해 단조 감소로 되게 선택된다.
여러 가지 서로 다른 실시예들에서, 적어도 3개의 반복되는 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 그레이 레벨 변조들을 생성하기 위해 서로에 대해 정수 비들을 형성한다. 이에 따라, 상이한 프레임의 라인 기간들 간엔 최대 공분모이다. 위의 2-3-4, 6-9-11-12-13, 7-9-11- 12-13, 3-4-5-6의 예들에서, 최대 공분모는 1이다. 라인 기간들의 값들이 오름차순의 시퀀스로 배열되는 모든 예들에서, 시퀀스의 끝 혹은 그 근처의 각 쌍의 인접 값들 간 차이는 실질적으로 값들의 최대 공분모와 같다는 것에 유의한다. 위의 예들에서, 3개의 가장 느린 라인 기간들은 최대 공분모와 동일한 시간량만큼 상이하다. 이간된 신호들에의해서, 열 전극들은 각 라인 기간 내에서 동일한 전압 레벨(들)로 된다.
전술한 특징들은 당업자에게 공지의 방식으로, 카운터(122) 및 발생기(106)를 제어하는 제어기(124) 내 상태 머신에 의해 구현될 수 있다. 하드웨어, 소프트웨어, 펌웨어 혹은 이들의 조합을 사용한 다른 해결책들이 가능하다.
본 발명을 여러 가지 실시예들을 참조로 위에 기술하였지만, 첨부한 청구항들 및 이들의 등가물에 의해서만 정해지는 본 발명의 범위 내에서 변경들 및 수정들이 행해질 수 있음을 알 것이다. 여기 언급된 모든 참조들은 이들 전체를 참조로 포함시킨다.

Claims (74)

  1. 긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하는 액정 디스플레이에서, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 상기 디스플레이의 화소들을 정의하는 것으로, 상기 액정 디스플레이에 그레이 쉐이드 이미지들을 디스플레이하는 방법에 있어서,
    각각이 적어도 하나의 대응하는 행 전극 어드레싱 기간을 갖는 서로 다른 반복 프레임 혹은 필드를 디스플레이 하도록 상기 두 어레이들의 전극들에 전위들을 인가함으로써 요망 이미지들이 디스플레이되게 하는 단계를 포함하고, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이함에 있어, 이들 반복 프레임들 혹은 필드들의 상기 대응하는 행 전극 어드레싱 기간들이 서로 다른 시간 길이들을 갖도록 전위들이 인가되는 것인, 액정 디스플레이의 디스플레이 방법.
  2. 제1항에 있어서, 상기 반복 프레임들 혹은 필드들 각각은 적어도 한 선택된 행 전극과 중첩하는 적어도 한 라인의 화소들에 이미지를 디스플레이 하기 위해 행 선택 전위가 적어도 한 선택된 행 전극에 인가되어 대응하는 행 전극 어드레싱 기간을 구비하고, 상기 반복 프레임들 혹은 필드들 중 적어도 둘이 서로 다른 행 전극 어드레싱 기간들을 갖도록 상기 전위가 인가되는, 액정 디스플레이의 디스플레이 방법.
  3. 제2항에 있어서, 상기 전위들은 상기 반복 프레임들 혹은 필드들 중 적어도 3개가, 서로 다른 행 전극 어드레싱 기간들을 갖게 하고 또한, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들이 서로에 대해 정수 비들을 형성하게, 인가되는, 액정 디스플레이의 디스플레이 방법.
  4. 제3항에 있어서, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 서로에 대해서 2:3:4, 7:9:11:12:13, 6:9:11:12:13 또는 3:4:5:6의 정수 비들을 형성하는, 액정 디스플레이의 디스플레이 방법.
  5. 제2항에 있어서, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 오름차순 시퀀스로 배열되고, 상기 시퀀스 끝 혹은 그 근처의 각 쌍의 인접한 값들간 차이는 실질적으로 상기 값들의 최대 공분모와 동일한, 액정 디스플레이의 디스플레이 방법.
  6. 제2항에 있어서, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 오름차순 시퀀스로 배열되고, 상기 시퀀스 끝 혹은 그 근처의 값은 상기 시퀀스의 시작부분 혹은 그 근처의 값의 많아야 약 2.5배의 값들의 최대 공분모와 동일한, 액정 디스플레이의 디스플레이 방법.
  7. 제6항에 있어서, 상기 시퀀스의 끝 혹은 그 근처의 상기 값은 상기 시퀀스의 시작부분 혹은 그 근처의 값의 많아야 2.2배의 값들인, 액정 디스플레이의 디스플레이 방법.
  8. 제6항에 있어서, 상기 시퀀스의 끝 혹은 그 근처의 상기 값은 상기 시퀀스의 시작부분 혹은 그 근처의 값의 많아야 약 2.0배 인, 액정 디스플레이의 디스플레이 방법.
  9. 제6항에 있어서, 상기 인가단계는 상기 액정 디스플레이에 의해 30 이상의 그레이 쉐이드들을 가진 이미지들이 디스플레이되게 인가되는 것인, 액정 디스플레이의 디스플레이 방법.
  10. 제6항에 있어서, 상기 인가단계는 실질적으로 동일한 전위(들)이 상기 행 전극 어드레싱 기간들 각각의 기간 동안에 상기 열 전극들에 인가되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  11. 제2항에 있어서, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들이 오름차순 시퀀스로 배열되었을 때, 상기 라인 기간들은 상기 시퀀스의 인접 값들의 쌍들간 차이가 상기 시퀀스의 시작부분에서상기 시퀀스의 끝쪽으로 가면서 감소되게 하는 기간들인, 액정 디스플레이의 디스플레이 방법.
  12. 제2항에 있어서, 상기 감소는 상기 시퀀스의 시작부분에서 상기 시퀀스의 끝쪽으로 단소감소되는, 액정 디스플레이의 디스플레이 방법.
  13. 제2항에 있어서, 상기 인가단계는 3개의 반복 프레임들 혹은 필드들이 디스플레이되게 하는 것이며, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은, 상기 전위들의 인가로 4 그레이 쉐이드들이 되도록, 서로에 대해서 2:x:2의 정수 비를 형성하고, x는 양수인, 액정 디스플레이의 디스플레이 방법.
  14. 제2항에 있어서, 상기 인가단계는 3개의 반복 프레임들 혹은 필드들이 디스플레이되게 하는 단계이며, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 서로에 대해서 2:3:4의 정수 비를 형성함으로써 상기 전위들의 인가로 8 그레이 쉐이드들이 되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  15. 제2항에 있어서, 상기 인가단계는 4개의 반복 프레임들 혹은 필드들이 디스플레이되게 하는 단계이며, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 서로에 대해서 3:4:5:6의 정수 비를 형성함으로써 상기 전위들의 인가로 15 그레이 쉐이드들이 되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  16. 제2항에 있어서, 상기 인가단계는 5 반복 프레임들 혹은 필드들이 디스플레이되게 하는 단계이며, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 서로에 대해서 7:9:11:12:13의 정수 비를 형성함으로써 상기 전위들의 인가로 16 그레이 쉐이드들이 되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  17. 제2항에 있어서, 상기 인가단계는 5 반복 프레임들 혹은 필드들이 디스플레이되게 하는 단계이며, 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들은 서로에 대해서 6:9:11:12:13의 정수 비를 형성함으로써 상기 전위들의 인가로 32 그레이 쉐이드들이 되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  18. 제1항에 있어서, 상기 요망 이미지들은 각각이 상기 행 전극들 중 하나에 상응하는 라인들을 포함하고, 상기 인가단계는 반복 필드들이 디스플레이되게 하는 것이며, 상기 반복 필드들 중 적어도 두 필드 각각은 상기 요망 이미지들의 모든 라인들보다 적게 포함하는, 액정 디스플레이의 디스플레이 방법.
  19. 제18항에 있어서, 상기 요망 이미지들은 라인들을 포함하고, 상기 반복 필드들 중 상기 적어도 두 필드들은 상기 요망 이미지들의 보완 라인들을 포함하는, 액정 디스플레이의 디스플레이 방법.
  20. 제18항에 있어서, 상기 요망 이미지들은 라인들을 포함하고, 적어도 한 세트의 3개 혹은 4개의 상기 반복 필드들은 상기 요망 이미지들의 모든 라인들을 함께 포함하는 라인들을 포함하는, 액정 디스플레이의 디스플레이 방법.
  21. 제18항에 있어서, 상기 인가단계는 상기 적어도 두 반복 필드들 각각의 라인들이, 상이한 대응하는 필드 스캐닝 기간 동안 디스플레이되게 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  22. 제21항에 있어서, 상기 적어도 두 반복 필드들의 라인들은 서로 인터리브되는, 액정 디스플레이의 디스플레이 방법.
  23. 제22항에 있어서, 상기 적어도 두 개의 반복 필드들의 라인들은 상기 요망 이미지들의 모든 라인들을 구성하고, 상기 적어도 두 개의 반복 필드들 중 하나는 기수 라인들을 포함하고, 상기 적어도 두 반복 필드들 중 다른 필드는 우수 라인들을 포함하고, 상기 기구 라인들은 기수 필드 스캐닝 기간들 동안 디스플레이되고, 우수 라인들은 우수 필드 스캐닝 기간들 동안 디스플레이되는, 액정 디스플레이의 디스플레이 방법.
  24. 제23항에 있어서, 상기 인가단계는 상기 필드 스캐닝 기간들 중 적어도 일부의 각각 동안 실질적으로 변하지 않은 전위를 상기 열 전극들에 인가하는, 액정 디스플레이의 디스플레이 방법.
  25. 제23항에 있어서, 상기 인가단계는 서로 다른 행 전극 어드레싱 기간들의 시간 시퀀스에 따라 기간들 동안 행 전극들에 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  26. 제25항에 있어서, 상기 인가단계는 상기 시간 시퀀스에 따라, 전(full) 어드레싱 사이클의 제1 반 사이클 동안 제1 극성의 전위들을 상기 행 전극들에 인가하고, 상기 전(full) 어드레싱 사이클의 제2 반 사이클 동안 제2 극성의 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  27. 제25항에 있어서, 상기 인가단계는 전(full) 어드레싱 사이클 동안 서로 반대되는 극성들의 전위들을 상기 행 전극들에 인가하고, 서로 반대되는 극성들의 전위들이 전(full) 어드레싱 사이클의 실질적으로 반 사이클 떨어져서 상기 동일한 행 전극 어드레싱 기간 동안 인가되는, 액정 디스플레이의 디스플레이 방법.
  28. 제25항에 있어서, 상기 인가단계는 상기 시퀀스에서 가장 긴 기간 및 가장 짧은 기간 동안 인가되는 전위들이 시간적으로 연속적으로 인가되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  29. 제22항에 있어서, 상기 적어도 두 반복 필드들은 상기 요망 이미지들의 모든 라인들을 조합하여 포함하는 1보다 큰 정수인 n개의 반복 필드들을 포함하고, 상기 인가단계는 전(full) 어드레싱 사이클 T 혹은 (1/2)T 동안 실질적으로 상기 동일 행 어드레싱 기간 동안 n개의 서로 다른 필드들이 디스플레이되게 하는 신호펄스들을 인가하며, 서로 다른 필드들에서 물리적으로 인접한 라인들이 디스플레이되게 하는 이러한 신호 펄스들의 인가는 T/2n의 정수 배만큼 시간적으로 이격됨으로써, 관찰자에 의해 관찰되는 라인 레이트를 증가시키는 것인, 액정 디스플레이의 디스플레이 방법.
  30. 제22항에 있어서, 상기 적어도 두 반복 필드들은 기수 및 우수 필드들을 포함하고, 상기 인가단계는 전(full) 어드레싱 사이클 T 혹은 T/2 동안에 실질적으로 동일 행 어드레싱 기간 동안 상기 기수 및 우수 필듣르의 라인들이 디스플레이되게 하는 신호 펄스들을 인가하며, 상이한 필드들 내 물리적으로 나타난 화소 라인들이 디스플레이되게 하는 이러한 신호 펄스들의 인가는 T/4의 정수 배만큼 시간적으로 이격되어, 관찰자에 의해 관찰되는 라인을 증가시키는, 액정 디스플레이의 디스플레이 방법.
  31. 제18항에 있어서, 적어도 한 필드의 상기 라인들은 부분집합들로 분할되고, 상기 인가단계는 라인들의 대응하는 부분집합들이 디스플레이되게 하는 신호 펄스들을 인가하고, 상기 두 서로 다른 부분집합들의 라인들이 디스플레이되게 인가되는 신호펄스들은 서로 다른 행 어드레싱 기간들 동안에 인가되는, 액정 디스플레이의 디스플레이 방법.
  32. 제2항에 있어서, 상기 반복 프레임들 혹은 필드들 각각은 상기 둘 혹은 그 이상의 선택된 행 전극들에 중첩하는 둘 혹은 그 이상의 대응하는 라인들의 화소들에 이미지를 디스플레이 하기 위해서 행 선택 전위가 둘 혹은 그 이상의 선택된 행 전극들에 인가되는 대응하는 행 전극 어드레싱 기간을 갖는 것인, 액정 디스플레이의 디스플레이 방법.
  33. 제32항에 있어서, 그레이 쉐이드들을 디스플레이하기 위한 전위 생성에 어떠한 펄스폭 변조도 사용되지 않는, 액정 디스플레이의 디스플레이 방법.
  34. 제1항에 있어서, 상기 인가단계는 비선형 그레이 쉐이드들이 디스플레이되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  35. 제34항에 있어서, 상기 그레이 쉐이드들은 스텝들만큼 이격되어 있고 그레이 스케일의 이웃한 그레이 쉐이드들간 스텝들은 스케일의 끝 혹은 근처의 것들보다 스케일의 끝에서 멀리 있는 그레이 쉐이드들이 더 작은, 액정 디스플레이의 디스플레이 방법.
  36. 제1항에 있어서, 상기 반복 프레임들 혹은 필드들 각각은, 상기 적어도 한 선택된 행 전극에 중첩하는 적어도 한 라인의 화소들에 이미지를 디스플레이하기 위해 행 선택 전위가 적어도 한 선택된 행 전극에 인가되는 대응하는 행 전극 어드레싱 기간을 복수로 가지며, 실질적으로 동일한 전위들은 상기 반복 프레임들 혹은 필드들 중 적어도 하나의 상기 행 전극 어드레싱 기간들 중 적어도 각각의 일부 기간 동안에 열 전극들에 인가되는, 액정 디스플레이의 디스플레이 방법.
  37. 긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하는 액정 디스플레이에서, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 상기 디스플레이의 화소들을 정의하는 것으로, 상기 액정 디스플레이에 그레이 쉐이드 이미지들을 디스플레이하는 방법에 있어서,
    각각이 두 개 이상의 필드들로 분할되는 두 개 혹은 그 이상의 서로 다른 프레임들을 디스플레이 하게 상기 두 어레이들의 전극들에 전위를 인가하여, 상기 행 전극들에 대응하는 라인들을 포함하는 요망 이미지들이 디스플레이되게 하는 단계를 포함하고, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이함에 있어, 상기 전위들은, 각각이 상기 요망 이미지들의 모든 라인들보다 적게 포함하는 필드들 중 적어도 두 필드가 반복적으로 디스플레이되게 인가되는 것인, 액정 디스플레이의 디스플레이 방법.
  38. 제37항에 있어서, 상기 반복 필드들 중 적어도 두 필드는 상기 요망 이미지들의 보완 라인들을 포함하는, 액정 디스플레이의 디스플레이 방법.
  39. 제37항에 있어서, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이함에 있어, 상기 반복 필드들은 서로 다른 기간들 동안에 디스플레이되는, 액정 디스플레이의 디스플레이 방법.
  40. 제37항에 있어서, 상기 인가단계는 상기 적어도 두 반복 필드들 각각의 라인들이, 다른 대응하는 필드 스캐닝 기간 동안 디스플레이되도록 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  41. 제40항에 있어서, 상기 동일 프레임으로부터의 상기 적어도 두 반복 필드들의 라인들은 서로 인터리브되는, 액정 디스플레이의 디스플레이 방법.
  42. 제41항에 있어서, 상기 적어도 두 반복 필드들은 상기 요망 이미지들의 모든 라인들을 조합하여 포함하는 1보다 큰 정수인 n개의 반복 필드들을 포함하고, 상기 인가단계는 전(full) 어드레싱 사이클 T 혹은 (1/2)T 동안 실질적으로 상기 동일 행 어드레싱 기간 동안 n개의 서로 다른 필드들의 라인들이 디스플레이되게 하는 신호라인들을 인가하며, 서로 다른 필드들에서 물리적으로 인접한 라인들이 디스플레이되게 하는 이러한 신호 펄스들의 인가는 T/2n의 정수 배만큼 시간적으로 이격됨으로써, 관찰자에 의해 관찰되는 라인 레이트를 증가시키는 것인, 액정 디스플레이의 디스플레이 방법.
  43. 제41항에 있어서, 상기 적어도 두 반복 필드들은 기수 및 우수 필드들을 포함하고, 상기 인가단계는 상기 기수 및 우수 필드들의 라인들이 전(full) 어드레싱 사이클 T/2 혹은 T 동안 상기 동일 행 어드레싱 기간 동안 디스플레이되게 하는 신호펄스들을 인가하고, 서로 다른 필드들에서 물리적으로 인접한 라인들이 디스플레이되게 하는 이러한 신호 펄스들의 인가는 T/4의 정수 배만큼 시간적으로 이격됨으로써, 관찰자에 의해 관찰되는 라인 레이트를 증가시키는 것인, 액정 디스플레이의 디스플레이 방법.
  44. 제41항에 있어서, 상기 적어도 두 반복 필드들의 라인들은 상기 요망 이미지들의 모든 라인들을 구성하고, 상기 적어도 두 반복 필드들 중 하나는 기수 라인들을 포함하고 상기 적어도 두 반복 필드들 중 다른 필드는 우수 라인들을 포함하고, 상기 기수 라인들은 기수 필드 스캐닝 기간동안 디스플레이되고 우수 라인들은 우수 필드 스캐닝 기간들 둥안 디스플레이되는, 액정 디스플레이의 디스플레이 방법.
  45. 제40항에 있어서, 상기 인가단계는 상기 필드 스캐닝 기간들 중 적어도 일부 기간들 각각 동안 실질적으로 변하지 않는 전위들을 열 전극들에 인가하는, 액정 디스플레이의 디스플레이 방법.
  46. 제40항에 있어서, 상기 인가단계는 서로 다른 행 전극 어드레싱 기간들의 시간 시퀀스에 따른 기간들 동안 행 전극들에 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  47. 제40항에 있어서, 상기 인가단계는 상기 시간 시퀀스에 따라, 전(full) 어드레싱 사이클의 제1 반 사이클 동안 제1 극성의 전위들을 상기 행 전극들에 인가하고, 상기 전(full) 어드레싱 사이클의 제2 반 사이클 동안 제2 극성의 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  48. 제40항에 있어서, 상기 인가단계는 전(full) 어드레싱 사이클 동안 서로 반대되는 극성들의 전위들을 상기 행 전극들에 인가하고, 서로 반대되는 극성들의 전위들이 전(full) 어드레싱 사이클의 실질적으로 반 사이클 떨어져서 상기 동일한 행 전극 어드레싱 기간 동안 인가되는, 액정 디스플레이의 디스플레이 방법.
  49. 제40항에 있어서, 제25항에 있어서, 상기 인가단계는 상기 시퀀스에서 가장 긴 기간 및 가장 짧은 기간 동안 인가되는 전위들이 시간적으로 연속적으로 인가되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  50. 제37항에 있어서, 상기 반복 필드들 중 적어도 한 세트의 3 혹은 4개 필드는상기 요망 이미지들의 모든 라인들을 함께 포함하는 라인들을 포함하는, 액정 디스플레이의 디스플레이 방법.
  51. 제37항에 있어서, 상기 인가단계는 비선형 그레이 쉐이드들이 디스플레이되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  52. 제51항에 있어서, 상기 그레이 쉐이드들은 스텝들만큼 이격되어 있고 그레이 스케일의 이웃한 그레이 쉐이드들간 스텝들은 스케일의 끝 혹은 근처의 것들보다 스케일의 끝에서 멀리 있는 그레이 쉐이드들이 더 작은, 액정 디스플레이의 디스플레이 방법.
  53. 제37항에 있어서, 상기 반복 필드들 각각은, 상기 적어도 한 선택된 행 전극에 중첩하는 적어도 한 라인의 화소들에 이미지를 디스플레이하기 위해 행 선택 전위가 적어도 한 선택된 행 전극에 인가되는 대응하는 행 전극 어드레싱 각각의 기간을 복수로 가지며, 실질적으로 동일한 전위들은 상기 반복 프레임들 혹은 필드들 중 적어도 하나의 상기 행 전극 어드레싱 기간들 중 적어도 각각의 일부 기간 동안에 열 전극들에 인가되는, 액정 디스플레이의 디스플레이 방법.
  54. 제37항에 있어서, 상기 적어도 두 반복 필드들의 라인들은 상기 요망 이미지들의 모든 라인들을 구성하고, 상기 적어도 두 반복 필드들 중 하나는 기수 라인들을 포함하고 상기 적어도 두 반복 필드들 중 다른 필드는 우수 라인들을 포함하고, 상기 기수 라인들은 기수 필드 스캐닝 기간동안 디스플레이되고 우수 라인들은 우수 필드 스캐닝 기간들 둥안 디스플레이되는, 액정 디스플레이의 디스플레이 방법.
  55. 제54항에 있어서, 상기 인가단계는 시간들 중 적어도 일부 각각이 다른 필드의 연속한 펄스들 사이의 시간적으로 실질적으로 반인 시간들에서 상기 행 전극들에 전위들의 기수 혹은 우수 필드 펄스들에서 인가하는, 액정 디스플레이의 디스플레이 방법.
  56. 제55항에 있어서, 상기 인가단계는 서로 다른 기간들의 시간 시퀀스에 따라 서로 다른 기간들 동안에 행 전극들에 전위들을 인가하는, 액정 디스플레이의 디스플레이 방법.
  57. 제56항에 있어서, 상기 시퀀스에서 상기 기간들 각각 동안에, 상기 인가단계는 시간들 중 적어도 일부 각각이 다른 필드의 연속한 펄스들 사이의 시간적으로 실질적으로 반인 시간들에서 상기 행 전극들에 전위들의 기수 혹은 우수 필드 펄스들에서 인가하는, 액정 디스플레이의 디스플레이 방법.
  58. 제37항에 있어서, 적어도 한 필드의 라인들은 부분집합들로 분할되고, 상기 인가단계는 라인들의 대응하는 부분집합들이 디스플레이되게 하는 신호 펄스들을인가하고, 상기 두 서로 다른 부분집합들의 라인들이 디스플레이되게 인가되는 상기 신호펄스들은 서로 다른 행 어드레싱 기간들 동안에 인가되는, 액정 디스플레이의 디스플레이 방법.
  59. 제37항에 있어서, 상기 프레임들 혹은 필드들 각각은, 상기 적어도 한 선택된 행 전극에 중첩하는 적어도 한 라인의 화소들에 이미지를 디스플레이하기 위해 행 선택 전위가 적어도 한 선택된 행 전극에 인가되는 대응하는 행 전극 어드레싱 각각의 기간을 가지며, 상기 프레임들 혹은 필드들 중 둘이 서로 다른 행 전극 어드레싱 기간들을 갖도록 전위들이 인가되는, 액정 디스플레이의 디스플레이 방법.
  60. 제59항에 있어서, 상기 프레임들 혹은 필드들 각각은, 상기 둘 혹은 그 이상의 선택된 행 전극에 중첩하는 둘 혹은 그 이상의 대응하는 라인들의 화소들에 이미지를 디스플레이하기 위해 행 선택 전위가 둘 혹은 그 이상의 선택된 행 전극들에 인가되는 대응하는 행 전극 어드레싱 기간을 가는, 액정 디스플레이의 디스플레이 방법.
  61. 제60항에 있어서, 그레이 쉐이드들을 디스플레이하기 위한 전위 생성에 어떠한 펄스폭 변조도 사용되지 않는, 액정 디스플레이의 디스플레이 방법.
  62. 그레이 쉐이드 이미지들을 디스플레이하는 장치에 있어서,
    긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하고, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 액정 디스플레이의 화소들을 정의하는 것인, 상기 액정 디스플레이; 및
    반복되는 프레임들 혹은 필드들을 디스플레이하기 위해 상기 두 어레이들의 전극들에 전위를 위한 구동 회로로서, 각각의 반복 프레임 혹은 필드는 적어도 한 대응하는 행 전극 어드레싱 기간을 구비하고 그럼으로써 요망 이미지들이 디스플레이되게 하는, 상기 구동 회로를 포함하고, 며, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이 함에 있어, 상기 디스플레이되는 반복 프레임들 혹은 필드들의 대응하는 행 전극 어드레싱 기간들이 서로 다른 기간 길이들을 갖게 상기 전위들이 인가되는 것인, 이미지 디스플레이 장치.
  63. 그레이 쉐이드 이미지들을 디스플레이하는 장치에 있어서,
    긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하고, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 액정 디스플레이의 화소들을 정의하는 것인, 상기 액정 디스플레이; 및
    둘 혹은 그 이상의 서로 다른 프레임들을 디스플레이하기 위해 상기 두 어레이들의 전극들에 전위를 위한 구동 회로로서, 각각의 프레임들은 둘 혹은 그 이상의 필드들로 분할되고, 그럼으로써 라인들을 포함하는 상기 요망 이미지들이 디스플레이되게 하는, 상기 구동 회로를 포함하고, 상기 반복 필드들이 서로 다른 기간들 동안 인가되게 상기 전위들이 인가되며, 상기 요망 이미지들의 모든 라인들보다 적게 각각이 포함하는 필드들 중 적어도 두 필드가 반복해서 디스플레이되는 것인, 이미지 디스플레이 장치.
  64. 긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하는 액정 디스플레이에서, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 상기 디스플레이의 화소들을 정의하는 것으로, 상기 액정 디스플레이에 그레이 쉐이드 이미지들을 디스플레이하는 방법에 있어서,
    각각이 적어도 하나의 대응하는 행 전극 어드레싱 기간을 갖는 서로 다른 반복 프레임 혹은 필드를 디스플레이 하게 상기 두 어레이들의 전극들에 전위를 인가하여 요망 이미지가 디스플레이되게 하는 단계를 포함하고, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이함에 있어, 상기 전위들은, 상기 반복 프레임들 혹은 필드들 중 적어도 3개의 상기 대응하는 행 전극 어드레싱 기간들이 서로 다른 행 전극 어드레싱 기간들을 갖게 하고 서로에 대해 정수 비들을 형성하게, 인가되며,상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 상기 행 전극 어드레싱 기간들의 값들은 오름차순 시퀀스로 배열되었을 때, 상기 시퀀스의 끝 혹은 그 근처의 각 쌍의 인접한 값들간 차이는 상기 값들의 최대 공분모와 실질적으로 동일한 것인, 액정 디스플레이의 디스플레이 방법.
  65. 긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하는 액정 디스플레이에서, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 상기 디스플레이의 화소들을 정의하는 것으로, 상기 액정 디스플레이에 그레이 쉐이드 이미지들을 디스플레이하는 방법에 있어서,
    각각이 적어도 하나의 대응하는 행 전극 어드레싱 기간을 갖는 서로 다른 반복 프레임 혹은 필드를 디스플레이 하게 상기 두 어레이들의 전극들에 전위를 인가하여 요망 이미지가 디스플레이되게 하는 단계를 포함하고, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이함에 있어, 상기 전위들은, 상기 반복 프레임들 혹은 필드들 중 적어도 3개의 상기 대응하는 행 전극 어드레싱 기간들이 서로 다른 행 전극 어드레싱 기간들을 갖도록, 인가되며, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 상기 행 전극 어드레싱 기간들의 값들이 오름차순 시퀀스로 배열되었을 때, 상기 시퀀스의 끝 혹은 그 근처의 값은 상기 시퀀스의 시작부분 혹은 그 근처의 값의 많아야 2.5배 인, 액정 디스플레이의 디스플레이 방법.
  66. 제65항에 있어서, 상기 시퀀스의 끝 혹은 그 근처의 값은 상기 시퀀스의 시작부분 혹은 그 근처의 값의 많아야 약 2.2배 인, 액정 디스플레이의 디스플레이 방법.
  67. 제66항에 있어서, 상기 시퀀스의 끝 혹은 그 근처의 값은 상기 시퀀스의 시작부분 혹은 그 근처의 값의 많아야 약 2.0배 인, 액정 디스플레이의 디스플레이 방법.
  68. 제65항에 있어서, 상기 인가단계는 30이상의 그레이 쉐이드들이 상기 액정 디스플레이에 의해 표시되게 하는 것인, 액정 디스플레이의 디스플레이 방법.
  69. 제65항에 있어서, 상기 인가단계는 실질적으로 동일한 전위(들)이 상기 행 전극 어드레싱 기간들 각각 동안에 상기 열 전극들에 인가되는, 액정 디스플레이의 디스플레이 방법.
  70. 제65항에 있어서, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 행 전극 어드레싱 기간들의 값들이 오름차순 시퀀스로 배열될 때, 상기 라인 기간들은 상기 시퀀스에서 인접한 값들의 쌍들 간 차이들이 상기 시퀀스의 시작부분에서 상기 시퀀스의 끝쪽으로 감소되게 하는 기간인, 액정 디스플레이의 디스플레이 방법.
  71. 제70항에 있어서, 상기 감소는 상기 시퀀스의 시작부분에서 상기 시퀀스의 끝쪽으로 단소감소되는, 액정 디스플레이의 디스플레이 방법.
  72. 제65항에 있어서, 상기 시퀀스의 끝 혹은 그 근처의 인접한 값들의 각 쌍간 차이는 상기 값들의 최대 공분모와 실질적으로 동일한, 액정 디스플레이의 디스플레이 방법.
  73. 긴 행 전극들의 어레이 및 상기 행 전극들을 횡단하게 배열된 긴 열(column) 전극들의 어레이를 포함하는 액정 디스플레이에서, 상기 두 어레이들의 전극들의 중첩되는 영역들은 관측 방향에서 관측 시 상기 디스플레이의 화소들을 정의하는 것으로, 상기 액정 디스플레이에 그레이 쉐이드 이미지들을 디스플레이하는 방법에 있어서,
    각각이 적어도 하나의 대응하는 행 전극 어드레싱 기간을 갖는 서로 다른 반복 프레임 혹은 필드를 디스플레이 하게 상기 두 어레이들의 전극들에 전위를 인가하여 요망 이미지가 디스플레이되게 하는 단계를 포함하고, 상기 요망 이미지들에 다수의 서로 다른 그레이 쉐이드들 중 적어도 하나를 디스플레이함에 있어, 상기 전위들은, 상기 반복 프레임들 혹은 필드들 중 적어도 3개의 상기 대응하는 행 전극 어드레싱 기간들이 서로 다른 행 전극 어드레싱 기간들을 가지며 서로에 대해 정수 비들을 형성하게, 인가되며, 상기 적어도 3개의 서로 다른 반복 프레임들 혹은 필드들의 상기 행 전극 어드레싱 기간들의 값들이 오름차순 시퀀스로 배열되었을 때, 상기 라인 기간들은 상기 시퀀스의 인접 값들의 쌍들간 차이가 상기 시퀀스의 시작부분에서 상기 시퀀스의 끝쪽으로 가면서 감소되게 하는 기간들인, 액정 디스플레이의 디스플레이 방법.
  74. 제73항에 있어서, 상기 감소는 상기 시퀀스의 시작부분에서 상기 시퀀스의 끝쪽으로 단소감소되는, 액정 디스플레이의 디스플레이 방법.
KR10-2004-7016752A 2002-04-18 2003-04-17 그레이 쉐이드 구동 방식의 저전력 엘씨디 KR20040101533A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37426302P 2002-04-18 2002-04-18
US60/374,263 2002-04-18
US10/256,687 2002-09-27
US10/256,687 US7362294B2 (en) 2000-04-26 2002-09-27 Low power LCD with gray shade driving scheme
PCT/US2003/012039 WO2003090192A2 (en) 2002-04-18 2003-04-17 Low power lcd with gray shade driving scheme

Publications (1)

Publication Number Publication Date
KR20040101533A true KR20040101533A (ko) 2004-12-02

Family

ID=29406457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7016752A KR20040101533A (ko) 2002-04-18 2003-04-17 그레이 쉐이드 구동 방식의 저전력 엘씨디

Country Status (8)

Country Link
US (1) US7362294B2 (ko)
EP (1) EP1504438A2 (ko)
JP (1) JP2005524860A (ko)
KR (1) KR20040101533A (ko)
CN (1) CN100447847C (ko)
AU (1) AU2003235465A1 (ko)
TW (1) TWI288262B (ko)
WO (1) WO2003090192A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479225B (zh) * 2011-06-21 2015-04-01 Sony Corp 顯示器及電子單元

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362294B2 (en) 2000-04-26 2008-04-22 Jps Group Holdings, Ltd Low power LCD with gray shade driving scheme
EP1414011A1 (en) * 2002-10-22 2004-04-28 STMicroelectronics S.r.l. Method for scanning sequence selection for displays
EP1414010A1 (en) * 2002-10-24 2004-04-28 Dialog Semiconductor GmbH LCD driver power saving
KR100612388B1 (ko) * 2004-08-30 2006-08-16 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
KR100726938B1 (ko) 2004-09-30 2007-06-14 엘지전자 주식회사 데이터 제어방법 및 장치
TWI301961B (en) * 2005-02-17 2008-10-11 Au Optronics Corp Liquid crystal display, timing crontroller and scan method
CN100444236C (zh) * 2005-12-03 2008-12-17 群康科技(深圳)有限公司 液晶显示器驱动方法及其驱动电路
TWI360798B (en) * 2007-03-19 2012-03-21 Chimei Innolux Corp Liquid crystal display device and driving method t
US20090207180A1 (en) * 2007-10-16 2009-08-20 Heico Aerospace Company FPD for AIRCRAFT
TWI381358B (zh) * 2008-03-31 2013-01-01 Au Optronics Corp 液晶顯示面板之驅動方法及其液晶顯示器
KR101303424B1 (ko) * 2008-06-12 2013-09-05 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TWI409734B (zh) * 2008-10-02 2013-09-21 Prime View Int Co Ltd 雙穩態光電顯示裝置的驅動方法
US9105240B2 (en) * 2009-05-09 2015-08-11 Chen-Jean Chou Structure of light emitting device array and drive method for display light source
KR101258353B1 (ko) * 2010-02-02 2013-04-30 가부시키가이샤 아리사와 세이사쿠쇼 입체화상 표시 장치와 입체화상 표시 방법
WO2014077295A1 (en) * 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9501996B2 (en) * 2013-09-26 2016-11-22 Amazon Technologies, Inc. Control method
US9952642B2 (en) 2014-09-29 2018-04-24 Apple Inc. Content dependent display variable refresh rate
KR102328841B1 (ko) * 2014-12-24 2021-11-19 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동 방법
WO2017038309A1 (ja) * 2015-08-31 2017-03-09 シャープ株式会社 転送制御装置、端末装置及び転送制御方法
CN111028357B (zh) * 2018-10-09 2020-11-17 北京嘀嘀无限科技发展有限公司 增强现实设备的软阴影处理方法和装置
CN113436574B (zh) * 2021-07-08 2023-05-23 中科芯集成电路有限公司 一种优化低灰显示效果的led驱动芯片算法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757718B2 (ko) * 1973-10-19 1982-12-06 Hitachi Ltd
US4709995A (en) * 1984-08-18 1987-12-01 Canon Kabushiki Kaisha Ferroelectric display panel and driving method therefor to achieve gray scale
JP2612863B2 (ja) * 1987-08-31 1997-05-21 シャープ株式会社 表示装置の駆動方法
DE4022866A1 (de) * 1989-07-21 1991-01-31 Hitachi Ltd Verfahren und vorrichtung zum erzeugen einer abbildung mit gradations-zwischenstufen auf einem fluessigkristall-anzeigefeld
EP0522510B1 (en) * 1991-07-08 1996-10-02 Asahi Glass Company Ltd. Driving method of driving a liquid crystal display element
JP3508114B2 (ja) * 1992-03-05 2004-03-22 セイコーエプソン株式会社 液晶装置及びその駆動方法並びに駆動回路
US5959602A (en) * 1992-04-01 1999-09-28 Citizen Watch Co., Ltd. Liquid-crystal display with addressing scheme to achieve high contrast and high brightness values while maintaining fast switching
JPH06230752A (ja) * 1992-09-14 1994-08-19 Hitachi Ltd 表示装置の駆動方法
KR100288037B1 (ko) * 1992-09-14 2001-05-02 가나이 쓰도무 표시장치의 구동방법
JP3070893B2 (ja) 1993-08-26 2000-07-31 シャープ株式会社 液晶駆動装置
US5508716A (en) * 1994-06-10 1996-04-16 In Focus Systems, Inc. Plural line liquid crystal addressing method and apparatus
US6057809A (en) * 1996-08-21 2000-05-02 Neomagic Corp. Modulation of line-select times of individual rows of a flat-panel display for gray-scaling
US6160541A (en) 1997-01-21 2000-12-12 Lear Automotive Dearborn Inc. Power consumption control for a visual screen display by utilizing a total number of pixels to be energized in the image to determine an order of pixel energization in a manner that conserves power
GB2325555A (en) * 1997-05-20 1998-11-25 Sharp Kk Light modulating devices
JP3403635B2 (ja) 1998-03-26 2003-05-06 富士通株式会社 表示装置および該表示装置の駆動方法
US6340964B1 (en) * 1998-09-30 2002-01-22 Optrex Corporation Driving device and liquid crystal display device
JP2000181395A (ja) * 1998-12-11 2000-06-30 Sharp Corp マトリックス型表示装置
US7362294B2 (en) 2000-04-26 2008-04-22 Jps Group Holdings, Ltd Low power LCD with gray shade driving scheme
JP2003532148A (ja) 2000-04-26 2003-10-28 ウルトラチップ インコーポレイテッド 省電力ｌｃｄ駆動方式
JP2004504640A (ja) 2000-07-13 2004-02-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 液晶表示装置及び走査線群のアクティブアドレッシングを用いて前記装置を駆動する方法、並びにフレーム持続時間の非二進分割に基づく時間変調により得られる階調

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479225B (zh) * 2011-06-21 2015-04-01 Sony Corp 顯示器及電子單元

Also Published As

Publication number Publication date
EP1504438A2 (en) 2005-02-09
TW200405068A (en) 2004-04-01
WO2003090192A9 (en) 2004-03-04
JP2005524860A (ja) 2005-08-18
AU2003235465A1 (en) 2003-11-03
TWI288262B (en) 2007-10-11
AU2003235465A8 (en) 2003-11-03
CN100447847C (zh) 2008-12-31
WO2003090192A3 (en) 2004-01-22
WO2003090192A2 (en) 2003-10-30
CN1653512A (zh) 2005-08-10
US20030034946A1 (en) 2003-02-20
US7362294B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
KR20040101533A (ko) 그레이 쉐이드 구동 방식의 저전력 엘씨디
KR100246150B1 (ko) 액정 디스플레이 장치 및 그 구동 방법
US7362299B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
US7095397B2 (en) Drive method, a drive circuit and a display device for liquid crystal cells
US7138972B2 (en) Liquid crystal element drive method, drive circuit, and display apparatus
KR100220959B1 (ko) 액정구동방법 및 액정표시장치
JP3653732B2 (ja) 液晶表示装置の駆動方法，液晶表示装置，電子機器及び駆動回路
JP3508115B2 (ja) 液晶装置及びその駆動方法並びに駆動回路
EP0704087B1 (en) A method of driving a picture display device
KR100337419B1 (ko) 화상디스플레이장치의구동방법
US5959603A (en) Liquid crystal element drive method, drive circuit, and display apparatus
JPH0546127A (ja) 液晶表示素子の駆動法
JP2003005695A (ja) 表示装置および多階調表示方法
KR100982083B1 (ko) 액정 디스플레이 장치
JP3576231B2 (ja) 画像表示装置の駆動方法
JP3555980B2 (ja) 液晶表示装置の列信号形成方法
Ruckmongathan et al. Gray shades in RMS responding displays with wavelets based on the slant transform
JPH07281645A (ja) 画像表示装置の駆動方法
JPH05303079A (ja) 液晶表示素子の駆動方法
JP3589811B2 (ja) 液晶表示装置
JP3618141B2 (ja) 画像表示装置の駆動法
JP3584045B2 (ja) 液晶素子の駆動方法
JP3570757B2 (ja) 画像表示装置の駆動法
JPH08160390A (ja) 画像表示装置を駆動する方法
JPH04276794A (ja) 液晶表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid