JP2003157062A - 液晶表示装置の駆動方法および駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＭＬＡ法に対してＰＷＭ法を適用した場合
に、消費電流の増大とクロストークの増大を抑制し、さ
らに駆動回路の回路規模の増大を抑制する。 【解決手段】 ＭＬＡＣ１２Ｃ_０〜１２Ｃ_２は、重み付
けされたＰＷＭ期間に対応して設けられ、それぞれ、Ｇ
ＤＡＴＰ１１から出力される各ＰＷＭ期間（０）〜
（２）のＰＷＭ成分と、ＲＳＥＬＲ１５から出力される
行選択パターンとについてＭＬＡ演算を行う。ＣＮＴ１
３は、各ＭＬＡＣから出力される値のそれぞれの個数を
計数し計数結果をＣＭＰ１４に出力する。ＣＭＰ１４
は、計数結果およびサイクル信号に従って、ＭＬＡ演算
結果を昇順または降順に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数ライン同時選
択法によって液晶表示装置を駆動する駆動方法およびそ
の駆動方法を用いた駆動回路に関する。特に、消費電流
の増大とクロストークの増大を抑制できる液晶表示装置
の駆動方法および駆動回路に関する。

【０００２】

【従来の技術】液晶表示装置は、軽量・小型という特性
を生かして、携帯電話機や携帯情報端末等の携帯端末に
広く適用されている。液晶表示装置には、主として、パ
ッシブ駆動されるＳＴＮ液晶素子を使用したものと、Ｔ
ＦＴを備えたアクティブマトリックス液晶素子を使用し
たものとがあるが、ＳＴＮ液晶素子は、アクティブマト
リックス液晶素子に比べて、製造工程が短く、簡単な素
子構造を持ち、低コストで生産できるという利点があ
る。

【０００３】携帯端末においても、カラー表示や簡単な
動画表示を行うことが望まれている。そのため、高速応
答することと階調表示ができる液晶表示装置が要求され
る。

【０００４】アクティブマトリックス液晶素子では、比
較的高速な応答特性が得られる。一方、ＳＴＮ液晶素子
では、駆動方式として、ＡＰＴ（Alto Pleshko Techniq
ue）やＩＡＰＴ（Improved APT）などの線順次駆動法が
用いられるのが一般的である。線順次駆動法は、オンレ
ベル／オフレベルを簡単に発生できるためマルチプレク
ス駆動として有効であるが、ＳＴＮ液晶素子を高速応答
させるには限界がある。

【０００５】ＳＴＮ液晶素子をより高速に駆動するため
の駆動方法として、複数ライン同時選択法（マルチライ
ンアドレッシング法：ＭＬＡ法）がある。ＭＬＡ法は、
複数の走査電極（行電極）を一括して選択して駆動する
方法である。ＭＬＡ法では、データ電極（列電極）に供
給される列表示パターンを独立に制御するために、同時
に駆動される各行電極には、所定の電圧パルス列が印加
される。

【０００６】各行電極に印加される電圧パルス電圧群
（選択パルス群）は、Ｌ行Ｋ列の行列で表すことができ
る。以下この行列を選択行列という。Ｌは同時選択数で
ある。電圧パルス電圧群は、互いに直交するベクトル群
として表される。従って、それらのベクトルを要素とし
て含む行列は直交行列となる。各行列内の各行ベクトル
は互いに直交している。

【０００７】直交行列において、各行は液晶表示装置の
各ラインに対応する。例えば、Ｌ本の選択ライン中の第
１番目のラインに対して、選択行列の第１行目の要素が
適用される。すなわち１列目の要素、２列目の要素の順
に選択パルスが、第１番目の行電極に印加される。

【０００８】図１５は、列電極に印加される電圧波形の
シーケンスの決め方を示す説明図である。図１５におい
て、（ａ）は選択行列および表示データの例、（ｂ）は
列表示パターンと電圧パターンの例、（ｃ）は列電極
ｉ，ｊの電圧波形例を示す。ここでは、図１５（ａ）に
示すように、画素として４行２列、選択行列として４行
４列の直交行列を例にとる。図１５（ａ）に示す選択行
列において、「１」は正の選択パルス、「０」は負の選
択パルスを意味する。

【０００９】列電極ｉ，ｊにおいて表示されるべき表示
データが図１５（ａ）の右側に示すようになっていると
する。図１５（ａ）において、白丸は点灯であること、
黒丸は消灯であることを示す。すると、列表示パターン
は、図１５（ｂ）に示すようなベクトル（ｄ）で表され
る。図１５（ｂ）に示すベクトル（ｄ）では、「１」は
オン表示に対応し、「０」はオフ表示に対応する。

【００１０】列電極ｉ，ｊに順次印加されるべき電圧レ
ベルは、図１５（ｂ）に示すベクトル（ｖ）のようにな
る。このベクトルは、列表示パターンとそれに対応する
行選択パターン（選択行列における列）とについてビッ
トごとに排他的論理和をとり、それらの結果の和をとっ
たものに対応する。図１５（ｃ）は、図１５（ｂ）に示
したベクトル（ｖ）に対応した列電極ｉ，ｊの電圧波形
を示すタイミング図である。図１５（ｃ）において、縦
軸は列電極に印加される電圧（列電圧）を示し、横軸は
時間を示している。ここで、「０」は−２Ｖ_ｃ、「１」
は−Ｖ_ｃ、「２」は０、「３」は＋Ｖ_ｃ、「４」は＋２
Ｖ_ｃに対応している。

【００１１】このような駆動方法によると、液晶のフレ
ーム応答を抑制し、その結果、高速応答と高コントラス
トとを同時に達成できる。すなわち、単純マトリックス
表示装置において従来駆動表示では困難とされていた高
品位の画像提供が可能になる。

【００１２】ＭＬＡ法によって液晶表示装置を駆動する
場合、列表示パターンおよび行選択パターンにおけるオ
ンオフ表示および選択パターンを「１」と「０」とで表
すと、列電極に印加される電圧パターンは、列表示パタ
ーンとそれに対応する行選択パターンとについてビット
ごとに排他的論理和をとり、それらの結果の和をとった
ものに対応する。

【００１３】従って、列電圧のレベル数は、同時選択さ
れるライン数がＬのときＬ＋１となる。例えば、選択行
列として図１５（ａ）に示す４行４列の直交行列を用い
た場合には、同時選択ライン数は４なので印加電圧レベ
ル数は５である。具体的には、図１５（ｃ）に示すよう
に、（−２Ｖ_ｃ，−Ｖ_ｃ，０，＋Ｖ_ｃ，＋２Ｖ_ｃ）の５
種類のレベルが列電極ｉ，ｊに印加されることになる。

【００１４】アクティブマトリクス駆動法では、中間調
表示を行うために、振幅変調を用いて中間電圧を比較的
容易に発生することができる。しかし、パッシブ駆動法
では、単純に振幅変調を行うと線順次駆動における非選
択時の電圧変動が生じて、非表示部分にオン表示または
オフ表示に応じた電圧とは異なる不正電圧が印加されて
しまう。そこで、種々の中間電圧を発生させるための手
法が用いられている。

【００１５】以下、ＭＬＡ法に対してパルス幅変調方式
による階調方法（以下、ＰＷＭ法という。）を適用した
場合の駆動方法について説明する。まず、一般的なＰＷ
Ｍ法の例を図１６に示す。図１６において「１」はオン
表示、「０」はオフ表示に対応する。

【００１６】図１６に示すように、例えば、選択期間
（Ｔ）を５つ分割期間（Ｔ_０〜Ｔ_４）に等分に分割す
る。階調レベル５／５はＴ_０〜Ｔ_４の期間オン表示を行
い、階調レベル０／５ではＴ_０〜Ｔ_４の期間オフ表示を
行う。そして、階調レベル１／５，２／５，３／５，４
／５ではオン表示とオフ表示の期間を混在させることに
よって中間レベルの階調を表示する。このように５分割
した場合には６レベルの階調を表示できる。

【００１７】次に、ＭＬＡ法においてＰＷＭ法によって
階調表示を行う方法について説明する。図１７におい
て、（ａ）は１列分の表示データの例、（ｂ）は各分割
期間Ｔ _０〜Ｔ_４における列電極への印加電圧パターンの
例、（ｃ）は選択行列の例を示す。

【００１８】図１７（ｃ）に示す選択行列の２列目（Ｒ
_２）を行選択パターンとして使用している期間を考え
る。期間Ｔ_０では列表示パターン（１，１，１，１）と
行選択パターンとの各ビットの排他的論理和の和は
「１」である。期間Ｔ_１では列表示パターン（１，１，
０，１）と行選択パターンとの各ビットの排他的論理和
の和は「２」である。期間Ｔ_２では列表示パターン
（１，０，０，１）と行選択パターンとの各ビットの排
他的論理和の和は「１」である。期間Ｔ_３では列表示パ
ターン（１，０，０，０）と行選択パターンとの各ビッ
トの排他的論理和の和は「２」である。期間Ｔ_４では列
表示パターン（０，０，０，０）と行選択パターンとの
各ビットの排他的論理和の和は「３」である。従って、
列電極に順次印加されるべき電圧レベルは、（１，２，
１，２，３）となる。図１７（ｄ）は列電極の電圧波形
を示すタイミング図である。（ｄ）において、縦軸は列
電圧を示し、横軸は時間を示している。

【００１９】

【発明が解決しようとする課題】図１７（ｄ）に示すよ
うに、ＭＬＡ法に対してＰＷＭ法を適用した場合には、
１選択期間における列電極の電圧波形において列電圧の
変化点が多くなってしまう。このため、クロストークが
大きくなるという課題がある。また、列電圧の変化点が
多くなってしまうことから、消費電流が増大してしまう
という課題もある。

【００２０】そのような課題を解決するために、ＷＯ０
０／０２１８５公報には、ＭＬＡ法に対してＰＷＭ法を
適用した場合に、１選択期間をそれぞれに重み付けが付
けられた複数の分割期間に分割し、表示データの階調に
応じたデータをそれぞれの分割期間に対応して生成する
液晶表示装置の駆動方法が開示されている。その駆動方
法を従来駆動法とする。図１８は、従来駆動法を８階調
レベルの場合に適用したときに想定しうる電圧波形を説
明するための説明図である。

【００２１】図１８において、（ａ）は階調レベル２／
７（０〜７の８階調レベルのうちの下から３番目の階調
レベル）の４行３列の表示データ例、（ｂ）は１選択期
間中の各分割期間に割り当てられたデータの例、（ｃ）
は選択行列の例を示す。従来駆動法では、１選択期間
を、階調レベルを２進数表現した場合のビット数ｎ（こ
の例ではｎ＝３）の期間に分割する。そして、最初の分
割期間に「１（２の０乗）」の重みを付ける。また、次
の分割期間に「２（２の１乗）」の重みを付ける。さら
に、その次の分割期間に「４（２の２乗）」の重みを付
ける。そして、階調レベルに応じて、各分割期間にデー
タを割り当てる。この場合には、階調レベルは「２」で
あるから、「２（２の１乗）」の重みが付けられた分割
期間に「１」が割り当てられる。また、各分割期間にお
ける列表示パターンと行選択パターンとの各ビットの排
他的論理和の和に応じたレベルの電圧を列電極に印加す
る。

【００２２】さらに、従来駆動例では、１選択期間毎
に、重みが付けられた各分割期間の順序を逆にする。あ
る選択期間において、「１」の重みが付けられた分割期
間、「２」の重みが付けられた分割期間、「４」の重み
が付けられた分割期間の順に各分割期間が設定されてい
ると、次の選択期間では、「４」の重みが付けられた分
割期間、「２」の重みが付けられた分割期間、「１」の
重みが付けられた分割期間の順に各分割期間が設定され
る。

【００２３】従来駆動例では、選択期間を重み付けされ
た複数の分割期間に分割することによって、および、重
み付けされた各分割期間の順序を１選択期間毎に逆にす
ることによって、駆動波形における変化点数を減少させ
る。その結果、駆動波形における周波数成分のばらつき
が減少する。

【００２４】しかし、表示データが階調レベル２／７の
データである場合には、列電極に印加される電圧波形は
図１８（ｄ）に示すようになる。すなわち、駆動波形に
おける変化点数はさほど減少していない。つまり、階調
レベルが２／７のような場合には、従来駆動法では、駆
動波形における変化点数を減少させることが実現されて
いない。

【００２５】そこで、本発明は、ＭＬＡ法に対してＰＷ
Ｍ法を適用した場合に、消費電流の増大とクロストーク
の増大をより効果的に抑制でき、さらには駆動回路の回
路規模の増大をより効果的に抑制できる液晶表示装置の
駆動方法および駆動回路を提供することを目的とする。

【００２６】

【課題を解決するための手段】本発明の態様１の液晶表
示装置の駆動方法は、１選択期間をそれぞれに重み付け
が付けられた複数の重み付け期間に分割し、表示データ
の階調に応じたデータをそれぞれの重み付け期間に対応
して生成し、それぞれの重み付け期間におけるデータと
直交行列の成分とから得られる列電圧に応じた値を昇順
または降順に並べ替えて出力することを特徴とする。な
お、得られる列電圧に応じた各値が既に昇順または降順
になっている場合には、既に並べ替えがなされているこ
とになる。

【００２７】態様２の液晶表示装置の駆動方法は、態様
１の駆動方法において、それぞれの重み付け期間に、１
選択期間を階調数に応じて分割した場合の分割期間の数
が（２の累乗−１）であるときには、それぞれの重み付
け期間に対する重み付けの和が分割期間の数に相当する
ように、２のｎ乗（ｎは０または正の整数）の重み付け
を付けることを特徴とする。

【００２８】態様３の液晶表示装置の駆動方法は、態様
１の駆動方法において、１選択期間を階調数に応じて分
割した場合の分割期間の数が（２の累乗−１）でない場
合には、２のｎ乗（ｎは０または正の整数）の重み付け
を付けた複数の重み付け期間と、それらの重み付け期間
に対する重み付けの和を分割期間の数から引いた分につ
いて２のｍ乗（ｍはｎより大きくない０または正の整
数）の重み付けを付けた重み付け期間とを設定すること
を特徴とする。

【００２９】態様４の液晶表示装置の駆動方法は、態様
２または態様３の駆動方法において、１選択期間を等分
に分割して、それぞれの分割期間とすることを特徴とす
る。

【００３０】本発明の態様５の液晶表示装置の駆動回路
は、それぞれに重み付けが付けられた１選択期間におけ
る複数の重み付け期間のそれぞれに対応して設けられ、
対応する重み付け期間における表示データの階調に応じ
たデータと直交行列の成分とから列電圧に応じた値を演
算する演算手段と、演算手段の演算値の発生数を計数す
る計数手段と、計数手段の計数結果にもとづいて列電圧
に応じた値を昇順または降順に出力する列電圧値出力手
段とを備えたことを特徴とする。このような構成によれ
ば、列電圧に応じた値を昇順または降順に並べ替えて出
力することによって消費電流の増大とクロストークの増
大を抑制でき、さらには、１選択期間をそれぞれに重み
付けが付けられた複数の重み付け期間を設けることによ
って、駆動回路の回路規模の増大を抑制できる。

【００３１】態様６の液晶表示装置の駆動回路は、態様
５の駆動回路において、直交行列が実際に表示しないダ
ミーラインに対応した行を含み、演算手段が、１選択期
間に列電極に印加する電圧レベルの数を減らすように設
定された仮想データを階調に応じたデータに含めて演算
を行うことを特徴とする。直交行列がダミーラインに対
応した行を含む場合には、列電圧の数（種類）を低減で
きるので消費電流の増大とクロストークの増大をさらに
効果的に抑制できるとともに、駆動回路の回路規模の増
大をさらに効果的に抑制できる。

【００３２】

【発明の実施の形態】（実施の形態１）以下、この発明
の実施の形態について説明する。図１は、この発明によ
る液晶表示装置の駆動回路の実施の形態１の構成例を示
すブロック図である。図１に示す構成は、同時選択数を
４とし、ＭＬＡの１選択期間を７つの期間に等分に分割
した上で、重みを付けた重み付け期間を設定してＰＷＭ
法を実現する場合の構成例である。従って、図１に示す
駆動回路を用いた場合には、８階調表示を行うことがで
きる。

【００３３】なお、１選択期間を分割する際に、分割さ
れた各期間は等分またはほぼ等分に分割された均等期間
またはほぼ均等期間であることが好ましいが、場合によ
っては、非等分であってもよい。

【００３４】図２は、表示データが格納されるビットマ
ップメモリ３１と駆動回路１０２Ｃ _１〜１０２Ｃ_ｎの接
続例を示すブロック図である。図２に示す例では、４ラ
イン，Ｃ_１〜Ｃ_ｎのｎ列分の表示データを記憶できる例
を示す。そして、ビットマップメモリ３１の各列に対応
した駆動回路であるＭＬＡＤ１０２Ｃ_１，・・・，１０
２Ｃ_ｎが接続されている。各ＭＬＡＤ１０２Ｃ_１，・・
・，１０２Ｃ_ｎは、それぞれ、図１に示すように構成さ
れている。

【００３５】ここで、ＭＬＡ法に８階調表示を行うこと
ができるＰＷＭ法を適用した場合の各期間の階調データ
（ＰＷＭ成分）について説明する。図３は、８階調表示
を行う場合の説明図である。図３において、（ａ）は１
列分の表示データの例を示す説明図、（ｂ）は１選択期
間（Ｔ）が７つの期間に等分された場合の各期間Ｔ_０〜
Ｔ_６における列電極への印加電圧パターンの例およびＭ
ＬＡ演算結果を示す説明図、（ｃ）は選択行列の例を示
す説明図、（ｄ），（ｅ）は列電極の電圧波形を示すタ
イミング図である。以下、各期間Ｔ_０〜Ｔ_６をＰＷＭ期
間とも呼ぶ。

【００３６】図４は、図３に示すＰＷＭ法を実現するた
めの駆動回路の一例を示すブロック図であるが、図４に
示す例は、図１に示す本発明によるＭＬＡＤ１０２Ｃに
対する比較例である。比較例としてのＭＬＡＤ１０３に
おいて、階調処理回路であるＧＤＡＴＰ１１は、表示デ
ータから各ＰＷＭ期間Ｔ_０〜Ｔ_６の階調データ（ＰＷＭ
成分）を生成する。

【００３７】また、ＭＬＡ演算を行うハードウェア回路
であるＭＬＡＣ１２０Ｃ_０，１２０Ｃ_１，１２０Ｃ_２，
１２０Ｃ_３，１２０Ｃ_４，１２０Ｃ_５，１２０Ｃ_６は、
各ＰＷＭ期間Ｔ_０〜Ｔ_６に対応して設けられ、それぞ
れ、ＧＤＡＴＰ１１から出力される各ＰＷＭ期間Ｔ_０〜
Ｔ_６のＰＷＭ成分と、選択行列保持を行うＲＳＥＬＲ１
５から出力される行選択パターンの成分とからＭＬＡ演
算を行う。すなわち、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６
は、それぞれ、各ＰＷＭ成分と選択行列の成分との排他
的論理和を算出して算出結果を加算するというＭＬＡ演
算を行い、加算結果を出力する。従って、ＭＬＡＣ１２
０Ｃ_０〜１２０Ｃ_６から「０」〜「４」のいずれかが出
力される。ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６から出力さ
れる加算結果は、列電圧のレベルを示す値である。

【００３８】計数を行う回路であるＣＮＴ１３は、各Ｍ
ＬＡＣ１２０Ｃ_０〜１２０Ｃ_６から出力される「０」〜
「４」のそれぞれの個数を計数し計数結果（「０」〜
「４」のそれぞれの個数（０〜７の８値のうちのいずれ
か））を比較を行う回路であるＣＭＰ１４に出力する。
ＣＭＰ１４は、ＣＮＴ１３から出力された計数結果を、
ＣＹＣＴ１６から出力されるサイクル信号に従って、列
電圧を発生する列電圧発生回路（図示せず）に出力す
る。サイクル信号は、１選択期間における各ＰＷＭ期間
Ｔ_０〜Ｔ_６のうちどの期間にあるのかを示す信号であ
り、例えば、サイクル信号として０〜６を示す信号が順
に繰り返し出力される。

【００３９】ＧＤＡＴＰ１１は、ラインＬ_ｎ（本例では
ｎは０〜３）の表示データを入力する毎に、入力した表
示データに対応した各ＰＷＭ期間Ｔ_０〜Ｔ_６のＰＷＭ成
分を生成する。そして、ＰＷＭ成分の各要素を対応する
ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６に出力する。表示デー
タが図３の（ａ）に示すようであるとすると、図３の
（ｂ）に示すＰＷＭ期間Ｔ_０のＰＷＭ成分がＭＬＡＣ１
２０Ｃ_０に出力され、ＰＷＭ期間Ｔ_１のＰＷＭ成分がＭ
ＬＡＣ１２０Ｃ_１に出力され、ＰＷＭ期間Ｔ_２のＰＷＭ
成分がＭＬＡＣ１２０Ｃ_２に出力され、ＰＷＭ期間Ｔ_３
のＰＷＭ成分がＭＬＡＣ１２０Ｃ_３に出力される。ま
た、ＰＷＭ期間Ｔ_４のＰＷＭ成分がＭＬＡＣ１２０Ｃ_４
に出力され、ＰＷＭ期間Ｔ_５のＰＷＭ成分がＭＬＡＣ１
２０Ｃ_５に出力され、ＰＷＭ期間Ｔ_６のＰＷＭ成分がＭ
ＬＡＣ１２０Ｃ_６に出力される。

【００４０】そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６にラインＬ_ｎ
のＰＷＭ成分が出力されるときに、その時点の選択期間
に対応する行選択パターンにおける成分を出力してい
る。例えば、図３（ｃ）に示すＲ_２の行選択パターンを
使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ
１１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６にラインＬ
_０のＰＷＭ成分が出力されるときに、Ｒ_２の行選択パタ
ーンにおけるラインＬ_０に対応した成分である「１」を
出力し、ＧＤＡＴＰ１１から各ＭＬＡＣ１２０Ｃ_０〜１
２０Ｃ_６にラインＬ_１のＰＷＭ成分が出力されるとき
に、Ｒ_２の行選択パターンにおけるラインＬ _１に対応し
た成分である「０」を出力する。同様に、ＧＤＡＴＰ１
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６にライン
Ｌ_２，Ｌ_３のＰＷＭ成分が出力されるときに、Ｒ_２の行
選択パターンにおけるラインＬ_２，Ｌ_３に対応した成分
を出力する。

【００４１】各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６は、Ｇ
ＤＡＴＰ１１から出力されたＰＷＭ成分と行選択パター
ンの成分とについてＭＬＡ演算を行い、演算結果をＣＮ
Ｔ１３に出力する。例えば、各ＭＬＡＣ１２０Ｃ_０〜１
２０Ｃ_６は、ＧＤＡＴＰ１１からラインＬ_０のＰＷＭ成
分を入力する。その際には、ＲＳＥＬＲ１５から行選択
パターンにおけるラインＬ_０の成分が出力されている。
各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６は、ラインＬ_０のＰ
ＷＭ成分と行選択パターンにおけるラインＬ_０の成分と
の排他的論理和を算出し算出結果を記憶する。また、各
ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６は、ＧＤＡＴＰ１１か
らラインＬ_１のＰＷＭ成分を入力する。その際には、Ｒ
ＳＥＬＲ１５から行選択パターンにおけるラインＬ_１の
成分が出力されている。各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_６は、ラインＬ_１のＰＷＭ成分と行選択パターンにお
けるラインＬ_１の成分との排他的論理和を算出し算出結
果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_６は、ＧＤＡＴＰ１１からラインＬ_２，Ｌ_３のＰＷＭ
成分を入力する。その際には、ＲＳＥＬＲ１５から行選
択パターンにおけるラインＬ_２，Ｌ_３の成分が出力され
ている。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６は、ライン
Ｌ_２，Ｌ_３のＰＷＭ成分と行選択パターンにおけるライ
ンＬ_２，Ｌ_３の成分との排他的論理和を算出し算出結果
を記憶する。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６は、記
憶された各値を加算する。そして、加算結果をＭＬＡ演
算結果（列電圧のレベルを示す値）としてＣＮＴ１３に
出力する。

【００４２】行選択パターンが図３の（ｃ）に示す選択
行列のうちのＲ_２であったとすると、ＭＬＡＣ１２０Ｃ
_０は列電圧のレベルを示す値として「１」をＭＬＡ演算
結果として出力し、ＭＬＡＣ１２０Ｃ_１は「２」を出力
し、ＭＬＡＣ１２０Ｃ_２は「１」を出力し、ＭＬＡＣ１
２０Ｃ_３は「１」を出力する。また、ＭＬＡＣ１２０Ｃ
_４は「２」を出力し、ＭＬＡＣ１２０Ｃ_５は「１」を出
力し、ＭＬＡＣ１２０Ｃ_６は「３」を出力する。

【００４３】従って、ＣＮＴ１３は、「４」について
０、「３」について１個、「２」について３個、「１」
について３個、「０」について０を示す信号をＣＭＰ１
４に出力する。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６の演
算結果をそのまま列電圧発生器に出力すると、図３
（ｄ）に示すような電圧が列電極に印加される。

【００４４】しかし、図４に示す比較例におけるＭＬＡ
Ｄ１０３では、ＣＭＰ１４が、サイクル信号が「０」を
示すと、列電圧のレベルを示す値のうち最も小さい値を
出力する。この場合には、「１」を出力する。また、サ
イクル信号が「１」を示すと、その時点で、列電圧のレ
ベルを示す値のうち最も小さい値を出力する。なお、既
に出力済みの値は、最も小さい値の判断対象から除外さ
れる。同様に、サイクル信号が「２」，「３」，
「４」，「５」，「６」を示すと、それぞれの時点で、
列電圧のレベルを示す値のうち最も小さい値を出力す
る。従って、図３（ｅ）に示すように、列電圧の変化点
が生ずる回数が低減される。その結果、消費電流の増大
とクロストークの増大が抑制される。

【００４５】図４に示す比較例におけるＭＬＡＤ１０３
は消費電流の増大とクロストークの増大とを抑制できる
が、回路規模が大きくなる。ＰＷＭ期間Ｔ_０〜Ｔ_６に応
じた数だけＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_６が設けられ
るので、１選択期間の分割数が多くなると、ＭＬＡＣの
数は膨大な数になる。図４に示す比較例におけるＭＬＡ
Ｄ１０３では、例えば、ラインＬ_０〜Ｌ_３の表示データ
がそれぞれ１選択期間に一度だけメモリから読み出さ
れ、ＧＤＡＴＰ１１が読み出された表示データにもとづ
いてＰＷＭ期間Ｔ_０〜Ｔ_６に応じたＰＷＭ成分を生成し
て、各ＰＷＭ成分を対応するＭＬＡＣ１２０Ｃ_０〜１２
０Ｃ_６に与え、１選択期間分（ＰＷＭ期間Ｔ_０〜Ｔ
_６分）のＭＬＡ演算を行っている。しかし、各ＰＷＭ期
間Ｔ_０〜Ｔ_６毎にメモリから同一データを読み出し、各
ＰＷＭ期間Ｔ_０〜Ｔ_６についてのＭＬＡ演算を時間的に
シリアルに実行するようにすれば、１つだけＭＬＡＣを
設ければよいことになる。

【００４６】しかし、そのような構成をとった場合に
は、メモリを頻繁にアクセスするので、消費電流が増大
してしまう。すなわち、携帯端末に搭載する液晶表示装
置に用いることが困難になる。

【００４７】そこで、以下に説明するように、ＭＬＡＣ
に重み付けを行ってＭＬＡＣの回路数を低減するように
する。図５は、ＭＬＡ演算回路になされる重み付けを説
明するための説明図である。図５において、（ａ）は上
述した比較例のＭＬＡＤ１０３が実行する駆動制御に対
応した各ＰＷＭ期間（分割期間）Ｔ_０〜Ｔ_６を示す。ま
た、（ｂ）は、本実施の形態のＭＬＡＤ１０２Ｃが実行
する駆動制御に対応した各ＰＷＭ期間（０）〜（２）お
よびＭＬＡ演算結果を示す。ここで、重み付け期間であ
るＰＷＭ期間（０）〜（２）の長さは均等ではなく、時
間的に重み（Ｗｔ．）が付けられている。よって、ＰＷ
Ｍ期間（０）〜（２）を重み付けされたＰＷＭ期間（ま
たは重みが付けられた複数の重み付け期間）と呼ぶこと
にする。ここで、重み付け期間であるＰＷＭ期間（０）
〜（２）の長さは均等ではなく、時間的に重み（Ｗ
ｔ．）が付けられている。よって、ＰＷＭ期間（０）〜
（２）を重み付けされたＰＷＭ期間（または重みが付け
られた複数の重み付け期間）と呼ぶことにする。具体的
には、（ｂ）に示す重み付けされたＰＷＭ期間（０）の
長さは、１選択期間（Ｔ）を７等分期間（分割期間Ｔ_０
〜Ｔ_６）に分割した場合の分割期間１つ分の長さに相当
する。また、（ｂ）に示す重み付けされたＰＷＭ期間
（１）の長さは分割期間２つ分の長さに相当し、（ｂ）
に示す重み付けされたＰＷＭ期間（２）の長さは分割期
間４つ分の長さに相当する。

【００４８】図５（ｂ）の記載からわかるように、ＰＷ
Ｍ法によって８階調表示を行う場合には、１選択期間は
３つのＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２で構成すること
ができる。図１に示す本発明の実施の形態１のＭＬＡＤ
１０２ＣにおけるＭＬＡＣ１２０Ｃ_０には「１（２の０
乗）」の重み付けがなされ、ＭＬＡＣ１２０Ｃ_１には
「２（２の１乗）」の重み付けがなされ、ＭＬＡＣ１２
０Ｃ_２には「４（２の２乗）」の重み付けがなされてい
る。すなわち、それぞれ、２の累乗の重みが付けられて
いる。なお、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は重み付
けされたＰＷＭ期間（０）〜（２）に対応しているの
で、ＰＷＭ期間（０）〜（２）に重みが付けられている
ということは、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２の重み
が付けられていることでもある。

【００４９】重み付けは、ＭＬＡＣが出力した列電圧の
レベルを示す値に応じた列電圧が出力されるＰＷＭ期間
（重み付けがなされていない分割期間の方のＰＷＭ期
間）に対応する。すなわち、「１」の重み付けがなされ
たＭＬＡＣ１２０Ｃ_０から出力される列電圧のレベルを
示す値に応じた列電圧が１つのＰＷＭ期間において列電
圧発生回路に出力され、「２」の重み付けがなされたＭ
ＬＡＣ１２０Ｃ_１から出力される列電圧のレベルを示す
値に応じた列電圧が２つのＰＷＭ期間において列電圧発
生回路に出力され、「４」の重み付けがなされたＭＬＡ
Ｃ１２０Ｃ_２から出力される列電圧のレベルを示す値に
応じた列電圧が４つのＰＷＭ期間において列電圧発生回
路に出力される。

【００５０】ここで、図１に示す本発明の実施の形態１
のＭＬＡＤ１０２Ｃの構成を説明する。図１に示すよう
に、ＭＬＡＤ１０２Ｃにおいて、ＧＤＡＴＰ２１は、表
示データから重み付けされた各ＰＷＭ期間（０）〜
（２）の階調データ（ＰＷＭ成分）を生成する。図１に
おいて、重み付けされた各ＰＷＭ期間（０）〜（２）の
階調データが、Ｄ（０），Ｄ（１），Ｄ（２）で示され
ている。ただし、本実施の形態では、図５（ｂ）に示す
ように、メモリから入力した２進数で表されている表示
データをそのまま出力することで、ＰＷＭ成分が生成さ
れていることになる。

【００５１】また、ＭＬＡＣ１２０Ｃ_０，１２０Ｃ_１，
１２０Ｃ_２は、重み付けされた各ＰＷＭ期間（０）〜
（２）に対応して設けられ、それぞれ、ＧＤＡＴＰ２１
から出力される重み付けされた各ＰＷＭ期間（０）〜
（２）のＰＷＭ成分と、ＲＳＥＬＲ１５から出力される
行選択パターンの成分とからＭＬＡ演算を行う。すなわ
ち、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は、それぞれ、各
ＰＷＭ成分と選択行列の成分との排他的論理和を算出し
て算出結果を加算し（ＭＬＡ演算）、加算結果を出力す
る。従って、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２から
「０」〜「４」のいずれかが出力される。ＭＬＡＣ１２
０Ｃ_０〜１２０Ｃ_２から出力される加算結果は、列電圧
のレベルを示す値である。

【００５２】さらに、ＣＮＴ１３は、各ＭＬＡＣ１２０
Ｃ_０〜１２０Ｃ_２から出力される「０」〜「４」のそれ
ぞれの個数を計数し計数結果（「０」〜「４」のそれぞ
れの個数（０〜７の８値のうちのいずれか））をＣＭＰ
１４に出力する。ＣＭＰ１４は、ＣＮＴ１３から出力さ
れた計数結果を、ＣＹＣＴ１６から出力されるサイクル
信号に従って、列電圧を発生する列電圧発生回路（図示
せず）に出力する。サイクル信号は、１選択期間におけ
る各ＰＷＭ期間Ｔ_０〜Ｔ_６のうちどの期間にあるのかを
示す信号であり、例えば、サイクル信号として０〜６を
示す信号が順に繰り返し出力される。

【００５３】なお、各演算手段は、重み付けされた各Ｐ
ＷＭ期間に対応して設けられている各ＭＬＡＣ１２０Ｃ
_０〜１２０Ｃ_２で実現され、各演算手段から出力される
演算値（本例では０〜４のいずれか）の発生数を計数す
る計数手段は、ＣＮＴ１３で実現され、列電圧値出力手
段は、ＣＭＰ１４およびＣＹＣＴ１６で実現されてい
る。また、この例では、ＧＤＡＴＰ２１、ＭＬＡＣ１２
０Ｃ_０〜１２０Ｃ_２、ＣＮＴ１３、ＣＭＰ１４、ＲＳＥ
ＬＲ１５およびＣＹＣＴ１６は、クロック信号に従って
動作する。また、サイクル信号が示す値をサイクル値と
呼ぶ。

【００５４】また、本実施の形態では、ＣＮＴ１３から
ＣＭＰ１４に、５レベルの列電圧（−２Ｖ_ｃ，−Ｖ_ｃ，
０，＋Ｖ_ｃ，＋２Ｖ_ｃ）に対応した「０」〜「４」のそ
れぞれについて０〜７の８値のうちのいずれかの値を個
数として出力するが、任意の４レベルの列電圧について
の個数を出力するようにしてもよい。個数の合計はＰＷ
Ｍ期間Ｔ_０〜Ｔ_６に応じた７個であるから、ＣＮＴ１３
が４レベルの列電圧についての個数を出力するようにし
ても、ＣＭＰ１４は、残り１つのレベルについての個数
はわかる。

【００５５】次に、図１に示すＭＬＡＤ１０２Ｃの動作
を、図３（ａ），（ｃ）の説明図、図５（ｂ）の説明図
および図６のＭＬＡＤ１０２Ｃの動作を示すタイミング
図を参照して説明する。図６において、６Ａはサイクル
値、６ＢはＧＤＡＴＰ１１から出力されるＰＷＭ成分、
６ＣはＲＳＥＬＲ１５から出力される行選択パターン、
６ＤはＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２の出力、６Ｅは
ＣＮＴ１３の出力（出力更新）、６ＦはＣＭＰ１４の出
力を示す。図６に示すように、サイクル値が「２」にな
ると、ビットマップメモリ３１から、ＭＬＡＤ１０２Ｃ
におけるＧＤＡＴＰ２１に対してラインＬ_０の表示デー
タが出力され、サイクル値が「３」になるとラインＬ_１
の表示データが出力され、サイクル値が「４」になると
ラインＬ _２の表示データが出力され、サイクル値が
「５」になるとラインＬ_３の表示データが出力される。

【００５６】また、ＧＤＡＴＰ２１は、ラインＬ_ｎ（本
例ではｎは０〜３）の表示データを入力する毎に、入力
した表示データに対応した重み付けされた各ＰＷＭ期間
（０）〜（２）のＰＷＭ成分を生成する。ただし、上述
したように、実際には、ＧＤＡＴＰ２１は、入力した２
進数で表されている表示データをそのまま出力する。そ
して、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２０Ｃ
_０〜１２０Ｃ_２に出力する。表示データが図３の（ａ）
に示すようであるとすると、図５の（ｂ）に示す重み付
けされたＰＷＭ期間（０）のＰＷＭ成分がＭＬＡＣ１２
０Ｃ_０に出力され、重み付けされたＰＷＭ期間（１）の
ＰＷＭ成分がＭＬＡＣ１２０Ｃ_１に出力され、重み付け
されたＰＷＭ期間（２）のＰＷＭ成分がＭＬＡＣ１２０
Ｃ_２に出力される。

【００５７】そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２にラインＬ_ｎ
のＰＷＭ成分が出力されるときに、その時点の選択期間
に対応する行選択パターンにおける成分を出力してい
る。例えば、図３（ｃ）に示すＲ_２の行選択パターンを
使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ
２１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２にラインＬ
_０のＰＷＭ成分が出力されるときに、Ｒ_２の行選択パタ
ーンにおけるラインＬ_０に対応した成分である「１」を
出力し、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ_０〜１
２０Ｃ_２にラインＬ_１のＰＷＭ成分が出力されるとき
に、Ｒ_２の行選択パターンにおけるラインＬ _１に対応し
た成分である「０」を出力する。同様に、ＧＤＡＴＰ２
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２にライン
Ｌ_２，Ｌ_３のＰＷＭ成分が出力されるときに、Ｒ_２の行
選択パターンにおけるラインＬ_２，Ｌ_３に対応した成分
を出力する。

【００５８】各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は、Ｇ
ＤＡＴＰ２１から出力されたＰＷＭ成分と行選択パター
ンの成分とについてＭＬＡ演算を行い、演算結果をＣＮ
Ｔ１３に出力する。例えば、各ＭＬＡＣ１２０Ｃ_０〜１
２０Ｃ_２は、ＧＤＡＴＰ２１からラインＬ_０のＰＷＭ成
分を入力する。その際には、ＲＳＥＬＲ１５から行選択
パターンにおけるラインＬ_０の成分が出力されている。
各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は、ラインＬ_０のＰ
ＷＭ成分と行選択パターンにおけるラインＬ_０の成分と
の排他的論理和を算出し算出結果を記憶する。また、各
ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は、ＧＤＡＴＰ２１か
らラインＬ_１のＰＷＭ成分を入力する。その際には、Ｒ
ＳＥＬＲ１５から行選択パターンにおけるラインＬ_１の
成分が出力されている。各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_２は、ラインＬ_１のＰＷＭ成分と行選択パターンにお
けるラインＬ_１の成分との排他的論理和を算出し算出結
果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_２は、ＧＤＡＴＰ２１からラインＬ_２，Ｌ_３のＰＷＭ
成分を入力する。その際には、ＲＳＥＬＲ１５から行選
択パターンにおけるラインＬ_２，Ｌ_３の成分が出力され
ている。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は、ライン
Ｌ_２，Ｌ_３のＰＷＭ成分と行選択パターンにおけるライ
ンＬ_２，Ｌ_３の成分との排他的論理和を算出し算出結果
を記憶する。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２は、サ
イクル値が「６」になると、記憶された各値を加算す
る。そして、加算結果をＭＬＡ演算結果（列電圧のレベ
ルを示す値）としてＣＮＴ１３に出力する。

【００５９】行選択パターンが図３の（ｃ）に示す選択
行列のうちのＲ_２であったとすると、ＭＬＡＣ１２０Ｃ
_０は列電圧のレベルを示す値として「２」をＭＬＡ演算
結果として出力し、ＭＬＡＣ１２０Ｃ_１は「３」を出力
し、ＭＬＡＣ１２０Ｃ_２は「１」を出力する。

【００６０】ＣＮＴ１３は、サイクル値が「６」になる
と、各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２から出力される
「０」〜「４」のそれぞれの個数を計数し計数結果をＣ
ＭＰ１４に出力するのであるが、本実施の形態では、Ｍ
ＬＡＣ１２０Ｃ_０からの値をそのまま計数し、ＭＬＡＣ
１２０Ｃ_１からの値を２回出力されたと見なして計数
し、ＭＬＡＣ１２０Ｃ_２からの値を４回出力されたと見
なして計数する。従って、本例では、「４」について
０、「３」について２個、「２」について１個、「１」
について４個を示す信号をＣＭＰ１４に出力するように
出力値を更新する。

【００６１】ＣＭＰ１４は、サイクル値が「０」になる
と、列電圧のレベルを示す値のうち最も小さい値を出力
する。この場合には、「１」を出力する。また、サイク
ル値が「１」になると、その時点で、列電圧のレベルを
示す値のうち最も小さい値を出力する。なお、既に出力
済みの値は、最も小さい値の判断対象から除外される。
ＣＭＰ１４は、同様に、サイクル値が「１」，「２」，
「３」，「４」，「５」，「６」になると、それぞれの
時点で、列電圧のレベルを示す値のうち最も小さい値を
出力する。

【００６２】なお、列電圧のレベルを示す値のうち
「０」は−２Ｖ_ｃ、「１」は−Ｖ_ｃ、「２」は０、
「３」は＋Ｖ_ｃ、「４」は＋２Ｖ_ｃに対応している。ま
た、サイクル信号が「２」，「３」，「４」，「５」を
示すときに、ビットマップメモリ３１から再度、ライン
Ｌ_０のデータ〜ラインＬ_３のデータが出力される。

【００６３】図４に示す比較例の駆動回路であるＭＬＡ
Ｄ１０３と図１に示す駆動回路であるＭＬＡＤ１０２Ｃ
とを比較すると、ＭＬＡＤ１０２Ｃでは、ＭＬＡＣの個
数が削減されている。すなわち、回路規模が削減されて
いる。このように、本実施の形態では、ＣＭＰ１４がＭ
ＬＡ演算後の列電圧を示す値を昇順に並べ替えて出力す
ることによって列電圧の変化点が生ずる回数を低減する
とともに、ＭＬＡＤ１０２Ｃの回路規模を削減できる。

【００６４】さらに、ＭＬＡ演算後の列電圧を示す値を
昇順に並べ替えると、列電圧の変化点が生ずる回数が低
減されるだけでなく、各変化点における電圧変化の程度
を小さくすることができる。各変化点における電圧変化
の程度が小さくなるので、コンデンサとして作用する液
晶を充電するための電流量が小さくなって、回路全体に
おける消費電流が小さくなる。また、電圧変化の程度が
小さくなることから、電圧変化点で行電極にのるスパイ
クノイズをいっそう小さくすることができ、その結果、
クロストークが小さくなって表示むらがさらに低減す
る。

【００６５】なお、本実施の形態では、ＣＭＰ１４がＭ
ＬＡ演算後の列電圧を示す値を昇順に、すなわち各値が
小さい値から大きい値に順に並ぶように並べ替えたが、
降順に、すなわち各値が大きい値から小さい値に順に並
ぶように並べ替えても同様の効果を得ることができる。
さらに、選択期間毎に、昇順に出力する状態と降順に出
力する状態とを逆にするようにしてもよい。

【００６６】図７は、表示データが階調レベル２／７
（０〜７の８階調レベルのうちの下から３番目の階調レ
ベル）の場合の本実施の形態の駆動方法を説明するため
の説明図である。図７において、（ａ）は階調レベル２
／７の４行３列の表示データ例、（ｂ）は１選択期間中
の各分割期間に割り当てられたデータの例、（ｃ）は選
択行列の例を示す。図７（ｂ）に示すように、１選択期
間を、階調レベルを２進数表現した場合のビット数ｎ
（この例ではｎ＝３）の期間に分割する。なお、図５
（ｂ）ではＭＬＡ演算結果が記載されていたが、図７
（ｂ）には、ＭＬＡ演算の前の表示データが示されてい
る。

【００６７】そして、ＰＷＭ期間（０）に「１（２の０
乗）」の重みを付ける。また、ＰＷＭ期間（１）に「２
（２の１乗）」の重みを付ける。さらに、ＰＷＭ期間
（２）に「４（２の２乗）」の重みを付ける。また、階
調レベルに応じて、各分割期間にデータを割り当てる。
この場合には、階調レベルは「２」であるから、ＰＷＭ
期間（１）に「１」が割り当てられる。そして、各ＰＷ
Ｍ期間における列表示パターンと行選択パターンとの各
ビットの排他的論理和の和に応じたレベルの電圧を列電
極に印加する。

【００６８】本実施の形態の駆動方法では、各重み付け
期間におけるデータと選択行列の成分とから得られる列
電圧に応じた値を昇順または降順に並べ替えて出力する
ので、表示データが階調レベル２／７のデータである場
合には、列電極に印加される電圧波形は図７（ｄ）に示
すようになる。その電圧波形では、図１８（ｄ）に示す
１選択期間内では並べ替えを行わない従来駆動法に比べ
て、駆動波形における変化点数が減少している。つま
り、階調レベルが２／７のような場合でも、本実施の形
態の駆動方法では、駆動波形における変化点数を減少さ
せることができる。なお、ここでは、１選択期間毎に、
昇順に出力する状態と降順に出力する状態とが逆になっ
ている。

【００６９】本実施の形態では、選択期間を重み付けさ
れた複数の分割期間に分割することによって、および、
分割期間におけるデータと直交行列の成分とから得られ
る列電圧に応じた値を昇順または降順に並べ替えて出力
することによって、駆動波形における変化点数を減少さ
せる。その結果、駆動波形における周波数成分のばらつ
きが減少する。さらに、図７（ｄ）に示すように、１選
択期間毎に、昇順に出力する状態と降順に出力する状態
とを逆にすることによって、より効果的に駆動波形にお
ける変化点数を減少させることができる。

【００７０】本実施の形態では、１選択期間の分割数が
７（階調数が８）であったが、例えば、分割数を８にし
て階調数を９にする場合を考えると、ＭＬＡＣの数を３
から４に増加し、増加されたＭＬＡＣに対する重みを８
にすればよいことになる。そのような重み（Ｗｔ．）付
けの例を図８の（ａ），（ｂ）に示す。しかし、単純に
そのようにしたのでは、ラインＬ_０に着目すると、８個
の「１」以外に７個の「０」が発生する（図８（ｂ）よ
り）。他のラインＬ_１〜Ｌ_３についても同様に余分な
「０」が発生する。

【００７１】そのようなデータを用いてＭＬＡ演算を行
って液晶表示装置に電圧印加を行うと、期待している電
圧実効値とは異なる電圧実効値が印加される。よって、
期待している表示がなされなくなってしまう。このこと
は、分割数を８にした場合に限らず、（分割数＋１）が
２のｎ乗（ここでｎは自然数）にならない場合には常に
該当する。そこで、本発明では、重み付けを以下のよう
にして決定する。

【００７２】１選択期間の分割数をＮとすると、まず、
Ｎ≧（［２＾（Ｐ_０＋１）］−１）となる最大の整数Ｐ
_０を求める。ここで、「＾」の右側の数は指数を示す。
求められたＰ_０にもとづく２＾Ｐ_０が、２のｎ乗（ここ
でｎは非負の整数）で表現可能な各重み付けの最大値で
ある。そして、２＾Ｐ_０，２＾（Ｐ_０−１），・・・，
２＾０を、重み付けとして用いることに決定する。ここ
で決定された重み付けを、「通常の２進数による重み付
け」と呼ぶことにする。

【００７３】次に、通常の２進数による重み付け以外の
重み付け（「追加の重み付け」と呼ぶ。）を決定する。
まず、（Ｎ−（［２＾Ｐ_０＋１］−１））≧２＾Ｐ_１と
なる最大の整数Ｐ_１を求める。求められたＰ_１にもとづ
く２＾Ｐ_１を１番目の追加の重み付けとする。さらに、
（Ｎ−（［２＾（Ｐ_０＋１）］−１）−２＾Ｐ_１）≧２
＾Ｐ_２となる最大の整数Ｐ_２を求める。求められたＰ_２
にもとづく２＾Ｐ_２を２番目の追加の重み付けとする。
以下、同様に、Ｎ−（［２＾（ｐ_０＋１）］−１）−２
＾Ｐ_１−・・・−２＾Ｐ_ｘ）＝０となるまで、順次、整
数Ｐ_３〜Ｐ_ｘを求め、全ての追加の重み付けを決定す
る。

【００７４】例えば、Ｎ＝１３の場合には、Ｎ（＝１
３）≧（［２＾（Ｐ_０＋１）］−１）となる最大の整数
Ｐ_０は「２」であるから、２＾２を（＝４），２＾１を
（＝２），２＾０を（＝１）を通常の２進数による重み
付けとする。また、（１３−［８−１］）≧２＾Ｐ_１と
なる最大の整数Ｐ_１は「２」であるから、２＾２を（＝
４）を１番目の重み付けとする。さらに、（１３−［８
−１］−４］）≧２＾Ｐ _２となる最大の整数Ｐ_２は
「１」であるから、２＾１を（＝２）を２番目の追加の
重み付けとする。よって、Ｎ＝１３の場合には、通常の
２進数による重み付けとしての４，２，１、および追加
の重み付けとしての４，２が重み付けとなる。つまり、
１選択期間を階調数に応じて均等に分割した場合の分割
期間の数が（２の累乗−１）でない場合には、２のｎ乗
（ｎは０または正の整数、より具体的には０から連続す
る非負の整数）の重み付けを付けた各重み付け期間と、
分割期間の数からそれらの重み付け期間に対する重み付
けの和を引いた分について２のｍ乗（ｍはｎより大きく
ない０または正の整数）の重み付けを付けた重み付け期
間とを設定する。

【００７５】なお、（分割数＋１）が２のｎ乗（ここで
ｎは自然数）で表現できる場合にも、Ｎ≧（［２＾（Ｐ
_０＋１）］−１）となる最大の整数Ｐ_０を求めることに
よって重み付けを決定することができる。例えば、Ｎ＝
７の場合には、Ｐ_０は「２」であるから、２＾Ｐ_０，２
＾（Ｐ_０−１），・・・，２＾０としての４，２，１を
重み付けとして用いることに決定する。そして、Ｎ（＝
７）＝４＋２＋１であるから、追加の重み付けを決定す
る必要はない。つまり、１選択期間を階調数に応じて均
等に分割した場合の分割期間の数が（２の累乗−１）で
あるときには、重み付けの和が分割期間の数に相当する
ように、各重み付け期間に、２のｎ乗（ｎは０または正
の整数、より具体的には０から連続する非負の整数）の
重み付けを付ける。

【００７６】（実施の形態２）次に、（分割数＋１）が
２のｎ乗（ここでｎは自然数）で表現できない場合の例
として、分割数Ｎ＝８の場合について説明する。Ｎ＝８
の場合には、Ｎ（＝８）≧（［２＾（Ｐ_０＋１）］−
１）となる最大の整数Ｐ_０は「２」であるから、２＾Ｐ
_０，２＾（Ｐ_０−１），・・・，２＾０としての４，
２，１を通常の２進数による重み付けとして用いること
に決定する。また、（８−［８−１］）≧２＾Ｐ_１とな
る最大の整数Ｐ_１は「０」であるから、２＾０を（＝
１）を次に大きい重み付けとする。従って、Ｎ＝８の場
合には、通常の２進数による重み付けとしての４，２，
１、および追加の重み付けとしての１が重み付けとな
る。

【００７７】図９は、分割数Ｎ＝８の場合のＰＷＭ成分
等の例を示す説明図である。図９において、（ａ）は１
列分の表示データの例を示す説明図、（ｂ）は通常の２
進数による重み付け（Ｗｔ．）としての４，２，１、お
よび追加の重み付けとしての１を用いた場合のＰＷＭ成
分およびＭＬＡ演算結果の例を示す説明図、（ｃ）は選
択行列の例を示す説明図である。図９（ｂ）において、
重み付けされたＰＷＭ期間（０）の長さは、１選択期間
を８等分したＰＷＭ期間（分割期間Ｔ_０〜Ｔ_７）の１つ
分の長さに相当する。また、重み付けされたＰＷＭ期間
（１）の長さは分割期間２つ分の長さに相当し、重み付
けされたＰＷＭ期間（２）の長さは分割期間４つ分の長
さに相当し、重み付けされたＰＷＭ期間（３）の長さは
分割期間１つ分の長さに相当する。

【００７８】図１０は、通常の２進数による重み付けと
しての４，２，１、および追加の重み付けとしての１の
重み付けを用いた場合のＭＬＡＤ１０４の構成を示すブ
ロック図である。図９に示す構成では、ＭＬＡＤ１０４
において、ＧＤＡＴＰ２１は、表示データから図９
（ｂ）に例示する重み付けされた各ＰＷＭ期間（０）〜
（３）の階調データ（ＰＷＭ成分）を生成する。なお、
図２に示す実施の形態１の場合と同様に、ビットマップ
メモリ３１の各列に対応してＭＬＡＤ１０４がそれぞれ
接続されている。

【００７９】また、ＭＬＡＣ１２０Ｃ_０，１２０Ｃ_１，
１２０Ｃ_２，１２０Ｃ_３は、重み付けされた各ＰＷＭ期
間（０）〜（３）に対応して設けられ、それぞれ、ＧＤ
ＡＴＰ２１から出力される重み付けされた各ＰＷＭ期間
（０）〜（３）のＰＷＭ成分と、ＲＳＥＬＲ１５から出
力される行選択パターンの成分とからＭＬＡ演算を行
う。すなわち、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、そ
れぞれ、各ＰＷＭ成分と選択行列の成分との排他的論理
和を算出して算出結果を加算し（ＭＬＡ演算）、加算結
果を出力する。従って、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ
_３から「０」〜「４」のいずれかが出力される。ＭＬＡ
Ｃ１２０Ｃ_０〜１２０Ｃ_３から出力される加算結果は、
列電圧のレベルを示す値である。

【００８０】さらに、ＣＮＴ１３は、各ＭＬＡＣ１２０
Ｃ_０〜１２０Ｃ_３から出力される「０」〜「４」のそれ
ぞれの個数を計数し計数結果（「０」〜「４」のそれぞ
れの個数（０〜８の９値のうちのいずれか））をＣＭＰ
１４に出力する。ＣＭＰ１４は、ＣＮＴ１３から出力さ
れた計数結果を、ＣＹＣＴ１６から出力されるサイクル
信号に従って、列電圧を発生する列電圧発生回路（図示
せず）に出力する。サイクル信号は、１選択期間におけ
る各ＰＷＭ期間Ｔ_０〜Ｔ_７のうちどの期間にあるのかを
示す信号であり、例えば、サイクル信号として０〜７を
示す信号が順に繰り返し出力される。

【００８１】次に、図１０に示すＭＬＡＤ１０４の動作
を、図８（ａ）の説明図、図９の説明図および図１１の
ＭＬＡＤ１０４の動作を示すタイミング図を参照して説
明する。図１１において、１０Ａはサイクル値、１０Ｂ
はＧＤＡＴＰ１１から出力されるＰＷＭ成分、１０Ｃは
ＲＳＥＬＲ１５から出力される行選択パターン、１０Ｄ
はＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３の出力、１０ＥはＣ
ＮＴ１３の出力（出力更新）、１０ＦはＣＭＰ１４の出
力を示す。図１１に示すように、サイクル値が「３」に
なると、ビットマップメモリ３１から、ＭＬＡＤ１０４
におけるＧＤＡＴＰ２１に対してラインＬ_０の表示デー
タが出力され、サイクル値が「４」になるとラインＬ_１
の表示データが出力され、サイクル値が「５」になると
ラインＬ _２の表示データが出力され、サイクル値が
「６」になるとラインＬ_３の表示データが出力される。

【００８２】また、ＧＤＡＴＰ２１は、ラインＬ_ｎ（本
例ではｎは０〜３）の表示データを入力する毎に、入力
した表示データに対応した重み付けされた各ＰＷＭ期間
（０）〜（３）のＰＷＭ成分を生成する。そして、ＰＷ
Ｍ成分の各要素を対応するＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_３に出力する。表示データが図９の（ａ）に示すよう
であるとすると、図９の（ｂ）に示す重み付けされたＰ
ＷＭ期間（０）のＰＷＭ成分がＭＬＡＣ１２０Ｃ_０に出
力され、重み付けされたＰＷＭ期間（１）のＰＷＭ成分
がＭＬＡＣ１２０Ｃ_１に出力され、重み付けされたＰＷ
Ｍ期間（２）のＰＷＭ成分がＭＬＡＣ１２０Ｃ_２に出力
され、重み付けされたＰＷＭ期間（３）のＰＷＭ成分が
ＭＬＡＣ１２０Ｃ_３に出力される。

【００８３】そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３にラインＬ_ｎ
のＰＷＭ成分が出力されるときに、その時点の選択期間
に対応する行選択パターンにおける成分を出力してい
る。例えば、図９（ｃ）に示すＲ_２の行選択パターンを
使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ
２１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３にラインＬ
_０のＰＷＭ成分が出力されるときに、Ｒ_２の行選択パタ
ーンにおけるラインＬ_０に対応した成分である「１」を
出力し、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ_０〜１
２０Ｃ_３にラインＬ_１のＰＷＭ成分が出力されるとき
に、Ｒ_２の行選択パターンにおけるラインＬ _１に対応し
た成分である「０」を出力する。同様に、ＧＤＡＴＰ２
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３にライン
Ｌ_２，Ｌ_３のＰＷＭ成分が出力されるときに、Ｒ_２の行
選択パターンにおけるラインＬ_２，Ｌ_３に対応した成分
を出力する。

【００８４】各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、Ｇ
ＤＡＴＰ２１から出力されたＰＷＭ成分と行選択パター
ンの成分とについてＭＬＡ演算を行い、演算結果をＣＮ
Ｔ１３に出力する。例えば、各ＭＬＡＣ１２０Ｃ_０〜１
２０Ｃ_３は、ＧＤＡＴＰ２１からラインＬ_０のＰＷＭ成
分を入力する。その際には、ＲＳＥＬＲ１５から行選択
パターンにおけるラインＬ_０の成分が出力されている。
各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、ラインＬ_０のＰ
ＷＭ成分と行選択パターンにおけるラインＬ_０の成分と
の排他的論理和を算出し算出結果を記憶する。また、各
ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、ＧＤＡＴＰ２１か
らラインＬ_１のＰＷＭ成分を入力する。その際には、Ｒ
ＳＥＬＲ１５から行選択パターンにおけるラインＬ_１の
成分が出力されている。各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_３は、ラインＬ_１のＰＷＭ成分と行選択パターンにお
けるラインＬ_１の成分との排他的論理和を算出し算出結
果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_３は、ＧＤＡＴＰ２１からラインＬ_２，Ｌ_３のＰＷＭ
成分を入力する。その際には、ＲＳＥＬＲ１５から行選
択パターンにおけるラインＬ_２，Ｌ_３の成分が出力され
ている。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、ライン
Ｌ_２，Ｌ_３のＰＷＭ成分と行選択パターンにおけるライ
ンＬ_２，Ｌ_３の成分との排他的論理和を算出し算出結果
を記憶する。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、サ
イクル値が「７」になると、記憶された各値を加算す
る。そして、加算結果をＭＬＡ演算結果（列電圧のレベ
ルを示す値）としてＣＮＴ１３に出力する。

【００８５】行選択パターンが図９の（ｃ）に示す選択
行列のうちのＲ_２であったとすると、ＭＬＡＣ１２０Ｃ
_０は列電圧のレベルを示す値として「１」をＭＬＡ演算
結果として出力し、ＭＬＡＣ１２０Ｃ_１は「３」を出力
し、ＭＬＡＣ１２０Ｃ_２は「１」を出力、ＭＬＡＣ１２
０Ｃ_３は「２」を出力する（図９（ｂ）参照）。

【００８６】ＣＮＴ１３は、サイクル値が「７」になる
と、各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３から出力される
「０」〜「４」のそれぞれの個数を計数し計数結果をＣ
ＭＰ１４に出力するのであるが、本実施の形態では、Ｍ
ＬＡＣ１２０Ｃ_０およびＭＬＡＣ１２０Ｃ_３からの値を
そのまま計数し、ＭＬＡＣ１２０Ｃ_１からの値を２回出
力されたと見なして計数し、ＭＬＡＣ１２０Ｃ_２からの
値を４回出力されたと見なして計数する。従って、本例
では、「４」について０、「３」について２個、「２」
について１個、「１」について５個を示す信号をＣＭＰ
１４に出力するように出力値を更新する。

【００８７】ＣＭＰ１４は、サイクル値が「０」になる
と、列電圧のレベルを示す値のうち最も小さい値を出力
する。この場合には、「１」を出力する。また、サイク
ル値が「１」になると、その時点で、列電圧のレベルを
示す値のうち最も小さい値を出力する。なお、既に出力
済みの値は、最も小さい値の判断対象から除外される。
ＣＭＰ１４は、同様に、サイクル値が「２」，「３」，
「４」，「５」，「６」，「７」になると、それぞれの
時点で、列電圧のレベルを示す値のうち最も小さい値を
出力する。

【００８８】なお、本実施の形態では、ＣＭＰ１４がＭ
ＬＡ演算後の列電圧を示す値を昇順に並べ替えて出力す
ることになるが、降順に並べ替えても同様の効果を得る
ことができる。さらに、選択期間毎に、昇順に出力する
状態と降順に出力する状態とを逆にするように構成して
もよい。

【００８９】（実施の形態３）上記の実施の形態では、
列電圧の電圧レベル数は５レベルであったが（同時選択
ライン数が４の場合）、ＭＬＡ法において列電圧の電圧
レベル数を低減化する方法として同時選択されるライン
の一部を実際に表示させないダミーラインとする方法が
ある。

【００９０】以下、ダミーラインを設けたＭＬＡ法に重
み付けを用いたＰＷＭ法を適用した例を図１２を用いて
説明する。ここでは、同時選択ライン数を３とし、１つ
のダミーラインを設定し、ＭＬＡの１選択期間をＴ_０〜
Ｔ_７の８つの分割期間に分割してＰＷＭ法を実現する場
合を例にする。図１２において、（ａ）は１列分の表示
データの例を示す説明図、（ｂ）は（ａ）に示す表示デ
ータに対応した各分割期間Ｔ_０〜Ｔ_７におけるＰＷＭ成
分およびＭＬＡ演算結果の例を示す説明図、（ｃ）はダ
ミーラインを含む選択行列の例を示す説明図、（ｄ）は
通常の２進数による重み付け（Ｗｔ．）としての４，
２，１、および追加の重み付けとしての１を用いた場合
のＰＷＭ成分の例を示すを示す説明図である。図１２
（ｄ）において、重み付けされたＰＷＭ期間（０）の長
さは、１選択期間（Ｔ）を８つのＰＷＭ期間（分割期間
Ｔ_０〜Ｔ_７）に等分に分割した場合の分割期間１つ分の
長さに相当する。また、重み付けされたＰＷＭ期間
（１）の長さは分割期間２つ分の長さに相当し、重み付
けされたＰＷＭ期間（２）の長さは分割期間４つ分の長
さに相当し、重み付けされたＰＷＭ期間（３）の長さは
分割期間１つ分の長さに相当する。

【００９１】（０）〜（３）のそれぞれの重み付けされ
たＰＷＭ期間で、列電圧の電圧レベル数を２レベルにす
るための仮想行のデータを決定する。図１２（ｃ）に示
す直交行列を用い、Ｒ_２が行選択パターンである場合に
は、重み付けされたＰＷＭ期間（０），（１）では仮想
データ（ダミーデータ）を「０」とする。また、重み付
けされたＰＷＭ期間（２），（３）のＰＷＭ期間では仮
想データを「１」とする。

【００９２】そして、ＭＬＡ演算を行うと、演算結果に
は「１」および「３」の２種類しか現れない。このよう
に、ダミーラインを設けた場合には列電圧の電圧レベル
数を低減することができ、同時選択ライン数を３として
１ラインのダミーラインを設けた場合には、列電圧の電
圧レベル数を２レベルにすることができる。

【００９３】図１３は、実施の形態３の構成例を示すブ
ロック図である。図１３に示す構成では、ＭＬＡＤ１０
５において、ＧＤＡＴＰ２１は、表示データから重み付
けされた各ＰＷＭ期間（０）〜（３）のＰＷＭ成分を生
成する。また、ＭＬＡＣ１２０Ｃ_０，１２０Ｃ_１，１２
０Ｃ_２，１２０Ｃ_３は、重み付けされた各ＰＷＭ期間
（０）〜（３）に対応して設けられ、それぞれ、ＧＤＡ
ＴＰ２１から出力される重み付けされた各ＰＷＭ期間
（０）〜（３）のＰＷＭ成分に列電圧の電圧レベル数を
低減させるための仮想データを付加したものと、ＲＳＥ
ＬＲ１５から出力される行選択パターンの成分とからＭ
ＬＡ演算を行う。なお、ＧＤＡＴＰ２１から出力される
ＰＷＭ成分に既に仮想データが含まれているように構成
してもよい。

【００９４】ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、それ
ぞれ、各ＰＷＭ成分（仮想データを含む）とダミーライ
ンを含む選択行列の成分との排他的論理和を加算し加算
結果を出力する。この場合、仮想データを適当に設定す
ることによって、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３によ
るＭＬＡ演算の結果を「１」または「３」のいずれかに
することができる。そして、ＭＬＡＣ１２０Ｃ_０〜１２
０Ｃ_３は、ＭＬＡ演算の結果が「１」である場合には
「０」を出力し、ＭＬＡ演算の結果が「３」である場合
には「１」を出力する。

【００９５】ＭＬＡ演算の結果が「１」である場合には
列電圧として−Ｖ_ｃが用いられ、ＭＬＡ演算の結果が
「３」である場合には列電圧として＋Ｖ_ｃが用いられ
る。よって、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３が出力す
る「０」は−Ｖ_ｃに対応し、ＭＬＡＣ１２０Ｃ_０〜１２
０Ｃ_３が出力する「１」は＋Ｖ_ｃに対応する。

【００９６】加算を行う回路であるＡＤＤ１３１は、各
ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３から出力される「１」
のの個数（０〜８の９値のうちのいずれか）を加算し加
算値をＣＭＰ１４に出力する。ＣＭＰ１４は、ＡＤＤ１
３１から出力された加算値に応じて、データをＣＹＣＴ
１６から出力されるサイクル信号に従って出力する。

【００９７】なお、図２に示す実施の形態１の場合と同
様に、ビットマップメモリ３１の各列に対応してＭＬＡ
Ｄ１０５がそれぞれ接続されている。また、本実施の形
態では、各演算手段は、重み付けされた各ＰＷＭ期間に
対応して設けられている各ＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_３で実現され、各演算手段から出力される演算値（本
例では０〜１のいずれか）の発生数を計数する計数手段
は、ＡＤＤ１３１で実現され、列電圧値出力手段は、Ｃ
ＭＰ１４およびＣＹＣＴ１６で実現されている。

【００９８】次に、図１３に示すＭＬＡＤ１０５の動作
を、図１２の説明図および図１４のタイミング図を参照
して説明する。図１４において、１３Ａはサイクル値、
１３ＢはＧＤＡＴＰ２１から出力されるＰＷＭ成分、１
３ＣはＲＳＥＬＲ１５から出力される行選択パターン、
１３ＤはＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３の出力、１３
ＥはＡＤＤ１３１の出力（出力更新）、１３ＦはＣＭＰ
１４の出力を示す。図１４に示すように、サイクル値が
「４」になると、ビットマップメモリ３１から、ＭＬＡ
Ｄ１０５におけるＧＤＡＴＰ２１に対してラインＬ_０の
表示データが出力され、サイクル値が「５」になるとラ
インＬ_１の表示データが出力され、サイクル値が「６」
になるとラインＬ_２の表示データが出力される。

【００９９】また、ＧＤＡＴＰ２１は、ラインＬ_ｎ（本
例ではｎは０〜２）の表示データを入力する毎に、入力
した表示データに対応した重み付けされた各ＰＷＭ期間
（０）〜（３）のＰＷＭ成分を生成する。そして、ＰＷ
Ｍ成分の各要素を対応するＭＬＡＣ１２０Ｃ_０〜１２０
Ｃ_３に出力する。表示データが図１２の（ａ）に示すよ
うであるとすると、図１２の（ｄ）に示す重み付けされ
たＰＷＭ期間（０）のＰＷＭ成分がＭＬＡＣ１２０Ｃ_０
に出力され、重み付けされたＰＷＭ期間（１）のＰＷＭ
成分がＭＬＡＣ１２０Ｃ_１に出力され、重み付けされた
ＰＷＭ期間（２）のＰＷＭ成分がＭＬＡＣ１２０Ｃ_２に
出力され、重み付けされたＰＷＭ期間（３）のＰＷＭ成
分がＭＬＡＣ１２０Ｃ_３に出力される。

【０１００】そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３にラインＬ_ｎ
のＰＷＭ成分が出力されるときに、その時点の選択期間
に対応する行選択パターンにおける成分を出力してい
る。例えば、図１２（ｃ）に示すＲ_２の行選択パターン
を使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴ
Ｐ２１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３にライン
Ｌ_０のＰＷＭ成分が出力されるときに、Ｒ_２の行選択パ
ターンにおけるラインＬ_０に対応した成分である「１」
を出力し、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ_０〜
１２０Ｃ_３にラインＬ_１のＰＷＭ成分が出力されるとき
に、Ｒ_２の行選択パターンにおけるラインＬ_１に対応し
た成分である「０」を出力する。同様に、ＧＤＡＴＰ２
１から各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３にラインＬ_２
のＰＷＭ成分が出力されるときに、Ｒ_２の行選択パター
ンにおけるラインＬ_２に対応した成分を出力する。

【０１０１】各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３は、Ｇ
ＤＡＴＰ２１から出力されたＰＷＭ成分と行選択パター
ンの成分とについてＭＬＡ演算を行い、演算結果をＡＤ
Ｄ１３１に出力する。例えば、各ＭＬＡＣ１２０Ｃ_０〜
１２０Ｃ_３は、ＧＤＡＴＰ２１からラインＬ_０のＰＷＭ
成分を入力する。その際には、ＲＳＥＬＲ１５から行選
択パターンにおけるラインＬ_０の成分が出力されてい
る。各ＭＬＡＣ１２０Ｃ _０〜１２０Ｃ_３は、ラインＬ_０
のＰＷＭ成分と行選択パターンにおけるラインＬ _０の成
分との排他的論理和を算出し算出結果を記憶する。

【０１０２】また、各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３
は、ＧＤＡＴＰ２１からラインＬ_１のＰＷＭ成分を入力
する。その際には、ＲＳＥＬＲ１５から行選択パターン
におけるラインＬ_１の成分が出力されている。各ＭＬＡ
Ｃ１２０Ｃ_０〜１２０Ｃ_３は、ラインＬ_１のＰＷＭ成分
と行選択パターンにおけるラインＬ_１の成分との排他的
論理和を算出し算出結果を記憶する。同様に、各ＭＬＡ
Ｃ１２０Ｃ_０〜１２０Ｃ_３は、ＧＤＡＴＰ２１からライ
ンＬ_２のＰＷＭ成分を入力する。その際には、ＲＳＥＬ
Ｒ１５から行選択パターンにおけるラインＬ_２の成分が
出力されている。各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ
_３は、ラインＬ_２のＰＷＭ成分と行選択パターンにおけ
るラインＬ_２の成分との排他的論理和を算出し算出結果
を記憶する。

【０１０３】さらに、ダミーラインの成分と仮想データ
との排他的論理和を算出して、その算出結果と記憶され
ている各算出結果とを加算する処理を行って最終的なＭ
ＬＡ演算結果を得るように構成している。しかし、ＭＬ
Ａ演算結果を「１」または「３」の２種類とするには、
記憶されている各算出結果の和が「０」または「１」で
あればＭＬＡ演算結果を「１」とし、記憶されている各
算出結果の和が「２」または「３」であればＭＬＡ演算
結果を「３」とすればよい。換言すれば、そうなるよう
に仮想データが決められる。

【０１０４】従って、各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ
_３は、ダミーラインの成分と仮想データとの排他的論理
和を算出することなく、サイクル値が「７」になると、
記憶されている各算出結果を加算する。その加算結果が
「０」または「１」（２進２桁表示した場合の上位ビッ
トが「０」）であれば、ＭＬＡ演算結果（列電圧のレベ
ルを示す値）としての「１」を示す「０」をＡＤＤ１３
１に出力する。加算結果がが「２」または「３」（２進
２桁表示した場合の上位ビットが「１」）であれば、Ｍ
ＬＡ演算結果としての「３」を示す「１」をＡＤＤ１３
１に出力する。

【０１０５】行選択パターンが図１２の（ｃ）に示す選
択行列のうちのＲ_２であったとすると、ＭＬＡＣ１２０
Ｃ_０のＭＬＡ演算結果は「１」であり、ＭＬＡＣ１２０
Ｃ_１のＭＬＡ演算結果は「３」であり、ＭＬＡＣ１２０
Ｃ_２のＭＬＡ演算結果は「１」であり、ＭＬＡＣ１２０
Ｃ_３のＭＬＡ演算結果は「１」である（図１２（ｄ）参
照）。よって、ＭＬＡＣ１２０Ｃ_０は「０」を出力し、
ＭＬＡＣ１２０Ｃ_１は「１」を出力し、ＭＬＡＣ１２０
Ｃ_２は「０」を出力し、ＭＬＡＣ１２０Ｃ_３は「０」を
出力する。

【０１０６】このように、直交行列は実際に表示しない
ダミーラインに対応した行を含む。そして、演算手段
は、１選択期間に列電極に印加する電圧レベルの数（種
類）を減らすように設定された仮想データを階調に応じ
たデータに含めて演算を行っている。

【０１０７】サイクル値が「７」になると、ＡＤＤ１３
１は、各ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_３から出力され
る「１」の個数を加算して加算値を示す信号をＣＭＰ１
４に出力するように出力値を更新する。しかし、本実施
の形態では、ＭＬＡＣ１２０Ｃ_０，１２０Ｃ_３からの値
をそのまま計数し、ＭＬＡＣ１２０Ｃ_１からの値を２回
出力されたと見なして計数し、ＭＬＡＣ１２０Ｃ_２から
の値を４回出力されたと見なして計数する。従って、本
例では、加算値として「２」を演算する。

【０１０８】また、本実施の形態では、ＣＭＰ１４は、
［（ＰＷＭ分割数（分割期間Ｔ_０〜Ｔ_７の数、本例では
８）−加算値］＞サイクル信号が示す値（サイクル
値）、である場合には、「０」（−Ｖ_ｃに対応）を出力
し、それ以外の場合には、「１」（＋Ｖ_ｃに対応）を出
力する。

【０１０９】本例では、加算値は「２」であるから、Ｃ
ＭＰ１４は、ＰＷＭ期間Ｔ_０〜Ｔ_５では「０」を出力
し、ＰＷＭ期間Ｔ_６〜Ｔ_７では「１」を出力する。従っ
て、１選択期間における列電圧の変化点は１回である。
このように、同時選択ライン数が３であって仮想ライン
を１ライン設定した場合には、本発明によれば、列電圧
の変化点が生ずる回数は高々１回に低減される。

【０１１０】なお、ＣＭＰ１４は、列電圧のレベルを示
す値を降順に出力してもよい。その場合には、ＣＭＰ１
４は、加算値＞サイクル値、である場合には「１」（＋
Ｖ_ｃに対応）を出力し、それ以外の場合には、「０」
（−Ｖ_ｃに対応）を出力する。本例では、加算値は
「２」であるから、ＣＭＰ１４は、ＰＷＭ期間Ｔ_０，Ｔ
_１では「１」を出力し、ＰＷＭ期間Ｔ_２〜Ｔ_７では
「０」を出力する。

【０１１１】なお、本実施の形態では、ＡＤＤ１３１か
らＣＭＰ１４に、２レベルの列電圧（−Ｖ_ｃ，＋Ｖ_ｃ）
のうちの一方（＋Ｖ_ｃ）に対応した「１」について０〜
８の９値のうちのいずれかの値を加算値として出力する
が、個数の合計はＰＷＭ期間Ｔ_０〜Ｔ_７に応じた８個で
ある。よって、ＡＤＤ１３１が一方のレベルの列電圧に
ついての加算値を出力するようにしても、ＣＭＰ１４
は、残り１つのレベルについての個数はわかる。なお、
それぞれのレベルの列電圧についての個数を出力するよ
うにしてもよい。

【０１１２】本実施の形態によれば、実施の形態１，２
の場合と同様に、ＭＬＡＣの数を削減できるのである
が、さらに計数手段としてのＡＤＤ１３１の構成も簡略
化される。つまり、加算値を２進数で表現する場合、第
０ビットには重み「１（２＾０）」のＭＬＡＣ１２０Ｃ
_０の出力を設定する。第１ビットには重み「２（２＾
１）」のＭＬＡＣ１２０Ｃ_１の出力を設定する。第２ビ
ットには重み「４（２＾２）」のＭＬＡＣ１２０Ｃ_２の
出力を設定する。以上のように設定した上で、ＭＬＡＣ
１２０Ｃ_３の出力を加算すればよい。

【０１１３】なお、ＭＬＡＣ１２０Ｃ_０〜１２０Ｃ_２に
設けられている重み付けは、上述した通常の２進数によ
る重み付けに対応し、ＭＬＡＣ１２０Ｃ_３に設けられて
いる重み付けは、上述した追加の重み付けに対応してい
る。従って、ＡＤＤ１３１は、通常の２進数による重み
付けに対応しているＭＬＡＣの出力については加算処理
を行う必要はなく、追加の重み付けに対応しているＭＬ
ＡＣの出力についてのみ加算処理を行えばよい。

【０１１４】以上に説明したように、本発明によれば、
ＭＬＡ演算後の列電圧を示す値を昇順に並べ替えて出力
することによって、列電圧の変化点が生ずる回数を低減
する。さらに、ＭＬＡＣに重みを付けることによって、
駆動回路の回路規模を削減できる。また、ＭＬＡ演算後
の列電圧を示す値を昇順または降順に並べ替えると、列
電圧の変化点が生ずる回数が低減されるだけでなく、各
変化点における電圧変化の程度を小さくできる。また、
１選択期間の分割数を任意の数に設定する場合でも、Ｍ
ＬＡＣの重み付けを適切に設定することができる。

【０１１５】上記の実施の形態１〜３では、ＣＭＰ１４
は、ＰＷＭ位相を時間的に反転する制御を行った。さら
に、ＰＷＭ位相を空間的に反転するようにしてもよい。
ＰＷＭ位相を空間的に反転するとは、隣接する列電極に
印加される列電圧の位相を反転させることである。例え
ば、図２に示す構成において、奇数列の列電極に対応す
る駆動回路が昇順に列電圧のレベルを示す値を出力して
いるときには、偶数列の列電極に対応する駆動回路が降
順に列電圧のレベルを示す値を出力するように制御す
る。全ての列電極に対して列電圧が同方向（立ち上がる
方向または立ち下がる方向）に変化すると、行電極には
大きなスパイクノイズがのってしまう。その結果、列電
極の電圧の変化タイミングにおいて、画素に印加される
電圧がなまり、画素に印加される電圧実効値の損失が大
きくなってクロストークが大きくなる。しかし、ＰＷＭ
位相を空間的に反転させた場合には、空間的に、列電圧
の電圧変化方向が揃わないようにすることができる。そ
の結果、行電極に生ずるスパイクノイズをかなり低減で
きる。

【０１１６】また、上記の実施の形態１〜３では、各列
電極に対応して駆動回路が設けられていたが、１つの演
算回路を設け、その演算回路において、液晶表示装置の
全ての列電極のそれぞれに対応した列電圧を示す値を演
算して出力するようにしてもよい。または、列電極数よ
りも少ない数の複数の演算回路を設けてもよい。例え
ば、列電極数の１／ｎ（ｎは２以上の整数）の演算回路
を設け、各演算回路がｎ本の列電極に対応した演算を行
うようにしてもよい。

【０１１７】また、上記の実施の形態１〜３では、選択
期間の分割数として７または８を例示したが、分割数は
３以上のいずれの値であってもよい。なお、分割数は２
であってもよいが、２の場合には、重み付け期間におけ
るデータと直交行列の成分とから得られる列電圧に応じ
た値を昇順または降順に並べ替える処理が必要とされな
い。さらに、駆動法としてＭＬＡを用いた場合に実用的
な表示品質が確保できる範囲で、使用するフレーム周波
数に制約はない。なお、実際に使用する可能性がある６
４程度までの分割数を考慮すると、３０〜２００Ｈｚ程
度のフレーム周波数を使用可能である。

【０１１８】また、同時選択数および選択期間の分割数
によらずに、本発明の昇順または降順のパルスの位置合
わせが常に成立するのは、選択期間を完全、またはほぼ
完全に等分（例えば、最短の分割期間と最長の分割期間
との差が１０％以下）に分割する場合のみである。しか
し、階調性の表示を最低限行うという観点では、「短い
方から２つの分割期間の和＞最長の分割期間」であれ
ば、選択期間を非等分に分割してもパルスの位置合わせ
が成立する。なお、パルスの位置合わせとは、列電圧を
形成するパルスが昇順または降順に出力されるように、
ＭＬＡ演算結果を並べ替えることである。

【０１１９】「短い方から２つの分割期間の和≦最長の
分割期間」であると、階調性の表示が成立しなくなる。
例えば、３分割（０．３：０．４：１、合計１．７）の
場合をあげる。データ処理上は、選択期間を等分に分割
した均等分割として扱うと、１／３階調であるべきとこ
ろが、０．３／１．７、０．４／１．７、または１／
１．７階調として表示され、２／３階調であるべきとこ
ろが、０．７／１．７、１．３／１．７、または１．４
／１．７階調として表示される。すると、階調の逆転が
生じ、階調表示として成立しなくなる。

【０１２０】ただし、同時選択数が３で仮想行が１行の
場合などのＭＬＡ演算結果が２種類（＋Ｖ_ｃと−Ｖ_ｃ）
である場合で、３分割（例えば、３：１：１、合計５）
で２つの分割期間の長さが等しいような場合には、ＭＬ
Ａ演算結果の並べ替えによって変化点を１つにすること
ができ、階調表示が成立する。

【０１２１】

【発明の効果】以上に述べたように、本発明によれば、
消費電流の増大とクロストークの増大を抑制でき、さら
には駆動回路の回路規模の増大を抑制できる効果があ
る。

【０１２２】分割期間の数が（２の累乗−１）であると
きには２のｎ乗（ｎは０または正の整数）の重み付けを
付けるので、駆動回路の回路規模の増大を効果的に抑制
できる。

【０１２３】２のｎ乗（ｎは０または正の整数）の重み
付けを付けた複数の重み付け期間と、分割期間の数から
複数の重み付け期間に対する重み付けの和を引いた分に
ついて２のｍ乗（ｍはｎより大きくない０または正の整
数）の重み付けを付けた重み付け期間とを設定すること
によって、分割期間の数が（２の累乗−１）でなくて
も、消費電流の増大とクロストークの増大を抑制し、駆
動回路の回路規模の増大を抑制する駆動方法および駆動
回路を実現できる。

【０１２４】１選択期間を等分に分割して分割期間とす
ることによって、表示品位を低下させないようにするこ
とができる。

【０１２５】直交行列に実際に表示しないダミーライン
に対応した行を含め、１選択期間に列電極に印加する電
圧レベルの数を減らすように設定された仮想データを階
調に応じたデータに含めて演算を行うことによって、列
電圧の電圧レベル数を低減化しつつ、駆動回路の回路規
模の増大を抑制する駆動方法および駆動回路を実現でき
る。

【図面の簡単な説明】

【図１】 液晶表示装置の駆動回路の構成例を示すブロ
ック図。

【図２】 ビットマップメモリと駆動回路の接続例を示
すブロック図。

【図３】 ＭＬＡ法に８階調表示を行うことができるＰ
ＷＭ法を適用した本発明の一例を示す説明図。

【図４】 駆動回路の比較例の一例を示すブロック図。

【図５】 ＭＬＡＣになされる重み付けを説明するため
の説明図。

【図６】 実施の形態１の駆動回路の動作を示すタイミ
ング図。

【図７】 実施の形態１の駆動回路における駆動波形等
を示す説明図。

【図８】 重み付けの例を示す説明図。

【図９】 分割数Ｎ＝８の場合のＰＷＭ成分等の例を示
す説明図。

【図１０】 実施の形態２の駆動回路の示すブロック
図。

【図１１】 実施の形態２の駆動回路の動作を示すタイ
ミング図。

【図１２】 実施の形態３のＭＬＡ法にＰＷＭ法を適用
した例を示す説明図。

【図１３】 実施の形態３の駆動回路の示すブロック
図。

【図１４】 実施の形態３の駆動回路の動作を示すタイ
ミング図。

【図１５】 ＭＬＡ法にＰＷＭ法を適用した従来例を示
す説明図。

【図１６】 一般的なＰＷＭ法の例を示す説明図。

【図１７】 仮想行を設けた場合のＭＬＡ法にＰＷＭ法
を適用した従来例を示す説明図。

【図１８】 従来駆動法を説明するための説明図。

【符号の説明】

１０２Ｃ，１０４，１０５ ＭＬＡＣ １０２Ｃ_１〜１０２Ｃ_ｎ ＭＬＡＤ １１ ＧＤＡＴＰ １２０Ｃ_０〜１２０Ｃ_６ ＭＬＡＣ １３ ＣＮＴ １３１ ＡＤＤ １４ ＣＭＰ １５ ＲＳＥＬＲ １６ ＣＹＣＴ ３１ ビットマップメモリ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２２ Ｇ０９Ｇ 3/20 ６２２Ｑ ６４１ ６４１Ａ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ Ｆターム(参考） 2H093 NA47 NA51 NA58 NA59 NC02 NC09 NC50 ND06 ND17 ND39 ND54 5C006 AA15 AC13 AC23 AC25 AF45 AF46 AF51 AF53 AF69 AF71 BB12 BC16 BF14 BF24 BF28 FA21 FA36 FA47 5C058 AA06 BA02 BA10 BA26 BB03 5C080 AA10 BB05 DD10 DD26 EE29 FF09 JJ02 JJ04 JJ05

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数の行電極と複数の列電極を有する液晶
   表示装置の行電極を複数本一括して選択し、選択した各
   行電極に選択期間毎に直交行列の成分にもとづく所定の
   電圧を印加するとともに、表示データと前記直交行列の
   成分とから得られる値に応じた列電圧を各列電極に印加
   する液晶表示装置の駆動方法において、１選択期間をそ
   れぞれに重み付けが付けられた複数の重み付け期間に分
   割し、表示データの階調に応じたデータをそれぞれの前
   記重み付け期間に対応して生成し、それぞれの前記重み
   付け期間におけるデータと直交行列の成分とから得られ
   る列電圧に応じた値を昇順または降順に並べ替えて出力
   することを特徴とする液晶表示装置の駆動方法。
2. 【請求項２】それぞれの重み付け期間に、１選択期間を
   階調数に応じて分割した場合の分割期間の数が（２の累
   乗−１）であるときには、それぞれの重み付け期間に対
   する重み付けの和が分割期間の数に相当するように、２
   のｎ乗（ｎは０または正の整数）の重み付けを付ける請
   求項１に記載の液晶表示装置の駆動方法。
3. 【請求項３】１選択期間を階調数に応じて分割した場合
   の分割期間の数が（２の累乗−１）でない場合には、２
   のｎ乗（ｎは０または正の整数）の重み付けを付けた複
   数の重み付け期間と、分割期間の数から前記複数の重み
   付け期間に対する重み付けの和を引いた分について２の
   ｍ乗（ｍはｎより大きくない０または正の整数）の重み
   付けを付けた重み付け期間とを設定する請求項１に記載
   の液晶表示装置の駆動方法。
4. 【請求項４】１選択期間を等分に分割して、それぞれの
   分割期間とする請求項２または請求項３に記載の液晶表
   示装置の駆動方法。
5. 【請求項５】複数の行電極と複数の列電極を有する液晶
   表示装置の行電極を複数本一括して選択し、選択した各
   行電極に選択期間毎に直交行列の成分にもとづく所定の
   電圧を印加するとともに、表示データと前記直交行列の
   成分とから得られる値に応じた列電圧を各列電極に印加
   する液晶表示装置の駆動回路において、それぞれに重み
   付けが付けられた１選択期間における複数の重み付け期
   間のそれぞれに対応して設けられ、対応する重み付け期
   間における表示データの階調に応じたデータと直交行列
   の成分とから列電圧に応じた値を演算する演算手段と、
   前記演算手段の演算値の発生数を計数する計数手段と、
   前記計数手段の計数結果にもとづいて、列電圧に応じた
   値を昇順または降順に並べ替えて出力する列電圧値出力
   手段とを備えたことを特徴とする液晶表示装置の駆動回
   路。
6. 【請求項６】直交行列は実際に表示しないダミーライン
   に対応した行を含み、演算手段は、１選択期間に列電極
   に印加する電圧レベルの数を減らすように設定された仮
   想データを階調に応じたデータに含めて演算を行う請求
   項５に記載の液晶表示装置の駆動回路。