JP3632689B2 - 液晶装置の駆動方法と駆動回路および液晶装置 - Google Patents
液晶装置の駆動方法と駆動回路および液晶装置 Download PDFInfo
- Publication number
- JP3632689B2 JP3632689B2 JP2002326891A JP2002326891A JP3632689B2 JP 3632689 B2 JP3632689 B2 JP 3632689B2 JP 2002326891 A JP2002326891 A JP 2002326891A JP 2002326891 A JP2002326891 A JP 2002326891A JP 3632689 B2 JP3632689 B2 JP 3632689B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scanning
- electrodes
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は例えば液晶表示パネル等の液晶素子の駆動方法と駆動回路および表示装置に関する。
【背景技術】
従来、上記のような液晶素子の駆動方法の１つとして、電圧平均化法によるマルチプレクス駆動が知られている。
【０００２】
（従来例１）
図４５は図４６に示すような単純マトリックス型の液晶素子等を電圧平均化法によりマルチプレクス駆動する場合の従来の駆動方法の一例を示す印加電圧波形図であり、図４５の（ａ）・（ｂ）はそれぞれ走査電極Ｘ１・Ｘ２に印加する電圧波形、同図（ｃ）は信号電極Ｙ１に印加する電圧波形、同図（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【０００３】
本例は走査電極Ｘ１、Ｘ２‥‥Ｘｎを１ラインずつ順次選択して走査電圧を印加すると共に、その選択された走査電極上の各画素がオンかオフかによって、それに応じた信号電圧を各信号電極Ｙ１、Ｙ２‥‥Ｙｍに印加することによって駆動するものである。
【０００４】
ところが、上記のように走査電極を１ラインずつ選択して駆動するものは、駆動電圧を比較的高くしないと良好な表示が得られない等の不具合がある。
【０００５】
（従来例２）
そこで上記の駆動電圧を低くするために、順次複数本の走査電極を同時に選択して駆動する方法が提案されている（例えば、Ａ１ＧＥＮＥＲＡＬＩＺＤ ＡＤＤＲＥＳＳＩＮＧ ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＲＭＳ ＲＥＳＰＯＮＤＩＮＧ ＭＡＴＲＩＸ ＬＣＤＳ，１９８８ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＤＩＳＰＬＡＹＲＥＳＥＡＲＣＨ ＣＯＮＦＥＲＥＮＣＥ Ｐ８０〜８５参照）。
【０００６】
図４７は上記のように順次複数本の走査電極を同時に選択して駆動する従来の駆動方法の一例を示す印加電圧波形図であり、同図（ａ）は走査電極Ｘ１・Ｘ２・Ｘ３に印加する走査電圧波形、同図（ｂ）は走査電極Ｘ４・Ｘ５・Ｘ６に印加する走査電圧波形、同図（ｃ）は信号電極Ｙ１に印加する信号電圧波形、同図（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【０００７】
本例は走査電極を順次３ラインずつ同時に選択して前記図４６に示すような表示を行うようにしたものである。即ち、最初に３つの走査電極Ｘ１・Ｘ２・Ｘ３を選択して、それ等の走査電極Ｘ１・Ｘ２・Ｘ３に図４７の（ａ）に示すような走査電圧を印加し、同時に各信号電極Ｙ１〜Ｙｍに後述する所定の信号電圧を印加する。次いで図４６において走査電極Ｘ４・Ｘ５・Ｘ６を選択して、それ等の電極に上記と同様に図４７の（ｂ）のような走査電圧を印加すると同時に各信号電極Ｙ１〜Ｙｍに信号電圧を印加する。そして図４６における全ての走査電極Ｘ１〜Ｘｎが選択されるまでを１フレームとし、これを順次繰り返すものである。
【０００８】
上記の各走査電圧波形は、同時に選択される走査電極の数を、ｈとしたとき、２ｈのパルスパターン数の波形か用いられ、本例においては、ｈ＝３で、２ｈ＝２３＝８のパルスパターン数の波形が用いられている。
【０００９】
例えば同時に選択される３つの走査電極Ｘ１・Ｘ２・Ｘ３に印加する電圧のオン・オフパターンは、オンを１、オフを０として下記表のように現すことができる。
【００１０】
【表１】
これを基に各走査電極に印可する電圧波形を形成すると、図４８の（ａ）のようになる。ところが、同図（ａ）の波形は周波数にバラツキがあり、実際に用いた場合には表示むらが生ずるおそれがある。
【００１１】
そこで、配列を適宜人れ替えて周波数成分の片寄りをなくすようにしたのが、同図（ｂ）の波形であり、上記図４７の従来例では、この波形を用いたものである。
【００１２】
一方、各信号電極Ｙ１〜Ｙｍに印加する信号電圧は、走査電圧と同じパルスパターン数で、かつ各パルスの電圧レベルは、選択された走査電極上のオン・オフに応じた大きさの電圧を印加するようにしたもので、例えば本例においては同時に選択される走査電極Ｘ１・Ｘ２・Ｘ３に印可される走査電圧波形が正のパルスのときをオン、負のパルスのときをオフとし、表示データのオン・オフをパルス毎に対比し、不一致の数に応じて信号電圧波形を設定するようにしたものである。
【００１３】
即ち、図４７においては不一致の数が０のときは−ＶＹ２、１のときは−ＶＹ１、２のときはＶＹ１、３のときはＶＹ２パルス電圧を印加するようにしたものである。なお上記のＶＹ１とＶＹ２電圧比は、ＶＹ１：ＶＹ２＝１：３、となるように設定されている。
【００１４】
具体的には、図４７における走査電極Ｘ１・Ｘ２・Ｘ３への印加電圧波形において、ＶＸ１の電圧を印加するときをオン、−ＶＸ１の電圧を印加するときをオフとし、図４６の画素の表示は黒丸印をオン、白丸印をオフとすると、図４６における信号電極Ｙ１と走査電極Ｘ１・Ｘ２・Ｘ３との交差する画素の表示は順にオン・オン・オフであり、これに対して各走査電極Ｘ１・Ｘ２・Ｘ３に印加される電圧の最初のパルスパタ−ンは、それぞれオフ・オフ・オフである。その両者を順に対比して不一致の数は２であるから、信号電極Ｙ１の最初のパルスパターンには、図４７の（ｃ）に示すように電圧ＶＹ１が印加されている。
【００１５】
また各走査電極Ｘ１・Ｘ２・Ｘ３に印加される電圧の２番目のパルスパターンは、それぞれオフ・オフ・オンであり、前記の画素表示オン・オン・オフと順に対比すると、すべてが不一致であり不一致数は３であるから、信号電極Ｙ１の２番目のパルスには電圧ＶＹ２が印加されている。同様の要領で、３番目のパルスにはＶＹ１、４番目のパルスには−ＶＹ１が印加され、以下、−ＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ１の順で印加されている。
【００１６】
また次の３つの走査電極Ｘ４〜Ｘ６が選択されて、その各走査電極Ｘ４〜Ｘ６に図４７の（ｂ）に示す電圧が印加される際には、その各走査電極Ｘ４〜Ｘ６と信号電極との交差する画素のオン・オフ表示と、上記各走査電極Ｘ４〜Ｘ６への印加電圧の各パルスパターンのオン・オフとの不一致に応じた電圧レベルの信号電圧が、図４７の（ｃ）のように印加される。
【００１７】
なお上記例では、走査電圧波形の正の選択パルスを１、負の選択パルスを−１、各画素の表示がオンのときを−１、オフのときを１とし、その一致数と不一致数の差で信号電圧波形を設定したが、いずれを１または−１としてもよく、また一致数と不一致数の差を算定することなく、一致数もしくは不一致数のみで信号電圧波形を設定することもできる。
【００１８】
上記のように、順次複数本の走査電極を同時に選択して駆動する手法は、前記の図４５に示すような１ラインずつ選択して駆動する方法と同じオン／オフ比を実現した上で、駆動電圧を低く抑えることができる利点がある。
【００１９】
次に、上記のように順次複数本の走査電極を同時に選択して駆動する手法の一般的な要件や要領および手順等を、順を追って説明する。
【００２０】
Ａ．要件
ａ）Ｎ本の走査電極をＮ／ｈのサブグループに分割する。
ｂ）各々サブグループはｈ本のアドレスラインを持つ。
ｃ）ある時刻において信号電極は、ｈビットワード（ｈ−ｂｉｔｗｏｒｄ）から構成される。
【００２１】
ｄｋ＊ｈ ＋ １、ｄｋ＊ｈ ＋ ２‥‥ ｄｋ＊ｈ ＋ ｈ；ｄｋ＊ｈ ＋ ｊ＝０または１
ここで、０≦ｋ≦（Ｎ／ｈ）−１（ｋ：サブグループ）
すなわち１列の表示データは、
ｄ１、ｄ２、‥‥ｄｈ ・・・・・第０サブグループ
ｄｈ ＋１、ｄｈ ＋２‥‥ｄｈ ＋ ｈ ・・・第１サブグループ
ｄＮ− ｈ ＋１、ｄＮ− ｈ ＋２‥‥ｄＮ− ｈ ＋ ｈ
・・・・・第Ｎ／ｈ−１サブグループとなる。
【００２２】
ｄ）走査電極の選択パターンは、次式に示す周期２ｈのビットワードパターンである。
【００２３】
ａｋ＊ｈ＋１、ａｋ＊ｈ＋２‥‥ａｋ＊ｈ＋ｈ；ａｋ＊ｈ＋Ｊ＝０または１
Ｂ．要領
（１）１つのサブグループは同時に選択される。
（２）走査電極の選択パターンとして、ｈビットワードが１つ選ばれる。
（３）走査電圧は、ロジック０に対し−Ｖｒ、ロジック１に対し十Ｖｒ、非選択時は０ボルト、とする。
（４）選択されたサブグループの走査電極と信号電極は、ビット対ビットで比較される。
（５）走査電極と信号電極のパターンの不一致の数ｉを決める。
【００２４】
【数１】
（６）信号電極への印加電圧をＶ（ｉ）とする。ｉは不一致数（不一教の数に応じて、あらかじめ定められた電圧の１つを選ぶ）
（７）以上のような手法に基づいて、それぞれ信号電圧を決める（同時、並列的に）。
（８）以上のようにして求められた走査電圧および信号電圧は、時間間隔△ｔ０の間だけ、ディスプレイに印加される。ただし、△ｔ０は最小パルス順である。
（９）新しい走査電極選択パターンが選択され、上記（４）〜（６）を再び計算し、次の信号電圧を決める。これも時間間隔△ｔ０だけ印加される。
（１０）１サイクル（周期）は２ｈ個すべての走査電極選択パターンが各サブグループにすべて表れ、Ｎ／ｈのサブグループが選択されて終了する。
【００２５】
１サイクル＝△ｔ・２ｈ・（Ｎ／ｈ）
Ｃ．分析
ｉ個の不一致（ミスマッチ）がある場合の走査電極選択パターンについて考える。
【００２６】
ｈビットワード長の走査電極選択パターンが同じｈビットワード長のデータパターンとｉビットだけ不一致となる場合の数は、
ｈＣ１＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝＝Ｃｉ
通り存在する。
【００２７】
例えばｈ＝３、走査電極選択パターン＝（０，０，０）の場合を考えると、下記の表のようになる。
【００２８】
【表２】
これらは、走査電極選択パターンではなく、ワードのビット数で決まる。
【００２９】
ピクセルに印加される瞬時電圧の振幅ＶｐｉＸｅＬは、走査電圧をＶｒｏｗ、信号電圧をＶｃｏｌｕｍｎとすると、
ＶｐｉｘｅＬ＝（Ｖｃ ｏｌｕｍｎ−Ｖｒｏｗ）
または（Ｖ＝ｒｏｗ−Ｖｃ ｏｌｕｍｎ）
ここで、
Ｖｒｏｗ＝±Ｖｒ
Ｖｃ ｏｌｕｍｎ＝Ｖ（ｉ）
であれば、
ＶｐｉｘｅＬ＝十Ｖｒ−Ｖ（ｉ）または−Ｖｒ−Ｖ（ｉ）
である。
【００３０】
Ｖｒｏｗ＝±Ｖｒ
Ｖｃ ｏｌｕｍｎ＝±Ｖ（ｉ）
であれば、
ＶｐｉｘｅＬ＝Ｖｒ−Ｖ（ｉ）、Ｖｒ十Ｖ（ｉ）、−Ｖｒ−Ｖ（ｉ）
または−Ｖｒ十Ｖ（ｉ）
すなわち、
ＶｐｉＸｅＬ＝｜Ｖｒ−Ｖ（ｉ）｜または｜Ｖｒ十Ｖ（ｉ）｜
となる。
【００３１】
従って、ピクセルに印加される具体的振幅は、
選択行で −（Ｖｒ十Ｖ（ｉ））または（Ｖｒ−Ｖ（ｉ））
非選択行で Ｖ（ｉ）
である。（Ｖ（ｉ）を両極性と考えると、前記の文献のような記述となる。）
一般に、ピクセルに印加される電圧は、
オン・ピクセルではできる限り大きく
オフ・ピクセルではできる限り小さく
することが、高い選択比を実現する上で望ましい。
それゆえ、オンのとき、
｜Ｖｒ十Ｖ（ｉ）｜はオン・ピクセルに有利に働き、
｜Ｖｒ−Ｖ（ｉ）｜はオン・ピクセルに不利に働く。
【００３２】
オフのとき、
｜Ｖｒ−Ｖ（ｉ）｜はオフ・ピクセルに有利に働き、
｜Ｖｒ十Ｖ（ｉ）｜はオフ・ピクセルに不利に働く。
【００３３】
ここで、オンに対する有利とは、実効電圧を上昇させ、オンに対する不利とは、実効電圧を下降させる方向に作用する。
【００３４】
ｈビットの中からｉ個選択する組み合わせの数は、
Ｃｉ＝ｈＣｉ＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝
であり、ｉ個と不一致とすれば、これはｈビット中、ｉビットが不一致となる場合の数であり、
その不一致数は各レベルでｉ個であるので、仝体の不一致数（総ミスマッチ）は、ｉ・Ｃｉ個である。
【００３５】
これらは、ｈビットにまたがって分布しているので、ピクセル当り（１ビット当り）の平均不一致数Ｂｉは、
Ｂｉ＝ｉ・Ｃｉ／ｈ（個／ピクセル）
である。
【００３６】
また、不一教数の増加に従って信号電圧Ｖ（ｉ）のレベルを増加するとすると、
ＶｐｉｘｅＬ＝Ｖｒｏｗ−Ｖｃ ｏｌｕｍｎ
は、不一致数が増加するに従って減少する。
【００３７】
注目のオン・ピクセルに対して、不一致を不利に働くと考えると、不一致数は、不利な電圧（信号電圧）の数を与える。
【００３８】
従って、１ピクセル当たりの（平均で）不利な電圧の数は、
Ｂｉ＝ｉ・Ｃｉ／ｈ
となる。
【００３９】
ところで、Ｃｉのうちｉ／ｈが不利であるので、残り、すなわち
Ａｉ＝｛（ｈ−ｉ）／ｈ｝・Ｃｉ
は有利に働く。また、
｛（ｈ−ｉ）／ｈ｝・Ｃｉ十（ｉ／ｈ）・Ｃｉ＝（ｈ／ｈ）Ｃｉ＝Ｃｉ
であり、
ただし、ｈ≧ｉ十１
である。
【００４０】
以上をまとめると、
Ｖｏｎ（ｒ，ｍ，ｓ）＝｛（Ｓ１十Ｓ２十Ｓ３）／Ｓ４｝１／２
ＶＯＦＦ（ｒ，ｍ，ｓ）＝｛（Ｓ５十Ｓ６十Ｓ７）／Ｓ４｝１／２
となる。なお、
【００４１】
【数２】
である。
また、
となる。
【００４２】
ところが、上記従来例２のように順次複数本の走査電極を同時に選択して駆動する場合には、走査電極および信号電極に印加するパルス幅が、同時に選択する走査電極の数が増加するに従って狭くなり、波形のナマリによるクロストークが増大し画質が悪くなる等の間題があり、特にパルス幅の変調等による階調表示を行う場合には、深刻となる。
【００４３】
本発明は上記のように順次複数本の走査電極を同時に選択して駆動する場合にも良好に階調表示を行うことのできる液晶素子等の駆動方法と駆動回路および表示装置を提供することを目的とする。
【００４４】
【課題を解決するための手段】
本発明に記載の液晶装置の駆動方法は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置の駆動方法において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、前記走査電極を同時に選択する走査電圧の波形を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の選択期間に区分し、区分されたそれぞれの期間に、前記走査電圧を前記同時に選択される走査電極に印加し、
表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電極に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、前記表示すべきデータは、前記１フレームにおいて一定の値であって、複数のフレームを１つのブロックとし、ブロック単位で階調表示を行うことを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記サブグループ内の前記走査電極として仮想走査電極を含め、該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなるようにすることを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする。
【００４５】
また、本発明に記載の液晶装置は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極が同時に選択され、同時に選択された前記走査電極に走査電圧が印加され、前記走査電極を同時に選択する走査電圧の波形が、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加され、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧の波形が、前記同時に選択される前記走査電極に印加され、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧の波形に応じた値との一致数と不一致数に対応する信号電圧が前記信号電極に印加され、前記表示すべきデータは、前記１フレームにおいて一定の値であって、複数のフレームを１つのブロックとし、ブロック単位で階調表示が行われることを特徴とする。
また、本発明に記載の液晶装置は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧が前記信号電極に印加されることを特徴とする。
また、本発明に記載の液晶装置は、前記サブグループ内の前記走査電極として仮想走査電極が含められ、該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなっていることを特徴とする。
また、本発明に記載の液晶装置は、前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする。
また、本発明に記載の液晶装置は、前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする。
また、本発明に記載の液晶装置は、前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする。
【００４６】
また、本発明に記載の液晶装置の駆動回路は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置の駆動回路において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、前記走査電極を同時に選択する走査電圧の波形を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧を前記同時に選択される前記走査電極に印加し、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、前記表示すべきデータは、前記１フレームにおいて一定の値であって、複数のフレームを１つのブロックとし、ブロック単位で階調表示を行うことを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記サブグループ内の前記走査電極として仮想走査電極を含め、該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなるようにすることを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記走査電極に印加される前記
走査電圧の波形は、直交関数系の中から選択されることを特徴とする。
【００４７】
本発明による液晶素子等の駆動方法は、走査電極を有する基板と、信号電極を有する基板との間に液晶層を介在させてなる液晶素子を、順次同時に複数本の走査電極を選択してマルチプレクス駆動する液晶素子等の駆動方法において、上記の選択期間を複数の期間に区分し、その区分した選択期間に、所望の表示データに応じた重み付けをした電圧を印加して階調表示を行うことを特徴とする。
上記のような駆動方法を採用することによって、順次複数本の走査電極を同時に選択してマルチプレクス駆動する場合にも、クロストーク等が発生が少なく良好な階調表示を行わせることが可能となる。
【００４８】
また本発明による液晶素子等の駆動回路は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の駆動回路において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送して、上記の表示データに応じた所望の階調表示を行わせるように構成したことを特徴とする。
上記のような駆動回路を用いることによって、前記のような階調表示を簡単・確実に実行させることが可能となる。
【００４９】
さらに本発明による表示装置は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の表示装置において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送する駆動回路を備え、上記の選択期間を複数個に区分し、その各区分した選択期間に、上記の駆動回路により所望の表示データに応じて重み付けをした信号電圧を信号電極に印加して階調表示を行わせるようにしたことを特徴とする。
上記のように構成することによって、クロストーク等が発生するおそれが少なく、良好に階調表示を行わせることのできる表示装置を提供することが可能となる。
【００５０】
【発明の実施の形態】
以下、図に示す実施の形態に基づいて本発明による液晶素子等の駆動方法と駆動回路および表示装置を具体的に説明する。
【００５１】
（実施の形態１）
図１は本発明による液晶表示素子等の駆動方法の一実施の形態を示す印加電圧波形図であり、同図（ａ）は走査電極Ｘ１・Ｘ２・Ｘ３に印加される電圧波形、（ｂ）は走査電極Ｘ４・Ｘ５・Ｘ６に印加される電圧波形、（ｃ）は信号電極Ｙ１に印加される電圧波形、（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【００５２】
本実施の形態は順次３つの走査電極を同時に選択して図２に示すような表示を行ったものである。
【００５３】
同時に選択される走査電極への印加電圧波形としては、前記図４８の（ａ）もしくは（ｂ）に示す波形を用いることもできるが、本実施の形態においては上記図１の（ａ）に示す波形を用いている。
【００５４】
前記図４８の（ａ）もしくは（ｂ）に示すようなビットワードパターンに対応した電圧波形を用いる場合には、各パルス幅が狭くなる不具合があり、特に同時に選択する走査電極の数が増加すると、前記のビットワードパターンの数は指数関数的に増大し、それに伴って必然的に各パルス幅が狭くなり、実際に画素に印加される際には、いわゆるナマリによるクロストークが生じるおそれがある。しかも本実施の形態はもとより後述する実施の形態のようにパルス幅の変調による階調表示を行う場合には、パルス幅が更に狭くなってクロストークの発生原因となる。
【００５５】
そこで、本実施の形態においては、以下の要領で走査電極への印加電圧波形を設定してパルス幅が広くなるようにしたものである。
【００５６】
走査電極への印加電圧波形は、
▲１▼．各走査電極が区別できること
▲２▼．各走査電極に加わる周波数成分が大きく異ならないこと
▲３▼．１フレームあるいは数フレーム内での交流性が保証されること
などを考慮して決める。
【００５７】
即ち、ナチュラルバイナリ、ウォルシュ、アダマール等の直交関数系の中から上記条件を考慮して印加電圧のパターンを適宜選択することである。
【００５８】
このうち上記の項目▲１▼は絶対条件である。特に項目▲１▼を満足するためには、各走査電極への印加電圧波形が互いに直交するように決める。
【００５９】
上記の要件を考慮して決定したのが、図３の（ａ）および（ｂ）に示す印加電圧波形であり、図３の（ａ）の印加電圧波形は、
Ｘ１：４＊△ｔ０
Ｘ２：４＊△ｔ０、２＊△ｔ０
Ｘ３：２＊△ｔ０
という異なる周波数成分を含んでいる。
【００６０】
また図３の（ｂ）に示す印可電圧波形は、
Ｘ１：４＊△ｔ０、２＊△ｔ０
Ｘ２：４＊△ｔ０、２＊△ｔ０
Ｘ３：６＊△ｔ０、２＊△ｔ０
という異なる周波数成分を含んでいる。
【００６１】
前記図４８の（ａ）・（ｂ）に示す波形の最も短いパルス幅は△ｔ０であったのに対し、上記図３の（ａ）・（ｂ）の波形の最も狭いパルス幅△ｔは２△ｔ０であり、２倍に拡大できる。このようにパルス幅を広くすることによって波形のナマリの影響を少なくすることができ、クロストークを減少させることができると共に、同時に選択する走査電極の数を増大させることが可能となる。なお図３の（ａ）・（ｂ）に示す波形は一例であって適宜変更できると共に、走査電極の選択順序や各走査電極に印加するパルスパターンの配列順序等は直交関数の性質を利用して適宜変更できる。
【００６２】
前記図１の（ａ）及び（ｂ）に示す本実施の形態の走査電圧波形は上記図３の（ｂ）の波形を基にして同時に選択される３つの走査電極への印加電圧波形を構成したものである。また本実施の形態においては選択期間を１フレームＦ内でｔ１、ｔ２、ｔ３、ｔ４の４回に分けて駆動するようにした例を示す。
【００６３】
一方、信号電極Ｙ１〜Ｙｍには、図１の（ｃ）に示すように上記の分けた各選択期間ｔ１、ｔ２、ｔ３、ｔ４を更に複数の期間に分割し、その各分割した期間に、所望の表示データに応じて重み付けをした電圧を印加している。
【００６４】
即ち、本実施の形態においてはｔ１の期間を２等分してａとｂの２つの期間に分け、４階調表示を２進法により２ビットで表した前記図２に示す表示データに基づいてビット毎に所定の重み付けをした信号電圧を、上位ビットについては期間ａに、下位ビットについてはｂ期間にそれぞれ印加するようにしたものである。
【００６５】
具体的には、走査電極に電圧ＶＸ１を印加するときをオン、電圧−ＶＸ１を印加するときをオフとし、表示デークは０をオフ、１をオンとして、同時に選択される走査電極のオン・オフと表示データのオン・オフとをビット毎に順に対比して不一致数を算定し、上位ビットについては、不一致数が３のときはＶＹ４、２のときはＶＹ２、１のときは−ＶＹ２、０のときは−ＶＹ４それぞれ印加し、下位ビットについては、不一致数が３のときはＶＹ３、２のときはＶＹ１、１のときは−ＶＹ１、０のときは−ＶＹ３をそれぞれ印加するようにしている。なお各電圧レベルの関係は、２＊ＶＹ１＝ＶＹ２、２＊ＶＹ３＝ＶＹ４、２＊ＶＹ１＝ＶＹ３−ＶＹ１、２＊ＶＹ２＝ＶＹ４−ＶＹ２としている。
【００６６】
例えば、図１の（ｃ）においてｔ１の期間についてみると、走査電極Ｘ１、Ｘ２、Ｘ３に印加する選択パルスはオン、オン、オフの順番となり、信号電極Ｙ１と走査電極Ｘ１、Ｘ２、Ｘ３との各交点の画素の表示データは（００）（０１）（１０）で、上位ビットについてみるとオフ、オフ、オンとなり、比較すると不一致の数が３となり、信号電極Ｙ１には期間ａにおいて電圧ＶＹ４が印加されている。また下位ビットについてみるとオフ、オン、オフとなり、走査電極と比較すると不一致の数が１となり、ｂ期間においては電圧−ＶＹ１が印加されている。
【００６７】
このようにして、走査電極Ｘ１、Ｘ２、Ｘ３上の表示データを各信号電極Ｙ１〜Ｙｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた信号電圧が印加されるものである。
【００６８】
次に、走査電極Ｘ４、Ｘ５、Ｘ６を同時に選択してそれに対応した信号電極波形を信号電極に印加する。このようにして走査電極を３ラインずつ同時に選択しながら表示データに応じた信号電圧波形を信号電極に印加して行き全ての走査電極Ｘ１〜Ｘｎが走査し終わると、再び最初の走査電極Ｘ１、Ｘ２、Ｘ３に戻り、ｔ２、ｔ３、ｔ４の期間でも上記と同様の要領で順次所定の電圧を印加していく。そしてｔ１〜ｔ４の４つの期間が全ての走査電極Ｘ１〜Ｘｎについて走査し終わると１フレーームが終了し、次のフレームが繰り返される。なお本実施の形態ではフレーム毎に印加電圧の極性を交互に異ならせて、いわゆる交流駆動を行っている。
【００６９】
上記のように駆動することによってクロストーク等の少ない良好な階調表示を行わせることができるものである。
【００７０】
なお上記の期間ｔ１〜ｔ４に走査電極に印加する走査電圧波形の順番は全てのフレームについて若しくはフレーム毎に適宜入れ替えてもよく、また走査電極に印加する走査電圧波形として前記図３の（ａ）に示す波形もしくは前述の要件を満足する他の波形を用いることもできる。さらに例えば走査電極Ｘ１〜Ｘ３では図３の（ａ）に示す波形を用い、次の走査電極Ｘ４〜Ｘ６では図３の（ｂ）に示す波形を用いるというように同時に選択される走査電極毎に２種類の波形を交互に入れ替える、あるいは３種類以上の波形順番に入れ替えることもできる。また上記の期間ｔ１〜ｔ４の波形の入れ替えと同時に選択される走査電極毎の波形の入れ替えとを組み合わせることも可能である。
【００７１】
また上記の期間ｔ１〜ｔ４は本実施の形態のように各期間毎に分けて駆動する、あるいは１フレーム内に連続的に設けて駆動するようにしてもよいが、本実施の形態のように選択期間を１フレームＦで複数回に分けて駆動するよにすると、非選択期聞が短くなってコントラストを高めるこができる。この場合、上記実施の形態においては、選択期間をｔ１〜ｔ４の４回に分けて駆動するようにしたが、その分け回数は任意であり、例えば上記ｔ１〜ｔ４の期間を２回に分けて駆動したり、それ以上に分けて駆動することもできる。
【００７２】
さらに上記実施の形態では、走査電極を配列順序に従って同時に３本ずつ選択したが、その選択本数は適宜であり、また必ずしも配列順序に従うことなく選択することもできる。
【００７３】
以上に記載した変更は、後述する実施の形態をおいても同様に適用可能である。
【００７４】
次に上記のような駆動方法を実行させる駆動回路の構成例を図４〜図６に基づいて説明する。
【００７５】
図４は駆動回路の一例を示すブロック図であり、図において１は走査電極ドライバ、２は信号電極ドイバ、３はフレームメモリ、４は演算回路、５は走査デー発生回路、６はラッチである。
【００７６】
図５は走査電極ドライバのブロック図、図６は信号電極ドライバのブロック図であり、図５および図６において１１・２１はシフトレジスタ、１２・２２はラッチ、１３・２３はデコーダ、１４・２４はレベルシフタである。
【００７７】
上記の構成において、各走査電圧波形は、図４の走査データ発生回路５から発生する、正の選択か、負の選択か、あるいは非選択であるかのデータを発生させ、走査電極ドライバ１に転送する。
【００７８】
その走査電極ドライバ１では図５に示すように走査データ発生回路５からの走査データ信号Ｓ３を走査シフトクロック信号Ｓ５でシフトレジスタ１１に転送し、一走査期間における各走査電極のデータを転送した後ラッチ信号Ｓ６によって各データがラッチされ、各走査電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ１５で３つのスイレッチのうちの１つをオンさせて、正の選択のときはＶＸ１、負の選択のときは−ＶＸ１、非選択のときは０の電圧を選択された走査電極に出力する。
【００７９】
一方、各信号電圧波形は、フレームメモリ３からの同時に選択される３本の走査電極毎の表示データ信号Ｓ１を読みだし、その表示データ信号Ｓ１と走査データ信号Ｓ３から選択パルスデータをラッチし、表示データ信号Ｓ１と選択パルスデータ信号Ｓ４を演算回路４でデータ変換する。そのデータ変換は、前述の要領でなされ、信号電極ドライバ２に転送される。
【００８０】
その信号電極ドライバ２では図６に示すように演算回路４からのデータ信号Ｓ２をシフトクロック信号Ｓ７でシフトレ５ジスタ２１に転送し、一走査期間における各信号電極のデータを転送した後ラッチ信号Ｓ８によって各データがラッチされ、各信号電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ２５で８つのスイッチのうちの１つをオンさせて、ＶＹ４、ＶＹ３、ＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ２、ＶＹ３、−ＶＹ４の８つの電圧のいずれかの電圧を各信号電極に出力する。
【００８１】
上記のような駆動回路を用いることによって、前記のような駆動方法を簡単・確実に実行させることができる。
【００８２】
また前記のような表示素子等を有する表示装置に上記のような駆動回路を備え、前記のような駆動方法を実行させるようにすれば、クロストーク等の発生が少なく良好な階調表示を行うことのできる表示装置が得られるものである。
【００８３】
（実施の形態２）
上記実施の形態１においては、信号電極に表示データの各ビット毎に４種類の電圧の中から表示データに応じて１つを電圧選択して印加するようにしたが、仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減することができる。
【００８４】
図７は上記実施の形態１において仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減して駆動した本実施の形態による電圧波形図、図８は仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減する要領を示す説明図である。
【００８５】
本実施の形態は、例えば図８に示すように同時に選択される走査電極の次にＸｎ＋１、Ｘｎ＋２‥‥のような仮想電極を設け、例えば走査電極Ｘ１、Ｘ２、Ｘ３が選択されるときに、それと同時にＸｎ＋１も選択されると仮定し、実施の形態１と同様に走査電極に電圧ＶＸ１を印加するときをオン、電圧−ＶＸ１を印加するときをオフとし、表示データは０をオフ、１をオンとして不一致数を算定する。この場合、仮想電極の状態を適宜変えることによって不一致数が常に１か３になるようにする。
【００８６】
そして表示データの上位ビットでは不一致数が１のとき−ＶＹ２、不一致数が３のときＶＹ２を選択し、表示データの下位ビットでは不−致数が１のとき−ＶＹ１、不一致数が３のときＶＹ１を選択するものである。なお各電圧レベルの開係は、２＊ＶＹ１＝ＶＹ２とする。
【００８７】
上記図７は上記の要領で前記図２に示す表示を行ったもので、ｔ１の期間についてみると、走査電極Ｘ１、Ｘ２、Ｘ３および仮想電極Ｘｎ＋１に印加する選択パルスは順にオン、オン、オフ、オンとなり、信号電極Ｙ１と走査電極Ｘ１、Ｘ２、Ｘ３およびＸｎ＋１との各交点の画素の表示データは（００）（０１）（１０）（１１）で、上位ビットについてみるとオフ、オフ、オン、オンとなり、順に比較すると不一致の数が３で、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ１には期間ａにおいて電圧ＶＹ２が印加されている。
【００８８】
また下位ビットについてみるとオフ、オン、オフ、オンとなり、走査電極と比較すると不一致の数が１となり、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ１には期間ｂにおいて電圧−ＶＹ１が印加されている。
【００８９】
このようにして、走査電極Ｘ１、Ｘ２、Ｘ３およびＸｎ＋１上の表示データを各信号電極Ｙ１〜Ｙｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた電圧を印加していく。
【００９０】
次に、走査電極Ｘ４、Ｘ５、Ｘ６およびＸｎ＋２を同時に選択してそれに対応した信号電極波形を信号電極に印加する。
【００９１】
このようにして走査電極を３ラインと仮想電極１ラインずつ同時に選択しながらそれに対応した信号電極波形を信号電極に印加していき走査電極Ｘｎまで走査し終わると、再び最初の走査電極Ｘ１、Ｘ２、Ｘ３に戻り、ｔ２で示すパルスパターンで順番に走査していく。このようにして、ｔ１、ｔ２、ｔ３、ｔ４に示す各パルスパターンで４回走査することによって１フレーム期間を終了し、次のフレームで同様の操作が繰り返えされる。
【００９２】
上記のように仮想電極を設けることによって信号電極に印可加する電圧レベルの数を実施の形態１の場合よりも少なくできるものである。
【００９３】
なお上記のように仮想電極を設けることによって信号電極に印加する電圧レベルの数を減少させることは、後述する各実施の形態にも適用できる。
【００９４】
また本実施の形態および後述する各実施の形態においても、前記実施の形態１と同様の駆動回路を用いることができる。その場合、前記図４における演算回路４は各実施の形態に応じてデータ処理を行う構成とし、また図５の走査電極ドライバおよび図６の信号電極ドライバの電圧レベルは各実施の形態に応じて設け、アナログスイッチ１５・２５でいずれかの電圧レベルを選択するように構成すればよい。
【００９５】
例えば本実施の形態においては、前記図４における演算回路４および図５の走査電極ドライバは実施の形態１と同様とし、図６の信号電極ドライバは実施の形態１においてはＶＹ４、ＶＹ３、ＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ２、−ＶＹ３、−ＶＹ４の８つの電圧レベルを設けたが、本実施の形態においてはＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ２の４つの電圧レベルを設けるだけでよい。
【００９６】
（実施の形態３）
上記各実施の形態は表示データに応じて電圧値を変えて階調表示を行ったが、パルス幅を変えることによって階調表示を行うこともできる。
【００９７】
図９はパルス幅変調による階調表示を行った実施の形態の印加電圧波形図である。
【００９８】
先ずパルス幅変調による階調表示を行う場合の一般的な手順等について説明する。
【００９９】
一般に、パルス幅変調による階調表示を行うに当たっては、前記パルスの時間幅△ｔを、ｆ個の不等間隔の時間幅に分割
する。
【０１００】
△ｔｑ＝２ｑ−１／（２ｆ−１）（ｆは階調のビット数）
例えば、ｆ＝２のときは、２２＝４階調であり、時間幅は図１０に示すように
△ｔ１＝（１／３）△ｔ０、△ｔ２＝（２／３）△ｔ０に分割する。
【０１０１】
次に、各データをｆビットに分割（ｆビットで表現）する。
【０１０２】
ｄ１＝（ｄ１，ｆ、ｄ１，ｆ−１・・・ｄ１，１）
ｄ２＝（ｄ２，ｆ、ｄ２，ｆ−１・・・ｄ２，１）
：
ｄｈ＝（ｄｈ，ｆ、ｄｈ，ｆ−１・・・ｄｈ，１）
：
そして、△ｔｇの間隔で走査電極の選択パターンとデータパターンの各ビットを比較する。
【０１０３】
例えば、ｆ＝２のとき
ｄ１＝（ｄ１，２、ｄ１，１）
ｄ２＝（ｄ２，２、ｄ２，１）
：
となり、まずｄ１のうち、ｄ１，１（下位ビット）と走査電極選択パターンを比較し、△ｔ１の間ディスプレイに印可する。
【０１０４】
次に、ｄ１，２と走査電極選択パターンを比較し、△ｔ２の間ディスプレイに印加する。
【０１０５】
これを各ｄについて、上記と同様の要領で順次行えばよい。
【０１０６】
本実施の形態による上記図９は、上記の要領でパルス幅変調により前記図２に示すような４階調の表示を行ったものである。
【０１０７】
本例においては、各走査電極Ｘ１〜Ｘｎに前記図４７の従来例と同様の走査電圧を印加し、それに対する信号電極Ｙ１〜Ｙｍのパルス幅を上記の階調表示に応じて変調させるようにしたものである。
【０１０８】
すなわち、各パルス幅△ｔを均等に３分割し、０から３までの４段階の階調表示を、２進法により２ビットの表示データ（００）、（０１）、（１０）、（１１）で表し、同時に選択される走査電極のオン・オフと、上記の表示データの上位ビットとの不一致数によって３分割のうちの２分割の電圧レベルを決め、下位ビットとの不一致数で残りの１分割分について電圧レベルを決めるものである。また３分割を均等でなくすことによって階調表示の輝度変化を補正することもできる。
【０１０９】
具体的には上記図９において走査電極に電圧ＶＸ１を印加するときをオン、電圧−ＶＸ１を印加するときをオフとすると、走査電極Ｘ１・Ｘ２・Ｘ３に印加する最初のパルスは、全てオフであり、これに対して前記図２の走査電極Ｘ１・Ｘ２・Ｘ３の表示データの下位ビットは０をオフ、１をオンとして、オフ・オン・オフであるから、不一致数は１となり、△ｔ１の間の電圧パルスは−ＶＹ１となり、上位ビットはオフ・オフ・オンであるから、不一致数は１となり△ｔ２の間の電圧パルスは−ＶＹ１となる。このようにして各選択期間△ｔ毎に比較して信号電極に印加する電圧パルスを求めればよい。
【０１１０】
そして本実施の形態においては上位ビットに対する電圧は３分割のうちの後の２つの期間に、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加するようにしたものである。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期聞に印加してもよい。
【０１１１】
（実施の形態４）
上記のような階調表示を行う楊合にも前記実施の形態１の場合と同様に選択期間を１フレームの中で複数回に分けて駆動することができる。
【０１１２】
図１１はその一例を示すもので、前記図９の実施の形態において走査電極および信号電極に印加する８つのパルスパターン（ブロック）よりなる電圧波形を、パルスパターン毎に等間隔に８つに分割して出力するようにした例を示す。
【０１１３】
上記のように選択期聞を１フレームの中で複数回に分けて駆動すると、前記実施の形態と同様にコントラストを高めることができる。
【０１１４】
（実施の形態５）
上記実施の形態３および実施の形態４においては、信号電極の電圧レベルとして、ＶＹ２・ＶＹ１・−ＶＹ１・−ＶＹ２の４つのレベルを用いたが、前記実施の形態２と同様に仮想電極を設けることによって上記の電圧レベル数を削減することができる。
【０１１５】
図１２は上記実施の形態３に仮想電極を設けて信号電極への印加電圧レベルを減らすと共に、実施の形態４と同様に選択期間を１フレーム内で複数回に分けて駆動した例を示す。
【０１１６】
上記のように仮想電極を設けることによって電圧レベル数を削減する要領等については、既に前記実施の形態２で説明したが、ここではその一般的な手法等をも含めて説明する。
【０１１７】
先ず、前述のサブグループｈ本の内、ｅ本を仮想走査電極（仮想ライン）とし、この仮想走査電極のデータの一致・不一致を制御することにより、全体の一致・不一致数を制限し、信号電極の駆動電圧のレベル数を削減する。
【０１１８】
不一致数をＭｉ、Ｖｃを適当な定数とすると、信号電極への印加電圧Ｖｃ ｏｌｕｍｎは、
【０１１９】
【数３】
あるいは単純に
Ｖｃ ｏｌｕｍｎ＝Ｖ（ｉ） ０≦ｉ≦ｈ
いずれにせよ、Ｖｃ ｏＬｕｍｎはｈ十１レベルある。
【０１２０】
例えば、サブグループｈ＝４、仮想走査電極ｅ＝１の場合について考える。
【０１２１】
前記実施の形態のように、ｈ＝３の場合のレベル数は、−ＶＹ２、−ＶＹ１、ＶＹ１、ＶＹ２の４レベルであり、このとき仮想走査電極で偶数個の不一致となるように制御すると下記表のようになる。
【０１２２】
【表３】
上記のように、元の電圧レベルが４段階であったものを３段階にすることができる。また、不一致数が奇数個になるようにすると、上記表中の修正後の不一致数は、上から順に１、１、３、３となり、修正後の電圧レベルを、例えばＶａ・Ｖａ・Ｖｂ・Ｖｂの２レベルにすることができる。
【０１２３】
またサブグループがｈ＝４で、電圧レベルを削減しない場合の電圧レベルは、例えば−ＶＹ２、−ＶＹ１、０、ＶＹ１、ＶＹ２の５レベル必要であるのに対し、仮想走査電極で偶数個の不一致となるように制御すると、下記表のようになる。
【０１２４】
【表４】
上記のように、もとの電圧レベルが５段階であったものを３段階にすることができる。上記の場合も不一致数が奇数個になるようにして電圧レベルを設定することができる。
【０１２５】
なお、上記の仮想走査電極は、通常は表示しなくてよいので、必ずしも現実に設ける必要はないが、設ける場合には表示に影響しない部分に設けるとよく、例えば液晶表示装置等においては、図１３に示すように表示領域Ｒの外に仮想走査電極Ｘｎ＋１…を設ける、あるいは表示領域Ｒの外側に余剰の走査電極がある場合にはそれを仮想走査電極として用いるともできる。
【０１２６】
また、仮想走査電極の数ｅを増加させれば、レベル数はさらに削減できる。その場合、上記のようにｅ＝１の場合は、不一致数が全て２で割れるように制御したが、例えばｅ＝２の場合は、不一致数が全て３で割れるように制御すればよい。ただし、全てが３で割って１余る、あるいは２余るようにしてもよい。
【０１２７】
さらに上記の手法で削減できる最大削減数は、１／（ｅ十１）であり、ｅ＝１のときは０Ｖを除いて１／２である。
【０１２８】
本実施の形態による前記図１２は同時に３本の走査電極と１本の仮想走査電極とを選択して信号電極への印加電圧レベルを減らすと共に、選択期間を１フレーム内で複数回に分けて駆動するようにしたものである。
【０１２９】
その選択期聞は、本実施の形態においては図１２および図１４に示すように１フレーム内で４回に分割して各期間毎に仮想走査電極を合めた４本の走査電極について表示データの各ビット毎に不一致数を数え、その不一致数が常に奇数になるようにすることで、不一致数が１か３になり、それに応じて信号電圧波形の電圧レベルがＶＹ１と−ＶＹ１の２つのレベルになるようにしている。
【０１３０】
具体的には、例えば前記図１３に示すような表示を行う場合に、前記図８に示すように最初に選択される走査電極Ｘ１・Ｘ２・Ｘ３の次に仮想走査電極Ｘｎ＋１があるものとする。ただし、実際には前述のように設けなくてもよく、設ける場合には図１３に示すように表示領域Ｒの外に設けるのが望ましい。
【０１３１】
また、上記の走査電極に印加する電圧がプラスの場合をオン、マイナスの場合をオフとして、各選択期間△ｔをそれぞれ３分割し、同時に選択される走査電極Ｘ１・Ｘ２・Ｘ３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１３２】
そして、各ビット毎に不一致数を数えてＶＹ１か−ＶＹ１のいずれかの電圧レベルを決定し、上位ビットに対する電圧は３分割のうちの後の２つの期間、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加すればよい。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期間に印加してもよいことは、前記実施の形態３と同様である。
【０１３３】
上記のように表示データによって各ビット毎に比較することによってＶＹ１あるいは−ＶＹ１の電圧のパルス幅を決めればよく、仮想走査電極に印加する選択パルスの極性と表示データとが常に不一致数が１、３…等の奇数になるようにすることによって、信号電極に印加する電圧レベルを削減するもので、本実施の形態においては２レベルとすることができる。ただし、前述のように不一致数が偶数になるようにしてもよい。
【０１３４】
また上記のようにすると、液晶ドライバの回路構成が簡単で、従来のパルス幅変調用ドライバとほぼ同じものも使用できる。
【０１３５】
なお上記実施の形態では、４階調表示について説明したが、それ以上の多階調表示も可能であり、例えば表示データを３ビットとして各選択期間を表示ヂータの各ビットに対してパルス幅に重み付けをした３分割とすることで、８階調表示ができ、さらに表示データを４ビットとして各選択期間を表示データの各ビットに対してパルス幅に重み付けをした４分割とすることで１６階調の表示を行うことができる。このように各選択期間の分割数を変えることで、多階調表示ができるものである。
【０１３６】
（実施の形態６）
上記実施の形態５のように仮想電極を設けて信号電極への印加電圧レベルを減らした上でパルス幅変調による階調表示を行うことは、同時に選択される走査電極に前記実施の形態１のような走査電圧を印可する場合にも適用可能であり、図１４はその一例を示す説明図である。
【０１３７】
同時に選択される走査電極への印加電圧波形は上記のように実施の形態１における図１と同様とし、各選択期間ｔ１〜ｔ４、ｔ５〜ｔ８をそれぞれ３分割し、同時に選択される走査電極Ｘ１・Ｘ２・Ｘ３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１３８】
そして、各ビット毎に不一致数を数えて電圧レベルを決定し、上位ビットでは３分割のうちの２つの期間、下位ビットでは３分割のうちの１つの期間についてＶＹ１か−ＶＹ１の電圧を印加すればよい。
【０１３９】
上記のようにすることによって実施の形態５と同様の効果が得られる。
【０１４０】
なお上記の各選択期間ｔ１〜ｔ４は１フレームＦ内に連続させて設けても、あるいは１フレームＦ内で各々分けて設けるようにしてもよい。選択期聞ｔ５〜ｔ８についても同様である。
【０１４１】
（実施の形態７）
上記のように選択期間の分割および印加電圧レベルの削減を行った上でフレーム変調による階調表示を行うことも可能であり、図１５は上記実施の形態６と同様に順次３本の走査電極と１本の仮想走査電極とを用いて信号電極への印加電圧レベルを減らし、かつ選択期間を１フレーム内で複数回に分けて駆動すると共に、フレーム変調による階調表示を行った場合の実施の形態を示す。
【０１４２】
なお同時に選択される走査電極への印加電圧として、本実施の形態においては前記図３の（ｂ）の波形を用いたものであるが、同図（ａ）もしくは前記図４８の（ａ）または（ｂ）等の波形を用いることもできる。
【０１４３】
フレーム変調による階調表示は、あるフレーム期間の中で何フレームをオンとし、何フレームをオフにするかで階調表示を行うもので、例えば図１６のようにＦ１間でオン、Ｆ２間でオフ電圧を印加すると、オンとオフとの中間調が表示される。
【０１４４】
また本実施の形態では１フレームの中で４回選択されるのでＦ１期間とＦ２期間での明暗の差が小さくなり、チラツキが目立たなくなる。
【０１４５】
例えば、複数のフレーム期間を１つのブロックとして階調表示する場合に、上記の複数フレームの中で選択パルスの位置を入れ替えることも可能で、例えば図１５において、ｔ３間とｔ７間を入れ替えることによってフレーム間の差をより小さくすることもできる。
【０１４６】
なお上記実施の形態では、２フレームのうちの１フレームでオン、１フレームでオフとすることによって階調表示を行う例を示したが、それ以上のフレーム、例えば７フレームを１つのブロックとしてその中でのオンフレームとオフフレームがいくつあるかの組合せによって８階調の表示を行うこともでき、また１５フレームを１ブロックとして１６階調の表示を行うこともできる。このように１つのブロックを何フレームにするかで任意の階調数の表示ができるものである。
【０１４７】
（実施の形態８）
さらに前記のように選択期間の分割および印加電圧レベルの削減を行った上でパルス幅変調とフレーム変調との組合せによる階調表示を行うことも可能であり、図１７はパルス幅変調とフレーム変調との組合せによる階調表示を行う要領の一例を示す説明図である。
【０１４８】
或る何フレーム期間の中で、いくつかの中間調を表示することによって、各階調データと階調データの中間の階調の表示を可能とする。
【０１４９】
例えば、図１８に示すように最初のフレームＦ１の期間では、（００）を表示し、次のフレームＦ２の期間では、（０１）を表示することによって、実際には（００）と（０１）の中間を表示することができる。
【０１５０】
上記のように選択期間の分割および印加電圧レベルの削減を行うと共に、パルス幅変調とフレーム変調との組合せによる階調表示を行うと、表示のチラツキを減少させることができると共に、多階調表示が可能となる。また実施の形態６と同様に選択パルスの入れ替えができる。
【０１５１】
さらに例えば前記実施の形態２に示すような表示データによって電圧に重み付けをする場合、そのほか先の他の実施の形態もしくは後述する実施の形態にも、本実施の形態のようなフレーム変調との組合せによる階調表示を行わせることもできる。
【０１５２】
また前記実施の形態５〜本実施の形態８は、仮想走査電極を設けた場合について説明したが、仮想走査電極を設けない場合でも、フレーム変調による階調表示やフレーム変調とパルス幅変調との組合せによる階調表示を行うことができる。
【０１５３】
（実施の形態９）
上記各実施の形態では、表示データを２ビットとして各ビットに対応した重み付けをした信号電圧を印加することによって４階調表示を実現しているが、階調数は幾つにすることも可能であり、例えば図１９の示すような信号電極波形として８階調表示とすることもできる。
【０１５４】
即ち、図１９は前記図２における各走査電極に印加する走査電極波形は実施の形態１の場合と同じとして、走査電極Ｘ１、Ｘ２、Ｘ３と信号電極Ｙ１の交点の各画素の表示データが上から順に（００１）（０１０）（１００）としたときの信号電極波形である。
【０１５５】
本実施の形態においては前記実施の形態１における４つの各選択期間ｔ１、ｔ２、ｔ３、ｔ４をそれぞれ３等分してａ、ｂ、Ｃの３つの期間に分割し、３ビットの表示データのうち最上位ビットに対応する電圧波形を期間ａに、中位ビットに対応する電圧波形を期間ｂに、最下位ビットに対応する電圧波形を期聞ｃに、それぞれ実施の形態１と同様の要領で各ビットの表示データに応じた重み付けをして印加するようにしたものである。
【０１５６】
すなわち、期間ａでは最上位ビットの表示データに応じて−ＶＹ６、−ＶＹ４、ＶＹ４、ＶＹ６の電圧レベルから１つを選び、期間ｂでは中位ビットの表示データに応じて−ＶＹ５、−ＶＹ２、ＶＹ２、ＶＹ５の電圧レベルから１つを選び、期間ｃでは最下位ビットの表示データに応じて−ＶＹ３、−ＶＹ１、ＶＹ１、ＶＹ３の電圧レベルから１つを選ぶ。なお各電圧レベルの開係は、４＊ＶＹ１＝２＊ＶＹ２＝ＶＹ４、４＊ＶＹ３＝２＊ＶＹ５＝ＶＹ６、２＊ＶＹ１＝ＶＹ３−ＶＹ１、２＊ＶＹ２＝ＶＹ５−ＶＹ２、２＊ＶＹ４＝ＶＹ６−ＶＹ４としている。
【０１５７】
このような条件で、実施の形態１と同様の要領で、表示データの各ビットごとに不一致の数によって信号電極波形を作ることによって８階調表示を行うものである。
【０１５８】
以上のように、前記実施の形態１では選択期間を２等分した各期間に対応した電圧を選んで信号電極に印加することによって４階調表示を行い、本実施の形態では３等分することで８階調表示を行っている。これを更に４等分することで１６階調というように、選択期間をいくつかに分割してそれぞれの期間に対応した電圧を信号電極に印加することによって階調数を増やすことができる。また、各信号電極の電圧の比を変えたり、選択期間の中を等分割でなく少し変えることによって各階調における輝度を調整することも可能である。
【０１５９】
（実施の形態１０）
上記実施の形態９の図１９においては信号電極に印加する電圧を変えることによる階調表示において、表示データのビット数に応じて分割した期間ａ、ｂ、ｃに、各ビットに応じた電圧を上位ビットから順番に印加するようにしたが、その順番を信号電極毎に適宜入れ替えることもできる。
【０１６０】
上記実施の形態９において、例えば走査電極Ｘ１、Ｘ２、Ｘ３と信号電極Ｙ２〜Ｙｍとが交差する各画素の表示が、走査電極Ｘ１、Ｘ２、Ｘ３と信号電極Ｙ１とが交差する画素の表示と同じであるとすると、信号電極Ｙ１〜Ｙｍに印加する信号電圧波形は全て図１９に示す波形と同じとなる。しかし、このような場合、各画素に印加される波形のナマリ等が大きくなってしまい表示品質が悪くなる。
【０１６１】
そこで、本実施の形態においては図２０に示すように各信号電極Ｙ１〜Ｙｍに印加される信号電極波形を順に入れ替えるようにしたものである。
【０１６２】
すなわち、前記実施の形態９においては３ビットの表示データのうち最上位ビットに対応する電圧を期間ａで、中位ビットに対応する電圧を期間ｂで、最下位ビットに対応する電圧を期間ｃで、その順に信号電極Ｙ１に印加している。他の信号電極Ｙ１〜Ｙｍについても同様である。
【０１６３】
これに対し、本実施の形態においては図２０に示すように、最上位ビットに対する電圧を印加する期間をａ、中位ビットに対する電圧を印加する期聞をｂ、最下位ビットに対する電圧を印加する期間をｃとすると、例えば信号電極Ｙ１では実施の形態２と同様に上位ビットから順にａ・ｂ・ｃの順番で印加すれば、次の信号電極では順番を適宜入れ替えて例えば信号電極Ｙ２ではａ・ｃ・ｂ、信号電極Ｙ３ではｂ・ａ・ｃ、信号電極Ｙ４ではｂ・ｃ・ａ、信号電極Ｙ５ではｃ・ａ・ｂ、信号電極Ｙ６ではｃ・ｂ・ａの順にそれぞれ印加していく、他の信号電極Ｙ７〜Ｙｍについても上記のような組み合わせの繰り返しとする。
【０１６４】
上記のようにすると、上記実施の形態においては順番の異なる６種の組合わせの波形がほぼ同じ数だけ信号電極に印加されるため各信号電極波形の立ち上がりや立ち下がりの影響が相殺しあい各画素に印加される波形のナマリ等を減少させることができるものである。
【０１６５】
なお、各信号電極に印加する波形の組み合わせはどのようにしてもよく、例えば、信号電極ドライバが６個あれば信号電極ドライバごとに各組合わせの波形を印加するようにしてもよい。このように、各信号電極に印加する波形の組み合わせがほぼ同数となるようにすることによって、表示品質を向上することができる。
【０１６６】
また上記のように表示データの各ビットに対応する電圧を各信号電極Ｙ１〜Ｙｍ毎に適宜入れ替えて印加することは、前述の各実施の形態および後述する実施の形態にも適用可能である。
【０１６７】
（実施の形態１１）
前記実施の形態９においては走査電極に印加する走査電圧波形として図１の（ａ）すなわち図３の（ｂ）に示すような波形を用いて８階調の表示を行ったが、図３の（ａ）もしくは前記従来例における図４８の（ａ）または（ｂ）の波形を用いることも可能であり、以下図３の（ａ）に示す波形を用いて８階調の表示を行う場合を例にして更に詳しく説明する。
【０１６８】
図２１は同時に選択される走査電極に印加する走査電圧波形として図３の（ａ）に示す波形を用いて図２２に示す表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図であり、同図（ａ）は走査電極Ｘ１・Ｘ２・Ｘ３に印加される走査電圧波形、同図（ｃ）は信号電極Ｙ１に印加される信号電圧波形、同図（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【０１６９】
本例においても走査電極を順次同時に３本ずつ選択して駆動するようにしたもので、図２１においては３つの走査電極Ｘ１・Ｘ２・Ｘ３のみを示したが、図２３に示すように走査電極Ｘ１・Ｘ２・Ｘ３が選択された後は、次の３つの走査電極Ｘ４・Ｘ５・Ｘ６が選択されてそれぞれ走査電極Ｘ１・Ｘ２・Ｘ３と同様の電圧が印加され、以下同様に順に３つずつ選択されて全ての走査電極が選択されたところで１つのフレームが終了する。
【０１７０】
また同時に選択される３つの走査電極には、上記のように前記図３の（ａ）に示す走査電圧波形を印加するようにしたもので、その最小パルス幅△ｔは前記図４８の従来例における最小パルス幅△ｔ０の２倍の大きさであり、各走査電極の１フレーム内での全ての選択期間ｔは、上記パルス幅△ｔの大きさの４つの期間ｔ１〜ｔ４で構成されている。
【０１７１】
上記の４つの期間ｔ１〜ｔ４を、表示データのビット数に合せてそれぞれ３つの期聞ａ・ｂ・ｃに分割し、その各分割期間に表示データのビットに対応して所定の重み付けをした信号電圧を信号電極に印可するようにしたものである。
【０１７２】
即ち、図２２において２進法により３桁の数字で表した表示データの上位ビットを各期間ｔ１〜ｔ４の始めの分割期間ａに、中央のビットを次の分割期間ｂに、下位ビットを最後の分割期間ｃにそれぞれ対応させ、上位ビットに対しては所定の重み付けをした±ＶＹ４または±ＶＹ６を、中央ビットに対しては±ＶＹ２または±ＶＹ５を、下位ビット対しては±ＶＹ１または±ＶＹ３を、それぞれ後述する条件に従って印加する。
【０１７３】
なお上記の電圧植の比は、
ＶＹ１：ＶＹ２：ＶＹ４＝１：２：４
ＶＹ３：ＶＹ５：ＶＹ６＝１：２：４
ＶＹ１：ＶＹ３＝１：３
に設定されている。
【０１７４】
また上記の条件としては、走査電極に印加する走査電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すベき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０１７５】
具体的には、本例においては走査電極と上位ビットとの不一致数が０のときは−ＶＹ６、１のときは−ＶＹ４、２のときはＶＹ４、３のときはＶＹ６をそれぞれ印加し、走査電極と中央ビットとの不一致数が０のときは−ＶＹ５、１のときは−ＶＹ２、２のときはＶＹ２、３のときはＶＹ５をそれぞれ印加し、走査電極と下位ビットとの不一致数が０のときは−ＶＹ３、１のときは−ＶＹ１、２のときはＶＹ１、３のときはＶＹ３をそれぞれ印加するようにしたものである。
【０１７６】
そこで、図２１の実施の形態においては、先ず３つの走査電極Ｘ１・Ｘ２・Ｘ３が同時に選択され、その選択された走査電極Ｘ１・Ｘ２・Ｘ３は順にオフ・オフ・オンで、その走査電極Ｘ１・Ｘ２・Ｘ３上における信号電極Ｙ１との交点の表示データの上位ビットは順にオフ・オン・オンであり、両者を順に対比すると不一致数は１となり、最初の期間ｔ１のうちの最初の分割期間ａに−ＶＹ４の電圧が信号電極Ｙ１に印可されている。他の信号電極Ｙ２〜Ｙｍについても同様の要領で重み付けした電圧が同時に印加される。
【０１７７】
つぎに、最初の期間ｔ１のうちの次の分割期間ｂにおいては、走査電極Ｘ１・Ｘ２・Ｘ３のオン・オフは上記と同じオフ・オフ・オンであり、その分割期間ｂに対応する中央ビットは順にオン・オフ・オフであるから、不一致数は２でＶＹ２の電圧が印加され、また最後の分割期間ｃに対する下位ビットはオフ・オン・オフであるから、不一致数は２でＶＹ１が印加されている。
【０１７８】
また次の期間ｔ２については、走査電極Ｘ１・Ｘ２・Ｘ３上のオン・オフは傾にオフ・オン・オフであり、これに対して走査電極Ｘ１・Ｘ２・Ｘ３上における信号電極Ｙ１との交点の表示データの上位ビットは上記と同様に順にオフ・オンオンで不一致数が１であるから−ＶＹ４が、中央ビットは順にオン・オフ・オフで不一致数は２であるからＶＹ２の電圧が、下位ビットはオフ・オン・オフで不一致数は０であるから−ＶＹ３の電圧が、それぞれ分割期間ａ・ｂ・ｃにおいて信号電極Ｙ１に順に印加されている。
【０１７９】
さらに次の期間ｔ３およびｔ４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ１〜Ｙｍに同時に印加されて、走査電極Ｘ１・Ｘ２・Ｘ３の選択が終了し、次いで走査電極Ｘ４・Ｘ５・Ｘ６が選択されて上記と同様の要領で信号電極Ｙ１〜Ｙｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ１・Ｘ２・Ｘ３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０１８０】
なお前記の電圧比は、必ずしも厳密に前述の条件にしなければならないというものではなく、また期間ｔ１〜ｔ４や分割した期間ａ・ｂ・ｃも必ずしも厳密に等分に分割しなくてもよく、例えば液晶の特性等に応じて適宜調整するようにしてもよい。さらに上記の分割した期間ａ・ｂ・ｃの順番を入れ替えてもよい。また上記と同様の要領で種々の階調数の表示を行うことも可能であり、例えば１６階調では４ビットで表された表示データの各ビットに対応して重み付けした電圧とすればよい。以上の点は後述する実施の形態についても同様である。
【０１８１】
（実施の形態１２）
上記実施の形態１１は各走査電極の選択期間ｔを１フレームＦ内で１回にまとめて設けるようにしたが、１フレームＦ内で複数回に分けて設けてもよい。
【０１８２】
例えば、前記の期間ｔ１〜ｔ４毎に分けて、各期間について全ての走査電極が選択されるまでを１フイールドとし、これを１フレームＦで４つのフイールドを繰り返すようにしてもよく、あるいは更に分割して表示データの各ビット毎に全ての走査電極について繰り返すようにしてもよい。図２４、図２６、図２７はその一例を示すものである。
【０１８３】
図２４は前記実施の形態１１における４つの期間ｔ１〜ｔ４毎に複数回に分けて駆動した実施の形態を示す印加電圧波形図、図２５は走査電極Ｘ１〜Ｘ６に印加される走査電圧波形図である。
【０１８４】
先ず、走査電極Ｘ１・Ｘ２・Ｘ３が選択されて上記実施の形態１１と同様の要領で３つのビットとの不一致数に応じた信号電圧が順に信号電極Ｙ１〜Ｙｍに印可され、次いで走査電極Ｘ４・Ｘ５・Ｘ６が選択されて上記と同様の要領で信号電圧が印加されて行き、全ての走査電極が選択されたところで期間ｔ１に対するフイールドｆ１が終了する。つぎに、再び始めの走査電極Ｘ１・Ｘ２・Ｘ３から順に選択されて次の期間ｔ２に対するフイールドｆ２が実行され、４つの期間ｔ１〜ｔ４に対する４つのフイールドｆ１〜ｆ４が終了したところで、１つのフレームＦが完了するものである。
【０１８５】
図２６は表示データのビット毎に、すなわち前記実施の形態における４つの期聞ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたものである。
【０１８６】
先ず、前記図１の４つの期間ｔ１〜ｔ４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして他の分割期間ｂに対してのフイールドｆ２および分割期間ｃに対してのフイールドｆ３が終わるまでを、１フレームとしたものである。
【０１８７】
なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０１８８】
図２７は更に細分化して図２６における分割期間ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。本例においては前記図２１の実施の形態を表示データのビット毎にフレーム階調したものと同等と見ることができる。
【０１８９】
上記のように走査電極の選択期間を１フレームＦ内で複数回に分けて実行すると、各走査電極、すなわち各画素に選択電圧が印加されない期間を短くできるので、表示の明るさの増減が軽減されてコントラストの低下を防止することが可能となる。
【０１９０】
（実施の形態１３）
前記実施の形態１１においては、１選択期間を階調ビット数ｎと同数すなわち３分割して、ＶＹ１〜ＶＹ６の６つのレベルの信号電圧を信号電極に選択的に印加するようにしたが、上記の分割数を増やすことによって信号電圧のレベル数を減らすことができる。
【０１９１】
例えば液晶表示パネル等の液晶素子を駆動する場合の実効電圧は、一般に電圧値と印加時間（パルス幅）とで決定され、高い電圧を短時間印加しても、低い電圧を長時間印加しても同等に駆動させることができる。
【０１９２】
従って、上記複数個の電圧レベルのうち、高いレベルの電圧を用いる代わりにそれよりも低いレベルの電圧を使用して印加時間を長くしても同等に駆動させることが可能であり、例えば前記の実施の形態１におけるＶＹ６およびＶＹ４の電圧レベルを用いる代わりにそれぞれＶＹ５およびＶＹ２の電圧レベルを用い、その印加時間を長くしても前記実施の形態１の場合と同様に駆動することができる。それによって信号電圧のレベル数を減らすことが可能となる。
【０１９３】
図２８は上記の要領で信号電圧のレベル数を減らした実施の形態を示す印加電圧波形図である。
【０１９４】
前記図２１の場合は４つの各選択期間ｔ１、ｔ２、ｔ３、ｔ４をそれぞれ表示データのビット数に合わせてｎ分割すなわちａ・ｂ・ｃの３つに分割したのに対し、本実施の形態は上記の各選択期間をｎ十１すなわちａ・ａ・ｂ・ｃの４つに分割し、その始めの２つの分割期間ａ・ａを表示データの上位ビットの電圧印加可時間に当てたものである。
【０１９５】
すなわち実施の形態１１における上位ビットに対する電圧レベルＶＹ６およびＶＹ４の代わりに、その２分の１の大きさの中間ビットの電圧レベルＶＹ５およびＶＹ２をそれぞれ用い、印加時間は中間ビットの２倍になるようにしたものである。その結果、液晶素子等に印加される電圧値と時間とは、中間ビットの２倍、下位ビットの４倍になり、各ビットに対する重み付けの比は、前記図１の場合と同じように、１：２：４の開係になる。
【０１９６】
上記のようにすると、前記実施の形態１１の場合よりも信号電極への印加電圧レベルを１つ少なくした上で実施の形態１の場合と同等に駆動させることができる。
【０１９７】
なお本実施の形態においては前記実施の形態１１における最も高い２つの電圧レベルＶＹ６およびＶＹ４を省くようにしたが、前記実施の形態１１における中間ビットに対する電圧レベルＶＹ５およびＶＹ２の代わりに下位ビットの電圧レベルＶＹ３・ＶＹ１をそれぞれ用いると共に、その印加時間を上記と同様の要領で下位ビットの２倍なるようにしてもよい。また更に、４以上の電圧レベルを削減することも可能であり、上記のように電圧レベルを減らすことは、特に階調数が多い場合に駆動回路等の構成を簡略化するのに有効である。
【０１９８】
（実施の形態１４）
上記実施の形態１３においても実施の形態１２の場合と同様に分割した選択期間ｔ１〜ｔ４を１フレームＦ内で複数回に分けて実行することも可能であり、図２９、図３０、図３１はその一例を示す。
【０１９９】
図２９は上記実施の形態１３において１選択期間をｎ十１、具体的には４つに分割した選択期間を、実施の形態１２の場合と同様に１フレーム内で複数回、具体的には４回のフイールドｆに分けて実行したものである。ただし２回もしくは３回にわけることもできる。
【０２００】
図３０は前記実施の形態における４つの期間ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたもので、前記図２１の４つの期間ｔ１〜ｔ４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして次の分割期間ａに対してのフイールドｆ２と、分割期間ｂに対してのフイールドｆ３、および分割期間ｃに対してのフイールドｆ４が終わるまでを、１つのフレームＦ１としたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印可電圧も反転させている。
【０２０１】
図３１は更に細分化して図１０における分割期聞ａ・ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。
【０２０２】
上記図３０および図３１の実施の形態は、各フイールド毎に信号電極への印加電圧に重み付けをしたフレーム階調と同等と見ることができる。
【０２０３】
（実施の形態１５）
前述のように液晶素子等を駆動する場合の実効電圧は、一般に印加される電圧植と印加時間（パルス幅）とによって決定され、信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行うことができる。
【０２０４】
図３２は信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることよって、図３３に示す表示データに基づいて１６階調の表示を行った実施の形態の印加電圧波形図である。
【０２０５】
本実施の形態も走査電極を順次３つずつ選択し、その各走査電極には前記実施の形態１と同様に４つの期間ｔ１〜ｔ４からなる選択期間内に走査電圧を印加する。
【０２０６】
上記の４つの期間ｔ１〜ｔ４を、それぞれ６つの期間ａ〜ｆに分割し、始めの２つの分割期間ａ・ｂを図３３に示す２進法４桁の表示データの最上位のビットに、次の分割期間ｃを２番目のビットに、次の２つの分割期間ｄ・ｅを３番目のビットに、最後の分割期間ｆを最下位のビットにそれぞれ対応させる。
【０２０７】
そして、上位２つのビットとに対しては±ＶＹ４または±ＶＹ６の信号電圧を、下位２つのビットに対しては±ＶＹ１または±ＶＹ３の信号電圧を、それぞれ後述する条件に従って信号電極に選択的に印加する。
【０２０８】
なお上記の電圧値の比は、
ＶＹ１：ＶＹ３＝１：３
ＶＹ４：ＶＹ６＝１：３
ＶＹ１：ＶＹ４＝１：４
に設定されている。
【０２０９】
上記のように上位２つのビットと下位２つのビットは、それぞれ同じ２組の電圧が用いられ、上位から２番目のビットに対する最上位ビット、および最下位のビットに対する下位から２番目のビットは、それぞれパルス幅を２倍にすることによって重み付けされており、上位２ビットで４階調、下位２ビットで４階調を表現し、両者を掛け合わせて４×４＝１６階調の表現ができる。
【０２１０】
前記の条件としては、走査電極の電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すべき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０２１１】
具体的には、本例においては走査電極と最上位ビットとの不一致数が０のときは−ＶＹ６、１のときは−ＶＹ４、２のときはＶＹ４、３のときはＶＹ６をそれぞれ分割期間ａとｂで信号電極に印加し、走査電極と２番目のビットとの不一致数に対しては上記と同じ粂件で同じ電圧を分割期間ｃで信号電極に印加する。また走査電極と３番目のビットとの不一致数が０のときは−ＶＹ３、１のときは−ＶＹ１、２のときはＶＹ１、３のときはＶＹ３を分割期間ｄ・ｅで信号電極に印加し、走査電極と最下位ビットとの不一致数に対しては上記と同じ条件で同じ電圧を分割期間ｆで信号電極に印加するものである。
【０２１２】
そこで、図３２においては、始めに３つの走査電極Ｘ１・Ｘ２・Ｘ３が同時に選択され、その選択された走査電極Ｘ１・Ｘ２・Ｘ３の走査電圧波形は順にオフ・オフ・オンで、その走査電極Ｘ１・Ｘ２・Ｘ３上における信号電極Ｙ１との交点の表示データの最上位ビットは順にオフ・オフ・オンであり、両者を順に対比すると不一致数は０となり、最初の期間ｔ１のうちの最初の分割期間ａ・ｂに−ＶＹ６の電圧が信号電極Ｙ１に印加されている。
【０２１３】
次に上位から２番目のビットはオフ・オン・オフで走査電極Ｘ１・Ｘ２・Ｘ３のオフ・オフ・オンと対比して不一致数は２でＶＹ４の電圧が分割期間ｃに印可され、また２番目のビットはオン・オフ・オフで不一致数は２でＶＹ１が分割期間ｄ・ｅに、さらに最下位のビットはオフ・オン・オフで不一致数は２でＶＹ１が印加されている。他の信号電極Ｙ２〜Ｙｍについても同様の要領で重み付けした電圧が同時に印加される。
【０２１４】
このようにして次の期間ｔ２〜ｔ４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ１〜Ｙｍに同時に印可されて、走査電極Ｘ１・Ｘ２・Ｘ３の選択が終了し、次いで走査電極Ｘ４・Ｘ５・Ｘ６が選択されて上記と同様の要領で信号電極Ｙ１〜Ｙｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ１・Ｘ２・Ｘ３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０２１５】
上記のように信号電極への印加電圧の電圧値と時間とを適宜組み合わせることよって所望の階調表示を行うことができるもので、特に階調数の多い場合でも少ない電圧レベルで階調表示を行うことが可能となる。
【０２１６】
なお前記実施の形態１１において既に述べたように前記の電圧比は必ずしも厳密に前述の条件に設定しなくともよく、また期間ｔ１〜ｔ４や分割した期間ａ〜ｆも必ずしも厳密に等分に分割しなくてもよい。また上記の分割した期間ａ〜ｆの順番を適宜入れ替えてもよい。
【０２１７】
（実施の形態１６）
上記実施の形態１５においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０２１８】
図３４はその一例を示すもので、上記図３２における期間ｔ１〜ｔ４を前記実施の形態２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２１９】
また図には省略したが、上記実施の形態１５においても前記実施の形態１４における図３０や図３１の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【０２２０】
（実施の形態１７）
上記実施の形態１１〜１６は信号電極に表示データのビットに対する重み付け、即ち信号電極に印加する電圧レベルを変えて階調表示を行うようにしたが、走査電極に重み付けをする、即ち走査電極に印加する電圧レベルを変えて階調表示を行うこともできる。
【０２２１】
図３５は走査電極に印加する電圧レベルを表示データのビットに応じて変えて実施の形態１１と同様に前記図２２の表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図である。
【０２２２】
走査電極は実施の形態１１の場合と同様に順次３本ずつ選択し、各走査電極には表示データの上位ビットに対してはＶＸ４または−ＶＸ４を、中央ビットに対してはＶＸ２または−ＶＸ２を、下位ビットに対してはＶＸ１または−ＶＸ１を、それぞれ印加するようにしたもので、ＶＸ１：ＶＸ２：ＶＸ４は１：２：４の開係に設定されている。
【０２２３】
一方、信号電極Ｙ１…には、走査電極Ｘ１・Ｘ２・Ｘ３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−ＶＹ３を、１のときは−ＶＹ１を、２のときはＶＹ１を、３のときはＶＹ３を、それぞれ印加するようにしたもので、ＶＹ１：ＶＹ３は１：３の開係に設定されている。
【０２２４】
前記実施の形態１１のように信号電極側の電圧レベルを増やす代わりに、本実施の形態のように走査電極側の電圧レベルを増やすようにすると、信号電極に印加する電圧のレベル数を大幅に減らすことができ、信号電極側のドライバの回路構成を簡略化できる等の利点がある。
【０２２５】
（実施の形態１８）
上記実施の形態１７においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。図３６、図３７、図３８はその一例を示す。
【０２２６】
図３６は上記図３５における期間ｔ１〜ｔ４を前記実施の形態１２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２２７】
図３７は表示データのビット毎に、すなわち前記実施の形態における４つの期間ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたものである。
【０２２８】
すなわち上記図３５における４つの期間ｔ１〜ｔ４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして他の分割期間ｂに対してのフイールドｆ２および分割期間ｃに対してのフイールドｆ３が終わるまでを、１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２２９】
図３８は更に細分化して分割期間ａ・ｂ・ｃ毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２３０】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
【０２３１】
（実施の形態１９）
前記実施の形態１７においても実施の形態１３と同様に選択期間の分割数を増やして印加電圧レベル数を少なくすることができる。
【０２３２】
図３９はその一例を示すもので、前記図３５における各期間ｔ１〜ｔ４を前記図２８と同様に１フレームＦ内で４つに分けて始めの２つの分割期間を上位ビットに対する印加時間に、他の分割期間をそれぞれ中間ビットおよび下位ビットに対する印加時間としたものである。なお本実施の形態において印加電圧の関係は、ＶＸ１：ＶＸ２＝１：２、ＶＹ１：ＶＹ３＝１：３に設定されている。
【０２３３】
（実施の形態２０）
上記実施の形態１９においても選択期間を１フレームＦ内で複数回に分けて実行することができる。図４０、図４１、図４２はその一例を示すものである。
【０２３４】
図４０は上記図３９における各期間ｔ１〜ｔ４を前記図２５と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２３５】
図４１は前記実施の形態における４つの期間ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたもので、図３９における４つの期間ｔ１〜ｔ４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして次の分割期間ａに対してのフイールドｆ２と、分割期間ｂに対してのフイールドｆ３、および分割期聞ｃに対してのフイールドｆ４が終わるまでを１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２３６】
図４２は上記図４１の選択期間を更に細分化して分割期間毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２３７】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
【０２３８】
（実施の形態２１）
前記実施の形態１５のように電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行う場合においても前記実施の形態１６と同様に信号電極側の電圧レベルを増やす代わりに走査電極側の電圧レベルを増やすことによって実施の形態１５と同様に駆動させることができる。
【０２３９】
図４３はその一例を示す。本例は走査電極への印加電圧レベルとして、前記図１３における表示データの上位２つのビットに対してはＶＸ４または−ＶＸ４を、また下位２つのビットに対してはＶＸ１または−ＶＸ１を、それぞれ用いるようにしたもので、ＶＸ１：ＶＸ４は１：４の開係に設定されている。
【０２４０】
一方、信号電極Ｙ１…には、走査電極Ｘ１・Ｘ２・Ｘ３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−ＶＹ３を、１のときは−ＶＹ１を、２のときはＶＹ１を、３のときはＶＹ３を、それぞれ印加するようにしたもので、ＶＹ１：ＶＹ３は１：３の関係に設定されている。
【０２４１】
（実施の形態２２）
上記実施の形態２１においても選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０２４２】
図４４はその一例を示すもので、上記図４１における各期間ｔ１〜ｔ４を前記図２４と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。本例においても、前記実施の形態と同様に更に細分化して駆動させることができる。
【０２４３】
また図には省略したが、上記実施の形態２１においても前記実施の形態２０における図４１や図４２の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【０２４４】
なお以上の各実施の形態は走査電極を同時に３本ずつ選択する場合を例にして説明したが、前述の考え方に準じて同様の要領で走査電極を２本もしくは４本以上同時に選択して所望の階調数の階調表示を行わせることができる。例えば６本の走査電極を同時に選択する場合の一例を示すと、１フレーム期間の間にｔ１〜ｔ８の８つに区分した選択期間を設け、同時に選択される６つの走査電極Ｘ１〜Ｘ６の各選択期間ｔ１〜ｔ８に下記表のような電圧を印加する。
【０２４５】
【表５】
なお非選択期間には０ボルトを印加する。上記のようにして各走査電極Ｘ１〜Ｘ６に所定の走査電圧を印加して行き、それと同時に各信号電極には前記の各実施の形態と同様の要領で所定の信号電圧を印加すればよい。
【０２４６】
さらに走査電極に印加する電圧の波形も前記各実施の形態に限らず、例えば図４８の（ａ）・（ｂ）もしくは図３の（ａ）・（ｂ）のいずれかに変更したり、あるいはそれ等のパルス波形を適宜選択し、もしくは配列順序を適宜入れ替えて使用してもよく、同時に選択される走査電極への印加波形が互いに混同することなく区別して駆動することができればよい。
【０２４７】
また前述のように順次複数本の走査電極を同時に選択し、かつその選択期間を１フレームの中で複数回に分けて駆動することは、ＭＩＭ素子等の非線形素子を使った液晶素子等を駆動する場合にも適用できる。
【０２４８】
以上説明したように上記実施の形態による液晶素子等の駆動方法および表示装置は、順次複数本の走査電極を同時に選択し、かつ１選択期間を複数の期間に分割し、その各分割した選択期間に、所望の表示データに応じて重み付けをした電圧を印加して階調表示を行うようにしたから、画素に選択電圧が印加されない時間が長くなってコントラストが低下したり、繰り返し周期が長くなってチラツキを生じたり、あるいは印加電圧波形のなまりによるクロストークの発生等が防止され、良好に階調表示を行うことができる。また階調数のわりに印加電圧レベル数を少なくすることが可能であり、ドライバ等の駆動手段を構造簡単に構成できるとともに、信頼性および表示性能に優れた液晶素子等の駆動方法および表示装置を提供できる等の効果がある。
【図面の簡単な説明】
【図１】本発明による液晶素子等の駆動方法の一実施の形態を示す印加電圧波形図。
【図２】液晶素子等の概略構成および表示データを示す説明図。
【図３】走査電極に印加する走査電圧波形の説明図。
【図４】駆動回路の一実施の形態を示すブロック図。
【図５】走査電極ドイバのブロック図。
【図６】信号電極ドライバのブロック図。
【図７】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図８】仮想電極を用いて駆動する場合の要領および表示データの説明図。
【図９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１０】パルス幅変調による階調表示の説明図。
【図１１】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１２】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１３】仮想電極の配置構成および表示データの説明図。
【図１４】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１５】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１６】仮想電極の配置構成および表示データの説明図。
【図１７】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１８】仮想電極の配置構成および表示データの説明図。
【図１９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２０】本発明による液晶素子等の駆動方法の他の実施の形態を示す信号電極への印加電圧波形の説明図。
【図２１】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２２】電極の配置構成および表示データの説明図。
【図２３】上記実施の形態における信号電極への印加電圧波形図。
【図２４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図２５】上記実施の形態における信号電極への印加電圧波形図。
【図２６】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２８】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２９】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３０】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３２】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３３】電極の配置構成および表示データの説明図。
【図３４】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３５】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３６】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３８】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４０】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４２】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４３】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４５】従来の液晶素子等の駆動方法の一例を示す印加電圧波形図。
【図４６】表示パターンの説明図。
【図４７】従来の液晶素子等の駆動方法の他の例を示す印可電圧波形図。
【図４８】走査電極への印加電圧波形の説明図。
【発明の属する技術分野】
本発明は例えば液晶表示パネル等の液晶素子の駆動方法と駆動回路および表示装置に関する。
【背景技術】
従来、上記のような液晶素子の駆動方法の１つとして、電圧平均化法によるマルチプレクス駆動が知られている。
【０００２】
（従来例１）
図４５は図４６に示すような単純マトリックス型の液晶素子等を電圧平均化法によりマルチプレクス駆動する場合の従来の駆動方法の一例を示す印加電圧波形図であり、図４５の（ａ）・（ｂ）はそれぞれ走査電極Ｘ１・Ｘ２に印加する電圧波形、同図（ｃ）は信号電極Ｙ１に印加する電圧波形、同図（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【０００３】
本例は走査電極Ｘ１、Ｘ２‥‥Ｘｎを１ラインずつ順次選択して走査電圧を印加すると共に、その選択された走査電極上の各画素がオンかオフかによって、それに応じた信号電圧を各信号電極Ｙ１、Ｙ２‥‥Ｙｍに印加することによって駆動するものである。
【０００４】
ところが、上記のように走査電極を１ラインずつ選択して駆動するものは、駆動電圧を比較的高くしないと良好な表示が得られない等の不具合がある。
【０００５】
（従来例２）
そこで上記の駆動電圧を低くするために、順次複数本の走査電極を同時に選択して駆動する方法が提案されている（例えば、Ａ１ＧＥＮＥＲＡＬＩＺＤ ＡＤＤＲＥＳＳＩＮＧ ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＲＭＳ ＲＥＳＰＯＮＤＩＮＧ ＭＡＴＲＩＸ ＬＣＤＳ，１９８８ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＤＩＳＰＬＡＹＲＥＳＥＡＲＣＨ ＣＯＮＦＥＲＥＮＣＥ Ｐ８０〜８５参照）。
【０００６】
図４７は上記のように順次複数本の走査電極を同時に選択して駆動する従来の駆動方法の一例を示す印加電圧波形図であり、同図（ａ）は走査電極Ｘ１・Ｘ２・Ｘ３に印加する走査電圧波形、同図（ｂ）は走査電極Ｘ４・Ｘ５・Ｘ６に印加する走査電圧波形、同図（ｃ）は信号電極Ｙ１に印加する信号電圧波形、同図（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【０００７】
本例は走査電極を順次３ラインずつ同時に選択して前記図４６に示すような表示を行うようにしたものである。即ち、最初に３つの走査電極Ｘ１・Ｘ２・Ｘ３を選択して、それ等の走査電極Ｘ１・Ｘ２・Ｘ３に図４７の（ａ）に示すような走査電圧を印加し、同時に各信号電極Ｙ１〜Ｙｍに後述する所定の信号電圧を印加する。次いで図４６において走査電極Ｘ４・Ｘ５・Ｘ６を選択して、それ等の電極に上記と同様に図４７の（ｂ）のような走査電圧を印加すると同時に各信号電極Ｙ１〜Ｙｍに信号電圧を印加する。そして図４６における全ての走査電極Ｘ１〜Ｘｎが選択されるまでを１フレームとし、これを順次繰り返すものである。
【０００８】
上記の各走査電圧波形は、同時に選択される走査電極の数を、ｈとしたとき、２ｈのパルスパターン数の波形か用いられ、本例においては、ｈ＝３で、２ｈ＝２３＝８のパルスパターン数の波形が用いられている。
【０００９】
例えば同時に選択される３つの走査電極Ｘ１・Ｘ２・Ｘ３に印加する電圧のオン・オフパターンは、オンを１、オフを０として下記表のように現すことができる。
【００１０】
【表１】
【００１１】
そこで、配列を適宜人れ替えて周波数成分の片寄りをなくすようにしたのが、同図（ｂ）の波形であり、上記図４７の従来例では、この波形を用いたものである。
【００１２】
一方、各信号電極Ｙ１〜Ｙｍに印加する信号電圧は、走査電圧と同じパルスパターン数で、かつ各パルスの電圧レベルは、選択された走査電極上のオン・オフに応じた大きさの電圧を印加するようにしたもので、例えば本例においては同時に選択される走査電極Ｘ１・Ｘ２・Ｘ３に印可される走査電圧波形が正のパルスのときをオン、負のパルスのときをオフとし、表示データのオン・オフをパルス毎に対比し、不一致の数に応じて信号電圧波形を設定するようにしたものである。
【００１３】
即ち、図４７においては不一致の数が０のときは−ＶＹ２、１のときは−ＶＹ１、２のときはＶＹ１、３のときはＶＹ２パルス電圧を印加するようにしたものである。なお上記のＶＹ１とＶＹ２電圧比は、ＶＹ１：ＶＹ２＝１：３、となるように設定されている。
【００１４】
具体的には、図４７における走査電極Ｘ１・Ｘ２・Ｘ３への印加電圧波形において、ＶＸ１の電圧を印加するときをオン、−ＶＸ１の電圧を印加するときをオフとし、図４６の画素の表示は黒丸印をオン、白丸印をオフとすると、図４６における信号電極Ｙ１と走査電極Ｘ１・Ｘ２・Ｘ３との交差する画素の表示は順にオン・オン・オフであり、これに対して各走査電極Ｘ１・Ｘ２・Ｘ３に印加される電圧の最初のパルスパタ−ンは、それぞれオフ・オフ・オフである。その両者を順に対比して不一致の数は２であるから、信号電極Ｙ１の最初のパルスパターンには、図４７の（ｃ）に示すように電圧ＶＹ１が印加されている。
【００１５】
また各走査電極Ｘ１・Ｘ２・Ｘ３に印加される電圧の２番目のパルスパターンは、それぞれオフ・オフ・オンであり、前記の画素表示オン・オン・オフと順に対比すると、すべてが不一致であり不一致数は３であるから、信号電極Ｙ１の２番目のパルスには電圧ＶＹ２が印加されている。同様の要領で、３番目のパルスにはＶＹ１、４番目のパルスには−ＶＹ１が印加され、以下、−ＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ１の順で印加されている。
【００１６】
また次の３つの走査電極Ｘ４〜Ｘ６が選択されて、その各走査電極Ｘ４〜Ｘ６に図４７の（ｂ）に示す電圧が印加される際には、その各走査電極Ｘ４〜Ｘ６と信号電極との交差する画素のオン・オフ表示と、上記各走査電極Ｘ４〜Ｘ６への印加電圧の各パルスパターンのオン・オフとの不一致に応じた電圧レベルの信号電圧が、図４７の（ｃ）のように印加される。
【００１７】
なお上記例では、走査電圧波形の正の選択パルスを１、負の選択パルスを−１、各画素の表示がオンのときを−１、オフのときを１とし、その一致数と不一致数の差で信号電圧波形を設定したが、いずれを１または−１としてもよく、また一致数と不一致数の差を算定することなく、一致数もしくは不一致数のみで信号電圧波形を設定することもできる。
【００１８】
上記のように、順次複数本の走査電極を同時に選択して駆動する手法は、前記の図４５に示すような１ラインずつ選択して駆動する方法と同じオン／オフ比を実現した上で、駆動電圧を低く抑えることができる利点がある。
【００１９】
次に、上記のように順次複数本の走査電極を同時に選択して駆動する手法の一般的な要件や要領および手順等を、順を追って説明する。
【００２０】
Ａ．要件
ａ）Ｎ本の走査電極をＮ／ｈのサブグループに分割する。
ｂ）各々サブグループはｈ本のアドレスラインを持つ。
ｃ）ある時刻において信号電極は、ｈビットワード（ｈ−ｂｉｔｗｏｒｄ）から構成される。
【００２１】
ｄｋ＊ｈ ＋ １、ｄｋ＊ｈ ＋ ２‥‥ ｄｋ＊ｈ ＋ ｈ；ｄｋ＊ｈ ＋ ｊ＝０または１
ここで、０≦ｋ≦（Ｎ／ｈ）−１（ｋ：サブグループ）
すなわち１列の表示データは、
ｄ１、ｄ２、‥‥ｄｈ ・・・・・第０サブグループ
ｄｈ ＋１、ｄｈ ＋２‥‥ｄｈ ＋ ｈ ・・・第１サブグループ
ｄＮ− ｈ ＋１、ｄＮ− ｈ ＋２‥‥ｄＮ− ｈ ＋ ｈ
・・・・・第Ｎ／ｈ−１サブグループとなる。
【００２２】
ｄ）走査電極の選択パターンは、次式に示す周期２ｈのビットワードパターンである。
【００２３】
ａｋ＊ｈ＋１、ａｋ＊ｈ＋２‥‥ａｋ＊ｈ＋ｈ；ａｋ＊ｈ＋Ｊ＝０または１
Ｂ．要領
（１）１つのサブグループは同時に選択される。
（２）走査電極の選択パターンとして、ｈビットワードが１つ選ばれる。
（３）走査電圧は、ロジック０に対し−Ｖｒ、ロジック１に対し十Ｖｒ、非選択時は０ボルト、とする。
（４）選択されたサブグループの走査電極と信号電極は、ビット対ビットで比較される。
（５）走査電極と信号電極のパターンの不一致の数ｉを決める。
【００２４】
【数１】
（７）以上のような手法に基づいて、それぞれ信号電圧を決める（同時、並列的に）。
（８）以上のようにして求められた走査電圧および信号電圧は、時間間隔△ｔ０の間だけ、ディスプレイに印加される。ただし、△ｔ０は最小パルス順である。
（９）新しい走査電極選択パターンが選択され、上記（４）〜（６）を再び計算し、次の信号電圧を決める。これも時間間隔△ｔ０だけ印加される。
（１０）１サイクル（周期）は２ｈ個すべての走査電極選択パターンが各サブグループにすべて表れ、Ｎ／ｈのサブグループが選択されて終了する。
【００２５】
１サイクル＝△ｔ・２ｈ・（Ｎ／ｈ）
Ｃ．分析
ｉ個の不一致（ミスマッチ）がある場合の走査電極選択パターンについて考える。
【００２６】
ｈビットワード長の走査電極選択パターンが同じｈビットワード長のデータパターンとｉビットだけ不一致となる場合の数は、
ｈＣ１＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝＝Ｃｉ
通り存在する。
【００２７】
例えばｈ＝３、走査電極選択パターン＝（０，０，０）の場合を考えると、下記の表のようになる。
【００２８】
【表２】
【００２９】
ピクセルに印加される瞬時電圧の振幅ＶｐｉＸｅＬは、走査電圧をＶｒｏｗ、信号電圧をＶｃｏｌｕｍｎとすると、
ＶｐｉｘｅＬ＝（Ｖｃ ｏｌｕｍｎ−Ｖｒｏｗ）
または（Ｖ＝ｒｏｗ−Ｖｃ ｏｌｕｍｎ）
ここで、
Ｖｒｏｗ＝±Ｖｒ
Ｖｃ ｏｌｕｍｎ＝Ｖ（ｉ）
であれば、
ＶｐｉｘｅＬ＝十Ｖｒ−Ｖ（ｉ）または−Ｖｒ−Ｖ（ｉ）
である。
【００３０】
Ｖｒｏｗ＝±Ｖｒ
Ｖｃ ｏｌｕｍｎ＝±Ｖ（ｉ）
であれば、
ＶｐｉｘｅＬ＝Ｖｒ−Ｖ（ｉ）、Ｖｒ十Ｖ（ｉ）、−Ｖｒ−Ｖ（ｉ）
または−Ｖｒ十Ｖ（ｉ）
すなわち、
ＶｐｉＸｅＬ＝｜Ｖｒ−Ｖ（ｉ）｜または｜Ｖｒ十Ｖ（ｉ）｜
となる。
【００３１】
従って、ピクセルに印加される具体的振幅は、
選択行で −（Ｖｒ十Ｖ（ｉ））または（Ｖｒ−Ｖ（ｉ））
非選択行で Ｖ（ｉ）
である。（Ｖ（ｉ）を両極性と考えると、前記の文献のような記述となる。）
一般に、ピクセルに印加される電圧は、
オン・ピクセルではできる限り大きく
オフ・ピクセルではできる限り小さく
することが、高い選択比を実現する上で望ましい。
それゆえ、オンのとき、
｜Ｖｒ十Ｖ（ｉ）｜はオン・ピクセルに有利に働き、
｜Ｖｒ−Ｖ（ｉ）｜はオン・ピクセルに不利に働く。
【００３２】
オフのとき、
｜Ｖｒ−Ｖ（ｉ）｜はオフ・ピクセルに有利に働き、
｜Ｖｒ十Ｖ（ｉ）｜はオフ・ピクセルに不利に働く。
【００３３】
ここで、オンに対する有利とは、実効電圧を上昇させ、オンに対する不利とは、実効電圧を下降させる方向に作用する。
【００３４】
ｈビットの中からｉ個選択する組み合わせの数は、
Ｃｉ＝ｈＣｉ＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝
であり、ｉ個と不一致とすれば、これはｈビット中、ｉビットが不一致となる場合の数であり、
その不一致数は各レベルでｉ個であるので、仝体の不一致数（総ミスマッチ）は、ｉ・Ｃｉ個である。
【００３５】
これらは、ｈビットにまたがって分布しているので、ピクセル当り（１ビット当り）の平均不一致数Ｂｉは、
Ｂｉ＝ｉ・Ｃｉ／ｈ（個／ピクセル）
である。
【００３６】
また、不一教数の増加に従って信号電圧Ｖ（ｉ）のレベルを増加するとすると、
ＶｐｉｘｅＬ＝Ｖｒｏｗ−Ｖｃ ｏｌｕｍｎ
は、不一致数が増加するに従って減少する。
【００３７】
注目のオン・ピクセルに対して、不一致を不利に働くと考えると、不一致数は、不利な電圧（信号電圧）の数を与える。
【００３８】
従って、１ピクセル当たりの（平均で）不利な電圧の数は、
Ｂｉ＝ｉ・Ｃｉ／ｈ
となる。
【００３９】
ところで、Ｃｉのうちｉ／ｈが不利であるので、残り、すなわち
Ａｉ＝｛（ｈ−ｉ）／ｈ｝・Ｃｉ
は有利に働く。また、
｛（ｈ−ｉ）／ｈ｝・Ｃｉ十（ｉ／ｈ）・Ｃｉ＝（ｈ／ｈ）Ｃｉ＝Ｃｉ
であり、
である。
【００４０】
以上をまとめると、
Ｖｏｎ（ｒ，ｍ，ｓ）＝｛（Ｓ１十Ｓ２十Ｓ３）／Ｓ４｝１／２
ＶＯＦＦ（ｒ，ｍ，ｓ）＝｛（Ｓ５十Ｓ６十Ｓ７）／Ｓ４｝１／２
となる。なお、
【００４１】
【数２】
また、
【００４２】
ところが、上記従来例２のように順次複数本の走査電極を同時に選択して駆動する場合には、走査電極および信号電極に印加するパルス幅が、同時に選択する走査電極の数が増加するに従って狭くなり、波形のナマリによるクロストークが増大し画質が悪くなる等の間題があり、特にパルス幅の変調等による階調表示を行う場合には、深刻となる。
【００４３】
本発明は上記のように順次複数本の走査電極を同時に選択して駆動する場合にも良好に階調表示を行うことのできる液晶素子等の駆動方法と駆動回路および表示装置を提供することを目的とする。
【００４４】
【課題を解決するための手段】
本発明に記載の液晶装置の駆動方法は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置の駆動方法において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、前記走査電極を同時に選択する走査電圧の波形を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の選択期間に区分し、区分されたそれぞれの期間に、前記走査電圧を前記同時に選択される走査電極に印加し、
表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電極に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、前記表示すべきデータは、前記１フレームにおいて一定の値であって、複数のフレームを１つのブロックとし、ブロック単位で階調表示を行うことを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記サブグループ内の前記走査電極として仮想走査電極を含め、該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなるようにすることを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動方法は、前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする。
【００４５】
また、本発明に記載の液晶装置は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極が同時に選択され、同時に選択された前記走査電極に走査電圧が印加され、前記走査電極を同時に選択する走査電圧の波形が、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加され、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧の波形が、前記同時に選択される前記走査電極に印加され、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧の波形に応じた値との一致数と不一致数に対応する信号電圧が前記信号電極に印加され、前記表示すべきデータは、前記１フレームにおいて一定の値であって、複数のフレームを１つのブロックとし、ブロック単位で階調表示が行われることを特徴とする。
また、本発明に記載の液晶装置は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧が前記信号電極に印加されることを特徴とする。
また、本発明に記載の液晶装置は、前記サブグループ内の前記走査電極として仮想走査電極が含められ、該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなっていることを特徴とする。
また、本発明に記載の液晶装置は、前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする。
また、本発明に記載の液晶装置は、前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする。
また、本発明に記載の液晶装置は、前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする。
【００４６】
また、本発明に記載の液晶装置の駆動回路は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置の駆動回路において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、前記走査電極を同時に選択する走査電圧の波形を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧を前記同時に選択される前記走査電極に印加し、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、前記表示すべきデータは、前記１フレームにおいて一定の値であって、複数のフレームを１つのブロックとし、ブロック単位で階調表示を行うことを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記サブグループ内の前記走査電極として仮想走査電極を含め、該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなるようにすることを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする。
また、本発明に記載の液晶装置の駆動回路は、前記走査電極に印加される前記
走査電圧の波形は、直交関数系の中から選択されることを特徴とする。
【００４７】
本発明による液晶素子等の駆動方法は、走査電極を有する基板と、信号電極を有する基板との間に液晶層を介在させてなる液晶素子を、順次同時に複数本の走査電極を選択してマルチプレクス駆動する液晶素子等の駆動方法において、上記の選択期間を複数の期間に区分し、その区分した選択期間に、所望の表示データに応じた重み付けをした電圧を印加して階調表示を行うことを特徴とする。
上記のような駆動方法を採用することによって、順次複数本の走査電極を同時に選択してマルチプレクス駆動する場合にも、クロストーク等が発生が少なく良好な階調表示を行わせることが可能となる。
【００４８】
また本発明による液晶素子等の駆動回路は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の駆動回路において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送して、上記の表示データに応じた所望の階調表示を行わせるように構成したことを特徴とする。
上記のような駆動回路を用いることによって、前記のような階調表示を簡単・確実に実行させることが可能となる。
【００４９】
さらに本発明による表示装置は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の表示装置において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送する駆動回路を備え、上記の選択期間を複数個に区分し、その各区分した選択期間に、上記の駆動回路により所望の表示データに応じて重み付けをした信号電圧を信号電極に印加して階調表示を行わせるようにしたことを特徴とする。
上記のように構成することによって、クロストーク等が発生するおそれが少なく、良好に階調表示を行わせることのできる表示装置を提供することが可能となる。
【００５０】
【発明の実施の形態】
以下、図に示す実施の形態に基づいて本発明による液晶素子等の駆動方法と駆動回路および表示装置を具体的に説明する。
【００５１】
（実施の形態１）
図１は本発明による液晶表示素子等の駆動方法の一実施の形態を示す印加電圧波形図であり、同図（ａ）は走査電極Ｘ１・Ｘ２・Ｘ３に印加される電圧波形、（ｂ）は走査電極Ｘ４・Ｘ５・Ｘ６に印加される電圧波形、（ｃ）は信号電極Ｙ１に印加される電圧波形、（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【００５２】
本実施の形態は順次３つの走査電極を同時に選択して図２に示すような表示を行ったものである。
【００５３】
同時に選択される走査電極への印加電圧波形としては、前記図４８の（ａ）もしくは（ｂ）に示す波形を用いることもできるが、本実施の形態においては上記図１の（ａ）に示す波形を用いている。
【００５４】
前記図４８の（ａ）もしくは（ｂ）に示すようなビットワードパターンに対応した電圧波形を用いる場合には、各パルス幅が狭くなる不具合があり、特に同時に選択する走査電極の数が増加すると、前記のビットワードパターンの数は指数関数的に増大し、それに伴って必然的に各パルス幅が狭くなり、実際に画素に印加される際には、いわゆるナマリによるクロストークが生じるおそれがある。しかも本実施の形態はもとより後述する実施の形態のようにパルス幅の変調による階調表示を行う場合には、パルス幅が更に狭くなってクロストークの発生原因となる。
【００５５】
そこで、本実施の形態においては、以下の要領で走査電極への印加電圧波形を設定してパルス幅が広くなるようにしたものである。
【００５６】
走査電極への印加電圧波形は、
▲１▼．各走査電極が区別できること
▲２▼．各走査電極に加わる周波数成分が大きく異ならないこと
▲３▼．１フレームあるいは数フレーム内での交流性が保証されること
などを考慮して決める。
【００５７】
即ち、ナチュラルバイナリ、ウォルシュ、アダマール等の直交関数系の中から上記条件を考慮して印加電圧のパターンを適宜選択することである。
【００５８】
このうち上記の項目▲１▼は絶対条件である。特に項目▲１▼を満足するためには、各走査電極への印加電圧波形が互いに直交するように決める。
【００５９】
上記の要件を考慮して決定したのが、図３の（ａ）および（ｂ）に示す印加電圧波形であり、図３の（ａ）の印加電圧波形は、
Ｘ１：４＊△ｔ０
Ｘ２：４＊△ｔ０、２＊△ｔ０
Ｘ３：２＊△ｔ０
という異なる周波数成分を含んでいる。
【００６０】
また図３の（ｂ）に示す印可電圧波形は、
Ｘ１：４＊△ｔ０、２＊△ｔ０
Ｘ２：４＊△ｔ０、２＊△ｔ０
Ｘ３：６＊△ｔ０、２＊△ｔ０
という異なる周波数成分を含んでいる。
【００６１】
前記図４８の（ａ）・（ｂ）に示す波形の最も短いパルス幅は△ｔ０であったのに対し、上記図３の（ａ）・（ｂ）の波形の最も狭いパルス幅△ｔは２△ｔ０であり、２倍に拡大できる。このようにパルス幅を広くすることによって波形のナマリの影響を少なくすることができ、クロストークを減少させることができると共に、同時に選択する走査電極の数を増大させることが可能となる。なお図３の（ａ）・（ｂ）に示す波形は一例であって適宜変更できると共に、走査電極の選択順序や各走査電極に印加するパルスパターンの配列順序等は直交関数の性質を利用して適宜変更できる。
【００６２】
前記図１の（ａ）及び（ｂ）に示す本実施の形態の走査電圧波形は上記図３の（ｂ）の波形を基にして同時に選択される３つの走査電極への印加電圧波形を構成したものである。また本実施の形態においては選択期間を１フレームＦ内でｔ１、ｔ２、ｔ３、ｔ４の４回に分けて駆動するようにした例を示す。
【００６３】
一方、信号電極Ｙ１〜Ｙｍには、図１の（ｃ）に示すように上記の分けた各選択期間ｔ１、ｔ２、ｔ３、ｔ４を更に複数の期間に分割し、その各分割した期間に、所望の表示データに応じて重み付けをした電圧を印加している。
【００６４】
即ち、本実施の形態においてはｔ１の期間を２等分してａとｂの２つの期間に分け、４階調表示を２進法により２ビットで表した前記図２に示す表示データに基づいてビット毎に所定の重み付けをした信号電圧を、上位ビットについては期間ａに、下位ビットについてはｂ期間にそれぞれ印加するようにしたものである。
【００６５】
具体的には、走査電極に電圧ＶＸ１を印加するときをオン、電圧−ＶＸ１を印加するときをオフとし、表示デークは０をオフ、１をオンとして、同時に選択される走査電極のオン・オフと表示データのオン・オフとをビット毎に順に対比して不一致数を算定し、上位ビットについては、不一致数が３のときはＶＹ４、２のときはＶＹ２、１のときは−ＶＹ２、０のときは−ＶＹ４それぞれ印加し、下位ビットについては、不一致数が３のときはＶＹ３、２のときはＶＹ１、１のときは−ＶＹ１、０のときは−ＶＹ３をそれぞれ印加するようにしている。なお各電圧レベルの関係は、２＊ＶＹ１＝ＶＹ２、２＊ＶＹ３＝ＶＹ４、２＊ＶＹ１＝ＶＹ３−ＶＹ１、２＊ＶＹ２＝ＶＹ４−ＶＹ２としている。
【００６６】
例えば、図１の（ｃ）においてｔ１の期間についてみると、走査電極Ｘ１、Ｘ２、Ｘ３に印加する選択パルスはオン、オン、オフの順番となり、信号電極Ｙ１と走査電極Ｘ１、Ｘ２、Ｘ３との各交点の画素の表示データは（００）（０１）（１０）で、上位ビットについてみるとオフ、オフ、オンとなり、比較すると不一致の数が３となり、信号電極Ｙ１には期間ａにおいて電圧ＶＹ４が印加されている。また下位ビットについてみるとオフ、オン、オフとなり、走査電極と比較すると不一致の数が１となり、ｂ期間においては電圧−ＶＹ１が印加されている。
【００６７】
このようにして、走査電極Ｘ１、Ｘ２、Ｘ３上の表示データを各信号電極Ｙ１〜Ｙｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた信号電圧が印加されるものである。
【００６８】
次に、走査電極Ｘ４、Ｘ５、Ｘ６を同時に選択してそれに対応した信号電極波形を信号電極に印加する。このようにして走査電極を３ラインずつ同時に選択しながら表示データに応じた信号電圧波形を信号電極に印加して行き全ての走査電極Ｘ１〜Ｘｎが走査し終わると、再び最初の走査電極Ｘ１、Ｘ２、Ｘ３に戻り、ｔ２、ｔ３、ｔ４の期間でも上記と同様の要領で順次所定の電圧を印加していく。そしてｔ１〜ｔ４の４つの期間が全ての走査電極Ｘ１〜Ｘｎについて走査し終わると１フレーームが終了し、次のフレームが繰り返される。なお本実施の形態ではフレーム毎に印加電圧の極性を交互に異ならせて、いわゆる交流駆動を行っている。
【００６９】
上記のように駆動することによってクロストーク等の少ない良好な階調表示を行わせることができるものである。
【００７０】
なお上記の期間ｔ１〜ｔ４に走査電極に印加する走査電圧波形の順番は全てのフレームについて若しくはフレーム毎に適宜入れ替えてもよく、また走査電極に印加する走査電圧波形として前記図３の（ａ）に示す波形もしくは前述の要件を満足する他の波形を用いることもできる。さらに例えば走査電極Ｘ１〜Ｘ３では図３の（ａ）に示す波形を用い、次の走査電極Ｘ４〜Ｘ６では図３の（ｂ）に示す波形を用いるというように同時に選択される走査電極毎に２種類の波形を交互に入れ替える、あるいは３種類以上の波形順番に入れ替えることもできる。また上記の期間ｔ１〜ｔ４の波形の入れ替えと同時に選択される走査電極毎の波形の入れ替えとを組み合わせることも可能である。
【００７１】
また上記の期間ｔ１〜ｔ４は本実施の形態のように各期間毎に分けて駆動する、あるいは１フレーム内に連続的に設けて駆動するようにしてもよいが、本実施の形態のように選択期間を１フレームＦで複数回に分けて駆動するよにすると、非選択期聞が短くなってコントラストを高めるこができる。この場合、上記実施の形態においては、選択期間をｔ１〜ｔ４の４回に分けて駆動するようにしたが、その分け回数は任意であり、例えば上記ｔ１〜ｔ４の期間を２回に分けて駆動したり、それ以上に分けて駆動することもできる。
【００７２】
さらに上記実施の形態では、走査電極を配列順序に従って同時に３本ずつ選択したが、その選択本数は適宜であり、また必ずしも配列順序に従うことなく選択することもできる。
【００７３】
以上に記載した変更は、後述する実施の形態をおいても同様に適用可能である。
【００７４】
次に上記のような駆動方法を実行させる駆動回路の構成例を図４〜図６に基づいて説明する。
【００７５】
図４は駆動回路の一例を示すブロック図であり、図において１は走査電極ドライバ、２は信号電極ドイバ、３はフレームメモリ、４は演算回路、５は走査デー発生回路、６はラッチである。
【００７６】
図５は走査電極ドライバのブロック図、図６は信号電極ドライバのブロック図であり、図５および図６において１１・２１はシフトレジスタ、１２・２２はラッチ、１３・２３はデコーダ、１４・２４はレベルシフタである。
【００７７】
上記の構成において、各走査電圧波形は、図４の走査データ発生回路５から発生する、正の選択か、負の選択か、あるいは非選択であるかのデータを発生させ、走査電極ドライバ１に転送する。
【００７８】
その走査電極ドライバ１では図５に示すように走査データ発生回路５からの走査データ信号Ｓ３を走査シフトクロック信号Ｓ５でシフトレジスタ１１に転送し、一走査期間における各走査電極のデータを転送した後ラッチ信号Ｓ６によって各データがラッチされ、各走査電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ１５で３つのスイレッチのうちの１つをオンさせて、正の選択のときはＶＸ１、負の選択のときは−ＶＸ１、非選択のときは０の電圧を選択された走査電極に出力する。
【００７９】
一方、各信号電圧波形は、フレームメモリ３からの同時に選択される３本の走査電極毎の表示データ信号Ｓ１を読みだし、その表示データ信号Ｓ１と走査データ信号Ｓ３から選択パルスデータをラッチし、表示データ信号Ｓ１と選択パルスデータ信号Ｓ４を演算回路４でデータ変換する。そのデータ変換は、前述の要領でなされ、信号電極ドライバ２に転送される。
【００８０】
その信号電極ドライバ２では図６に示すように演算回路４からのデータ信号Ｓ２をシフトクロック信号Ｓ７でシフトレ５ジスタ２１に転送し、一走査期間における各信号電極のデータを転送した後ラッチ信号Ｓ８によって各データがラッチされ、各信号電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ２５で８つのスイッチのうちの１つをオンさせて、ＶＹ４、ＶＹ３、ＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ２、ＶＹ３、−ＶＹ４の８つの電圧のいずれかの電圧を各信号電極に出力する。
【００８１】
上記のような駆動回路を用いることによって、前記のような駆動方法を簡単・確実に実行させることができる。
【００８２】
また前記のような表示素子等を有する表示装置に上記のような駆動回路を備え、前記のような駆動方法を実行させるようにすれば、クロストーク等の発生が少なく良好な階調表示を行うことのできる表示装置が得られるものである。
【００８３】
（実施の形態２）
上記実施の形態１においては、信号電極に表示データの各ビット毎に４種類の電圧の中から表示データに応じて１つを電圧選択して印加するようにしたが、仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減することができる。
【００８４】
図７は上記実施の形態１において仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減して駆動した本実施の形態による電圧波形図、図８は仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減する要領を示す説明図である。
【００８５】
本実施の形態は、例えば図８に示すように同時に選択される走査電極の次にＸｎ＋１、Ｘｎ＋２‥‥のような仮想電極を設け、例えば走査電極Ｘ１、Ｘ２、Ｘ３が選択されるときに、それと同時にＸｎ＋１も選択されると仮定し、実施の形態１と同様に走査電極に電圧ＶＸ１を印加するときをオン、電圧−ＶＸ１を印加するときをオフとし、表示データは０をオフ、１をオンとして不一致数を算定する。この場合、仮想電極の状態を適宜変えることによって不一致数が常に１か３になるようにする。
【００８６】
そして表示データの上位ビットでは不一致数が１のとき−ＶＹ２、不一致数が３のときＶＹ２を選択し、表示データの下位ビットでは不−致数が１のとき−ＶＹ１、不一致数が３のときＶＹ１を選択するものである。なお各電圧レベルの開係は、２＊ＶＹ１＝ＶＹ２とする。
【００８７】
上記図７は上記の要領で前記図２に示す表示を行ったもので、ｔ１の期間についてみると、走査電極Ｘ１、Ｘ２、Ｘ３および仮想電極Ｘｎ＋１に印加する選択パルスは順にオン、オン、オフ、オンとなり、信号電極Ｙ１と走査電極Ｘ１、Ｘ２、Ｘ３およびＸｎ＋１との各交点の画素の表示データは（００）（０１）（１０）（１１）で、上位ビットについてみるとオフ、オフ、オン、オンとなり、順に比較すると不一致の数が３で、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ１には期間ａにおいて電圧ＶＹ２が印加されている。
【００８８】
また下位ビットについてみるとオフ、オン、オフ、オンとなり、走査電極と比較すると不一致の数が１となり、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ１には期間ｂにおいて電圧−ＶＹ１が印加されている。
【００８９】
このようにして、走査電極Ｘ１、Ｘ２、Ｘ３およびＸｎ＋１上の表示データを各信号電極Ｙ１〜Ｙｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた電圧を印加していく。
【００９０】
次に、走査電極Ｘ４、Ｘ５、Ｘ６およびＸｎ＋２を同時に選択してそれに対応した信号電極波形を信号電極に印加する。
【００９１】
このようにして走査電極を３ラインと仮想電極１ラインずつ同時に選択しながらそれに対応した信号電極波形を信号電極に印加していき走査電極Ｘｎまで走査し終わると、再び最初の走査電極Ｘ１、Ｘ２、Ｘ３に戻り、ｔ２で示すパルスパターンで順番に走査していく。このようにして、ｔ１、ｔ２、ｔ３、ｔ４に示す各パルスパターンで４回走査することによって１フレーム期間を終了し、次のフレームで同様の操作が繰り返えされる。
【００９２】
上記のように仮想電極を設けることによって信号電極に印可加する電圧レベルの数を実施の形態１の場合よりも少なくできるものである。
【００９３】
なお上記のように仮想電極を設けることによって信号電極に印加する電圧レベルの数を減少させることは、後述する各実施の形態にも適用できる。
【００９４】
また本実施の形態および後述する各実施の形態においても、前記実施の形態１と同様の駆動回路を用いることができる。その場合、前記図４における演算回路４は各実施の形態に応じてデータ処理を行う構成とし、また図５の走査電極ドライバおよび図６の信号電極ドライバの電圧レベルは各実施の形態に応じて設け、アナログスイッチ１５・２５でいずれかの電圧レベルを選択するように構成すればよい。
【００９５】
例えば本実施の形態においては、前記図４における演算回路４および図５の走査電極ドライバは実施の形態１と同様とし、図６の信号電極ドライバは実施の形態１においてはＶＹ４、ＶＹ３、ＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ２、−ＶＹ３、−ＶＹ４の８つの電圧レベルを設けたが、本実施の形態においてはＶＹ２、ＶＹ１、−ＶＹ１、−ＶＹ２の４つの電圧レベルを設けるだけでよい。
【００９６】
（実施の形態３）
上記各実施の形態は表示データに応じて電圧値を変えて階調表示を行ったが、パルス幅を変えることによって階調表示を行うこともできる。
【００９７】
図９はパルス幅変調による階調表示を行った実施の形態の印加電圧波形図である。
【００９８】
先ずパルス幅変調による階調表示を行う場合の一般的な手順等について説明する。
【００９９】
一般に、パルス幅変調による階調表示を行うに当たっては、前記パルスの時間幅△ｔを、ｆ個の不等間隔の時間幅に分割
する。
【０１００】
△ｔｑ＝２ｑ−１／（２ｆ−１）（ｆは階調のビット数）
例えば、ｆ＝２のときは、２２＝４階調であり、時間幅は図１０に示すように
△ｔ１＝（１／３）△ｔ０、△ｔ２＝（２／３）△ｔ０に分割する。
【０１０１】
次に、各データをｆビットに分割（ｆビットで表現）する。
【０１０２】
ｄ１＝（ｄ１，ｆ、ｄ１，ｆ−１・・・ｄ１，１）
ｄ２＝（ｄ２，ｆ、ｄ２，ｆ−１・・・ｄ２，１）
：
ｄｈ＝（ｄｈ，ｆ、ｄｈ，ｆ−１・・・ｄｈ，１）
：
そして、△ｔｇの間隔で走査電極の選択パターンとデータパターンの各ビットを比較する。
【０１０３】
例えば、ｆ＝２のとき
ｄ１＝（ｄ１，２、ｄ１，１）
ｄ２＝（ｄ２，２、ｄ２，１）
：
となり、まずｄ１のうち、ｄ１，１（下位ビット）と走査電極選択パターンを比較し、△ｔ１の間ディスプレイに印可する。
【０１０４】
次に、ｄ１，２と走査電極選択パターンを比較し、△ｔ２の間ディスプレイに印加する。
【０１０５】
これを各ｄについて、上記と同様の要領で順次行えばよい。
【０１０６】
本実施の形態による上記図９は、上記の要領でパルス幅変調により前記図２に示すような４階調の表示を行ったものである。
【０１０７】
本例においては、各走査電極Ｘ１〜Ｘｎに前記図４７の従来例と同様の走査電圧を印加し、それに対する信号電極Ｙ１〜Ｙｍのパルス幅を上記の階調表示に応じて変調させるようにしたものである。
【０１０８】
すなわち、各パルス幅△ｔを均等に３分割し、０から３までの４段階の階調表示を、２進法により２ビットの表示データ（００）、（０１）、（１０）、（１１）で表し、同時に選択される走査電極のオン・オフと、上記の表示データの上位ビットとの不一致数によって３分割のうちの２分割の電圧レベルを決め、下位ビットとの不一致数で残りの１分割分について電圧レベルを決めるものである。また３分割を均等でなくすことによって階調表示の輝度変化を補正することもできる。
【０１０９】
具体的には上記図９において走査電極に電圧ＶＸ１を印加するときをオン、電圧−ＶＸ１を印加するときをオフとすると、走査電極Ｘ１・Ｘ２・Ｘ３に印加する最初のパルスは、全てオフであり、これに対して前記図２の走査電極Ｘ１・Ｘ２・Ｘ３の表示データの下位ビットは０をオフ、１をオンとして、オフ・オン・オフであるから、不一致数は１となり、△ｔ１の間の電圧パルスは−ＶＹ１となり、上位ビットはオフ・オフ・オンであるから、不一致数は１となり△ｔ２の間の電圧パルスは−ＶＹ１となる。このようにして各選択期間△ｔ毎に比較して信号電極に印加する電圧パルスを求めればよい。
【０１１０】
そして本実施の形態においては上位ビットに対する電圧は３分割のうちの後の２つの期間に、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加するようにしたものである。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期聞に印加してもよい。
【０１１１】
（実施の形態４）
上記のような階調表示を行う楊合にも前記実施の形態１の場合と同様に選択期間を１フレームの中で複数回に分けて駆動することができる。
【０１１２】
図１１はその一例を示すもので、前記図９の実施の形態において走査電極および信号電極に印加する８つのパルスパターン（ブロック）よりなる電圧波形を、パルスパターン毎に等間隔に８つに分割して出力するようにした例を示す。
【０１１３】
上記のように選択期聞を１フレームの中で複数回に分けて駆動すると、前記実施の形態と同様にコントラストを高めることができる。
【０１１４】
（実施の形態５）
上記実施の形態３および実施の形態４においては、信号電極の電圧レベルとして、ＶＹ２・ＶＹ１・−ＶＹ１・−ＶＹ２の４つのレベルを用いたが、前記実施の形態２と同様に仮想電極を設けることによって上記の電圧レベル数を削減することができる。
【０１１５】
図１２は上記実施の形態３に仮想電極を設けて信号電極への印加電圧レベルを減らすと共に、実施の形態４と同様に選択期間を１フレーム内で複数回に分けて駆動した例を示す。
【０１１６】
上記のように仮想電極を設けることによって電圧レベル数を削減する要領等については、既に前記実施の形態２で説明したが、ここではその一般的な手法等をも含めて説明する。
【０１１７】
先ず、前述のサブグループｈ本の内、ｅ本を仮想走査電極（仮想ライン）とし、この仮想走査電極のデータの一致・不一致を制御することにより、全体の一致・不一致数を制限し、信号電極の駆動電圧のレベル数を削減する。
【０１１８】
不一致数をＭｉ、Ｖｃを適当な定数とすると、信号電極への印加電圧Ｖｃ ｏｌｕｍｎは、
【０１１９】
【数３】
Ｖｃ ｏｌｕｍｎ＝Ｖ（ｉ） ０≦ｉ≦ｈ
いずれにせよ、Ｖｃ ｏＬｕｍｎはｈ十１レベルある。
【０１２０】
例えば、サブグループｈ＝４、仮想走査電極ｅ＝１の場合について考える。
【０１２１】
前記実施の形態のように、ｈ＝３の場合のレベル数は、−ＶＹ２、−ＶＹ１、ＶＹ１、ＶＹ２の４レベルであり、このとき仮想走査電極で偶数個の不一致となるように制御すると下記表のようになる。
【０１２２】
【表３】
【０１２３】
またサブグループがｈ＝４で、電圧レベルを削減しない場合の電圧レベルは、例えば−ＶＹ２、−ＶＹ１、０、ＶＹ１、ＶＹ２の５レベル必要であるのに対し、仮想走査電極で偶数個の不一致となるように制御すると、下記表のようになる。
【０１２４】
【表４】
【０１２５】
なお、上記の仮想走査電極は、通常は表示しなくてよいので、必ずしも現実に設ける必要はないが、設ける場合には表示に影響しない部分に設けるとよく、例えば液晶表示装置等においては、図１３に示すように表示領域Ｒの外に仮想走査電極Ｘｎ＋１…を設ける、あるいは表示領域Ｒの外側に余剰の走査電極がある場合にはそれを仮想走査電極として用いるともできる。
【０１２６】
また、仮想走査電極の数ｅを増加させれば、レベル数はさらに削減できる。その場合、上記のようにｅ＝１の場合は、不一致数が全て２で割れるように制御したが、例えばｅ＝２の場合は、不一致数が全て３で割れるように制御すればよい。ただし、全てが３で割って１余る、あるいは２余るようにしてもよい。
【０１２７】
さらに上記の手法で削減できる最大削減数は、１／（ｅ十１）であり、ｅ＝１のときは０Ｖを除いて１／２である。
【０１２８】
本実施の形態による前記図１２は同時に３本の走査電極と１本の仮想走査電極とを選択して信号電極への印加電圧レベルを減らすと共に、選択期間を１フレーム内で複数回に分けて駆動するようにしたものである。
【０１２９】
その選択期聞は、本実施の形態においては図１２および図１４に示すように１フレーム内で４回に分割して各期間毎に仮想走査電極を合めた４本の走査電極について表示データの各ビット毎に不一致数を数え、その不一致数が常に奇数になるようにすることで、不一致数が１か３になり、それに応じて信号電圧波形の電圧レベルがＶＹ１と−ＶＹ１の２つのレベルになるようにしている。
【０１３０】
具体的には、例えば前記図１３に示すような表示を行う場合に、前記図８に示すように最初に選択される走査電極Ｘ１・Ｘ２・Ｘ３の次に仮想走査電極Ｘｎ＋１があるものとする。ただし、実際には前述のように設けなくてもよく、設ける場合には図１３に示すように表示領域Ｒの外に設けるのが望ましい。
【０１３１】
また、上記の走査電極に印加する電圧がプラスの場合をオン、マイナスの場合をオフとして、各選択期間△ｔをそれぞれ３分割し、同時に選択される走査電極Ｘ１・Ｘ２・Ｘ３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１３２】
そして、各ビット毎に不一致数を数えてＶＹ１か−ＶＹ１のいずれかの電圧レベルを決定し、上位ビットに対する電圧は３分割のうちの後の２つの期間、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加すればよい。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期間に印加してもよいことは、前記実施の形態３と同様である。
【０１３３】
上記のように表示データによって各ビット毎に比較することによってＶＹ１あるいは−ＶＹ１の電圧のパルス幅を決めればよく、仮想走査電極に印加する選択パルスの極性と表示データとが常に不一致数が１、３…等の奇数になるようにすることによって、信号電極に印加する電圧レベルを削減するもので、本実施の形態においては２レベルとすることができる。ただし、前述のように不一致数が偶数になるようにしてもよい。
【０１３４】
また上記のようにすると、液晶ドライバの回路構成が簡単で、従来のパルス幅変調用ドライバとほぼ同じものも使用できる。
【０１３５】
なお上記実施の形態では、４階調表示について説明したが、それ以上の多階調表示も可能であり、例えば表示データを３ビットとして各選択期間を表示ヂータの各ビットに対してパルス幅に重み付けをした３分割とすることで、８階調表示ができ、さらに表示データを４ビットとして各選択期間を表示データの各ビットに対してパルス幅に重み付けをした４分割とすることで１６階調の表示を行うことができる。このように各選択期間の分割数を変えることで、多階調表示ができるものである。
【０１３６】
（実施の形態６）
上記実施の形態５のように仮想電極を設けて信号電極への印加電圧レベルを減らした上でパルス幅変調による階調表示を行うことは、同時に選択される走査電極に前記実施の形態１のような走査電圧を印可する場合にも適用可能であり、図１４はその一例を示す説明図である。
【０１３７】
同時に選択される走査電極への印加電圧波形は上記のように実施の形態１における図１と同様とし、各選択期間ｔ１〜ｔ４、ｔ５〜ｔ８をそれぞれ３分割し、同時に選択される走査電極Ｘ１・Ｘ２・Ｘ３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１３８】
そして、各ビット毎に不一致数を数えて電圧レベルを決定し、上位ビットでは３分割のうちの２つの期間、下位ビットでは３分割のうちの１つの期間についてＶＹ１か−ＶＹ１の電圧を印加すればよい。
【０１３９】
上記のようにすることによって実施の形態５と同様の効果が得られる。
【０１４０】
なお上記の各選択期間ｔ１〜ｔ４は１フレームＦ内に連続させて設けても、あるいは１フレームＦ内で各々分けて設けるようにしてもよい。選択期聞ｔ５〜ｔ８についても同様である。
【０１４１】
（実施の形態７）
上記のように選択期間の分割および印加電圧レベルの削減を行った上でフレーム変調による階調表示を行うことも可能であり、図１５は上記実施の形態６と同様に順次３本の走査電極と１本の仮想走査電極とを用いて信号電極への印加電圧レベルを減らし、かつ選択期間を１フレーム内で複数回に分けて駆動すると共に、フレーム変調による階調表示を行った場合の実施の形態を示す。
【０１４２】
なお同時に選択される走査電極への印加電圧として、本実施の形態においては前記図３の（ｂ）の波形を用いたものであるが、同図（ａ）もしくは前記図４８の（ａ）または（ｂ）等の波形を用いることもできる。
【０１４３】
フレーム変調による階調表示は、あるフレーム期間の中で何フレームをオンとし、何フレームをオフにするかで階調表示を行うもので、例えば図１６のようにＦ１間でオン、Ｆ２間でオフ電圧を印加すると、オンとオフとの中間調が表示される。
【０１４４】
また本実施の形態では１フレームの中で４回選択されるのでＦ１期間とＦ２期間での明暗の差が小さくなり、チラツキが目立たなくなる。
【０１４５】
例えば、複数のフレーム期間を１つのブロックとして階調表示する場合に、上記の複数フレームの中で選択パルスの位置を入れ替えることも可能で、例えば図１５において、ｔ３間とｔ７間を入れ替えることによってフレーム間の差をより小さくすることもできる。
【０１４６】
なお上記実施の形態では、２フレームのうちの１フレームでオン、１フレームでオフとすることによって階調表示を行う例を示したが、それ以上のフレーム、例えば７フレームを１つのブロックとしてその中でのオンフレームとオフフレームがいくつあるかの組合せによって８階調の表示を行うこともでき、また１５フレームを１ブロックとして１６階調の表示を行うこともできる。このように１つのブロックを何フレームにするかで任意の階調数の表示ができるものである。
【０１４７】
（実施の形態８）
さらに前記のように選択期間の分割および印加電圧レベルの削減を行った上でパルス幅変調とフレーム変調との組合せによる階調表示を行うことも可能であり、図１７はパルス幅変調とフレーム変調との組合せによる階調表示を行う要領の一例を示す説明図である。
【０１４８】
或る何フレーム期間の中で、いくつかの中間調を表示することによって、各階調データと階調データの中間の階調の表示を可能とする。
【０１４９】
例えば、図１８に示すように最初のフレームＦ１の期間では、（００）を表示し、次のフレームＦ２の期間では、（０１）を表示することによって、実際には（００）と（０１）の中間を表示することができる。
【０１５０】
上記のように選択期間の分割および印加電圧レベルの削減を行うと共に、パルス幅変調とフレーム変調との組合せによる階調表示を行うと、表示のチラツキを減少させることができると共に、多階調表示が可能となる。また実施の形態６と同様に選択パルスの入れ替えができる。
【０１５１】
さらに例えば前記実施の形態２に示すような表示データによって電圧に重み付けをする場合、そのほか先の他の実施の形態もしくは後述する実施の形態にも、本実施の形態のようなフレーム変調との組合せによる階調表示を行わせることもできる。
【０１５２】
また前記実施の形態５〜本実施の形態８は、仮想走査電極を設けた場合について説明したが、仮想走査電極を設けない場合でも、フレーム変調による階調表示やフレーム変調とパルス幅変調との組合せによる階調表示を行うことができる。
【０１５３】
（実施の形態９）
上記各実施の形態では、表示データを２ビットとして各ビットに対応した重み付けをした信号電圧を印加することによって４階調表示を実現しているが、階調数は幾つにすることも可能であり、例えば図１９の示すような信号電極波形として８階調表示とすることもできる。
【０１５４】
即ち、図１９は前記図２における各走査電極に印加する走査電極波形は実施の形態１の場合と同じとして、走査電極Ｘ１、Ｘ２、Ｘ３と信号電極Ｙ１の交点の各画素の表示データが上から順に（００１）（０１０）（１００）としたときの信号電極波形である。
【０１５５】
本実施の形態においては前記実施の形態１における４つの各選択期間ｔ１、ｔ２、ｔ３、ｔ４をそれぞれ３等分してａ、ｂ、Ｃの３つの期間に分割し、３ビットの表示データのうち最上位ビットに対応する電圧波形を期間ａに、中位ビットに対応する電圧波形を期間ｂに、最下位ビットに対応する電圧波形を期聞ｃに、それぞれ実施の形態１と同様の要領で各ビットの表示データに応じた重み付けをして印加するようにしたものである。
【０１５６】
すなわち、期間ａでは最上位ビットの表示データに応じて−ＶＹ６、−ＶＹ４、ＶＹ４、ＶＹ６の電圧レベルから１つを選び、期間ｂでは中位ビットの表示データに応じて−ＶＹ５、−ＶＹ２、ＶＹ２、ＶＹ５の電圧レベルから１つを選び、期間ｃでは最下位ビットの表示データに応じて−ＶＹ３、−ＶＹ１、ＶＹ１、ＶＹ３の電圧レベルから１つを選ぶ。なお各電圧レベルの開係は、４＊ＶＹ１＝２＊ＶＹ２＝ＶＹ４、４＊ＶＹ３＝２＊ＶＹ５＝ＶＹ６、２＊ＶＹ１＝ＶＹ３−ＶＹ１、２＊ＶＹ２＝ＶＹ５−ＶＹ２、２＊ＶＹ４＝ＶＹ６−ＶＹ４としている。
【０１５７】
このような条件で、実施の形態１と同様の要領で、表示データの各ビットごとに不一致の数によって信号電極波形を作ることによって８階調表示を行うものである。
【０１５８】
以上のように、前記実施の形態１では選択期間を２等分した各期間に対応した電圧を選んで信号電極に印加することによって４階調表示を行い、本実施の形態では３等分することで８階調表示を行っている。これを更に４等分することで１６階調というように、選択期間をいくつかに分割してそれぞれの期間に対応した電圧を信号電極に印加することによって階調数を増やすことができる。また、各信号電極の電圧の比を変えたり、選択期間の中を等分割でなく少し変えることによって各階調における輝度を調整することも可能である。
【０１５９】
（実施の形態１０）
上記実施の形態９の図１９においては信号電極に印加する電圧を変えることによる階調表示において、表示データのビット数に応じて分割した期間ａ、ｂ、ｃに、各ビットに応じた電圧を上位ビットから順番に印加するようにしたが、その順番を信号電極毎に適宜入れ替えることもできる。
【０１６０】
上記実施の形態９において、例えば走査電極Ｘ１、Ｘ２、Ｘ３と信号電極Ｙ２〜Ｙｍとが交差する各画素の表示が、走査電極Ｘ１、Ｘ２、Ｘ３と信号電極Ｙ１とが交差する画素の表示と同じであるとすると、信号電極Ｙ１〜Ｙｍに印加する信号電圧波形は全て図１９に示す波形と同じとなる。しかし、このような場合、各画素に印加される波形のナマリ等が大きくなってしまい表示品質が悪くなる。
【０１６１】
そこで、本実施の形態においては図２０に示すように各信号電極Ｙ１〜Ｙｍに印加される信号電極波形を順に入れ替えるようにしたものである。
【０１６２】
すなわち、前記実施の形態９においては３ビットの表示データのうち最上位ビットに対応する電圧を期間ａで、中位ビットに対応する電圧を期間ｂで、最下位ビットに対応する電圧を期間ｃで、その順に信号電極Ｙ１に印加している。他の信号電極Ｙ１〜Ｙｍについても同様である。
【０１６３】
これに対し、本実施の形態においては図２０に示すように、最上位ビットに対する電圧を印加する期間をａ、中位ビットに対する電圧を印加する期聞をｂ、最下位ビットに対する電圧を印加する期間をｃとすると、例えば信号電極Ｙ１では実施の形態２と同様に上位ビットから順にａ・ｂ・ｃの順番で印加すれば、次の信号電極では順番を適宜入れ替えて例えば信号電極Ｙ２ではａ・ｃ・ｂ、信号電極Ｙ３ではｂ・ａ・ｃ、信号電極Ｙ４ではｂ・ｃ・ａ、信号電極Ｙ５ではｃ・ａ・ｂ、信号電極Ｙ６ではｃ・ｂ・ａの順にそれぞれ印加していく、他の信号電極Ｙ７〜Ｙｍについても上記のような組み合わせの繰り返しとする。
【０１６４】
上記のようにすると、上記実施の形態においては順番の異なる６種の組合わせの波形がほぼ同じ数だけ信号電極に印加されるため各信号電極波形の立ち上がりや立ち下がりの影響が相殺しあい各画素に印加される波形のナマリ等を減少させることができるものである。
【０１６５】
なお、各信号電極に印加する波形の組み合わせはどのようにしてもよく、例えば、信号電極ドライバが６個あれば信号電極ドライバごとに各組合わせの波形を印加するようにしてもよい。このように、各信号電極に印加する波形の組み合わせがほぼ同数となるようにすることによって、表示品質を向上することができる。
【０１６６】
また上記のように表示データの各ビットに対応する電圧を各信号電極Ｙ１〜Ｙｍ毎に適宜入れ替えて印加することは、前述の各実施の形態および後述する実施の形態にも適用可能である。
【０１６７】
（実施の形態１１）
前記実施の形態９においては走査電極に印加する走査電圧波形として図１の（ａ）すなわち図３の（ｂ）に示すような波形を用いて８階調の表示を行ったが、図３の（ａ）もしくは前記従来例における図４８の（ａ）または（ｂ）の波形を用いることも可能であり、以下図３の（ａ）に示す波形を用いて８階調の表示を行う場合を例にして更に詳しく説明する。
【０１６８】
図２１は同時に選択される走査電極に印加する走査電圧波形として図３の（ａ）に示す波形を用いて図２２に示す表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図であり、同図（ａ）は走査電極Ｘ１・Ｘ２・Ｘ３に印加される走査電圧波形、同図（ｃ）は信号電極Ｙ１に印加される信号電圧波形、同図（ｄ）は走査電極Ｘ１と信号電極Ｙ１とが交差する画素に印加される電圧波形を示す。
【０１６９】
本例においても走査電極を順次同時に３本ずつ選択して駆動するようにしたもので、図２１においては３つの走査電極Ｘ１・Ｘ２・Ｘ３のみを示したが、図２３に示すように走査電極Ｘ１・Ｘ２・Ｘ３が選択された後は、次の３つの走査電極Ｘ４・Ｘ５・Ｘ６が選択されてそれぞれ走査電極Ｘ１・Ｘ２・Ｘ３と同様の電圧が印加され、以下同様に順に３つずつ選択されて全ての走査電極が選択されたところで１つのフレームが終了する。
【０１７０】
また同時に選択される３つの走査電極には、上記のように前記図３の（ａ）に示す走査電圧波形を印加するようにしたもので、その最小パルス幅△ｔは前記図４８の従来例における最小パルス幅△ｔ０の２倍の大きさであり、各走査電極の１フレーム内での全ての選択期間ｔは、上記パルス幅△ｔの大きさの４つの期間ｔ１〜ｔ４で構成されている。
【０１７１】
上記の４つの期間ｔ１〜ｔ４を、表示データのビット数に合せてそれぞれ３つの期聞ａ・ｂ・ｃに分割し、その各分割期間に表示データのビットに対応して所定の重み付けをした信号電圧を信号電極に印可するようにしたものである。
【０１７２】
即ち、図２２において２進法により３桁の数字で表した表示データの上位ビットを各期間ｔ１〜ｔ４の始めの分割期間ａに、中央のビットを次の分割期間ｂに、下位ビットを最後の分割期間ｃにそれぞれ対応させ、上位ビットに対しては所定の重み付けをした±ＶＹ４または±ＶＹ６を、中央ビットに対しては±ＶＹ２または±ＶＹ５を、下位ビット対しては±ＶＹ１または±ＶＹ３を、それぞれ後述する条件に従って印加する。
【０１７３】
なお上記の電圧植の比は、
ＶＹ１：ＶＹ２：ＶＹ４＝１：２：４
ＶＹ３：ＶＹ５：ＶＹ６＝１：２：４
ＶＹ１：ＶＹ３＝１：３
に設定されている。
【０１７４】
また上記の条件としては、走査電極に印加する走査電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すベき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０１７５】
具体的には、本例においては走査電極と上位ビットとの不一致数が０のときは−ＶＹ６、１のときは−ＶＹ４、２のときはＶＹ４、３のときはＶＹ６をそれぞれ印加し、走査電極と中央ビットとの不一致数が０のときは−ＶＹ５、１のときは−ＶＹ２、２のときはＶＹ２、３のときはＶＹ５をそれぞれ印加し、走査電極と下位ビットとの不一致数が０のときは−ＶＹ３、１のときは−ＶＹ１、２のときはＶＹ１、３のときはＶＹ３をそれぞれ印加するようにしたものである。
【０１７６】
そこで、図２１の実施の形態においては、先ず３つの走査電極Ｘ１・Ｘ２・Ｘ３が同時に選択され、その選択された走査電極Ｘ１・Ｘ２・Ｘ３は順にオフ・オフ・オンで、その走査電極Ｘ１・Ｘ２・Ｘ３上における信号電極Ｙ１との交点の表示データの上位ビットは順にオフ・オン・オンであり、両者を順に対比すると不一致数は１となり、最初の期間ｔ１のうちの最初の分割期間ａに−ＶＹ４の電圧が信号電極Ｙ１に印可されている。他の信号電極Ｙ２〜Ｙｍについても同様の要領で重み付けした電圧が同時に印加される。
【０１７７】
つぎに、最初の期間ｔ１のうちの次の分割期間ｂにおいては、走査電極Ｘ１・Ｘ２・Ｘ３のオン・オフは上記と同じオフ・オフ・オンであり、その分割期間ｂに対応する中央ビットは順にオン・オフ・オフであるから、不一致数は２でＶＹ２の電圧が印加され、また最後の分割期間ｃに対する下位ビットはオフ・オン・オフであるから、不一致数は２でＶＹ１が印加されている。
【０１７８】
また次の期間ｔ２については、走査電極Ｘ１・Ｘ２・Ｘ３上のオン・オフは傾にオフ・オン・オフであり、これに対して走査電極Ｘ１・Ｘ２・Ｘ３上における信号電極Ｙ１との交点の表示データの上位ビットは上記と同様に順にオフ・オンオンで不一致数が１であるから−ＶＹ４が、中央ビットは順にオン・オフ・オフで不一致数は２であるからＶＹ２の電圧が、下位ビットはオフ・オン・オフで不一致数は０であるから−ＶＹ３の電圧が、それぞれ分割期間ａ・ｂ・ｃにおいて信号電極Ｙ１に順に印加されている。
【０１７９】
さらに次の期間ｔ３およびｔ４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ１〜Ｙｍに同時に印加されて、走査電極Ｘ１・Ｘ２・Ｘ３の選択が終了し、次いで走査電極Ｘ４・Ｘ５・Ｘ６が選択されて上記と同様の要領で信号電極Ｙ１〜Ｙｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ１・Ｘ２・Ｘ３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０１８０】
なお前記の電圧比は、必ずしも厳密に前述の条件にしなければならないというものではなく、また期間ｔ１〜ｔ４や分割した期間ａ・ｂ・ｃも必ずしも厳密に等分に分割しなくてもよく、例えば液晶の特性等に応じて適宜調整するようにしてもよい。さらに上記の分割した期間ａ・ｂ・ｃの順番を入れ替えてもよい。また上記と同様の要領で種々の階調数の表示を行うことも可能であり、例えば１６階調では４ビットで表された表示データの各ビットに対応して重み付けした電圧とすればよい。以上の点は後述する実施の形態についても同様である。
【０１８１】
（実施の形態１２）
上記実施の形態１１は各走査電極の選択期間ｔを１フレームＦ内で１回にまとめて設けるようにしたが、１フレームＦ内で複数回に分けて設けてもよい。
【０１８２】
例えば、前記の期間ｔ１〜ｔ４毎に分けて、各期間について全ての走査電極が選択されるまでを１フイールドとし、これを１フレームＦで４つのフイールドを繰り返すようにしてもよく、あるいは更に分割して表示データの各ビット毎に全ての走査電極について繰り返すようにしてもよい。図２４、図２６、図２７はその一例を示すものである。
【０１８３】
図２４は前記実施の形態１１における４つの期間ｔ１〜ｔ４毎に複数回に分けて駆動した実施の形態を示す印加電圧波形図、図２５は走査電極Ｘ１〜Ｘ６に印加される走査電圧波形図である。
【０１８４】
先ず、走査電極Ｘ１・Ｘ２・Ｘ３が選択されて上記実施の形態１１と同様の要領で３つのビットとの不一致数に応じた信号電圧が順に信号電極Ｙ１〜Ｙｍに印可され、次いで走査電極Ｘ４・Ｘ５・Ｘ６が選択されて上記と同様の要領で信号電圧が印加されて行き、全ての走査電極が選択されたところで期間ｔ１に対するフイールドｆ１が終了する。つぎに、再び始めの走査電極Ｘ１・Ｘ２・Ｘ３から順に選択されて次の期間ｔ２に対するフイールドｆ２が実行され、４つの期間ｔ１〜ｔ４に対する４つのフイールドｆ１〜ｆ４が終了したところで、１つのフレームＦが完了するものである。
【０１８５】
図２６は表示データのビット毎に、すなわち前記実施の形態における４つの期聞ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたものである。
【０１８６】
先ず、前記図１の４つの期間ｔ１〜ｔ４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして他の分割期間ｂに対してのフイールドｆ２および分割期間ｃに対してのフイールドｆ３が終わるまでを、１フレームとしたものである。
【０１８７】
なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０１８８】
図２７は更に細分化して図２６における分割期間ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。本例においては前記図２１の実施の形態を表示データのビット毎にフレーム階調したものと同等と見ることができる。
【０１８９】
上記のように走査電極の選択期間を１フレームＦ内で複数回に分けて実行すると、各走査電極、すなわち各画素に選択電圧が印加されない期間を短くできるので、表示の明るさの増減が軽減されてコントラストの低下を防止することが可能となる。
【０１９０】
（実施の形態１３）
前記実施の形態１１においては、１選択期間を階調ビット数ｎと同数すなわち３分割して、ＶＹ１〜ＶＹ６の６つのレベルの信号電圧を信号電極に選択的に印加するようにしたが、上記の分割数を増やすことによって信号電圧のレベル数を減らすことができる。
【０１９１】
例えば液晶表示パネル等の液晶素子を駆動する場合の実効電圧は、一般に電圧値と印加時間（パルス幅）とで決定され、高い電圧を短時間印加しても、低い電圧を長時間印加しても同等に駆動させることができる。
【０１９２】
従って、上記複数個の電圧レベルのうち、高いレベルの電圧を用いる代わりにそれよりも低いレベルの電圧を使用して印加時間を長くしても同等に駆動させることが可能であり、例えば前記の実施の形態１におけるＶＹ６およびＶＹ４の電圧レベルを用いる代わりにそれぞれＶＹ５およびＶＹ２の電圧レベルを用い、その印加時間を長くしても前記実施の形態１の場合と同様に駆動することができる。それによって信号電圧のレベル数を減らすことが可能となる。
【０１９３】
図２８は上記の要領で信号電圧のレベル数を減らした実施の形態を示す印加電圧波形図である。
【０１９４】
前記図２１の場合は４つの各選択期間ｔ１、ｔ２、ｔ３、ｔ４をそれぞれ表示データのビット数に合わせてｎ分割すなわちａ・ｂ・ｃの３つに分割したのに対し、本実施の形態は上記の各選択期間をｎ十１すなわちａ・ａ・ｂ・ｃの４つに分割し、その始めの２つの分割期間ａ・ａを表示データの上位ビットの電圧印加可時間に当てたものである。
【０１９５】
すなわち実施の形態１１における上位ビットに対する電圧レベルＶＹ６およびＶＹ４の代わりに、その２分の１の大きさの中間ビットの電圧レベルＶＹ５およびＶＹ２をそれぞれ用い、印加時間は中間ビットの２倍になるようにしたものである。その結果、液晶素子等に印加される電圧値と時間とは、中間ビットの２倍、下位ビットの４倍になり、各ビットに対する重み付けの比は、前記図１の場合と同じように、１：２：４の開係になる。
【０１９６】
上記のようにすると、前記実施の形態１１の場合よりも信号電極への印加電圧レベルを１つ少なくした上で実施の形態１の場合と同等に駆動させることができる。
【０１９７】
なお本実施の形態においては前記実施の形態１１における最も高い２つの電圧レベルＶＹ６およびＶＹ４を省くようにしたが、前記実施の形態１１における中間ビットに対する電圧レベルＶＹ５およびＶＹ２の代わりに下位ビットの電圧レベルＶＹ３・ＶＹ１をそれぞれ用いると共に、その印加時間を上記と同様の要領で下位ビットの２倍なるようにしてもよい。また更に、４以上の電圧レベルを削減することも可能であり、上記のように電圧レベルを減らすことは、特に階調数が多い場合に駆動回路等の構成を簡略化するのに有効である。
【０１９８】
（実施の形態１４）
上記実施の形態１３においても実施の形態１２の場合と同様に分割した選択期間ｔ１〜ｔ４を１フレームＦ内で複数回に分けて実行することも可能であり、図２９、図３０、図３１はその一例を示す。
【０１９９】
図２９は上記実施の形態１３において１選択期間をｎ十１、具体的には４つに分割した選択期間を、実施の形態１２の場合と同様に１フレーム内で複数回、具体的には４回のフイールドｆに分けて実行したものである。ただし２回もしくは３回にわけることもできる。
【０２００】
図３０は前記実施の形態における４つの期間ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたもので、前記図２１の４つの期間ｔ１〜ｔ４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして次の分割期間ａに対してのフイールドｆ２と、分割期間ｂに対してのフイールドｆ３、および分割期間ｃに対してのフイールドｆ４が終わるまでを、１つのフレームＦ１としたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印可電圧も反転させている。
【０２０１】
図３１は更に細分化して図１０における分割期聞ａ・ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。
【０２０２】
上記図３０および図３１の実施の形態は、各フイールド毎に信号電極への印加電圧に重み付けをしたフレーム階調と同等と見ることができる。
【０２０３】
（実施の形態１５）
前述のように液晶素子等を駆動する場合の実効電圧は、一般に印加される電圧植と印加時間（パルス幅）とによって決定され、信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行うことができる。
【０２０４】
図３２は信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることよって、図３３に示す表示データに基づいて１６階調の表示を行った実施の形態の印加電圧波形図である。
【０２０５】
本実施の形態も走査電極を順次３つずつ選択し、その各走査電極には前記実施の形態１と同様に４つの期間ｔ１〜ｔ４からなる選択期間内に走査電圧を印加する。
【０２０６】
上記の４つの期間ｔ１〜ｔ４を、それぞれ６つの期間ａ〜ｆに分割し、始めの２つの分割期間ａ・ｂを図３３に示す２進法４桁の表示データの最上位のビットに、次の分割期間ｃを２番目のビットに、次の２つの分割期間ｄ・ｅを３番目のビットに、最後の分割期間ｆを最下位のビットにそれぞれ対応させる。
【０２０７】
そして、上位２つのビットとに対しては±ＶＹ４または±ＶＹ６の信号電圧を、下位２つのビットに対しては±ＶＹ１または±ＶＹ３の信号電圧を、それぞれ後述する条件に従って信号電極に選択的に印加する。
【０２０８】
なお上記の電圧値の比は、
ＶＹ１：ＶＹ３＝１：３
ＶＹ４：ＶＹ６＝１：３
ＶＹ１：ＶＹ４＝１：４
に設定されている。
【０２０９】
上記のように上位２つのビットと下位２つのビットは、それぞれ同じ２組の電圧が用いられ、上位から２番目のビットに対する最上位ビット、および最下位のビットに対する下位から２番目のビットは、それぞれパルス幅を２倍にすることによって重み付けされており、上位２ビットで４階調、下位２ビットで４階調を表現し、両者を掛け合わせて４×４＝１６階調の表現ができる。
【０２１０】
前記の条件としては、走査電極の電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すべき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０２１１】
具体的には、本例においては走査電極と最上位ビットとの不一致数が０のときは−ＶＹ６、１のときは−ＶＹ４、２のときはＶＹ４、３のときはＶＹ６をそれぞれ分割期間ａとｂで信号電極に印加し、走査電極と２番目のビットとの不一致数に対しては上記と同じ粂件で同じ電圧を分割期間ｃで信号電極に印加する。また走査電極と３番目のビットとの不一致数が０のときは−ＶＹ３、１のときは−ＶＹ１、２のときはＶＹ１、３のときはＶＹ３を分割期間ｄ・ｅで信号電極に印加し、走査電極と最下位ビットとの不一致数に対しては上記と同じ条件で同じ電圧を分割期間ｆで信号電極に印加するものである。
【０２１２】
そこで、図３２においては、始めに３つの走査電極Ｘ１・Ｘ２・Ｘ３が同時に選択され、その選択された走査電極Ｘ１・Ｘ２・Ｘ３の走査電圧波形は順にオフ・オフ・オンで、その走査電極Ｘ１・Ｘ２・Ｘ３上における信号電極Ｙ１との交点の表示データの最上位ビットは順にオフ・オフ・オンであり、両者を順に対比すると不一致数は０となり、最初の期間ｔ１のうちの最初の分割期間ａ・ｂに−ＶＹ６の電圧が信号電極Ｙ１に印加されている。
【０２１３】
次に上位から２番目のビットはオフ・オン・オフで走査電極Ｘ１・Ｘ２・Ｘ３のオフ・オフ・オンと対比して不一致数は２でＶＹ４の電圧が分割期間ｃに印可され、また２番目のビットはオン・オフ・オフで不一致数は２でＶＹ１が分割期間ｄ・ｅに、さらに最下位のビットはオフ・オン・オフで不一致数は２でＶＹ１が印加されている。他の信号電極Ｙ２〜Ｙｍについても同様の要領で重み付けした電圧が同時に印加される。
【０２１４】
このようにして次の期間ｔ２〜ｔ４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ１〜Ｙｍに同時に印可されて、走査電極Ｘ１・Ｘ２・Ｘ３の選択が終了し、次いで走査電極Ｘ４・Ｘ５・Ｘ６が選択されて上記と同様の要領で信号電極Ｙ１〜Ｙｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ１・Ｘ２・Ｘ３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０２１５】
上記のように信号電極への印加電圧の電圧値と時間とを適宜組み合わせることよって所望の階調表示を行うことができるもので、特に階調数の多い場合でも少ない電圧レベルで階調表示を行うことが可能となる。
【０２１６】
なお前記実施の形態１１において既に述べたように前記の電圧比は必ずしも厳密に前述の条件に設定しなくともよく、また期間ｔ１〜ｔ４や分割した期間ａ〜ｆも必ずしも厳密に等分に分割しなくてもよい。また上記の分割した期間ａ〜ｆの順番を適宜入れ替えてもよい。
【０２１７】
（実施の形態１６）
上記実施の形態１５においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０２１８】
図３４はその一例を示すもので、上記図３２における期間ｔ１〜ｔ４を前記実施の形態２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２１９】
また図には省略したが、上記実施の形態１５においても前記実施の形態１４における図３０や図３１の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【０２２０】
（実施の形態１７）
上記実施の形態１１〜１６は信号電極に表示データのビットに対する重み付け、即ち信号電極に印加する電圧レベルを変えて階調表示を行うようにしたが、走査電極に重み付けをする、即ち走査電極に印加する電圧レベルを変えて階調表示を行うこともできる。
【０２２１】
図３５は走査電極に印加する電圧レベルを表示データのビットに応じて変えて実施の形態１１と同様に前記図２２の表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図である。
【０２２２】
走査電極は実施の形態１１の場合と同様に順次３本ずつ選択し、各走査電極には表示データの上位ビットに対してはＶＸ４または−ＶＸ４を、中央ビットに対してはＶＸ２または−ＶＸ２を、下位ビットに対してはＶＸ１または−ＶＸ１を、それぞれ印加するようにしたもので、ＶＸ１：ＶＸ２：ＶＸ４は１：２：４の開係に設定されている。
【０２２３】
一方、信号電極Ｙ１…には、走査電極Ｘ１・Ｘ２・Ｘ３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−ＶＹ３を、１のときは−ＶＹ１を、２のときはＶＹ１を、３のときはＶＹ３を、それぞれ印加するようにしたもので、ＶＹ１：ＶＹ３は１：３の開係に設定されている。
【０２２４】
前記実施の形態１１のように信号電極側の電圧レベルを増やす代わりに、本実施の形態のように走査電極側の電圧レベルを増やすようにすると、信号電極に印加する電圧のレベル数を大幅に減らすことができ、信号電極側のドライバの回路構成を簡略化できる等の利点がある。
【０２２５】
（実施の形態１８）
上記実施の形態１７においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。図３６、図３７、図３８はその一例を示す。
【０２２６】
図３６は上記図３５における期間ｔ１〜ｔ４を前記実施の形態１２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２２７】
図３７は表示データのビット毎に、すなわち前記実施の形態における４つの期間ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたものである。
【０２２８】
すなわち上記図３５における４つの期間ｔ１〜ｔ４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして他の分割期間ｂに対してのフイールドｆ２および分割期間ｃに対してのフイールドｆ３が終わるまでを、１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２２９】
図３８は更に細分化して分割期間ａ・ｂ・ｃ毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２３０】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
【０２３１】
（実施の形態１９）
前記実施の形態１７においても実施の形態１３と同様に選択期間の分割数を増やして印加電圧レベル数を少なくすることができる。
【０２３２】
図３９はその一例を示すもので、前記図３５における各期間ｔ１〜ｔ４を前記図２８と同様に１フレームＦ内で４つに分けて始めの２つの分割期間を上位ビットに対する印加時間に、他の分割期間をそれぞれ中間ビットおよび下位ビットに対する印加時間としたものである。なお本実施の形態において印加電圧の関係は、ＶＸ１：ＶＸ２＝１：２、ＶＹ１：ＶＹ３＝１：３に設定されている。
【０２３３】
（実施の形態２０）
上記実施の形態１９においても選択期間を１フレームＦ内で複数回に分けて実行することができる。図４０、図４１、図４２はその一例を示すものである。
【０２３４】
図４０は上記図３９における各期間ｔ１〜ｔ４を前記図２５と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２３５】
図４１は前記実施の形態における４つの期間ｔ１〜ｔ４のうちの分割期間毎にまとめて実行するようにしたもので、図３９における４つの期間ｔ１〜ｔ４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ１とし、同様にして次の分割期間ａに対してのフイールドｆ２と、分割期間ｂに対してのフイールドｆ３、および分割期聞ｃに対してのフイールドｆ４が終わるまでを１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２３６】
図４２は上記図４１の選択期間を更に細分化して分割期間毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２３７】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
【０２３８】
（実施の形態２１）
前記実施の形態１５のように電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行う場合においても前記実施の形態１６と同様に信号電極側の電圧レベルを増やす代わりに走査電極側の電圧レベルを増やすことによって実施の形態１５と同様に駆動させることができる。
【０２３９】
図４３はその一例を示す。本例は走査電極への印加電圧レベルとして、前記図１３における表示データの上位２つのビットに対してはＶＸ４または−ＶＸ４を、また下位２つのビットに対してはＶＸ１または−ＶＸ１を、それぞれ用いるようにしたもので、ＶＸ１：ＶＸ４は１：４の開係に設定されている。
【０２４０】
一方、信号電極Ｙ１…には、走査電極Ｘ１・Ｘ２・Ｘ３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−ＶＹ３を、１のときは−ＶＹ１を、２のときはＶＹ１を、３のときはＶＹ３を、それぞれ印加するようにしたもので、ＶＹ１：ＶＹ３は１：３の関係に設定されている。
【０２４１】
（実施の形態２２）
上記実施の形態２１においても選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０２４２】
図４４はその一例を示すもので、上記図４１における各期間ｔ１〜ｔ４を前記図２４と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。本例においても、前記実施の形態と同様に更に細分化して駆動させることができる。
【０２４３】
また図には省略したが、上記実施の形態２１においても前記実施の形態２０における図４１や図４２の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【０２４４】
なお以上の各実施の形態は走査電極を同時に３本ずつ選択する場合を例にして説明したが、前述の考え方に準じて同様の要領で走査電極を２本もしくは４本以上同時に選択して所望の階調数の階調表示を行わせることができる。例えば６本の走査電極を同時に選択する場合の一例を示すと、１フレーム期間の間にｔ１〜ｔ８の８つに区分した選択期間を設け、同時に選択される６つの走査電極Ｘ１〜Ｘ６の各選択期間ｔ１〜ｔ８に下記表のような電圧を印加する。
【０２４５】
【表５】
【０２４６】
さらに走査電極に印加する電圧の波形も前記各実施の形態に限らず、例えば図４８の（ａ）・（ｂ）もしくは図３の（ａ）・（ｂ）のいずれかに変更したり、あるいはそれ等のパルス波形を適宜選択し、もしくは配列順序を適宜入れ替えて使用してもよく、同時に選択される走査電極への印加波形が互いに混同することなく区別して駆動することができればよい。
【０２４７】
また前述のように順次複数本の走査電極を同時に選択し、かつその選択期間を１フレームの中で複数回に分けて駆動することは、ＭＩＭ素子等の非線形素子を使った液晶素子等を駆動する場合にも適用できる。
【０２４８】
以上説明したように上記実施の形態による液晶素子等の駆動方法および表示装置は、順次複数本の走査電極を同時に選択し、かつ１選択期間を複数の期間に分割し、その各分割した選択期間に、所望の表示データに応じて重み付けをした電圧を印加して階調表示を行うようにしたから、画素に選択電圧が印加されない時間が長くなってコントラストが低下したり、繰り返し周期が長くなってチラツキを生じたり、あるいは印加電圧波形のなまりによるクロストークの発生等が防止され、良好に階調表示を行うことができる。また階調数のわりに印加電圧レベル数を少なくすることが可能であり、ドライバ等の駆動手段を構造簡単に構成できるとともに、信頼性および表示性能に優れた液晶素子等の駆動方法および表示装置を提供できる等の効果がある。
【図面の簡単な説明】
【図１】本発明による液晶素子等の駆動方法の一実施の形態を示す印加電圧波形図。
【図２】液晶素子等の概略構成および表示データを示す説明図。
【図３】走査電極に印加する走査電圧波形の説明図。
【図４】駆動回路の一実施の形態を示すブロック図。
【図５】走査電極ドイバのブロック図。
【図６】信号電極ドライバのブロック図。
【図７】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図８】仮想電極を用いて駆動する場合の要領および表示データの説明図。
【図９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１０】パルス幅変調による階調表示の説明図。
【図１１】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１２】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１３】仮想電極の配置構成および表示データの説明図。
【図１４】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１５】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１６】仮想電極の配置構成および表示データの説明図。
【図１７】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１８】仮想電極の配置構成および表示データの説明図。
【図１９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２０】本発明による液晶素子等の駆動方法の他の実施の形態を示す信号電極への印加電圧波形の説明図。
【図２１】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２２】電極の配置構成および表示データの説明図。
【図２３】上記実施の形態における信号電極への印加電圧波形図。
【図２４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図２５】上記実施の形態における信号電極への印加電圧波形図。
【図２６】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２８】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２９】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３０】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３２】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３３】電極の配置構成および表示データの説明図。
【図３４】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３５】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３６】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３８】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４０】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４２】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４３】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４５】従来の液晶素子等の駆動方法の一例を示す印加電圧波形図。
【図４６】表示パターンの説明図。
【図４７】従来の液晶素子等の駆動方法の他の例を示す印可電圧波形図。
【図４８】走査電極への印加電圧波形の説明図。
Claims (18)
- 複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置の駆動方法において、
前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、
前記走査電極を同時に選択する走査電圧の波形を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、
前記小選択期間を複数の選択期間に区分し、区分されたそれぞれの期間に、前記走査電圧を前記同時に選択される走査電極に印加し、
表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電極に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、
前記表示すべきデータは、前記１フレームにおいて一定の値であって、
複数のフレームを１つのブロックとし、ブロック単位で階調表示を行うことを特徴とする液晶装置の駆動方法。 - 前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする請求項１に記載の液晶装置の駆動方法。
- 前記サブグループ内の前記走査電極として仮想走査電極を含め、
該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなるようにすることを特徴とする請求項１または２に記載の液晶装置の駆動方法。 - 前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする請求項１乃至３に記載の液晶装置の駆動方法。
- 前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする請求項１乃至３に記載の液晶装置の駆動方法。
- 前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする請求項１乃至５のいずれかに記載の液晶装置
の駆動方法。 - 複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置において、
前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極が同時に選択され、同時に選択された前記走査電極に走査電圧が印加され、
前記走査電極を同時に選択する走査電圧の波形が、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加され、
前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧の波形が、前記同時に選択される前記走査電極に印加され、
表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧の波形に応じた値との一致数と不一致数に対応する信号電圧が前記信号電極に印加され、
前記表示すべきデータは、前記１フレームにおいて一定の値であって、
複数のフレームを１つのブロックとし、ブロック単位で階調表示が行われることを特徴とする液晶装置。 - 前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧が前記信号電極に印加されることを特徴とする請求項７に記載の液晶装置。
- 前記サブグループ内の前記走査電極として仮想走査電極が含められ、
該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなっていることを特徴とする請求項７または８に記載の液晶装置。 - 前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする請求項７乃至９に記載の液晶装置。
- 前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする請求項７乃至９に記載の液晶装置。
- 前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする請求項７乃至１１のいずれかに記載の液晶装置。
- 複数の走査電極及び前記複数の走査電極に交差する複数の信号電極と、前記各走査電極と前記各信号電極との間に挟持された液晶とを備える液晶装置の駆動回路において、
前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、
前記走査電極を同時に選択する走査電圧の波形を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧を前記同時に選択される前記走査電極に印加し、
表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、
前記表示すべきデータは、前記１フレームにおいて一定の値であって、
複数のフレームを１つのブロックとし、ブロック単位で階調表示を行うことを特徴とする液晶装置の駆動回路。 - 前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする請求項１３に記載の液晶装置の駆動回路。
- 前記サブグループ内の前記走査電極として仮想走査電極を含め、
該仮想走査電極を含めない場合と比べて、前記信号電極に印加する電圧レベル数が少なくなるようにすることを特徴とする請求項１３または１４に記載の液晶装置の駆動回路。 - 前記サブグループ単位で印加する前記走査電圧の波形を該サブグループ内の走査電極間で周期的に入れ替えることを特徴とする請求項１３乃至１５に記載の液晶装置の駆動回路。
- 前記走査電圧の波形を１フレーム毎に入れ替えることを特徴とする請求項１３乃至１５に記載の液晶装置の駆動回路。
- 前記走査電極に印加される前記走査電圧の波形は、直交関数系の中から選択されることを特徴とする請求項１３乃至１７のいずれかに記載の液晶装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002326891A JP3632689B2 (ja) | 1992-05-08 | 2002-11-11 | 液晶装置の駆動方法と駆動回路および液晶装置 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-143482 | 1992-05-08 | ||
| JP14348292 | 1992-05-08 | ||
| JP4-123623 | 1992-05-15 | ||
| JP12362392 | 1992-05-15 | ||
| JP4-199077 | 1992-07-02 | ||
| JP19907792 | 1992-07-02 | ||
| JP2002326891A JP3632689B2 (ja) | 1992-05-08 | 2002-11-11 | 液晶装置の駆動方法と駆動回路および液晶装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52004893A Division JP3508115B2 (ja) | 1992-05-08 | 1993-05-10 | 液晶装置及びその駆動方法並びに駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003202547A JP2003202547A (ja) | 2003-07-18 |
| JP3632689B2 true JP3632689B2 (ja) | 2005-03-23 |
Family
ID=27670851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002326891A Expired - Lifetime JP3632689B2 (ja) | 1992-05-08 | 2002-11-11 | 液晶装置の駆動方法と駆動回路および液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3632689B2 (ja) |
-
2002
- 2002-11-11 JP JP2002326891A patent/JP3632689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003202547A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452578B1 (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
| JP3508114B2 (ja) | 液晶装置及びその駆動方法並びに駆動回路 | |
| KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
| JP3508115B2 (ja) | 液晶装置及びその駆動方法並びに駆動回路 | |
| KR100633812B1 (ko) | 광변조 장치 | |
| US5959603A (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
| JP3632694B2 (ja) | 表示装置の駆動方法、駆動回路及び表示装置 | |
| JP3227208B2 (ja) | 液晶表示装置 | |
| JP3632689B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
| JP3855974B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
| JP3896874B2 (ja) | 電気光学素子の駆動方法 | |
| JP3482940B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
| JP3482941B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
| JP3900118B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
| JP3501157B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
| JPH0772454A (ja) | 液晶表示装置 | |
| JP3584045B2 (ja) | 液晶素子の駆動方法 | |
| JP3391330B2 (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
| JP3391331B2 (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
| JP2000250492A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2001166742A (ja) | 液晶表示装置 | |
| JP2001108963A (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
| JPH09304752A (ja) | 液晶表示装置 | |
| JPH08271862A (ja) | 液晶表示装置の多階調表示駆動装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |