JP3855974B2 - 液晶装置の駆動方法と駆動回路および液晶装置 - Google Patents
液晶装置の駆動方法と駆動回路および液晶装置 Download PDFInfo
- Publication number
- JP3855974B2 JP3855974B2 JP2003206792A JP2003206792A JP3855974B2 JP 3855974 B2 JP3855974 B2 JP 3855974B2 JP 2003206792 A JP2003206792 A JP 2003206792A JP 2003206792 A JP2003206792 A JP 2003206792A JP 3855974 B2 JP3855974 B2 JP 3855974B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- divided
- data
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は例えば液晶表示パネル等の液晶素子の駆動方法と駆動回路および表示装置に関する。
【背景技術】
従来、上記のような液晶素子の駆動方法の1つとして、電圧平均化法によるマルチプレクス駆動が知られている。
(従来例1)
図45は図46に示すような単純マトリックス型の液晶素子等を電圧平均化法によりマルチプレクス駆動する場合の従来の駆動方法の一例を示す印加電圧波形図であり、図45の(a)・(b)はそれぞれ走査電極X1・X2に印加する電圧波形、同図(c)は信号電極Y1に印加する電圧波形、同図(d)は走査電極X1と信号電極Y1とが交差する画素に印加される電圧波形を示す。
【0002】
本例は走査電極X1、X2‥‥Xnを1ラインずつ順次選択して走査電圧を印加すると共に、その選択された走査電極上の各画素がオンかオフかによって、それに応じた信号電圧を各信号電極Y1、Y2‥‥Ymに印加することによって駆動するものである。
【0003】
ところが、上記のように走査電極を1ラインずつ選択して駆動するものは、駆動電圧を比較的高くしないと良好な表示が得られない等の不具合がある。
(従来例2)
そこで上記の駆動電圧を低くするために、順次複数本の走査電極を同時に選択して駆動する方法が提案されている(例えば、A1GENERALIZD ADDRESSING TECHNIQUE FOR RMS RESPONDING MATRIX LCDS,1988 INTERNAL DISPLAY RESEARCH CONFERENCE P80〜85参照)。
【0004】
図47は上記のように順次複数本の走査電極を同時に選択して駆動する従来の駆動方法の一例を示す印加電圧波形図であり、同図(a)は走査電極X1・X2・X3に印加する走査電圧波形、同図(b)は走査電極X4・X5・X6に印加する走査電圧波形、同図(c)は信号電極Y1に印加する信号電圧波形、同図(d)は走査電極X1と信号電極Y1とが交差する画素に印加される電圧波形を示す。
本例は走査電極を順次3ラインずつ同時に選択して前記図46に示すような表示を行うようにしたものである。即ち、最初に3つの走査電極X1・X2・X3を選択して、それ等の走査電極X1・X2・X3に図47の(a)に示すような走査電圧を印加し、同時に各信号電極Y1〜Ymに後述する所定の信号電圧を印加する。次いで図46において走査電極X4・X5・X6を選択して、それ等の電極に上記と同様に図47の(b)のような走査電圧を印加すると同時に各信号電極Y1〜Ymに信号電圧を印加する。そして図46における全ての走査電極X1〜Xnが選択されるまでを1フレームとし、これを順次繰り返すものである。
【0005】
上記の各走査電圧波形は、同時に選択される走査電極の数を、hとしたとき、2hのパルスパターン数の波形が用いられ、本例においては、h=3で、2h=23=8のパルスパターン数の波形が用いられている。
【0006】
例えば同時に選択される3つの走査電極X1・X2・X3に印加する電圧のオン・オフパターンは、オンを1、オフを0として下記表のように表すことができる。
【0007】
【表1】
これを基に各走査電極に印可する電圧波形を形成すると、図48の(a)のようになる。ところが、同図(a)の波形は周波数にバラツキがあり、実際に用いた場合には表示むらが生ずるおそれがある。
【0008】
そこで、配列を適宜人れ替えて周波数成分の片寄りをなくすようにしたのが、同図(b)の波形であり、上記図47の従来例では、この波形を用いたものである。
一方、各信号電極Y1〜Ymに印加する信号電圧は、走査電圧と同じパルスパターン数で、かつ各パルスの電圧レベルは、選択された走査電極上のオン・オフに応じた大きさの電圧を印加するようにしたもので、例えば本例においては同時に選択される走査電極X1・X2・X3に印加される走査電圧波形が正のパルスのときをオン、負のパルスのときをオフとし、表示データのオン・オフをパルス毎に対比し、不一致の数に応じて信号電圧波形を設定するようにしたものである。即ち、図47においては不一致の数が0のときは−VY2 、1のときは−VY1、2のときはVY1、3のときはVY2パルス電圧を印加するようにしたものである。なお上記のVY1とVY2電圧比は、VY1:VY2=1:3、となるように設定されている。
具体的には、図47における走査電極X1・X2・X3への印加電圧波形において、VX1の電圧を印加するときをオン、−VX1の電圧を印加するときをオフとし、図46の画素の表示は黒丸印をオン、白丸印をオフとすると、図46における信号電極Y1と走査電極X1・X2・X3との交差する画素の表示は順にオン・オン・オフであり、これに対して各走査電極X1・X2・X3に印加される電圧の最初のパルスパタ−ンは、それぞれオフ・オフ・オフである。その両者を順に対比して不一致の数は2であるから、信号電極Y1の最初のパルスパターンには、図47の(c)に示すように電圧VY1が印加されている。
【0009】
また各走査電極X1・X2・X3に印加される電圧の2番目のパルスパターンは、それぞれオフ・オフ・オンであり、前記の画素表示オン・オン・オフと順に対比すると、すべてが不一致であり不一致数は3であるから、信号電極Y1の2番目のパルスには電圧VY2が印加されている。同様の要領で、3番目のパルスにはVY1、4番目のパルスには−VY1が印加され、以下、−VY2、VY1、−VY1、−VY1の順で印加されている。
【0010】
また次の3つの走査電極X4〜X6が選択されて、その各走査電極X4〜X6に図47の(b)に示す電圧が印加される際には、その各走査電極X4〜X6と信号電極との交差する画素のオン・オフ表示と、上記各走査電極X4〜X6への印加電圧の各パルスパターンのオン・オフとの不一致に応じた電圧レベルの信号電圧が、図47の(c)のように印加される。
【0011】
なお上記例では、走査電圧波形の正の選択パルスを1、負の選択パルスを−1、各画素の表示がオンのときを−1、オフのときを1とし、その一致数と不一致数の差で信号電圧波形を設定したが、いずれを1または−1としてもよく、また一致数と不一致数の差を算定することなく、一致数もしくは不一致数のみで信号電圧波形を設定することもできる。
【0012】
上記のように、順次複数本の走査電極を同時に選択して駆動する手法は、前記の図45に示すような1ラインずつ選択して駆動する方法と同じオン/オフ比を実現した上で、駆動電圧を低く抑えることができる利点がある。
【0013】
次に、上記のように順次複数本の走査電極を同時に選択して駆動する手法の一般的な要件や要領および手順等を、順を追って説明する。
【0014】
A.要件
a)N本の走査電極をN/hのサブグループに分割する。
b)各々サブグループはh本のアドレスラインを持つ。
c)ある時刻において信号電極は、hビットワード(h−bitword)から構成される。
dk*h+1、dk*h+2‥‥ dk*h+h;dk*h+j=0または1ここで、0≦k≦(N/h)−1(k:サブグループ)
すなわち1列の表示データは、
d1、d2、‥‥dh ・・・・・第0サブグループ dh+1、dh+2‥‥dh+h ・・第1サブグループdN-h+1、dN-h+2‥‥dN-h+h ・・・・・第N/h−1サブグループとなる。
d)走査電極の選択パターンは、次式に示す周期2hのビットワードパターンである。
【0015】
ak*h+1、ak*h+2‥‥ak*h+h; ak*h+J=0または1
B.要領
(1)1つのサブグループは同時に選択される。
(2)走査電極の選択パターンとして、hビットワードが1つ選ばれる。
(3)走査電圧は、ロジック0に対し−Vr、
ロジック1に対し十Vr、
非選択時は0ボルト、とする。
(4)選択されたサブグループの走査電極と信号電極は、ビット対ビットで比較される。
(5)走査電極と信号電極のパターンの不一致の数iを決める。
【0016】
【数1】
(6)信号電極への印加電圧をV(i)とする。iは不一致数(不一教の数に応じて、あらかじめ定められた電圧の1つを選ぶ)
(7)以上のような手法に基づいて、それぞれ信号電圧を決める(同時、並列的に)
(8)以上のようにして求められた走査電圧および信号電圧は、時間間隔△t0の間だけ、ディスプレイに印加される。ただし、△t0は最小パルス順である。
(9)新しい走査電極選択パターンが選択され、上記(4)〜(6)を再び計算し、次の信号電圧を決める。これも時間間隔△t0だけ印加される。
(10)1サイクル(周期)は2h個すべての走査電極選択パターンが各サブグループにすべて表れ、N/hのサブグループが選択されて終了する。
【0017】
1サイクル=△t・2h・(N/h)
C.分析
i個の不一致(ミスマッチ)がある場合の走査電極選択パターンについて考える。
【0018】
hビットワード長の走査電極選択パターンが同じhビットワード長のデータパターンとiビットだけ不一致となる場合の数は、
hC1={h!}/{i!(h−i)!}=Ci
通り存在する。
【0019】
例えばh=3、走査電極選択パターン=(0,0,0)の場合を考えると、下記の表のようになる。
【0020】
【表2】
これらは、走査電極選択パターンではなく、ワードのビット数で決まる。
【0021】
ピクセルに印加される瞬時電圧の振幅VpiXeLは、走査電圧をVrow、信号電圧をVcolumnとすると、
VpixeL=( Vcolumn−Vrow)または(V=row−Vcolumn)
ここで、
Vrow =±Vr
Vcolumn =V(i)
であれば、
VpixeL=十Vr−V(i)または−Vr−V(i)である。
【0022】
Vrow=±Vr
Vcolumn =±V(i)
であれば、
VpixeL=Vr−V(i)、Vr十V(i)、−Vr−V(i) または−Vr十V(i)
すなわち、
VpiXeL=|Vr−V(i)|または|Vr十V(i)|となる。
【0023】
従って、ピクセルに印加される具体的振幅は、
選択行で −(Vr十V(i))または(Vr−V(i))
非選択行で V(i)
である。(V(i)を両極性と考えると、前記の文献のような記述となる。)
一般に、ピクセルに印加される電圧は、
オン・ピクセルではできる限り大きく
オフ・ピクセルではできる限り小さく
することが、高い選択比を実現する上で望ましい。
それゆえ、オンのとき、
|Vr十V(i)|はオン・ピクセルに有利に働き、
|Vr−V(i)|はオン・ピクセルに不利に働く。
【0024】
オフのとき、
|Vr−V(i)|はオフ・ピクセルに有利に働き、
|Vr十V(i)|はオフ・ピクセルに不利に働く。
【0025】
ここで、オンに対する有利とは、実効電圧を上昇させ、オンに対する不利とは、実効電圧を下降させる方向に作用する。
【0026】
hビットの中からi個選択する組み合わせの数は、
Ci=hCi={h!}/{i!(h−i)!}
であり、i個と不一致とすれば、これはhビット中、iビットが不一致となる場合の数であり、
その不一致数は各レベルでi個であるので、全体の不一致数(総ミスマッチ)は、i・Ci個である。
【0027】
これらは、hビットにまたがって分布しているので、ピクセル当り(1ビット当り)の平均不一致数Biは、
Bi=i・Ci/h(個/ピクセル)
である。
【0028】
また、不一教数の増加に従って信号電圧V(i)のレベルを増加するとすると、
VpixeL=Vrow−Vcolumnは、不一致数が増加するに従って減少する。
【0029】
注目のオン・ピクセルに対して、不一致を不利に働くと考えると、不一致数は、不利な電圧(信号電圧)の数を与える。
従って、1ピクセル当たりの(平均で)不利な電圧の数は、
Bi=i・Ci/h
となる。
【0030】
ところで、Ciのうちi/hが不利であるので、残り、すなわち
Ai={(h−i)/h}・Ci
は有利に働く。また、
{(h−i)/h}・Ci十(i/h)・Ci
=(h/h)Ci=Ci
であり、
Ai=Ci−Bi
={(h−1)!}=/{i・(h−i−1)!}
ただし、h≧i十1
である。
【0031】
以上をまとめると、
Von(r,m,s)={(S1十S2十S3)/S4}1/2
VOFF(r,m,s)={(S5十S6十S7)/S4}1/2となる。なお、
【0032】
【数2】
である。
また、
Vr/V0=N1/2/h・・・・・・行選択電圧
V(i)/V0=(h−2i)/h
={1−(2i/h)}・・・列電圧
であり、
R=(V0N/VOFF)maX
={(N1/2十1)/(N1/2−1)}1/2となる。
【0033】
ところが、上記従来例2のように順次複数本の走査電極を同時に選択して駆動する場合には、走査電極および信号電極に印加するパルス幅が、同時に選択する走査電極の数が増加するに従って狭くなり、波形のナマリによるクロストークが増大し画質が悪くなる等の間題があり、特にパルス幅の変調等による階調表示を行う場合には、深刻となる。
【0034】
【課題を解決するための手段】
本発明は上記のように順次複数本の走査電極を同時に選択して駆動する場合にも良好な階調表示を行うことのできる液晶装置の駆動方法と駆動回路および液晶装置を提供することを目的とする。
本発明の液晶装置の駆動方法は、互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動方法において、前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加し、各前記選択期間を分割し、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、割り当てられる前記分割された選択期間の各々において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定される信号電圧を前記信号電極に印加し、前記ビットの位に応じて割り当てられる前記分割された選択期間の順番を順次入れ替えることを特徴とする。
また、本発明の液晶装置の駆動回路は互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動回路において、前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加する走査電極ドライバと、各前記選択期間を分割し、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、割り当てられる前記分割された選択期間の各々において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンに基づいて設定される信号電圧を前記信号電極に印加し、前記ビットの位に応じて割り当てられる前記分割された選択期間の順番を順次入れ替える信号電極ドライバとを有することを特徴とする。
また、本発明の液晶装置は互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置において、前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加してなり、各前記選択期間を分割し、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、割り当てられる前記分割された選択期間の各々において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンに基づいて設定される信号電圧を前記信号電極に印加し、前記ビットの位に応じて割り当てられる前記分割された選択期間の順番を順次入れ替えることを特徴とする。
また本発明の液晶装置の駆動方法は、互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動方法において、前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加し、各前記選択期間を分割して、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、各前記選択期間において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定されるとともに、前記表示すべきデータのビットの位に応じて電圧に重み付けされた信号電圧を、前記表示すべきデータのビットの位に応じて重み付けされた時間で前記信号電極に印加し、前記信号電圧と、それを印加する時間との組み合わせにより重み付けされた階調表示をしてなることを特徴とする。
また、本発明の液晶装置の駆動回路は互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動回路において、前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加する走査電極ドライバと、各前記選択期間を分割して、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、各前記選択期間において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定されるとともに、前記表示すべきデータのビットの位に応じて電圧に重み付けされた信号電圧を、前記表示すべきデータのビットの位に応じて重み付けされた時間で前記信号電極に印加する信号電極ドライバとを有し、前記信号電圧と、それを印加する時間との組み合わせにより重み付けされた階調表示をしてなることを特徴とする。
また、本発明の液晶装置は、互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置において、前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加し、各前記選択期間を分割して、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、各前記選択期間において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定されるとともに、前記表示すべきデータのビットの位に応じて電圧に重み付けされた信号電圧を、前記表示すべきデータのビットの位に応じて重み付けされた時間で前記信号電極に印加し、前記信号電圧と、それを印加する時間との組み合わせにより重み付けされた階調表示をしてなることを特徴とする。
【0035】
特に、本発明による液晶素子等の駆動方法は、走査電極を有する基板と、信号電極を有する基板との間に液晶層を介在させてなる液晶素子を、順次同時に複数本の走査電極を選択してマルチプレクス駆動する液晶素子等の駆動方法において、上記の選択期間を複数の期間に区分し、その区分した選択期間に、所望の表示データに応じた重み付けをした電圧を印加して階調表示を行うことを特徴とする。
【0036】
上記のような駆動方法を採用することによって、順次複数本の走査電極を同時に選択してマルチプレクス駆動する場合にも、クロストーク等が発生が少なく良好な階調表示を行わせることが可能となる。
【0037】
また本発明による液晶素子等の駆動回路は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の駆動回路において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送して、上記の表示データに応じた所望の階調表示を行わせるように構成したことを特徴とする。
【0038】
上記のような駆動回路を用いることによって、前記のような階調表示を簡単・確実に実行させることが可能となる。
【0039】
さらに本発明による表示装置は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の表示装置において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送する駆動回路を備え、上記の選択期間を複数個に区分し、その各区分した選択期間に、上記の駆動回路により所望の表示データに応じて重み付けをした信号電圧を信号電極に印加して階調表示を行わせるようにしたことを特徴とする。
【0040】
上記のように構成することによって、クロストーク等が発生するおそれが少なく、良好に階調表示を行わせることのできる表示装置を提供することが可能となる。
【0041】
【発明の実施の形態】
以下、図に示す実施の形態に基づいて本発明による液晶素子等の駆動方法と駆動回路および表示装置を具体的に説明する。
(実施の形態1)
図1は本発明による液晶表示素子等の駆動方法の一実施の形態を示す印加電圧波形図であり、同図(a)は走査電極X1・X2・X3に印加される電圧波形、(b)は走査電極X4・X5・X6に印加される電圧波形、(c)は信号電極Y1に印加される電圧波形、(d)は走査電極X1と信号電極Y1とが交差する画素に印加される電圧波形を示す。
【0042】
本実施の形態は順次3つの走査電極を同時に選択して図2に示すような表示を行ったものである。
【0043】
同時に選択される走査電極への印加電圧波形としては、前記図48の(a)もしくは(b)に示す波形を用いることもできるが、本実施の形態においては上記図1の(a)に示す波形を用いている。
【0044】
前記図48の(a)もしくは(b)に示すようなビットワードパターンに対応した電圧波形を用いる場合には、各パルス幅が狭くなる不具合があり、特に同時に選択する走査電極の数が増加すると、前記のビットワードパターンの数は指数関数的に増大し、それに伴って必然的に各パルス幅が狭くなり、実際に画素に印加される際には、いわゆるナマリによるクロストークが生じるおそれがある。しかも本実施の形態はもとより後述する実施の形態のようにパルス幅の変調による階調表示を行う場合には、パルス幅が更に狭くなってクロストークの発生原因となる。
【0045】
そこで、本実施の形態においては、以下の要領で走査電極への印加電圧波形を設定してパルス幅が広くなるようにしたものである。
【0046】
走査電極への印加電圧波形は、
1).各走査電極が区別できること
2).各走査電極に加わる周波数成分が大きく異ならないこと
3).1フレームあるいは数フレーム内での交流性が保証されること
などを考慮して決める。
【0047】
即ち、ナチュラルバイナリ、ウォルシュ、アダマール等の直交関数系の中から上記条件を考慮して印加電圧のパターンを適宜選択することである。
【0048】
このうち上記の項目▲1▼は絶対条件である。特に項目▲1▼を満足するためには、各走査電極への印加電圧波形が互いに直交するように決める。
【0049】
上記の要件を考慮して決定したのが、図3の(a)および(b)に示す印加電圧波形であり、図3の(a)の印加電圧波形は、
X1:4*△t0
X2:4*△t0、2*△t0
X3:2*△t0
という異なる周波数成分を含んでいる。
【0050】
また図3の(b)に示す印加電圧波形は、
X1:4*△t0、2*△t0
X2:4*△t0、2*△t0
X3:6*△t0、2*△t0
という異なる周波数成分を含んでいる。
【0051】
前記図48の(a)・(b)に示す波形の最も短いパルス幅は△t0であったのに対し、上記図3の(a)・(b)の波形の最も狭いパルス幅△tは2△t0であり、2倍に拡大できる。このようにパルス幅を広くすることによって波形のナマリの影響を少なくすることができ、クロストークを減少させることができると共に、同時に選択する走査電極の数を増大させることが可能となる。なお図3の(a)・(b)に示す波形は一例であって適宜変更できると共に、走査電極の選択順序や各走査電極に印加するパルスパターンの配列順序等は直交関数の性質を利用して適宜変更できる。
【0052】
前記図1の(a)及び(b)に示す本実施の形態の走査電圧波形は上記図3の(b)の波形を基にして同時に選択される3つの走査電極への印加電圧波形を構成したものである。また本実施の形態においては選択期間を1フレームF内でt1、t2、t3、t4の4回に分けて駆動するようにした例を示す。
【0053】
一方、信号電極Y1〜Ymには、図1の(c)に示すように上記の分けた各選択期間t1、t2、t3、t4を更に複数の期間に分割し、その各分割した期間に、所望の表示データに応じて重み付けをした電圧を印加している。
【0054】
即ち、本実施の形態においてはt1の期間を2等分してaとbの2つの期間に分け、4階調表示を2進法により2ビットで表した前記図2に示す表示データに基づいてビット毎に所定の重み付けをした信号電圧を、上位ビットについては期間aに、下位ビットについてはb期間にそれぞれ印加するようにしたものである。
【0055】
具体的には、走査電極に電圧VX1を印加するときをオン、電圧−VX1を印加するときをオフとし、表示データは0をオフ、1をオンとして、同時に選択される走査電極のオン・オフと表示データのオン・オフとをビット毎に順に対比して不一致数を算定し、上位ビットについては、不一致数が3のときはVY4、2のときはVY2、1のときは−VY2、0のときは−VY4それぞれ印加し、下位ビットについては、不一致数が3のときはVY3、2のときはVY1、1のときは−VY1、0のときは−VY3をそれぞれ印加するようにしている。なお各電圧レベルの関係は、2*VY1=VY2、2*VY3=VY4、2*VY1=VY3−VY1、2*VY2=VY4−VY2としている。
【0056】
例えば、図1の(c)においてt1の期間についてみると、走査電極X1、X2、X3に印加する選択パルスはオン、オン、オフの順番となり、信号電極Y1と走査電極X1、X2、X3との各交点の画素の表示データは(00)(01)(10)で、上位ビットについてみるとオフ、オフ、オンとなり、比較すると不一致の数が3となり、信号電極Y1には期間aにおいて電圧VY4が印加されている。また下位ビットについてみるとオフ、オン、オフとなり、走査電極と比較すると不一致の数が1となり、b期間においては電圧−VY1が印加されている。
【0057】
このようにして、走査電極X1、X2、X3上の表示データを各信号電極Y1〜Ymごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた信号電圧が印加されるものである。
【0058】
次に、走査電極X4、X5、X6を同時に選択してそれに対応した信号電極波形を信号電極に印加する。このようにして走査電極を3ラインずつ同時に選択しながら表示データに応じた信号電圧波形を信号電極に印加して行き全ての走査電極X1〜Xnが走査し終わると、再び最初の走査電極X1、X2、X3に戻り、t2、t1〜t4の4つの期間が全ての走査電極X1〜Xnについて走査し終わると1フレーームが終了し、次のフレームが繰り返される。
【0059】
なお本実施の形態ではフレーム毎に印加電圧の極性を交互に異ならせて、いわゆる交流駆動を行っている。
【0060】
上記のように駆動することによってクロストーク等の少ない良好な階調表示を行わせることができるものである。
【0061】
なお上記の期間t1〜t4に走査電極に印加する走査電圧波形の順番は全てのフレームについて若しくはフレーム毎に適宜人れ替えてもよく、また走査電極に印加する走査電圧波形として前記図3の(a)に示す波形もしくは前述の要件を満足する他の波形を用いることもできる。さらに例えば走査電極X1〜X3では図3の(a)に示す波形を用い、次の走査電極X4〜X6では図3の(b)に示す波形を用いるというように同時に選択される走査電極毎に2種類の波形を交互に入れ替える、あるいは3種類以上の波形順番に入れ替えることもできる。また上記の期間t1〜t4の波形の入れ替えと同時に選択される走査電極毎の波形の入れ替えとを組み合わせることも可能である。
【0062】
また上記の期間t1〜t4は本実施の形態のように各期間毎に分けて駆動する、あるいは1フレーム内に連続的に設けて駆動するようにしてもよいが、本実施の形態のように選択期間を1フレームFで複数回に分けて駆動するようにすると、非選択期聞が短くなってコントラストを高めるこができる。この場合、上記実施の形態においては、選択期間をt1〜t4の4回に分けて駆動するようにしたが、その分け回数は任意であり、例えば上記t1〜t4の期間を2回に分けて駆動したり、それ以上に分けて駆動することもできる。
【0063】
さらに上記実施の形態では、走査電極を配列順序に従って同時に3本ずつ選択したが、その選択本数は適宜であり、また必ずしも配列順序に従うことなく選択するこもできる。
【0064】
以上に記載した変更は、後述する実施の形態をおいても同様に適用可能である。
【0065】
次に上記のような駆動方法を実行させる駆動回路の構成例を図4〜図6に基づいて説明する。
【0066】
図4は駆動回路の一例を示すブロック図であり、図において1は走査電極ドライバ、2は信号電極ドイバ、3はフレームメモリ、4は演算回路、5は走査データ発生回路、6はラッチである。
【0067】
図5は走査電極ドライバのブロック図、図6は信号電極ドライバのブロック図であり、図5および図6において11・21はシフトレジスタ、12・22はラッチ、13・23はデコーダ、14・24はレベルシフタである。
【0068】
上記の構成において、各走査電圧波形は、図4の走査データ発生回路5から発生する、正の選択か、負の選択か、あるいは非選択であるかのデータを発生させ、走査電極ドライバ1に転送する。
【0069】
その走査電極ドライバ1では図5に示すように走査データ発生回路5からの走査データ信号S3を走査シフトクロック信号S5でシフトレジスタ11に転送し、一走査期間における各走査電極のデータを転送した後ラッチ信号S6によって各データがラッチされ、各走査電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ15で3つのスイレッチのうちの1つをオンさせて、正の選択のときはVX1、負の選択のときは−VX1、非選択のときは0の電圧を選択された走査電極に出力する。
【0070】
一方、各信号電圧波形は、フレームメモリ3からの同時に選択される3本の走査電極毎の表示データ信号S1を読みだし、その表示データ信号S1と走査データ信号S3から選択パルスデータをラッチし、表示データ信号S1と選択パルスデータ信号S4を演算回路4でデータ変換する。そのデータ変換は、前述の要領でなされ、信号電極ドライバ2に転送される。
【0071】
その信号電極ドライバ2では図6に示すように演算回路4からのデータ信号S2をシフトクロック信号S7でシフトレ5ジスタ21に転送し、一走査期間における各信号電極のデータを転送した後ラッチ信号S8によって各データがラッチされ、各信号電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ25で8つのスイッチのうちの1つをオンさせて、VY4、VY3、VY2、VY1、−VY1、−VY2、VY3、−VY4の8つの電圧のいずれかの電圧を各信号電極に出力する。
【0072】
上記のような駆動回路を用いることによって、前記のような駆動方法を簡単・確実に実行させることができる。
【0073】
また前記のような表示素子等を有する表示装置に上記のような駆動回路を備え、前記のような駆動方法を実行させるようにすれば、クロストーク等の発生が少なく良好な階調表示を行うことのできる表示装置が得られるものである。
(実施の形態2)
上記実施の形態1においては、信号電極に表示データの各ビット毎に4種類の電圧の中から表示データに応じて1つを電圧選択して印加するようにしたが、仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減することができる。
【0074】
図7は上記実施の形態1において仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減して駆動した本実施の形態による電圧波形図、図8は仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減する要領を示す説明図である。
【0075】
本実施の形態は、例えば図8に示すように同時に選択される走査電極の次にXn+1、Xn+2‥‥のような仮想電極を設け、例えば走査電極X1、X2、X3が選択されるときに、それと同時にXn+1も選択されると仮定し、実施の形態1と同様に走査電極に電圧VX1を印加するときをオン、電圧−VX1を印加するときをオフとし、表示データは0をオフ、1をオンとして不一致数を算定する。この場合、仮想電極の状態を適宜変えることによって不一致数が常に1か3になるようにする。
【0076】
そして表示データの上位ビットでは不一致数が1のとき−VY2、不一致数が3のときVY2を選択し、表示データの下位ビットでは不−致数が1のとき−VY1、不一致数が3のときVY1を選択するものである。なお各電圧レベルの開係は、2*VY1=VY2とする。
【0077】
上記図7は上記の要領で前記図2に示す表示を行ったもので、t1の期間についてみると、走査電極X1、X2、X3および仮想電極Xn+1に印加する選択パルスは順にオン、オン、オフ、オンとなり、信号電極Y1と走査電極X1、X2、X3およびXn+1との各交点の画素の表示データは(00)(01)(10)(11)で、上位ビットについてみるとオフ、オフ、オン、オンとなり、順に比較すると不一致の数が3で、この不一致の数に応じて変換データS2をつくり、信号電極Y1には期間aにおいて電圧VY2が印加されている。
【0078】
また下位ビットについてみるとオフ、オン、オフ、オンとなり、走査電極と比較すると不一致の数が1となり、この不一致の数に応じて変換データS2をつくり、信号電極Y1には期間bにおいて電圧−VY1が印加されている。
【0079】
このようにして、走査電極X1、X2、X3およびXn+1上の表示データを各信号電極Y1〜Ymごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた電圧を印加していく。
【0080】
次に、走査電極X4、X5、X6およびXn+2を同時に選択してそれに対応した信号電極波形を信号電極に印加する。
【0081】
このようにして走査電極を3ラインと仮想電極1ラインずつ同時に選択しながらそれに対応した信号電極波形を信号電極に印加していき走査電極Xnまで走査し終わると、再び最初の走査電極X1、X2、X3に戻り、t2で示すパルスパターンで順番に走査していく。このようにして、t1、t2、t3、t4に示す各パルスパターンで4回走査することによって1フレーム期間を終了し、次のフレームで同様の操作が繰り返えされる。
【0082】
上記のように仮想電極を設けることによって信号電極に印加加する電圧レベルの数を実施の形態1の場合よりも少なくできるものである。
【0083】
なお上記のように仮想電極を設けることによって信号電極に印加する電圧レベルの数を減少させることは、後述する各実施の形態にも適用できる。
【0084】
また本実施の形態および後述する各実施の形態においても、前記実施の形態1と同様の駆動回路を用いることができる。その場合、前記図4における演算回路4は各実施の形態に応じてデータ処理を行う構成とし、また図5の走査電極ドライバおよび図6の信号電極ドライバの電圧レベルは各実施の形態に応じて設け、アナログスイッチ15・25でいずれかの電圧レベルを選択するように構成すればよい。
【0085】
例えば本実施の形態においては、前記図4における演算回路4および図5の走査電極ドライバは実施の形態1と同様とし、図6の信号電極ドライバは実施の形態1においてはVY4、VY3、VY2、VY1、−VY1、−VY2、−VY3、−VY4の8つの電圧レベルを設けたが、本実施の形態においてはVY2、VY1、−VY1、−VY2の4つの電圧レベルを設けるだけでよい。
(実施の形態3)
上記各実施の形態は表示データに応じて電圧値を変えて階調表示を行ったが、パルス幅を変えることによって階調表示を行うこともできる。
【0086】
図9はパルス幅変調による階調表示を行った実施の形態の印加電圧波形図である。
【0087】
先ずパルス幅変調による階調表示を行う場合の一般的な手順等について説明する。
【0088】
一般に、パルス幅変調による階調表示を行うに当たっては、前記パルスの時間幅△tを、f個の不等間隔の時間幅に分割する。
【0089】
△tq=2q-1/(2f−1)(fは階調のビット数) 例えば、f=2のときは、22=4階調であり、時間幅は図10に示すように △t1=(1/3)△t0、△t2=(2/3)△t0に分割する。
【0090】
次に、各データをfビットに分割(fビットで表現)する。
【0091】
d1=(d1,f、d1,f-1・・・d1,1)
d2=(d2,f、d2,f-1・・・d2,1)
:
dh=(dh,f、dh,f-1・・・dh,1)
:
そして、△toの間隔で走査電極の選択パターンとデータパターンの各ビットを比較する。
【0092】
例えば、f=2のとき
d1=(d1,2、d1,1)
d2=(d2,2、d2,1)
:
となり、まずd1のうち、 d1,1(下位ビット)と走査電極選択パターンを比較し、△t1の間ディスプレイに印加する。
【0093】
次に、d1,2と走査電極選択パターンを比較し、△t2の間ディスプレイに印加する。
【0094】
これを各dについて、上記と同様の要領で順次行えばよい。
【0095】
本実施の形態による上記図9は、上記の要領でパルス幅変調により前記図2に示すような4階調の表示を行ったものである。
【0096】
本例においては、各走査電極X1〜Xnに前記図47の従来例と同様の走査電圧を印加し、それに対する信号電極Y1〜Ymのパルス幅を上記の階調表示に応じて変調させるようにしたものである。
【0097】
すなわち、各パルス幅△tを均等に3分割し、0から3までの4段階の階調表示を、2進法により2ビットの表示データ(00)、(01)、(10)、(11)で表し、同時に選択される走査電極のオン・オフと、上記の表示データの上位ビットとの不一致数によって3分割のうちの2分割の電圧レベルを決め、下位ビットとの不一致数で残りの1分割分について電圧レベルを決めるものである。また3分割を均等でなくすことによって階調表示の輝度変化を補正することもできる。
【0098】
具体的には上記図9において走査電極に電圧VX1を印加するときをオン、電圧−VX1を印加するときをオフとすると、走査電極X1・X2・X3に印加する最初のパルスは、全てオフであり、これに対して前記図2の走査電極X1・X2・X3の表示データの下位ビットは0をオフ、1をオンとして、オフ・オン・オフであるから、不一致数は1となり、△t1の間の電圧パルスは−VY1となり、上位ビットはオフ・オフ・オンであるから、不一致数は1となり△t2の間の電圧パルスは−VY1となる。このようにして各選択期間△t毎に比較して信号電極に印加する電圧パルスを求めればよい。
【0099】
そして本実施の形態においては上位ビットに対する電圧は3分割のうちの後の2つの期間に、下位ビットに対する電圧は3分割のうちの前の1つの期間に印加するようにしたものである。なお上位ビットに対する電圧を3分割のうちの前の2つの期間に、下位ビットに対する電圧を3分割のうちの後の1つの期聞に印加してもよい。
(実施の形態4)
上記のような階調表示を行う楊合にも前記実施の形態1の場合と同様に選択期間を1フレームの中で複数回に分けて駆動することができる。
【0100】
図11はその一例を示すもので、前記図9の実施の形態において走査電極および信号電極に印加する8つのパルスパターン(ブロック)よりなる電圧波形を、パルスパターン毎に等間隔に8つに分割して出力するようにした例を示す。
【0101】
上記のように選択期聞を1フレームの中で複数回に分けて駆動すると、前記実施の形態と同様にコントラストを高めることができる。
(実施の形態5)
上記実施の形態3および実施の形態4においては、信号電極の電圧レベルとして、VY2・VY1・−VY1・−VY2の4つのレベルを用いたが、前記実施の形態2と同様に仮想電極を設けることによって上記の電圧レベル数を削減することができる。
【0102】
図12は上記実施の形態3に仮想電極を設けて信号電極への印加電圧レベルを減らすと共に、実施の形態4と同様に選択期間を1フレーム内で複数回に分けて駆動した例を示す。
【0103】
上記のように仮想電極を設けることによって電圧レベル数を削減する要領等については、既に前記実施の形態2で説明したが、ここではその一般的な手法等をも含めて説明する。
【0104】
先ず、前述のサブグループh本の内、e本を仮想走査電極(仮想ライン)とし、この仮想走査電極のデータの一致・不一致を制御することにより、全体の一致・不一致数を制限し、信号電極の駆動電圧のレベル数を削減する。
【0105】
不一致数をMi、Vcを適当な定数とすると、信号電極への印加電圧Vcolumnは、
【0106】
【数3】
あるいは単純に
Vcolumn=V(i) 0≦i≦hいずれにせよ、 VcoLumnはh十1レベルある。
【0107】
例えば、サブグループh=4、仮想走査電極e=1の場合について考える。
【0108】
前記実施の形態のように、h=3の場合のレベル数は、−VY2、−VY1、VY1、VY2の4レベルであり、このとき仮想走査電極で偶数個の不一致となるように制御すると下記表のようになる。
【0109】
【表3】
上記のように、元の電圧レベルが4段階であったものを3段階にすることができる。また、不一致数が奇数個になるようにすると、上記表中の修正後の不一致数は、上から順に1、1、3、3となり、修正後の電圧レベルを、例えばVa・Va・Vb・Vbの2レベルにすることができる。
【0110】
またサブグループがh=4で、電圧レベルを削減しない場合の電圧レベルは、例えば−VY2、−VY1、0、VY1、VY2の5レベル必要であるのに対し、仮想走査電極で偶数個の不一致となるように制御すると、下記表のようになる。
【0111】
【表4】
上記のように、もとの電圧レベルが5段階であったものを3段階にすることができる。上記の場合も不一致数が奇数個になるようにして電圧レベルを設定することができる。
【0112】
なお、上記の仮想走査電極は、通常は表示しなくてよいので、必ずしも現実に設ける必要はないが、設ける場合には表示に影響しない部分に設けるとよく、例えば液晶表示装置等においては、図13に示すように表示領域Rの外に仮想走査電極Xn+1…を設ける、あるいは表示領域Rの外側に余剰の走査電極がある場合にはそれを仮想走査電極として用いるともできる。
【0113】
また、仮想走査電極の数eを増加させれば、レベル数はさらに削減できる。その場合、上記のようにe=1の場合は、不一致数が全て2で割れるように制御したが、例えばe=2の場合は、不一致数が全て3で割れるように制御すればよい。
【0114】
ただし、全てが3で割って1余る、あるいは2余るようにしてもよい。
【0115】
さらに上記の手法で削減できる最大削減数は、1/(e十1)であり、e=1のときは0Vを除いて1/2である。
【0116】
本実施の形態による前記図12は同時に3本の走査電極と1本の仮想走査電極とを選択して信号電極への印加電圧レベルを減らすと共に、選択期間を1フレーム内で複数回に分けて駆動するようにしたものである。
【0117】
その選択期聞は、本実施の形態においては図12および図14に示すように1フレーム内で4回に分割して各期間毎に仮想走査電極を合めた4本の走査電極について表示データの各ビット毎に不一致数を数え、その不一致数が常に奇数になるようにすることで、不一致数が1か3になり、それに応じて信号電圧波形の電圧レベルがVY1と−VY1の2つのレベルになるようにしている。
【0118】
具体的には、例えば前記図13に示すような表示を行う場合に、前記図8に示すように最初に選択される走査電極X1・X2・X3の次に仮想走査電極Xn+1があるものとする。ただし、実際には前述のように設けなくてもよく、設ける場合には図13に示すように表示領域Rの外に設けるのが望ましい。
【0119】
また、上記の走査電極に印加する電圧がプラスの場合をオン、マイナスの場合をオフとして、各選択期間△tをそれぞれ3分割し、同時に選択される走査電極X1・X2・X3の表示データが図13のように(00)、(01)、(10)であるときは、前記図8に示すように仮想走査電極のデータは(11)とすればよい。
【0120】
そして、各ビット毎に不一致数を数えてVY1か−VY1のいずれかの電圧レベルを決定し、上位ビットに対する電圧は3分割のうちの後の2つの期間、下位ビットに対する電圧は3分割のうちの前の1つの期間に印加すればよい。なお上位ビットに対する電圧を3分割のうちの前の2つの期間に、下位ビットに対する電圧を3分割のうちの後の1つの期間に印加してもよいことは、前記実施の形態3と同様である。
【0121】
上記のように表示データによって各ビット毎に比較することによってVY1あるいは−VY1の電圧のパルス幅を決めればよく、仮想走査電極に印加する選択パルスの極性と表示データとが常に不一致数が1、3…等の奇数になるようにすることによって、信号電極に印加する電圧レベルを削減するもので、本実施の形態においては2レベルとすることができる。ただし、前述のように不一致数が偶数になるようにしてもよい。
【0122】
また上記のようにすると、液晶ドライバの回路構成が簡単で、従来のパルス幅変調用ドライバとほぼ同じものも使用できる。
【0123】
なお上記実施の形態では、4階調表示について説明したが、それ以上の多階調表示も可能であり、例えば表示データを3ビットとして各選択期間を表示データの各ビットに対してパルス幅に重み付けをした3分割とすることで、8階調表示ができ、さらに表示データを4ビットとして各選択期間を表示データの各ビットに対してパルス幅に重み付けをした4分割とすることで16階調の表示を行うことができる。このように各選択期間の分割数を変えることで、多階調表示ができるものである。
(実施の形態6)
上記実施の形態5のように仮想電極を設けて信号電極への印加電圧レベルを減らした上でパルス幅変調による階調表示を行うことは、同時に選択される走査電極に前記実施の形態1のような走査電圧を印加する場合にも適用可能であり、図14はその一例を示す説明図である。
【0124】
同時に選択される走査電極への印加電圧波形は上記のように実施の形態1における図1と同様とし、各選択期間t1〜t4、t5〜t8をそれぞれ3分割し、同時に選択される走査電極X1・X2・X3の表示データが図13のように(00)、(01)、(10)であるときは、前記図8に示すように仮想走査電極のデータは(11)とすればよい。
【0125】
そして、各ビット毎に不一致数を数えて電圧レベルを決定し、上位ビットでは3分割のうちの2つの期間、下位ビットでは3分割のうちの1つの期間についてVY1か−VY1の電圧を印加すればよい。
上記のようにすることによって実施の形態5と同様の効果が得られる。
【0126】
なお上記の各選択期間t1〜t4は1フレームF内に連続させて設けても、あるいは1フレームF内で各々分けて設けるようにしてもよい。選択期聞t5〜t8についても同様である。
(実施の形態7)
上記のように選択期間の分割および印加電圧レベルの削減を行った上でフレーム変調による階調表示を行うことも可能であり、図15は上記実施の形態6と同様に順次3本の走査電極と1本の仮想走査電極とを用いて信号電極への印加電圧レベルを減らし、かつ選択期間を1フレーム内で複数回に分けて駆動すると共に、フレーム変調による階調表示を行った場合の実施の形態を示す。
【0127】
なお同時に選択される走査電極への印加電圧として、本実施の形態においては前記図3の(b)の波形を用いたものであるが、同図(a)もしくは前記図48の(a)または(b)等の波形を用いることもできる。
【0128】
フレーム変調による階調表示は、あるフレーム期間の中で何フレームをオンとし、何フレームをオフにするかで階調表示を行うもので、例えば図16のようにF1間でオン、F2間でオフ電圧を印加すると、オンとオフとの中間調が表示される。
【0129】
また本実施の形態では1フレームの中で4回選択されるのでF1期間とF2期間での明暗の差が小さくなり、チラツキが目立たなくなる。
【0130】
例えば、複数のフレーム期間を1つのブロックとして階調表示する場合に、上記の複数フレームの中で選択パルスの位置を入れ替えることも可能で、例えば図15において、t3間とt7間を入れ替えることによってフレーム間の差をより小さくすることもできる。
【0131】
なお上記実施の形態では、2フレームのうちの1フレームでオン、1フレームでオフとすることによって階調表示を行う例を示したが、それ以上のフレーム、例えば7フレームを1つのブロックとしてその中でのオンフレームとオフフレームがいくつあるかの組合せによって8階調の表示を行うこともでき、また15フレームを1ブロックとして16階調の表示を行うこともできる。このように1つのブロックを何フレームにするかで任意の階調数の表示ができるものである。
(実施の形態8)
さらに前記のように選択期間の分割および印加電圧レベルの削減を行った上でパルス幅変調とフレーム変調との組合せによる階調表示を行うことも可能であり、図17はパルス幅変調とフレーム変調との組合せによる階調表示を行う要領の一例を示す説明図である。
【0132】
或る何フレーム期間の中で、いくつかの中間調を表示することによって、各階調データと階調データの中間の階調の表示を可能とする。
【0133】
例えば、図18に示すように最初のフレームF1の期間では、(00)を表示し、次のフレームF2の期間では、(01)を表示することによって、実際には(00)と(01)の中間を表示することができる。
【0134】
上記のように選択期間の分割および印加電圧レベルの削減を行うと共に、パルス幅変調とフレーム変調との組合せによる階調表示を行うと、表示のチラツキを減少させることができると共に、多階調表示が可能となる。また実施の形態6と同様に選択パルスの入れ替えができる。
【0135】
さらに例えば前記実施の形態2に示すような表示データによって電圧に重み付けをする場合、そのほか先の他の実施の形態もしくは後述する実施の形態にも、本実施の形態のようなフレーム変調との組合せによる階調表示を行わせることもできる。
【0136】
また前記実施の形態5〜本実施の形態8は、仮想走査電極を設けた場合について説明したが、仮想走査電極を設けない場合でも、フレーム変調による階調表示やフレーム変調とパルス幅変調との組合せによる階調表示を行うことができる。
(実施の形態9)
上記各実施の形態では、表示データを2ビットとして各ビットに対応した重み付けをした信号電圧を印加することによって4階調表示を実現しているが、階調数は幾つにすることも可能であり、例えば図19の示すような信号電極波形として8階調表示とすることもできる。
【0137】
即ち、図19は前記図2における各走査電極に印加する走査電極波形は実施の形態1の場合と同じとして、走査電極X1、X2、X3と信号電極Y1の交点の各画素の表示データが上から順に(001)(010)(100)としたときの信号電極波形である。
【0138】
本実施の形態においては前記実施の形態1における4つの各選択期間t1、t2、t3、t4をそれぞれ3等分してa、b、Cの3つの期間に分割し、3ビットの表示データのうち最上位ビットに対応する電圧波形を期間aに、中位ビットに対応する電圧波形を期間bに、最下位ビットに対応する電圧波形を期聞cに、それぞれ実施の形態1と同様の要領で各ビットの表示データに応じた重み付けをして印加するようにしたものである。
【0139】
すなわち、期間aでは最上位ビットの表示データに応じて−VY6、−VY4、VY4、VY6の電圧レベルから1つを選び、期間bでは中位ビットの表示データに応じて−VY5、−VY2、VY2、VY5の電圧レベルから1つを選び、期間cでは最下位ビットの表示データに応じて−VY3、−VY1、VY1、VY3の電圧レベルから1つを選ぶ。なお各電圧レベルの開係は、4*VY1=2*VY2=VY4、4*VY3=2*VY5=VY6、2*VY1=VY3−VY1、2*VY2=VY5−VY2、2*VY4=VY6−VY4としている。
【0140】
このような条件で、実施の形態1と同様の要領で、表示データの各ビットごとに不一致の数によって信号電極波形を作ることによって8階調表示を行うものである。
【0141】
以上のように、前記実施の形態1では選択期間を2等分した各期間に対応した電圧を選んで信号電極に印加することによって4階調表示を行い、本実施の形態では3等分することで8階調表示を行っている。これを更に4等分することで16階調というように、選択期間をいくつかに分割してそれぞれの期間に対応した電圧を信号電極に印加することによって階調数を増やすことができる。また、各信号電極の電圧の比を変えたり、選択期間の中を等分割でなく少し変えることによって各階調における輝度を調整することも可能である。
(実施の形態10)
上記実施の形態9の図19においては信号電極に印加する電圧を変えることによる階調表示において、表示データのビット数に応じて分割した期間a、b、cに、各ビットに応じた電圧を上位ビットから順番に印加するようにしたが、その順番を信号電極毎に適宜入れ替えることもできる。
【0142】
上記実施の形態9において、例えば走査電極X1、X2、X3と信号電極Y2〜Ymとが交差する各画素の表示が、走査電極X1、X2、X3と信号電極Y1とが交差する画素の表示と同じであるとすると、信号電極Y1〜Ymに印加する信号電圧波形は全て図19に示す波形と同じとなる。しかし、このような場合、各画素に印加される波形のナマリ等が大きくなってしまい表示品質が悪くなる。
【0143】
そこで、本実施の形態においては図20に示すように各信号電極Y1〜Ymに印加される信号電極波形を順に入れ替えるようにしたものである。
【0144】
すなわち、前記実施の形態9においては3ビットの表示データのうち最上位ビットに対応する電圧を期間aで、中位ビットに対応する電圧を期間bで、最下位ビットに対応する電圧を期間cで、その順に信号電極Y1に印加している。他の信号電極Y1〜Ymについても同様である。
【0145】
これに対し、本実施の形態においては図20に示すように、最上位ビットに対する電圧を印加する期間をa、中位ビットに対する電圧を印加する期聞をb、最下位ビットに対する電圧を印加する期間をcとすると、例えば信号電極Y1では実施の形態2と同様に上位ビットから順にa・b・cの順番で印加すれば、次の信号電極では順番を適宜入れ替えて例えば信号電極Y2ではa・c・b、信号電極Y3ではb・a・c、信号電極Y4ではb・c・a、信号電極Y5ではc・a・b、信号電極Y6ではc・b・aの順にそれぞれ印加していく、他の信号電極Y7〜Ymについても上記のような組み合わせの繰り返しとする。
【0146】
上記のようにすると、上記実施の形態においては順番の異なる6種の組合わせの波形がほぼ同じ数だけ信号電極に印加されるため各信号電極波形の立ち上がりや立ち下がりの影響が相殺しあい各画素に印加される波形のナマリ等を減少させることができるものである。
【0147】
なお、各信号電極に印加する波形の組み合わせはどのようにしてもよく、例えば、信号電極ドライバが6個あれば信号電極ドライバごとに各組合わせの波形を印加するようにしてもよい。このように、各信号電極に印加する波形の組み合わせがほぼ同数となるようにすることによって、表示品質を向上することができる。
【0148】
また上記のように表示データの各ビットに対応する電圧を各信号電極Y1〜Ym毎に適宜入れ替えて印加することは、前述の各実施の形態および後述する実施の形態にも適用可能である。
(実施の形態11)
前記実施の形態9においては走査電極に印加する走査電圧波形として図1の(a)すなわち図3の(b)に示すような波形を用いて8階調の表示を行ったが、図3の(a)もしくは前記従来例における図48の(a)または(b)の波形を用いることも可能であり、以下図3の(a)に示す波形を用いて8階調の表示を行う場合を例にして更に詳しく説明する。
【0149】
図21は同時に選択される走査電極に印加する走査電圧波形として図3の(a)に示す波形を用いて図22に示す表示データに基づいて8階調の表示を行った実施の形態の印加電圧波形図であり、同図(a)は走査電極X1・X2・X3に印加される走査電圧波形、同図(c)は信号電極Y1に印加される信号電圧波形、同図(d)は走査電極X1と信号電極Y1とが交差する画素に印加される電圧波形を示す。
【0150】
本例においても走査電極を順次同時に3本ずつ選択して駆動するようにしたもので、図21においては3つの走査電極X1・X2・X3のみを示したが、図23に示すように走査電極X1・X2・X3が選択された後は、次の3つの走査電極X4・X5・X6が選択されてそれぞれ走査電極X1・X2・X3と同様の電圧が印加され、以下同様に順に3つずつ選択されて全ての走査電極が選択されたところで1つのフレームが終了する。
【0151】
また同時に選択される3つの走査電極には、上記のように前記図3の(a)に示す走査電圧波形を印加するようにしたもので、その最小パルス幅△tは前記図48の従来例における最小パルス幅△t0の2倍の大きさであり、各走査電極の1フレーム内での全ての選択期間tは、上記パルス幅△tの大きさの4つの期間t1〜t4で構成されている。
【0152】
上記の4つの期間t1〜t4を、表示データのビット数に合せてそれぞれ3つの期聞a・b・cに分割し、その各分割期間に表示データのビットに対応して所定の重み付けをした信号電圧を信号電極に印加するようにしたものである。
【0153】
即ち、図22において2進法により3桁の数字で表した表示データの上位ビットを各期間t1〜t4の始めの分割期間aに、中央のビットを次の分割期間bに、下位ビットを最後の分割期間cにそれぞれ対応させ、上位ビットに対しては所定の重み付けをした±VY4または±VY6を、中央ビットに対しては±VY2または±VY5を、下位ビット対しては±VY1または±VY3を、それぞれ後述する条件に従って印加する。
【0154】
なお上記の電圧植の比は、
VY1:VY2:VY4=1:2:4
VY3:VY5:VY6=1:2:4
VY1:VY3=1:3
に設定されている。
【0155】
また上記の条件としては、走査電極に印加する走査電圧波形が正側のときをオン、負側のときをオフとし、表示データの1をオン、0をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すベき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【0156】
具体的には、本例においては走査電極と上位ビットとの不一致数が0のときは−VY6、1のときは−VY4、2のときはVY4、3のときはVY6をそれぞれ印加し、走査電極と中央ビットとの不一致数が0のときは−VY5、1のときは−VY2、2のときはVY2、3のときはVY5をそれぞれ印加し、走査電極と下位ビットとの不一致数が0のときは−VY3、1のときは−VY1、2のときはVY1、3のときはVY3をそれぞれ印加するようにしたものである。
【0157】
そこで、図21の実施の形態においては、先ず3つの走査電極X1・X2・X3が同時に選択され、その選択された走査電極X1・X2・X3は順にオフ・オフ・オンで、その走査電極X1・X2・X3上における信号電極Y1との交点の表示データの上位ビットは順にオフ・オン・オンであり、両者を順に対比すると不一致数は1となり、最初の期間t1のうちの最初の分割期間aに−VY4の電圧が信号電極Y1に印可されている。他の信号電極Y2〜Ymについても同様の要領で重み付けした電圧が同時に印加される。
【0158】
つぎに、最初の期間t1のうちの次の分割期間bにおいては、走査電極X1・X2・X3のオン・オフは上記と同じオフ・オフ・オンであり、その分割期間bに対応する中央ビットは順にオン・オフ・オフであるから、不一致数は2でVY2の電圧が印加され、また最後の分割期間cに対する下位ビットはオフ・オン・オフであるから、不一致数は2でVY1が印加されている。
【0159】
また次の期間t2については、走査電極X1・X2・X3上のオン・オフは傾にオフ・オン・オフであり、これに対して走査電極X1・X2・X3上における信号電極Y1との交点の表示データの上位ビットは上記と同様に順にオフ・オンオンで不一致数が1であるから−VY4が、中央ビットは順にオン・オフ・オフで不一致数は2であるからVY2の電圧が、下位ビットはオフ・オン・オフで不一致数は0であるから−VY3の電圧が、それぞれ分割期間a・b・cにおいて信号電極Y1に順に印加されている。
【0160】
さらに次の期間t3およびt4についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Y1〜Ymに同時に印加されて、走査電極X1・X2・X3の選択が終了し、次いで走査電極X4・X5・X6が選択されて上記と同様の要領で信号電極Y1〜Ymに所定の信号電圧が印加され、全ての走査電極が選択されたところで1つのフレームFが終了する。その後、再び始めの走査電極X1・X2・X3から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【0161】
なお前記の電圧比は、必ずしも厳密に前述の条件にしなければならないというものではなく、また期間t1〜t4や分割した期間a・b・cも必ずしも厳密に等分に分割しなくてもよく、例えば液晶の特性等に応じて適宜調整するようにしてもよい。さらに上記の分割した期間a・b・cの順番を入れ替えてもよい。また上記と同様の要領で種々の階調数の表示を行うことも可能であり、例えば16階調では4ビットで表された表示データの各ビットに対応して重み付けした電圧とすればよい。以上の点は後述する実施の形態についても同様である。
(実施の形態12)
上記実施の形態11は各走査電極の選択期間tを1フレームF内で1回にまとめて設けるようにしたが、1フレームF内で複数回に分けて設けてもよい。
【0162】
例えば、前記の期間t1〜t4毎に分けて、各期間について全ての走査電極が選択されるまでを1フイールドとし、これを1フレームFで4つのフイールドを繰り返すようにしてもよく、あるいは更に分割して表示データの各ビット毎に全ての走査電極について繰り返すようにしてもよい。図24、図26、図27はその一例を示すものである。
【0163】
図24は前記実施の形態11における4つの期間t1〜t4毎に複数回に分けて駆動した実施の形態を示す印加電圧波形図、図25は走査電極X1〜X6に印加される走査電圧波形図である。
【0164】
先ず、走査電極X1・X2・X3が選択されて上記実施の形態11と同様の要領で3つのビットとの不一致数に応じた信号電圧が順に信号電極Y1〜Ymに印加され、次いで走査電極X4・X5・X6が選択されて上記と同様の要領で信号電圧が印加されて行き、全ての走査電極が選択されたところで期間t1に対するフイールドf1が終了する。つぎに、再び始めの走査電極X1・X2・X3から順に選択されて次の期間t2に対するフイールドf2が実行され、4つの期間t1〜t4に対する4つのフイールドf1〜f4が終了したところで、1つのフレームFが完了するものである。
【0165】
図26は表示データのビット毎に、すなわち前記実施の形態における4つの期間t1〜t4のうちの分割期間毎にまとめて実行するようにしたものである。
【0166】
先ず、前記図1の4つの期間t1〜t4内の始めの分割期間aを順にひとまとめにして全ての走査電極が選択されるまでを1つのフイールドf1とし、同様にして他の分割期間bに対してのフイールドf2および分割期間cに対してのフイールドf3が終わるまでを、1フレームとしたものである。
【0167】
なお走査電極への印加電圧は1フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【0168】
図27は更にに細分化して図26における分割期間a・b・c毎に全ての走査電極について実行するようにしたものである。本例においては前記図21の実施の形態を表示データのビット毎にフレーム階調したものと同等と見ることができる。
【0169】
上記のように走査電極の選択期間を1フレームF内で複数回に分けて実行すると、各走査電極、すなわち各画素に選択電圧が印加されない期間を短くできるので、表示の明るさの増減が軽減されてコントラストの低下を防止することが可能となる。
(実施の形態13)
前記実施の形態11においては、1選択期間を階調ビット数nと同数すなわち3分割して、VY1〜VY6の6つのレベルの信号電圧を信号電極に選択的に印加するようにしたが、上記の分割数を増やすことによって信号電圧のレベル数を減らすことができる。
【0170】
例えば液晶表示パネル等の液晶素子を駆動する場合の実効電圧は、一般に電圧値と印加時間(パルス幅)とで決定され、高い電圧を短時間印加しても、低い電圧を長時間印加しても同等に駆動させることができる。
【0171】
従って、上記複数個の電圧レベルのうち、高いレベルの電圧を用いる代わりにそれよりも低いレベルの電圧を使用して印加時間を長くしても同等に駆動させることが可能であり、例えば前記の実施の形態1におけるVY6およびVY4の電圧レベルを用いる代わりにそれぞれVY5およびVY2の電圧レベルを用い、その印加時間を長くしても前記実施の形態1の場合と同様に駆動することができる。それによって信号電圧のレベル数を減らすことが可能となる。
【0172】
図28は上記の要領で信号電圧のレベル数を減らした実施の形態を示す印加電圧波形図である。
【0173】
前記図21の場合は4つの各選択期間t1、t2、t3、t4をそれぞれ表示データのビット数に合わせてn分割すなわちa・b・cの3つに分割したのに対し、本実施の形態は上記の各選択期間をn十1すなわちa・a・b・cの4つに分割し、その始めの2つの分割期間a・aを表示データの上位ビットの電圧印加時間に当てたものである。
【0174】
すなわち実施の形態11における上位ビットに対する電圧レベルVY6およびVをそれぞれ用い、印加時間は中間ビットの2倍になるようにしたものである。その結果、液晶素子等に印加される電圧値と時間とは、中間ビットの2倍、下位ビットの4倍になり、各ビットに対する重み付けの比は、前記図1の場合と同じように、1:2:4の開係になる。
【0175】
上記のようにすると、前記実施の形態11の場合よりも信号電極への印加電圧レベルを1つ少なくした上で実施の形態1の場合と同等に駆動させることができる。
【0176】
なお本実施の形態においては前記実施の形態11における最も高い2つの電圧レベルVY6およびVY4を省くようにしたが、前記実施の形態11における中間ビットに対する電圧レベルVY5およびVY2の代わりに下位ビットの電圧レベルVY3・VY1をそれぞれ用いると共に、その印加時間を上記と同様の要領で下位ビットの2倍なるようにしてもよい。また更に、4以上の電圧レベルを削減することも可能であり、上記のように電圧レベルを減らすことは、特に階調数が多い場合に駆動回路等の構成を簡略化するのに有効である。
(実施の形態14)
上記実施の形態13においても実施の形態12の場合と同様に分割した選択期間t1〜t4を1フレームF内で複数回に分けて実行することも可能であり、図29、図30、図31はその一例を示す。
【0177】
図29は上記実施の形態13において1選択期間をn十1、具体的には4つに分割した選択期間を、実施の形態12の場合と同様に1フレーム内で複数回、具体的には4回のフイールドfに分けて実行したものである。ただし2回もしくは3回にわけることもできる。
図30は前記実施の形態における4つの期間t1〜t4のうちの分割期間毎にまとめて実行するようにしたもので、前記図21の4つの期間t1〜t4内の分割期間a・aのうちの始めの分割期間aを順にひとまとめにして全ての走査電極が選択されるまでを1つのフイールドf1とし、同様にして次の分割期間aに対してのフイールドf2と、分割期間bに対してのフイールドf3、および分割期間cに対してのフイールドf4が終わるまでを、1つのフレームF1としたものである。なお走査電極への印加電圧は1フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【0178】
図31は更に細分化して図10における分割期聞a・a・b・c毎に全ての走査電極について実行するようにしたものである。
【0179】
上記図30および図31の実施の形態は、各フイールド毎に信号電極への印加電圧に重み付けをしたフレーム階調と同等と見ることができる。
(実施の形態15)
前述のように液晶素子等を駆動する場合の実効電圧は、一般に印加される電圧植と印加時間(パルス幅)とによって決定され、信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行うことができる。
【0180】
図32は信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることよって、図33に示す表示データに基づいて16階調の表示を行った実施の形態の印加電圧波形図である。
【0181】
本実施の形態も走査電極を順次3つずつ選択し、その各走査電極には前記実施の形態1と同様に4つの期間t1〜t4からなる選択期間内に走査電圧を印加する。
【0182】
上記の4つの期間t1〜t4を、それぞれ6つの期間a〜fに分割し、始めの2つの分割期間a・bを図33に示す2進法4桁の表示データの最上位のビットに、次の分割期間cを2番目のビットに、次の2つの分割期間d・eを3番目の1ビットに、最後の分割期間fを最下位のビットにそれぞれ対応させる。
【0183】
そして、上位2つのビットとに対しては±VY4または±VY6の信号電圧を、下位2つのビットに対しては±VY1または±VY3の信号電圧を、それぞれ後述する条件に従って信号電極に選択的に印加する。
【0184】
なお上記の電圧値の比は、
VY1:VY3=1:3
VY4:VY6=1:3
VY1:VY4=1:4
に設定されている。
【0185】
上記のように上位2つのビットと下位2つのビットは、それぞれ同じ2組の電圧が用いられ、上位から2番目のビットに対する最上位ビット、および最下位のビットに対する下位から2番目のビットは、それぞれパルス幅を2倍にすることによって重み付けされており、上位2ビットで4階調、下位2ビットで4階調を表現し、両者を掛け合わせて4×4=16階調の表現ができる。
【0186】
前記の条件としては、走査電極の電圧波形が正側のときをオン、負側のときをオフとし、表示データの1をオン、0をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すべき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【0187】
具体的には、本例においては走査電極と最上位ビットとの不一致数が0のときは−VY6、1のときは−VY4、2のときはVY4、3のときはVY6をそれぞれ分割期間aとbで信号電極に印加し、走査電極と2番目のビットとの不一致数に対しては上記と同じ粂件で同じ電圧を分割期間cで信号電極に印加する。また走査電極と3番目のビットとの不一致数が0のときは−VY3、1のときは−VY1、2のときはVY1、3のときはVY3を分割期間d・eで信号電極に印加し、走査電極と最下位ビットとの不一致数に対しては上記と同じ条件で同じ電圧を分割期間fで信号電極に印加するものである。
【0188】
そこで、図32においては、始めに3つの走査電極X1・X2・X3が同時に選択され、その選択された走査電極X1・X2・X3の走査電圧波形は順にオフ・オフ・オンで、その走査電極X1・X2・X3上における信号電極Y1との交点の表示データの最上位ビットは順にオフ・オフ・オンであり、両者を順に対比すると不一致数は0となり、最初の期間t1のうちの最初の分割期間a・bに−VY6の電圧が信号電極Y1に印加されている。
【0189】
次に上位から2番目のビットはオフ・オン・オフで走査電極X1・X2・X3のオフ・オフ・オンと対比して不一致数は2でVY4の電圧が分割期間cに印加され、また2番目のビットはオン・オフ・オフで不一致数は2でVY1が分割期間d・eに、さらに最下位のビットはオフ・オン・オフで不一致数は2でVY1が印加されている。他の信号電極Y2〜Ymについても同様の要領で重み付けした電圧が同時に印加される。
【0190】
このようにして次の期間t2〜t4についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Y1〜Ymに同時に印加されて、走査電極X1・X2・X3の選択が終了し、次いで走査電極X4・X5・X6が選択されて上記と同様の要領で信号電極Y1〜Ymに所定の信号電圧が印加され、全ての走査電極が選択されたところで1つのフレームFが終了する。その後、再び始めの走査電極X1・X2・X3から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【0191】
上記のように信号電極への印加電圧の電圧値と時間とを適宜組み合わせることよって所望の階調表示を行うことができるもので、特に階調数の多い場合でも少ない電圧レベルで階調表示を行うことが可能となる。
【0192】
なお前記実施の形態11において既に述べたように前記の電圧比は必ずしも厳密に前述の条件に設定しなくともよく、また期間t1〜t4や分割した期間a〜fも必ずしも厳密に等分に分割しなくてもよい。また上記の分割した期間a〜fの順番を適宜入れ替えてもよい。
(実施の形態16)
上記実施の形態15においても実施の形態12と同様に選択期間を1フレームF内で複数回に分けて実行することができる。
【0193】
図34はその一例を示すもので、上記図32における期間t1〜t4を前記実施の形態2と同様に1フレームF内で各々別々に4つに分けて各期間について全ての走査電極が選択されるまでを1フイールドfとして1フレームF内で4回繰り返すようにしたものである。
【0194】
また図には省略したが、上記実施の形態15においても前記実施の形態14における図30や図31の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
(実施の形態17)
上記実施の形態11〜16は信号電極に表示データのビットに対する重み付け、即ち信号電極に印加する電圧レベルを変えて階調表示を行うようにしたが、走査電極に重み付けをする、即ち走査電極に印加する電圧レベルを変えて階調表示を行うこともできる。
【0195】
図35は走査電極に印加する電圧レベルを表示データのビットに応じて変えて実施の形態11と同様に前記図22の表示データに基づいて8階調の表示を行った実施の形態の印加電圧波形図である。
【0196】
走査電極は実施の形態11の場合と同様に順次3本ずつ選択し、各走査電極には表示データの上位ビットに対してはVX4または−VX4を、中央ビットに対してはVX2または−VX2を、下位ビットに対してはVX1または−VX1を、それぞれ印加するようにしたもので、VX1:VX2:VX4は1:2:4の開係に設定されている。
【0197】
一方、信号電極Y1…には、走査電極X1・X2・X3のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、0のときは−VY3を、1のときは−VY1を、2のときはVY1を、3のときはVY3を、それぞれ印加するようにしたもので、VY1:VY3は1:3の開係に設定されている。
【0198】
前記実施の形態11のように信号電極側の電圧レベルを増やす代わりに、本実施の形態のように走査電極側の電圧レベルを増やすようにすると、信号電極に印加する電圧のレベル数を大幅に減らすことができ、信号電極側のドライバの回路構成を簡略化できる等の利点がある。
(実施の形態18)
上記実施の形態17においても実施の形態12と同様に選択期間を1フレームF内で複数回に分けて実行することができる。図36、図37、図38はその一例を示す。
【0199】
図36は上記図35における期間t1〜t4を前記実施の形態12と同様に1フレームF内で各々別々に4つに分けて各期間について全ての走査電極が選択されるまでを1フイールドfとして1フレームF内で4回繰り返すようにしたものである。
【0200】
図37は表示データのビット毎に、すなわち前記実施の形態における4つの期間t1〜t4のうちの分割期間毎にまとめて実行するようにしたものである。
【0201】
すなわち上記図35における4つの期間t1〜t4内の始めの分割期間aを順にひとまとめにして全ての走査電極が選択されるまでを1つのフイールドf1とし、同様にして他の分割期間bに対してのフイールドf2および分割期間cに対してのフイールドf3が終わるまでを、1フレームとしたものである。なお走査電極への印加電圧は1フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【0202】
図38は更に細分化して分割期間a・b・c毎に全ての走査電極を順次選択して駆動するようにしたものである。
【0203】
上記のように1フレーム内で複数回に分けて駆動することによって実施の形態12と同様の効果が得られる。
(実施の形態19)
前記実施の形態17においても実施の形態13と同様に選択期間の分割数を増やして印加電圧レベル数を少なくすることができる。
【0204】
図39はその一例を示すもので、前記図35における各期間t1〜t4を前記図28と同様に1フレームF内で4つに分けて始めの2つの分割期間を上位ビットに対する印加時間に、他の分割期間をそれぞれ中間ビットおよび下位ビットに対する印加時間としたものである。なお本実施の形態において印加電圧の関係は、VX1:VX2=1:2、VY1:VY3=1:3に設定されている。
(実施の形態20)
上記実施の形態19においても選択期間を1フレームF内で複数回に分けて実行することができる。図40、図41、図42はその一例を示すものである。
【0205】
図40は上記図39における各期間t1〜t4を前記図25と同様に1フレームF内で4回に分けて各期間毎に全ての走査電極が選択されるまでを1フイールドfとして1フレームF内で4回繰り返すようにしたものである。
【0206】
図41は前記実施の形態における4つの期間t1〜t4のうちの分割期間毎にまとめて実行するようにしたもので、図39における4つの期間t1〜t4内の分割期間a・aのうちの始めの分割期間aを順にひとまとめにして全ての走査電極が選択されるまでを1つのフイールドf1とし、同様にして次の分割期間aに対してのフイールドf2と、分割期間bに対してのフイールドf3、および分割期聞cに対してのフイールドf4が終わるまでを1フレームとしたものである。なお走査電極への印加電圧は1フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【0207】
図42は上記図41の選択期間を更に細分化して分割期間毎に全ての走査電極を順次選択して駆動するようにしたものである。
【0208】
上記のように1フレーム内で複数回に分けて駆動することによって実施の形態12と同様の効果が待られる。
(実施の形態21)
前記実施の形態15のように電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行う場合においても前記実施の形態16と同様に信号電極側の電圧レベルを増やす代わりに走査電極側の電圧レベルを増やすことによって実施の形態15と同様に駆動させることができる。
【0209】
図43はその一例を示す。本例は走査電極への印加電圧レベルとして、前記図13における表示データの上位2つのビットに対してはVX4または−VX4を、また下位2つのビットに対してはVX1または−VX1を、それぞれ用いるようにしたもので、VX1:VX4は1:4の開係に設定されている。
【0210】
一方、信号電極Y1…には、走査電極X1・X2・X3のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、0のときは−VY3を、1のときは−VY1を、2のときはVY1を、3のときはVY3を、それぞれ印加するようにしたもので、VY1:VY3は1:3の関係に設定されている。
(実施の形態22)
上記実施の形態21においても選択期間を1フレームF内で複数回に分けて実行することができる。
【0211】
図44はその一例を示すもので、上記図41における各期間t1〜t4を前記図24と同様に1フレームF内で4回に分けて各期間毎に全ての走査電極が選択されるまでを1フイールドfとして1フレームF内で4回繰り返すようにしたものである。本例においても、前記実施の形態と同様に更に細分化して駆動させることができる。
【0212】
また図には省略したが、上記実施の形態21においても前記実施の形態20における図41や図42の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【0213】
なお以上の各実施の形態は走査電極を同時に3本ずつ選択する場合を例にして説明したが、前述の考え方に準じて同様の要領で走査電極を2本もしくは4本以上同時に選択して所望の階調数の階調表示を行わせることができる。例えば6本の走査電極を同時に選択する場合の一例を示すと、1フレーム期間の間にt1〜t8の8つに区分した選択期間を設け、同時に選択される6つの走査電極X1〜X6の各選択期間t1〜t8に下記表のような電圧を印加する。
【0214】
【表5】
なお非選択期間には0ボルトを印加する。上記のようにして各走査電極X1〜X6に所定の走査電圧を印加して行き、それと同時に各信号電極には前記の各実施の形態と同様の要領で所定の信号電圧を印加すればよい。
【0215】
さらに走査電極に印加する電圧の波形も前記各実施の形態に限らず、例えば図48の(a)・(b)もしくは図3の(a)・(b)のいずれかに変更したり、あるいはそれ等のパルス波形を適宜選択し、もしくは配列順序を適宜入れ替えて使用してもよく、同時に選択される走査電極への印加波形が互いに混同することなく区別して駆動することができればよい。
【0216】
また前述のように順次複数本の走査電極を同時に選択し、かつその選択期間を1フレームの中で複数回に分けて駆動することは、MIM素子等の非線形素子を使った液晶素子等を駆動する場合にも適用できる。
以上説明したように上記実施の形態による液晶素子等の駆動方法および表示装置は、順次複数本の走査電極を同時に選択し、かつ1選択期間を複数の期間に分割し、その各分割した選択期間に、所望の表示データに応じて重み付けをした電圧を印加して階調表示を行うようにしたから、画素に選択電圧が印加されない時間が長くなってコントラストが低下したり、繰り返し周期が長くなってチラツキを生じたり、あるいは印加電圧波形のなまりによるクロストークの発生等が防止され、良好に階調表示を行うことができる。また階調数のわりに印加電圧レベル数を少なくすることが可能であり、ドライバ等の駆動手段を構造簡単に構成できるとともに、信頼性および表示性能に優れた液晶素子等の駆動方法および表示装置を提供できる等の効果がある。
【図面の簡単な説明】
【図1】本発明による液晶素子等の駆動方法の一実施の形態を示す印加電圧波形図。
【図2】液晶素子等の概略構成および表示データを示す説明図。
【図3】走査電極に印加する走査電圧波形の説明図。
【図4】駆動回路の一実施の形態を示すブロック図。
【図5】走査電極ドイバのブロック図。
【図6】信号電極ドライバのブロック図。
【図7】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図8】仮想電極を用いて駆動する場合の要領および表示データの説明図。
【図9】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図10】パルス幅変調による階調表示の説明図。
【図11】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図12】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図13】仮想電極の配置構成および表示データの説明図。
【図14】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図15】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図16】仮想電極の配置構成および表示データの説明図。
【図17】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図18】仮想電極の配置構成および表示データの説明図。
【図19】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図20】本発明による液晶素子等の駆動方法の他の実施の形態を示す信号電極への印加電圧波形の説明図。
【図21】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図22】電極の配置構成および表示データの説明図。
【図23】上記実施の形態における信号電極への印加電圧波形図。
【図24】上記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図25】上記実施の形態における信号電極への印加電圧波形図。
【図26】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図27】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図28】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図29】上記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図30】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図31】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図32】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図33】電極の配置構成および表示データの説明図。
【図34】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図35】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図36】上記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図37】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図38】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図39】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図40】上記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図41】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図42】前記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図43】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図44】上記実施の形態における選択期間を1フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図45】従来の液晶素子等の駆動方法の一例を示す印加電圧波形図。
【図46】表示パターンの説明図。
【図47】従来の液晶素子等の駆動方法の他の例を示す印可電圧波形図。
【図48】走査電極への印加電圧波形の説明図。
Claims (9)
- 互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動方法において、
前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、
前記選択期間を1フレーム期間内に複数回設け、
前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加し、
各前記選択期間を分割し、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、
割り当てられる前記分割された選択期間の各々において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定される信号電圧を前記信号電極に印加し、
前記ビットの位に応じて割り当てられる前記分割された選択期間の順番を順次入れ替える
ことを特徴とする液晶装置の駆動方法。 - 前記関数は直交関数であることを特徴とする請求項1記載の液晶装置の駆動方法。
- 互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動回路において、
前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加する走査電極ドライバと、
各前記選択期間を分割し、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、
割り当てられる前記分割された選択期間の各々において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンに基づいて設定される信号電圧を前記信号電極に印加し、
前記ビットの位に応じて割り当てられる前記分割された選択期間の順番を順次入れ替える信号電極ドライバとを有する
ことを特徴とする液晶装置の駆動回路。 - 前記関数は直交関数であることを特徴とする請求項3記載の液晶装置の駆動回路。
- 互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置において、
前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加してなり、
各前記選択期間を分割し、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、
割り当てられる前記分割された選択期間の各々において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンに基づいて設定される信号電圧を前記信号電極に印加し、
前記ビットの位に応じて割り当てられる前記分割された選択期間の順番を順次入れ替える
ことを特徴とする液晶装置。 - 前記関数は直交関数であることを特徴とする請求項5記載の液晶装置。
- 互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動方法において、
前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、
前記選択期間を1フレーム期間内に複数回設け、
前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加し、
各前記選択期間を分割して、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、
各前記選択期間において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定されるとともに、前記表示すべきデータのビットの位に応じて電圧に重み付けされた信号電圧を、前記表示すべきデータのビットの位に応じて重み付けされた時間で前記信号電極に印加し、
前記信号電圧と、それを印加する時間との組み合わせにより重み付けされた階調表示をしてなる
ことを特徴とする液晶装置の駆動方法。 - 互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置の駆動回路において、
前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加する走査電極ドライバと、
各前記選択期間を分割して、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、
各前記選択期間において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定されるとともに、前記表示すべきデータのビットの位に応じて電圧に重み付けされた信号電圧を、前記表示すべきデータのビットの位に応じて重み付けされた時間で前記信号電極に印加する信号電極ドライバとを有し、
前記信号電圧と、それを印加する時間との組み合わせにより重み付けされた階調表示をしてなる
ことを特徴とする液晶装置の駆動回路。 - 互いに交差する複数の走査電極及び複数の信号電極を備える液晶装置において、
前記複数の走査電極を複数のグループに分けて、当該各グループに含まれる複数の走査電極を選択期間において同時に選択し、前記選択期間を1フレーム期間内に複数回設け、前記1フレーム期間内の複数の選択期間に、同時に選択された複数の前記走査電極に対して、所定の関数から求められるパルスパターンの走査電圧を印加し、
各前記選択期間を分割して、分割された選択期間を、複数ビットからなる表示すべきデータのビットの位に応じて割り当て、
各前記選択期間において、前記表示すべきデータの各ビットデータと前記走査電圧のパルスパターンとに基づいて設定されるとともに、前記表示すべきデータのビットの位に応じて電圧に重み付けされた信号電圧を、前記表示すべきデータのビットの位に応じて重み付けされた時間で前記信号電極に印加し、
前記信号電圧と、それを印加する時間との組み合わせにより重み付けされた階調表示をしてなる
ことを特徴とする液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003206792A JP3855974B2 (ja) | 1992-05-08 | 2003-08-08 | 液晶装置の駆動方法と駆動回路および液晶装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14348292 | 1992-05-08 | ||
JP12362392 | 1992-05-15 | ||
JP19907792 | 1992-07-02 | ||
JP2003206792A JP3855974B2 (ja) | 1992-05-08 | 2003-08-08 | 液晶装置の駆動方法と駆動回路および液晶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52004893A Division JP3508115B2 (ja) | 1992-05-08 | 1993-05-10 | 液晶装置及びその駆動方法並びに駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004070334A JP2004070334A (ja) | 2004-03-04 |
JP3855974B2 true JP3855974B2 (ja) | 2006-12-13 |
Family
ID=32034321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003206792A Expired - Lifetime JP3855974B2 (ja) | 1992-05-08 | 2003-08-08 | 液晶装置の駆動方法と駆動回路および液晶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855974B2 (ja) |
-
2003
- 2003-08-08 JP JP2003206792A patent/JP3855974B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004070334A (ja) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
JP3508114B2 (ja) | 液晶装置及びその駆動方法並びに駆動回路 | |
US7138972B2 (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
JP3391334B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
US6980193B2 (en) | Gray scale driving method of liquid crystal display panel | |
JP3227208B2 (ja) | 液晶表示装置 | |
JP3632694B2 (ja) | 表示装置の駆動方法、駆動回路及び表示装置 | |
JP3855974B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
JP3632689B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
JP3482940B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
US20030085861A1 (en) | Gray scale driving method of liquid crystal display panel | |
JP3896874B2 (ja) | 電気光学素子の駆動方法 | |
JP3482941B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
JP3900118B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
JPH0772454A (ja) | 液晶表示装置 | |
JP3501157B2 (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
JP2978515B2 (ja) | 液晶表示装置 | |
JP3391330B2 (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
JP3584045B2 (ja) | 液晶素子の駆動方法 | |
JP3391331B2 (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
JPH07134280A (ja) | 液晶素子等の駆動方法及び表示装置 | |
JP2000267631A (ja) | 階調発生方法および液晶表示装置の駆動装置 | |
JP2001108963A (ja) | 液晶装置の駆動方法、液晶表示装置及び駆動回路 | |
JPH08271862A (ja) | 液晶表示装置の多階調表示駆動装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |