KR100633812B1

KR100633812B1 - 광변조 장치

Info

Publication number: KR100633812B1
Application number: KR1019990015383A
Authority: KR
Inventors: 존스존클리포드; 그래햄알리스테어
Original assignee: 샤프 가부시키가이샤; 더 시크리터리 오브 스테이트 포 디펜스 인 허 브리태닉 마제스티스 거번먼트 오브 더 유나이티드 킹덤 오브 그레이트 브리튼 앤드노던 아일랜드
Priority date: 1998-04-29
Filing date: 1999-04-29
Publication date: 2006-10-13
Also published as: JPH11352942A; GB9809200D0; EP0953957A1; US6417864B1; KR19990083594A

Abstract

강유전성 액정 표시(FLCD) 패널이 인접 또는 연속된 화소들이 서로 다른 레벨의 계조를 디스플레이하도록 어드레스될 때, 관측자는 두 계조들간의 천이 과정에서 투과 레벨에 있어서의 인지되는 에러에 의해 야기되는 의사-에지 영향을 받게 된다. 이러한 인지되는 에러를 줄이기 위하여, 패널은 예를 들어 계조 "3"과 "4" 사이와 같은 두 계조 간의 천이 과정에서 어드레싱 수법의 최상위 비트가 아날로그 계조(예를 들어, 1/2 레벨)를 포함하도록 어드레스된다. 이는 천이 과정에서 인지되는 에러를 보상하는 어떠한 특별한 측정이 취해지지 않았을 때 얻어질 수 있는 값보다도 상대 계조에서 더 낮은 절대값의 에러를 나타내는 인지도 레벨을 얻을 수 있게 한다. 이러한 보상 기술은 공간 디더(SD)뿐 아니라 시간 디더(TD)를 사용하는 어드레싱 수법에도 적용될 수 있다.

강유전성 액정 표시 장치, 광변조 장치, 시간 디더 기술(temporal dither technique), 공간 디더 기술(spatial dither technique), 어드레싱 수법, 계조, 의사 에지(pseudo-edge) 효과

Description

광변조 장치{Light Modulating Devices}

도 1은 강유전성 액정 표시 장치 패널의 단면도.

도 2는 이 표시 패널을 위한 어드레싱 배열의 개략도.

도 3은 이 어드레싱 배열에서 화소의 상태를 결정하기 위해 가능한 파형들을 도시한 설명도.

도 4 및 5는 시간 디더(TD) 및 공간 디더(SD) 기술을 설명하는 도면.

도 6a 및 6b는 본 발명이 해결하고자 하는 문제를 설명하기 위한 디더 및 인지도 그래프이고, 도 6c 및 6d는 기술 분야가 다른 종래 시도를 설명하기 위한 디더 및 인지도 그래프이고, 도 6e 및 6f는 본 발명의 한 실시예를 설명하는 디더 및 인지도 그래프.

도 7a 및 7b는 다른 상황에서의 종래의 디더 기술 에러를 설명하는 디더 및 인지도 그래프이고, 도 7c 및 7d는 이러한 상황에 적용되는 본 발명을 설명하는 디더 및 인지도 그래프.

도 8은 반전 동작 모드로 어드레스되는 강유전성 액정 표시 장치의 스위칭 작용을 나타내는 그래프.

도 9는 단일 화소에 대해 한 쌍의 행 전극을 갖는 표시 패널인 화소를 도시한 도면.

도 10a는 도 9에 도시된 행 전극중 하나에 인가하기 위한 주사 신호를 도시한 도면이고, 도 10b는 도 9에 도시된 행 전극중 나머지 하나에 인가하기 위한 주사 신호를 도시한 도면.

도 11a 내지 11d는 본 발명의 다른 한 실시예를 설명하는 디더 및 인지도 그래프.

도 12는 시간 디더와 공간 디더를 조합한 어드레싱 수법에 대한 공간 디더(SD)의 값과 시간 디더(TD)의 값을 나타내는 표.

도 13a 및 13b는 도 12의 표에 도시된 어드레싱 수법에서의 문제점과 그 해결책을 각각 도시한 도면.

도 14는 도 12의 어드레싱 수법에 대한 절대 계조에 따른 에러를 나타낸 그래프.

도 15는 본 발명의 한 실시예에 따른 보정을 포함하는 도 12의 어드레싱 수법에 대한 절대 계조에 따른 에러를 나타낸 그래프.

도 16a 내지 16d는 본 발명의 다른 실시예에 대응하는 디더 및 인지도 그래프.

도 17은 본 발명의 다른 한 실시예에 따른 보정을 포함하는 도 12의 어드레싱 수법에 적용하였을때의 절대 계조에 따른 에러를 나타낸 그래프.

도 18a 내지 18d는 본 발명의 또 다른 실시예에 따른 디더 및 인지도 그래프.

도 19a 내지 19d는 본 발명의 또 다른 한 실시예에 따른 디더 및 인지도 그래프.

도 20은 본 발명에 의해 적용될 수 있는 보정을 평가하기 위한 의사코드 리스트.

본 발명은 광변조 장치에 관한 것으로서, 보다 구체적으로는 공간 광변조기(spatial light modulators)를 포함하는 액정 표시 장치 및 광 셔터 장치에 관한 것이나 반드시 이에 한정되는 것은 아니다.

본 명세서에서 "광변조 장치" 라는 용어는 회절 공간 변조기와 같은 광투과성 변조기, 종래의 액정 표시 장치와 같은 발광성 변조기를 모두 포함한다.

액정 표시 장치는 통상 문자/숫자 정보 및/또는 그래픽 이미지를 표현하는데 사용된다. 나아가, 액정 표시 장치는 프린터등에서의 광 셔터로도 사용된다. 그러한 액정 표시 장치는 흑색과 백색뿐 아니라 컬러 필터를 채용한 장치에 있어서 중간 정도의 톤이나 색상 변화도 제공하도록 설계될 수 있는 개별적으로 어드레스가 가능한 변조 소자들의 매트릭스를 포함한다. 그러한 장치에 있어서의 소위 계조 응답은 수많은 방식으로 생성될 수 있다.

공간 디더(spatial dither; SD) 기술에서, 각 변조 소자는 둘 또는 그 이상의 개별적으로 어드레스가 가능한 부소자들(subelements)로 분할되고, 각 부소자들은 서로 다른 전계조를 생성하기 위하여 서로 다른 조합의 스위칭 신호들에 어드레스될 수 있다. 예를 들어, 한 소자가 백색 상태와 흑색 상태 사이에서 각각 스위치가능한 동일한 크기의 두 부소자들을 포함하는 간단한 경우에 있어서는, 두 부소자가 모두 백색 상태로 스위치되는 경우, 두 부소자가 모두 흑색 상태로 스위치되는 경우 및 한 부소자는 흑색 상태로 스위치되는 반면 나머지 한 부소자는 백색 상태로 스위치되는 경우에 각각 해당하는 3 개의 계조(백색 및 흑색 포함)를 얻을 수 있을 것이다. 두 부소자의 크기가 동일하기 때문에, 어떤 부소자가 백색 상태에 있고 어떤 부소자가 흑색 상태에 있는 지에는 관계없이 동일한 계조가 얻어질 것이며, 따라서, 스위치 회로는 이러한 계조의 중복을 고려하여 설계되어야만 한다. 또한, 부소자들의 크기를 서로 다르게 하여, 두 부소자들 가운데 어떤 부소자가 백색 상태에 있고 어떤 부소자가 흑색 상태에 있는 지에 따라서 서로 다른 계조가 생성되는 효과를 갖도록 하는 것도 가능하다. 그러나, 부소자들에 스위칭 신호를 공급하기 위해서는 별개의 도전성 트랙이 필요하고, 수용 가능한 그러한 트랙의 수에는 공간적인 제약으로 인해 한계가 있기 때문에, 실제로 제공될 수 있는 부소자의 수에는 한계가 있다.

시간 디더(TD) 기술에 있어서는, 서로 상이한 전계조들을 제공하기 위해서, 각 변조 소자의 적어도 한 부분이 서로 다르게 시간 변조된 신호들에 의해 어드레스가 가능하다. 예를 들어, 한 소자가 동일한 지속 시간의 두 서브프레임들에 의해 어드레스가 가능한 간단한 경우에 있어서는, 소자는 두 서브프레임에서 "온" 되도록 그 소자가 어드레스될 때 백색 상태로 배열되고, 두 서브프레임에서 "오프" 되도록 그 소자가 어드레스될 때 흑색 상태로 배열될 수 있다. 또한, 소자는 한 서브프레임에서는 "온"이 되고 나머지 다른 한 프레임에서는 "오프" 되도록 어드레스되는 경우에는 중간의 계조 상태로 될 수 있다. 프레임 속도는, 디더(dither)가 깜박임(flickering)으로서 관찰될 수 있는 주파수보다 커야 한다. 또한, 공간 디더 배열내의 하나 이상의 부소자들을 서로 다르게 시간 변조된 신호로 어드레스함으로써, 시간 디더 기술을 공간 디더 기술과 조합시키는 것도 가능하다. 이는 회로의 복잡도를 증가시키기는 하나, 더 넓은 범위의 계조가 생성될 수 있게 한다.

많은 응용에서, 특히, 움직이는 그래픽 이미지를 표시하기 위한 표시 장치에 있어서는, 적절한 간격으로 떨어진 많은 수의 계조들이 계조들의 중첩을 최소로 하여(바람직하게는 무중첩) 생성되는 것이 요구된다. 통상, 계조들은 가능한 한 간격을 두고 배열된다. 이를 위하여, 소자들은 예를 들어 각 소자를 SD 기술로 1 : 2: 4의 비율의 표면적을 갖는 부소자들로 분할하거나 또는 TD 기술로 1 : 2 : 4의 비율의 지속 시간을 갖는 프레임들로 각 소자들을 어드레싱함으로써 2진 가중치가 부여될 수 있다. 유럽 특허 공개 번호 제 0261901 A2는 디스플레이 매트릭스 중의 어드레스되는 행들을 그룹들로 분할하고 이 그룹들을 순차적으로 어드레싱함으로써, 어드레싱 프레임의 소정 수의 2진 시간 분할로부터 얻어질 수 있는 계조의 수를 극대화하는 방법을 개시한다.

또한, 미국 특허 제 4712877 호는 다중 임계치 변조(multi-threshold modulation; MTM)이라 불리는 기술을 사용하여 화소 영역에 걸리는 전계를 변화시킴으로써, 강유전성 액정 표시 장치의 한 화소에 이산적인 계조 상태를 생성하는 방법을 개시하고 있다. 예를 들어, 액정 두께가 화소 영역에 걸쳐 계단 형태로 변화될 수 있다. 얼마간의 MTM 계조 상태들보다 더 많이 어드레스하는 것이 실제로는 어렵지만, 상기 방법은 많은 수의 계조들을 생성하기 위하여 디더 기술과 조합될 수도 있다.

강유전성 액정 표시 장치에는 많은 고유의 물리적인 문제점들이 존재하는데, 이들 문제점들은 아날로그 중간조 상태들에서 유한한 에러를 발생하고 따라서 계조에 있어서 시간 및/또는 표시 영역에 따라 예상할 수 없는 변화를 가져오게 된다. 그러한 문제점들은 P. Maltese의 "강유전성 액정 표시 장치 개발에 있어서의 진전과 문제점", Mol. Cryst. Liq. Cryst. 1992, Vol. 215, pp. 57-72와 K-F. Reinhard의 "강유전성 액정 표시 장치의 매트릭스 어드레싱과 전기광학적 특성", Ferroelectronics 1991, Vol. 113, pp. 405-417에서 토론되었었다. 잘 알려진 바와 같이, 아날로그 중간조 상태들은 온도에 대한 의존성이 매우 높으며, 상기 후자의 참조 문헌은 16 개의 계조들이 필요할 경우에는 표시 온도가 0.2도로 균일하여야만 한다는 것을 예로서 보여주고 있다. 상기 두 참조 문헌은 모두 박막 트랜지스터를 구동 회로로서 사용하는 것이 그와 같은 장치에 있어서 아날로그 중간조 상태들을 얻는데 보다 유용하다는 것을 지적하고 있다.

영국 특허 출원 제 9603506.8 및 일본 특허 공보 제 27719/1993 및 27720/1993은 각 행(스트로브) 전극을 두 개의 부 행(subrow)으로 분할하고 국소적인 온도 변화가 이 두 부 행들에서 서로 반대 효과를 가져서 각 행에 대한 계조 상태의 온도 의존성이 제거되도록 이 두 부 행들을 동시에 어드레스함으로써, 50 % 아날로그 중간조 상태에서의 에러를 거의 0으로 감소시키는 기술들을 개시하고 있다. 이와 같은 기술을 통하여, 실질적으로 에러가 거의 없는 (50 %) 아날로그 중간조 상태를 얻을 수 있다. 일본 특허 출원 제 9-72198/1997은 추가 부 행들을 도입할 필요성을 제거하기 위하여 비월 주사(interlace) 기술을 사용함으로써 상기와 같은 실질적으로 에러가 거의 없는 50 % 상태를 얻는 기술을 개시하고 있다. "실질적으로 에러가 거의 없는" 이라는 용어는 본 명세서에서는 그와 같은 상태에 관련된 에러가 종래 수단들에 의해 생성되는 아날로그 중간조 상태에 관련된 에러들에 비하여 작다는 의미로 해석되어져야 한다.

디지탈 에러는 디지탈 디더 배열의 최상위 비트들이 인접 화소(공간 디더)의 연속된 프레임들(시간 디더) 사이에서 변할 때에 발생한다. 이러한 단점을 개선하는 것이 본 발명의 목적이다.

본 발명에 따르면 개별적으로 어드레스 가능한 변조 소자들의 매트릭스와, 각 소자의 투과 레벨을 다른 소자들의 투과 레벨들과 관련하여 변화시키기 위하여 각 소자를 선택적으로 어드레스하기 위한 어드레싱 수단을 포함하고, 상기 어드레싱 수단은 복수의 서로 다른 투과 레벨들을 생성하기 위하여, 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 서로 다른 조합의 공간 디더 신호들로 어드레스하고 및/또는 각 소자의 적어도 한 부분을 서로 다른 주기를 갖는 서브프레임들에 해당하는 개별적으로 어드레스 가능한 시간 비트들에 인가되는 서로 다른 조합의 시간 디더 신호들로 어드레스하기 위한 공간 디더 수단 및/또는 시간 디더 수단과, 온(ON) 및 오프(OFF) 스위칭 신호를 사용하여 각 소자의 적어도 한 부분을 서로 다른 투과 레벨들에 해당하는 서로 다른 상태들사이에서 스위칭시키기 위한 상태 선택 수단을 포함하고, 상기 상태 선택 수단은 인접 및/또는 연속된 소자들 사이에서 계조에 있어서의 적어도 한 천이에 응답하는 수단을 포함하며, 이 천이는 비트의 광투과 레벨이 제1 상태 및 제2 상태의 광투과 레벨들의 중간값이 되는 적어도 하나의 중간 상태를 제공하기 위해 상기 비트 상태를 상기 제1 상태와 상기 제2 상태 사이에서 변화시키는 것을 포함하는 광변조 장치가 제공된다.

따라서, 계조들사이에서 문제를 일으키는 적어도 하나의 천이가 식별되고 개선된다.

삭제

한 실시예에 있어서는, 최상위 디지탈 비트에 아날로그 레벨을 사용함으로써 보상 신호가 제공된다. 이 레벨은 투과 레벨의 절반이거나 또는 다른 레벨일 수 있다. 이 레벨은 최상위 비트가 흑색(dark)에서 백색(light)으로 또는 그 역으로 변하는 지에 의존한다.

본 발명의 다른 바람직한 특징들은 이하의 실시예에 대한 상세한 설명으로부터 명백해질 것이다.

본 발명을 보다 충분히 이해하기 위하여, 이제부터 본 발명에 따른 광 변조 장치에서 사용되는 다양한 어드레싱 수법들을 관련 도면을 참조하여 설명하고자 한다.

이하에서는 예로서 도 1에 도시된 대형 강유전성 액정 표시 (FLCD) 패널(10)을 참조하여 설명하기로 한다. FLCD 패널(10)은 내부 표면상에 제1 및 제2 전극 구조를 갖는 두 평행한 유리 기판(61 및 62) 사이에 배치된 강유전성 액정 물질층(63)을 포함한다. 제1 및 제2 전극 구조는 각각 서로 수직으로 교차하여 어드레스 가능한 변조 소자(화소)의 매트릭스를 형성하는 일련의 행 및 열 전극 트랙(4 및 5)을 포함한다. 또한, 배향층(66 및 67)이 상기 행 및 열 전극 트랙(4 및 5)의 상부에 도포된 절연층(64 및 65) 위에 제공되어, 이 배향층(66 및 67)은 밀봉 부재(68)에 의해 그 단부에서 밀봉된다. 강유전성 액정층(63)의 대향 측면과 접촉하게 된다. 패널(10)은 실질적으로 상호 수직인 편광축을 갖고 있는 편광판(69 및 70) 사이에 배치된다. 그러나, 이러한 FLCD는 단지 본 발명이 적용될 수 있는 광변조 장치의 한 형태만을 구성할 따름이며, 따라서 그러한 장치에 대한 설명은 본 발명의 범위를 제한하지 않는 한 가지 예로써만 고려되어야 한다는 것을 이해하여야 할 것이다.

도 2는 이러한 표시 패널(10)을 위한 것으로, 열 전극 트랙(4₁, 4₂, …, 4_n)에 접속된 데이타 신호 발생기(14)과 행 전극 트랙(5₁, 5₂, …, 5_m)에 접속된 주사 신호 발생기(15)를 포함하는 어드레싱 배열을 도시한다. 행 및 열 전극 트랙의 교차점에 형성된 어드레스 가능한 화소(7)는 데이타 신호 발생기(14)에 공급되는 적절한 이미지 데이타와 디스플레이 입력(16)에 의해 데이타 및 주사 신호 발생기(14 및 15)로 공급되는 클럭 신호들에 응답하여 공지된 방법으로, 주사 신호 발생기(15)에 의해 공급되는 주사 신호(S₁, S₂, …, S_m)에 의해서 그리고 데이타 신호 발생기(14)에 의해 공급되는 데이타 신호(D₁, D₂, …, D_n)에 의해서 어드레스된다. 상기 디스플레이 입력(16)은 이하의 도 4 및 도 5와 관련하여 설명되는 공간 및/또는 시간 디더에 영향을 미치는 공간 및/또는 시간 디더 제어 회로를 포함할 수도 있다.

이제, 특정 행 및 열 전극 트랙에 공급되는 데이타 및 주사 신호 파형이 화소의 스위칭 상태를 결정하는 방식에 대해 도 3을 참조하여 간단히 설명하겠지만, 이 예가 본 발명의 범위를 제한하지는 않는다. 도 3은 소거 주기(blanking period)내에 - V_b의 전압을 갖는 소거 펄스(21)와 지속 시간 τ의 선택 주기내에 V_s 의 전압을 갖는 스트로브 펄스(22)를 포함하는 전형적인 주사 파형(20)을 도시한다. 또한 도 3은 전압 V_d와 - V_d의 정 및 부의 펄스를 각각 포함하는 전형적인 "오프" 데이타 파형(23)과 "온" 데이타 파형(24)을 도시한다. 소거 펄스(21)가 화소에 인가되는 경우에, 화소는 그 열 전극 트랙에 인가되는 데이타 전압과는 상관없이 정상 흑색 상태 또는 정상 백색 상태 둘 중의 하나로 스위칭되거나 또는 그 상태를 유지한다 (백색 소거 펄스가 인가되는 지 또는 흑색 소거 펄스가 인가되는 지에 따라 특정 상태가 결정됨). 선택 주기 동안에는, 스트로브 펄스(22)가 "오프" 데이타 파형(23) 또는 "온" 데이타 파형(24)과 동기를 맞추어 인가된다. 따라서, 화소에 걸리는 결과 전압이 화소의 상태 및 투과 레벨을 결정한다. "오프" 데이타 파형(23)이 인가되는 경우에는, 화소에 걸리는 결과 전압(25)은 화소가 동일한 상태, 즉 소거 펄스(21)에 의해 그 화소가 이전에 소거된 상태를 유지하도록 하며, "온" 데이타 파형(24)이 인가되는 경우에는, 화소에 걸리는 결과 전압(26)은 화소를 반대 상태로 스위칭되도록 한다. 또한, 예를 들어 도 3에 도시된 바와 같이 전압 V_c와 - V_c의 정 및 부의 펄스를 갖는 중간 데이타 파형(27)을 화소에 인가함으로써 그 화소에 발생한 결과 전압(28)에 의해 화소가 아날로그 중간조에 대응하는 중간 상태로 된다.

이제 도 4 및 도 5를 참조하여, 도 3과 관련하여 앞서 언급한 중간 데이타 파형(27)을 인가함으로써 얻을 수 있는 아날로그 중간조뿐 아니라, 인지되는 디지탈 계조들을 얻기 위해 상기 어드레싱 배열에 사용될 수 있는 가능한 시간 및 공간 디더 기술을 설명하기로 한다. 도 4는 시간 디더를 얻기 위해 한 프레임 시간동안 특정 행 전극 트랙에 인가되는 주사 신호들의 타이밍이 예를 들어 1 : 4 : 16의 지속 시간비를 갖는 3 개의 선택 주기들을 정의하는 것을 도시하고 있는데, 이 선택 주기들에서 화소는 흑색 상태, 백색 상태 또는 임의의 아날로그 중간조 상태로 스위칭될 수 있다. 이 프레임내에서 인지되는 전계조는 상기 선택 주기들에 의해 정의된 3 개의 서브프레임들내의 투과 레벨들을 평균한 값이다. 도 5는 본 발명의 범위를 제한하지 않는 한 가지 예로써 주어진 공간 디더(SD) 배열을 설명하고 있는데, 여기서 각 화소는 예를 들어, 주사 전극 트랙(5₁)과 부전극 트랙(4_1a, 4_1b)과의 교차점에 의해 형성된 2 개의 부화소(30 및 31)를 포함한다. 데이타 신호(D_1a, D_1b)는 두 부화소의 투과 레벨을 독립적으로 제어하기 위하여 부전극 트랙(4_1a, 4_1b)에 독립적으로 인가되고, 이 두 부화소의 투과 레벨의 평균치와 부화소의 면적비는 전체 화소의 총 투과 레벨을 결정한다.

상기 두 기술은 원하는 수 만큼의 계조들을 제공하기 위하여 서로 합하여 사용될 수 있다.

그러나, 이 기술들을 적용하는 것이 반드시 간단하지만은 않으며, 계조가 변하는 곳, 즉 서로 다른 레벨의 계조를 표시하기 위하여 두 개의 인접 또는 연속된 화소들이 필요한 경우에 에러가 발생할 수 있다. 시간 영역에서는 연관된 화소들이 시간적인 면에서 서로 뒤이어 오게 되지만, 반면 공간 영역에서는 이들이 공간적인 면에서 서로의 다음에 오게 된다.

도 6a는 3-비트 2진 가중치가 부여된 디더의 개념적인 적용을 도시하고 있다. 먼저 시간 디더의 경우를 생각하여 보면, 단일 화소에 관계된 4 개의 프레임들(F1, F2, F3 및 F4; 도 6f에 도시되어 있음)이 도시되어 있다. 각 프레임은 1 : 2 : 4의 비를 갖는 3 개 비트의 시간 디더를 제공하기 위하여 그룹화된 7 개의 서브프레임을 포함한다. 프레임(F1 및 F2)에서는, 최상위 비트(4)는 흑색 상태(dark)에 있는 반면 두 개의 하위 비트(1 및 2)는 백색 상태(light)에 있다. 이들 비트들의 상대 길이가 1 : 2 : 4이기 때문에, 상대값 3을 갖는 계조가 생성된다. 그러나, 계조의 상대값을 4로 변화시키기 위해서는 최상위 비트의 상태(상대값 4를 갖는 서브프레임)를 변화시킬 필요가 있다. 따라서, 프레임(F3 및 F4)에서는, 두 하위 비트들은 흑색 상태에 있는 반면 최상위 비트는 백색 상태에 있게 된다. 프레임 단위로, 이는 프레임(F2)와 프레임(F3) 사이에서 계조 3으로부터 계조 4로의 변화를 초래할 것이다. 그러나, 실제로는 이러한 변화가 부드럽게 이루어지지는 않는다.

프레임(F1 내지 F4)의 지속 시간은 서브프레임 단위의 레벨 변화를 눈으로 구별할 수 없을 정도가 되도록 선택된다. 그러나, 프레임이 너무 짧아서 과거의 많은 프레임들이 여전히 눈으로 인지되는 눈에 의한 총체적인 효과를 제공할 정도가 되어서는 안된다. 따라서, 연속하는 7 개의 서브프레임들(1개의 프레임)의 어드레싱을 식별할 수 있다. 실제로는, 디스플레이와 구동 회로의 열 소비, 비용, 전력 소비 때문에 디스플레이(특히 대영역의 디스플레이)를 훨씬 빨리 어드레스할 수 없다.

도 6a에서, 상대값 3으로부터 상대값 4로의 계조의 변화는 프레임(F2)과 프레임(F3) 사이에서 발생하며, 이는 도면에서 "4"로 표시되어 있다. 프레임(F2)의 뒷부분과 프레임(F3)의 앞부분은 7 개의 연속된 흑색 상태의 서브프레임들을 포함하고 있음을 알 수 있다. 따라서, 계조 3으로부터 계조 4로 변화할 때, 화소로부터 짧지만 식별할 수 있는 흑색 플래쉬(dark flash)가 존재하게 될 것이다. 이러한 변화가 발생하는 상당한 크기의 디스플레이 영역이 종종 존재할 것이기 때문에(예를 들어 디스플레이되는 어떤 형상의 보다 어두운 에지(edge)가 디스플레이를 가로질러 이동하는 경우), 이는 관측자에게는 그 경계가 화면을 가로질러 이동하고 있는 약간 서로 다른 계조를 갖는 영역들사이의 흑색 라인으로 인지된다.

도 6b는 도 6a에 도시된 계조 어드레싱 수법로부터 얻어지는 관측자 인지도(PERCEPTION)를 그래프로 나타낸 것이다. 인지도는 이전의 7개의 서브프레임들에 걸친 광투과 레벨의 총계로서 설명된다. 이는 상술한 바와 같이 대략 인간의 눈의 행동에 해당한다. 도 6b에서, 프레임(F1)에 선행하는 프레임에서의 화소 상태를 모르기 때문에 프레임(F1)에서의 인지 레벨은 알 수 없다. 프레임(F1)과 프레임(F2)에서는 상대 계조 3이 선택되었기 때문에, 프레임(F2)에 걸친 인지도는 상대 레벨 3의 인지도에 해당한다. 프레임(F2)의 끝에서는 계조 4가 요구되고, 따라서 최상위 비트에 해당하는 서브프레임은 백색 상태로 어드레스되고 두 개의 하위 프레임들은 흑색 상태로 어드레스될 것이다. 따라서 인지 레벨은 프레임(F2)와 프레임(F3) 사이의 경계로부터 프레임(F3)의 최상위 비트의 시작에서 최소값 0으로 악화될 것이다. 화소는 이제 백색 상태에 있기 때문에, 인지도는 프레임(F3)의 끝에서 원하는 값 4에 도달할 때까지 상승할 것이다. 이는 도 6b에서 실선으로 도시되어 있으며, 반면 원하는 레벨은 파선으로 도시되어 있다. 주어진 예에서, 잘못된 레벨의 계조가 7개의 서브프레임들 동안 표시되고 있으며, 최악의 위치에서는 계조 레벨에 있어 4의 상대값에 해당하는 에러(투과율 0)가 발생함을 알 수 있다.

대안적으로, 인지도는 각 프레임에 걸친 평균값으로 생각할 수도 있다.

유사한 문제점이 공간 디더 배열에서도 발생한다. 도 6a를 다시 참조하면, F1, F2, F3 및 F4는 특정 라인상의 인접 화소들을 나타낼 수 있다. 화소(F1 및 F2)는 상대 계조 3을 표시하고, 화소(F3 및 F4)는 상대 계조 4을 표시하도록 한다. 그러나, 화소(F2)의 우측 끝과 화소(F3)의 좌측 끝은 흑색 상태를 차지하는데, 이는 길이상으로는 하나의 전체 화소에 해당한다. 따라서, 계조 3의 영역과 계조 4의 인접 영역사이에 흑색 상태의 위치가 존재하게 될 것이다. 공간 디더의 경우에는, 이미지가 이동하고 있지 않더라도 이와 같은 문제점이 생김이 명백하다.

유사한 문제가 플라즈마 표시 패널(PDPs) 분야에서도 제기되어 왔다. 이는 유로-디스플레이 '96 pp. 39-42에서 개시된 K. Toda 등의 "플라즈마 디스플레이의 계조 용량을 개선하기 위한 이퀄라이징 펄스 기술"에서 주목받았다. 도 6c 및 도 6d는 여기에서 개시된 기술을 설명한다. 도 6c는 화소의 서브프레임들의 상태를 도시하고 있다. 서브프레임(F3)에서(상대 계조 4가 요구되는 곳)는, 추가 펄스가 포함되어 프레임(F3)이 상대 계조 5를 표시할 수 있게 한다. 하나의 서브프레임 펄스가 도 6a에 존재하는 흑색 레벨의 7 개의 서브프레임 주기에 끼어든다. 도 6d는 그러한 화소를 관측하는 인간의 눈의 인지도를 상기에서와 같은 방법으로 계산하여 도시하고 있다. 도시된 바와 같이, 계조에서 인지되는 에러의 지속 시간은 실제적으로 하나의 서브프레임만큼 길어진다. 그러나, 절대적 계조의 에러의 최대값은 계조 레벨 4에서 계조 레벨 3으로 감소한다.

도 6e 및 도 6f는 본 발명에 따른 어드레싱 기술의 한 실시예를 도시하고 있다. 이 예에서는, 디더 기술의 최상위 비트를 1/2 레벨로 하도록 어드레스할 수 있게 된다. 이 레벨을 제공하는 기술은 이하에서 설명하겠지만, 아날로그 중간조를 이용하는 방법, 화소당 한 쌍의 주사 전극 라인을 이용하는 방법 또는 다른 적절한 기술들을 포함한다. 프레임(F2) 및 프레임(F3) 사이의 상대 계조 4가 요구되는 위치이후에, 천이 프레임(F3) 기간 동안 어드레싱이 변경된다. 두 개의 하위 비트들은 레벨 1을 유지하고 있지만, 반면 최상위 비트는 1/2 레벨로 어드레스된다. 따라서, 중간 프레임(F3)은 5의 투과 레벨에 해당한다.

도 6f에서 보는 바와 같이, 인지도(상기와 마찬가지로 계산됨)는 이 기술이 도 6c 및 도 6d에 의해 개시된 것보다 상대 계조에서 더 낮은 절대값 에러를 가짐을 보여준다. 원하는 계조는 이번에도 파선으로 도시되었으며, 이는 두 프레임(F3 및 F4)에 대해서는 실제 인지 레벨로부터 벗어나 있다. 그러나, 인지되는 에러가 한 상대 계조를 초과하는 기간은 단지 3 개의 서브프레임 동안에만 해당하는데, 이는 도 6a 및 도 6b에 도시된 기술에서의 6 개의 서브프레임이나 도 6c 및 도 6d에 도시된 기술에서의 4 개의 서브프레임에 비해 작다.

유사한 문제가 계조 4로부터 계조 3으로 변하는 시간 디더 배열에서도 발생한다. 이에 대해서는 도 7a 및 도 7b에 도시되어 있으나, 이 경우에는 프레임(F2)와 프레임(F3) 사이에 존재하는 에러는 백색 상태를 차지할 것이고, 따라서, 상이한 레벨 계조의 영역사이의 라인은 흑색 라인이 아닌 백색 라인이 될 것이다. 프레임(F2) 및 프레임(F3)는 상대 레벨 4를 갖는 것처럼 보여지고, 레벨 3이 프레임(F3)및 프레임(F4)에 대해서 요구된다. 도 7b의 인지도 그래프에서 보는 바와 같이 에러는 앞서와는 반대로 발생한다. 인지되는 계조에서의 에러는 도 6b에 도시된 것과 크기 및 지속 시간에 있어서는 동일하다. 그러나, 프레임(F2)과 프레임(F3)에 걸쳐 있는 7 개의 서브프레임들이 모두 백색 상태를 차지하고 있기 때문에, 인지도에서의 에러는 백색 레벨의 에러로서 발생한다.

도 7c는 이 경우에 적용되는 본 발명의 기술을 도시한다. 프레임(F3)에서 두 개의 하위 서브프레임이 백색 상태를 차지하고 있는 대신에, 최상위 서브프레임이 상대 계조 2에 해당하는 1/2 레벨이 되도록 활성화된다. 기대하는 바와 같이, 도 7d에 도시된 인지도 곡선은 도 6f에 도시된 것의 역에 해당한다. 인지되는 상대 계조를 초과하는 에러가 발생하는 기간은 3 개의 서브프레임 동안이다.

이 인지되는 에러는 이것이 서로 상이한 계조 레벨들의 영역에 잘못된 에지를 생성하는 것이기 때문에, 때때로 의사-에지(pseudo-edge)라 불린다.

최상위 비트에서 1/2 투과 레벨을 얻을 수 있는 한 가지 방법에는 소위 아날로그 중간조가 있다. 강유전성 액정 표시 장치에 있어서, 인가되는 신호의 전압 및 지속 시간의 조합을 변화시킴으로써 화소의 상태를 단지 부분적으로만 변화시키는 것이 가능하다. 도 8은 JOERS/Alvey 강유전성 어드레싱 수법에 개시된 것과 같은 반전 모드로 어드레스되는 표면 안정화된 강유전성 액정 표시 장치(SSFLCD)의 그래프를 도시한 것이다. 화소를 스위칭하도록(빗금친 영역 SW) 또는 화소를 스위칭하지 않도록(빗금치지 않은 영역 NSW)하는 시간(τ)과 전압(V)의 조합이 도시되어 있다. 그러나, 화소 내의 모든 영역이 시간과 전압의 특정 조합에 응답하는 것은 아니기 때문에, 화소의 어떤 부분은 시간과 전압의 어떤 조합에서 상태가 변하게 되지만, 그 화소의 다른 부분은 상태 변화를 겪지 않을 수 있다. 따라서, 도 8은 화소의 분리된 부분들이 스위칭하도록 개시하는 시간과 전압의 조합을 나타내는 0 % 곡선과, 전 화소가 상태 변화하도록 하는 시간과 전압의 조합에 해당하는 100 % 곡선의 두 곡선을 도시한다(10 % 및 90 % 곡선들도 일반적임). 100 % 곡선과 0 % 곡선사이에 위치하는 시간과 전압의 조합으로 화소를 어드레스함으로써, 화소를 부분적으로 스위칭시키는 것도 가능하다. 이는 백색 및 흑색 상태의 중간에 오는 투과 레벨을 제공할 것이고, 이를 아날로그 중간조라 부른다. P. Maltese, F. Campuli, A. Alessandro, V. Foglietti, A. Galbarto, A. Galloppa, G.Rafaelli 및 M. Wnek, Ferroelectrics, 179,153(1996) 과 W.J.A.M.Hartmann, J.Appl. Phys. 1989 v. 66 at 1132는 이 기술을 상세히 개시하고 있다.

그러나, 이러한 방법에는 다음과 같은 두 가지 중요한 문제가 있다. 0 % 투과와 100 % 투과에 해당하는 τV 곱에서의 차이가 작기 때문에, 구동 회로의 타이밍 및 전압 정확도에 엄격성을 요구한다. 또한, 강유전성 액정 표시 장치의 온도가 변화하기 때문에(사용시에 상승하는 것이 일반적임), 도 8에 도시된 곡선들은 대략 상향 및 하향 방향으로 이동한다. 따라서, 장치가 냉각되어 있을 때 50 %의 투과를 제공하는 τV 조합의 구동 신호는 이 장치가 가열되었을 경우에는 다소 다른 투과 레벨을 제공하게 된다.

이러한 문제를 해결하기 위한 한 해결책이 도 9에 도시되어 있다. 이 경우에, 주사 신호가 인가되는 행 전극(도 2에서의 5₁ )은 두 개의 행 전극(R1 및 R1')로 분리된다. 이들과 1 : 2의 공간 디더를 갖는 열 전극이 교차하는 것이 도시되어 있다. 열(C1)의 넓이는 열(C1')의 넓이의 2 배이며. 이들은 1 : 2의 공간 디더를 제공하기 위하여 도 5와 관련하여 전술한 바와 같은 방법으로 어드레스된다. 행 전극(R1 및 R1')과 열 전극(C1 및 C1')이 교차하는 영역은 빗금친 영역으로 표시되어 있으며, 이는 장치의 한 화소를 구성한다. 두 행 전극(R1 및 R1')은 서로 반전된 주사 신호들에 의해서 어드레스된다. 도 10a는 행 전극(R1)에 인가되는 주사 신호의 일부를 도시한다. 도 10b는 행 전극(R1')에 인가되는 주사 신호의 일부를 동일한 시간 척도로 도시한 것이다. 이 파형들은 도 3과 관련하여 설명한 것과 같은 유형의 것이다. 유일한 차이라고는 한 파형이 다른 한 파형을 반전시킨 것이라는 점이다.

두 주사 신호의 소거 펄스들은 서로 반대의 극성을 가지기 때문에, 예를 들어 행(R1)에서의 화소들이 흑색 상태로 소거되면, 행(R1')에서의 화소들은 백색 상태로 소거될 것이다. 연속된 스트로브 펄스들이 아날로그 계조를 제공하기 위해 τV 곱을 주는 데이타 파형과 함께 인가되는 경우에는, 행(R1) 및 행(R1')는 서로 반대 방향으로 스위칭될 것이다. 원하는 50 % 아날로그 중간조의 경우에는, 부 행들중 하나는 흑색으로 소거되어 50 % 백색 상태로 스위칭할 것이고, 반면 나머지 하나는 백색으로 소거되어 50 % 흑색 상태로 스위칭할 것이다. 따라서, 구동 전압(V), 인가된 시간(τ) 또는 장치의 온도에서의 변화들은 부 행(R1) 및 부 행(R1')에서의 화소들의 스위칭에 동일하지만 서로 반대의 영향을 미칠 것이다. τV 곡선이 크게 이동하고, 스트로브 펄스와 관련된 스위칭이 완전히 실패하는 극단적인 경우에도, 50 % 레벨(한쪽 행상의 100 %와 다른쪽 행상의 0 %에 의해 제공됨)은 여전히 얻어질 것이다.

이 기술의 단점은 행(R1 및 R1') 수의 2배 및 구동 회로의 수의 2배가 필요하다는 것이다. 대안적으로는, 어레이의 복수행을 서로 교번하는(혹은 완전히) 서로 다른 복수의 상태가 되도록 소거하는 비월 주사 기술이 제안되어 왔다. 예를 들어, 제1 프레임에서는 각 행이 흑색 상태로 소거되고, 이어서 다음 프레임에서는 백색 상태로 소거된다. 특정 행이 흑색 상태로 소거되는 경우에, 공간적으로 다음 행은 흑색 상태로 소거될 것이다. 실제적으로 이러한 기술이 행 구동 회로를 2 배로 요구하지도 않으면서 도 9 및 도 10에 개시된 분할 행(split-row) 기술과 동등한 성능을 제공함이 알려져 왔다.

도 6f 또는 도 7d를 참조하면, 본 발명에 의해 제공되는 인지도에서의 에러는 다소 한 쪽으로 치우친 점이 있다. 도 6f를 살펴보면, 정의 에러(과잉 광투과)는 프레임(F3)와 프레임(F4)의 경계의 1개의 서브프레임에서 발생한다. 부의 에러(부족한 광투과)는 프레임(F4)의 도중에서 생기고, 최대로 상대 계조 2의 크기이다(수직 화살표로 도시되어 있음)이다. 도 11a 내지 11d는 더 균일한(따라서 인지하기에 더 어려운) 인지되는 에러를 제공하기 위한 기술을 도시하고 있다. 이 경우에는, 최상위 비트가 0, 1/3, 2/3, 또는 1의 투과 레벨을 차지한다.

도 11a는 계조 3에서 4로 변화하는 경우에 적용되는 본 발명의 양상을 도시한다. 인가되는 신호는 도 6e에 도시된 것과는 달리 프레임(F3)의 최상위 비트 부분에서 2/3의 투과 레벨을 제공한다. 결과적인 인지도(PERCEPTION) 곡선은 도 11b에 도시되어 있으며, 이는 도 6과 관련하여 설명한 것과 같은 방법으로 계산한 것이다. 프레임(F3)에서 프레임(F4)까지의 천이 과정에서 인지되는 에러의 최대값은

의 계조 정도가 된다. 프레임(F4)을 통한 부방향으로의 에러의 최대값은

의 상대 계조까지 감소된다. 프레임(F3) 사이에 인가된 서브프레임의 중간 레벨은 조금씩 감소하여, 정방향의 에러와 부방향의 에러가 동일해지게 된다.

도 11c 및 11d는 상대 계조 3으로부터 상대 계조 4로의 변화를 위한 전술한 것과 유사한 상황을 도시하고 있다. 이 경우의 어드레싱 신호는 프레임(F3)의 최상위 비트동안 1/3의 상대 계조가 인가된다는 점을 제외하고는 도 7c에 도시된 것과 유사하다. 이 결과는 예상하는 바와 같이, 도 11d처럼 도 11b에 도시된 것을 반전시킨 인지도 곡선이 얻어진다.

비록 본 발명은 간단히 하기 위하여 1 : 2 : 4 디지탈 디더의 내용으로 기술하였지만, 최상위 비트의 상태가 변하는 것은 포함하지 않는 상태 변화에도 적용될 수 있으며, 또한 공간 및 시간 디더의 조합에도 적용될 수 있다. 도 12는 1 : 2 공간 디더와 1 : 4 : 16 시간 디더를 조합한 어드레싱 수법에서의 상태들(그 구성과 함께)의 표를 도시하고 있다. 좌측 열은 0에서부터 위로의 상대 계조들을 나타내고 있으며, 나머지 열들은 이 상태가 어떻게 얻어질 수 있는 지를 나타내고 있다. 제2 열은 공간 디더에서 화소의 더 작은 부분(SD1)에 해당하고, 제3 열은 화소의 더 큰 부분(SD2)에 해당한다. 나머지 세 개의 열은 시간 디더에서 한 프레임의 부분 분할에 관련된 것으로, 제4 열은 상대 지속 시간 1의 서브프레임(TD1)에 해당하고, 제5 열은 상대 지속 시간 4의 서브프레임(TD4)에 해당하며, 제6 열은 상대 지속 시간 16의 서브프레임(TD16)에 해당한다. 상대 레벨 0에 대해서는, 화소의 어떤 부분에서도 활성화되는 기간이 존재하지 않아서 흑색 상태에 해당한다. 상대 계조 1에 대해서는, 공간 디더 비트 1이 시간 디더 비트 1과 조합한다. 상대 계조 2에 대해서는, 공간 디더 비트 2가 시간 디더 비트 1과 조합한다. 상대 계조 3에 대해서는, 두 개의 공간 디더 비트가 시간 디더 비트 1과 조합한다. 상대 계조 4에 대해서는, 공간 디더 비트 1이 시간 디더 비트 4와 조합한다. 상대 계조 5에 대해서는, 공간 디더 비트 1이 시간 디더 비트 1 및 4와 조합한다. 상대 계조 6에 대해서는, 공간 디더 비트 2가 시간 디더 비트 1과 조합하고, 또 공간 디더 비트 1이 시간 디더 비트 4와 조합한다.

이 과정은 두 개의 공간 디더 비트가 시간 디더 비트 1 및 4와 조합하는 레벨 15까지 계속된다. 계조 16을 제공하기 위하여, 공간 디더 비트 1은 시간 디더 비트 16과 조합한다. 따라서, 레벨 15와 16 사이에서 계조의 변화는 동적 디지탈 에러 문제를 초래할 것이다. 본 발명은 이 한 천이에만 응답할 수도 있고, 또는 의사-에지 효과를 초래하는 제한된 수의 천이들에 응답할 수도 있다.

예를 들어, 유사한 문제는 계조 31과 32 사이 및 계조 47과 48 사이에서도 명백하다. 대체 실시예에서는 이들 3 개의 천이들에 응답한다.

따라서, 본 발명을 이러한 디지탈 디더의 조합에 적용하게 되면, 시간 디더 비트 16의 상태 변화를 초래하는 임의의 변화는 상기 언급한 보상(compensation) 기술의 적용을 야기한다. 공간 디더 비트 1과 2는 중간 투과 레벨(예를 들면, 1/2 또는 1/3 및 2/3 등)로 제공되고, 이는 중간 프레임에서 인가된다. 도 13a 및 도 13b는 상대 계조 15에서 상대 계조 16으로의 천이를 도시한다. 프레임(F1)동안에, 공간 디더 SD1 과 SD2가 시간 디더 주기 TD1 과 TD4(수평축을 따라서 도시되어 있음)동안에 인가된다. 프레임(F2)의 시작시에, 공간 디더 비트 1이 시간 디더 비트 16과 함께 인가되고, 따라서 그 프레임에 걸쳐 상대 계조 16을 제공한다. 그러나, 프레임(F1)과 프레임(F2)에 걸쳐서 0 의 투과를 갖는 한 프레임 길이의 지속 시간이 존재한다. 이는 전술한 동적 디지탈 에러를 초래할 것이다.

대조적으로, 도 13b에 도시된 디더 신호는 본 발명을 실시한 것이다. 프레임(F2)는 시간 디더 비트 16에서의 1/2 레벨에 뒤따르는 두 공간 디더 비트 1 및 2와 함께 인가되는 시간 디더 비트 1 및 4를 포함한다. 프레임(F3)에서는, 공간 디더 비트 1이 시간 디더 비트 16과 함께 인가되어 원하는 투과 레벨을 제공한다.

의사-에지 문제를 더욱 개선하기 위하여, 도 6c과 관련하여 설명한 광투과율 을 더하거나 빼는 기술이 다음 프레임에서 적용될 수 있다.

도 14는 도 12의 표에 도시된 것과 같은 조합된 공간 및 시간 디더 어드레싱 배열사이의 에러 그래프이다. 도 14의 수평축은 0과 63 사이의 원하는 계조를 나타낸다. 수직축은 원하는 계조로부터의 에러를 나타내고, 음의 값은 너무 낮은 광투과율을 나타내며, 양의 값은 너무 높은 광투과율을 나타낸다. 그래프를 생성하기 위하여, 각 원하는 계조는 교대로 요구되어져서, 원하는 계조가 "정착"하도록 한다. 예를 들어, 레벨 3과 4, 7과 8 사이의 천이 과정에서와 같이 시간 디더 비트 4가 변할 때마다 작은 에러가 발생하는 것을 볼 수 있다. 예상하는 바처럼, 최상위 에러는 레벨 15와 16, 31과 32, 47과 48사이의 천이 과정에서와 같이 시간 디더 비트 16의 상태가 변할 때 발생한다.

의사-에지의 영향을 줄이기 위하여 비트들의 순서는 재배열될 수 있다. 도 14의 3개 곡선은 상대적인 성능을 설명하고 있지만, 각 경우의 에러는 여전히 중요하다.

도 15는 본 발명에 의해 보정된 시간 및 공간 디더의 동일한 조합을 도시한다. 이 경우에는 시간 MSB에만 보정이 적용된다. 도시된 바와 같이, 최상위 시간 디더 비트 16을 포함하는 천이에서의 에러 레벨은 상당히 감소되었다. 본 발명은 디지탈 디더 기술의 하위 비트들을 포함하는 천이에도 적용될 수 있다.

도 14에 도시된 곡선들의 경우에서와 같이, 비트들의 순서를 재배열하는 효과도 역시 도시되어 있다.

도시된 바와 같이, 이들 결과에도 감소되기는 하였지만 유한한 에러가 남아 있음을 볼 수 있다. 이제 이 에러를 줄이는 본 발명의 한 실시예를 도 16a 내지 도 16d를 참조하여 설명하고자 한다. 도 16a에서는, 프레임(F3)동안 디더 비트 1이 생략된다는 점에서, 인가되는 디더 신호가 도 6e와 다르다. 대신에, 디더 비트 1은 프레임(F4)의 시작시에 포함된다. 인지도 곡선(전술한 방법으로 계산됨)은 도 16b에 도시되어 있다. 이러한 인지도 유도 방법이 이것이 현저한 개선 효과를 갖는다는 것을 보여주는 것은 아니지만, 그럼에도 불구하고 이는 가치가 있다(포함된 인간 요인들은 아직도 완전히 이해되지 않는다).

도 16c는 계조가 상대 계조 4에서 3으로 변화되는 경우의 현상을 도시한다. 예상한 바대로, 도 16d에 도시된 인지도 곡선은 도 16b의 반전된 형태이다.

본 발명의 이 실시예에 의해 주어지는 효과는 더 많은 수의 계조들이 포함되는 경우에 더욱 의미가 있다. 도 17은 본 발명의 "시프트된 최하위 비트" 특성이 사용된 것으로, 도 14 및 도 15에 도시된 그래프의 새로운 버젼이다. 그래프로부터 알 수 있는 바와 같이, 계조에 있어서의 에러는 훨씬 감소하였다.

본 발명의 또 다른 효과는 최상위 비트의 보정된 레벨과 함께 디더 비트의 순서를 재배열함으로써 제공된다. 3 개의 대안을 앞서와 마찬가지로 도면을 통해 설명하겠다.

도 18a 내지 도 18d는 이 실시예를 설명한다. 이전 그래프들과 마찬가지로, 도 18a는 프레임(F2)와 프레임(F3) 사이에서 계조의 요구되는 레벨이 3으로부터 4로 변하는 경우에 인가되는 디더를 도시한다. 도 18c 및 도 18d는 프레임(F2)와 프레임(F3) 사이에서 계조의 원하는 레벨이 4에서 3으로 변경되는 반대의 상황을 도시한다.

도 18b 및 도 18d에 도시된 인지도 그래프로부터, 계조에서 인지되는 에러가 이제는 1 계조의 크기를 초과하지 않음을 알 수 있다.

도 19a 내지 도 19d는 최상위 비트에 중간 레벨을 제공하기 위하여 아날로그 계조를 사용하는 대안적인 보정안을 설명한다. 실제적으로, 액정내에 매우 빠른 이온들이 존재하지 않는다면, 요구되는 아날로그 계조는 실질적으로 나타나지 않을 것이다. 어드레싱 수법에 의해 요구되는 아날로그 계조는 적절한 광투과 레벨을 실제적으로 제공하는데 유한한 시간이 걸릴 것이다. 도 19a는 1 : 2 : 4 시간 디더 기술에서 계조 3으로부터 계조 4로 스위칭하는데 어떻게 이것이 발생하는 지를 보여준다. 계조 4는 프레임(F2)와 프레임(F3) 사이에서 천이할 때 요구된다. 도 6e와 관련하여 설명한 제1 실시예와 마찬가지로, 디더 비트 1과 2는 프레임(F3)동안 어드레스된다. 이상적으로는, 프레임(F3)의 나머지 부분은 아날로그 중간조 1/2 에 있어야만 한다. 그러나, 이 레벨을 얻는데 유한한 시간이 걸리기 때문에 투과율은 도 19a에 도시된 바와 같이, 프레임(F3)의 최상위 비트의 4 개의 서브프레임들에 걸쳐서 이 최상위 비트의 투과 레벨이 1/12, 1/6, 1/4 및 1/3에 해당하게 된다(물론 실제적으로는 투과 레벨의 연속된 증가가 발생할 것이지만 계산의 편의를 위해 계단 형태로 도시하였음). 프레임(F4)는 최상위 시간 비트 4동안에 투과 레벨 1에 해당한다.

도 19b는 전술한 방법으로 계산한 결과적인 인지도 곡선을 도시한다. 도 6f 와 비교하여 보면, 이론적 결과보다 다소 큰 에러가 발생함을 볼 수 있다.

도 19c는 이 문제의 부분적인 해를 보여준다. 프레임(F4)동안에 시간 비트 4뿐 아니라 시간 비트 2도 상태 1에 위치한다.

도 19d는 전술한 방법으로 계산한 결과적인 인지도 곡선을 도시한다. 투과 레벨에서의 에러는 도 18b에 도시된 것으로부터 감소되어 있다.

이전처럼, 상대 계조 4로부터 상대 계조 3으로의 천이에 대해서는 반대의 현상이 발생한다.

본 발명은 진정한 2진수가 아닌 비트의 디지탈 가중치로도 적용될 수 있다. 일반적으로, 최상위 비트는 다음 최상위 비트의 크기의 2배보다는 작다.

본 발명에 따른 장치를 어드레스하기 위한 다양한 기술들이 숙련된 독자에게는 명백할 것이다. 그 일레로서, 각 천이에 대한 중간 레벨을 결정하기 위한 룩-업 표(look-up table)을 포함할 수 있다. 이는 제한된 수의 천이들(특정 의사-에지 효과를 야기하는 천이들) 또는 모든 가능한 천이에 대해서 참조될 수 있다. 이 표는 각 계조에 대한 비트 패턴과 모든 가능한 다른 레벨들로의 천이를 결정함으로써 생성될 수 있다. 특정 계조에 대해서 많은 다른 방법들이 제공되기 때문에, 표의 "시점 레벨" 부분에는 제공되는 실제 계조들보다 더 많은 레벨들을 설치할 필요가 있다. 본 발명에 따른 보정이 적용될 것인지의 여부나 어느 정도의 보정이 적용될 것인지는 특정 계조가 제공되는 실제 방법에 따라 다를 수 있다.

룩-업 표는 시점의 계조를 한 축에 표시하고 최종 계조를 다른 한 축에 표시한 2 차원 배열로 가시화할 수 있다. 어떤 경우에 있어서는, 요구되는 최종 레벨("요구 레벨")은 이 명령 레벨이 중간에 개입하는 프레임에서 다시 변하기 때문에 얻어지지 않을 수 있다. 이는 중요하지 않으며, 상기 룩-업 표는 여전히 다시 최적의 타협 "중간" 프레임을 제공할 것이다. 실제적으로는, "안정"한 명령 프레임이 얻어지기 까지는 상당한 시간이 걸릴 수 있다.

표내에 위치한 중간 프레임은 시점의 레벨과 최종 레벨사이의 평균값에 있을 수 있다.

추가적인 프레임 저장소는 현재 표시되고 있는 실제 값을 저장하는 반면, 공지된 어드레싱 회로가 "요구" 값을 저장할 수 있도록, 다른 프레임 저장소가 제공될 수 있다. 이들 두 개는 장치가 동작하고 있을 때, 룩-업 표내로 주입될 수 있다.

대안적으로, 중간 프레임은 제1 계조로부터 제2 계조로 이동할 때 적절한 시간 디더에 대한 평균 계조를 산출함으로써 결정될 수 있다. 이는 도 20에 보여진 간단한 예가 설명하는 것처럼 소프트웨어로 수행될 수 있다.

상기 설명은 특히 관측자는 디스플레이상의 한 위치에 고정되어 있고 이미지가 디스플레이상에서 그 위치를 지나는 경우에 인지되는 정적 의사-에지 문제에 관한 것이다. 그러나, 본 발명은 관측자가 디스플레이상에서 매우 빠른 이동 에지를 밟는 경우의 보다 곤란한 동적 의사-에지 문제에도 역시 적용될 수 있다. 본 발명이 동적인 경우에도 인지되는 에러를 개선할 수 있지만, 인지되는 에러에 있어서의 개선은 정적인 경우에서만큼 크지는 않다.

동적 의사 에지 문제는 도 21a, 21b 및 21c를 참조함으로써 더 잘 이해될 수 있다.

도 21a는 연속된 프레임(F1 및 F2)에 걸쳐 인접 열(COL1, COL2)에서 두 화소의 연속된 투과 레벨들(G1,G1' 및 G2, G2')을 도시한다. 이 예를 이미지가 프레임당 1 화소(ppf)로 디스플레이를 가로질러 이동하는 경우로 생각하면, 관측자의 눈은 시간에 따라 한 화소로부터 다음 화소로 에지를 트랙(track)할 것이고, 이는 에지가 COL1으로부터 COL2로 이동할 때 관측자의 눈에 의한 트랙을 나타내는 도 21a에서의 점선으로 표시된다. 이 경우에, 인지되는 계조는 레벨 G1'가 뒤이어 오는 레벨 G1(즉, 연속된 프레임에서 동일한 화소의 투과 레벨들)에 의해 결정되는 것이 아니라, 레벨 G2'가 뒤이어 오는 레벨 G1(이는 물론 프레임(F1)에서 인지되는 레벨에 기여하는 것과는 다른 화소의 투과 레벨이다)에 의해 결정된다. 이미지의 속도가 증가되면, 인지되는 에지는 같은 시간 동안 모든 화소를 가로질러 이동한다. 에지가 프레임(F1)과 프레임(F2)에 걸친 시간 동안 k 화소를 가로질러 이동하는 일반적인 경우가 도 21b에 도시되어 있다. 이 경우에 에지는 k ppf로 이동한다. 이 경우에, 관측자는 프레임(F1)과 프레임(F2)에 걸쳐 COL1, COL2, ..., COLk의 레벨로부터의 기여값들로 구성되는 인지되는 계조에 도달하는데에 있어서 시작 위치와 끝 위치사이를 지나면서 관측되는 서로 상이한 투과 레벨들을 내삽(interpolate)할 것이다.

도 21c는 비율 1 : 2 : 4의 시간 디더 3 비트에 의해 화소가 어드레스되는 경우를 설명한다. 점선은 두 프레임(F1 및 F2)에 걸쳐서 3 ppf로 이동하는 에지의 트랙킹(tracking)를 나타낸다. 관측자가 이동하는 에지를 따를 때 관찰되는 변하는 투과 레벨은 두 점선사이의 영역에 의해 도시되어 있다. 또한, 두 점선 사이의 평균 투과 레벨은 관측자에 의해 관찰되는 인지된 투과 레벨이기도 하다. 각 TD 비트가 열 COL1, COL2, COL3 및 COL4에 걸친 4 개의 화소로부터 생성되는 점을 제외하고는, 정적인 경우에서 사용된 것과 마찬가지의 동일한 기술이 인지되는 투과 레벨을 산출하는데 사용될 수 있다. 이 계산을 간단히 하기 위하여, 3-비트 TD는 도 22에 도시된 것처럼 6-비트 TD 시퀀스를 생성하기 위해 화소 경계에서 분할될 수 있다. 일반적으로, k ppf로 이동하는 n-비트 TD 시퀀스에 대해서, 새로운 TD 시퀀스는 (n+k)-비트로 생성될 수 있다. 화소와 TD 경계가 동일한 위치에 귀속하게 되면, 특정 비트 크기는 0이다. 도 22의 3-비트 TD의 예에서, TD 시퀀스는 1 :

:

(또는 4 : 3 : 5 : 2 : 7 : 7)로 보정된다. 비트들은 다음의 4 개의 화소로 구성된다. 즉, 제1 화소 비트 1, 제2 화소 비트 3, 제3 화소 비트 5 및 제4 화소 비트 6.

계조 G1 및 G2사이의 투과에 대한 평균 계조는 도 23에 도시된 투과 그래프로 표시될 수 있다. 이는 N TD비트들에 대하여 계조에서의 변화를 나타낸다. 여기서 a₁, a₂, a₃,..., a_n은 각 비트의 시작시전에서의 계조를 나타낸다.

이상에서 살펴본 바와 같이, 강유전성 액정 표시(FLCD) 패널이 인접 또는 연속된 화소들이 서로 다른 레벨의 계조를 디스플레이하도록 어드레스될 때, 관측자는 두 계조들간의 천이 과정에서 투과 레벨에 있어서의 인지되는 에러에 의해 야기되는 의사-에지 영향을 받게 되는데, 본 발명은 예를 들어 계조 "3"과 "4"사이와 같은 두 계조간의 천이 과정에서 어드레싱 수법의 최상위 비트가 아날로그 중간조(예를 들어, 1/2 레벨)을 포함하도록 패널을 어드레스함으로써, 이러한 인지되는 에러를 줄일 수 있게 되고, 따라서 천이 과정에서 인지되는 에러를 보상하는 어떠한 특별한 측정이 취해지지 않았을 때 얻을 수 있는 값보다도 상대 계조에서 더 낮은 절대값의 에러를 나타내는 인지도 레벨을 얻을 수 있게 된다.

Claims

어드레스 가능한 변조 소자들의 매트릭스와,

각 소자의 투과 레벨을 다른 소자들의 투과 레벨들과 관련하여 변화시키기 위하여 상기 각 소자를 선택적으로 어드레스하기 위한 어드레싱 수단을 포함하고,

상기 어드레싱 수단은,

복수의 서로 다른 투과 레벨들을 생성하기 위하여, 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 서로 다른 조합의 공간 디더 신호들로 어드레스하거나 각 소자의 적어도 일부를 서로 다른 주기를 갖는 서브프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 인가되는 서로 다른 조합의 시간 디더 신호들로 어드레스하기 위한 공간 또는 시간 디더 수단과,

온(ON) 및 오프(OFF) 스위칭 신호를 사용하여 각 소자의 적어도 일부를 서로 다른 투과 레벨들에 대응하는 서로 다른 상태들사이에서 스위칭시키기 위한 상태 선택 수단을 포함하고,

상기 상태 선택 수단은 인접 소자들 또는 연속된 프레임들 사이에서 투과 레벨에 있어서의 천이에 응답하여 천이 투과 레벨을 제공하는 천이 응답 수단을 포함하며, 이 천이는 제1 투과 레벨에 대응하는 제1 상태와 제2 투과 레벨에 대응하는 제2 상태 사이에서 상기 비트들 중 한 비트의 상태를 변경하는 것을 포함하며, 상기 천이 투과 레벨은, 상기 한 비트의 상태를, 상기 제1 투과 레벨과 상기 제2 투과 레벨의 중간인 투과 레벨에 대응하는 중간 상태로 변경하는 것을 포함하는 광변조 장치.
제1항에 있어서, 상기 상태 선택 수단은 인접 소자들 또는 연속된 프레임들사이에서 투과 레벨에 있어서의 적어도 두 개의 천이들에 응답하는 수단을 포함하는 광변조 장치.
제2항에 있어서, 상기 상태 선택 수단은 인접 소자들 또는 연속된 프레임들사이에서 계조에 있어서의 모든 가능한 천이들에 응답하는 수단을 포함하는 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중간 상태는 아날로그 투과 레벨에 대응하는 광변조 장치.
제4항에 있어서, 상기 아날로그 투과 레벨은 최상위 비트에 있는 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중간 상태의 투과 레벨은 상기 비트의 상기 제1 상태가 흑색 상태 또는 백색 상태인 지에 따라 변화하는 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중간 상태의 투과 레벨은 상기 비트의 최대 투과 레벨의 대략 1/2인 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중간 상태의 투과 레벨은 상기 비트의 최대 투과 레벨의 1/3 및 2/3로부터 선택되는 광변조 장치.
제8항에 있어서, 상기 중간 상태의 투과 레벨은, 상기 제1 상태로부터 상기 제2 상태로의 천이에 응답하여 최대값의 1/3이 되도록 선택되고, 상기 제2 상태로부터 상기 제1 상태로의 천이에 응답하여 최대값의 2/3가 되도록 선택되는 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 매트릭스의 각 변조 소자의 적어도 하나의 최상위 비트는 2 개의 주사 라인을 포함하는 광변조 장치.
제10항에 있어서, 상기 상태 선택 수단은, 상기 중간 상태의 투과 레벨을 제공하기 위하여 서로에 대해서 반전된 신호를 상기 주사 라인들 각각에 인가하기 위한 수단을 포함하는 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상태 선택 수단은, 서로에 대해서 반전된 신호를 인접한 주사 라인들에 인가하기 위한 수단을 포함하는 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상태 선택 수단은, 상기 중간 상태를 제공하기 위하여 상기 제1 상태 및 상기 제2 상태에 응답하는 룩-업 표(look-up table)를 포함하는 광변조 장치.
제13항에 있어서, 상기 룩-업 표는 상태들사이에서 소정의 비율의 가능한 천이에만 응답하는 광변조 장치.
제13항에 있어서, 상기 중간 상태의 투과 레벨은, 상기 제1 상태의 상기 제1 투과 레벨과 상기 제2 상태의 상기 제2 투과 레벨사이의 평균값인 광변조 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 어드레스 가능한 변조 소자들의 매트릭스는 강유전성 액정 표시 장치를 포함하는 광변조 장치.
어드레스 가능한 변조 소자들의 매트릭스를 포함하는 광변조 장치를 구동하기 위한 수단에 있어서,

상기 수단은, 각 소자의 투과 레벨을 다른 소자들의 투과 레벨들과 관련하여 변화시키기 위하여 상기 장치내의 각 소자를 선택적으로 어드레스하기 위한 어드레싱 수단을 포함하고,

상기 어드레싱 수단은,

복수의 서로 다른 투과 레벨들을 생성하기 위하여, 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 서로 다른 조합의 공간 디더 신호들로 어드레스하거나 각 소자의 적어도 일부를 서로 다른 주기를 갖는 서브프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 인가되는 서로 다른 조합의 시간 디더 신호들로 어드레스하기 위한 공간 또는 시간 디더 수단과,

온(ON) 및 오프(OFF) 스위칭 신호를 사용하여 각 소자의 적어도 일부를 서로 다른 투과 레벨들에 대응하는 서로 다른 상태들 사이에서 스위칭시키기 위한 상태 선택 수단을 포함하고,

상기 상태 선택 수단은 인접 소자들 또는 연속된 프레임들 사이에서 투과 레벨에 있어서의 천이에 응답하여 천이 투과 레벨을 제공하는 응답 수단을 포함하며, 이 천이는 제1 투과 레벨에 대응하는 제1 상태와 제2 투과 레벨에 대응하는 제2 상태 사이에서 비트들 중 한 비트의 상태를 변경하는 것을 포함하며, 상기 천이 투과 레벨은, 상기 한 비트의 상태를, 상기 제1 투과 레벨과 상기 제2 투과 레벨의 중간인 투과 레벨에 대응하는 중간 상태로 변경하는 것을 포함하는 광변조 장치 구동 수단.
제17항에 있어서, 상기 상태 선택 수단은 인접 소자들 또는 연속된 프레임들사이에서 투과 레벨에 있어서의 적어도 두 개의 천이들에 응답하는 수단을 포함하는 광변조 장치 구동 수단.
제18항에 있어서, 상기 상태 선택 수단은 인접 소자들 또는 연속된 프레임들사이에서 투과 레벨에 있어서의 모든 가능한 천이들에 응답하는 수단을 포함하는 광변조 장치 구동 수단.
제17항 내지 제19항의 어느 한 항에 있어서, 상기 중간 상태는 아날로그 투과 레벨에 대응하는 광변조 장치 구동 수단.
제20항에 있어서, 상기 아날로그 투과 레벨은 최상위 비트에 있는 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 중간 상태의 투과 레벨은 상기 비트의 상기 제1 상태가 흑색 상태 또는 백색 상태인 지에 따라 변화하는 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 중간 상태의 투과 레벨은 상기 비트의 최대 투과 레벨의 대략 1/2인 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 중간 상태의 투과 레벨은 상기 비트의 최대 투과 레벨의 1/3 및 2/3로부터 선택되는 광변조 장치 구동 수단.
제24항에 있어서, 상기 중간 상태의 투과 레벨은 상기 제1 상태로부터 상기 제2 상태로의 천이에 응답하여서는 최대값의 1/3이 되도록 선택되고, 상기 제2 상태로부터 상기 제1 상태로의 천이에 응답하여서는 최대값의 2/3가 되도록 선택되는 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 매트릭스의 각 변조 소자의 적어도 하나의 최상위 비트는 2 개의 주사 라인을 포함하는 광변조 장치 구동 수단.
제26항에 있어서, 상기 상태 선택 수단은, 상기 중간 상태의 투과 레벨을 제공하기 위하여 서로에 대해서 반전된 신호를 상기 주사 라인들 각각에 인가하기 위한 수단을 포함하는 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 상태 선택 수단은, 서로에 대해서 반전된 신호를 인접한 주사 라인들에 인가하기 위한 수단을 포함하는 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 상태 선택 수단은, 상기 중간 상태를 제공하기 위하여 상기 제1 상태 및 상기 제2 상태에 응답하는 룩-업 표(look-up table)를 포함하는 광변조 장치 구동 수단.
제29항에 있어서, 상기 룩-업 표는 상태들사이에서 소정의 비율의 가능한 천이에만 응답하는 광변조 장치 구동 수단.
제29항에 있어서, 상기 중간 상태의 투과 레벨은, 상기 제1 상태의 상기 투과 레벨과 상기 제2 상태의 상기 투과 레벨사이의 평균값인 광변조 장치 구동 수단.
제17항 내지 제19항 중 어느 한 항에 있어서, 상기 어드레스 가능한 변조 소자들의 매트릭스는 강유전성 액정 표시 장치를 포함하는 광변조 장치 구동 수단.
어드레스 가능한 변조 소자들의 매트릭스를 포함하는 광변조 장치를 구동하기 위한 방법에 있어서,

각 소자의 투과 레벨을 다른 소자들의 투과 레벨들과 관련하여 변화시키기 위하여 각 소자를 선택적으로 어드레싱하는 단계를 포함하고,

상기 어드레싱 단계는,

복수의 서로 다른 투과 레벨들을 생성하기 위해 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 서로 다른 조합의 공간 디더 신호들로 어드레스하거나 각 소자의 적어도 일부를 서로 다른 주기를 갖는 서브프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 인가되는 서로 다른 조합의 시간 디더 신호들로 어드레스하기 위한 공간 또는 시간 디더 단계와,

온(ON) 및 오프(OFF) 스위칭 신호를 사용하여 각 소자의 적어도 일부를 서로 다른 투과 레벨들에 대응하는 서로 다른 상태들사이에서 스위칭시키기 위한 상태 선택 단계를 포함하고,

상기 상태 선택 단계는, 인접 소자들 또는 연속된 프레임들 사이에서의 투과 레벨에 있어서의 천이에 응답하여 천이 투과 레벨을 제공하고, 이 천이는 제1 투과 레벨에 대응하는 제1 상태와 제2 투과 레벨에 대응하는 제2 상태 사이에서 비트들 중 한 비트의 상태를 변경하는 것을 포함하여, 상기 제1 투과 레벨과 상기 제2 투과 레벨의 중간인 투과 레벨에 대응하는 적어도 하나의 중간 상태를 제공하는 광변조 장치 구동 방법.