KR100522980B1 - 광 변조 장치 - Google Patents

광 변조 장치 Download PDF

Info

Publication number
KR100522980B1
KR100522980B1 KR1019970069152A KR19970069152A KR100522980B1 KR 100522980 B1 KR100522980 B1 KR 100522980B1 KR 1019970069152 A KR1019970069152 A KR 1019970069152A KR 19970069152 A KR19970069152 A KR 19970069152A KR 100522980 B1 KR100522980 B1 KR 100522980B1
Authority
KR
South Korea
Prior art keywords
pixel
bits
division
time
different
Prior art date
Application number
KR1019970069152A
Other languages
English (en)
Other versions
KR19980064172A (ko
Inventor
존 클리포드 존스
조나단 레니 휴즈
Original Assignee
더 시크리터리 오브 스테이트 포 디펜스 인 허 브리태닉 마제스티스 거번먼트 오브 더 유나이티드 킹덤 오브 그레이트 브리튼 앤드노던 아일랜드
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9626104A external-priority patent/GB2320357A/en
Priority claimed from GBGB9710404.6A external-priority patent/GB9710404D0/en
Application filed by 더 시크리터리 오브 스테이트 포 디펜스 인 허 브리태닉 마제스티스 거번먼트 오브 더 유나이티드 킹덤 오브 그레이트 브리튼 앤드노던 아일랜드, 샤프 가부시키가이샤 filed Critical 더 시크리터리 오브 스테이트 포 디펜스 인 허 브리태닉 마제스티스 거번먼트 오브 더 유나이티드 킹덤 오브 그레이트 브리튼 앤드노던 아일랜드
Publication of KR19980064172A publication Critical patent/KR19980064172A/ko
Application granted granted Critical
Publication of KR100522980B1 publication Critical patent/KR100522980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/3105—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators for displaying all colours simultaneously, e.g. by using two or more electronic spatial light modulators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/364—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with use of subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3129—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] scanning a light beam on the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/207—Display of intermediate tones by domain size control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

강유전성 액정 표시 장치는 화소들(32)의 어드레스 가능한 매트릭스와, 화소의 투과 레벨을 다른 화소들의 투과 레벨에 대해 변경하기 위해 각 화소(32)를 선택적으로 어드레스하기 위한 어드레싱 회로(30, 31)를 포함한다. 어드레싱 회로는 다른 공간 디더 신호들로 개별적으로 어드레스 가능한 부화소들을 어드레싱하며, 그리고/또는 개별적인 서브 프레임들에 다른 시간 디더 신호들로 각 화소 또는 부화소를 어드레싱하기 위한 공간 및/또는 시간 디더 회로를 포함한다. 이러한 공간 및/또는 시간 디더 외에, 어드레싱 회로는 각 화소 또는 부화소를 다른 투과 레벨에 대응하는 다른 그레이 상태들 사이에서 스위칭하며, 공간 또는 시간 디더의 비트들의 적어도 2개는 3개 이상의 다른 그레이 상태 사이에서 스위칭 가능하고, 적어도 하나의 비트는 다른 비트 또는 각각의 다른 비트보다 적은 수의 다른 그레이 상태 사이에서 스위칭 가능하여, 공간 및/또는 시간 디더의 다른 결합들 및 그레이 상태들에 의해 다수의 다른 전체 투과 레벨이 얻어질 수 있다. 이것은 허용 불가능한 복잡성을 발생하지 않고도, 전에 가능했던 것보다 큰 수의 실질적으로 선형 이격된 또는 적절히 가중된 그레이 레벨이 생성되는 것을 가능하게 한다.

Description

광 변조 장치{LIGHT MODULATING DEVICES}
본 발명은 광 변조 장치에 관한 것으로서, 특히 공간 광 변조기를 포함하는 액정 표시 장치 및 광학 셔터 장치에 관한 것이다.
본 명세서에서 "광 변조 장치"라는 용어는 회절 공간 변조기, 또는 통상의 액정 표시 장치들, 전자 발광 또는 플라즈마 표시 장치와 같은 광 방출 변조기, 반사 또는 투사 장치 또는 표시 장치와 같은 광 투과 변조기, 및 광학적으로 어드레스된 공간 광 변조기 또는 플라즈마 어드레스된 공간 광 변조기와 같은 다른 공간 광 변조기를 포함하도록 사용된다는 것을 이해해야 한다.
액정 표시 장치는 대개 문자숫자 정보 및/또는 그래픽 화상을 표시하기 위해 사용된다. 또한, 액정 표시 장치는 예컨대, 프린터에서 광학 셔터로 사용된다. 이러한 액정 표시 장치는 흑백만이 아니라 중간 투과 레벨, 즉, "그레이"를 생성하도록 설계될 수 있는 개별적으로 어드레스 가능한 변조 소자들의 매트릭스를 포함한다. 또한, 칼라 필터를 사용하는 것과 같은 칼라 장치에 있어서, 중간 레벨은 더 넓은 범위의 칼라 또는 색조를 제공하기 위해 사용될 수 있다. 이러한 장치의 소위 그레이 스케일 응답은 여러 방법으로 생성될 수 있다.
예컨대, 그레이 스케일 응답은 각 소자의 투과를 적용된 구동 신호에 따라 "온"과 "오프" 상태 사이에서 변조함으로써 생성되어 여러 레벨의 아날로그 그레이를 제공할 수 있다. 예컨대, 트위스티드 네마틱 장치에서는, 각 소자의 투과는 인가된 RMS 전압에 의해 결정될 수 있으며, 전압을 적절히 제어함으로써 여러 레벨의 그레이를 생성할 수 있다. 액티브 매트릭스 장치에서는, 픽쳐 소자에 저장된 전압이 유사하게 그레이 레벨을 제어한다. 한편, 전압 신호를 변조함으로써 투과가 제어될 수 있는 여러 방법이 보고되었지만, 강유전체 액정 장치와 같은 쌍안정 액정 장치에서 아날로그 방식으로 투과를 제어하기가 매우 어렵다. 아날로그 그레이 스케일을 갖추지 못한 장치에서는, 그레이 스케일 응답이 소위 공간 또는 시간 디더링 기술에 의해 생성될 수 있거나, 또는 이러한 기술들은 아날로그 그레이 스케일을 증가시키기 위해 사용될 수 있다.
공간 디더링(SD) 기술에서, 각 소자는 상이한 총 그레이 레벨을 생성하도록 스위칭 신호들의 여러 조합에 의해 어드레스 가능한 2개 이상의 독립적으로 어드레스 가능한 부소자로 분할된다. 예컨대, 백 상태와 흑 상태 사이에서 전환 가능한 2개의 동일 크기의 부소자를 포함하는 소자의 간단한 경우에, 양 부소자가 백 상태로 전환되는 상태, 양 부소자가 흑 상태로 전환되는 상태, 및 하나의 부소자가 백 상태이고 다른 부소자는 흑 상태인 상태에 대응하는 3개의 그레이 레벨(흑백 포함)이 얻어질 수 있다. 양 부소자의 크기가 동일하기 때문에, 어느 부소자가 흑백 상태에 있는지와 관계없이 동일한 그레이 레벨이 얻어지므로, 스위칭 회로는 중복 레벨을 고려하여 설계되어야 한다. 또한, 어느 부소자가 흑백 상태에 있는지에 따라 다른 그레이 레벨이 생성되는 효과를 갖도록 부소자들이 다른 크기를 갖는 것이 가능하다. 그러나, 개별 전도 트랙들이 부소자들에 스위칭 신호를 제공하도록 요구되며 수용될 수 있는 이러한 트랙의 수가 공간 제한, 비용, 필 팩터(fill factor) 또는 개구율 등에 의해 제한된다는 사실에 의해 실제로 제공될 수 있는 부소자의 수에 대한 제한이 부과된다.
시간 디더링(TD) 기술에서는, 각 소자의 적어도 일부가 시간 변조된 여러 신호들에 의해 어드레스 가능하여 어드레싱 프레임 내에 여러 전체 그레이 레벨을 생성할 수 있다. 예컨대, 소자가 동일한 기간의 2개의 서브프레임에 의해 프레임 내에 어드레스 가능한 간단한 경우에, 소자는 어드레스될 때 백 상태가 되도록 배열되어 양 서브 프레임에서 "온"이 될 수 있으며, 어드레스될 때 흑 상태가 되도록 배열되어 양 서브 프레임에서 "오프"가 될 수 있다. 또한, 소자는 어드레스될 때 중간 그레이 상태가 되어 하나의 서브 프레임은 "온" 상태에 있고 다른 하나는 "오프" 상태에 있을 수 있다. 또한, 시간 변조된 여러 신호들에 의해 공간 디더링 배열 내의 하나 이상의 부소자를 어드레스함으로써 시간 디더링 기술과 공간 디더링 기술을 결합할 수 있다. 이것은 회로 복잡성을 증가시키는 대신에 그레이 레벨의 범위를 향상시킨다.
많은 응용 분야에 있어서, 특히 그래픽 동화상을 표시하기 위한 표시 장치에 있어서, 많은 수의 적절히 이격된 그레이 레벨이 최소로(전혀 없는 것이 바람직함) 중복되게 생성되는 것이 요구된다. 대개, 그레이 레벨은 직선적으로 가능한 한 멀리 이격된다. 이를 위해, 예컨대 각 소자를 SD 배열에서 4:2:1 비율의 표면적을 가진 3개의 부소자로 분할함으로써, 소자들이 2진 가중되어야 한다는 것이 제안되었다. 이 경우, 각 부소자는 0의 단위 그레이 레벨에 대응하는 흑 상태와 1의 단위 그레이 레벨에 대응하는 백 상태 사이에서 개별적으로 전환 가능하고 적절한 2진 가중치를 가진 3개의 부소자의 그레이 레벨을 함께 더함으로써 총 그레이 레벨이 주어지는 것으로 가정할 때, 도 6에 도시된 바와 같이 동시에 3개의 부소자를 어드레스함으로써 중복 없는 8개의 다른 그레이 레벨이 얻어질 수 있다.
유럽 특허 공보 0453033A1은 상기 유형의 표시 장치와, 열 전극 트랙들의 표면적들의 비와 행 전극 트랙들의 표면적들의 비와의 최적 관계를 제공함으로써 최대수의 그레이 스케일을 생성하는 데 필요한 전도 트랙들의 수를 최소화하려고 시도하는 방법을 개시하고 있다.
또한, 소자들은 TD 기술에서 다른 기간들, 예컨대 1:4 비율의 기간들의 서브 프레임들에서 각 소자를 어드레스함으로써 2진 가중될 수 있다. 유럽 특허 공보 0261901A2는 표시 매트릭스의 어드레스된 행들을 그룹으로 분할하고 이 그룹들을 순차적으로 어드레스함으로써 어드레싱 프레임의 2진 시간 분할의 특정 수로부터 얻어질 수 있는 그레이 레벨의 수를 최대화하는 방법을 개시하고 있다.
한 형태의 디지탈 디더링(SD 또는 TD)만이 사용되는 경우, b 비트 디더링에 대해 달성된 그레이 레벨의 수는 2b이 되며, 여기서 최적 분포 디더링 가중치는 20:21:22...2b-1이다.
유럽 특허 공보 0478043A1은 각 소자의 적어도 하나의 부소자가 3개 이상의 스위칭 상태, 즉 흑 상태 0, 백 상태 1, 및 0과 1 사이의 그레이 레벨을 가진 적어도 하나의 중간 상태를 갖도록 공간 디더링과 아날로그 스위칭 배열을 결합함으로써 많은 수의 그레이 레벨을 생성하는 방법을 개시하고 있다. 예컨대, 각 소자는 4:2:1:1 비율의 폭을 가진 4개의(열) 부소자로 분할될 수 있으며, 각 부소자는 0, 1/3, 2/3 및 1에 대응하는 4개의 아날로그 상태간의 스위칭이 가능한 2개의 최소 부소자 중 하나를 제외하고는 흑 상태 0과 백 상태 1 사이에서 스위칭이 가능하다. 4개 부소자들의 상대적인 표면적을 고려할 때, 4개의 공간 비트의 스위칭을 4개의 상태 0, 1/3, 2/3 및 1을 가진 최소 부소자의 여러 아날로그 상태들의 적절한 선택과 결합함으로써 32개의 다른 그레이 레벨의 합을 구하는 것이 가능하다. 3개 이상의 아날로그 상태를 가진 추가 공간 비트를 준비함으로써 추가적인 중간 그레이 레벨이 생성될 수 있으며, 공간 비트가 작은 크기의 비트라는 사실은 아날로그 레벨의 에러들이 증가하지 않는다는 것을 의미한다. 그러나, 이러한 배열은 추가적인 회로의 복잡성과 비용을 요구하며, 장치들, 특히 필요한 부화소를 어드레스하기 위해 초고밀도의 전극 트랙이 요구되는 칼라 표시 장치들을 제조하는 데 어려움이 있다.
유럽 특허 공보 0361981은 각 화소를 A1:A2....:An = mn-1:mn-2...:1(여기서, m은 각 부화소의 그레이 레벨의 수를 나타냄) 비율의 표면적을 가진 n개의 부화소 그룹으로 분할함으로써 SD 배열 내의 부화소들의 특정 수로부터 얻을 수 있는 그레이 레벨의 수를 최대화하는 방법이 개시되어 있다. 각 부화소가 단 2개의 그레이 레벨, 즉 흑백 상태를 가지며, 3개의 부화소 그룹이 존재하는 경우, 부화소 그룹들의 표면적들의 최적 비는 예컨대 4:2:1이다. 각 화소 그룹이 3개 이상의 그레이 레벨을 갖거나 더 많은 부화소 그룹이 제공되는 경우 다른 최적비들이 얻어진다. 그러나, 그러한 배열은 제조의 어려움 및 제조 비용을 고려할 때 그 응용이 제한될 수 있다.
Ferroelectrics 1991, Vol. 122, pp. 126에 게재된 W.J.A.M. 하트만의 "텔레비젼 응용을 위한 강유전체 액정 표시 장치"에는 많은 수의 이격된 그레이 레벨을 얻기 위해 강유전체 액정 표시 장치에 사용되는 SD 및 TD 비율들의 특정 최적 결합이 개시되어 있다. 여기에는 인가된 전기장에 의존하는 액정 재료의 텍스쳐의 변화가 여러 그레이 레벨을 얻기 위해 사용되는 텍스쳐 방법과 같은 여러 아날로그 그레이 상태를 달성하는 방법이 개시되어 있다.
또한, 미국 특허 47128777은 다중 임계값 변조(MTM)라는 기술에 의해, 일반적으로 화소 영역에서의 전기장의 변화에 의해 강유전체 액정 표시 장치의 화소 내의 이산 그레이 상태를 생성하는 방법을 개시하고 있다. 예컨대, 액정 두께는 화소 영역에서 단계적으로 변할 수 있다. 이 방법은 실제로 소수의 MTM 그레이 상태 이상을 어드레스하는 것은 어렵지만 많은 수의 그레이 레벨을 생성하기 위하여 디더링 기술과 결합될 수 있다.
아날로그 그레이 상태에서 유한한 에러를 유발하고 따라서 시간적으로, 그리고/또는 표시 영역 상에서 예측 불가능한 변화를 유발할 수 있는 강유전체 액정 표시 장치에서 일어나는 많은 고유한 물리적인 문제점이 있다. 이러한 문제점들은 Mol. Cryst. Liq. Cryst. 1992, Vol. 215, pp. 57-72에 게재된 P. 말테스의 "강유전체 액정 장치의 개발의 진보 및 문제점"과 Ferroelectrics 1991, Vol. 113, pp. 405-417에 게재된 K-F. 라인하트의 "강유전체 액정 매트릭스의 어드레싱 및 전자 광학 특성"에 논의되어 있다. 잘 알려진 바와 같이, 아날로그 그레이 상태들은 온도 의존성이 크며, 후자의 참조 문헌은 16 그레이 레벨이 요구되는 경우 표시 온도가 0.2 도로 균일해야 하는 예를 제공한다. 양 참조 문헌은 구동 회로로서 박막 트랜지스터를 사용하는 것은 상기 장치에서 아날로그 그레이 상태를 달성하는 데 유리하다는 것을 나타낸다.
본 발명의 목적은 실질적으로 선형으로 또는 원하는 일련의 가중치로 바람직하게 이격된 다수의 그레이 레벨을 생성할 수 있는 수단을 구비한 광 변조 장치를 제공하는 데 있다.
본 발명에 따르면, 어드레스 가능한 변조 소자 매트릭스와, 각 소자를 선택적으로 어드레스하여 각 소자의 투과 레벨을 다른 소자들의 투과 레벨에 대해 변화시키는 어드레싱 수단을 포함하되, 상기 어드레싱 수단은 공간 디더 신호들의 다른 결합들로써 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 어드레싱하며, 그리고/또는 복수의 다른 투과 레벨을 생성하기 위해 다른 기간들의 서브 프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 적용된 시간 디더 신호들의 다른 결합들로써 각 소자의 적어도 일부를 어드레싱하기 위한 공간 및/또는 시간 디더 수단, 및 다른 상태 스위칭 신호들에 응답하여 다른 투과 레벨들에 대응하는 다른 상태들 사이에서 공간 및/또는 시간 비트들을 스위칭하기 위한 상태 선택 수단을 포함하여, 공간 및/또는 시간 디더 신호들과 상태 스위칭 신호들의 다른 결합들의 선택에 의해 복수의 다른 전체 투과 레벨이 얻어질 수 있는 광 변조 장치에 있어서, 상태 선택 수단은 각 소자의 적어도 2개 비트를 3개 이상의 다른 상태 사이에서 스위칭하기에 적합하며, 각 소자의 적어도 1 비트는 각 소자의 나머지 다른 비트 또는 각각의 다른 비트보다 적은 수의 다른 상태 사이에서 스위칭이 가능한 것을 특징으로 하는 광 변조 장치가 제공된다.
각 소자의 적어도 2개의 비트가 3개 이상의 다른 아날로그 상태를 갖고 각 소자의 적어도 하나의 비트가 더 적은 수의 상태(단 2개의 상태와 같이)를 갖도록 아날로그 그레이 상태들(이 용어는 흑백 상태를 포함한다)과 SD 및/또는 TD의 결합은 전에 가능했던 것보다 실질적으로 선형으로 이격되거나 적절히 가중된 더 큰 수의 그레이 레벨이 허용 불가능한 복잡성을 유발하는 일 없이 생성될 수 있다는 것을 의미한다. 특히, 필요한 그레이 레벨 수, 예컨대 256 그레이 레벨은 각 소자의 다른 비트들을 어드레스하기 위한 허용 불가능하게 복잡한 구동 회로를 요구하는 일 없이, 그리고 전극 트랙들이 너무 큰 밀도로 제공되는 것을 요구하여 허용 불가능한 제조의 어려움을 유발하는 일 없이 생성될 수 있다. 또한, 원하는 그레이 스케일 수열을 유지하면서 전체 그레이 레벨에서의 중복을 최소화하거나 바람직하게는 제거하기 위하여 디지탈 디더 가중법이 선택될 수 있다.
SD 배열에서 행 및 열 전극들에 의해 어드레스 가능한 화소 매트릭스를 포함하는 표시 장치의 경우를 고려할 때, 각 화소는 화소의 전체 투과 레벨이 부화소의 상대 면적을 고려하여 부화소의 투과 레벨의 공간 평균에 대응하도록 공간 디더 신호들에 의해 개별적으로 어드레스 가능한 3개 이상의 부화소로 세분될 수 있다. 잘 알려진 바와 같이, 칼라 표시 장치의 칼라 화소는 대개 3개의 부화소, 즉 적색 부화소, 녹색 부화소 및 청색 부화소를 포함하는데, 이들은 전 범위의 색을 표시할 수 있도록 개별 전극들에 의해 제어 가능하며, SD 배열이 칼라 화소에 적용될 때, 각 칼라 부화소는 각 칼라에 대한 한 범위의 투과 레벨을 허용하도록 대응 부전극들에 의해 개별 공간 디더 신호들이 공급될 수 있는 3개 이상의 부소자로 세분된다. 대안으로, 또는 부가적으로 각 칼라 부화소에 TD 배열이 적용되어 각 칼라 부화소는 한 범위의 투과 레벨을 생성하도록 변할 수 있는 시간 디더 신호들에 의해 2개 이상의 서브 프레임들 내에 어드레스될 수 있다. 따라서, 아래의 설명에서 "화소"가 언급되는 경우, 이것은 비칼라 표시 장치의 개별 화소 또는 칼라 표시 장치의 개별 칼라 부화소라는 것을 이해해야 한다.
예컨대, 256 그레이 레벨과 같은 많은 수의 필요한 그레이 레벨을 제공하기 위하여, 비트들이 7(8):8(2):16(2):32(2):64(2):128(2) 비율(여기서, 괄호 안의 수는 각 비트에서의 다른 상태 수를 나타낸다)로 가중된 SD 배열에서 8개의 아날로그 상태를 가진 최하위 비트와 같이, 많은 수의 아날로그 상태를 가진 하나의 비트가 제공될 수 있다. 이것은 6개의 디지탈 비트를 사용하여 256 그레이 레벨을 제공한다. 그러나, 주어진 비트에서 8개보다 많은 아날로그 상태를 요구하지 않고 동일한 수의 그레이 레벨을 생성하기 위하여 훨씬 적은 수의 디지탈 비트가 사용될 수 있다(8개보다 많은 아날로그 상태는 허용 불가능한 에러 또는 허용 불가능하게 높은 구동 회로 비용을 발생시킬 수 있다). 예컨대, 필요한 256 그레이 레벨은 많은 수의 아날로그 상태, 예컨대 8개의 아날로그 상태를 가진 2개의 비트와, 7(8):56(8):193(4)(여기서, 괄호 안의 숫자는 비트 내의 상태수를 표시)의 상대적인 가중치를 가진 3개 비트와 같이 더 적은 수의 상태를 가진 또 하나의 비트를 제공함으로써 얻어질 수 있다. 본 발명에 따르면, 많은 다른 예가 주어질 수 있는데, 이 예들에서는 적어도 2개의 비트가 3개 이상의 상태를 갖고 적어도 하나의 다른 비트가 더 적은 수의 상태를 가져, 어느 주어진 비트에 너무 많은 상태를 제공함으로써 허용 불가능한 에러 또는 구동 회로 비용을 발생시키는 일 없이, 상대적으로 적은 수의 비트를 사용하여 많은 수의 그레이 레벨을 생성할 수 있다.
또한, 본 발명은 어드레스 가능한 변조 소자 매트릭스와, 각 소자를 선택적으로 어드레스하여 각 소자의 투과 레벨을 다른 소자들의 투과 레벨에 대해 변화시키는 어드레싱 수단을 포함하되, 상기 어드레싱 수단은 공간 디더 신호들의 다른 결합들로써 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 어드레싱하며, 그리고/또는 복수의 다른 투과 레벨을 생성하기 위해 다른 기간들의 서브 프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 적용된 시간 디더 신호들의 다른 결합들로써 각 소자의 적어도 일부를 어드레싱하기 위한 공간 및/또는 시간 디더 수단, 및 다른 상태 스위칭 신호들에 응답하여 다른 투과 레벨들에 대응하는 다른 상태들 사이에서 공간 및/또는 시간 비트들을 스위칭하기 위한 상태 선택 수단을 포함하여, 공간 및/또는 시간 디더 신호들과 상태 스위칭 신호들의 다른 결합들의 선택에 의해 복수의 다른 전체 투과 레벨이 얻어질 수 있는 광 변조 장치에 있어서, 상태 선택 수단은 각 소자의 상위 비트들 중 적어도 하나를 각 소자의 적어도 하나의 다른 비트보다 큰 수의 상태 사이에서 스위칭하기에 적합한 것을 특징으로 하는 광 변조 장치를 제공한다.
각 소자의 상위 비트들 중 하나, 바람직하게는 적어도 최상위 비트가 적어도 하나의 다른 비트보다 큰 수의 상태 사이에서 스위칭 가능하도록 아날로그 그레이 상태들(이 용어는 흑백 상태를 포함한다)과 SD 및/또는 TD의 결합은 전에 가능했던 것보다 실질적으로 선형으로 이격되거나 적절히 가중된 더 큰 수의 그레이 레벨이 허용 불가능한 복잡성을 유발하는 일 없이, 특히 각 소자의 많은 수의 부화소로의 분할이 부화소들에 접속될 것이 요구되는 전극 트랙의 수로 인한 심각한 복잡성과, 부화소의 어드레싱을 위한 구동 회로의 복잡성을 유발할 수 있는 SD 배열에서, 생성될 수 있는 장점을 가진다.
본 발명을 더욱 완전히 이해할 수 있도록 하기 위하여, 본 발명에 따른 많은 실시예가 첨부된 도면을 참조하여 예시의 목적으로 설명된다.
설명되는 실시예 각각은, 도 1에 도시된 바와 같이, 내측면 상에 제1 및 제2 전극 구조를 갖고 있는 2개의 평행 유리 기판(12, 13) 사이에 넣어진 강유전성 액정층(11)을 포함하는 대형 강유전성 액정 표시(FLCD) 패널(10)을 포함한다. 제1 및 제2 전극 구조는 각각 어드레스 가능한 변조 소자(화소) 매트릭스를 형성하도록 직각으로 서로 교차하는 일련의 행렬 전극 트랙들(14, 15)을 포함한다. 전극 트랙들은 또한 극좌표(r, θ) 매트릭스, 세븐 바 수치 매트릭스 또는 다른 x-y 매트릭스를 형성하도록 배열될 수 있다. 또한, 행렬 전극 트랙들(14, 15)의 상부에 형성된 절연층들(18, 19) 상에는 배향막들(16, 17)이 제공되어, 밀봉재(20)에 의해 에지들이 밀봉된 강유전성 액정층(11)의 대향측에 접촉되어 있다. 패널(10)은 실질적으로 서로 수직인 편광축들을 가진 편광기들(21, 22) 사이에 배치되어 있다. 그러나, 이러한 FLCD는 본 발명이 적용될 수 있는 단지 한 형태의 광 변조 장치를 구성하며, 따라서 표시 장치에 대한 아래의 설명은 비제한적인 예로서 주어지는 것으로 고려되어야 한다는 것을 이해할 것이다.
잘 알려진 바와 같이, 행렬 전극 트랙들의 교차점에 있는 소자 또는 화소는 행렬 전극들에 대한 적절한 스트로브 및 데이타 펄스의 인가에 의해 어드레스 가능하다. 흑백과 같은 2개의 상태를 구분하는 데 사용될 수 있는 어드레싱 기법의 하나가 Ferroelectrics 1991, Vol. 122, pp. 63 to 79에 게재된 "The Joers/Alvey Ferroelectrics Multiplexing Scheme"에 개시되어 있다. 또한, 각 화소, 또는 화소가 2개 이상의 부소자로 분할되어 있는 각 화소의 각 부소자는 화소 또는 부소자를 스위칭하기 위해 인가된 전압 파형에 따라 n개의 다른 아날로그 그레이 상태를 가지므로, 전술한 흑 상태 B 및 백 상태 W 외에, 화소 또는 부소자는 하나 이상의 중간 그레이 상태 G를 가진다.
도 2는 열 전극 트랙들 141, 142, ... 14n에 결합된 데이타 신호 발생기(30) 및 행 전극 트랙들 151, 152, ...15m에 결합된 스트로브 신호 발생기(31)를 포함하는 표시 패널(10)을 위한 어드레싱 배열을 나타낸다. 행렬 전극 트랙들의 교차점에 형성된 어드레스 가능한 화소들(32)은 아래의 도 4 및 5를 참조하여 언급된 바와 같이 공간 및/또는 시간 디더를 수행하기 위한 공간 및/또는 시간 디더 제어 회로를 포함할 수 있는 표시 입력(33)에 의해 데이타 신호 발생기(30)로 제공된 적절한 화상 데이타 및 데이타 및 스트로브 신호 발생기들(30, 31)에 제공된 클럭 신호들에 응답하여 공지 방법으로 스트로브 신호 발생기(31)에 의해 공급된 스트로브 신호들 S1, S2, ...Sm와 연관하여 데이타 신호 발생기(30)에 의해 공급된 데이타 신호들 D1, D2, ...Dn에 의해 어드레스된다.
이제, 특정 행렬 전극 트랙들에 제공된 데이타 및 스트로브 신호들의 파형이 화소의 스위칭 상태를 결정하는 방법이 도 3을 참조하여 비제한적인 예로서 간단히 설명된다. 도 3은 공백 기간의 전압 -Vb의 공백 펄스(41)와 선택 지속 기간의 전압 Vs의 스트로브 펄스(42)를 포함하는 통상의 스트로브 파형(40)과, 전압 Vd 및 -Vd의 양 및 음 펄스들을 각각 포함하는 통상의 "오프" 데이타 파형(43) 및 통상의 "온" 데이타 파형(44)을 나타낸다. 공백 펄스(41)가 화소에 인가될 때, 화소는 열 전극 트랙에 인가된 데이타 전압에 따라 통상의 흑 상태 또는 백 상태로 스위칭되거나 유지된다(특정 상태는 백 또는 흑 공백이 인가되는가에 의존한다). 선택 기간 동안, 스트로브 펄스(42)는 "오프" 데이타 파형(43) 또는 "온" 데이타 파형(44)과 동시에 인가되어, 화소에 걸리는 결과 전압이 화소의 상태, 따라서 투과 레벨을 결정한다. "오프" 데이타 파형(43)이 인가될 때, 화소에 걸리는 결과 전압(45)은 화소가 동일 상태, 즉 화소가 공백 펄스(41)에 의해 미리 공백화되는 상태가 되도록 하며, "온" 데이타 파형(44)이 인가될 때, 화소에 걸리는 결과 전압(46)은 화소가 반대 상태로 스위칭되도록 한다. 또한, 예컨대 전압 Vc 및 -Vc의 양 및 음 펄스들을 가진 도 3에 도시된 형태의 중간 데이타 파형(47)이 화소에 인가되어 화소가 중간 아날로그 그레이 레벨에 대응하는 중간 상태를 취하도록 하는 화소를 가로지르는 결과 전압(48)을 생성할 수 있게 된다.
이제, 도 4 및 5를 참조하여 도 3을 참조하여 위에 설명한 47과 같은 중간 데이타 파형의 인가에 의해 얻을 수 있는 아날로그 그레이 레벨 외에 감지된 디지탈 그레이 레벨을 얻도록 어드레싱 배열에 사용될 수 있는 가능한 시간 및 공간 디더 기술을 설명한다. 도 4는 도 3을 참조하여 설명된 바와 같이 예컨대 화소가 흑 상태, 백 상태 또는 임의의 중간 아날로그 그레이 상태로 스위칭될 수 있는 1:4:16의 비율로 3개의 선택 기간(53, 54, 55)을 정의함으로써 한 프레임 시간 동안 시간 디더를 달성하도록 특정 행 전극 트랙에 인가되는 스트로브 신호들(50, 51, 52)의 타이밍을 나타낸다. 프레임 내의 감지된 전체 그레이 레벨은 선택 기간들(53, 54, 55)에 의해 정의된 3개의 서브 프레임 내의 투과 레벨의 평균이다. 도 5a는 각 화소가 예컨대 열 부전극 트랙들(141a, 141b)의 행 전극 트랙(151)과의 교차점들에 의해 형성된 2개의 부화소(56, 57)를 포함하는 비제한적인 예로서 주어지는 공간 디더 배열을 나타낸다. 데이타 신호들(D1a, D1b)은 부전극 트랙들(141a, 141b)에 독립적으로 적용되어 2개의 부화소의 투과 레벨을 독립적으로 제어하며, 2개 화소의 투과 레벨의 평균과 화소의 면적비는 전체 화소의 전체 투과 레벨을 결정한다.
도 5a는 또한, 각 화소가 행들을 따라 2개 이상의 부화소로 분할된 전술한 1차원 SD 배열 대신에 각 화소가 열들을 따라서도 분할되어 각 부화소(56 또는 57) 자체가 행 부전극 트랙들(151a, 151b)과 열 부전극 트랙들(141a, 141b)과의 교차점에서 2개 이상의 부화소로 분할되는 2차원 배열이 제공되는 가능한 변형을 파선으로 나타낸다. 이러한 2차원 SD는 얻을 수 있는 그레이 레벨의 수를 증가시키기 위해 사용될 수 있다. 또한, 전술한 바와 같이, SD 배열은 칼라 화소의 칼라 부화소들 각각에 적용되어 아래의 화소에 대한 모든 참조는 칼라 화소의 칼라 부화소를 참조할 수 있다.
도 5b는 각 화소가 열들을 따라 3개의 칼라 부화소 R, G 및 B로 분할되고 각 칼라 부화소는 2차원으로, 즉 y:by의 비율로 행들을 따라, 그리고 x:ax의 비율로 열들을 따라 분할되어 각 칼라에 대해 xy:bxy:axy:abxy의 비율의 면적을 가진 4개의 부화소(58, 59, 60, 61)를 제공하는 다른 변형을 나타낸다. 따라서, a 및 b가 동일하지 않은 경우, 부화소들(58, 59, 60, 61)에 의해 4개의 다른 가중치가 제공되며, 이러한 부화소들의 상이한 결합의 스위칭에 의해 각 칼라에 대해 16개의 다른 그레이 레벨을 생성할 수 있다. 또한, 각 칼라 부화소에 대해, 2차원의 각각을 따라, 즉 행과 열을 따라 단 2개의 부전극 트랙이 요구된다.
하나의 가능한 어드레싱 배열에서, 각 화소는 1차원 SD 배열(TD 없이)에서 9:3:1의 비율의 표면적을 가진 나란히 배열된 3개의 부소자로 분할되며, 각 부소자는 3개의 다른 선형으로 이격된 아날로그 그레이 상태, 즉 0의 단위 그레이 레벨에 대응하는 흑 상태, 1의 단위 그레이 레벨에 대응하는 백 상태, 및 0.5의 단위 그레이 레벨에 대응하는 중간 그레이 레벨 사이에서 독립적으로 스위칭 가능하다. 3개의 부소자의 그레이 레벨을 적절한 디지탈 가중치와 결합함으로써 중복 없이 27개의 다른 선형 이격된 전체 그레이 레벨을 얻을 수 있다. 이것은 예컨대, 3개의 부소자가, 중간 그레이 레벨에 의해 큰 중복도가 발생하고 9:3:1에서보다 더 적은 전체 그레이 레벨이 제공되는 4:2:1 비율의 표면적을 가진 배열에 대조적이다.
보다 일반적으로는, 각 화소가 1차원 SD 배열(TD 없이)에서 n개의 다른 선형 이격된 아날로그 그레이 상태 사이에서 독립적으로 각각 스위칭 가능한 b개의 부소자로 분할되는 경우, 부소자들은 바람직하게 n0:n1.....nb-1 비율로 가중된 표면적을 가져 중복 없이 최대로 nb개의 다른 선형 이격된 전체 그레이 레벨을 제공한다. 예컨대, 3개의 다른 아날로그 그레이 상태가 있는 경우, 부소자들의 표면적은 바람직하게 1:3....3b-1의 비율로 가중되며, 4개의 다른 아날로그 그레이 상태가 있는 경우, 부소자들의 표면적은 바람직하게 1:4.....4b-1의 비율로 가중된다. SD보다는 TD를 사용하는 배열에 유사한 디지탈 가중치가 적용될 수 있다. 그레이 스케일 수열이 비선형, 예컨대 대수형인 것이 요구되는 경우 다른 그레이 레벨이 선택될 수 있다.
본 발명의 제1 실시예에서, 각 화소는 1차원 SD 배열(TD 없이)에서 나란히 배열되고 16:2:1의 표면적비를 가진 3개의 부소자를 포함한다. 그러나, 3개의 부소자 중 가장 큰 것(즉, 최상위 비트)만이 3개 이상의 아날로그 그레이 상태, 본 예에서는 5개의 선형 이격된 아날로그 그레이 상태 0, 0.25, 0.5, 0.75 및 1(16의 인자로 가중될 때 0, 4, 8, 12 및 16의 레벨을 제공)을 가지는데, 여기서 0은 흑 상태에 대응하고 1은 백 상태에 대응하여, 다른 2개의 부소자는 흑 상태에 대응하는 0과 백 상태에 대응하는 1의 단위 그레이 상태들만을 가진다. 이것은, 도 7에 도시된 바와 같이, 최대인 22×5 = 20개의 다른 선형 이격된 전체 그레이 레벨이 얻어질 수 있도록 하는 반면, 각 화소의 부소자들 중 하나만이 다른 아날로그 그레이 상태에서 스위칭하기 위해 다수의 전압 레벨의 인가를 요구한다는 사실로 인해 장치를 위해 필요한 구동 회로를 제한하게 된다. 가장 큰 부소자만이 다수의 그레이 레벨을 갖기 때문에, 이러한 그레이 레벨의 수는 최대화될 수 있는 반면(다수의 그레이 레벨이 가장 큰 부소자에서 더욱 쉽게 얻어질 수 있다), 관련 구동 회로의 비용을 합리적인 한계 내에 유지할 수 있다. 다른 아날로그 그레이 상태들 사이에서 스위칭하기 위해 다른 데이타 파형들 및 전압 레벨들이 요구되기 때문에, 상태 수가 모든 비트에서 동일하지 않은 경우, 구동 회로의 전체 비용은 감소되며, 더 큰 수의 아날로그 레벨을 가진 비트들 중 일부 비트 중 하나만이 다수의 데이타 파형과 전압 레벨을 필요로 한다. TD만이 사용되거나 TD 및 SD가 결합된 다른 배열에서 구동 회로에 대한 상기의 제한에 의해 유사한 비용 이점이 얻어질 수 있다.
비트들 중 2개 이상이 3개 이상의 아날로그 그레이 상태(이러한 비트들 중 하나 또는 다른 비트가 다른 비트 또는 각각의 다른 비트보다 작은 수의 그레이 상태를 가진다)를 가지며, 그리고/또는 상위 비트들 중 하나 이상이 최대수의 아날로그 그레이 상태를 가지는 많은 예들이 주어질 수 있다. 이것은 전술한 바와 같이 구동 회로의 비용을 감소시키는 데 도움이 될 수 있으며, 또는 특정 응용에서 다른 이점을 가질 수 있다. 예컨대, 아날로그 그레이 상태를 얻는 데 사용되는 영역의 수가 상대적으로 작은 최소 공간 비트에서 많은 수의 아날로그 그레이 상태는 재현성있게 얻기 어려울 수 있다. 따라서, 아날로그 그레이 스케일을 최상위 공간 비트, 또는 상위 공간 비트들로 제한하거나, 아날로그 그레이 스케일을 2개 이상의 공간 비트로 확산하는 것이 바람직할 수 있다. 대안으로, 입수 가능한 아날로그 그레이 상태의 수는 하나의 디지탈 비트에서 다음 비트로 시스템적으로 변경될 수 있다. 따라서, 3개의 디지탈 비트가 제공되는 경우, 256 = 2×8×16으로부터 256개의 다른 전체 그레이 레벨이 얻어질 수 있는데, 여기서 최하위 비트는 2개의 아날로그 그레이 상태(0, 1)를 갖고, 제2 비트는 8개의 아날로그 그레이 상태(0, 2, 4, 6, 8, 10, 12, 14)를 가지며, 최상위 비트는 16개의 아날로그 그레이 상태(0, 16, 32, 48, 64, 80, 96, 112, 128, 144, 160, 176, 192, 208, 224, 240)를 가진다.
디지탈 비트들 사이의 아날로그 그레이 상태들의 적절한 분포는 디지탈 에러를 최소화할 수 있다. 예컨대, 작은 크기의 부화소를 에칭하는 것과 관련된 제조 에러는 공간 디더 비율을 정확하게 하는 것이 어렵다는 것을 의미한다. 유사하게, 일정 수의 라인을 가진 표시의 어드레싱은 완전한 시간 디더 비를 달성할 수 없게 할 수 있다. 인접한 비트들(공간 또는 시간적으로)이 다른 그레이 레벨을 가질 때 다른 형태의 에러가 발생하여 하나의 그레이 레벨에서 다른 레벨로의 전이가 시각의 평균 효과로 인해 부정확한 그레이 레벨이 관측을 유발하게 된다. 이러한 일시적인 디지탈 시간 에러는 K. 토다 등의 Proceedings of Eurodisplay '96, pp. 39-42에 언급되어 있으며 "의사 에지"로 참조될 수 있다. 공간 디더 에러의 경우, 부화소가 작을 수록 제조 어려움에 의해 더 큰 에러 확률이 발생할 것으로 예상된다. 본 발명을 사용함으로써, 다른 비트들 간의 아날로그 레벨의 분포는 공간 또는 시간 디더 비가 디지탈 에러를 최소화하도록 가능한 한 낮게 선택될 수 있다. 예컨대, 최상위 시간 비트, 또는 상위 시간 비트들은 가능한 한 짧게 될 수 있는 반면, 저비용으로 원하는 수의 전체 그레이 레벨을 달성하여 의사 에지 효과를 줄일 수 있다.
전술한 바와 같이, TD 없이 1차원 SD(1 SD)가 행들 또는 열들에 적용되는 대신에, TD(SD 없이), 또는 행들 또는 열들에 적용된 SD와 결합된 TD, 또는 행들 및 열들에 동시에 적용된 2차원 SD(2 SD)가 사용될 수 있다. 또한, TD+1 SD 또는 TD+2 SD(이 경우 3개의 디지탈 차원이 제공됨)와 같이, SD와 TD의 다른 결합이 사용될 수 있다. 임의의 특정 응용에 대한 가장 실질적인 배열은 각 화소를 어드레싱하기 위한 전극들에 대해 유용한 공간, 허용된 구동 회로 복잡성, 필요한 그레이 레벨의 수, 제조의 용이성, 수율 등과 같은 인자들에 의존하게 된다.
TD 및 SD 모두를 사용하는 배열에 n개의 아날로그 그레이 상태가 사용되는 경우, 가능한 그레이 레벨의 최대 수는 naxb이며, 최적 가중치가 n0:n1:....na-1 및 n0:n2:n2a:n3a....n(b-1)a에 의해 주어지는데, 여기서 a는 TD(또는 SD)의 비트 수이며, b는 SD(또는 TD)의 비트 수이다. 예컨대, SD의 2 비트(a = 2)와 TD의 3 비트(a = 3)를 가진 3개의 아날로그 그레이 상태(n = 3)는 가중치가 SD = 1:3이고 TD = 1:9:91인 경우 729개의 다른 전체 그레이 레벨을 제공한다. 5개의 아날로그 그레이 상태는 가중치가 SD(또는 TD) = 1:5:25 및 TD(또는 SD) = 1:125:15,625:1,953,125인 경우, SD(또는 TD)의 3 비트 및 TD(또는 SD)의 4 비트와 함께 244,140,625(즉, 53x4)개의 다른 전체 그레이 레벨을 제공한다. 최적 가중치는 선형 이격된 그레이 레벨들이 중복 없이 얻어질 수 있도록 한다. 그러나, 중복 레벨이 실제 제한과 관련된 허용 가능한 레벨로 감소되는 것을 보장하는 가중치가 사용되지만, 약간의 중복이 여전히 제공되는, 즉 적어도 하나의 투과 레벨에 대해 아날로그 그레이 상태의 디지탈 비트와의 다른 결합들에 의해 동일한 투과 레벨이 얻어질 수 있는 다른 실시예들이 본 발명의 영역 안에 포함된다는 것을 이해해야 한다.
단 한 가지 형태의 디지탈 디더가 사용되는 경우, 즉 TD 또는 1차원 SD(예컨대, 행들 및 열들에 배열된 화소들을 가진 표시의 행들 또는 열들을 따른 SD)가 사용되는 경우, 각각의 시간 또는 공간 비트는 n1, n2, n3....ni(여기서, i는 디지탈 비트의 수이고 ni는 대응 비트의 상태 수를 나타낸다)에 의해 표시되는 다수의 다른 선형 이격된 그레이 상태 사이에서 스위칭 가능하다. 이 경우, 중복 없이, 원하는 그레이 레벨의 분포로 달성할 수 있는 전체 그레이 레벨의 최대 수는
Nmax = n1×n2×n3....×ni
인데, 이것은 디지탈 비트들(TD의 경우 서브 프레임의 기간 또는 SD의 경우 부소자의 표면적)이
(n1-1) : n1(n2-1) : n1n2(n3-1) : ....n1n2n3.....ni-1(ni-1)
의 비로 가중되는 경우에 달성된다.
본 발명의 일 실시예에서, 3개의 디지탈 비트, 즉 2개의 아날로그 그레이 상태를 가진 최하위 비트, 3개의 아날로그 그레이 상태를 가진 제1 유효 비트 및 4개의 아날로그 그레이 상태를 가진 최상위 비트를 가진(i = 3, n1 = 2, n2 = 3 및 n3 = 4로 표시될 수 있다) SD 배열이 제공된다. 이 경우, 얻어질 수 있는 선형 이격된 전체 그레이 레벨의 최대 수는 SD 비트가 1:4:18로 가중되는 경우 2×3×4 = 24이다. 이러한 배열에 의해 얻을 수 있는 전체 그레이 레벨은 도 8의 도표에 도시되어 있는데, 여기서 최하위 비트의 2개 상태는 0, 1이고, 제2 유효 비트의 3개 상태는 0, 0.5, 1이며, 최상위 비트의 4개 상태는 0, 0.33, 0.67, 1이다. 또한, 각각의 비트가 3개 이상의 아날로그 그레이 상태를 가지며, 하나의 비트가 다른 비트보다 많은 그레이 상태를 가진, 예컨대 2 비트가 그레이 상태 n1 = 6, n2 = 5를 가진 단 2개의 비트를 가진 배열을 제공하는 것이 가능하다.
또한, SD 비트들이 다시 제공되는 대체 실시예에서는 동일 수의 전체 그레이 레벨이 얻어질 수 있지만, 비트들이 3:8:12(즉, 1:2.67:4)로 가중되는 경우, 아날로그 그레이 상태의 수는 역순으로, 즉 최하위 비트가 4개의 상태를 갖고, 제2 유효 비트가 3개의 상태를 가지며 최상위 비트가 단 2개의 상태를 가지도록(i = 3, n1 = 4, n2 = 3 및 n3 = 2로 표시될 수 있다) 할당된다. 이러한 배열에서 얻을 수 있는 전체 그레이 레벨은 도 9의 도표에 도시되어 있으며, 이 경우, 최하위 비트의 4개 상태는 0, 0.33, 0.67, 1이고, 전술한 실시예와 같이, 제2 유효 비트의 3개 상태는 0, 0.05, 1이며, 최상위 비트의 2개 상태는 0, 1이다. 최상위 비트가 최소수의 아날로그 그레이 상태를 가질 수 있도록 함으로써, 이 실시예는 디지탈 에러를 감소시키게 된다. 이러한 디지탈 에러는 최상위 비트(또는 상위 비트들)가 큰 경우, 즉 SD의 경우 큰 크기, 또는 TD의 경우 긴 기간의 경우 표시 화상에서 특히 현저할 수 있다. 0과 1 상태는 상기 에러들에 의해 영향을 받지 않기 때문에, 결과적으로 이러한 디지탈 에러의 효과는 하위 비트들만이 큰 수의 아날로그 그레이 상태를 갖도록 선택되는 경우 감소된다.
도 10은 상태 0, 0.5, 1을 가진 최초 2 비트와 상태 0, 1을 가진 다음 4개 비트를 가진 6개의 디지탈 비트(i = 6, n1 = n2 = 3, n3 = n4 = n5 = n6 = 2)를 가지며, 비트들은 2:6:9:18:36:72의 비로 가중되어 144개의 그레이 레벨을 얻을 수 있는 다른 실시예를 나타낸다. 도 10에서, 비트들의 상태는 정규화되어 있지 않으며, 즉 적절한 가중치를 갖고 있어, 최초 2 비트의 상태는 (0, 1, 2) 및 (0, 3, 6)으로 나타나는 반면, 다른 4 비트의 상태는 (0, 9), (0, 18), (0, 36) 및 (0, 72)로 나타나 있다.
다른 실시예에서, 디지탈 디더는 행들에서만 SD와 결합된 TD, 또는 열들에서 SD와 결합된 행들의 SD와 같이 2 차원에 적용된다. 이 실시예에서, 2개의 디지탈 차원의 비트들에 대응하여 다른 수의 아날로그 그레이 상태가 제공될 수 있다. 간단히 하기 위하여, 양 디지탈 차원의 대응 비트에 동일한 수의 아날로그 그레이 상태가 제공되는 경우를 고려할 수 있다. 예컨대, 행들에서만 SD와 결합된 TD의 경우, 제1 차원에서 제1 시간 비트는 n1 개의 아날로그 그레이 상태를 가질 수 있고 제2 시간 비트는 n2 개의 아날로그 그레이 상태를 가질 수 있으며, 제2 차원에서 동일 상태가 제공될 수 있어, 또한 제1 및 제2 시간 비트에서 제2 공간 비트는 n1 및 n2 개의 아날로그 그레이 상태를 가질 수 있다.
2개 차원의 디지탈 디더, 즉 다양한 수 n1, n2, n3.....ni 의 아날로그 그레이 상태의 i 비트를 가진 것과 대응하는 수 n1, n2, n3.....nj 의 아날로그 그레이 상태의 j 비트를 가진 것을 고려하여 일반적인 식으로 나타내는 경우, 최적 가중치는
한 차원에서 (n1-1):n1 (n2-1): (n1n2(n3-1): ....n1n2n3.....ni-1 (ni-1),
다른 차원에서 1: n1n2n3.... ni-1ni:...... n1 j-1n2 j-1n3 j-1 ...ni-1 j-1ni j-1
이며, 가능한 그레이 레벨의 전체 수는 n1 jn2 jn3 j....ni j이다.
j 차원의 각 비트에서 i 차원의 대응 비트에서 사용된 것과 동일한 수의 아날로그 그레이 상태가 사용된다는 점에 유의해야 한다. 이러한 식은 i(각 비트에서 다른 수의 아날로그 그레이 상태를 가진 차원)가 j(각 비트에서의 아날로그 그레이 상태의 수가 차원 i의 대응 비트에서와 동일한 차원) 이상인 경우 적용된다. 그러나, 실제적인 고려에 있어서 약간의 그레이 레벨의 중복을 제공하는 가중치가 선택되므로 이러한 가중치와 다른 가중치가 본 발명의 영역 안에서 고려된다.
이러한 2차원 배열의 실시예에서, TD의 4개 비트는 SD의 2개 비트와 결합하여 사용되는데(i = 4, j = 2), 제1 공간 비트에 대해, 최하위 시간 비트는 5개의 아날로그 그레이 상태를 가지고, 다음 하위 시간 비트는 3개의 아날로그 그레이 상태를 가지며 2개의 최상위 시간 비트는 단 2개의 상태, 즉 상태 0과 1을 가진다(i = 4, j = 2, n1 = 5, n2 = 3, n3 = n4 = 2로 표현될 수 있다). 또한, 제2 공간 비트의 각 시간 비트는 제1 공간 비트의 대응 시간 비트와 동일한 수의 아날로그 그레이 상태를 가진다. 이 경우, 가능한 그레이 레벨의 최대수는 52×32×22×22 = 3600이며, 이것은 시간 가중치가 4:10:15:30(즉, 1:2.5:3.75:7.5)이고 공간 가중치가 1:60( = 5×3×2×2)인 경우에 얻어진다. 다른 실시예에서, i와 j는 시간 및 공간 차원에서 교환되어 예컨대, i = 2, j = 4, n1 = 5, n2 = 3, n3 = n4 = 2를 제공한다. 이것은 시간 비트가 4:10의 비로 가중되고 공간 비트가 1:15:225:3375의 비로 가중되는 경우에 Nmax = 160,000을 제공한다.
이제, 최하위 비트만이 2보다 큰 다수의 아날로그 그레이 상태를 갖는 2차원 배열에서 아날로그 그레이 상태의 가능한 결합 수에 대한 고려가 주어지는 경우, Nmax = 256을 달성하기 위하여, TD의 3개 비트가 SD의 2개 비트와 결합하여 사용되는 경우(i = 3, j = 2)가 고려될 수 있는데, 여기서 최하위 비트는 n1>2이고, 다른 비트들은 n2 = n3 = 2이다. Nmax = n1 jn2 jn3 j....ni-1 jni j = n1 22222 = 256은 n1 = 4를 산출하며, 최적 가중치는 시간 차원에서 3:4:8이고 공간 차원에서는 1:16이다. 또한, TD의 2개 비트와 SD의 3개 비트(i = 2, j = 3)의 경우에 대해, Nmax = n1 323 = 256이므로 n1 = 3.17이고 n1은 이 예에서 4가 되어야 한다. 따라서, 이 경우, 최적 가중치는 시간 차원에서 3:4이고 공간 차원에서 1:8:64이며, 결과적으로 총 512개의 그레이 레벨을 얻을 수 있다. 이 예에서, 이것은 가장 작은 공간 비트가 주어진 총 화소 면적에 대해 더 크다는 것을 의미하기 때문에 3:4의 비의 공간 가중치를 갖는 제조 이점이 있다.
특정 상황에서, 표시 장치에서 대개 256 그레이 레벨에 가까운 원하는 전체 그레이 레벨 수를 얻기 위하여 최상위 비트에서 0 및 1과 다른 아날로그 상태를 제공하는 것이 허용된다. TD의 3개 비트가 SD의 2개 비트와 결합되어 사용되고(i = 2, j = 3), n2 = n1인 경우, n1 3n1 3 = 256이므로, n1 = 2.5이다. 따라서, 양 공간 비트에서 3개의 아날로그 그레이 상태를 사용하여, 2:6(즉 1:3) SD 비와 1:9:81 TD의 최적 가중치로 총 256개의 그레이 레벨이 얻어질 수 있다. 이러한 3개의 아날로그 그레이 상태는 모든 후속의 시간 비트에서 발생한다는 것에 유의해야 한다.
가능한 경우, 최소의 레벨 중복으로 필요한 수의 전체 그레이 레벨을 얻을 수 있도록 최적의 가중치로 디지탈 비트의 수 및 아날로그 그레이 상태의 수를 선택하는 것이 바람직하지만, 제조 관점에서와 같은 특정 상황에 맞추기 위하여 특정 응용에서는 약간의 레벨 중복이 허용될 수 있다는 것을 이해해야 한다. 따라서, 제조 관점에서, 한 차원의 SD(또는 TD)의 비트들을 약간 임의로 결정된 가중치(최적일 필요는 없다)로 설정한 다음, 다른 차원 또는 차원들의 TD 및/또는 SD의 비트들에 대한 최적 가중치를 계산하는 것이 바람직할 수 있다. 예컨대, 하나의 차원(예컨대 열 또는 행을 따른 SD)이 제조의 편의를 위해 1:X로 설정된 2개의 비트를 갖고 다른 차원(예컨대 TD)이 n개의 그레이 상태를 각각 가진 2개 또는 3개의 비트를 갖는 2차원 배열에 대해 고려할 수 있다. 이 경우, 선형 이격된 그레이 레벨들(이것이 원하는 것이라고 가정)을 제공하기 위해 제2 차원에서의 디지탈 가중치의 적절한 선택은
(n-1):X(n-1)2+n(n-1):(n-1)+{(n+1)+2nX}(n-1)2+X2(n-1)3 이며,
이것은 총 (X+1)[(n-1)+X(n-1)2+n(n-1)+(n-1)+{(n+1)+2nX}(n-1)2+X2(n-1)3]+1 개의 전체 그레이 레벨을 제공한다. 이 과정은 물론 더 높은 레벨에 대해서도 사용될 수 있다.
이것의 실제 예는 1:2 SD가 제조 이유에서 선택되는 것일 수 있다. 또한, 예컨대 동작 파라미터에 응답하여 장치의 동작에서 가중치가 변하는 것이 가능하여, 중간 아날로그 상태가 더 이상 유효하지 않은 온도에서 전 그레이 레벨의 선형 수열이 필요한 디지탈 가중치를 간단한 디지탈 수열로 변경함으로써 가능하다.
2차원 배열을 사용하는 다른 실시예에서, 한 차원 내의 비트 각각에서 다른 수의 상태가 사용될 수 있다. 예컨대, 1:X의 비로 설정된 SD의 2개 비트가 TD의 3개 비트와 결합되지만, 제1 시간 비트는 n1 상태를 갖고 제2 시간 비트는 n2 상태를 가지며 제3 시간 비트는 n3 상태를 갖는 경우를 고려할 때, 제2 차원에서의 디지탈 가중치를 사용하여 다음과 같은 선형 이격된 그레이 레벨이 얻어진다.
(n1-1):{(n1-1)(X+1)+1}(n2-1):[{(n1-1)+[(n1-1)(X-1)+1](n2-1)}(X+1)+1](n3-1)
X가 시간 디더의 3 비트(3 TD)와 분포 n1 = 2, n2 = 2 및 n3 = 6 에서 시간 비트들의 다른 수의 레벨들과 함께 단일 공간 디더 차원(즉, 1:2 SD)에 대해 2로 설정되는 경우, 도 11의 도표에 도시된 바와 같이, 시간 디더 가중치 1(2):4(2):80(6)(여기서, 괄호 안의 숫자는 각 비트의 투과 레벨의 수를 나타낸다)를 사용하여 256개의 선형 이격된 그레이 레벨이 얻어진다. 이러한 결합은 3개 이상의 투과 레벨을 가진 2개의 디지탈 비트, 즉 최하위 및 최상위 공간 비트들에 대한 최상위 시간 비트를 포함한다.
X가 2로 설정되고 2 비트에 6개의 레벨이 사용되고 나머지 4개 비트에 2개 레벨이 사용되는 또 다른 예가 도 12에 도시되어 있다. 이 경우, 앞의 예와 다른 시간 비트에서 6개의 투과 레벨을 사용하며, 시간 디더 비는 본 발명의 가르침에 따라, 즉 1(2):20(6):64(2)로 조정되고, 또한 256개의 선형 이격된 그레이가 얻어진다. 도 12의 예는 일시적인 디지탈 에러 의사 에지가 표시 성능에 과도하게 나쁜 것으로 고려되는 경우 도 11보다 바람직할 수 있는데, 이것은 동일 수의 그레이 레벨이 최상위 비트의 더 짧은 기간으로 달성되기 때문이다. 또한, 주어진 수의 라인들에 대해 정확한 시간 가중치를 달성하는 정확도와 관련된 디지탈 에러가 도 11의 예가 도 12 이상의 장점을 갖는다는 것을 의미할 수 있는 몇몇 상황이 존재한다.
도 13은 시간 디더가 사용되지 않지만, 2 차원의 공간 디더, 즉 xy 매트릭스 표시에서 행들 및 열들에서의 부화소화가 사용되는 경우에 대해, 2개 비트가 6개 레벨을 포함하고 다른 4개 비트가 2개 레벨만을 포함하며 X가 2로 설정된 제3 예이다. 이러한 형태의 배열은 액정의 스위칭 시간이 시간 디더를 가능하게 하기에 충분히 빠르지 않은 경우에 바람직할 수 있다. 이것은 밝기와 같은 다른 인자들, 또는 낮은 온도 동작에 의해 재료 선택이 제한되는 경우, 또는 매우 큰 수의 라인들이 사용되거나(예컨대, FLC 컴퓨터 생성 홀로그램에서), 매우 빠른 프레임 속도가 요구되는(예컨대, 광 컴퓨팅, 루팅 등에 사용되는 많은 공간 광 변조기들에서) 응용들에 대해, 또는 칼라 필터 없이 매우 밝은 표시를 제공하기 위해 프레임 순차 칼라에 대해 시간 영역이 사용되는 경우에 발생한다. 도 13의 예에서, 행 공간 디더의 양 비트에서, 그러나 열 디더의 최하위 비트에서만 6개의 투과 레벨이 사용된다. X가 행에 대해 2로 설정되는 경우, 열에 사용되는 디지탈 디더는 5(6):16(2):64(2)(즉, 디더 비는 1:3.2:12.8)이다. 이것은 도 11 및 12에 대한 동일 예에서보다 이 예에서 최상위 및 최하위 비트가 더 낮으며, 따라서 도 13의 예는 디지탈 에러에 덜 민감하여 제조하기 더 쉽다는 장점을 가진다. 이것은 최하위 열들에만 많은 레벨을 갖는 구동기 비용 이익에 추가된다.
도 14, 15, 16, 17 및 18은 X가 하나의 공간 차원에 대해 다시 2로 설정되고(즉, 1:2 SD) 3개 비트가 다른 차원(시간 또는 공간일 수 있다)에서 사용되지만, 제2 차원의 3개 비트에서 다른 수의 투과 레벨이 사용되는 예를 나타낸다. 즉, 하나의 비트에는 4개의 레벨, 다른 비트에는 3개 레벨, 그리고 나머지 비트에는 2개 레벨이 존재한다. 각 경우에, 본 발명에 따른 디지탈 가중치를 사용하여 280개의 레벨이 얻어지지만, 각 경우에 다른 수의 투과 레벨의 분포는 변경된다. 따라서, 1:2 SD는 도 14에서 1(2):8(3):84(4), 도 15에서 1(2):12(4):80(3), 도 16에서 2(3):21(4):70(2)(즉, 1:10.5:35), 그리고 도 17에서 3(4):10(2):80(3)(즉, 1:3.3:26.7)과 결합하여 사용된다. 도 18에서, 2개의 공간 차원이 사용되는 유사한 예가 주어지는데, 제2 공간 차원은 3(4):20(3):70(2)(즉, 1:6.7:23.3)의 가중치를 가진다. 전과 같이, 비용, 제조성 및 에러 등을 고려하여 선택이 지시될 수 있다.
몇몇 비트에 대한 최적 가중치를 선택하고 다른 비트에 대해서는 비최적 값을 선택하여 다른 조건에 맞추는 것도 가능하다. 예컨대, 최상위 시간 비트가 가능한 한 짧게 배열되는 경우 의사 에지 및 동적 칸투어 효과와 같은 디지탈 에러가 감소될 수 있다. 도 14 내지 18의 예는 각각 280개의 그레이 레벨을 얻게 된다. 이것이 필요한 레벨(통상 동화상 칼라 표시에 대해 256개)보다 큰 경우, 가중치는 적절히 조절될 수 있다. 이러한 예가 도 19에 도시되어 있다. 이 예에서, 최상위 시간 비트가 조정되어 디지탈 에러도 감소된다. 이 경우, 이러한 효과를 감소시키는 경우, 더 적은 전체 그레이 레벨을 제공하는 것이 허용될 수 있다.
도 20, 21 및 22는 하나의 비트가 X = 2로 설정되고, 3개 레벨이 4개 비트, 즉 제2 차원의 2 비트에서 사용되고 2개 레벨이 2개 비트, 즉 제2 차원의 1개 비트에서 사용되면서 다른 차원, 즉 공간 또는 시간의 디지탈 디더의 가중치가 가능한 그레이의 전체 수를 최대화하도록 조정되는 예를 나타내고 있다. 이들은 전술한 것들과 유사한 원리를 나타내지만, 하나의 차원의 1개 비트만이 다른 수의 투과 레벨을 갖는다.
본 발명의 또 다른 실시예가 도 23에 도시되어 있는데, 여기서는 3개의 디지탈 디더 차원, 즉 2개의 공간 차원 및 1개의 시간 차원이 사용된다. 도 24, 25, 26 및 27은 각각 다른 공간 비트에 다른 수의 투과 레벨이 사용되지만, 다른 시간 비트에서는 주어진 공간 비트(즉, 부화소)에 대해 동일한 수의 레벨이 사용되는 예들을 나타낸다. 이들은 부화소의 한 세트만이 다수의 투과 레벨을 위한 수단으로 제공될 필요가 있으며, 따라서 더 싼 구동 회로, 및 표시 장치 측면의 전자 장치들에 대한 공간 제한으로 인한 제조성을 보장하는 장점을 가진다.
도 24 및 25는 공간 디더의 2 비트와 시간 디더의 3 비트에 대한 경우를 나타내는데, 여기서 하나의 공간 비트에 5개 레벨이 사용되고 다른 비트에는 2개 레벨이 사용된다. 이들의 허용 가능한 선택은 인자들의 범위에 의존한다. 도 25는 큰 수의 전체 그레이 레벨이 요구되는 경우(이 경우 1000), 및/또는 제조 및 관련 비용이 공간 디더 비가 1에 가깝게 유지되고 이러한 인자들이 의사 에지와 같은 디지탈 에러들(최상위 비트의 긴 상대적 기간과 관련됨) 또는 아날로그 레벨의 생성에서의 에러(예컨대, 최하위 공간 비트에서 아날로그 레벨을 가지는 것이 기인함)보다 중요하다는 것을 요구하는 경우에 바람직할 수 있다. 또한, 도 24는 역이 성립하는 경우에도 바람직할 수 있다.
도 28은 한 차원이 X = 3으로 설정되며, 개별 비트들에 다른 수의 아날로그 레벨이 사용되고, 즉 각각의 시간 비트 및 각각의 공간 비트에 다른 수의 투과 레벨이 사용되어 선행 예들에서 설명된 여러 방법의 장점을 결합한 2차원 예가 도시되어 있다.
TD를 사용하는 상기 실시예들 각각은 TD를 제2 차원의 SD로 교체함으로써 변경될 수 있으며, 여기서 예컨대 도 11, 12, 14, 15, 16, 17, 19, 20, 21 및 24 내지 28 각각의 SD 비는 행들을 따른 SD 비를 나타내고 TD 비는 열들을 따른 SD 비를 나타낸다.
2 SD가 2 TD와 결합되는 또 다른 실시예들도 제공될 수 있다. 이러한 실시예들은 가능한 TD의 비트 수가 재료의 느린 스위칭 시간에 의해 제한되는 더 낮은 온도에서 특히 적용할 수 있다. 예컨대, 이러한 하나의 실시예에서, SD는 1:2의 비를 갖고 2 TD 비트는 21(22):64(2)(여기서, 괄호 안의 숫자는 비트의 아날로그 그레이 상태 수를 나타낸다)의 비로 가중되어 총 256개의 그레이 레벨을 얻게 된다. 또 다른 예가 다시 1:2의 비를 사용하지만, 이 경우 2 TD 비트는 12(13):74(3)의 비로 가중되어 총 259개의 그레이 레벨을 얻게 된다. 또 다른 예에서, SD는 1:2의 비를 갖고, 2개의 TD 비트는 9(10):84(4)의 비로 가중되어 총 280개의 그레이 레벨을 얻게 된다. 또 다른 실시예에서, SD는 1:2의 비를 갖고 2 TD 비트는 8(9):75(4)의 비로 가중되어 총 250개의 그레이 레벨을 얻게 된다.
X는 특정 동작 범위에서, 예컨대 온도 범위에서 전체 그레이 수를 최대화하도록 선택될 수 있다. 이러한 범위 외의 온도에서는, 디지탈 디더의 유효한 비트 수 또는 유효한 아날로그 레벨의 수는 변경될 수 있으며, 따라서 디지탈 가중치는 이러한 변화를 보상하기 위하여 변경될 필요가 있다. 실제로, 조건 변화에 응답하여 변경될 수 있는 것은 단지 시간 디더 가중치이다. 이러한 일례는 다음과 같다. 상승된 동작 온도에서, 액정 재료는 시간 디더의 4개 비트를 허용하도록 충분히 빠르다. 3개 이상의 투과 레벨은 불가능하며, 따라서 1:2 SD;1(2):4(2):16(2):64(2) TD와 같이 논문에서 일반적인 모든 디지탈 옵션을 사용하여 필요한 총 256개의 그레이를 얻기 위해 공간 디더의 2개 비트가 요구된다. 더 낮은 온도에서, 3 TD만이 가능하며, 필요한 아날로그 그레이 레벨의 수를 얻기 위하여 몇몇 비트 안으로 도입되어야 한다. 공간 디더 가중치는 조건 변화에 응답하여 변경될 수 없으며, 따라서 X는 2로 설정된다. 따라서, 도 11, 12 또는 13에서와 같은 예들이 요구될 수 있다. 더 낮은 온도에서 위에 주어진 2 TD 옵션 중 하나가 요구된다.
본 발명에 따르면, 공간 및/또는 시간 디더의 다른 결합들 및 그레이 상태들에 의해 다수의 다른 전체 투과 레벨이 얻어질 수 있다.
도 1은 강유전체 액정 표시 화소의 단면도.
도 2는 패널을 위한 어드레싱 배열의 개략도.
도 3, 4, 5a 및 5b는 어드레싱 배열에 사용 가능한 파형들을 나타내고 시간 디더(TD)와 공간 디더(SD) 기술을 설명하기 위한 도면.
도 6 및 7은 공지된 어드레싱 기법을 사용하여 얻을 수 있는 그레이 레벨을 나타내는 도표.
도 8은 본 발명의 일 실시예를 사용하여 얻을 수 있는 그레이 레벨을 나타내는 도표.
도 9 내지 28은 본 발명의 다른 실시예에서 얻을 수 있는 그레이 레벨을 나타내는 도표.
<도면의 주요 부분에 대한 부호의 설명>
10 : 액정 패널
11 : 강유전성 액정층
12, 13 : 유리 기판
14, 15 : 전극 트랙
16, 17 : 배향막
18, 19 : 절연층
20 : 밀봉재
21, 22 : 편광기
30 : 데이타 신호 발생기
31 : 스트로브 신호 발생기
32 : 화소
33 : 표시 입력

Claims (17)

  1. 픽셀들을 변조하는 어드레스 가능한 매트릭스와, 각 픽셀을 선택적으로 어드레싱하여 각 픽셀의 투과 레벨을 다른 픽셀들의 투과 레벨에 대해 변화시키는 어드레싱 수단을 포함하되, 상기 어드레싱 수단은 픽셀-분할 그레이스케일(pixel-division grayscale) 신호들의 서로 다른 조합들을 가지고 각 픽셀의 개별적으로 어드레스 가능한 공간 비트들을 어드레싱하며, 그리고/또는 복수의 서로 다른 투과 레벨을 생성하기 위해 서로 다른 주기들의 서브 프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 적용된 시-분할 그레이스케일(time-division grayscale) 신호들의 서로 다른 조합들을 가지고 각 픽셀의 적어도 일부를 어드레싱하기 위한 픽셀-분할 및/또는 시-분할 그레이스케일 수단, 및 서로 다른 상태 스위칭 신호들에 응답하여 서로 다른 투과 레벨들에 대응하는 서로 다른 그레이 상태들 사이에서 상기 공간 및/또는 시간 비트들을 스위칭하기 위한 상태 선택 수단을 포함하여, 픽셀-분할 및/또는 시-분할 그레이스케일 신호들과 상태 스위칭 신호들의 서로 다른 조합들의 선택에 의해 복수의 서로 다른 전체 투과 레벨을 얻을 수 있는 광 변조 장치에 있어서,
    상기 상태 선택 수단은 각 픽셀의 적어도 2개 비트를 3개 이상의 서로 다른 그레이 상태들 사이에서 스위칭하기에 적합하며, 각 픽셀의 적어도 하나의 비트는 각 픽셀의 나머지 또는 각각의 다른 비트보다 더 적은 수의 서로 다른 그레이 상태 사이에서 스위칭이 가능한 것을 특징으로 하는 광 변조 장치.
  2. 제1항에 있어서, 상기 상태 선택 수단은 각 픽셀의 적어도 2개의 비트를 적어도 2개의 서로 다른 그레이 상태 사이에서, 그리고 적어도 하나의 비트를 단 2개 상태와 같이 더 적은 수의 그레이 상태 사이에서 스위칭하기에 적합한 것을 특징으로 하는 광 변조 장치.
  3. 제1항에 있어서, 상기 상태 선택 수단은 각 픽셀의 상기 적어도 2개의 비트를 동일 수의 서로 다른 그레이 상태들 사이에서 스위칭하기에 적합한 것을 특징으로 하는 광 변조 장치.
  4. 픽셀들을 변조하는 어드레스 가능한 매트릭스와, 각 픽셀을 선택적으로 어드레싱하여 각 픽셀의 투과 레벨을 다른 픽셀들의 투과 레벨에 대해 변화시키는 어드레싱 수단을 포함하되, 상기 어드레싱 수단은 픽셀-분할 그레이스케일 신호들의 서로 다른 조합들을 가지고 각 픽셀의 개별적으로 어드레스 가능한 공간 비트들을 어드레싱하며, 그리고/또는 복수의 서로 다른 투과 레벨을 생성하기 위해 서로 다른 주기들의 서브 프레임들에 대응하는 개별적으로 어드레스 가능한 시간 비트들에 적용된 시-분할 그레이스케일 신호들의 서로 다른 조합들을 가지고 각 픽셀의 적어도 일부를 어드레싱하기 위한 픽셀-분할 및/또는 시-분할 그레이스케일 수단, 및 서로 다른 상태 스위칭 신호들에 응답하여 서로 다른 투과 레벨들에 대응하는 서로 다른 그레이 상태들 사이에서 상기 공간 및/또는 시간 비트들을 스위칭하기 위한 상태 선택 수단을 포함하여, 픽셀-분할 및/또는 시-분할 그레이스케일 신호들과 상태 스위칭 신호들의 서로 다른 조합들의 선택에 의해 복수의 서로 다른 전체 투과 레벨이 얻어질 수 있는 광 변조 장치에 있어서,
    상기 상태 선택 수단은 각 픽셀의 상위 비트들 중 적어도 하나를 각 픽셀의 적어도 하나의 다른 비트보다 더 큰 수의 그레이 상태들 사이에서 스위칭하기에 적합한 것을 특징으로 하는 광 변조 장치.
  5. 제4항에 있어서, 상기 상태 선택 수단은 각 픽셀의 적어도 최상위 비트를 각 픽셀의 적어도 하나의 다른 비트보다 더 큰 수의 그레이 상태들 사이에서 스위칭하기에 적합한 것을 특징으로 하는 광 변조 장치.
  6. 제5항에 있어서, 상기 상태 선택 수단은 각 픽셀의 다음 최상위 비트를 각 픽셀의 상기 다른 비트보다 더 큰 수의 그레이 상태들 사이에서 스위칭하기에도 적합한 것을 특징으로 하는 광 변조 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 하나의 디더 차원에서만 상기 픽셀들을 어드레싱하도록 배열되어, 픽셀-분할 또는 시-분할 그레이스케일 신호들 및 상태 스위칭 신호들의 서로 다른 조합들의 선택에 의해 얻을 수 있는 전체 투과 레벨의 최대 수가 n1 ㅧ n2 ㅧ ... ni (여기서, n1, n2, ... ni 는 비트들 1, 2, ... i의 서로 다른 그레이 상태들의 수)인 것을 특징으로 하는 광 변조 장치.
  8. 제7항에 있어서, 픽셀-분할 및/또는 시-분할 그레이스케일의 i개의 비트들의 상대적인 가중치는 (n1-1):n1(n2-1):.....n1n2...ni-1(ni-1)인 것을 특징으로 하는 광 변조 장치.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 각 픽셀을 픽셀-분할 그레이스케일의 i개 비트 및 시-분할 그레이스케일의 j개의 비트로 어드레싱하도록 배열되며(여기서, i 및 j는 2 이상의 정수), 각 비트는 2 이상의 정수 개의 서로 다른 그레이 상태들 사이에서 스위칭 가능한 것을 특징으로 하는 광 변조 장치.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 각 픽셀을 하나의 공간 차원에 따른 픽셀-분할 그레이스케일의 i개의 비트 및 다른 공간 차원에 따른 픽셀-분할 그레이스케일의 j개의 비트로 어드레싱하도록 배열되며(여기서, i 및 j는 2 이상의 정수), 각 비트는 2 이상의 정수 개의 서로 다른 그레이 상태들 사이에서 스위칭 가능한 것을 특징으로 하는 광 변조 장치.
  11. 제10항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 각 픽셀을 시-분할 그레이스케일의 k개 비트로 더 어드레싱하도록 배열되며(여기서, k는 2 이상의 정수), 각 비트는 2 이상의 정수 개의 서로 다른 그레이 상태들 사이에서 스위칭 가능한 것을 특징으로 하는 광 변조 장치.
  12. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 각 픽셀을 2개의 픽셀-분할 및/또는 시-분할 그레이스케일 차원에서 어드레싱하도록 배열되어, 픽셀-분할 및/또는 시-분할 그레이스케일 신호들 및 상태 스위칭 신호들의 서로 다른 조합들의 선택에 의해 얻을 수 있는 전체 투과 레벨의 최대 수가 n1 jㅧ n2 jㅧ ....ni j (여기서, n1, n2....ni 는 비트들의 서로 다른 그레이 상태들의 수)이며, 하나의 차원의 대응 비트에서와 동일한 수의 상태가 서로 다른 차원의 각 비트에 제공되는 것을 특징으로 하는 광 변조 장치.
  13. 제12항에 있어서, 상기 하나의 차원 내의 픽셀-분할 및/또는 시-분할 그레이스케일의 i개의 비트의 상대적인 가중치는 (n1-1):n1(n2-1):.....n1n2...ni-1(ni-1)이고, 상기 다른 차원 내의 픽셀-분할 및/또는 시-분할 그레이스케일의 j개의 비트의 상대적인 가중치는 1:n1n2....ni:......n1 j-1n2 j-1.....ni j-1인 것을 특징으로 하는 광 변조 장치.
  14. 제13항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 각 픽셀을, 상기 하나의 차원에서는 제조 이유로 선택된 비율을 나타내는 상대적인 가중치 1:X를 가진 픽셀-분할 및/또는 시-분할 그레이스케일의 2개 비트로, 상기 다른 차원에서는 원하는 범위의 전체 투과 레벨을 제공하도록 선택된 상대적인 가중치를 가진 픽셀-분할 및/또는 시-분할 그레이스케일의 정수 개의 비트로 어드레싱하도록 배열된 것을 특징으로 하는 광 변조 장치.
  15. 제14항에 있어서, 픽셀-분할 및/또는 시-분할 그레이스케일의 3개 비트는 상기 나머지 다른 차원에서 상대적인 가중치 (n1-1):{(n1-1)(X+1)+1}(n2-1):[{(n1-1)+[(n1-1)(X-1)+1](n2-1)}(X+1)+1](n3-1)을 가진 n1, n2 및 n3 (여기서, n1, n2 및 n3 은 2 이상의 정수)개의 서로 다른 그레이 상태를 각각 갖도록 선택되는 것을 특징으로 하는 광 변조 장치.
  16. 제1항 또는 제4항에 있어서, 픽셀-분할 및/또는 시-분할 그레이스케일의 비트들의 상대적인 가중치는, 원하는 그레이 스케일 수열을 유지하면서, 픽셀-분할 및/또는 시-분할 그레이스케일 신호들 및 상태 스위칭 신호들의 서로 다른 조합들에 의해 얻은 전체 투과 레벨의 중복을 최소화하도록 선택되는 것을 특징으로 하는 광 변조 장치.
  17. 제1항 또는 제4항에 있어서, 상기 픽셀-분할 및/또는 시-분할 그레이스케일 수단은 상기 장치의 온도에 따라 픽셀-분할 및/또는 시-분할 그레이스케일의 비트들의 가중치를 변경시키도록 배열된 것을 특징으로 하는 광 변조 장치.
KR1019970069152A 1996-12-16 1997-12-16 광 변조 장치 KR100522980B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9626104A GB2320357A (en) 1996-12-16 1996-12-16 Liquid crystal display
GB9626104.5 1997-05-20
GBGB9710404.6A GB9710404D0 (en) 1997-05-20 1997-05-20 Light modulating devices
GB9710404.6 1997-05-20

Publications (2)

Publication Number Publication Date
KR19980064172A KR19980064172A (ko) 1998-10-07
KR100522980B1 true KR100522980B1 (ko) 2005-12-21

Family

ID=26310645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069152A KR100522980B1 (ko) 1996-12-16 1997-12-16 광 변조 장치

Country Status (5)

Country Link
US (1) US6094187A (ko)
EP (1) EP0848369B1 (ko)
JP (1) JP4038261B2 (ko)
KR (1) KR100522980B1 (ko)
TW (1) TWI225951B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748164A (en) 1994-12-22 1998-05-05 Displaytech, Inc. Active matrix liquid crystal image generator
US5808800A (en) * 1994-12-22 1998-09-15 Displaytech, Inc. Optics arrangements including light source arrangements for an active matrix liquid crystal image generator
GB2325556B (en) * 1997-05-20 2001-05-23 Sharp Kk Light modulating devices
US7403213B1 (en) * 1997-06-04 2008-07-22 Texas Instruments Incorporated Boundary dispersion for artifact mitigation
GB2336931A (en) * 1998-04-29 1999-11-03 Sharp Kk Temporal dither addressing scheme for light modulating devices
GB9809200D0 (en) * 1998-04-29 1998-07-01 Sharp Kk Light modulating devices
US6310591B1 (en) 1998-08-18 2001-10-30 Texas Instruments Incorporated Spatial-temporal multiplexing for high bit-depth resolution displays
GB2341476A (en) * 1998-09-03 2000-03-15 Sharp Kk Variable resolution display device
JP2000141761A (ja) * 1998-11-17 2000-05-23 Minolta Co Ltd 固体走査型光書込み装置
KR20010050623A (ko) * 1999-10-04 2001-06-15 모리시타 요이찌 고계조도 표시기술
GB9925054D0 (en) 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Display arrangement
KR20010108211A (ko) * 1999-12-15 2001-12-07 다니구찌 이찌로오, 기타오카 다카시 안테나 장치
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP2002006800A (ja) * 2000-06-21 2002-01-11 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP4538915B2 (ja) * 2000-07-24 2010-09-08 セイコーエプソン株式会社 電気光学装置の駆動方法
US7023409B2 (en) * 2001-02-09 2006-04-04 Kent Displays, Incorporated Drive schemes for gray scale bistable cholesteric reflective displays utilizing variable frequency pulses
US7023457B2 (en) * 2001-03-13 2006-04-04 Intel Corporation System and method for intensity control of a pixel
EP1251480A3 (en) * 2001-04-19 2004-01-02 Spectratech Inc. Monochrome pixellated display with improved gradation scale by use of subpixels with neutral density filters having binary scale of transmittance values
US7098927B2 (en) * 2002-02-01 2006-08-29 Sharp Laboratories Of America, Inc Methods and systems for adaptive dither structures
US7692672B2 (en) * 2002-07-04 2010-04-06 Zbd Displays Limited Liquid crystal devices with greyscale
US6842184B2 (en) 2002-12-03 2005-01-11 Seiko Epson Corporation Three dimensional stochastic screen for LCD and video
EP1439517A1 (en) * 2003-01-10 2004-07-21 Deutsche Thomson-Brandt Gmbh Method and device for processing video data for display on a display device
KR100520298B1 (ko) * 2003-07-26 2005-10-13 삼성전자주식회사 디더링 방법 및 디더링 장치
JP4191136B2 (ja) * 2004-03-15 2008-12-03 シャープ株式会社 液晶表示装置およびその駆動方法
US7474316B2 (en) * 2004-08-17 2009-01-06 Sharp Laboratories Of America, Inc. Bit-depth extension of digital displays via the use of models of the impulse response of the visual system
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100738089B1 (ko) * 2005-12-30 2007-07-12 삼성전자주식회사 표면 전자방출 소자 어레이를 이용한 ｔｆｔ 검사 장치
US20080018673A1 (en) * 2006-07-24 2008-01-24 Peter James Fricke Display element having substantially equally spaced human visual system (HVS) perceived lightness levels
US20080018576A1 (en) * 2006-07-23 2008-01-24 Peter James Fricke Display element having groups of individually turned-on steps
KR100789654B1 (ko) * 2007-08-20 2008-01-02 주식회사 티엘아이 능동 디스플레이 장치에서의 믹싱형 픽셀 구동 방법
JP2009122401A (ja) * 2007-11-15 2009-06-04 Toppoly Optoelectronics Corp アクティブマトリクス型の表示装置
US7551341B1 (en) 2008-01-28 2009-06-23 Dolby Laboratories Licensing Corporation Serial modulation display having binary light modulation stage
CN101800022B (zh) * 2010-03-17 2012-01-11 福州大学 基于子行驱动技术场致发射显示的低灰度增强方法
US9495918B2 (en) * 2013-03-01 2016-11-15 E Ink Corporation Methods for driving electro-optic displays
US9551900B2 (en) * 2013-07-02 2017-01-24 Lumentum Operations Llc Method and controller for operating a variable optical retarder and an array
KR102194497B1 (ko) * 2014-08-14 2020-12-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN108254980A (zh) 2016-12-29 2018-07-06 南京瀚宇彩欣科技有限责任公司 全反射液晶显示面板
CN115631720B (zh) * 2022-12-22 2023-03-14 成都利普芯微电子有限公司 一种led显示屏驱动芯片及led显示屏

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311360A (en) * 1992-04-28 1994-05-10 The Board Of Trustees Of The Leland Stanford, Junior University Method and apparatus for modulating a light beam
KR950701672A (ko) * 1992-05-18 1995-04-28 유진 피. 웨닝거 액정 광 변조장치 및 재료(liquid crystalline light modulating device & material)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068649A (en) * 1988-10-14 1991-11-26 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
KR940001117B1 (ko) * 1989-10-09 1994-02-14 가부시기가이샤 히다찌세이사구쇼 멀티레벨토운표시가 가능한 액정표시방법 및 시스템
NL9000942A (nl) * 1990-04-20 1991-11-18 Philips Nv Weergeefinrichting.
NL9002011A (nl) * 1990-09-13 1992-04-01 Philips Nv Weergeefinrichting.
US5793345A (en) * 1994-03-11 1998-08-11 Canon Kabushiki Kaisha Dynamic refinement of pixels for a display
EP0673012A3 (en) * 1994-03-11 1996-01-10 Canon Information Syst Res Control for a display with multiple common lines for each pixel.
GB9407116D0 (en) * 1994-04-11 1994-06-01 Secr Defence Ferroelectric liquid crystal display with greyscale
US5703621A (en) * 1994-04-28 1997-12-30 Xerox Corporation Universal display that presents all image types with high image fidelity
US5805126A (en) * 1994-05-05 1998-09-08 Neomagic Corporation Display system with highly linear, flicker-free gray scales using high framecounts
US5619228A (en) * 1994-07-25 1997-04-08 Texas Instruments Incorporated Method for reducing temporal artifacts in digital video systems
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
US5818405A (en) * 1995-11-15 1998-10-06 Cirrus Logic, Inc. Method and apparatus for reducing flicker in shaded displays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311360A (en) * 1992-04-28 1994-05-10 The Board Of Trustees Of The Leland Stanford, Junior University Method and apparatus for modulating a light beam
KR950701672A (ko) * 1992-05-18 1995-04-28 유진 피. 웨닝거 액정 광 변조장치 및 재료(liquid crystalline light modulating device & material)

Also Published As

Publication number Publication date
US6094187A (en) 2000-07-25
JP4038261B2 (ja) 2008-01-23
TWI225951B (en) 2005-01-01
EP0848369A3 (en) 1998-09-23
KR19980064172A (ko) 1998-10-07
EP0848369B1 (en) 2012-07-25
EP0848369A2 (en) 1998-06-17
JPH10260392A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
KR100522980B1 (ko) 광 변조 장치
US6108122A (en) Light modulating devices
US5508716A (en) Plural line liquid crystal addressing method and apparatus
KR20040081347A (ko) 표시 장치
US20080238894A1 (en) Segment driving method and system for a bistable display
JPH05127623A (ja) 平面型表示デバイスのマトリツクス駆動方法
JPH09236798A (ja) 液晶表示装置
JP5016154B2 (ja) 光変調器
KR100633812B1 (ko) 광변조 장치
KR20060097125A (ko) 직류-균압된 오버-리셋 구동을 가지는 쌍-안정 디스플레이
KR100326436B1 (ko) 광변조장치
JPH10282472A (ja) 強誘電性液晶表示素子の駆動方法および駆動回路
US6271820B1 (en) Light modulating devices
KR100579779B1 (ko) 평면표시장치
JP3910706B2 (ja) マトリクス型強誘電性液晶表示装置の駆動方法
JP2000112426A (ja) 表示装置の動作方法
GB2320357A (en) Liquid crystal display
JP3644314B2 (ja) カラー表示装置の駆動方法、その駆動回路、カラー表示装置
JP4484972B2 (ja) 表示機能又はシャッタ機能を有する装置
JPH05108033A (ja) 液晶表示装置
KR19980051990A (ko) 평판 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee