KR100520298B1 - 디더링 방법 및 디더링 장치 - Google Patents

디더링 방법 및 디더링 장치 Download PDF

Info

Publication number
KR100520298B1
KR100520298B1 KR10-2003-0051757A KR20030051757A KR100520298B1 KR 100520298 B1 KR100520298 B1 KR 100520298B1 KR 20030051757 A KR20030051757 A KR 20030051757A KR 100520298 B1 KR100520298 B1 KR 100520298B1
Authority
KR
South Korea
Prior art keywords
din
frame group
dout
frames
dithering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0051757A
Other languages
English (en)
Other versions
KR20050012623A (ko
Inventor
배천호
김용섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0051757A priority Critical patent/KR100520298B1/ko
Priority to NL1026688A priority patent/NL1026688C2/nl
Priority to TW093121708A priority patent/TW200509059A/zh
Priority to US10/897,100 priority patent/US7233339B2/en
Publication of KR20050012623A publication Critical patent/KR20050012623A/ko
Application granted granted Critical
Publication of KR100520298B1 publication Critical patent/KR100520298B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Image Processing (AREA)

Abstract

입력 비디오 신호에 비해 적은 비트수로도 전계조를 표현할 수 있는 디더링 방법 및 이를 수행하는 장치가 개시되어 있다. M비트의 데이터를 가지는 입력 비디오 신호를 필터링하고, 필터링된 출력중에서 LSB 2비트를 이용하여 시간적/공간적 보상법을 수행한다. 이를 위하여 프레임 그룹을 지정하고, 지정된 프레임에 2 이상의 프레임 그룹 조건을 적용하여 입력 비디오 신호를 필터링한다. 연속하는 프레임들에 대해 적용된 프레임 그룹 조건에 따라 필터링된 출력의 M-2비트는 기본 계조값으로 설정된다. 설정된 기본 계조값에 LSB 2비트를 반영하여 가중치를 가산하며, 미러링을 포함하는 시간적/공간적 보상법을 수행하여 전계조를 표현한다.

Description

디더링 방법 및 디더링 장치{Method of dithering and Apparatus of the same}
본 발명은 화상 출력 장치의 디더링 방법 및 장치에 관한 것으로 더욱 자세하게는 포화(saturation)가 발생하지 않고, 전계조를 표현할 수 있는 디더링 방법 및 이를 구현하기 위한 디더링 장치에 관한 것이다.
화상 출력 장치는 CRT 디스플레이, TFT-LCD, 프린터등 다양한 종류로 개발되고 있다. 화상을 출력하는 일반적인 방법은 실영상을 디지털화된 신호로 변환하고, 이미지 프로세싱을 수행하는 단계, 프로세싱된 비디오 신호를 화상 출력 장치를 통해 디스플레이하는 단계 등으로 나눌 수 있다. 이러한 일련의 과정에서 화상 출력 장치는 실영상에 최대한 근접한 화면을 출력하여야 한다. 즉, 실영상을 디지털화하는 과정에서는 손실되는 데이터가 최소여야하며, 이미지 프로세싱된 영상 또한 데이터의 손실량이 최소여야 한다. 실영상을 디지털화하는 과정에서는 샘플링, 양자화, 표준화 등의 일련의 과정을 거치며, 이러한 과정들에서 신호를 처리하는 하나의 목표는 디지털 데이터가 실영상에 가장 근접하고 손실되는 데이터가 최소가 되도록 하는 것이다.
화상 출력 장치는 프로세싱된 이미지를 육안으로 식별할 수 있도록 이를 디스플레이하는 장치인데, 일정한 한계를 가지고 있다. 즉, 화상 출력 장치는 표현가능한 계조수에 제한을 가지고 있다. 예컨데, 각각의 R,G,B 비디오 신호가 8비트로 이루어진다면 하나의 비디오 신호는 28개의 계조를 표현할 수 있으며, R,G,B 신호가 합성되어 표현이 가능한 컬러는 28 X 28 X 28 로서 224 개의 컬러를 표현할 수 있다. 그러나 화상 출력 장치가 8비트 비디오 신호를 6비트 신호로 출력하여야 한다면, 각 비디오 신호당 28- 26 개의 계조를 표현할 수 없게되며, 224- 218 개의 컬러를 표현할 수 없게된다. 따라서 원비디오 신호에 비해 적은 계조수를 표현하는 화상 출력 장치는 원화상에 가장 근접한 화면을 구현하기 위해 디더링(dithering) 기술을 채용하게 된다.
하나의 화상을 이루는 각각의 픽셀은 R,G,B로 이루어진 3개의 서브 픽셀로 구성되는데, 이러한 서브 픽셀 각각에는 비디오 신호가 인가된다. 만일 각각의 서브 픽셀에 인가되는 비디오 신호의 계조수가 적어지면 화면의 경계 부분에서 명확한 윤곽선이 생기는 거짓 윤곽선(false contour line)이 발생하거나, 표면에 밝거나 어두운 띠가 생기는 마하 현상(Mach's phenomenon)이 발생한다. 이러한 거짓 윤곽선이나 마하 현상은 원래의 실영상에서는 없는 명확한 윤곽선을 발생시키기 때문에 화질을 저하시키는 원인이 된다.
따라서, 거짓 윤곽선이나 마하 현상이 발생하지 않도록하기 위해 데이터에 잡음을 넣거나 이미지의 경계 부분의 픽셀들에 잡음을 넣어 명확한 윤곽선을 부드럽게 처리하는 방법이 있는데, 이를 디더링이라 한다. 비디오 소스의 데이터 폭(bit width)이 화상출력 장치의 데이터 폭보다 클 경우, 다음과 같은 2가지 방식을 사용할 수 있다.
첫째는 Truncation 방법이다. 이는 픽셀에 인가되는 비디오 신호에서 하위 2비트를 단순 제거하는 기술이다. 예컨대 비디오 신호가 8비트인 경우 LSB 2비트를 제외한 6비트를 출력으로 내보낸다. 이러한 6비트 신호를 픽셀에 인가하여 화면을 구성하면 하나의 서브 픽셀의 계조수가 26이 되므로 이미지의 경계 부분이 확연히 눈에 띄게 된다.
도1은 Truncation 방법을 나타낸 진리표이다.
도1을 참조하면, 입력 데이터가 8비트인 경우, 이를 6비트로 표현하는 과정에서 십진수 0,1,2,3은 구별없이 0으로 출력되어, 화상 출력 장치에 나타나는 화상은 실영상과 달리 거짓 윤곽선을 가지게 된다.
둘째는 시간적/공간적 보상법이다. 이는 입력 데이터가 8비트이고 출력 데이터가 6비트인 경우, 제거되는 LSB 2비트를 참조하여, 이를 각각의 프레임에 반영하는 시간적 효과와 보상되는 라인 및 픽셀의 위치를 판단하여 LSB 2비트를 반영하는 공간적 효과를 적용하는 기술이다. 즉, 출력은 6비트이지만 8비트에 가깝게 표현하는 방식이다. LSB 2비트의 반영은 각각의 프레임에 위치한 라인 및 픽셀에 가중치가 되는 LSB 2비트를 보상하는 것이다.
표1 은 LSB 2비트에 따른 시간적/공간적 보상법을 나타낸 표이다.
LSB 2비트 제1 프레임 제2 프레임 제3 프레임 제4 프레임
00 - - - -
01 - - - +1
10 +1 - +1 -
11 +1 +1 - +1
표1을 참조하면, 하나의 픽셀에 대해 각각의 프레임은 LSB 2비트의 값에 따라 MSB 6비트에 가중치 1이 더해지기도 하고 MSB 6비트가 그대로 출력되기도 한다.
예컨대 버려지는 LSB 2비트의 값이 11이고, 이 값이 4개의 프레임 동안 그대로 유지된다면 출력은 3(LSB 11) X 4(프레임의 수) = 12 라는 값을 잃어 버리게 된다. 이를 보상하는 방법은,
제1 프레임에서 해당하는 픽셀의 MSB 6비트에 +1(100)을 더해주고
제2 프레임에서 동일한 픽셀의 MSB 6비트에 +1을 더해주고
제3 프레임에서 동일한 픽셀의 MSB 6비트를 그대로 출력하고
제4 프레임에서 동일한 픽셀의 MSB 6비트에 +1을 더해주는 것이다.
이러한 보상이 수행되면, 4(100) X 3(+1이 더해지는 프레임의 개수) = 12 의 값이 보상되어, 4개의 프레임동안 잃어버리는 값과 보상되어지는 값이 항상 동일하게 된다.
LSB 2비트가 10인 경우, 4개의 프레임동안 잃어버리는 값은 2(LSB 10) X 4(프레임의 수) = 8 이 된다. 이를 보상하는 방법은,
제1 프레임에서 해당하는 픽셀의 MSB 6비트에 +1(100)을 더해주고
제2 프레임에서 동일한 픽셀의 MSB 6비트를 그대로 출력하고
제3 프레임에서 동일한 픽셀의 MSB 6비트에 +1(100)을 더해주고
제4 프레임에서 동일한 픽셀의 MSB 6비트를 그대로 출력하는 것이다. 상술한 시간적/공간적 보상법에서 가중치 1이 더해지는 프레임의 위치에는 제한이 없다. 즉, LSB 2비트가 11인 경우, 연속하는 4개의 프레임중 3개의 프레임의 픽셀에 가중치를 적용하며, LSB 2비트가 10인 경우, 연속하는 4개의 프레임중 2개의 프레임의 픽셀에 가중치를 적용한다.
도2는 입력 비디오 신호가 8비트인 경우 종래 방법에 따른 시간적/공간적 보상법을 나타낸 진리표이다.
도2를 참조하면, 입력 8비트중 십진 환산치 252 이상의 계조에서는 시간적/공간적 보상법이 적용된다 하더라도, 계조의 변화가 없음을 알 수 있다.
도3은 종래 방법에 의한 시간적/공간적 보상법에 따라 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프이다.
도3을 참조하면, 도2에서 살펴본 바와 같이 십진 환산치 252 이상에서 출력은 입력의 변화에 관계없이 포화됨을 알 수 있다. 따라서 종래의 시간적/공간적 보상법에 따른 디더링이 사용될 경우, 높은 휘도 부분을 표현할 수 없는 문제가 발생한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 높은 휘도를 가지는 계조 영역에서의 포화를 방지하고, 전계조를 표현할 수 있는 디더링 방법을 제공하는데 있다.
본 발명의 제2 목적은 높은 휘도를 가지는 계조 영역에서의 포화를 방지하고, 전계조를 표현할 수 있는 디더링 장치를 제공하는데 있다.
상기 제1 목적을 달성하기 위하여 본 발명은, 디더링이 수행되는 프레임을 지정하는 단계; 각각의 M비트 비디오 신호를 M-N비트 데이터를 가지는 계조로 표현하기 위하여 2개 이상의 프레임 그룹 조건들에 따라 상기 M비트 비디오 신호들을 필터링하는 단계; 필터링된 M비트 데이터중 상위 M-N비트 데이터 선택하여 이를 기본 계조값으로 결정하기 위해 데이터 변환을 수행하는 단계; 상기 프레임 내에 디더링이 수행되는 디더 매트릭스를 선택하는 단계; 상기 필터링된 M비트 데이터중 하위 N비트 데이터를 이용하여 상기 디더 매트릭스에 대해 시간적/공간적 보상법을 수행하는 단계을 포함하는 것을 특징으로 하는 액정 표시 장치의 계조 확장 방법을 제공한다.
상기 제2 목적을 달성하기 위하여 본 발명은, 디더링이 수행되는 연속하는 2n개의 프레임을 선택하고 디더 매트릭스를 선택하기 위해 수직동기 신호를 계수하는 n비트 프레임 카운터; 상기 수직동기 신호와 데이터 인에이블 신호를 입력으로 하여 공간적 보상이 수행되는 상기 디더 매트릭스 내의 2m개의 라인을 선택하기 위해 상기 데이터 인에이블 신호를 계수하는 m비트 라인 카운터; 상기 데이터 인에이블 신호 및 M비트 비디오 신호를 입력으로 하여 2개 이상의 프레임 그룹 조건들에 따라 상기 M비트 비디오 신호를 필터링 하기 위한 적어도 하나의 필터링 회로; 시스템 클럭과 상기 데이터 인에이블 신호를 입력으로 하여 상기 디더 매트릭스 내의 홀수 및 짝수 픽셀을 선택하는 픽셀 구별신호를 출력하기 위한 픽셀 카운터; 및 상기 필터링된 M비트 비디오 신호, 상기 n비트 프레임 카운터의 출력, 상기 m비트 라인 카운터의 출력 및 상기 픽셀 카운터의 픽셀 구별신호를 입력으로 하고 상기 필터링된 M비트 비디오 신호를 디더링하여 M-n비트로 출력하기 위한 적어도 하나의 디더 매트릭스 회로를 포함하는 것을 특징으로 하는 디더링 장치를 제공한다.
본 발명에 의하면 계조 변화없이 출력이 포화되는 것을 방지하여 전계조를 표현할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예 1
도4는 본 발명의 제1 실시예에 따라 디더링을 수행하는 방법을 도시한 플로우 차트이다.
도4를 참조하면, 먼저 디더링이 수행되는 프레임들을 지정한다(단계 10). 상기 프레임들은 연속하는 4개의 프레임 또는 연속하는 2개의 프레임들로 지정될 수 있다. 본 실시예에서는 연속하는 2개의 프레임을 지정함이 바람직하다. 지정된 2개의 프레임에 대해 디더링이 수행될 경우, 디더링에 의한 플리커(flicker) 발생이 최소화되는 장점이 있다. 플리커라 함은 디스플레이 되는 화면이 육안으로 식별될 정도로 불안정하게 떨리는 현상이며 이의 원인은 부적절한 화면 재생률에 기인한다.
이어서, 각각의 M비트 비디오 신호를 M-2비트 데이터를 가지는 계조로 표현하기 위하여 2개 이상의 프레임 그룹 조건들에 따라 상기 M비트 비디오 신호들을 필터링한다(단계 20). 필터링된 M비트 데이터중 상위 M-2비트 데이터를 선택하여 이를 기본 계조값으로 결정하기 위한 데이터 변환이 수행된다(단계 30).
상술한 단계 20 및 단계 30의 과정을 상세히 설명한다.
상기 단계 10에서 하나의 프레임 그룹으로 지정된 2 또는 4개의 연속하는 프레임들에 대해 프레임 그룹 조건을 적용하여 필터링하고, 필터링된 M비트 데이터중 상위 M-2비트 데이터를 기본 계조값으로 결정한다.
본 실시예에서는 입력 비디오 신호가 M비트인 경우, 이를 M-2비트의 신호로 전계조를 표현하기위해 2개의 프레임 그룹 조건으로 상기 입력을 필터링한다. 상기 프레임 그룹 조건은 입력의 십진 환산치의 크기에 따라 높은 휘도를 가지는 계조에 대해 십진수 3을 감산하며, 낮은 휘도를 가지는 계조에 대해 2이하이고 0이상의 십진수들을 감산하는 것을 특징으로 한다.
상기 2개의 프레임 그룹 조건을 살펴보면,
제1 프레임 그룹 조건은,
Din > g → Dout = Din - 3
g ≥ Din > h → Dout = Din -2
Din ≤ h → Dout = Din ,(2M -4>g>h>0 ; g,h는 정수) 이며,
제2 프레임 그룹 조건은,
Din > g → Dout = Din -3
g ≥ Din > h → Dout = 2
Din ≤ h →Dout = 0 ,(2M -4>g>h>0;g,h는 정수) 이다.
입력 비디오 신호는 8비트 또는 10비트일 수 있다. 본 실시예에서 바람직하게는 입력 비디오 신호는 8비트이다. 상술한 2개의 프레임 그룹 조건에 의하여 입력 비디호 신호가 필터링되면, 필터링된 8비트 신호중 MSB 6비트가 기본 계조값으로 설정된다.
상술한 바와 같이 단계 10에서 디더링이 수행되도록 지정된 프레임은 2 또는 4일 수 있다. 따라서 지정된 2 또는 4 프레임 동안은 제1 프레임 그룹 조건으로 입력을 필터링하고, 그 다음 지정된 2 또는 4 프레임 동안은 제2 프레임 그룹 조건으로 입력을 필터링한다. 본 실시예에서는 2 프레임 동안 제1 프레임 그룹 조건으로 입력을 필터링하고, 그 다음 지정된 2 프레임 동안은 제2 프레임 그룹 조건으로 입력을 필터링함이 바람직하다.
이어서 선택된 프레임 내에 디더링이 수행되는 디더 매트릭스를 선택한다(단계 40). 상기 디더 매트릭스는 8개의 픽셀로 이루어지며 2X4 구조 또는 4X2 구조를 가질 수 있다. 바람직하게는 상기 디더 매트릭스는 4X2 구조를 가진다. 따라서 디더 매트릭스가 선택되기 위해서는 4개의 픽셀 라인들이 선택되고, 홀수 및 짝수 픽셀들이 선택되어야 한다.
이어서, 상기 필터링된 M비트 데이터중 하위 2비트 데이터를 이용하여 상기 디더 매트릭스에 대해 시간적/공간적 보상법을 수행한다(단계 50).
도5는 제1 실시예에 따라 2개의 프레임 그룹 조건으로 입력을 필터링한 후, 디더링이 수행되는 프레임 내의 디더 매트릭스에 가중치를 더하는 방법을 도시한 진리표이다.
도5를 참조하면, 비디오 입력 신호는 8비트이며, g는 5이며, h는 1로 설정되어 필터링이 수행된다. 상기 g 및 h는 당업자에 따라 용이하게 가변하여 사용할 수 있는 수치이다. 먼저 제1 프레임 그룹으로 연속하는 2 또는 4개의 프레임을 지정한다. 도5에서는 하나의 프레임 그룹에 연속하는 4개의 프레임을 지정하였다. 입력 비디오 신호가 지정된 4개의 프레임 동안, 11111110 인 경우 상기 제1 프레임 그룹 조건이 적용되어 필터링된 출력은 11111011 이 된다. 상기 출력에서 MSB 6비트인 111110 이 디더링이 수행되는 디더 매트릭스내의 픽셀의 기본 계조값으로 지정된다. 계속해서 제2 프레임 그룹으로 상기 제1 프레임 그룹에 연속하는 4개의 프레임을 지정한다. 상기 제2 프레임 그룹으로 지정된 4개의 프레임 동안, 1111110 인 경우 상기 제2 프레임 그룹 조건이 적용되어 필터링된 출력은 11111011 이 된다. 상기 출력에서 MSB 6비트인 111110 이 디더링이 수행되는 디더 매트릭스내의 픽셀의 기본 계조값으로 지정된다. 버려지는 데이터 LSB 2비트 데이터 11은 시간적/공간적 보상에 의해 디스플레이되는 화면에 반영된다. 즉 2개의 프레임 그룹에 따라 연속하는 8개의 프레임중에서 6개의 프레임에 기본 계조값에 가중치로 1을 더하여 출력한다. 이러한 과정을 통해 시간적 보상법을 수행할 수 있다. 또한 제1 프레임 그룹을 연속하는 2개의 프레임들로 지정하고, 제2 프레임 그룹을 상기 제1 프레임 그룹에 연속하는 2개의 프레임들로 지정할 수도 있다.
도6은 제1 실시예에 따라 디더링을 수행하여 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프이다. 도6은 도5와 마찬가지의 프레임 그룹 조건을 지정하고, 연속하는 2개 또는 4개의 프레임 동안 평균치를 연산하여 0에서 100사이의 값으로 표준화한 것이다.
도6을 살펴보면, 본 실시예에 따라 프레임 그룹 조건을 적용할 경우, 높은 휘도를 가지는 계조 영역에서 포화가 발생하지 않으며, 시간적/공간적 보상법에 의해 낮은 계조 영역에서도 전계조를 표현할 수 있음을 알 수 있다.
또한, 시간적 보상법과 함께 수직 미러링(Vertical Mirroring) 또는 수평 미러링(Horizontal Mirroring)을 포함하는 공간적 보상법이 수행될 수도 있다. 미러링이라 함은 화면 상의 임의의 도형의 미러 이미지를 표시할 수 있도록 조작하는 기술을 지칭한다. 즉, 디스플레이되는 표시면상의 하나의 직선을 축으로 하여 표시요소의 전체 또는 일부를 180°회전하여 화면에 표시하는 것이다.
도7은 제1 실시예에 따라 선택된 디더 매트릭스에 미러링이 수행되는 방법을 도시한 도면이다.
도7을 참조하면, 선택된 디더 매트릭스의 8개의 픽셀들에 기본 계조값들을 설정한다. 상기 기본 계조값들은 해당 픽셀에 입력되는 비디오 신호에 따라 그 값을 달리할 수 있다. 또한 해당 픽셀의 LSB 2비트에 따라 가중치를 픽셀에 반영한다. 또한 상기 해당 픽셀의 LSB 2비트는 동일한 디더 매트릭스내에 있다하여도 서로 그 값을 달리할 수 있다. 다만 본 실시예에서는 본 발명의 용이한 이해를 위하여 디더 매트릭스 내의 모든 픽셀들의 LSB 2비트가 동일한 것으로 하여 설명하기로 한다.
먼저, LSB 2비트가 00 인 경우, 선택된 디더 매트릭스의 8개의 픽셀들에 기본 계조값들을 그대로 출력한다.
LSB 2비트가 01 인 경우, 상기 제1 프레임 그룹 조건에 따라 제1 프레임 그룹으로 지정된 n번째 프레임 내의 디더 매트릭스에서 임의의 m번째 라인 및 홀수 픽셀에 해당하는 픽셀의 기본 계조값에 가중치 1을 가산한다. 또한 상기 n번째 프레임 내의 상기 디더 매트릭스에서 m+2번째 라인 및 짝수 픽셀에 해당하는 픽셀의 기본 계조값에 가중치 1을 가산한다. 디더 매트릭스의 나머지 픽셀들에는 상기 픽셀들에 인가된 기본 계조값들을 그대로 출력한다.
이어서, 상기 제1 프레임 그룹으로 지정된 n+1번째 프레임 내의 디더 매트릭스에서는 상기 n번째 프레임에서 가중치가 가산된 프레임들은 각각의 기본 계조값들을 그대로 입력하여 출력하고 다른 픽셀들에 가중치를 적용하여 출력한다. 도6에서는 n+1번째 프레임 내의 디더 매트릭스에서 m+1번째 라인 및 홀수 픽셀에 해당하는 픽셀 및 m+3번째 라인 및 짝수 픽셀에 해당하는 픽셀에 가중치를 적용하지만, 반드시 이에 한정되지는 않는다.
계속해서, 제2 프레임 그룹 조건에 따라 제2 프레임 그룹으로 지정된 n+2번째 프레임 내의 디더 매트릭스에서 임의의 m번째 라인 및 짝수 픽셀에 해당하는 픽셀의 기본 계조값에 가중치 1을 가산한다. 또한 상기 n+2번째 프레임 내의 상기 디더 매트릭스에서 m+2번째 라인 및 홀수 픽셀에 해당하는 픽셀의 기본 계조값에 가중치 1을 가산한다. 디더 매트릭스의 나머지 픽셀들에는 상기 픽셀들에 인가된 기본 계조값들을 그대로 출력한다.
이어서, 상기 제2 프레임 그룹으로 지정된 n+3번째 프레임 내의 디더 매트릭스에서는 상기 n+2번째 프레임에서 가중치가 가산된 프레임들은 각각의 기본 계조값들을 그대로 입력하여 출력하고 다른 픽셀들에 가중치를 적용하여 출력한다. 도7에서는 n+3번째 프레임 내의 디더 매트릭스에서 m+1번째 라인 및 짝수 픽셀에 해당하는 픽셀 및 m+3번째 라인 및 홀수 픽셀에 해당하는 픽셀에 가중치를 적용하지만, 반드시 이에 한정되지는 않는다.
즉, 연속하는 2개의 프레임들을 제1 프레임 그룹 조건에 따라 제1 프레임 그룹으로 지정하고, 계속되는 2개의 프레임들을 제2 프레임 그룹 조건에 따라 제2 프레임 그룹으로 지정한다. 이어서 시간적 보상법에서 디더 매트릭스내의 픽셀에 LSB가 01 인 경우, 연속하는 4개의 프레임들 동안 해당 픽셀에 가중치 1을 가산하는 프레임은 하나의 프레임이 된다.
LSB가 10인 경우에는 연속하는 4개의 프레임들 동안 해당 픽셀에 가중치 1을 가산하는 프레임은 두개의 프레임이 되며, LSB가 11인 경우에는 연속하는 4개의 프레임들 동안 해당 픽셀에 가중치 1을 가산하는 프레임은 세개의 프레임이 된다. 또한, 연속하는 4개의 프레임 동안 가중치가 가산되는 프레임은 랜덤하게 분포함이 바람직하다.
상술한 바와 같이 가중치가 적용된 프레임들이 디더 매트릭스들을 기본형으로 하여 공간적 보상법을 수행한다. 상기 공간적 보상법은 상기 기본형에 수직 미러링 또는 수평 미러링을 수행하는 것이다.
수직 미러링은 상기 디더 매트릭스의 기본형에서 8개의 픽셀들을 수평으로 양분하는 직선에 대해 이를 180°회전하는 것이다.
수평 미러링은 상기 디더 매트릭스의 기본형에서 8개의 픽셀들을 수직으로 양분하는 직선에 대해 이를 180°회전하는 것이다.
상술한 시간적/공간적 보상법에 따라 해당 픽셀의 R,G,B 로 이루어지 3개의 서브 픽셀에 인가되는 신호들중 2개는 4개의 프레임마다 수평 미러링하여 출력하며, 나머지 하나는 4개의 프레임마다 수직 미러링하여 출력한다.
즉, 임의의 2개의 신호들은 선택된 4개의 프레임 동안 기본형으로 출력되며, 계속되는 4개의 프레임 동안은 상기 기본형이 수평 미러링되어 출력되고, 이어서 4개의 프레임 동안은 상기 기본형이 그대로 출력된다. 즉 4개의 프레임마다 기본형 및 수평 미러링된 신호가 반복하여 출력된다.
또한, 나머지 하나의 서브 픽셀에 인가되는 신호는 선택된 4개의 프레임 동안 기본형으로 출력되며, 계속되는 4개의 프레임 동안은 상기 기본형이 수직 미러링되어 출력되고, 이어서 4개의 프레임 동안은 상기 기본형이 그대로 출력된다. 즉 4개의 프레임마다 기본형 및 수직 미러링된 신호가 반복하여 출력된다.
본 실시예에서는 2개의 프레임마다 프레임 그룹 조건을 적용하였지만, 4개의 프레임마다 프레임 그룹 조건을 적용할 수도 있다.
실시예 2
본 실시예에서는 디더링을 수행하는 방법에 있어서, 프레임 그룹 조건들을 제외하고는 실시예 1 과 동일하다. 따라서, 실시예 1 과 다른 프레임 그룹 조건들에 대하여 설명한다.
본 실시예에서는 입력 비디오 신호가 M비트인 경우, 이를 M-2비트의 신호로 전계조를 표현하기위해 2개 이상의 프레임 그룹 조건들로 상기 입력을 필터링한다. 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조부터 낮은 휘도를 가지는 계조까지 4개의 부영역으로 나누어지며, 상기 휘도의 강도에 비례하여 각각의 부영역에 3이하이고 0이상인 십진수를 감산한다.
이러한 프레임 그룹 조건들을 살펴보면,
제1 프레임 그룹 조건은,
Din 〈 i → Dout = Din
i≤Din〈j → Dout = Din - 1
j≤Din〈k → Dout = Din - 2
Din≥k→Dout=Din-3, (2M -4>k>j>i>0;i,j,k는 정수) 이며,
제2 프레임 그룹 조건은,
Din 〈 i+1 → Dout = Din
i+1≤Din〈j+1 → Dout = Din - 1
j+1≤Din〈k+1 → Dout = Din - 2
Din≥k+1→Dout=Din-3,(2M -4>k>j>i>0; i,j,k는 정수) 이다.
입력 비디오 신호는 8비트 또는 10비트일 수 있다. 본 실시예에서 바람직하게는 입력 비디오 신호는 8비트이다. 상술한 2개의 프레임 그룹 조건에 의하여 입력 비디호 신호가 필터링되면, 필터링된 8비트 신호중 MSB 6비트가 기본 계조값으로 설정된다.
또한, 버려진 LSB 2비트에 따라 해당 픽셀을 포함하는 디더 매트릭스에 미러링을 포함하는 시간적/공간적 보상법을 수행한다.
도8은 제2 실시예에 따라 디더링을 수행하여 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프이다.
도8을 참조하면 i의 값은 40이며, j의 값은 126이다. 또한 k의 값은 210이다. 이러한 i,j 및 k이 값들은 당업자에 따라 임의로 변경 가능한 수치들이다. 상기 제1 프레임 그룹에 의하면 입력 비디오 신호의 십진 환산치가 39인 경우, 출력값은 39가 되고, 입력 비디오 신호의 십진 환산치가 40인 경우에도 출력값이 39가 되어 전계조를 표현할 수 없는 문제가 발생한다. 이러한 문제점은 입력 비디오 신호의 십진 환산치가 125 및 126일 때도 동일한 문제점이 발생하며, 입력 비디오 신호의 십진 환산치가 209 및 210일 때도 동일한 문제점이 발생한다.
이러한 문제점을 해결하기 위해 상기 제2 프레임 그룹 조건에서는 4개의 부영역들의 경계치가 상기 제1 프레임 그룹 조건에 비해 1이 증가되어 설정된다. 입력 신호에 따라 상기 제1 프레임 그룹 조건과 사이 제2 프레임 그룹 조건을 순차적으로 적용할 때, 각 부영역들의 경계치인 40, 126 및 210에서의 평균치가 실수로 표현되며, 이를 통해 전계조 영역이 표현됨을 알 수 있다.
각각의 프레임 그룹 조건을 4개의 부영역으로 나누고 2개 이상의 프레임 그룹 조건들을 적용하여 입력 비디오 신호를 필터링하는 방법은 4개의 프레임 그룹 조건들을 적용하는 것으로도 달성될 수 있다. 이러한 프레임 그룹 조건들을 살펴보면,
제3 프레임 그룹 조건은,
Din〈l→Dout=Din
l≤Din〈m→Dout=Din-1
m≤Din〈n→Dout=Din-2
Din≥n→Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수) 이며,
제4 프레임 그룹 조건은,
Din〈l+1→Dout=Din
l+1≤Din〈m+1→Dout=Din-1
m+1≤Din〈n+1→Dout=Din-2
Din≥n+1→Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수) 이며,
제5 프레임 그룹 조건은,
Din〈l+2→Dout=Din
l+2≤Din〈m+2→Dout=Din-1
m+2≤Din〈n+2→Dout=Din-2
Din≥n+2→Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수) 이며,
제6 프레임 그룹 조건은,
Din〈l+3→Dout=Din
l+3≤Din〈m+3→Dout=Din-1
m+3≤Din〈n+3→Dout=Din-2
Din≥n+3→Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수) 이다.
상술한 4개의 프레임 그룹 조건에 따라 디더링을 수행하여 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프는 도8에서의 그래프와 유사한 모양이 된다.
또한, 본 실시예에 따라 프레임 그룹 조건을 적용할 경우, 높은 휘도를 가지는 계조 영역에서 포화가 발생하지 않으며, 시간적/공간적 보상법에 의해 계조의 크기에 관계없이 전계조를 표현할 수 있음을 알 수 있다.
실시예 3
도9는 디더링이 수행되도록 연속하는 다수의 프레임들에서 디더 매트릭스를 선택하고 디더 매트릭스 내의 픽셀들에 시간적/공간적 보상법을 수행하기 위한 액정 표시 장치의 디더링 회로의 블록도이다.
도9를 참조하면, n비트 프레임 카운터, m비트 라인 카운터, 픽셀 카운터, 3개의 필터링 회로들 및 3개의 디더 매트릭스 회로들이 도시된다.
n비트 프레임 카운터는 수직동기(VS, Vertical Sync) 신호를 입력으로 한다. 상기 수직동기 신호는 프레임에 동기화된 것이며, 수직동기 신호가 high 또는 low 상태를 유지하는 동안 하나의 프레임이 화면으로 출력된다. 상기 n비트 프레임 카운터는 수직동기 신호를 계수하여 n비트의 병렬 신호로 출력한다.
2개의 연속하는 프레임을 선택하여 디더링을 수행하기 위해서는 1비트로 계수하여야 하므로 1비트 프레임 카운터가 필요하며, 4개의 연속하는 프레임을 선택하여 디더링을 수행하기 위해서는 2비트로 계수하여야 하므로 2비트 프레임 카운터가 필요하다. 이러한 프레임 카운터의 출력은 시간적 보상을 위한 프레임 정보로 사용되어 진다.
m비트 라인 카운터는 데이터 인에이블(DE,Data Enable)신호 및 수직동기 신호를 입력으로 하여 하나의 프레임 내에서의 픽셀 라인들을 계수한다. 예컨대 상기 픽셀 라인들은 액정 표시 장치의 XGA급에서는 약 768개의 라인들을 가지며, SXGA급에서는 약 1024개의 라인들을 가진다. 상기 데이터 인에이블 신호가 high 또는 low 상태를 유지하는 동안 한 프레임 내의 하나의 픽셀 라인에 비디오 신호가 출력된다.
상기 라인 카운터의 출력은 공간적 보상을 위한 라인 정보로 사용되어야 하므로, 하나의 디더 매트릭스에 4개의 픽셀 라인이 필요한 경우에는 2비트 라인 카운터가 되어야 하며, 하나의 디더 매트릭스에 2개의 픽셀 라인이 필요한 경우에는 1비트 라인 카운터가 되어야 한다.
픽셀 카운터는 시스템 클럭과 데이터 인에이블 신호를 입력으로 하여 각각의 픽셀 라인들에 존재하는 픽셀들을 계수한다. 통상 XGA급 액정 표시 장치에서는 하나의 라인당 1024개의 픽셀들을 가지므로, 이 경우 상기 픽셀 카운터의 출력은 10비트 병렬 신호가 된다.
예컨대, 2X4 디더 매트릭스를 지정하고자 한다면, 상기 라인 카운터에서 2개의 라인 단위로 계수하기 위해 1비트 라인 카운터를 적용하고, 상기 디더 매트릭스에 홀수 및 짝수 피셀들이 각각 2개씩 지정되어야 하므로 픽셀 카운터의 출력에서 LSB 2비트가 필요하게 된다.
또한, 4X2 디더 매트릭스를 지정하고자 한다면, 상기 라인 카운터에서 4개의 라인 단위로 계수하기 위해 2비트 라인 카운터를 적용하고, 상기 디더 매트릭스에 홀수 및 짝수 픽셀들이 하나씩 지정되어야 하므로 픽셀 카운터의 출력에서 LSB 1비트가 필요하게 된다.
필터링 회로들은 Rin, Gin 및 Bin 신호를 입력으로 하여 필터링을 수행한다. 또한 상기 n비트 프레임 카운터의 출력을 제어신호로 한다. 따라서 상기 프레임 카운터의 출력이 2 비트 카운터 신호인 경우, 연속하는 4개의 프레임에 대해 프레임 그룹 조건들을 적용한다.
또한, 상기 필터링 회로들은 각각의 M비트 비디오 입력 신호들에 대해 프레임 그룹 조건들에 따라 동작한다. 상기 M비트 비디오 입력 신호들은 8비트 또는 10비트일 수 있으며, 8비트임이 바람직하다. 상기 프레임 그룹 조건들은 실시예 1 및 실시예 2에서 설명된 바와 같다. 즉 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조에 대해 십진수 3을 감산하고, 낮은 휘도를 가지는 계조에 대해 2 이하이며 0 이상의 십진수를 감산한다. 또한 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조부터 낮은 휘도를 가지는 계조까지 4개의 부영역으로 나누어지며, 상기 휘도의 강도에 비례하여 각각의 부영역에 3 이하이고 0 이상인 십진수를 감산한다.
디더 매트릭스 회로들은 상기 필터링 회로들에 의해 프레임 그룹 조건들에 따라 필터링된 신호들을 입력으로 하며 상기 n비트 프레임 카운터의 출력, 픽셀 카운터의 출력 중에서 소정의 LSB 및 m비트 라인 카운터의 출력을 제어신호로 한다.
제어신호를 근거로 디더 매트릭스 회로는 디더 매트릭스의 픽셀 라인들 및 홀수/짝수 픽셀들을 선택한다. 선택된 디더 매트릭스내의 픽셀에는 시간적/공간적 보상법이 수행된다. 이러한 시간적/공간적 보상법은 실시예 1 및 실시예 2에서 설명한 바와 같다.
즉, M비트인 필터링 회로 출력의 하위 2비트 데이터에 따라 연속하는 프레임 내의 상기 디더 매트릭스의 M-2비트 기본 계조값에 가중치로 정수 0 또는 1을 더하는 시간적 보상을 수행하는 것이며, 상기 디더 매트릭스의 기본형을 결정하고 상기 기본형에 대해 수평 미러링 또는 수직 미러링을 하는 공간적 보상을 수행한다.
상기와 같은 본 발명에 따르면, 높은 휘도를 가지는 계조 영역에서의 포화를 방지하며, 전계조를 표현할 수 있다. 또한, 시간적/공간적 보상법에서 미러링을 수행하여 플리커를 제거하여 양질의 화면을 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도1은 Truncation 방법을 나타낸 진리표이다.
도2는 입력 비디오 신호가 8비트인 경우 종래 방법에 따른 시간적/공간적 보상법을 나타낸 진리표이다.
도3은 종래 방법에 의한 시간적/공간적 보상법에 따라 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프이다.
도4는 본 발명의 제1 실시예에 따라 디더링을 수행하는 방법을 도시한 플로우 차트이다.
도5는 제1 실시예에 따라 2개의 프레임 그룹 조건으로 입력을 필터링한 후, 디더링이 수행되는 프레임 내의 디더 매트릭스에 가중치를 더하는 방법을 도시한 진리표이다.
도6은 제1 실시예에 따라 디더링을 수행하여 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프이다.
도7은 제1 실시예에 따라 선택된 디더 매트릭스에 미러링이 수행되는 방법을 도시한 도면이다.
도8은 제2 실시예에 따라 디더링을 수행하여 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프이다.
도9는 디더링이 수행되도록 연속하는 다수의 프레임들에서 디더 매트릭스를 선택하고 디더 매트릭스 내의 픽셀들에 시간적/공간적 보상법을 수행하기 위한 디더링 장치의 블록도이다.

Claims (34)

  1. 디더링이 수행되는 프레임을 지정하는 단계;
    각각의 M비트 비디오 신호를 M-N비트 데이터를 가지는 계조로 표현하기 위하여 2개 이상의 프레임 그룹 조건들에 따라 상기 M비트 비디오 신호들을 필터링하는 단계;
    필터링된 M비트 데이터중 상위 M-N비트 데이터 선택하여 이를 기본 계조값으로 결정하기 위해 데이터 변환을 수행하는 단계;
    상기 프레임 내에 디더링이 수행되는 디더 매트릭스를 선택하는 단계;
    상기 필터링된 M비트 데이터중 하위 N비트 데이터를 이용하여 상기 디더 매트릭스에 대해 시간적/공간적 보상법을 수행하는 단계을 포함하는 것을 특징으로 하는 디더링 방법.
  2. 제1항에 있어서, 상기 M 비트 비디오 신호는 8 비트 비디오 신호 또는 10 비트 비디오 신호이며, N 비트 데이터는 2 비트인 것을 특징으로 하는 디더링 방법.
  3. 제1항에 있어서, 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조에 대해 십진수3을 감산하며, 낮은 휘도를 가지는 계조에 대해 2이하이고 0이상의 십진수들을 감산하는 것을 특징으로 하는 디더링 방법.
  4. 제3항에 있어서, 상기 프레임 그룹 조건들은 제1 프레임 그룹 조건 및 제2 프레임 그룹 조건을 포함하되, 상기 제1 프레임 그룹 조건은,
    Din > g → Dout = Din - 3
    g ≥ Din > h → Dout = Din -2
    Din ≤ h → Dout = Din ,(2M -4>g>h>0 ; g,h는 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하며,
    상기 제2 프레임 그룹 조건은,
    Din > g → Dout = Din -3
    g ≥ Din > h → Dout = 2
    Din ≤ h →Dout = 0 ,(2M -4>g>h>0;g,h는 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하는 것을 특징으로 하는 디더링 방법.
  5. 제4항에 있어서, 지정된 2개의 프레임 동안은 상기 제1 프레임 그룹 조건으로 필터링하고, 지정된 그 다음 2개의 프레임 동안은 상기 제2 프레임 그룹 조건으로 필터링하는 것을 특징으로 하는 디더링 방법.
  6. 제4항에 있어서, 지정된 4개의 프레임 동안은 상기 제1 프레임 그룹 조건으로 필터링하고, 지정된 그 다음 4개의 프레임 동안은 상기 제2 프레임 그룹 조건으로 필터링하는 것을 특징으로 하는 디더링 방법.
  7. 제1항에 있어서, 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조부터 낮은 휘도를 가지는 계조까지 4개의 부영역으로 나누어지며, 상기 휘도의 강도에 비례하여 각각의 부영역에 3이하이고 0이상인 십진수를 감산하는 것을 특징으로 하는 디더링 방법.
  8. 제7항에 있어서, 상기 프레임 그룹 조건들은 제3 프레임 그룹 조건 및 제4 프레임 그룹 조건을 포함하되, 상기 제3 프레임 그룹 조건은,
    Din 〈 i → Dout = Din
    i≤Din〈j → Dout = Din - 1
    j≤Din〈k → Dout = Din - 2
    Din≥k→Dout=Din-3, (2M -4>k>j>i>0;i,j,k는 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하며,
    상기 제4 프레임 그룹 조건은,
    Din 〈 i+1 → Dout = Din
    i+1≤Din〈j+1 → Dout = Din - 1
    j+1≤Din〈k+1 → Dout = Din - 2
    Din≥k+1→Dout=Din-3,(2M -4>k>j>i>0; i,j,k는 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하는 것을 특징으로 하는 디더링 방법.
  9. 제8항에 있어서, 지정된 2개의 프레임 동안은 상기 제3 프레임 그룹 조건으로 필터링하고, 상기 지정된 2개 프레임의 다음 2개의 프레임 동안은 상기 제4 프레임 그룹 조건으로 필터링하는 것을 특징으로 하는 디더링 방법.
  10. 제8항에 있어서, 지정된 4개의 프레임 동안은 상기 제3 프레임 그룹 조건으로 필터링하고, 상기 지정된 4개 프레임의 다음 4개의 프레임 동안은 상기 제4 프레임 그룹 조건으로 필터링하는 것을 특징으로 하는 디더링 방법.
  11. 제7항에 있어서, 상기 프레임 그룹 조건들은 제5 프레임 그룹 조건, 제6 프레임 그룹 조건, 제7 프레임 그룹 조건 및 제8 프레임 그룹 조건을 포함하되,
    상기 제5 프레임 그룹 조건은,
    Din〈l →Dout = Din
    l ≤Din〈 m →Dout = Din - 1
    m ≤Din〈 n →Dout = Din - 2
    Din ≥n →Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하며
    상기 제6 프레임 그룹 조건은,
    Din 〈 l + 1 →Dout=Din
    l + 1 ≤Din 〈 m + 1 →Dout = Din - 1
    m + 1 ≤Din 〈 n + 1 →Dout = Din - 2
    Din ≥ n + 1 →Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하며,
    상기 제7 프레임 그룹 조건은,
    Din 〈 l + 2 →Dout = Din
    l + 2 ≤Din 〈 m + 2 →Dout = Din - 1
    m + 2 ≤Din 〈 n + 2 →Dout = Din - 2
    Din ≥n + 2 →Dout = Din - 3, (2M -6>n>m>l>0; l,m,n은 정수) 이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout를 출력하며,
    상기 제8 프레임 그룹 조건은,
    Din 〈 l + 3 →Dout = Din
    l + 3 ≤Din 〈 m + 3 →Dout = Din - 1
    m + 3 ≤Din 〈 n + 3 →Dout = Din - 2
    Din ≥ n + 3 →Dout=Din-3, (2M -6>n>m>l>0; l,m,n은 정수)이며, 입력인 상기 M비트 데이터의 십진 환산치인 Din에 따라 Dout을 출력하는 것을 특징으로 하는 디더링 방법.
  12. 제11항에 있어서, 지정된 2개의 프레임 동안은 상기 제5 프레임 그룹 조건으로 필터링하고, 상기 지정된 2개 프레임의 다음 2개의 프레임 동안은 상기 제6 프레임 그룹 조건으로 필터링하며, 상기 제6 프레임 그룹 조건으로 필터링된 2개 프레임의 다음 2개의 프레임 동안은 상기 제7 프레임 그룹 조건으로 필터링하고, 상기 제7 프레임 그룹 조건으로 필터링된 2개 프레임의 다음 2개의 프레임 동안은 상기 제8 프레임 그룹 조건으로 필터링하는 것을 특징으로 하는 디더링 방법.
  13. 제8항에 있어서,지정된 4개의 프레임 동안은 상기 제5 프레임 그룹 조건으로 필터링하고, 상기 지정된 4개 프레임의 다음 4개의 프레임 동안은 상기 제6 프레임 그룹 조건으로 필터링하며, 상기 제6 프레임 그룹 조건으로 필터링된 4개 프레임의 다음 4개의 프레임 동안은 상기 제7 프레임 그룹 조건으로 필터링하고,상기 제7 프레임 그룹 조건으로 필터링된 4개의 프레임의 다음 4개의 프레임 동안은 상기 제8 프레임 그룹 조건으로 필터링하는 것을 특징으로 하는 디더링 방법.
  14. 제1항에 있어서, 상기 디더 매트릭스를 선택하는 단계는,
    디더링이 수행되는 픽셀의 라인을 지정하는 단계; 및 짝수 픽셀 또는 홀수 픽셀을 지정하는 단계를 포함하는 것을 특징으로 하는 디더링 방법.
  15. 제1항에 있어서, 상기 디더 매트릭스는 8개의 픽셀들을 포함하며, 2X4 또는 4X2 형태인 것을 특징으로 하는 디더링 방법.
  16. 제1항에 있어서, 상기 디더 매트릭스에 대해 시간적/공간적 보상법을 수행하는 단계는,
    상기 하위 2비트 데이터에 따라 연속하는 프레임 내의 상기 디더 매트릭스의 기본 계조값에 가중치로 정수 0 또는 1을 더하는 시간적 보상법을 수행하는 단계; 및
    상기 디더 매트릭스의 기본형을 결정하고 상기 기본형에 대해 수평 미러링 또는 수직 미러링을 하는 공간적 보상법을 수행하는 단계를 포함하는 디더링 방법.
  17. 제16항에 있어서, 상기 시간적 보상법은 상기 하위 2비트 데이터가 00인 경우, 상기 기본 계조값을 그대로 출력하고, 상기 하위 2비트 데이터가 01인 경우 연속하는 4개의 프레임중 하나의 프레임내의 해당 픽셀의 데이터 라인의 기본 계조값에 1을 가산하여 출력하고, 상기 하위 2비트 데이터가 10인 경우 연속하는 4개의 프레임중 두 개의 프레임내의 해당 픽셀의 데이터 라인의 기본 계조값에 1을 가산하여 출력하며, 상기 하위 2비트 데이터가 11인 경우 연속하는 4개의 프레임중 3개의 프레임내의 해당 픽셀의 데이터 라인의 기본 계조값에 1을 가산하여 출력하는 것을 특징으로 하는 디더링 방법.
  18. 제16항에 있어서, 상기 공간적 보상법에서의 기본형은 지정된 프레임들의 임의의 하나의 프레임에서 상기 시간적 보상법을 위해 상기 디더 매트릭스 내의 픽셀들에 가중치를 적용한 것을 특징으로 하는 디더링 방법.
  19. 제16항에 있어서, 상기 수평 미러링은 픽셀당 설정된 3개의 데이터 채널중 2개를 선택하여 상기 디더 매트릭스의 기본형에 대해 수평 미러링하는 것을 특징으로 하는 디더링 방법.
  20. 제19항에 있어서, 상기 수직 미러링은 픽셀당 설정된 3개의 데이터 채널중 나머지 하나를 상기 디더 매트릭스의 기본형에 대해 수직 미러링하는 것을 특징으로 하는 디더링 방법.
  21. 제16항에 있어서, 상기 시간적/공간적 보상법은 픽셀에 공급되는 3개의 데이터 라인중 2개의 데이터 라인에, 연속하는 4개의 프레임 동안은 기본형을 출력하고, 이어지는 4개의 프레임 동안은 수평 미러링을 수행하여 출력하며, 이러한 기본형 출력 및 수평 미러링을 수행하여 출력하는 동작이 반복적으로 이루어지는 것을 특징으로 하는 디더링 방법.
  22. 제21항에 있어서, 상기 시간적/공간적 보상법은 픽셀에 공급되는 3개의 데이터 라인중 나머지 1개의 데이터 라인에, 연속하는 4개의 프레임 동안은 기본형을 출력하고, 이어지는 4개의 프레임 동안은 수직 미러링을 수행하여 출력하며, 이러한 기본형 출력 및 수직 미러링을 수행하여 출력하는 동작이 반복적으로 이루어지는 것을 특징으로 하는 디더링 방법.
  23. 디더링이 수행되는 연속하는 2n개의 프레임을 선택하고 디더 매트릭스를 선택하기 위해 수직동기 신호를 계수하는 n비트 프레임 카운터;
    상기 수직동기 신호와 데이터 인에이블 신호를 입력으로 하여 공간적 보상이 수행되는 상기 디더 매트릭스 내의 2m개의 라인을 선택하기 위해 상기 데이터 인에이블 신호를 계수하는 m비트 라인 카운터;
    상기 데이터 인에이블 신호 및 M비트 비디오 신호를 입력으로 하여 2개 이상의 프레임 그룹 조건들에 따라 상기 M비트 비디오 신호를 필터링 하기 위한 적어도 하나의 필터링 회로;
    시스템 클럭과 상기 데이터 인에이블 신호를 입력으로 하여 상기 디더 매트릭스 내의 홀수 및 짝수 픽셀을 선택하는 픽셀 구별신호를 출력하기 위한 픽셀 카운터; 및
    상기 필터링된 M비트 비디오 신호, 상기 n비트 프레임 카운터의 출력, 상기 m비트 라인 카운터의 출력 및 상기 픽셀 카운터의 픽셀 구별신호를 입력으로 하고 상기 필터링된 M비트 비디오 신호를 디더링하여 M-n비트로 출력하기 위한 적어도 하나의 디더 매트릭스 회로를 포함하는 것을 특징으로 하는 디더링 장치.
  24. 제23항에 있어서, 상기 필터링 회로는 R,G,B 비디오 신호 각각을 필터링하는 것을 특징으로 하는 디더링 장치.
  25. 제23항에 있어서, 상기 M비트 비디오 신호는 8비트 또는 10비트인 것을 특징으로 하는 디더링 장치.
  26. 제23항에 있어서, 상기 n비트 프레임 카운터는 2개의 프레임을 선택하기 위한 1비트 프레임 카운터이거나, 4개의 프레임을 선택하기 위한 2비트 프레임 카운터인 것을 특징으로 하는 디더링 장치.
  27. 제23항에 있어서, 상기 m비트 라인 카운터는 상기 디더 매트릭스의 2개의 라인들을 선택하기 위한 1비트 라인 카운터인 것을 특징으로 하는 디더링 장치.
  28. 제27항에 있어서, 상기 픽셀 카운터의 픽셀 구별신호는 2비트인 것을 특징으로 하는 디더링 장치.
  29. 제23항에 있어서, 상기 m비트 라인 카운터는 상기 디더 매트릭스의 4개의 라인들을 선택하기 위한 2비트 라인 카운터인 것을 특징으로 하는 디더링 장치.
  30. 제29항에 있어서, 상기 픽셀 카운터의 픽셀 구별신호는 1비트인 것을 특징으로 하는 디더링 장치.
  31. 제23항에 있어서, 상기 필터링 회로는 상기 프레임 그룹 조건들에 따라 동작하며, 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조에 대해 십진수3을 감산하며, 낮은 휘도를 가지는 계조에 대해 2이하이고 0이상의 십진수들을 감산하는 것을 특징으로 하는 디더링 장치.
  32. 제23항에 있어서, 상기 필터링 회로는 상기 프레임 그룹 조건들에 따라 동작하며, 상기 프레임 그룹 조건들은 높은 휘도를 가지는 계조부터 낮은 휘도를 가지는 계조까지 4개의 부영역으로 나누어지며, 상기 휘도의 강도에 비례하여 각각의 부영역에 3이하이고 0이상인 십진수를 감산하는 것을 특징으로 하는 디더링 장치.
  33. 제23항에 있어서, 상기 디더 매트릭스 회로는 선택된 디더 매트릭스에 대해 시간적/공간적 보상을 수행하는 것을 특징으로 하는 디더링 장치.
  34. 제33항에 있어서, 상기 선택된 디더 매트릭스에 대한 시간적/공간적 보상은 M비트인 필터링 회로 출력의 하위 2비트 데이터에 따라 연속하는 프레임 내의 상기 디더 매트릭스의 M-2비트 기본 계조값에 가중치로 정수 0 또는 1을 더하는 시간적 보상을 수행하는 것이며, 상기 디더 매트릭스의 기본형을 결정하고 상기 기본형에 대해 수평 미러링 또는 수직 미러링을 하는 공간적 보상을 수행하는 것임을 특징으로 하는 디더링 장치.
KR10-2003-0051757A 2003-07-26 2003-07-26 디더링 방법 및 디더링 장치 Expired - Fee Related KR100520298B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0051757A KR100520298B1 (ko) 2003-07-26 2003-07-26 디더링 방법 및 디더링 장치
NL1026688A NL1026688C2 (nl) 2003-07-26 2004-07-20 Werkwijze en toestel voor het uitvoeren van rastering.
TW093121708A TW200509059A (en) 2003-07-26 2004-07-21 Method and apparatus for performing dithering
US10/897,100 US7233339B2 (en) 2003-07-26 2004-07-23 Method and apparatus for performing dithering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051757A KR100520298B1 (ko) 2003-07-26 2003-07-26 디더링 방법 및 디더링 장치

Publications (2)

Publication Number Publication Date
KR20050012623A KR20050012623A (ko) 2005-02-02
KR100520298B1 true KR100520298B1 (ko) 2005-10-13

Family

ID=34075001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051757A Expired - Fee Related KR100520298B1 (ko) 2003-07-26 2003-07-26 디더링 방법 및 디더링 장치

Country Status (4)

Country Link
US (1) US7233339B2 (ko)
KR (1) KR100520298B1 (ko)
NL (1) NL1026688C2 (ko)
TW (1) TW200509059A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035579B1 (ko) * 2008-09-05 2011-05-19 매그나칩 반도체 유한회사 디더링 방법 및 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1694055B1 (en) * 2005-02-21 2017-11-01 Harman Becker Automotive Systems GmbH Method for improving the subjective impression of a digitized image displayed with a low amplitude resolution, and video apparatus for carrying out the method
TWI271107B (en) * 2005-08-01 2007-01-11 Novatek Microelectronics Corp Apparatus and method for color dithering
US20070058200A1 (en) * 2005-09-12 2007-03-15 Kabushiki Kaisha Toshiba System and method for generating multi-bit halftones using horizontal buildup
US7768673B2 (en) * 2005-09-12 2010-08-03 Kabushiki Kaisha Toshiba Generating multi-bit halftone dither patterns with distinct foreground and background gray scale levels
JP2007108615A (ja) * 2005-09-13 2007-04-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、および電子機器
US7746303B2 (en) * 2005-11-17 2010-06-29 Honeywell International Inc. Method and apparatus for extending the color depth of displays
KR100745979B1 (ko) * 2006-01-04 2007-08-06 삼성전자주식회사 다계조 표현을 위한 디더링 장치 및 방법
US8711925B2 (en) 2006-05-05 2014-04-29 Microsoft Corporation Flexible quantization
EP1862995A1 (en) * 2006-05-31 2007-12-05 Texas Instruments France S.A. Method and apparatus for spatial and temporal dithering
US8064118B2 (en) * 2006-07-27 2011-11-22 Silicon Quest Kabushiki-Kaisha Control system for micromirror device
TWI350501B (en) * 2006-09-20 2011-10-11 Novatek Microelectronics Corp Method for dithering image data
US8238424B2 (en) * 2007-02-09 2012-08-07 Microsoft Corporation Complexity-based adaptive preprocessing for multiple-pass video compression
KR100885917B1 (ko) * 2007-03-16 2009-02-26 삼성전자주식회사 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법
US20090066719A1 (en) * 2007-09-07 2009-03-12 Spatial Photonics, Inc. Image dithering based on farey fractions
US8750390B2 (en) * 2008-01-10 2014-06-10 Microsoft Corporation Filtering and dithering as pre-processing before encoding
US8160132B2 (en) 2008-02-15 2012-04-17 Microsoft Corporation Reducing key picture popping effects in video
US8897359B2 (en) 2008-06-03 2014-11-25 Microsoft Corporation Adaptive quantization for enhancement layer video coding
US9571856B2 (en) 2008-08-25 2017-02-14 Microsoft Technology Licensing, Llc Conversion operations in scalable video encoding and decoding
KR101073266B1 (ko) * 2010-02-11 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US8593691B2 (en) * 2010-11-18 2013-11-26 Xerox Corporation Method for achieving higher bit depth in tagged image paths
CN102572498B (zh) * 2012-02-10 2014-06-04 福建华映显示科技有限公司 图像处理方法及其装置
KR20130109815A (ko) * 2012-03-28 2013-10-08 삼성디스플레이 주식회사 표시 장치
US9583072B2 (en) * 2014-03-26 2017-02-28 Ati Technologies Ulc Spatial dithering for a display panel
CN106328036B (zh) * 2016-08-26 2019-06-04 南京巨鲨显示科技有限公司 一种显示设备及适用于显示设备的灰阶扩展方法
CN113590853B (zh) * 2021-07-13 2024-08-09 深圳市洲明科技股份有限公司 一种灰阶自适应扩展方法、fpga系统、设备及介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924301A (en) * 1988-11-08 1990-05-08 Seecolor Corporation Apparatus and methods for digital halftoning
US5264840A (en) * 1989-09-28 1993-11-23 Sun Microsystems, Inc. Method and apparatus for vector aligned dithering
JPH07160217A (ja) 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd カラー階調表示方式およびカラー階調表示装置
US6094187A (en) * 1996-12-16 2000-07-25 Sharp Kabushiki Kaisha Light modulating devices having grey scale levels using multiple state selection in combination with temporal and/or spatial dithering
US6088016A (en) * 1996-12-30 2000-07-11 S3 Incorporated Dithering method and apparatus using ramp probability logic
KR100277498B1 (ko) 1998-09-24 2001-01-15 윤종용 액정 표시 장치의 계조 확장 방법
DE69937029T9 (de) * 1998-10-12 2008-09-04 Victor Company of Japan, Ltd., Yokohama Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung
KR100635001B1 (ko) 1999-10-29 2006-10-16 삼성전자주식회사 시간적디더링을 이용한 떨림방지 디스플레이장치
TW403857B (en) * 1999-12-13 2000-09-01 Myson Technology Inc An image dithering device used in both time domain and space domain
EP1158484A3 (en) * 2000-05-25 2008-12-31 Seiko Epson Corporation Processing of image data supplied to image display apparatus
US6791515B2 (en) * 2000-08-23 2004-09-14 Matsushita Electric Industrial Co., Ltd. Image display apparatus for writing display information with reduced electric consumption
JP3870899B2 (ja) * 2000-10-03 2007-01-24 セイコーエプソン株式会社 画像処理方法、画像処理装置、電子機器、画像処理プログラムおよび当該プログラムを記録した記録媒体
US7085016B2 (en) * 2000-11-21 2006-08-01 Silicon Integrated Systems Corp. Method and apparatus for dithering and inversely dithering in image processing and computer graphics
US7154457B2 (en) * 2001-06-14 2006-12-26 Canon Kabushiki Kaisha Image display apparatus
US7623739B2 (en) * 2001-07-11 2009-11-24 Ecole Polytechnique Federale De Lausanne (Epfl) Method and computing system for creating and displaying images with animated microstructures
US6982722B1 (en) * 2002-08-27 2006-01-03 Nvidia Corporation System for programmable dithering of video data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035579B1 (ko) * 2008-09-05 2011-05-19 매그나칩 반도체 유한회사 디더링 방법 및 장치
US8711172B2 (en) 2008-09-05 2014-04-29 Magnachip Semiconductor, Ltd. Dithering method and apparatus

Also Published As

Publication number Publication date
US20050021579A1 (en) 2005-01-27
US7233339B2 (en) 2007-06-19
NL1026688C2 (nl) 2006-09-14
KR20050012623A (ko) 2005-02-02
TW200509059A (en) 2005-03-01
NL1026688A1 (nl) 2005-02-01

Similar Documents

Publication Publication Date Title
KR100520298B1 (ko) 디더링 방법 및 디더링 장치
KR100831234B1 (ko) 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
EP1168289B1 (en) Display device for creating intermediate gradation levels in pseudo manner and imaging signal processing method
US6069609A (en) Image processor using both dither and error diffusion to produce halftone images with less flicker and patterns
KR101035579B1 (ko) 디더링 방법 및 장치
KR20070044713A (ko) 평판표시장치 및 그 화질제어방법
EP1387340A1 (en) Method and device for processing video data for a display
US7271828B2 (en) Display screen burn-in prevention device and burn-in prevention method
US20070176949A1 (en) Dithering system
US8009181B2 (en) Display method and display apparatus using this method
KR100235591B1 (ko) 다계조 처리장치
US6211859B1 (en) Method for reducing pulsing on liquid crystal displays
KR101077251B1 (ko) 허위 윤곽선 및 디더링 잡음 보상을 위한 비디오 화상 처리 방법
JP2003338929A (ja) 画像処理方法および画像処理装置
KR100229623B1 (ko) 다계조 처리장치
KR20090116166A (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리 방법 및장치
US8125436B2 (en) Pixel dithering driving method and timing controller using the same
KR100400337B1 (ko) 의사적으로 중간계조를 생성하는 표시장치 및 화상신호의처리방법
KR20060020803A (ko) 표시 장치의 프레임 레이트 제어 방법
KR100414107B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
KR100420032B1 (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
JP2013222048A (ja) 画像表示装置、画像処理装置及び画像表示方法
KR100462014B1 (ko) 중간 계조 표시법을 이용한 액정 표시 장치
JP2975823B2 (ja) 疑似階調処理装置
EP1387343A2 (en) Method and device for processing video data for display on a display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030726

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050728

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051004

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051005

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee