KR101035579B1 - 디더링 방법 및 장치 - Google Patents

디더링 방법 및 장치 Download PDF

Info

Publication number
KR101035579B1
KR101035579B1 KR1020080087733A KR20080087733A KR101035579B1 KR 101035579 B1 KR101035579 B1 KR 101035579B1 KR 1020080087733 A KR1020080087733 A KR 1020080087733A KR 20080087733 A KR20080087733 A KR 20080087733A KR 101035579 B1 KR101035579 B1 KR 101035579B1
Authority
KR
South Korea
Prior art keywords
gamma voltage
dithering
gray level
data
input data
Prior art date
Application number
KR1020080087733A
Other languages
English (en)
Other versions
KR20100028821A (ko
Inventor
배천호
명준형
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080087733A priority Critical patent/KR101035579B1/ko
Priority to EP09251993.3A priority patent/EP2161705B1/en
Priority to US12/542,257 priority patent/US8711172B2/en
Priority to JP2009193038A priority patent/JP5588641B2/ja
Priority to CN2009101720456A priority patent/CN101685615B/zh
Publication of KR20100028821A publication Critical patent/KR20100028821A/ko
Application granted granted Critical
Publication of KR101035579B1 publication Critical patent/KR101035579B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • G09G3/2051Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 높은 휘도를 가지는 계조 영역에서의 포화를 방지하고, 전계조를 표현할 수 있는 디더링 방법을 제공하는데 그 목적이 있는 것으로, 이를 위해 본 발명은 입력 데이터에 대해 시간적/공간적 보상을 수행하는 단계와, 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 생성하는 단계와, 상기 디더링 데이터에 따라 해당 감마전압을 선택하는 단계를 포함하는 디더링 방법을 제공한다.
디더링, 감마전압, 디더 매트릭스, 시간적/공간적 보상

Description

디더링 방법 및 장치{METHOD FOR DITHERING AND APPARATUS FOR THE SAME}
본 발명은 화상출력장치에 관한 것으로, 특히 고계조 이미지 입력 데이터의 계조 감소없이 화상을 표시할 수 있는 화상출력장치의 디더링(dithering) 방법 및 장치에 관한 것이다.
화상출력장치는 CRT(Cathode-Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel), 모바일(mobile) 표시장치 등 다양한 종류로 개발되고 있다. 화상을 출력하는 일반적인 방법은 실제영상을 디지털화된 신호로 변환하고, 이미지 프로세싱을 수행하는 단계와, 프로세싱된 비디오 신호를 화상출력장치를 통해 표시하는 단계 등으로 나눌 수 있다. 이러한 일련의 과정에서 화상출력장치는 실제영상에 최대한 근접한 화면을 출력하여야 한다. 즉, 실제영상을 디지털화하는 과정에서는 손실되는 데이터가 최소여야 하며, 이미지 프로세싱된 영상 또한 데이터의 손실량이 최소여야 한다. 실제영상을 디지털화하는 과정에서는 샘플링, 양자화, 표준화 등의 일련의 과정을 거치며, 이러한 과정들에서 신호를 처리하는 하나 의 목표는 디지털 데이터가 실제영상에 가장 근접하도록 손실되는 데이터가 최소가 되도록 하는 것이다.
화상출력장치는 프로세싱된 이미지를 육안으로 식별할 수 있도록 이를 표시하는 장치인데, 일정한 한계를 가지고 있다. 즉, 화상출력장치는 표현가능한 계조수에 제한이 있다. 예컨데, 각각의 R, G, B 비디오 신호가 8비트로 이루어진다면 하나의 비디오 신호는 28개의 계조를 표현할 수 있으며, R, G, B 신호가 합성되어 표현이 가능한 컬러는 28×28×28로서 224개의 컬러를 표현할 수 있다. 그러나 화상출력장치가 8비트 비디오 신호를 6비트 신호로 출력하여야 한다면, 각 비디오 신호당 28-26 개의 계조를 표현할 수 없게 되어 224- 218 개의 컬러를 표현할 수 없게 된다. 따라서, 원비디오 신호에 비해 적은 계조수를 표현하는 화상출력장치에서는 실제영상에 가장 근접한 화면을 구현하기 위해 디더링(dithering) 기술을 채용하고 있다.
하나의 화상을 이루는 각각의 픽셀(pixel)은 R, G, B로 이루어진 3개의 서브 픽셀(sub pixel)로 구성되는데, 이러한 서브 픽셀 각각에는 비디오 신호가 인가된다. 만일 각각의 서브 픽셀에 인가되는 비디오 신호의 계조수가 적어지면 화면의 경계 부분에서 명확한 윤곽선이 생기는 거짓 윤곽선(false contour line)이 발생하거나, 표면에 밝거나 어두운 띠가 생기는 마하 현상(Mach'sphenomenon)이 발생한다.
이러한 거짓 윤곽선이나 마하 현상은 원래의 실제영상에서는 없는 명확한 윤 곽선을 발생시키기 때문에 화질을 저하시키는 원인이 된다. 이에 따라, 거짓 윤곽선이나 마하 현상이 발생하지 않도록하기 위해 데이터에 인위적으로 잡음을 넣거나 이미지의 경계 부분의 픽셀들에 잡음을 넣어 명확한 윤곽선을 부드럽게 처리하는 방법이 있는데, 이를 디더링이라 한다. 일반적으로, 비디오 소스의 데이터 폭(bit width)이 화상출력장치의 데이터 폭보다 클 경우, 다음과 같은 2가지 방식을 사용할 수 있다.
첫째는, 트런케이션(truncation) 방법이다.
트런케이션 방법은 픽셀에 인가되는 비디오 신호에서 하위 2비트를 단순 제거하는 기술이다. 예컨대, 비디오 신호가 8비트인 경우 하위 2비트를 제외한 6비트를 출력으로 내보낸다. 이러한 6비트 신호를 픽셀에 인가하여 화면을 구성하면 하나의 서브 픽셀의 계조수가 26이 되므로 이미지의 경계 부분이 확연히 눈에 띄게 된다.
도 1은 트런케이션 방법을 나타낸 진리표이다. 도 1과 같이, 입력 데이터가 8비트인 경우, 이를 6비트로 표현하는 과정에서 십진수 0, 1, 2, 3은 구별없이 0으로 출력되어, 화상 출력 장치에 나타나는 화상은 실제영상과 달리 거짓 윤곽선을 가지게 된다.
둘째는, 시간적/공간적 보상법이다.
시간적/공간적 보상법은 입력 데이터가 8비트이고 출력 데이터가 6비트인 경우, 제거되는 하위 2비트를 참조하여, 이를 각각의 프레임에 반영하는 시간적 효과 와 보상되는 라인 및 픽셀의 위치를 판단하여 하위 2비트를 반영하는 공간적 효과를 적용하는 기술이다. 즉, 출력은 6비트이지만 8비트에 가깝게 표현하는 방식이다. 하위 2비트의 반영은 각각의 프레임에 위치한 라인 및 픽셀에 가중치가 되는 하위 2비트를 보상하는 것이다.
표 1은 하위 2비트에 따른 시간적/공간적 보상법을 나타낸 표이다.
하위 2비트 제1 프레임 제2 프레임 제3 프레임 제4 프레임
00 0 0 0 0
01 0 +1 0 0
10 +1 0 +1 0
11 +1 0 +1 +1
표 1에 나타난 바와 같이, 하나의 픽셀에 대해 각각의 프레임(제1 내지 제4 프레임)은 하위 2비트의 값에 따라 입력 데이터 비트에서 하위 2비트를 제외한 상위 6비트에 가중치 1(100)이 더해지기도 하고, 상위 6비트가 그대로 출력되기도 한다.
버려지는 하위 2비트의 값이 '11'이고, 이값이 4개의 프레임 동안 그대로 유지된다면 출력은 '3(하위비트 11)×4(프레임의 수)=12' 라는 값을 잃어 버리게 된다. 이를 보상하는 방법은 제1, 제3 및 제4 프레임에서는 해당하는 픽셀의 상위 6비트에 각각 1(100)을 더해주고, 제2 프레임에서는 동일한 픽셀의 상위 6비트를 그대로 출력하는 것이다. 이러한 보상이 수행되면, '4(100)×3(+1이 더해지는 프레임의 개수)=12'의 값이 보상되어, 4개의 프레임 동안 잃어버리는 값과 보상되는 값이 항상 동일하게 된다.
하나의 예를 더 들어 설명하면, 버려지는 하위 2비트의 값이 '10'인 경우, 4개의 프레임 동안 잃어버리는 값은 '2(하위비트 10)×4(프레임의 수)=8'이 된다. 이를 보상하는 방법은 제1 및 제3 프레임에서는 해당하는 픽셀의 상위 6비트에 1(100)을 더해주고, 제2 및 제4 프레임에서는 동일한 픽셀의 상위 6비트를 그대로 출력하는 것이다. 이러한 보상이 수행되면, '4(100)×2(+1이 더해지는 프레임의 개수)=8'의 값이 보상되어, 4개의 프레임 동안 잃어버리는 값과 보상되는 값이 항상 동일하게 된다.
이러한 시간적/공간적 보상법에서 가중치 1이 더해지는 프레임의 위치에는 제한이 없다. 예컨대, 버려지는 하위 2비트의 값이 '11'인 경우, 연속하는 4개의 프레임 중 3개의 프레임의 픽셀에 가중치를 적용하면 된다. 버려지는 하위 2비트의 값이 '10'인 경우, 연속하는 4개의 프레임 중 2개의 프레임의 픽셀에 가중치를 적용하면 된다.
그러나, 이러한 종래기술에 따른 시간적/공간적 보상법에서는 다음과 같은 문제가 발생된다.
도 2는 입력 비디오 신호가 8비트인 경우 종래기술에 따른 시간적/공간적 보상법을 나타낸 진리표이고, 도 3은 종래기술에 따른 시간적/공간적 보상법에 따라 출력을 0에서 100사이의 범위로 표준화하였을 때의 출력 특성 그래프를 도시한 도면이다.
도 2와 같이, 입력 비디호 신호 8비트 중 십진수 252 이상의 계조에 대해 시간적 보상을 하면 오버플로우(over flow)가 발생된다. 이 때문에, 시간적/공간적 보상법이 적용된다 하더라도 보상을 할 수가 없다. 이 경우, 도 3에서와 같이, 입력의 변화에 관계없이 입력 데이터의 상위 계조 부분에서 계조 포화(saturation)가 발생된다. 이와 같이, 종래기술에 따른 시간적/공간적 보상법을 적용하여 디더링을 수행하는 경우, 높은 휘도 부분을 안정적으로 표현할 수 없는 문제가 발생하게 된다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 높은 휘도를 가지는 계조 영역에서의 포화를 방지하고, 전계조를 표현할 수 있는 디더링 방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 높은 휘도를 가지는 계조 영역에서의 포화를 방지하고, 전계조를 표현할 수 있는 디더링 장치를 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 입력 데이터에 대해 시간적/공간적 보상을 수행하는 단계와, 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 생성하는 단계와, 상기 디더링 데이터에 따라 해당 감마전압을 선택하는 단계를 포함하는 디더링 방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 입력 데이터의 계조에 따라 시간적/공간적 보상을 수행하고, 상기 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 출력하는 보상수단과, 복수 개의 메인 감마전압과, 더미 감마전압을 생성하는 감마전압 생성수단과, 상기 디더링 데이터에 따라 상기 메인 감마전압 또는 상기 더미 감마전압을 선택하는 감마전압 선택수단을 구비하는 디더링 장치를 제공한다.
상기한 구성을 포함하는 본 발명에 의하면, 시간적/공간적 보상이 수행된 데이터에 헤드비트를 추가하여 디더링 데이터를 생성하고, 또한 메인 감마전압 외에 추가로 더미 감마전압을 추가하여 디더링 데이터 매핑(mapping)시, 특정 계조부터는 헤드비트를 이용하여 메인 감마전압 또는 더미 감마전압을 선택하도록 함으로써 종래기술에서 발생되는 계조 포화 문제를 해결할 수 있으며, 이를 통해 더 나은 화질을 얻을 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 내에 기재된 'N', 'K', 'M'과 같이 표기된 변수는 모두 자연수이다. 또한, 명세서 전체에 걸쳐서 동일한 도면부호(또는, 참조부호)로 표기된 부분은 동일한 요소를 나타낸다.
실시예
도 4는 본 발명의 실시예에 따른 디더링 방법을 설명하기 위하여 도시한 흐름도이다.
도 4를 참조하면, 먼저, 입력 데이터의 계조에 따라 입력 데이터의 상위비트에 대해 디더 매트릭스(dither matrix)를 적용하여 시간적/공간적 보상을 수행한 다(S40).
시간적/공간적 보상법은 4개의 프레임 동안 시간 평균화(time-averaging)하는 방식으로 진행된다.
도 1에서 설명한 바와 같이, 트런케이션 방법에서는 하위 2비트 데이터가 이진수 '10'인 경우, 4-프레임 동안, '십진수(decimal) 2(data)×4(프레임)=8'이라는 값만큼 데이터를 잃어버린다. 하지만, 도 2에서와 같이 시간적 보상법에서는 4개의 프레임 중 2개의 프레임에서 상위 6비트에 대해 보상이 이루어지기 때문에 '4(보상)×2(프레임)=8'이라는 값만큼 보상을 할 수 있다. 즉, 8비트 데이터를 6비트 데이터로 변환(conversion)(8-to-6)하는 경우 소멸되는 계조를 완벽하게 복원시킬 수 있다.
이론적으로는 시간적 보상법을 통해 계조의 손실없이 전계조 표현은 가능하나, 실질적으로 원하지 않는 디더 노이즈(dither noise)가 발생하여 화질 열화가 발생할 수 있다. 그래서, 이러한 부분을 극복하기 위하여 공간적 보상이 이루어진다.
공간적 보상은 2D 이미지 처리를 할 때, 3×3 또는 5×5 윈도우 매트릭스(window matrix)를 적용하는 것과 마찬가지로 디더 매트릭스를 적용한다. 디더 매트릭스의 크기 및 패턴(가중치)에 따라 화질이 달라지기 때문에 디더 매트릭스의 크기 및 패턴 또한 중요한 부분이다. 따라서, 최적의 크기 및 패턴을 제시하는 것이 중요하다.
도 5 내지 도 7과 같이 본 발명의 실시예에서는 4×4 형태의 디더 매트릭스 를 적용한다.
도 5에 도시된 디더 매트릭스는 기본형이며, 픽셀(R, G, B) 데이터 채널 중 R 데이터 채널에 적용한다. G 데이터 채널과 B 데이터 채널에도 적용가능하나, R, G, B 데이터 채널마다 서로 다르게 적용하는 것이 화질 측면에서 더 좋은 결과를 얻을 수 있다.
도 6에 도시된 디더 매트릭스는 도 5에 도시된 기본형 디더 매트릭스를 수직 미러링(vertical mirroring) 또는 수평 미러링(horizontal mirroring)시킨 패턴으로서, G 데이터 채널에 적용하는 것이 화질 측면에서 더 좋은 결과를 얻을 수 있어 바람직하다.
도 7에 도시된 디더 매트릭스는 도 6에 도시된 G 데이터 채널용 디더 매트릭스를 프레임 인버젼(frame inversion)시킨 패턴으로서, B 데이터 채널에 적용하는 것이 바람직하다.
이어서, 시간적/공간적 보상이 수행된 데이터에 헤드비트(head bit)를 부가하여 디더링 데이터를 생성한다(S50). 헤드비트는 디더링 데이터의 최상위 비트가 된다. 또한, 헤드비트는 입력 데이터의 계조에 따라 이진수 '0' 또는 '1'이 될 수 있다.
예를 들어, 입력 데이터가 8비트이고, 상위비트가 6비트일 때, 입력 데이터의 계조가 248 계조보다 작거나 동일한 경우 시간적/공간적 보상이 수행된 데이터, 즉 상위 6비트 데이터에 헤드비트로 동일한 이진수 '0'을 부가한다. 또한, 248 계조보다 큰 경우 입력 데이터의 계조에 따라 시간적/공간적 보상이 수행된 데이터에 헤드비트로 이진수 '0' 또는 '1'을 부가한다. 또한, 입력 데이터의 계조가 252 계조에 해당하는 경우 헤드비트로 이진수 '1'을 부가하고, 255 계조에 해당하는 경우 헤드비트로 이진수 '0'을 부가한다.
이어서, 디더링 데이터에 따라 해당 감마전압을 선택한다(S60). 이때, 감마전압은 복수 개의 메인 감마전압 또는 적어도 하나 이상의 더미 감마전압을 포함한다.
메인 감마전압의 개수는 입력 데이터의 상위 K비트에 따라 결정된다. 즉, 메인 감마전압은 2K개가 된다. 예컨대, K가 6인 경우, 메인 감마전압은 20번째에서 2K번째까지 총 64개가 된다. 이때, 메인 감마전압은 20번째에서 2K번째 순으로 높은 전압 레벨을 갖는다. 즉, 20번째 메인 감마전압이 최소값이 되고, 2K번째 메인 감마전압이 최대값이 된다. 더미 감마전압은 20번째에서 2K번째 메인 감마전압과 서로 다른 전압 레벨을 가지되, 20번째에서 2K번째 메인 감마전압 사이의 전압 레벨을 가질 수 있다. 바람직하게는 2K-1번째 메인 감마전압과 2K번째 메인 감마전압 사이의 전압 레벨을 갖는다.
단계 S60에서 더미 감마전압이 2K-1번째 메인 감마전압과 2K번째 메인 감마전압 사이의 전압 레벨을 갖는 경우 감마전압을 선택하는 방법에 대해 설명하기로 한다.
예를 들어, 입력 데이터의 계조가 지정된 기준계조보다 작거나 동일한 경우, 디더링 데이터에 따라 20번째 메인 감마전압에서 2K-1번째 메인 감마전압 중 어느 하나를 선택한다. 바람직하게는 디더링 데이터에서 헤드비트를 제외한 나머지 비트에 따라 20번째 메인 감마전압에서 2K-1번째 메인 감마전압 중 어느 하나를 선택한다. 또한, 입력 데이터의 계조가 지정된 기준계조보다 큰 경우, 디더링 데이터에 따라 2K-1번째 메인 감마전압, 더미 감마전압 또는 2K 번째 메인 감마전압 중 어느 하나를 선택한다.
또 다른 예로, 입력 데이터가 N비트이고, 입력 데이터의 계조가 2N번째 계조인 경우, 메인 감마전압 중 최대 전압 레벨을 갖는 2K번째 메인 감마전압을 선택한다. 또한, 입력 데이터의 계조가 2N-7번째 계조인 경우, 2K-1번째 메인 감마전압을 선택한다. 또한, 입력 데이터의 계조가 2N-3번째 계조인 경우 더미 감마전압을 선택한다. 또한, 입력 데이터의 계조가 2N-3번째에서 2N번째 사이에 존재하는 경우, 디더링 데이터의 헤드비트에 따라 더미 감마전압 또는 2K번째 메인 감마전압을 선택한다. 또한, 입력 데이터의 계조가 2N-7번째에서 2N-3번째 사이에 존재하는 경우, 헤드비트를 포함한 디더링 데이터에 따라 2K-1번째 메인 감마전압 또는 더미 감마전압을 선택한다.
도 8 및 도 9를 결부시켜 상기에서 설명한 단계 S40 및 단계 S60의 과정에 대해 설명한다.
본 발명의 실시예에서는 입력 데이터, 즉 입력 비디오 신호가 N-비트인 경우, 이를 N-M비트의 신호로 전계조를 표현한다. 입력 비디오 신호는 8-비트 또는 10-비트일 수 있다. 본 발명의 실시예에서 바람직하게 입력 비디오 신호는 8-비트이다.
도 8 및 도 9를 참조하면, 먼저, 입력 데이터를 입력받아 계조를 분석 비교한다(S81).
단계 S82, S83에서, 입력 데이터의 계조가 지정된 기준계조, 예컨대 248 계조보다 작거나 동일한 경우, 입력 데이터의 상위 6비트에 대해 시간적/공간적 보상을 수행한 후(또는, 동시)에 헤드비트를 부가하며, 헤드비트는 1비트(1')로 이진수 '0'(b0)이 된다.
단계 S91, S92에서, 입력 데이터의 계조가 248 계조보다는 크고, 252 계조보다는 작은 경우, 입력 데이터의 상위 6비트에 대해 시간적/공간적 보상을 수행한 후(또는, 동시)에 헤드비트를 부가하며, 헤드비트는 1비트(1')로 이진수 '1'(b1) 또는 '0'(b0)이 된다.
단계 S101, S102에서, 입력 데이터의 계조가 252 계조와 동일한 경우, 즉 입력 데이터의 계조가 252인 경우, 입력 데이터의 상위 6비트에 대해 시간적/공간적 보상을 수행한 후(또는, 동시)에 헤드비트를 부가하며, 헤드비트는 1비트(1')로 이진수 '1'(b1)이 된다.
단계 S111, S112에서, 입력 데이터의 계조가 252 계조보다 큰 경우, 즉 253, 254 계조인 경우, 입력 데이터의 상위 6비트에 대해 시간적/공간적 보상을 수행한 후(또는, 동시)에 헤드비트를 부가하며, 헤드비트는 1비트(1')로 이진수 '1'(b1) 또는 '0'(b0)이 된다.
단계 S121에서, 입력 데이터의 계조가 255 계조와 동일한 경우, 즉 입력 데이터의 계조가 255인 경우, 입력 데이터의 상위 6비트에 대해 시간적/공간적 보상을 수행한 후(또는, 동시)에 헤드비트를 부가하며, 헤드비트는 1비트(1')로 이진수 '0'(b0)이 된다.
단계 S83과 S92에서 실시되는 시간적 보상은 하위 2비트에 따라 상위 6비트에 가중치를 가산하는 방식으로 진행된다. 하지만, 단계 S102, S112, S121에서는 오버플로우를 방지하기 위해 하위 2비트와 무관하게 상위 6비트를 그대로 바이패스(by-pass)시킨다. 즉, 시간적 보상시 하위 2비트와 무관하게 상위 6비트에 대한 가중치는 정수 '0'이 된다. 또한, 시간적/공간적 보상 후 디더링 데이터에서 헤드비트를 제외한 비트가 동일한 계조들과의 식별을 위해 헤드비트를 다르게 적용한다.
단계 S83, S92, S102, S112, S121에서 수행되는 시간적/공간적 보상을 위해 지정된 프레임은 4개일 수 있다. 선택된 프레임 내에 시간적/공간적 보상이 수행되는 디더 매트릭스를 선택한다. 도 5 내지 도 7에 도시된 바와 같이, 해당 픽셀(R, G, B)의 데이터 채널의 디더 매트릭스를 적용한다. 이때, 입력 데이터가 보상 위치(compensation position)에 해당하면 시간적/공간적 보상이 수행된 데이터는 상 위 6비트에 정수 '1'을 가산한 값이 되고, 비보상 위치(non compensation position)에 해당하면 시간적/공간적 보상이 수행된 데이터는 상위 6비트에 정수 '0'을 가산한 값이 된다.
상술한 바와 같이, 단계 S83, S92, S102, S112, S121에서 시간적/공간적 보상이 수행된 데이터에는 헤드비트가 부가된다. 헤드비트는 시간적/공간적 보상 과정에서 부가될 수 있다. 입력 데이터의 계조가 248인 경우, 시간적/공간적 보상이 수행된 데이터에 헤드비트로 이진수 '0'을 부가하고, 입력 데이터의 계조가 252인 경우, 헤드비트로 이진수 '1'을 부가하며, 입력 데이터의 계조가 255인 경우, 헤드비트로 이진수 '0'을 부가한다. 즉, 입력 데이터의 계조가 248인 경우, 디더링 데이터는 '0111110'이 되고, 252인 경우, '1111111'가 되며, 255인 경우 '0111111'이 된다. 입력 데이터의 계조가 248, 252, 255 계조를 제외한 248에서 255 계조 사이에 존재하는 계조들의 디더링 데이터에는 헤드비트로 이진수 '0' 또는 '1'이 적절히 부가된다.
시간적/공간적 보상이 수행된 후, 단계 S84에서 입력 데이터의 계조가 248 계조보다 작거나 동일한 경우(0~248 계조인 경우), 디더링 데이터에 따라 20번째 메인 감마전압(V1)에서 26-1번째 메인 감마전압(V63) 중 어느 하나의 해당 감마전압을 선택한다.
단계 S93에서 입력 데이터의 계조가 248 계조보다는 크고, 252 계조보다는 작은 경우(249, 250, 251 계조인 경우), 디더링 데이터에 따라 26-1번째 메인 감마 전압(V63) 또는 더미 감마전압(V63.5)을 선택한다.
단계 S103에서 입력 데이터의 계조가 252 계조와 동일한 경우, 더미 감마전압(V63.5)을 선택한다.
단계 S113에서 입력 데이터의 계조가 252보다는 크고, 255 계조보다는 작은 경우(253, 254 계조인 경우), 헤드비트에 따라 더미 감마전압(V63.5) 또는 26번째 메인 감마전압(V64)을 선택한다.
단계 S122에서 입력데이터의 계조가 255와 동일한 경우, 26번째 메인 감마전압(V64)을 선택한다.
이어서, 입력 데이터에 따라 선택된 감마전압은 증폭되어 영상표시장치로 출력된다.
도 10은 본 발명의 실시예에 따라 디더링을 수행하여 출력을 0에서 100 사이의 범위로 표준화하였을 때의 출력 특성 그래프이다. 도 10을 살펴보면, 본 발명의 실시예를 적용할 경우, 높은 휘도를 가지는 계조 영역에서 포화가 발생하지 않은 것을 알 수 있다.
도 11은 본 발명의 실시예에 따른 디더링 방법을 구현하기 위한 디더링 장치의 구성도이다.
도 11을 참조하면, 본 발명의 실시예에 따른 디더링 장치는 입력 데이터의 계조에 따라 시간적/공간적 보상을 수행하고, 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 출력하는 보상수단(110)과, 복수 개의 메 인 감마전압과, 더미 감마전압을 생성하는 감마전압 생성수단(120)과, 디더링 데이터에 따라 메인 감마전압 또는 더미 감마전압을 선택하는 감마전압 선택수단(130)을 구비한다. 또한, 본 발명에 따른 디더링 장치는 감마전압 선택수단(130)을 통해 선택된 감마전압을 증폭하여 영상표시장치로 출력하는 증폭수단(140)을 더 구비할 수 있다.
보상수단(110)은 입력 데이터의 계조와 지정된 기준계조를 비교하는 비교부(111)와, 입력 데이터에 대해 디더 매트릭스를 적용하여 시간적/공간적 보상을 수행하는 디더 매트릭스 적용부(112)와, 비교부(111)의 제어신호에 따라 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하는 헤드비트 부가부(113)를 구비한다.
비교부(111)는 입력 데이터의 계조와 지정된 기준계조를 비교하여 그 결과에 대응되는 제어신호를 출력한다. 입력 데이터의 계조가 기준계조보다 작거나 동일한 경우와 입력 데이터의 계조가 기준계조보다 큰 경우에 각각 해당하는 제어신호를 출력한다. 예를 들어, 비교부(111)는 입력 데이터가 8비트이고, 상위비트가 6비트인 경우, 입력되는 비디오 신호의 계조가 248 계조 이하인지 아니면 초과인지를 판단한다.
디더 매트릭스 적용부(112)는 비교부(111)로부터 출력되는 입력 데이터에 대해 디더 매트릭스를 이용하여 시간적/공간적 보상을 수행한다. 시간적 보상시 오버플로우가 발생될 입력 데이터의 상위비트에 대해서는 하위비트와 무관하게 바이패스시켜 보상하고, 그 외의 상위비트에 대해서는 하위비트에 따라 가중치를 가산하 여 보상한다.
헤드비트 부가부(113)는 비교부(111)의 제어신호에 따라 디더 매트릭스 적용부(112)를 통해 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 생성한다. 이때, 헤드비트는 디더링 데이터의 최상위 비트가 된다. 예컨대, 헤드비트는 입력 데이터의 계조가 기준계조보다 작거나 동일한 경우, 이진수 '0'을 부가하고, 그 이외(기준계조보다 큰 경우)에는 이진수 '0' 또는 '1'을 부가한다.
감마전압 생성수단(120)은 복수 개의 메인 감마전압과 더미 감마전압을 생성한다. 더미 감마전압은 복수 개의 메인 감마전압 사이에서 서로 다른 전압 레벨을 갖는다. 더미 감마전압의 전압 레벨은 제언신호(V_con)에 따라 적절시 선택될 수 있다. 또한, 더미 감마전압은 복수 개의 메인 감마전압 사이에서 하나 또는 복수 개가 존재할 수 있다. 예컨대, 감마전압 생성수단(120)은 입력 데이터가 8비트이고, 입력 데이터의 상위비트가 6비트인 경우, 26개의 메인 감마전압과 1개의 더미 감마전압을 생성한다. 이때, 메인 감마전압은 20번째에서 26번째 순으로 높은 전압 레벨을 갖는다. 더미 감마전압은 26-1번째에서 26번째 메인 감마전압 사이의 전압 레벨을 갖는다.
감마전압 선택수단(130)은 디코더(decoder)로 이루어지며, 보상수단(110)을 통해 출력된 디더링 데이터와 감마전압 생성수단(120)으로부터 출력된 메인 감마전압(V1~V64)과 더미 감마전압(V63.5)을 매핑시킨다. 즉, 디더링 데이터에 따라 메인 감마전압(V1~V64)과 더미 감마전압(V63.5) 중 어느 하나의 감마전압을 선택하여 출력한다.
감마전압 선택수단(130)은 입력 데이터의 계조가 지정된 기준계조보다 작거나 동일한 경우, 시간적/공간적 보상이 이루어진 상위비트에 따라 20번째(V1)에서 26-1번째 메인 감마전압(V64) 중 어느 하나를 선택하고, 그 외에는 헤드비트에 따라 26-1번째 메인 감마전압(V63), 더미 감마전압(V63.5) 또는 26번째 메인 감마전압(V64) 중 어느 하나를 선택한다.
감마전압 선택수단(130)은 입력 데이터의 계조가 28번째 계조(255)인 경우, 26번째 메인 감마전압(V64)을 선택한다. 또한, 입력 데이터의 계조가 28-7번째 계조(248)인 경우, 26-1번째 메인 감마전압(V63)을 선택한다. 또한, 입력 데이터의 계조가 28-3번째 계조(252)인 경우, 더미 감마전압(V63.5)을 선택한다. 또한, 입력 데이터의 계조가 28-7번째(248)에서 28-3번째 계조(252) 사이에 존재하는 계조인 경우, 디더링 데이터에 따라 26-1번째 메인 감마전압(V63) 또는 더미 감마전압(V63.5)을 선택한다.
또한, 입력 데이터의 계조가 28-3번째(252)에서 28번째 계조(255) 사이에 존재하는 계조인 경우, 헤드비트에 따라 더미 감마전압(V63.5) 또는 26번째 메인 감마 전압(V64)을 선택한다. 바람직하게는, 헤드비트가 이진수 '0'인 경우 26번째 메인 감마전압(V64)을 선택한다. 또한, 헤드비트가 이진수 '1'인 경우 더미 감마전압(V63.5)을 선택한다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 트런케이션 방법을 나타낸 진리표.
도 2는 종래기술에 따른 시간적/공간적 보상법을 나타낸 진리표.
도 3은 종래기술에 따른 시간적/공간적 보상법에 따른 데이터 출력 특성 그래프.
도 4는 본 발명의 실시예에 따른 디더링 방법을 도시한 흐름도.
도 5는 R 데이터 채널의 디더 매트릭스의 형태를 도시한 도면.
도 6은 G 데이터 채널의 디더 매트릭스의 형태를 도시한 도면.
도 7은 B 데이터 채널의 디더 매트릭스의 형태를 도시한 도면.
도 8은 도 4에 도시된 디더링 방법을 구체적으로 도시한 흐름도.
도 9는 도 8에 도시된 디더링 방법에서 감마전압 선택방법을 도시한 개념도.
도 10은 본 발명의 실시예에 따른 시간적/공간적 보상법에 따른 데이터 출력 특성 그래프.
도 11은 본 발명의 실시예에 따른 디더링 장치를 도시한 구성도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 보상수단
111 : 비교부
112 : 디더 매트릭스 적용부
113 : 헤드비트 부가부
120 : 감마전압 생성수단
130 : 감마전압 선택수단
140 : 증폭수단

Claims (52)

  1. 입력 데이터에 대해 시간적/공간적 보상을 수행하는 단계;
    시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 생성하는 단계; 및
    상기 디더링 데이터에 따라 해당 감마전압을 선택하는 단계를 포함하고,
    상기 헤드비트는 상기 입력데이터의 계조에 따라 부가되며, 상기 감마전압의 선택시에 특정의 계조에서는 상기 헤드비트에 따라 감마전압이 선택되는
    디더링 방법.
  2. 제 1 항에 있어서,
    상기 시간적/공간적 보상을 수행하는 단계에서, 시간적 보상시 오버플로우가 발생될 상기 입력 데이터의 상위비트에 대해서는 하위비트와 무관하게 바이패스(by-pass)시켜 보상하고, 그 외의 상위비트에 대해서는 하위비트에 따라 가중치를 가산하여 보상하는 디더링 방법.
  3. 제 2 항에 있어서,
    상기 헤드비트는 상기 디더링 데이터의 최상위 비트가 되는 디더링 방법.
  4. 제 3 항에 있어서,
    상기 헤드비트는 상기 입력 데이터의 계조가 지정된 기준계조보다 작거나 동일한 경우, 이진수 '0'을 부가하고, 그 이외에는 이진수 '0' 또는 '1'을 부가하는 디더링 방법.
  5. 제 1 항에 있어서,
    상기 감마전압은 복수 개의 메인 감마전압과 더미 감마전압을 포함하는 디더링 방법.
  6. 제 5 항에 있어서,
    상기 더미 감마전압은 상기 메인 감마전압과 서로 다른 전압 레벨을 갖는 디더링 방법.
  7. 제 5 항에 있어서,
    상기 더미 감마전압은 복수 개인 디더링 방법.
  8. 제 6 항에 있어서,
    상기 입력 데이터는 N비트이고, 상위비트는 K비트인 경우, 상기 메인 감마전압은 2K개인 디더링 방법.
  9. 제 8 항에 있어서,
    상기 메인 감마전압은 20번째에서 2K번째 순으로 높은 전압 레벨을 갖는 디더링 방법.
  10. 제 9 항에 있어서,
    상기 더미 감마전압은 2K-1번째에서 2K번째 메인 감마전압 사이의 전압 레벨을 갖는 디더링 방법.
  11. 제 10 항에 있어서,
    상기 디더링 데이터에 따라 해당 감마전압을 선택하는 단계에서는,
    상기 입력 데이터의 계조가 지정된 기준계조보다 작거나 동일한 경우, 상기 디더링 데이터에 따라 20번째에서 2K-1번째 메인 감마전압 중 어느 하나를 선택하고, 그 외에는 2K-1번째 메인 감마전압, 더미 감마전압 또는 2K번째 메인 감마전압 중 어느 하나를 선택하는 디더링 방법.
  12. 제 10 항에 있어서,
    상기 입력 데이터의 계조가 2N번째 계조인 경우, 2K번째 메인 감마전압을 선택하는 디더링 방법.
  13. 제 10 항에 있어서,
    상기 입력 데이터의 계조가 2N-7번째 계조인 경우, 2K-1번째 메인 감마전압을 선택하는 디더링 방법.
  14. 제 10 항에 있어서,
    상기 입력 데이터의 계조가 2N-3번째 계조인 경우, 상기 더미 감마전압을 선택하는 디더링 방법.
  15. 제 10 항에 있어서,
    상기 입력 데이터의 계조가 2N-7번째에서 2N-3번째 계조 사이에 존재하는 계조인 경우, 상기 디더링 데이터에 따라 2K-1번째 메인 감마전압 또는 더미 감마전압을 선택하는 디더링 방법.
  16. 제 10 항에 있어서,
    상기 입력 데이터의 계조가 2N-3번째에서 2N번째 계조 사이에 존재하는 계조인 경우, 상기 헤드비트에 따라 더미 감마전압 또는 2K번째 메인 감마전압을 선택하는 디더링 방법.
  17. 제 16 항에 있어서,
    상기 헤드비트가 이진수 '0'인 경우, 2K번째 메인 감마전압을 선택하는 디더링 방법.
  18. 제 17 항에 있어서,
    상기 헤드비트가 이진수 '1'인 경우 더미 감마전압을 선택하는 디더링 방법.
  19. 제 1 항에 있어서,
    상기 시간적/공간적 보상을 수행하는 단계는 디더 매트릭스를 적용하여 실시하는 디더링 방법.
  20. 제 19 항에 있어서,
    상기 디더 매트릭스는 4×4 형태를 사용하는 디더링 방법.
  21. 제 20 항에 있어서,
    상기 디더 매트릭스는 픽셀 데이터 채널별로 서로 다른 패턴을 적용하는 디더링 방법.
  22. 제 21 항에 있어서,
    상기 픽셀 데이터 채널이 R 데이터 채널인 경우, 기본형을 적용하는 디더링 방법.
  23. 제 22 항에 있어서,
    상기 픽셀 데이터 채널이 G 데이터 채널인 경우, 상기 기본형을 수직 미러링 또는 수평 미러링시킨 패턴을 적용하는 디더링 방법.
  24. 제 23 항에 있어서,
    상기 픽셀 데이터 채널이 B 데이터 채널인 경우, 상기 G 데이터 채널에 적용된 패턴을 프레임 인버젼시킨 패턴을 적용하는 디더링 방법.
  25. 제 1 항에 있어서,
    상기 해당 감마전압을 선택하는 단계 후,
    선택된 감마전압을 증폭하는 단계를 더 포함하는 디더링 방법.
  26. 입력 데이터의 계조에 따라 시간적/공간적 보상을 수행하고, 상기 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하여 디더링 데이터를 출력하는 보상수단;
    복수 개의 메인 감마전압과, 더미 감마전압을 생성하는 감마전압 생성수단; 및
    상기 디더링 데이터에 따라 상기 메인 감마전압 또는 상기 더미 감마전압을 선택하는 감마전압 선택수단을 구비하며,
    상기 보상수단은 상기 입력데이터의 계조에 따라 상기 헤드 비트를 부가하고,
    상기 감마 전압 선택수단은 특정 계조에서 상기 디더링 데이터에 포함된 상기 헤드 비트를 이용하여 상기 메인 감마전압 또는 상기 더미 감마전압을 선택하는
    디더링 장치.
  27. 제 26 항에 있어서,
    상기 보상수단은,
    상기 입력 데이터의 계조와 지정된 기준계조를 비교하는 비교부; 및
    상기 입력 데이터에 대해 디더 매트릭스를 적용하여 시간적/공간적 보상을 수행하는 디더 매트릭스 적용부; 및
    상기 비교부의 제어신호에 따라 시간적/공간적 보상이 수행된 데이터에 헤드비트를 부가하는 헤드비트 부가부
    를 구비하는 디더링 장치.
  28. 제 27 항에 있어서,
    상기 디더 매트릭스 적용부는 시간적 보상시 오버플로우가 발생될 상기 입력 데이터의 상위비트에 대해서는 하위비트와 무관하게 바이패스(by-pass)시켜 보상하고, 그 외의 상위비트에 대해서는 하위비트에 따라 가중치를 가산하여 보상하는 디더링 장치.
  29. 제 28 항에 있어서,
    상기 헤드비트는 상기 디더링 데이터의 최상위 비트가 되는 디더링 장치.
  30. 제 29 항에 있어서,
    상기 헤드비트는 상기 입력 데이터의 계조가 지정된 기준계조보다 작거나 동일한 경우, 이진수 '0'을 부가하고, 그 이외에는 이진수 '0' 또는 '1'을 부가하는 디더링 장치.
  31. 제 28 항에 있어서,
    상기 감마전압 생성수단은 복수 개의 메인 감마전압과 더미 감마전압을 생성하는 디더링 장치.
  32. 제 31 항에 있어서,
    상기 더미 감마전압은 상기 메인 감마전압과 서로 다른 전압 레벨을 갖는 디더링 장치.
  33. 제 32 항에 있어서,
    상기 더미 감마전압은 복수 개인 디더링 장치.
  34. 제 32 항에 있어서,
    상기 감마전압 생성수단은 상기 입력 데이터가 N비트이고, 상기 입력 데이터의 상위비트가 K비트인 경우, 2K개의 메인 감마전압과 1개의 더미 감마전압을 생성하는 디더링 장치.
  35. 제 34 항에 있어서,
    상기 메인 감마전압은 20번째에서 2K번째 순으로 높은 전압 레벨을 갖는 디더링 장치.
  36. 제 35 항에 있어서,
    상기 더미 감마전압은 2K-1번째에서 2K번째 메인 감마전압 사이의 전압 레벨을 갖는 디더링 장치.
  37. 제 36 항에 있어서,
    상기 감마전압 선택수단은 상기 입력 데이터의 계조가 지정된 기준계조보다 작거나 동일한 경우, 상기 디더링 데이터에 따라 20번째에서 2K-1번째 메인 감마전압 중 어느 하나를 선택하고, 그 외에는 2K-1번째 메인 감마전압, 더미 감마전압 또는 2K번째 메인 감마전압 중 어느 하나를 선택하는 디더링 장치.
  38. 제 36 항에 있어서,
    상기 감마전압 선택수단은 상기 입력 데이터의 계조가 2N번째 계조인 경우, 2K번째 메인 감마전압을 선택하는 디더링 장치.
  39. 제 36 항에 있어서,
    상기 감마전압 선택수단은 상기 입력 데이터의 계조가 2N-7번째 계조인 경우, 2K-1번째 메인 감마전압을 선택하는 디더링 장치.
  40. 제 36 항에 있어서,
    상기 감마전압 선택수단은 상기 입력 데이터의 계조가 2N-3번째 계조인 경우, 상기 더미 감마전압을 선택하는 디더링 장치.
  41. 제 36 항에 있어서,
    상기 감마전압 선택수단은 상기 입력 데이터의 계조가 2N-7번째에서 2N-3번째 계조 사이에 존재하는 계조인 경우, 상기 디더링 데이터에 따라 2K-1번째 메인 감마전압 또는 상기 더미 감마전압을 선택하는 디더링 장치.
  42. 제 36 항에 있어서,
    상기 감마전압 선택수단은 상기 입력 데이터의 계조가 2N-3번째에서 2N번째 계조 사이에 존재하는 계조인 경우, 상기 헤드비트에 따라 상기 더미 감마전압 또는 2K번째 메인 감마전압을 선택하는 디더링 장치.
  43. 제 42 항에 있어서,
    상기 감마전압 선택수단은 상기 헤드비트가 이진수 '0'인 경우 2K번째 메인 감마전압을 선택하는 디더링 장치.
  44. 제 43 항에 있어서,
    상기 감마전압 선택수단은 상기 헤드비트가 이진수 '1'인 경우 상기 더미 감마전압을 선택하는 디더링 장치.
  45. 제 26 항에 있어서,
    상기 디더 매트릭스는 4×4 형태를 사용하는 디더링 장치.
  46. 제 45 항에 있어서,
    상기 디더 매트릭스는 픽셀 데이터 채널별로 서로 다른 패턴을 적용하는 디더링 장치.
  47. 제 46 항에 있어서,
    상기 픽셀 데이터 채널이 R 데이터 채널인 경우, 기본형을 적용하는 디더링 장치.
  48. 제 47 항에 있어서,
    상기 픽셀 데이터 채널이 G 데이터 채널인 경우, 상기 기본형을 수직 미러링 또는 수평 미러링시킨 패턴을 적용하는 디더링 장치.
  49. 제 48 항에 있어서,
    상기 픽셀 데이터 채널이 B 데이터 채널인 경우, 상기 G 데이터 채널에 적용된 패턴을 프레임 인버젼시킨 패턴을 적용하는 디더링 장치.
  50. 제 26 항에 있어서,
    상기 감마전압 선택수단을 통해 선택된 감마전압을 증폭하여 영상표시장치로 출력하는 증폭수단을 더 구비하는 디더링 장치.
  51. 제 26 항에 있어서,
    상기 감마전압 선택수단은 디코더로 이루어진 디더링 장치.
  52. 제 26 항에 있어서,
    상기 감마전압 생성수단은 제어신호에 따라 상기 더미 감마전압의 전압 레벨을 결정하는 디더링 장치.
KR1020080087733A 2008-09-05 2008-09-05 디더링 방법 및 장치 KR101035579B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080087733A KR101035579B1 (ko) 2008-09-05 2008-09-05 디더링 방법 및 장치
EP09251993.3A EP2161705B1 (en) 2008-09-05 2009-08-14 Dithering method and apparatus
US12/542,257 US8711172B2 (en) 2008-09-05 2009-08-17 Dithering method and apparatus
JP2009193038A JP5588641B2 (ja) 2008-09-05 2009-08-24 ディザリング方法及び装置
CN2009101720456A CN101685615B (zh) 2008-09-05 2009-09-03 抖动方法和抖动设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087733A KR101035579B1 (ko) 2008-09-05 2008-09-05 디더링 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20100028821A KR20100028821A (ko) 2010-03-15
KR101035579B1 true KR101035579B1 (ko) 2011-05-19

Family

ID=41138789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087733A KR101035579B1 (ko) 2008-09-05 2008-09-05 디더링 방법 및 장치

Country Status (5)

Country Link
US (1) US8711172B2 (ko)
EP (1) EP2161705B1 (ko)
JP (1) JP5588641B2 (ko)
KR (1) KR101035579B1 (ko)
CN (1) CN101685615B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531477B2 (en) 2010-09-07 2013-09-10 ARMSTEL Holding, LLC Devices and methods for providing an enhanced monochromatic display
US8531476B1 (en) * 2010-09-07 2013-09-10 ARMSTEL Holding, LLC Enhanced monochromatic display
KR101791865B1 (ko) * 2011-02-01 2017-11-01 삼성디스플레이 주식회사 데이터 처리 방법 및 이를 수행하는 표시 장치
EP2805319A4 (en) * 2012-01-19 2015-03-11 Microsoft Corp SIMULTANEOUS DISPLAY OF MULTIPLE CONTENT ELEMENTS
US9202423B2 (en) 2013-09-03 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd LCD device, driving method of LCD panel, and mura compensating method
CN103489420A (zh) * 2013-09-03 2014-01-01 深圳市华星光电技术有限公司 一种液晶面板驱动方法、液晶显示装置和光斑补偿方法
KR102255299B1 (ko) * 2014-11-03 2021-05-24 엘지디스플레이 주식회사 타이밍 컨트롤러, 표시장치 및 구동방법
KR20160072344A (ko) 2014-12-12 2016-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102416343B1 (ko) * 2015-09-24 2022-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102409075B1 (ko) * 2015-12-31 2022-06-17 엘지디스플레이 주식회사 표시장치 및 구동방법
KR102690986B1 (ko) 2016-03-23 2024-08-02 삼성디스플레이 주식회사 헤드 마운트 장치 및 표시 장치
KR20230143211A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030075319A (ko) * 2002-03-18 2003-09-26 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
KR20050012623A (ko) * 2003-07-26 2005-02-02 삼성전자주식회사 디더링 방법 및 디더링 장치
KR20080084466A (ko) * 2007-03-16 2008-09-19 삼성전자주식회사 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918723A (ja) 1995-06-30 1997-01-17 Dainippon Screen Mfg Co Ltd 階調数変換装置及びその方法
US6441867B1 (en) * 1999-10-22 2002-08-27 Sharp Laboratories Of America, Incorporated Bit-depth extension of digital displays using noise
TW403857B (en) * 1999-12-13 2000-09-01 Myson Technology Inc An image dithering device used in both time domain and space domain
KR100831234B1 (ko) * 2002-04-01 2008-05-22 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
KR100484182B1 (ko) * 2002-12-03 2005-04-20 삼성전자주식회사 디인터레이싱 장치 및 방법
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
KR20060019822A (ko) 2004-08-30 2006-03-06 삼성전자주식회사 표시 장치
KR101152116B1 (ko) * 2004-10-22 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 장치
KR101137856B1 (ko) * 2005-10-25 2012-04-20 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
US20080068293A1 (en) * 2006-09-19 2008-03-20 Tvia, Inc. Display Uniformity Correction Method and System
CN100594514C (zh) * 2006-10-16 2010-03-17 北京大学 一种自适应的扩展变换抖动调制水印方法
JP2008209886A (ja) * 2007-02-23 2008-09-11 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
US7721181B2 (en) * 2007-07-11 2010-05-18 Macronix International Co., Ltd. Memory and 1-bit error checking method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030075319A (ko) * 2002-03-18 2003-09-26 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
KR20050012623A (ko) * 2003-07-26 2005-02-02 삼성전자주식회사 디더링 방법 및 디더링 장치
KR100520298B1 (ko) * 2003-07-26 2005-10-13 삼성전자주식회사 디더링 방법 및 디더링 장치
KR20080084466A (ko) * 2007-03-16 2008-09-19 삼성전자주식회사 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법

Also Published As

Publication number Publication date
EP2161705A3 (en) 2010-11-10
JP2010061134A (ja) 2010-03-18
EP2161705A2 (en) 2010-03-10
KR20100028821A (ko) 2010-03-15
US20100060660A1 (en) 2010-03-11
CN101685615A (zh) 2010-03-31
US8711172B2 (en) 2014-04-29
EP2161705B1 (en) 2016-04-20
JP5588641B2 (ja) 2014-09-10
CN101685615B (zh) 2013-11-27

Similar Documents

Publication Publication Date Title
KR101035579B1 (ko) 디더링 방법 및 장치
KR100520298B1 (ko) 디더링 방법 및 디더링 장치
JP5548064B2 (ja) 表示システム及び表示デバイスドライバ
JPH0981072A (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
JPH0660179A (ja) カラー情報データの回復のための方法及び装置
KR20060041642A (ko) 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 휴대용정보 기기, 제어 프로그램 및 컴퓨터 판독가능 기록 매체
KR100457281B1 (ko) 플라즈마 디스플레이장치 및 표시방법
CN101689356A (zh) 图像处理设备、显示设备和图像处理方法及其程序
US6469708B1 (en) Image dithering device processing in both time domain and space domain
TWI495353B (zh) 影像處理中所使用的抖色系統及方法
KR19980066488A (ko) 다계조 처리장치
KR20090116166A (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리 방법 및장치
KR100420789B1 (ko) 플라즈마 디스플레이(pdp)에서의 계조 표현을 위한디더링 방법 및 그 시스템
KR101888442B1 (ko) 표시장치 및 그 영상처리방법
KR100349586B1 (ko) 시간 도메인 및 공간 도메인에서 프로세싱되는 화상디저링 장치
US20030071831A1 (en) Matrix display device with multiple line addressing
KR100414107B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
KR100484540B1 (ko) 단일 오차확산 적용에 의한 플라즈마 디스플레이패널(pdp)에서의 계조 재현 및 의사윤곽 저감 방법
KR20080066288A (ko) 영상표시장치 및 그 영상표시방법
US7333118B2 (en) Device and method for processing an image to be displayed with a reduced number of colors
KR100404821B1 (ko) 영상신호적응형 프레임 파트 조절장치 및 방법
JP2001075521A (ja) 表示装置の誤差拡散処理方法
KR100517367B1 (ko) 플라즈마 표시 패널의 오차 확산 처리 회로
KR100633065B1 (ko) 디스플레이장치
KR20000037549A (ko) 플라즈마 표시 패널의 오차 확산 처리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 9