JP2010061134A - ディザリング方法及び装置 - Google Patents

ディザリング方法及び装置 Download PDF

Info

Publication number
JP2010061134A
JP2010061134A JP2009193038A JP2009193038A JP2010061134A JP 2010061134 A JP2010061134 A JP 2010061134A JP 2009193038 A JP2009193038 A JP 2009193038A JP 2009193038 A JP2009193038 A JP 2009193038A JP 2010061134 A JP2010061134 A JP 2010061134A
Authority
JP
Japan
Prior art keywords
gamma voltage
dithering
data
input data
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009193038A
Other languages
English (en)
Other versions
JP5588641B2 (ja
Inventor
Cheon Ho Bae
チョン ホ ベ
Jun Hyoung Myoung
ジュン ヒョン ミョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2010061134A publication Critical patent/JP2010061134A/ja
Application granted granted Critical
Publication of JP5588641B2 publication Critical patent/JP5588641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • G09G3/2051Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)
  • Picture Signal Circuits (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

【課題】高い輝度を有する階調領域における飽和を防止し、全階調を表現することができるディザリング方法及び装置を提供すること。
【解決手段】本発明のディザリング方法は、入力データに対して時間的/空間的補償を行うステップと、時間的/空間的補償が行われた前記データにヘッドビットを付加してディザリングデータを生成するステップと、前記ディザリングデータに応じて該当するガンマ電圧を選択するステップと、を含むことを特徴とする。
【選択図】図4

Description

本発明は、画像出力装置に関し、特に、高階調の画像入力データの階調(gray level)を減少させることなく画像を表示することができる画像出力装置のディザリング(dithering)方法及び装置に関する。
画像出力装置は、CRT(Cathode−Ray Tube)、LCD(Liquid Crystal Display)、PDP(Plasma Display Panel)、モバイル表示装置などの多様な種類で開発されている。画像を出力する一般的な方法は、実際の映像をデジタル化した信号に変換する過程と、画像処理を行う過程と、処理されたビデオ信号を画像出力装置を介して表示する過程とを含むことができる。この一連の過程において、画像出力装置は、実際の映像に最大限に近づけた画面を出力しなければならない。すなわち、実際の映像をデジタル化する過程においては、データの損失を最小限にとどめる必要があり、画像処理された映像も、データの損失量を最小化しなければならない。実際の映像をデジタル化する過程においては、サンプリング、量子化、標準化などの一連の過程を経ることになり、これらの過程における信号処理の一つの目標は、デジタルデータが実際の映像に最も近づくようにデータの損失を最小限にとどめることである。
画像出力装置は、処理された画像を肉眼で識別できるように表示する装置であるが、これには一定の限界がある。つまり、画像出力装置は、表現可能な階調数に制限がある。例えば、各々のR、G、Bビデオ信号が8ビットからなる場合、1つのビデオ信号は、2個の階調を表現することができ、R、G、B信号が合成されて表現可能な色は、2×2×2であって224個の色を表現することができる。しかし、画像出力装置が8ビットのビデオ信号を6ビットの信号として出力する必要がある場合、各ビデオ信号当たり2−2個の階調を表現することができず、224−218個の色を表現できなくなる。このため、元のビデオ信号に比べて少ない階調数を表現する画像出力装置では、実際の映像に最も近い画面を具現するために、ディザリング技術を採用している。
1つの画像をなす各々のピクセルは、R、G、Bからなる3つのサブピクセルで構成されるが、これらサブピクセルの各々にはビデオ信号が印加される。仮に、各々のサブピクセルに印加されるビデオ信号の階調数が少なくなると、画面の境界部分で明確な輪郭線が生じる偽輪郭線(false contour line)が発生したり、表面に明帯または暗帯が生じるマッハ現象(Mach’s phenomenon)が発生する。
このような偽輪郭線やマッハ現象は、実際の映像にはない明確な輪郭線を発生させるため、画質を低下させる原因になる。これにより、偽輪郭線やマッハ現象を発生させないために、データに人為的にノイズを入力したり、画像の境界部分のピクセルにノイズを入力することにより、明確な輪郭線を滑らかに処理する方法があるが、これを「ディザリング」という。一般的に、ビデオソースのデータ幅(bit width)が画像出力装置のデータ幅より大きい場合、次のような2つの方式を用いることができる。
その一つは、トランケーション(truncation)方法である。
トランケーション方法は、ピクセルに印加されるビデオ信号の下位2ビットを単に除去する技術である。例えば、ビデオ信号が8ビットの場合、下位2ビットを除く6ビットを出力信号として出力する。この6ビットの信号をピクセルに印加して画面を構成すると、1つのサブピクセルの階調数が2個になるので、画像の境界部分が鮮明になる。
図1は、トランケーション方法を示す真理値表である。図1のように、入力データが8ビットの場合、これを6ビットで表現する過程において、10進数0、1、2、3は、区別なく0として出力され、画像出力装置に現れる画像は、実際の映像とは異なり、偽輪郭線を有することになる。
もう一つは、時間的/空間的補償法である。
時間的/空間的補償法は、入力データが8ビットで、かつ、出力データが6ビットの場合、除去される下位2ビットを参照して、これを各々のフレームに反映する時間的効果と、補償されるライン及びピクセルの位置を判断して下位2ビットを反映する空間的効果とを適用する技術である。つまり、出力は6ビットであるが、8ビットに近い表現が可能な方式である。下位2ビットの反映は、各々のフレームに位置するライン及びピクセルに下位2ビットに対する重み(weight)を付与することである。
下記表1は、下位2ビットに応じた時間的/空間的補償法を示す表である。
Figure 2010061134
上記表1に示すように、1つのピクセルに対して、各々のフレーム(第1ないし第4フレーム)は、下位2ビットの値に応じて、入力データのビットから下位2ビットを除く上位6ビットに重み1(100)が加算されたり、上位6ビットがそのまま出力されたりする。
切捨てられる下位2ビットの値が「11」であり、この値が4つのフレームの間にそのまま維持されると、出力は、「3(下位2ビットの値11)×4(フレームの数)=12」という値を失うことになる。これを補償する方法として、第1、第3及び第4フレームでは、該当するピクセルの上位6ビットにそれぞれ1(100)を加算し、第2フレームでは、同一ピクセルの上位6ビットをそのまま出力することがある。この補償が行われると、「4(100)×3(+1が加算されるフレームの数)=12」の値が補償され、4つのフレームの間において損失値と補償値とが常に等しくなる。
例をさらに挙げれば、切捨てられる下位2ビットの値が「10」の場合、4つのフレームの間における損失値は、「2(下位2ビットの値10)×4(フレームの数)=8」になる。これを補償する方法として、第1及び第3フレームでは、該当するピクセルの上位6ビットに1(100)を加算し、第2及び第4フレームでは、同一ピクセルの上位6ビットをそのまま出力することがある。この補償が行われると、「4(100)×2(+1が加算されるフレームの数)=8」の値が補償され、4つのフレームの間において損失値と補償値とが常に等しくなる。
このような時間的/空間的補償法において、重み1が加算されるフレームの位置には制限がない。例えば、切捨てられる下位2ビットの値が「11」の場合、連続する4つのフレームのうち、3つのフレームのピクセルに重み付けを行えばよい。切捨てられる下位2ビットの値が「10」の場合、連続する4つのフレームのうち、2つのフレームのピクセルに重み付けを行えばよい。
しかし、このような従来技術に係る時間的/空間的補償法では、次のような問題が発生する。
図2は、入力ビデオ信号が8ビットの場合における、従来技術に係る時間的/空間的補償法を示す真理値表であり、図3は、従来技術に係る時間的/空間的補償法に従って出力を0から100の範囲に標準化した際の出力特性グラフを示す図である。
図2のように、入力ビデオ信号8ビットのうち、10進数252以上の階調に対して時間的補償を行うと、オーバーフロー(overflow)が発生する。このため、時間的/空間的補償法が適用された場合でも補償を行うことはできない。この場合、図3のように、入力の変化にかかわらず、入力データの上位階調部分において階調の飽和(saturation)が発生する。このように、従来技術に係る時間的/空間的補償法を適用してディザリングを行う場合、高輝度部分を安定的に表現できないという問題が発生する。
関連する技術としては、例えば、韓国公開特許第10−2006−0019822号公報(特許文献1)に記載されたものがある。
韓国公開特許第10−2006−0019822号公報
そこで、本発明は、従来技術の問題を解決するためになされたものであって、その目的は、高い輝度を有する階調領域における飽和を防止し、全階調を表現することができるディザリング方法を提供することにある。
また、本発明の他の目的は、高い輝度を有する階調領域における飽和を防止し、全階調を表現することができるディザリング装置を提供することにある。
上記の目的を達成するための一形態に係る本発明は、入力データに対して時間的/空間的補償を行うステップと、時間的/空間的補償が行われた前記データにヘッドビットを付加してディザリングデータを生成するステップと、前記ディザリングデータに応じて該当するガンマ電圧を選択するステップと、を含むディザリング方法を提供する。
また、上記の目的を達成するための他の形態に係る本発明は、入力データの階調に応じて時間的/空間的補償を行い、当該時間的/空間的補償が行われたデータにヘッドビットを付加してディザリングデータを出力する補償手段と、複数のメインガンマ電圧及びダミーガンマ電圧を生成するガンマ電圧生成手段と、前記ディザリングデータに応じて、前記メインガンマ電圧または前記ダミーガンマ電圧を選択するガンマ電圧選択手段と、を備えるディザリング装置を提供する。
上記の構成を備える本発明によれば、時間的/空間的補償が行われたデータにヘッドビットを付加してディザリングデータを生成し、また、メインガンマ電圧のほか、さらにダミーガンマ電圧を付加してディザリングデータをマッピングするとき、特定の階調から、ヘッドビットを用いてメインガンマ電圧またはダミーガンマ電圧を選択させることにより、従来技術で発生していた階調の飽和問題を解決することができ、これにより、より良い画質を得ることができる。
トランケーション方法を示す真理値表である。 従来技術に係る時間的/空間的補償法を示す真理値表である。 従来技術に係る時間的/空間的補償法によるデータ出力特性グラフである。 本発明の実施形態に係るディザリング方法を説明するためのフローチャートである。 Rデータチャネルのディザマトリクスの形態を示す図である。 Gデータチャネルのディザマトリクスの形態を示す図である。 Bデータチャネルのディザマトリクスの形態を示す図である。 図4に示すディザリング方法を具体的に説明するためのフローチャートである。 図8に示すディザリング方法においてガンマ電圧の選択方法を示す概念図である。 本発明の実施形態に係る時間的/空間的補償法によるデータ出力特性グラフである。 本発明の実施形態に係るディザリング装置の構成図である。
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術思想を容易に実施できる程度に詳細に説明するため、本発明の好ましい実施形態を添付図面を参照して説明する。また、明細書において「N」、「K」、「M」と表記された変数は、すべて自然数である。また、明細書全体にわたって同じ図面符号(または、参照符号)を付した部分は、同じ要素を表す。
<実施形態>
図4は、本発明の実施形態に係るディザリング方法を説明するためのフローチャートである。
図4を参照すると、まず、入力データの階調に応じて、入力データの上位ビットに対してディザマトリクス(dither matrix)を適用して時間的/空間的補償を行う(S40)。
時間的/空間的補償法は、4つのフレームの間に時間平均化(time−averaging)方式で行われる。
図1で説明したように、トランケーション方法では、下位2ビットのデータが2進数「10」の場合、4つのフレームの間、「10進数2(データ)×4(フレームの数)=8」という値だけデータを失う。しかし、図2に示すような時間的補償法では、4つのフレームのうち、2つのフレームにおいて、上位6ビットに対して補償が行われるため、「4(補償)×2(フレームの数)=8」という値だけ補償を行うことができる。つまり、8ビットのデータを6ビットのデータに変換する場合、消滅する階調を完壁に復元させることができる。
理論的には、時間的補償法により、階調の損失なく全階調を表現することは可能であるが、実質的に不要なディザノイズ(dither noise)が発生して画質の劣化が生じ得る。そのため、この問題を克服するために、空間的補償が行われる。
空間的補償は、2次元画像処理を行うとき、3×3または5×5のウィンドウマトリクス(window matrix)を適用するのと同様に、ディザマトリクスを適用する。ディザマトリクスの大きさ及びパターン(重み)に応じて画質が異なるため、ディザマトリクスの大きさ及びパターンも重要な部分である。したがって、最適な大きさ及びパターンを提示することが重要である。
図5ないし図7に示すように、本発明の実施形態では、4×4形態のディザマトリクスを適用する。
図5に示すディザマトリクスは、基本形であって、ピクセル(R、G、B)データチャネルのうち、Rデータチャネルに適用される。Gデータチャネル及びBデータチャネルにも適用可能であるが、R、G、Bデータチャネル毎に異なるように適用することが、画質の面でより良い結果を得ることができる。
図6に示すディザマトリクスは、図5に示す基本形のディザマトリクスを垂直ミラーリング(vertical mirroring)または水平ミラーリング(horizontal mirroring)したパターンであって、Gデータチャネルに適用することが、画質の面でより良い結果を得ることができるので好適である。
図7に示すディザマトリクスは、図6に示すGデータチャネル用のディザマトリクスをフレーム反転(frame inversion)したパターンであって、Bデータチャネルに適用することが好ましい。
次に、時間的/空間的補償が行われたデータにヘッドビット(head bit)を付加してディザリングデータを生成する(S50)。ヘッドビットは、ディザリングデータの最上位ビットとなる。また、ヘッドビットは、入力データの階調に応じて2進数「0」または「1」となり得る。
例えば、入力データが8ビットで、かつ、上位ビットが6ビットであるとき、入力データの階調が248階調より小さいか等しい場合、時間的/空間的補償が行われたデータ、すなわち、上位6ビットのデータに、ヘッドビットとして同一の2進数「0」を付加する。また、248階調より大きい場合、入力データの階調に応じて、時間的/空間的補償が行われたデータに、ヘッドビットとして2進数「0」または「1」を付加する。また、入力データの階調が252階調に該当する場合、ヘッドビットとして2進数「1」を付加し、255階調に該当する場合、ヘッドビットとして2進数「0」を付加する。
次に、ディザリングデータに応じて、該当するガンマ電圧を選択する(S60)。このとき、ガンマ電圧は、複数のメインガンマ電圧または少なくとも1つ以上のダミーガンマ電圧を含む。
メインガンマ電圧の数は、入力データの上位Kビットに応じて決定される。すなわち、メインガンマ電圧は、2個となる。例えば、Kが6の場合、メインガンマ電圧は、2番目から2番目までの合計64個となる。このとき、メインガンマ電圧は、2番目から2番目の順に高い電圧レベルを有する。つまり、2番目のメインガンマ電圧が最小値となり、2番目のメインガンマ電圧が最大値となる。ダミーガンマ電圧は、2番目から2番目のメインガンマ電圧と異なる電圧レベルを有し、2番目から2番目のメインガンマ電圧の間の電圧レベルを有することができる。好ましくは、2−1番目のメインガンマ電圧と2番目のメインガンマ電圧との間の電圧レベルを有する。
ステップS60において、ダミーガンマ電圧が2−1番目のメインガンマ電圧と2番目のメインガンマ電圧との間の電圧レベルを有する場合、ガンマ電圧を選択する方法について説明する。
例えば、入力データの階調が指定された基準階調より小さいか等しい場合、ディザリングデータに応じて、2番目のメインガンマ電圧から2−1番目のメインガンマ電圧のうちのいずれか1つを選択する。好ましくは、ディザリングデータからヘッドビットを除く残りのビットに応じて、2番目のメインガンマ電圧から2−1番目のメインガンマ電圧のうちのいずれか1つを選択する。また、入力データの階調が指定された基準階調より大きい場合、ディザリングデータに応じて、2−1番目のメインガンマ電圧、ダミーガンマ電圧及び2番目のメインガンマ電圧のうちのいずれか1つを選択する。
他の例として、入力データがNビットで、かつ、入力データの階調が2番目の階調の場合、メインガンマ電圧のうち、最大電圧レベルを有する2番目のメインガンマ電圧を選択する。また、入力データの階調が2−7番目の階調の場合、2−1番目のメインガンマ電圧を選択する。また、入力データの階調が2−3番目の階調の場合、ダミーガンマ電圧を選択する。さらに、入力データの階調が2−3番目から2番目の間に存在する場合、ディザリングデータのヘッドビットに応じて、ダミーガンマ電圧または2番目のメインガンマ電圧を選択する。また、入力データの階調が2−7番目から2−3番目の間に存在する場合、ヘッドビットを含むディザリングデータに応じて、2−1番目のメインガンマ電圧またはダミーガンマ電圧を選択する。
図8及び図9を結び付けて、上記で説明したステップS50及びステップS60の過程について説明する。
本発明の実施形態では、入力データ、すなわち、入力ビデオ信号がNビットの場合、これをN−Mビットの信号で全階調を表現する。入力ビデオ信号は、8ビットまたは10ビットであり得る。本発明の実施形態において、好ましくは、入力ビデオ信号は8ビットである。
図8及び図9を参照すると、まず、入力データを受信して階調を分析・比較する(S81)。
ステップS82、S83において、入力データの階調が指定された基準階調、例えば、248階調より小さいか等しい場合、入力データの上位6ビットに対して時間的/空間的補償を行った後(または、同時)にヘッドビットを付加し、ヘッドビットは、1ビット(1’)で2進数「0」(b0)になる。
ステップS91、S92において、入力データの階調が248階調より大きく、かつ、252階調より小さい場合、入力データの上位6ビットに対して時間的/空間的補償を行った後(または、同時)にヘッドビットを付加し、ヘッドビットは、1ビット(1’)で2進数「1」(b1)または「0」(b0)になる。
ステップS101、S102において、入力データの階調が252階調と等しい場合、すなわち、入力データの階調が252の場合、入力データの上位6ビットに対して時間的/空間的補償を行った後(または、同時)にヘッドビットを付加し、ヘッドビットは、1ビット(1’)で2進数「1」(b1)になる。
ステップS111、S112において、入力データの階調が252階調より大きく、かつ、255階調より小さい場合、すなわち、253、254階調の場合、入力データの上位6ビットに対して時間的/空間的補償を行った後(または、同時)にヘッドビットを付加し、ヘッドビットは、1ビット(1’)で2進数「1」(b1)または「0」(b0)になる。
ステップS121において、入力データの階調が255階調と等しい場合、すなわち、入力データの階調が255の場合、入力データの上位6ビットに対して時間的/空間的補償を行った後(または、同時)にヘッドビットを付加し、ヘッドビットは、1ビット(1’)で2進数「0」(b0)になる。
ステップS83及びS92で行われる時間的補償は、下位2ビットに応じて、上位6ビットに重みを加算する方式で行われる。しかし、ステップS102、S112、S121では、オーバーフローを防止するために、下位2ビットに関係なく、上位6ビットをそのままバイパス(bypass)させる。すなわち、時間的補償時、下位2ビットに関係なく、上位6ビットに対する重みは、整数「0」になる。また、時間的/空間的補償が行われた後、ディザリングデータからヘッドビットを除くビットが同一である階調を識別するために、ヘッドビットを異なるように適用する。
ステップS83、S92、S102、S112、S121で行われる時間的/空間的補償のために指定されたフレームは4つであり得る。選択されたフレーム内に時間的/空間的補償が行われるディザマトリクスを選択する。図5ないし図7に示すように、該当するピクセル(R、G、B)のデータチャネルのディザマトリクスを適用する。このとき、入力データが補償位置(compensation position)に該当すると、時間的/空間的補償が行われたデータは、上位6ビットに整数「1」を加算した値になり、非補償位置(non−compensation position)に該当すると、時間的/空間的補償が行われたデータは、上位6ビットに整数「0」を加算した値になる。
上述のように、ステップS83、S92、S102、S112、S121において、時間的/空間的補償が行われたデータには、ヘッドビットが付加される。ヘッドビットは、時間的/空間的補償の過程で付加可能である。入力データの階調が248の場合、時間的/空間的補償が行われたデータに、ヘッドビットとして2進数「0」を付加し、入力データの階調が252の場合、ヘッドビットとして2進数「1」を付加し、入力データの階調が255の場合、ヘッドビットとして2進数「0」を付加する。すなわち、入力データの階調が248の場合、ディザリングデータは「0111110」になり、252の場合は「1111111」になり、255の場合は「0111111」になる。入力データの階調が248、252、255階調を除く248から255階調の間に存在する階調のディザリングデータには、ヘッドビットとして2進数「0」または「1」を適宜付加する。
時間的/空間的補償が行われた後、ステップS84において、入力データの階調が248階調より小さいか等しい場合(0〜248階調の場合)、ディザリングデータに応じて、2番目のメインガンマ電圧(V1)から2−1番目のメインガンマ電圧(V63)のうちのいずれか1つの該当するガンマ電圧を選択する。
ステップS93において、入力データの階調が248階調より大きく、かつ、252階調より小さい場合(249、250、251階調の場合)、ディザリングデータに応じて、2−1番目のメインガンマ電圧(V63)またはダミーガンマ電圧(V63.5)を選択する。
ステップS103において、入力データの階調が252階調と等しい場合、ダミーガンマ電圧(V63.5)を選択する。
ステップS113において、入力データの階調が252より大きく、かつ、255階調より小さい場合(253、254階調の場合)、ヘッドビットに応じて、ダミーガンマ電圧(V63.5)または2番目のメインガンマ電圧(V64)を選択する。
ステップS122において、入力データの階調が255と等しい場合、2番目のメインガンマ電圧(V64)を選択する。
次に、入力データに応じて選択されたガンマ電圧は、増幅されて、画像表示装置に出力される。
図10は、本発明の実施形態に従ってディザリングを行い、出力を0から100までの範囲に標準化した際の出力特性グラフである。図10をみると、本発明の実施形態を適用する場合、高い輝度を有する階調領域において飽和が発生しないことが分かる。
図11は、本発明の実施形態に係るディザリング方法を具現するためのディザリング装置の構成図である。
図11に示すように、本発明の実施形態に係るディザリング装置は、入力データの階調に応じて時間的/空間的補償を行い、時間的/空間的補償が行われたデータにヘッドビットを付加してディザリングデータを出力する補償手段110と、複数のメインガンマ電圧及びダミーガンマ電圧を生成するガンマ電圧生成手段120と、ディザリングデータに応じて、メインガンマ電圧またはダミーガンマ電圧を選択するガンマ電圧選択手段130とを備える。また、本発明に係るディザリング装置は、ガンマ電圧選択手段130によって選択されたガンマ電圧を増幅して画像表示装置に出力する増幅手段140をさらに備えることができる。
補償手段110は、入力データの階調と指定された基準階調とを比較する比較部111と、入力データに対してディザマトリクスを適用して時間的/空間的補償を行うディザマトリクス適用部112と、比較部111の制御信号に応じて、時間的/空間的補償が行われたデータにヘッドビットを付加するヘッドビット付加部113とを備える。
比較部111は、入力データの階調と指定された基準階調とを比較して、その結果に対応する制御信号を出力する。入力データの階調が基準階調より小さいか等しい場合と、入力データの階調が基準階調より大きい場合とに、それぞれ対応する制御信号を出力する。例えば、比較部111は、入力データが8ビットで、かつ、上位ビットが6ビットの場合、入力されるビデオ信号の階調が、248階調以下なのか、248階調を超えるのかを判断する。
ディザマトリクス適用部112は、比較部111から出力される入力データに対してディザマトリクスを用いて時間的/空間的補償を行う。時間的補償時、オーバーフローが発生する入力データの上位ビットに対しては、下位ビットに関係なくバイパスさせて補償し、それ以外の上位ビットに対しては、下位ビットに応じて重みを加算して補償する。
ヘッドビット付加部113は、比較部111の制御信号に応じて、ディザマトリクス適用部112によって時間的/空間的補償が行われたデータにヘッドビットを付加してディザリングデータを生成する。このとき、ヘッドビットは、ディザリングデータの最上位ビットとなる。例えば、ヘッドビットは、入力データの階調が基準階調より小さいか等しい場合、2進数「0」を付加し、それ以外(基準階調より大きい場合)は、2進数「0」または「1」を付加する。
ガンマ電圧生成手段120は、複数のメインガンマ電圧及びダミーガンマ電圧を生成する。ダミーガンマ電圧は、複数のメインガンマ電圧の間で互いに異なる電圧レベルを有する。ダミーガンマ電圧の電圧レベルは、制御信号V_CONに応じて適宜選択可能である。また、ダミーガンマ電圧は、複数のメインガンマ電圧の間で1つまたは複数個存在し得る。例えば、ガンマ電圧生成手段120は、入力データが8ビットで、かつ、入力データの上位ビットが6ビットの場合、2個のメインガンマ電圧及び1つのダミーガンマ電圧を生成する。このとき、メインガンマ電圧は、2番目から2番目の順に高い電圧レベルを有する。ダミーガンマ電圧は、2−1番目から2番目のメインガンマ電圧の間の電圧レベルを有する。
ガンマ電圧選択手段130は、デコーダからなり、補償手段110を介して出力されたディザリングデータと、ガンマ電圧生成手段120から出力されたメインガンマ電圧(V1〜V64)及びダミーガンマ電圧(V63.5)とをマッピングさせる。すなわち、ディザリングデータに応じて、メインガンマ電圧(V1〜V64)及びダミーガンマ電圧(V63.5)のうちのいずれか1つのガンマ電圧を選択して出力する。
ガンマ電圧選択手段130は、入力データの階調が指定された基準階調より小さいか等しい場合、時間的/空間的補償が行われた上位ビットに応じて、2番目(V1)から2−1番目のメインガンマ電圧(V63)のうちのいずれか1つを選択し、それ以外の場合は、ヘッドビットに応じて、2−1番目のメインガンマ電圧(V63)、ダミーガンマ電圧(V63.5)及び2番目のメインガンマ電圧(V64)のうちのいずれか1つを選択する。
ガンマ電圧選択手段130は、入力データの階調が2番目の階調(255)の場合、2番目のメインガンマ電圧(V64)を選択する。また、入力データの階調が2−7番目の階調(248)の場合、2−1番目のメインガンマ電圧(V63)を選択する。また、入力データの階調が2−3番目の階調(252)の場合、ダミーガンマ電圧(V63.5)を選択する。また、入力データの階調が2−7番目(248)から2−3番目の階調(252)の間に存在する階調の場合、ディザリングデータに応じて、2−1番目のメインガンマ電圧(V63)またはダミーガンマ電圧(V63.5)を選択する。
また、入力データの階調が2−3番目(252)から2番目の階調(255)の間に存在する階調の場合、ヘッドビットに応じて、ダミーガンマ電圧(V63.5)または2番目のメインガンマ電圧(V64)を選択する。好ましくは、ヘッドビットが2進数「0」の場合、2番目のメインガンマ電圧(V64)を選択する。また、ヘッドビットが2進数「1」の場合、ダミーガンマ電圧(V63.5)を選択する。
以上で説明したように、本発明の技術思想は、好ましい実施形態で具体的に記述されたが、上記の実施形態は、それを説明するためのものであって、それを制限するためのものではないことに留意しなければならない。このように、この技術分野における通常の専門家であれば、本発明の技術思想の範囲内で多様な実施形態が可能であることを理解することができる。
110 補償手段
111 比較部
112 ディザマトリクス適用部
113 ヘッドビット付加部
120 ガンマ電圧生成手段
130 ガンマ電圧選択手段
140 増幅手段

Claims (33)

  1. 入力データに対して時間的/空間的補償を行う補償ステップと、
    時間的/空間的補償が行われた前記データにヘッドビットを付加してディザリングデータを生成するディザリングデータ生成ステップと、
    前記ディザリングデータに応じて該当するガンマ電圧を選択するガンマ電圧選択ステップと、
    を含むことを特徴とするディザリング方法。
  2. 前記補償ステップにおいて、時間的補償時、オーバーフローが発生する前記入力データの上位ビットに対しては、下位ビットに関係なくバイパスさせて補償し、それ以外の上位ビットに対しては、下位ビットに応じて重みを加算して補償することを特徴とする請求項1に記載のディザリング方法。
  3. 前記ヘッドビットは、前記ディザリングデータの最上位ビットとなることを特徴とする請求項2に記載のディザリング方法。
  4. 前記ヘッドビットは、
    前記入力データの階調が指定された基準階調より小さいか等しい場合、2進数「0」を付加し、
    それ以外の場合は、2進数「0」または「1」を付加することを特徴とする請求項3に記載のディザリング方法。
  5. 前記ガンマ電圧は、複数のメインガンマ電圧及び該メインガンマ電圧と異なる電圧レベルを有する複数のダミーガンマ電圧を含むことを特徴とする請求項1に記載のディザリング方法。
  6. 前記入力データがNビット(Nは自然数)で、かつ、上位ビットがKビット(Kは自然数)の場合、
    前記メインガンマ電圧は、2個であって、2番目から2番目の順に高い電圧レベルを有し、
    前記ダミーガンマ電圧は、2−1番目から2番目のメインガンマ電圧の間の電圧レベルを有することを特徴とする請求項5に記載のディザリング方法。
  7. 前記ガンマ電圧選択ステップでは、
    前記入力データの階調が指定された基準階調より小さいか等しい場合、前記ディザリングデータに応じて、2番目から2−1番目のメインガンマ電圧のうちのいずれか1つを選択し、
    それ以外の場合は、2−1番目のメインガンマ電圧、前記ダミーガンマ電圧及び2番目のメインガンマ電圧のうちのいずれか1つを選択することを特徴とする請求項6に記載のディザリング方法。
  8. 前記入力データの階調が2番目の階調の場合、2番目のメインガンマ電圧を選択することを特徴とする請求項6に記載のディザリング方法。
  9. 前記入力データの階調が2−7番目の階調の場合、2−1番目のメインガンマ電圧を選択することを特徴とする請求項6に記載のディザリング方法。
  10. 前記入力データの階調が2−3番目の階調の場合、前記ダミーガンマ電圧を選択することを特徴とする請求項6に記載のディザリング方法。
  11. 前記入力データの階調が2−7番目から2−3番目の階調の間に存在する階調の場合、前記ディザリングデータに応じて、2−1番目のメインガンマ電圧またはダミーガンマ電圧を選択することを特徴とする請求項6に記載のディザリング方法。
  12. 前記入力データの階調が2−3番目から2番目の階調の間に存在する階調の場合、前記ヘッドビットに応じて、ダミーガンマ電圧または2番目のメインガンマ電圧を選択し、
    前記ヘッドビットが2進数「0」の場合、2番目のメインガンマ電圧を選択し、
    前記ヘッドビットが2進数「1」の場合、ダミーガンマ電圧を選択することを特徴とする請求項6に記載のディザリング方法。
  13. 前記補償ステップは、ピクセルデータチャネル毎に異なるパターンを適用する4×4形態のディザマトリクスを適用して行われることを特徴とする請求項1に記載のディザリング方法。
  14. 前記ピクセルデータチャネルがRデータチャネルの場合、基本形を適用し、
    前記ピクセルデータチャネルがGデータチャネルの場合、前記基本形を垂直ミラーリングまたは水平ミラーリングしたパターンを適用し、
    前記ピクセルデータチャネルがBデータチャネルの場合、前記Gデータチャネルに適用されたパターンをフレーム反転したパターンを適用することを特徴とする請求項13に記載のディザリング方法。
  15. 前記ガンマ電圧選択ステップの後、
    選択されたガンマ電圧を増幅するステップをさらに含むことを特徴とする請求項1に記載のディザリング方法。
  16. 入力データの階調に応じて時間的/空間的補償を行い、当該時間的/空間的補償が行われたデータにヘッドビットを付加してディザリングデータを出力する補償手段と、
    複数のメインガンマ電圧、及び、ダミーガンマ電圧を生成するガンマ電圧生成手段と、
    前記ディザリングデータに応じて、前記メインガンマ電圧または前記ダミーガンマ電圧を選択するガンマ電圧選択手段と、
    を備えることを特徴とするディザリング装置。
  17. 前記補償手段は、
    前記入力データの階調と指定された基準階調とを比較する比較部と、
    前記入力データに対してディザマトリクスを適用して時間的/空間的補償を行うディザマトリクス適用部と、
    前記比較部の制御信号に応じて、時間的/空間的補償が行われたデータにヘッドビットを付加するヘッドビット付加部と、
    を備えることを特徴とする請求項16に記載のディザリング装置。
  18. 前記ディザマトリクス適用部は、時間的補償時、オーバーフローが発生する前記入力データの上位ビットに対しては、下位ビットに関係なくバイパスさせて補償し、それ以外の上位ビットに対しては、下位ビットに応じて重みを加算して補償することを特徴とする請求項17に記載のディザリング装置。
  19. 前記ヘッドビットは、前記ディザリングデータの最上位ビットとなることを特徴とする請求項18に記載のディザリング装置。
  20. 前記ヘッドビットは、前記入力データの階調が指定された基準階調より小さいか等しい場合、2進数「0」を付加し、それ以外は、2進数「0」または「1」を付加することを特徴とする請求項19に記載のディザリング装置。
  21. 前記ガンマ電圧生成手段は、複数のメインガンマ電圧及び該メインガンマ電圧と異なる電圧レベルを有する複数のダミーガンマ電圧を生成することを特徴とする請求項18に記載のディザリング装置。
  22. 前記ガンマ電圧生成手段は、前記入力データがNビット(Nは自然数)で、かつ、前記入力データの上位ビットがKビット(Kは自然数)の場合、2個のメインガンマ電圧及び1つのダミーガンマ電圧を生成し、
    前記メインガンマ電圧は、2番目から2番目の順に高い電圧レベルを有し、前記ダミーガンマ電圧は、2−1番目から2番目のメインガンマ電圧の間の電圧レベルを有することを特徴とする請求項21に記載のディザリング装置。
  23. 前記ガンマ電圧選択手段は、
    前記入力データの階調が指定された基準階調より小さいか等しい場合、前記ディザリングデータに応じて、2番目から2−1番目のメインガンマ電圧のうちのいずれか1つを選択し、
    それ以外の場合は、2−1番目のメインガンマ電圧、前記ダミーガンマ電圧及び2番目のメインガンマ電圧のうちのいずれか1つを選択することを特徴とする請求項22に記載のディザリング装置。
  24. 前記ガンマ電圧選択手段は、前記入力データの階調が2番目の階調の場合、2番目のメインガンマ電圧を選択することを特徴とする請求項22に記載のディザリング装置。
  25. 前記ガンマ電圧選択手段は、前記入力データの階調が2−7番目の階調の場合、2−1番目のメインガンマ電圧を選択することを特徴とする請求項22に記載のディザリング装置。
  26. 前記ガンマ電圧選択手段は、前記入力データの階調が2−3番目の階調の場合、前記ダミーガンマ電圧を選択することを特徴とする請求項22に記載のディザリング装置。
  27. 前記ガンマ電圧選択手段は、前記入力データの階調が2−7番目から2−3番目の階調の間に存在する階調の場合、前記ディザリングデータに応じて、2−1番目のメインガンマ電圧または前記ダミーガンマ電圧を選択することを特徴とする請求項22に記載のディザリング装置。
  28. 前記ガンマ電圧選択手段は、
    前記入力データの階調が2−3番目から2番目の階調の間に存在する階調の場合、前記ヘッドビットに応じて、前記ダミーガンマ電圧または2番目のメインガンマ電圧を選択し、
    前記ヘッドビットが2進数「0」の場合、2番目のメインガンマ電圧を選択し、
    前記ヘッドビットが2進数「1」の場合、前記ダミーガンマ電圧を選択することを特徴とする請求項22に記載のディザリング装置。
  29. 前記ディザマトリクスは、4×4形態を有することを特徴とする請求項16に記載のディザリング装置。
  30. 前記ディザマトリクスは、ピクセルデータチャネル毎に異なるパターンを適用することを特徴とする請求項29に記載のディザリング装置。
  31. 前記ピクセルデータチャネルがRデータチャネルの場合、基本形を適用し、
    前記ピクセルデータチャネルがGデータチャネルの場合、前記基本形を垂直ミラーリングまたは水平ミラーリングしたパターンを適用し、
    前記ピクセルデータチャネルがBデータチャネルの場合、前記Gデータチャネルに適用されたパターンをフレーム反転したパターンを適用することを特徴とする請求項30に記載のディザリング装置。
  32. 前記ガンマ電圧選択手段によって選択されたガンマ電圧を増幅して画像表示装置に出力する増幅手段をさらに備えることを特徴とする請求項16に記載のディザリング装置。
  33. 前記ガンマ電圧選択手段は、デコーダからなり、
    前記ガンマ電圧生成手段は、制御信号に応じて、前記ダミーガンマ電圧の電圧レベルを決定することを特徴とする請求項16に記載のディザリング装置。
JP2009193038A 2008-09-05 2009-08-24 ディザリング方法及び装置 Active JP5588641B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0087733 2008-09-05
KR1020080087733A KR101035579B1 (ko) 2008-09-05 2008-09-05 디더링 방법 및 장치

Publications (2)

Publication Number Publication Date
JP2010061134A true JP2010061134A (ja) 2010-03-18
JP5588641B2 JP5588641B2 (ja) 2014-09-10

Family

ID=41138789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193038A Active JP5588641B2 (ja) 2008-09-05 2009-08-24 ディザリング方法及び装置

Country Status (5)

Country Link
US (1) US8711172B2 (ja)
EP (1) EP2161705B1 (ja)
JP (1) JP5588641B2 (ja)
KR (1) KR101035579B1 (ja)
CN (1) CN101685615B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531477B2 (en) 2010-09-07 2013-09-10 ARMSTEL Holding, LLC Devices and methods for providing an enhanced monochromatic display
US8531476B1 (en) * 2010-09-07 2013-09-10 ARMSTEL Holding, LLC Enhanced monochromatic display
KR101791865B1 (ko) * 2011-02-01 2017-11-01 삼성디스플레이 주식회사 데이터 처리 방법 및 이를 수행하는 표시 장치
JP2015510610A (ja) * 2012-01-19 2015-04-09 マイクロソフト コーポレーション マルチプル・コンテンツ・アイテムの同時の表示
US9202423B2 (en) 2013-09-03 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd LCD device, driving method of LCD panel, and mura compensating method
CN103489420A (zh) * 2013-09-03 2014-01-01 深圳市华星光电技术有限公司 一种液晶面板驱动方法、液晶显示装置和光斑补偿方法
KR102255299B1 (ko) * 2014-11-03 2021-05-24 엘지디스플레이 주식회사 타이밍 컨트롤러, 표시장치 및 구동방법
KR20160072344A (ko) 2014-12-12 2016-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102416343B1 (ko) * 2015-09-24 2022-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102409075B1 (ko) * 2015-12-31 2022-06-17 엘지디스플레이 주식회사 표시장치 및 구동방법
KR20170110771A (ko) 2016-03-23 2017-10-12 삼성디스플레이 주식회사 헤드 마운트 장치 및 표시 장치
KR20230143211A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918723A (ja) * 1995-06-30 1997-01-17 Dainippon Screen Mfg Co Ltd 階調数変換装置及びその方法
JP2003302955A (ja) * 2002-04-01 2003-10-24 Samsung Electronics Co Ltd フレームレート制御方法及びそのための液晶表示装置
US20050021579A1 (en) * 2003-07-26 2005-01-27 Cheon-Ho Bae Method and apparatus for performing dithering

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441867B1 (en) * 1999-10-22 2002-08-27 Sharp Laboratories Of America, Incorporated Bit-depth extension of digital displays using noise
TW403857B (en) * 1999-12-13 2000-09-01 Myson Technology Inc An image dithering device used in both time domain and space domain
KR100848093B1 (ko) * 2002-03-18 2008-07-24 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
KR100484182B1 (ko) * 2002-12-03 2005-04-20 삼성전자주식회사 디인터레이싱 장치 및 방법
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
KR20060019822A (ko) 2004-08-30 2006-03-06 삼성전자주식회사 표시 장치
KR101152116B1 (ko) * 2004-10-22 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 장치
KR101137856B1 (ko) * 2005-10-25 2012-04-20 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
US20080068293A1 (en) * 2006-09-19 2008-03-20 Tvia, Inc. Display Uniformity Correction Method and System
CN100594514C (zh) * 2006-10-16 2010-03-17 北京大学 一种自适应的扩展变换抖动调制水印方法
JP2008209886A (ja) * 2007-02-23 2008-09-11 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
KR100885917B1 (ko) * 2007-03-16 2009-02-26 삼성전자주식회사 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법
US7721181B2 (en) * 2007-07-11 2010-05-18 Macronix International Co., Ltd. Memory and 1-bit error checking method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918723A (ja) * 1995-06-30 1997-01-17 Dainippon Screen Mfg Co Ltd 階調数変換装置及びその方法
JP2003302955A (ja) * 2002-04-01 2003-10-24 Samsung Electronics Co Ltd フレームレート制御方法及びそのための液晶表示装置
US20050021579A1 (en) * 2003-07-26 2005-01-27 Cheon-Ho Bae Method and apparatus for performing dithering

Also Published As

Publication number Publication date
KR101035579B1 (ko) 2011-05-19
CN101685615B (zh) 2013-11-27
US8711172B2 (en) 2014-04-29
CN101685615A (zh) 2010-03-31
EP2161705A2 (en) 2010-03-10
EP2161705A3 (en) 2010-11-10
JP5588641B2 (ja) 2014-09-10
US20100060660A1 (en) 2010-03-11
EP2161705B1 (en) 2016-04-20
KR20100028821A (ko) 2010-03-15

Similar Documents

Publication Publication Date Title
JP5588641B2 (ja) ディザリング方法及び装置
JP5685064B2 (ja) 画像表示装置、画像表示装置の駆動方法及び画像表示プログラム、並びに、階調変換装置
JPH0981072A (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
KR20050012623A (ko) 디더링 방법 및 디더링 장치
KR100885917B1 (ko) 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법
US7580044B2 (en) Method and apparatus for non-linear dithering of images
JP5762994B2 (ja) 画像表示装置、画像表示装置の駆動方法および階調変換プログラム、並びに、階調変換装置
KR20090116166A (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리 방법 및장치
KR100403698B1 (ko) 다계조 화상 표시 방법 및 그 장치
KR101888442B1 (ko) 표시장치 및 그 영상처리방법
KR100699869B1 (ko) 출력 그레이 전압 레벨을 조절하는 디스플레이 구동 장치및 방법
KR100692094B1 (ko) 디스플레이 장치 및 디스플레이 방법
JP4930845B2 (ja) 画像処理装置、画像処理方法、および画像処理用プログラム
JP2019161602A (ja) 装置、方法、及びプログラム
JP2011227374A (ja) 表示装置
KR20080066288A (ko) 영상표시장치 및 그 영상표시방법
JP5311443B2 (ja) カラー映像表示装置とモノクロ映像表示方法
JP3762933B2 (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
KR100658349B1 (ko) 디스플레이 장치 및 그 화상처리 방법
KR20080017625A (ko) 표시장치의 화상처리방법
KR100404821B1 (ko) 영상신호적응형 프레임 파트 조절장치 및 방법
JP2001075521A (ja) 表示装置の誤差拡散処理方法
JP2004088404A (ja) 画像処理装置
KR100633065B1 (ko) 디스플레이장치
JP2020014244A (ja) 装置、方法、及びプログラム

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5588641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113