KR20060019822A

KR20060019822A - 표시 장치

Info

Publication number: KR20060019822A
Application number: KR1020040068485A
Authority: KR
Inventors: 김명수
Original assignee: 삼성전자주식회사
Priority date: 2004-08-30
Filing date: 2004-08-30
Publication date: 2006-03-06

Abstract

본 발명은 복수의 FRC 데이터 패턴을 신호 제어부의 룩업 테이블에 기억시킨 후 FRC 처리를 실시하는 액정 표지 장치에 관한 것이다. 신호 제어부는 복수의 FRC 데이터 패턴 중에서 제1 비트수의 입력 영상 데이터에 대응하는 FRC 데이터 패턴을 선택하고, 상기 선택된 FRC 데이터 패턴에 기초하여 상기 입력 영상 데이터를 상기 제1 비트수보다 작은 제2 비트수의 출력 영상 데이터로 변환하여 출력한다. 이때, 신호 제어부는 프레임 번호에 기초하여 정해진 규칙에 따라 상기 선택된 FRC 데이터 패턴에서 해당하는 데이터 원소를 찾고 그 값에 따라 상기 입력 영상 데이터를 상기 출력 영상 데이터로 변환한다.

액정표시장치, FRC, 데이터패턴, LCD, 디더링

Description

표시 장치 {DISPLAY APPARATUS}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 본 발명의 한 실시예에 따른 원시 FRC 데이터 패턴이다.

도 4는 도 3에 도시한 원시 FRC 데이터 패턴을 기초로 하여 만들어진, 하위 2 비트 값이 (01)일 때의 중간 FRC 데이터 패턴이다.

도 5 내지 도 7은 본 발명의 한 실시예에 따른 최종 FRC 데이터 패턴이다.

본 발명은 표시 장치에 관한 것이다.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.

이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상 등을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.

이러한 액정 표시 장치에서 외부의 그래픽 소스(graphics source)로부터 적색(red), 녹색(green), 청색(blue)의 영상 데이터가 입력된다. 액정 표시 장치의 신호 제어부는 이 영상 데이터를 적절히 처리한 후 데이터 구동 IC(integrated circuit) 등으로 이루어진 데이터 구동부에 제공한다. 데이터 구동부는 인가된 영상 데이터에 해당하는 아날로그 계조 전압을 선택하여 액정 표시판 조립체에 인가한다.

일반적으로 신호 제어부에 입력되는 영상 데이터의 비트 수와 데이터 구동부에서 처리할 수 있는 비트 수가 동일해야 하는 것이 이상적이지만, 액정 표시 장치의 제조 원가를 낮추기 위해 처리 능력이 낮은 데이터 구동부를 이용할 수 있다. 예를 들면, 신호 제어부에 인가되는 영상 데이터가 8 비트인 경우, 8 비트의 영상 데이터를 처리하는 데이터 구동부는 매우 고가이므로, 8 비트보다 낮은 처리 능력, 예를 들어 6 비트의 영상 데이터를 처리하는 데이터 구동부를 이용하면 제품의 단 가가 낮아진다.

이를 위하여 제안된 기술이 프레임 레이트 제어(frame rate control, FRC)이다. 프레임 레이트 제어는 입력된 영상 데이터의 비트 중에서 데이터 구동부에서 처리 가능한 비트 수에 해당하는 상위 비트만을 취하여 만든 영상 데이터를 하위 비트에 기초하여 프레임 단위로 재구성하는 것이다.

이를 위해, 신호 제어부는 하위 비트의 값에 따른 각 화소에 대한 영상 데이터의 보정값을 룩업 테이블 등에 기억시켜 놓는다. 프레임 레이트 제어의 기본 화소 단위에 대응하는 보정값 집합을 FRC 데이터 패턴이라 한다.

하지만 현재 FRC 데이터 패턴을 이용하여 이러한 FRC를 실시할 때, 화소에 인가되는 데이터 전압의 차이나 극성 등에 의해 줄무늬, 플리커 등이 발생하지 않도록 FRC 데이터 패턴을 결정하는 것이 중요하다.

따라서 본 발명이 이루고자 하는 기술적 과제는 프레임 레이트 제어로 인한 표시 장치의 화질 악화를 줄이는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 기억 수단의 용량을 크게 증가시지 않고 프레임 레이트 제어의 규칙성을 줄이는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 표시 장치는, 복수의 화소를 포함하는 액정 표시판 조립체, 제1 값 또는 제2 값을 갖는 데이터 원소로 이루어진 한 프레임에 대한 복수의 FRC 데이터 패턴을 기억하는 기억 장치, 상기 복수의 FRC 데이터 패턴 중에서 제1 비트수의 입력 영상 데이터에 대응하는 FRC 데이터 패턴을 선택하고, 상기 선택된 FRC 데이터 패턴에 기초하여 상기 입력 영상 데이터를 상기 제1 비트수보다 작은 제2 비트수의 출력 영상 데이터로 변환하여 출력하는 신호 처리부, 그리고 상기 신호 제어부로부터의 출력 영상 데이터에 해당하는 데이터 전압을 상기 화소에 인가하는 데이터 구동부를 포함하고, 상기 신호 처리부는 프레임 번호에 기초하여 정해진 제1 규칙에 따라 상기 선택된 FRC 데이터 패턴에서 제1 데이터 원소를 찾고 그 값에 따라 상기 입력 영상 데이터를 상기 출력 영상 데이터로 변환한다.

상기 선택된 FRC 데이터 패턴은 열 방향으로 차례로 인접한 복수의 중간 FRC 데이터 패턴을 포함하고, 상기 복수의 중간 FRC 데이터 패턴을 위쪽 방향으로 이동시켜 얻어진 제1 FRC 데이터 패턴에서 상기 정해진 제1 규칙을 따르지 않고 바로 찾은 데이터 원소는 상기 제1 데이터 원소와 동일한 것이 좋다.

상기 중간 FRC 데이터 패턴은 4×8 행렬의 형태를 가지고, 상기 중간 FRC 데이터 패턴의 개수는 4개일 수 있다.

상기 각 FRC 데이터 패턴은 16×8 행렬의 형태를 가질 수 있다.

상기 신호 처리부는 상기 입력 영상 데이터의 화소 위치에 기초하여 정해진 제2 규칙에 따라 상기 선택된 FRC 데이터 패턴에서 상기 제1 데이터 원소를 찾고 그 값에 따라 상기 입력 영상 데이터를 상기 출력 영상 데이터로 변환할 수 있다. 이때, 상기 각 FRC 데이터 패턴은 4×8 행렬의 형태를 가질 수 있다.

상기 선택된 FRC 데이터 패턴의 소정 열을 왼쪽 방향으로 이동시켜 복수의 제2 FRC 데이터 패턴을 생성하고, 상기 복수의 제2 FRC 데이터 패턴을 열 방향으로 인접하게 차례로 배열한 제3 FRC 데이터 패턴을 생성하고, 상기 제3 FRC 데이터 패턴을 위쪽 방향으로 이동시켜 얻어진 제4 FRC 데이터 패턴에서 상기 정해진 제2 규칙을 따르지 않고 바로 찾은 데이터 원소는 상기 제1 데이터 원소와 동일한 것이 바람직하다.

상기 제1 비트수와 상기 제2 비트수의 차이는 2 비트이고, 상기 복수의 FRC 데이터 패턴 중에서 상기 입력 영상 데이터에 대응하는 FRC 데이터 패턴은 상기 입력 영상 데이터의 하위 2 비트 값과 프레임 번호에 의하여 결정될 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.

표시 신호선(G₁-G_n, D₁-D_m)은 게이트 신호(주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D ₁-D_m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.

각 화소는 표시 신호선(G₁-G_n, D₁-D_m)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.

박막 트랜지스터 등 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G₁-G_n) 및 데이터선 (D₁-D_m)에 연결되어 있으며, 출력 단자는 액정 축전기(C_LC) 및 유지 축전기(C _ST)에 연결되어 있다.

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(V_com)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(C_LC)의 보조적인 역할을 하는 유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(V_com) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소가 삼원색 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필 터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.

액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.

계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(V_com)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)에 연결되어 외부로부터의 게이트 온 전압(V_on)과 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가하며 통상 복수의 집적 회로로 이루어진다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.

복수의 게이트 구동 집적 회로 또는 데이터 구동 집적 회로는 칩의 형태로 TCP(tape carrier package)(도시하지 않음)에 실장하여 TCP를 액정 표시판 조립체(300)에 부착할 수도 있고, TCP를 사용하지 않고 유리 기판 위에 이들 집적 회로 칩을 직접 부착할 수도 있으며(chip on glass, COG 실장 방식), 이들 집적 회로 칩과 같은 기능을 수행하는 회로를 화소의 박막 트랜지스터와 함께 액정 표시판 조립 체(300)에 직접 형성할 수도 있다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하며, 데이터 처리부(601)와 룩업 테이블(602)을 포함한다. 룩업 테이블(602)에는 프레임 레이트 제어에 필요한 최종 FRC 데이터 패턴이 기억되어 있다.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(V_sync)와 수평 동기 신호(H_sync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)의 데이터 처리부(601)는 소정 비트 수의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.

신호 제어부(600)의 데이터 처리에는 룩업 테이블(602)에 저장한 최종 FRC 데이터 패턴을 이용한 프레임 레이트 제어가 포함되는데, 프레임 레이트 제어란 데이터 구동부(500)에서 처리할 수 있는 데이터의 비트 수가 입력 영상 신호(R, G, B)의 비트 수보다 작을 경우에 데이터 구동부(500)에서 처리할 수 있는 비트 수의 상위 비트만을 선택하고 나머지 하위 비트가 나타내는 데이터는 이러한 상위 비트 들의 시간적, 공간적 평균으로서 구현하는 것을 의미한다. 예를 들어 입력 영상 신호(R, G, B)의 비트 수가 8이고 데이터 구동부(500)가 처리할 수 있는 데이터의 비트 수가 6이면 입력 영상 신호(R, G, B)의 비트 중에서 상위 6 비트만을 출력한다. 이때, 하위 2 비트는 이 상위 6 비트 데이터의 공간적, 시간적 배열을 결정하며 이 패턴이 룩업 테이블(602)에 저장되어 있는 최종 FRC 데이터 패턴이다. 이러한 프레임 레이트 제어에 대해서는 뒤에서 상세하게 설명한다.

게이트 제어 신호(CONT1)는 게이트 온 전압(V_on)의 출력 시작을 지시하는 주사 시작 신호(STV), 게이트 온 전압(V_on)의 출력 시기 및 출력 전압을 제어하는 적어도 하나의 클록 신호 등을 포함한다.

데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(V_com)에 대한 데이터 전압의 극성(이하 공통 전압에 대한 데이터 전압의 극성을 줄여 데이터 전압의 극성이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대한 영상 데이터(DAT)를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(V_on)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G ₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시키며 이에 따라 데이터선(D₁-D_m)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.

화소에 인가된 데이터 전압과 공통 전압(V_com)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.

1 수평 주기(또는 1H")[수평 동기 신호(H_sync)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(V_on)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나 (라인 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(도트 반전).

다음에 도 3 내지 도 7을 참고로 하여, 본 발명의 한 실시예에 따라 신호 제어부(600)의 데이터 처리부(601)에서 실시되는 프레임 레이트 제어에 대하여 설명한다.

도 3은 본 발명의 한 실시예에 따른 원시 FRC 데이터 패턴 집합이고, 도 4는 도 3에 도시한 원시 FRC 데이터 패턴 집합 중 하위 2 비트 값이 (01)일 때의 원시 FRC 데이터 패턴을 기초하여 생성된 하위 2 비트 값이 (01)일 때의 중간 FRC 데이터 패턴을 도시한 도면이다. 도 5 내지 도 7은 본 발명의 한 실시예에 따른 최종 FRC 데이터 패턴의 예를 도시한 도면이다.

원시 FRC 데이터 패턴 집합, 중간 FRC 데이터 패턴 집합 또는 최종 FRC 데이터 패턴 집합 등과 같은 FRC 데이터 패턴 집합에 속하는 FRC 데이터 패턴 각각은 입력 영상 데이터(R, G, B)의 하위 2 비트 값과 프레임 번호에 따라 정해지는데, 연속하는 네 개의 프레임에 대해서, 하위 2 비트 값이 (01, 10, 11)에 대하여 하나씩 총 12개의 FRC 데이터 패턴이 존재한다. 하위 2 비트 값이 (00)일 때의 데이터 패턴은 따로 정해져 있지 않다.

본 발명의 한 실시예에서, 도 3에 도시한 것과 같은 4×2 데이터 행렬의 원시 FRC 데이터 패턴을 기초하여 도 4의 (a) 내지 (d)에 도시한 것과 같은 4×8 데이터 행렬의 중간 FRC 데이터 패턴을 만든 후, 이 중간 FRC 데이터 패턴을 이용하여 도 5 내지 도 7에 도시한 것과 같은 16×8 데이터 행렬의 최종 FRC 데이터 패턴 을 만든다. 이러한 과정은 뒤에서 상세하게 설명한다. 본 발명의 한 실시예에서는 하위 2 비트 값에 해당하는 첫 번째 프레임의 최종 FRC 데이터 패턴만이 신호 제어부(600)의 룩업 테이블(602)에 기억된다.

이미 설명한 것처럼, 각각의 최종 FRC 데이터 패턴에서 공간적 배열의 기본 단위는 16×8 데이터 행렬이고 이는 대응하는 16×8 화소 행렬을 기본 단위로 하여 최종 FRC 데이터 패턴을 반복적으로 적용함을 뜻한다. 또한 도 3 내지 도 7에 도시한 바와 같이, 각 FRC 데이터 패턴의 데이터 원소는 1 또는 0의 값을 갖는다. 도면에서, 0의 값을 갖는 데이터 원소는 흰색으로 표시하였고, 1의 값을 갖는 데이터 원소는 빗금 쳐져 있다.

그러면, 도 3 내지 도 7을 참고로 하여 원시 FRC 데이터 패턴을 이용하여 최종 FRC 데이터 패턴을 생성하는 데이터 처리부(601)의 과정을 상세하게 설명한다.

먼저, 도 3에 도시한 바와 같이, 원시 FRC 데이터 패턴에 대하여 구체적으로 살펴본다.

이미 설명한 것처럼, 각 원시 FRC 데이터 패턴에서 공간적 배열의 기본 단위는 4×2 데이터 행렬이고, 도 3에 도시한 바와 같이, 하위 2 비트 값이 (01)이면 각 원시 FRC 데이터 패턴의 8개의 데이터 원소에서 3/4, 즉 8개 중 6개의 데이터 원소가 0의 값을 가지고 나머지 2개의 데이터 원소가 1의 값을 가진다. 또한 하위 2 비트 값이 (10)이면 각 원시 FRC 데이터 패턴에서 전체의 2/4, 즉 8개 중 4개의 데이터 원소가 0의 값을 가지고 나머지 4개의 데이터 원소가 1의 값을 가지며, (11)이면 전체의 1/4, 즉 8개 중 2개의 데이터 원소가 0의 값을 가지고 나머지 6개 의 데이터 원소가 1의 값을 가진다. 이와 같은 규칙은 바로 디더링(dithering)이라고도 하는 공간적 프레임 레이트 제어의 원칙에 따른 것이다.

또한 각각의 하위 2 비트 값에 대하여 존재하는 네 개의 원시 FRC 데이터 패턴의 각 원시 FRC 데이터 패턴에서 어느 주어진 위치에 있는 하나의 데이터 원소를 보면, 하위 2 비트 값에 따라 0 또는 1의 값을 가지는 회수가 정해진다. 즉, 어느 주어진 위치에 있는 하나의 데이터 원소를 보면, 하위 2 비트 값이 (01)일 때 주어지는 네 개의 원시 FRC 데이터 패턴 중 하나에서는 1의 값을 가지며 나머지 세 개의 원시 FRC 데이터 패턴에서는 0의 값을 갖는다. 그 위치의 데이터 원소는 또한 하위 2 비트 값이 (10)일 때 주어지는 네 개의 원시 FRC 데이터 패턴 중 두 개의 FRC 데이터 패턴에서 1의 값을 가지고 나머지 두 개의 원시 FRC 데이터 패턴에서 0의 값을 갖는다. 마지막으로 그 위치의 데이터 원소는, 하위 2 비트 값이 (11)일 때 주어지는 네 개의 원시 FRC 데이터 패턴 중 세 개의 원시 FRC 데이터 패턴에서 1의 값을 갖고 한 개의 원시 FRC 데이터 패턴에서 0의 값을 갖는다. 이와 같은 규칙이 바로 시간적 프레임 레이트 제어의 규칙에 따른 것이다.

한편, 하위 2 비트 값이 (00)인 경우에 대하여 만들어지는 원시 FRC 데이터 패턴에서는 데이터 원소의 값이 모두 0일 것이므로 별도의 원시 FRC 데이터 패턴을 만들지 않고, 최종 FRC 데이터 패턴 또한 만들지 않는다.

따라서 8 비트 영상 데이터(R, G, B)를 6 비트 영상 데이터(DAT)로 변환할 때, 공간적, 시간적 프레임 레이트 제어를 위해 필요한 총 최종 FRC 데이터 패턴의 수는 16개이지만, 실제로는 하위 2 비트 값이 (00)일 때의 최종 FRC 데이터 패턴 4 개를 제외한 총 12개의 최종 FRC 데이터 패턴만이 필요하다.

다음 도 3에 도시한 원시 FRC 데이터 패턴의 특징을 살펴본다.

도 3에 도시한 원시 FRC 데이터 패턴 중에서, 하위 2 비트 값이 (00)일 때의 4개의 원시 FRC 데이터 패턴을 제외한 12개의 원시 FRC 데이터 패턴 중에서, 하위 2 비트 값이 (01)인 경우에 대한 네 개의 원시 FRC 데이터 패턴은 상이하고, (11)의 경우에 대한 네 개의 원시 FRC 데이터 패턴도 상이하다. 또한 하위 2 비트 값이 (01)인 경우와 (11)인 경우 각각에 대한 네 개의 원시 FRC 데이터 패턴 중 두 개의 원시 FRC 데이터 패턴은 서로 좌우 반전이고, 나머지 두 개의 FRC 데이터 패턴도 서로 좌우 반전이다.

한편, 하위 2 비트 값이 (10)인 경우에 네 개의 원시 FRC 데이터 패턴 중에서 두 쌍의 FRC 데이터 패턴이 서로 같다. 예를 들면, 도 3에 도시한 원시 FRC 데이터 패턴에서 첫 번째 프레임과 세 번째 프레임에 대한 원시 FRC 데이터 패턴이 동일하고, 두 번째 프레임과 네 번째 프레임에 대한 원시 FRC 데이터 패턴이 동일하다.

또한, 하위 2 비트 값이 (10)일 때의 원시 FRC 데이터 패턴에서 1의 값을 갖는 데이터 원소 사이의 거리는 서로 같고, 0의 값을 갖는 데이터 원소 사이의 거리도 서로 같다. 하위 2 비트 값이 (01)일 때의 원시 FRC 데이터 패턴에서 1의 값을 갖는 데이터 원소 사이의 거리는 서로 같고, 하위 2 비트 값이 (11)일 때의 원시 FRC 데이터 패턴에서 0의 값을 갖는 데이터 원소 사이의 거리는 서로 같다.

도 3에 도시한 4×2 데이터 행렬의 원시 FRC 데이터 패턴은 열 방향을 배열 된 두 개의 2×2 데이터 행렬로 나눌 수 있다. 이와 같은 2×2 데이터 행렬에 대해서도 시간적, 공간적 프레임 레이트 제어의 원칙에 따라 배열이 결정되어 있다.

도 3에 도시한 바와 같이, 하위 2 비트 값이 (01)인 경우와 (11)인 경우에 대한 열 방향으로 배열된 두 개의 2×2 데이터 행렬은 좌우 반전이다.

하위 2 비트 값이 (10)일 때 각각의 FRC 데이터 패턴을 이루는 두 개의 2×2 데이터 행렬이 동일하고, 각 2×2 데이터 행렬에서 대각선 방향의 데이터 원소들은 같은 값을 갖고, 행 방향과 열 방향으로 이웃한 데이터 원소들은 서로 다른 값을 가진다.

다음, 이러한 특징의 원시 FRC 데이터 패턴을 이용하여 최종 FRC 데이터 패턴을 생성하는 과정을 설명한다.

도 3에 도시한 원시 FRC 데이터 패턴 중에서 하위 2 비트 값이 (01)일 때의 원시 FRC 데이터 패턴을 기초로 하여 하위 2 비트 값이 (01)일 때의 최종 FRC 데이터 패턴을 생성하는 과정을 예로 설명한다.

먼저, 하위 2 비트 값이 (01)일 때, 도 3에 도시한 원시 FRC 데이터 패턴 집합 중에서, (01)에 대한 각 프레임의 원시 FRC 데이터 패턴, 즉 총 네 개의 원시 FRC 데이터 패턴을 행 방향으로 차례로 연결하여, 도 4의 (a)와 같은 4×8 데이터 행렬의 제1 중간 FRC 데이터 패턴을 만든다.

다음, 두 열의 데이터 원소 단위로 제1 중간 데이터 패턴을 좌측으로 이동시켜, 도 4의 (b)에 도시한 바와 같이, 4×8 데이터 행렬의 제2 중간 FRC 데이터 패턴을 만든다.

다음, 두 열의 데이터 원소 단위로 제2 중간 데이터 패턴을 좌측으로 이동시켜 4×8 데이터 행렬의 제3 중간 FRC 데이터 패턴을 만들고, 같은 방식으로 제3 중간 FRC 데이터 패턴을 기초로 하여 4×8 데이터 행렬의 제4 중간 FRC 데이터 패턴을 만든다[도 4의 (c)와 (d)].

이런 과정을 통해 만들어지는 중간 FRC 데이터 패턴 역시 시간적, 공간적 프레임 레이트 제어의 원칙을 따른다.

다음, 이들 네 개의 중간 FRC 데이터 패턴을 열 방향으로 차례로 연결하여, 도 5에 도시한 것처럼, 첫 번째 프레임에 대한 16×8 데이터 행렬의 최종 FRC 데이터 패턴을 만든다. 첫 번째 프레임에 대한 16×8 최종 FRC 데이터 패턴을 4×8 데이터 행렬의 중간 FRC 데이터 패턴 단위로 위쪽으로 이동시키면, 두 번째 프레임에 대한 16×8 최종 FRC 데이터 패턴이 된다.

같은 방식으로, 두 번째 프레임에 대한 16×8 최종 FRC 데이터 패턴을 4×8 데이터 행렬의 중간 FRC 데이터 패턴 단위로 위쪽 방향으로 이동하면 세 번째 프레임에 대한 16×8 최종 FRC 데이터 패턴이 되고, 동일하게 세 번째 프레임에 대한 16×8 최종 FRC 데이터 패턴을 4×8 데이터 행렬의 중간 FRC 데이터 패턴 단위로 위쪽 방향으로 이동하면 네 번째 프레임에 대한 16×8 최종 FRC 데이터 패턴이 된다.

이러한 방식을 통하여, 도 3에 도시한 원시 FRC 데이터 패턴에 기초하여, 도 6과 도 7에 도시한 것처럼 하위 2 비트 값이 (10)일 때와 (11)일 때의 16×8 데이터 행렬의 최종 FRC 데이터 패턴이 각각 만들어지다.

16×8 데이터 행렬의 최종 FRC 데이터 패턴에 대해서도 시간적, 공간적 프레임 레이트 제어의 원칙이 적용됨은 당연하다.

다음, 이러한 규칙에 의해 각 프레임별로 변하는 최종 FRC 데이터 패턴에 기초하여 어떤 화소의 입력 영상 데이터(R, G, B)에 대한 출력 영상 데이터(DAT)를 데이터 구동부(500)에 출력하는 데이터 처리부(601)의 동작에 대하여 설명한다.

신호 제어부(600)의 룩업 테이블(602)에는 각 하위 2 비트 값에 대한 첫 번째 프레임의 최종 FRC 데이터 패턴만이 기억되어 있다.

데이터 처리부(601)는 입력된 어느 한 화소의 입력 영상 데이터(R, G, B)를 기초로 하여, 입력 영상 데이터(R, G, B)의 하위 2 비트 값과 프레임 번호를 판단하고, 룩업 테이블(602)에 기억된 해당 최종 FRC 데이터 패턴을 이용하여 그 화소의 위치에 해당하는 데이터 원소의 데이터 값을 정한다. 다음, 데이터 처리부(601)는 정해진 데이터 값에 기초하여 데이터 구동부(500)에 출력할 출력 영상 데이터(DAT)를 결정한다.

즉, 프레임 번호가 1에 해당되면, 데이터 처리부(601)는 룩업 테이블(602)에 기억된 최종 FRC 데이터 패턴 중에서, 해당 하위 2 비트 값에 해당하는 최종 FRC 데이터 패턴을 선택한 후 입력 영상 데이터(R, G, B)의 해당 화소의 위치에 대한 데이터 원소의 데이터 값을 읽어온다.

하지만, 프레임 번호가 1이 아닐 경우, 데이터 처리부(601)는 입력 영상 데이터(R, G, B)의 프레임 번호 및 하위 2 비트 값 등을 기초로 하여, 정해진 연산 과정을 통해 입력 영상 데이터(R, G, B)의 화소 위치에 대응하는 데이터 원소를 룩 업 테이블(602)에 기억된 최종 데이터 패턴에서 찾아낸다. 따라서 기억된 최종 FRC 데이터 패턴을 이용하여 해당 화소의 위치에 해당하는 데이터 원소의 데이터 값을 읽어온다. 정해진 연산은 원시 FRC 데이터 패턴에서 최종 FRC 데이터 패턴을 만드는 과정을 역으로 추적한 것에 기초하는 것이다. 즉, 하위 2 비트 값에 따라 복수의 최종 FRC 데이터 패턴 중에서 하나의 최종 FRC 데이터 패턴이 정해지고, 프레임 번호에 따라 룩업 테이블(602)에 기억된 해당 최종 FRC 데이터 패턴에서 첫 번째 중간 FRC 데이터 패턴의 이동 횟수가 달라진다. 이 이동 횟수에 따른 첫 번째 중간 FRC 데이터 패턴의 이동 경로를 역으로 추적하며 입력 영상 데이터(R, G, B)의 화소 위치에 대응하는 최종 FRC 데이터 패턴의 데이터 원소를 찾을 수 있다.

다음, 입력 영상 데이터(R, G, B)의 화소 위치에 따라 두 열 단위로 좌측 방향으로 이동한 횟수가 달라지므로, 이 이동 횟수에 따라 제1 중간 FRC 데이터 패턴의 변환 과정을 역으로 추적하여 입력 영상 데이터(R, G, B)의 화소 위치에 대응하는 데이터 원소를 원시 FRC 데이터 패턴에서 찾을 수 있다.

해당 화소 위치의 데이터 값이 0일 경우, 데이터 처리부(601)는 영상 데이터(R, G, B)의 상위 6 비트에 의해 정해진 계조의 값을 최종 계조로 정한다. 하지만, 해당 위치에 기억된 데이터 값이 1일 경우, 데이터 처리부(601)는 상위 6비트의 정해진 계조의 값에 1을 더한 값을 최종 계조로 정한다. 신호 제어부(600)는 이 최종 계조에 해당하는 6 비트의 영상 데이터(DAT)를 데이터 구동부(500)에 출력한다.

단, 입력 영상 데이터(R, G, B)의 하위 2 비트 값이 (00)일 경우에 데이터 처리부(601)는 별도의 연산 과정 없이 바로 입력 영상 데이터(R, G, B)의 상위 6 비트에 의해 정해진 계조의 값을 최종 계조로 정한다.

도 3에 도시한 원시 FRC 데이터 패턴은 그 구조나 순서가 행 또는 열 단위로 바뀔 수 있고 또한 프레임 단위 등으로도 바뀔 수 있다.

첫 번째 프레임에 대한 최종 FRC 데이터 패턴을 기억하는 대신에, 원시 FRC 데이터 패턴이 룩업 테이블(602)에 기억되어 있을 수도 있다. 이 경우, 신호 제어부(600)의 데이터 처리부(601)는 입력 영상 데이터(R, G, B)의 하위 2 비트 값, 프레임 번호, 입력 영상 데이터(R, G, B)의 화소 위치 등에 기초하여, 최종 FRC 데이터 패턴에 대한 데이터 원소의 값을 연산한다.

이 경우에도, 원시 FRC 데이터 패턴에서 최종 FRC 데이터 패턴을 만드는 과정을 역으로 추적하여 해당 데이터 원소를 찾아낸다. 즉, 하위 2 비트 값에 따라 해당하는 원시 FRC 데이터 패턴이 정해지고, 프레임 번호와 입력 영상 데이터(R, G, B)의 화소 위치에 따라 중간 FRC 데이터 패턴이 위쪽 방향과 왼쪽 방향으로 이동하는 횟수가 달라지므로, 해당 데이터 원소를 원시 FRC 데이터 패턴에서 찾을 수 있다.

이와 같이 한 프레임 내에서 16×8 데이터 행렬만큼 최종 FRC 데이터 패턴이 반복하게 되므로, 최종 FRC 데이터 패턴의 복잡도는 증가하고 최종 FRC 데이터 패턴의 규칙성이 줄어든다.

또한 최종 FRC 데이터 패턴 집합 모두를 기억하지 않고, 몇 개의 최종 FRC 데이터 패턴만을 기억한 후, 이를 기초로 필요한 최종 FRC 데이터 패턴을 연산하므 로, 기억 장치의 용량을 증가시키지 않아도 된다.

이러한 본 발명에 따르면, 4×2 데이터 행렬의 원시 FRC 데이터 패턴을 이용하여 16×8 데이터 행렬의 최종 FRC 데이터 패턴을 만들므로, FRC 데이터 패턴의 복잡도는 증가시키고 규칙성을 감소시켜 표시 장치의 화질을 개선한다.

FRC 제어를 위한 FRC 데이터 패턴을 기억하는 기억 장치의 용량을 크게 늘리지 않고도 16×8 데이터 행렬의 FRC 데이터 패턴을 이용한 FRC 제어가 가능하다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

복수의 화소를 포함하는 액정 표시판 조립체,

제1 값 또는 제2 값을 갖는 데이터 원소로 이루어진 한 프레임에 대한 복수의 FRC 데이터 패턴을 기억하는 기억 장치,

상기 복수의 FRC 데이터 패턴 중에서 제1 비트수의 입력 영상 데이터에 대응하는 FRC 데이터 패턴을 선택하고, 상기 선택된 FRC 데이터 패턴에 기초하여 상기 입력 영상 데이터를 상기 제1 비트수보다 작은 제2 비트수의 출력 영상 데이터로 변환하여 출력하는 신호 처리부, 그리고

상기 신호 제어부로부터의 출력 영상 데이터에 해당하는 데이터 전압을 상기 화소에 인가하는 데이터 구동부

를 포함하고,

상기 신호 처리부는 프레임 번호에 기초하여 정해진 제1 규칙에 따라 상기 선택된 FRC 데이터 패턴에서 제1 데이터 원소를 찾고 그 값에 따라 상기 입력 영상 데이터를 상기 출력 영상 데이터로 변환하는 표시 장치.
제1항에서,

상기 선택된 FRC 데이터 패턴은 열 방향으로 차례로 인접한 복수의 중간 FRC 데이터 패턴을 포함하고,

상기 복수의 중간 FRC 데이터 패턴을 위쪽 방향으로 이동시켜 얻어진 제1 FRC 데이터 패턴에서 상기 정해진 제1 규칙을 따르지 않고 바로 찾은 데이터 원소는 상기 제1 데이터 원소와 동일한 표시 장치.
제2항에서,

상기 중간 FRC 데이터 패턴은 4×8 행렬의 형태를 가지는 표시 장치.
제3항에서,

상기 중간 FRC 데이터 패턴의 개수는 4개인 표시 장치.
제1항에서,

상기 각 FRC 데이터 패턴은 16×8 행렬의 형태를 가지는 표시 장치.
제1항에서,

상기 신호 처리부는 상기 입력 영상 데이터의 화소 위치에 기초하여 정해진 제2 규칙에 따라 상기 선택된 FRC 데이터 패턴에서 상기 제1 데이터 원소를 찾고 그 값에 따라 상기 입력 영상 데이터를 상기 출력 영상 데이터로 변환하는 표시 장치.
제6항에서,

상기 각 FRC 데이터 패턴은 4×8 행렬의 형태를 가지는 표시 장치.
제7항에서,

상기 선택된 FRC 데이터 패턴의 소정 열을 왼쪽 방향으로 이동시켜 복수의 제2 FRC 데이터 패턴을 생성하고,

상기 복수의 제2 FRC 데이터 패턴을 열 방향으로 인접하게 차례로 배열한 제3 FRC 데이터 패턴을 생성하고, 상기 제3 FRC 데이터 패턴을 위쪽 방향으로 이동시켜 얻어진 제4 FRC 데이터 패턴에서 상기 정해진 제2 규칙을 따르지 않고 바로 찾은 데이터 원소는 상기 제1 데이터 원소와 동일한 표시 장치.
제1항에서,

상기 제1 비트수와 상기 제2 비트수의 차이는 2 비트인 표시 장치.
제9항에서,

상기 복수의 FRC 데이터 패턴 중에서 상기 입력 영상 데이터에 대응하는 FRC 데이터 패턴은 상기 입력 영상 데이터의 하위 2 비트 값과 프레임 번호에 의하여 결정되는 표시 장치.