KR101137856B1 - 평판표시장치 및 그 화질제어방법 - Google Patents

평판표시장치 및 그 화질제어방법 Download PDF

Info

Publication number
KR101137856B1
KR101137856B1 KR1020050100934A KR20050100934A KR101137856B1 KR 101137856 B1 KR101137856 B1 KR 101137856B1 KR 1020050100934 A KR1020050100934 A KR 1020050100934A KR 20050100934 A KR20050100934 A KR 20050100934A KR 101137856 B1 KR101137856 B1 KR 101137856B1
Authority
KR
South Korea
Prior art keywords
compensation value
data
mura
digital video
compensation
Prior art date
Application number
KR1020050100934A
Other languages
English (en)
Other versions
KR20070044713A (ko
Inventor
황종희
정인재
김선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050100934A priority Critical patent/KR101137856B1/ko
Priority to TW095119045A priority patent/TWI334121B/zh
Priority to CN2006100871281A priority patent/CN1956031B/zh
Priority to JP2006169523A priority patent/JP4555259B2/ja
Priority to US11/478,993 priority patent/US7786971B2/en
Publication of KR20070044713A publication Critical patent/KR20070044713A/ko
Priority to US12/853,904 priority patent/US8059143B2/en
Application granted granted Critical
Publication of KR101137856B1 publication Critical patent/KR101137856B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Abstract

본 발명은 회로를 이용하여 무라를 보상함으로써 화질이 개선되도록 한 평판표시장치 및 그 화질제어 방법에 관한 것이다.
이 평판표시장치는 표시패널과, 표시패널 상의 무라위치에 대한 위치정보와 다수의 프레임에 분산될 보상값이 저장되는 메모리와, 동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라위치에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 프레임에 분산시키는 보상부를 구비한다.

Description

평판표시장치 및 그 화질제어방법{Flat Display Apparatus And Picture Quality Controling Method Thereof}
도 1은 부정형 무라를 나타내는 도면.
도 2는 수직 띠 형상의 무라를 나타내는 도면.
도 3은 점 형상의 무라를 나타내는 도면.
도 4는 본 발명의 무라 보상 단계를 나타내는 도면.
도 5는 감마특성을 나타내는 도면.
도 6은 프레임 레이트 콘트롤 방법의 예를 나타내는 도면.
도 7은 디더링 방법의 예를 나타내는 도면.
도 8은 프레임 레이트 콘트롤과 디더링을 혼합한 방법의 예를 나타내는 도면.
도 9는 본 발명에 따른 평판표시장치를 나타내는 도면.
도 10은 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
도 11은 도 10의 보상회로를 나타내는 도면.
도 12는 도 11의 보상부에 대한 제1 실시예를 나타내는 도면.
도 13은 도 12의 프레임 레이트 콘트롤부를 나타내는 도면.
도 14는 도 11의 보상부에 대한 제2 실시예를 나타내는 도면.
도 15는 도 14의 디더링부를 나타내는 도면.
도 16은 도 11의 보상부에 대한 제2 실시예를 나타내는 도면.
도 17은 도 16의 프레임 레이트 콘트롤 및 디더링부를 나타내는 도면.
<도면의 주요 부호에 대한 설명>
101 : 데이터 구동회로 102 : 게이트 구동회로
103 : 액정표시패널 104 : 타이밍 콘트롤러
105 : 보상회로 106 : 데이터 라인
108 : 게이트 라인 110 : 구동부
111 : 표시패널 115 : 변조부
116 : 메모리 117 : 인터페이스 회로
118 : 레지스터 120 : FRC부
121, 131, 141 : 계조 레벨 판정부 122, 132, 142 : 가산기
123, 143 : 프레임 수 감지부 134, 144 : 픽셀 위치 판단부
125, 135, 145 : 위치 판단부 126, 136, 146 : 계조영역분석부
127, 137, 147 : 어드레스 생성부 130 : Dithering부
140 : FRC 및 Dithering부
본 발명은 표시장치에 관한 것으로, 특히, 회로를 이용하여 무라를 보상함으로써 화질을 향상시키도록 한 평판표시장치 및 그 화질제어 방법에 관한 것이다.
최근 음극선관(Cathode Ray Tude)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 대두되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출표시장치(Field Emission Display), 플라즈마표시패널(Plasma Display Panel) 및 유기발광소자(Organic Light Emitting Diode)표시장치 등이 있다.
이와 같은 평판표시장치들은 화상을 표시하기 위한 표시패널을 구비하며, 이러한 표시패널에는 테스트 과정에서 무라(Mura) 결함이 발견되고 있다. 여기서, 무라란 표시화면상 휘도차를 수반하는 표시얼룩을 말한다. 이러한 무라들은 대부분 제조 공정상 발생하며, 그 발생원인에 따라 점, 선, 띠, 원, 다각형 등과 같은 정형적인 형상을 가지기도 하고 부정형적인 형상을 가지기도 한다. 이와 같이 다양한 형상을 가지는 무라의 예를 도 1 내지 도 3에 나타내었다. 도 1은 부정형의 무라를 나타내고, 도 2는 수직 띠 형상의 무라, 도 3은 점 형상의 무라를 나타낸다. 이 중 수직 띠 형상의 무라는 주로 중첩노광, 렌즈수차 등의 원인으로 발생하며, 점 형상의 무라는 주로 이물질 등에 의해 발생한다. 이러한 무라 위치에 표시되는 화상은 주변의 비무라 영역에 비하여 더 어둡거나 더 밝게 보이게 되며 또한, 다른 비무라 영역에 비하여 색차가 달라지게 된다.
이러한 무라 결함은 그 정도에 따라 제품의 불량으로 이어지기도 하며, 이러한 제품의 불량은 수율을 떨어뜨리고, 이는 비용의 상승과 연결된다. 또한, 이러한 무라 결함이 발견된 제품이 양품으로 출하된다 하더라도, 무라로 인하여 저하된 화질은 제품의 신뢰도를 떨어뜨리게 된다.
따라서, 무라 결함을 개선하기 위하여 다양한 방법들이 제안되어 왔다. 하지만, 종래의 개선 방안들은 대부분 제조 공정상에서 문제점을 해결하고자 하는 것들이었고, 개선된 공정상에서 발생하는 무라 결함에 대하여는 적절히 대처하기가 어려운 단점이 있다.
따라서, 본 발명의 목적은 회로를 이용하여 무라를 보상함으로써 화질을 향상시키도록 한 평판표시장치 및 그 화질제어 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 평판표시장치는 표시패널과; 표시패널 상의 무라위치에 대한 위치정보와 다수의 프레임에 분산될 보상값이 저장되는 메모리와; 동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라위치에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 프레임에 분산시키는 보상부를 구비한 다.
본 발명에 따른 평판표시장치는 표시패널과; 표시패널 상의 무라영역에 대한 위치정보와 이웃하는 다수의 화소들에 분산될 보상값이 저장되는 메모리와; 동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라영역에 포함되면 디더링 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 화소들에 분산시키는 보상부를 구비한다.
본 발명에 따른 평판표시장치는 표시패널과; 표시패널 상의 무라영역에 대한 위치정보와 다수의 프레임에 분산됨과 아울러 이웃하는 다수의 화소들에 분산될 보상값이 저장되는 메모리와; 동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라영역에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 프레임에 분산시키고 디더링 방법을 이용하여 상기 다수의 화소들에 분산시키는 보상부를 구비한다.
본 발명에 따른 평판표시장치의 화질제어방법은 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와; 상기 무라위치에 대응하는 보상값을 설정하는 단계와; 상기 무라위치에 표시될 데이터를 검출하는 단계와; 프레임 레이트 콘트롤 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 프레임과 인근한 다수의 프레임에 상기 보상값을 분산시키는 단계를 포함한다.
본 발명에 따른 평판표시장치의 화질제어방법은 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와; 상기 무라위치에 대응하는 보상값을 설정하는 단계와; 상기 무라위치에 표시될 데이터를 검출하는 단계와; 디더링 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 픽셀과 이웃하는 다수의 픽셀들에 상기 보상값을 분산시키는 단계를 포함한다.
본 발명에 따른 평판표시장치의 화질제어방법은 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와; 상기 무라위치에 대응하는 보상값을 설정하는 단계와; 상기 무라위치에 표시될 데이터를 검출하는 단계와; 프레임 레이트 콘트롤 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 프레임과 인근한 다수의 프레임에 상기 보상값을 분산시키고, 디더링 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 픽셀과 이웃하는 다수의 픽셀들에 상기 보상값을 분산시키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하여 드러나게 될 것이다.
이하 도 4 내지 도 17을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 평판표시장치의 화질제어방법을 나타낸다.
도 4를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 먼저, 무라를 보상하기 위하여 카메라 등의 측정 장비를 이용하여 시편 평판표시장 치에 입력신호를 인가한 후 화면 상태를 측정한다(S1). S1 단계에서 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 평판표시장치의 입력신호를 최저계조(Black)에서 최고계조(White)로 한 계조씩 증가시키면서, 시편 평판표시장치의 표시화상을 그 시편 평판표시장치보다 더 높은 해상도를 가지고, 더 높은 휘도 분해능을 가진 카메라 등의 측정 장비로 측정한다. 예를 들어, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 RGB 각각 8비트(bit)씩 입력신호를 받고, 1366×768의 해상도를 가진 평판표시장치의 경우 0 부터 255계조까지 총 256개의 화면을 측정하며, 이 때 측정된 각 화면은 1366×768 이상의 해상도를 가져야 하며, 휘도는 최소 8비트 이상의 해상도를 가져야 한다.
이렇게 측정된 결과를 분석하여 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 무라의 발생 유무를 파악한 후, 그 결과 시편 평판표시장치에 무라가 존재하는 것으로 판단되면 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 무라의 휘도 또는 색차를 보정하기 위한 보상값을 설정한 후(S2), 그 보상값으로 입력 비디오 데이터를 변조하여 무라 위치의 휘도 또는 색차를 보상한다. S2 단계에서, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 S1 단계에서 측정된 결과로부터 각 계조별 무라의 위치와 그 정도를 파악한 후 보상값을 결정한다. 보상값은 무라의 위치에 따라 휘도 또는 색차의 불균일 정도가 다르기 때문에 위치별로 최적화되어야 하며, 또한 도 5와 같은 감마특성을 고려하여 각 계조별로 최적화되어야 한다. 따라서, 보상값은 R, G, B 각각에서 각 계조별로 설정되거나 도 5에서 다수의 계조들을 포함하는 계조 구간(A, B, C, D)별로 설정될 수 있다. 예컨대, 보상값은 '무라 1' 위치에서 '+1', '무라 2' 위치에서 '-1', '무라 3' 위치에서 '0' 등으로 위치별로 최적화된 값으로 설정되고, 또한 '계조 구간 A'에서 '0', '계조 구간 B'에서 '0', '계조 구간 C'에서 '1', '계조 구간 D'에서 '1' 등으로 계조 구간별로 최적화된 값으로 설정될 수 있다. 따라서, 보상값은 동일한 무라 위치에서 계조별로 다르게 될 수 있고 또한, 동일한 계조에서 무라 위치별로 달라질 수 있다. 이와 같은 보상값은 휘도 보정시에 한 픽셀(Pixel)의 R, G, B 데이터 각각에 동일한 값으로 설정되어 R, G, B 서브픽셀을 포함한 한 픽셀 단위로 설정된다. 또한, 보상값은 색차 보정시에 R, G, B 데이터 각각에 다르게 설정된다. 예컨대, 특정 무라 위치에서 적색이 비무라 위치보다 더 두드러지게 보이면 R 보상값은 G, B 보상값에 비하여 더 작게 된다. 이렇게 설정된 보상값은 무라의 위치 데이터와 함께 룩업 테이블로써 테이블화되어 메모리에 저장된다.
본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 S2 단계에서 설정된 보상값을 이용하여 무라 위치에 표시될 입력 디지털 비디오 데이터를 변조하여 무라 위치에 표시될 화상의 비무라 위치와의 휘도차 및 색차를 보상한다(S3). S3 단계를 상세히 설명하면, 본 발명의 제1 실시예에 따른 평판표시장치의 화질제어방법은 무라위치에 대한 위치정보와 무라위치에 대응하며 입력 디지털 비디오 데이터의 계조에 따라 최적화된 보상값이 메모리에 저장되고, 입력 디지털 비디오 데이터의 표시 위치와 계조를 판단하여 그 입력 디지털 비디오 데이터가 무라 위치에 표시될 데이터로 판단되면 프레임 레이트 콘트롤 방법(Frame Rate Control : FRC)을 이용하여 보상값을 다수의 프레임에 분산시킨다. 본 발명의 제2 실시예에 따른 평 판표시장치의 화질제어방법은 무라위치에 대한 위치정보와 무라위치에 대응하며 입력 디지털 비디오 데이터의 계조에 따라 최적화된 보상값이 메모리에 저장되고, 입력 디지털 비디오 데이터의 표시 위치와 계조를 판단하여 그 입력 디지털 비디오 데이터가 무라 위치에 표시될 데이터로 판단되면 디더링(Dithering) 방법을 이용하여 이웃하는 다수의 픽셀들에 보상값을 분산시킨다. 본 발명의 제3 실시예에 따른 평판표시장치의 화질제어방법은 무라위치에 대한 위치정보와 무라위치에 대응하며 입력 디지털 비디오 데이터의 계조에 따라 최적화된 보상값이 메모리에 저장되고, 입력 디지털 비디오 데이터의 표시 위치와 계조를 판단하여 그 입력 디지털 비디오 데이터가 무라 위치에 표시될 데이터로 판단되면 프레임 레이트 콘트롤 방법을 이용하여 보상값을 다수의 프레임에 분산시킴과 아울러 디더링 방법을 이용하여 이웃하는 다수의 픽셀들에 보상값을 분산시킨다. 여기서, 프레임 레이트 콘트롤과 디더링은 시감의 적분효과를 이용한 영상 제어 방법으로써, 이 중 프레임 레이트 콘트롤은 다른 색상 또는 계조를 나타내는 픽셀들의 시간적 배열로써 그 사이의 색상 또는 계조를 표현하는 영상을 만들어 내는 화질제어방법을 말하며, 픽셀들의 시간적 배열은 프레임 기간(Frame period)을 단위로 한다. 프레임 기간이란 필드 기간(Field Period)이라고도 하며, 한 화면의 모든 픽셀들에 데이터가 인가되는 한 화면의 표시기간을 말하며, 이 프레임 기간은 NTSC 방식의 경우 1/60 초이고 PAL 방식의 경우 1/50 초로 표준화되어 있다. 그리고, 디더링은 다른 색상 또는 계조를 나타내는 픽셀들의 공간적 배열로써 그 사이의 색상 또는 계조를 표현하는 영상을 만들어 내는 화질제어방법을 말한다.
프레임 레이트 콘트롤과 디더링 방법에 대하여 도 6 내지 8을 참조하여 설명하기로 한다. 예를 들어, 0 계조와 1 계조만이 표시 가능한 픽셀들로 구성되는 화면에서 1/4계조, 1/2계조, 3/4계조 등과 같은 중간 계조를 표현하려는 경우, 프레임 레이트 콘트롤 방법에서는 도 6의 (a) 에서 보는 바와 같이 4 프레임을 프레임 그룹으로 하여 순차적으로 이어지는 4 프레임동안 어느 한 픽셀에 3 프레임은 0계조를 표시하고, 1 프레임은 1계조를 표시하면 이 픽셀에 대하여 관찰자는 1/4계조를 느끼게 된다. 마찬가지로, 도 6의 (b) 및 (c)에서 보는 바와 같이 1/2 계조와 3/4 계조도 표현된다. 그리고, 디더링 방법에서는 도 7의 (a)에서 보는 바와 같이 4 개의 픽셀을 픽셀 그룹으로 하여 어느 한 픽셀 그룹에서 4 개의 픽셀 중 3개의 픽셀에 0계조를 표시하고, 1 개의 픽셀에 1계조를 표시하면 이 픽셀 그룹에 대하여 관찰자는 1/4계조를 느끼게 된다. 마찬가지로, 도 7의 (b) 및 (c)에서 보는 바와 같이 1/2 계조와 3/4 계조도 표현된다. 그리고, 이러한 프레임 레이트 콘트롤 방법과 디더링 방법을 함께 이용는 방법으로써, 도 8은 4개의 픽셀을 한 그룹으로 한 디더링과, 이 픽셀 그룹에 대하여 4 프레임을 단위로 한 프레임 레이트 콘트롤을 동시에 적용하여 중간 계조를 표현하는 것을 나타낸다. 이와 같은 4×4 프레임 레이트 콘트롤 및 디더링 방법의 경우 도 8의 (a)를 참조하면, 4 프레임 동안 매 프레임에서 이 픽셀 그룹이 나타내는 계조는 1/4 계조이며, 이 픽셀 그룹을 형성하는 각 픽셀(제1 내지 제4 픽셀)은 4 프레임을 단위로 하여 각각 1/4 계조를 나타낸다. 마찬가지로, 1/2 계조를 표현함에 있어서도 (b)에서 보는 바와 같이 각 픽셀 그룹은 매 프레임마다 디더링에 의한 1/2 계조를 표현하고, 각 픽셀은 4 프레임에 걸쳐 각각 1/2 계조를 표현한다. 마찬가지로 (c)와 같이 3/4 계조도 표현된다. 이와 같이 프레임 레이트 콘트롤과 디더링을 함께 적용하는 제어방법은 프레임 레이트 콘트롤에서 발생할 수 있는 플리커(Flicker)와 디더링에서 발생할 수 있는 해상도 저하의 문제를 해결할 수 있는 장점이 있다.
한편, 프레임 레이트 콘트롤에 있어서의 프레임 그룹을 형성하는 프레임 수나 디더링에 있어서의 픽셀 그룹을 형성하는 픽셀 수는 필요에 따라 다양한 조정이 가능하다.
이와 같이 본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 표시장치의 데이터 처리용량에 따라 표시장치의 화면이 표현할 수 있는 색상 또는 계조를 더욱 세분화하여 표현할 수 있는 프레임 레이트 콘트롤, 디더링과 같은 화질제어방법을 통해 무라위치의 휘도차를 보상함으로써 자연스럽고 고급스러운 화질 구현이 가능한 장점이 있다.
이러한 입력 신호 보정(S3) 단계를 위하여 본 발명에 따른 평판표시장치는 도 9에 나타낸 바와 같이 비디오 데이터를 입력받아 이를 변조하여 표시패널(111)을 구동하는 구동부(110)에 공급하는 보상회로(105)를 구비한다.
도 10은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 10을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 데이터라인(106)들과 게이트라인(108)들이 교차하고 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정표시패널(103)과, 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 보상회로(105)와, 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 이용하여 데 이터라인(106)을 구동하는 데이터 구동회로(101)와, 게이트라인(106)들에 스캔펄스를 공급하는 게이트 구동회로(102)와, 데이터 구동회로(101) 및 게이트 구동회로(102)를 제어하는 타이밍 콘트롤러(104)를 구비한다.
액정표시패널(103)은 두 장의 기판(TFT 기판, 컬러필터 기판)의 사이에 액정분자들이 주입된다. TFT 기판 상에 형성된 데이터라인(106)들과 게이트라인(108)들은 상호 직교한다. 데이터라인(106)들과 게이트라인(108)들의 교차부에 형성된 TFT는 게이트라인(108)으로부터의 스캔신호에 응답하여 데이터라인(106)을 경유하여 공급되는 아날로그 감마보상전압을 액정셀(Clc)의 화소전극에 공급한다. 칼라필터 기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 이 액정표시패널(103) 상에서 한 픽셀은 R 서브픽셀, G 서브픽셀 및 B 서브픽셀을 포함한다. 한편, 컬러필터 기판에 형성되는 공통전극은 전계 인가 방식에 따라 TFT 기판에 형성될 수 있다. TFT 기판과 컬러필터 기판에는 서로 수직의 편광축을 가지는 편광판이 각각 부착된다.
보상회로(105)는 시스템 인터페이스(System Interface)로부터 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 공급받아 무라의 위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생한다. 이러한 보상회로(105)에 대해서는 이 후 상세히 설명하기로 한다.
타이밍 콘트롤러(104)는 보상회로(105)를 경유하여 공급되는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 게이트 구동회로(102)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동회로(101) 를 제어하기 위한 데이터 제어신호(DDC)를 발생함과 아울러 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 도트 클럭(DCLK)에 맞추어 데이터 구동회로(101)에 공급한다.
데이터 구동회로(101)는 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 입력받아 이 디지털 비디오 데이터(Rc/Gc/Bc)를 아날로그 감마보상전압으로 변환하여 타이밍 콘트롤러(104)의 제어 하에 액정표시패널(103)의 데이터라인들(106)에 공급한다.
게이트 구동회로(102)는 스캔신호를 게이트라인들(108)에 공급함으로써 그 게이트라인들(108)에 접속된 TFT들을 턴-온(Turn-on)시켜 데이터의 픽셀전압 즉, 아날로그 감마보상전압이 공급될 1 수평라인의 액정셀들(Clc)을 선택한다. 데이터 구동회로(101)로부터 발생되는 아날로그 감마보상전압은 스캔펄스에 동기됨으로써 선택된 1 수평라인의 액정셀(Clc)에 공급된다.
이하 도 11 내지 도 17을 참조하여 보상회로(105)에 대해 상세히 설명하기로 한다.
도 11을 참조하면 본 발명의 실시예에 따른 보상회로(105)는 액정표시패널(103) 상의 무라위치에 대한 위치정보와 보상값이 저장되는 메모리(116)와, 무라위치에 표시될 입력 비디오 디지털 데이터(Ri/Gi/Bi)를 보상값을 이용하여 변조함으로써 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 보상부(115)와, 보상회로(105)와 외부 시스템과의 통신을 위한 인터페이스 회로(117)와, 인터페이스 회로(117)를 경유하여 메모리(116)에 저장될 데이터가 임시 저장되는 레지스터(118)를 구비한다.
메모리(116)에는 무라의 위치정보와 함께 무라의 각 위치별로 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조에 따른 보상값에 대한 데이터가 저장된다. 여기서, 계조에 따른 보상값이란 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 각 계조에 대응하여 설정되는 보상값 또는 둘 이상의 계조를 포함하는 계조 구간에 대응하여 설정되는 보상값을 말한다. 계조 구간에 대응하여 보상값이 설정되는 경우 메모리(116)에는 계조 구간에 대한 정보, 즉, 계조 구간이 포함하는 계조에 대한 정보도 저장된다. 이 메모리(116)는 외부 시스템으로부터의 전기적 신호에 의해 무라 위치와 보상값에 대한 데이터의 갱신이 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 등의 비휘발성 메모리를 포함할 수 있다.
인터페이스 회로(117)는 보상회로(105)와 외부시스템 간의 통신을 위한 구성으로써 이 인터페이스 회로(117)는 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 외부 시스템에서는 이 인터페이스 회로(117)를 통해 메모리(116)에 저장된 데이터를 읽어들이거나 수정할 수 있다. 즉, 메모리(116)에 저장된 픽셀 위치(PD) 및 보상값(CD)에 대한 데이터는 공정상 변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구되며, 사용자는 갱신하고자 하는 픽셀 위치(UPD) 및 보상값(UCD)에 대한 데이터를 외부 시스템에서 공급하여 메모리(116)에 저장된 데이터를 수정할 수 있다.
레지스터(118)에는 메모리(116)에 저장된 픽셀 위치(PD) 및 보상값(CD)을 갱신 하기 위하여 인터페이스 회로(117)를 통해 전송되는 픽셀 위치(UPD) 및 보상값(UCD) 데이터가 임시 저장된다.
보상부(115)에 대해서는 이하 보상부(115)에 대한 제1 내지 제3 실시예를 통 하여 상세히 설명하기로 한다.
도 11, 도 12 및 도 13을 참조하면, 본 발명의 제1 실시예에 따른 보상부(115)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE)에 따라 액정표시패널(103) 상에서 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단하고 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치가 무라위치에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 메모리(116)로부터의 보상값을 다수의 프레임에 분산시킨다.
이러한 보상부(115)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단하는 위치 판단부(125)와, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석하는 계조 분석부(126)와, 위치 판단부(125) 및 계조 분석부(126)로부터 공급되는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조 정보를 이용하여 메모리(116)에 엑세스(Access) 하기 위한 리드(Read) 어드레스(Address)를 생성하는 어드레스 생성부(127)와, 프레임 레이트 콘트롤 방법에 의해 메모리(116)로부터 로딩(Loading)된 보상값(R보상값, G보상값, B보상값)을 다수의 프레임에 분산시키는 프레임 레이트 콘트롤부(120)를 구비한다.
위치 판단부(125)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단한다. 예를 들어, 수평 동기 신호(Hsync)와 도트클럭(DCLK)를 카운팅하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 액정표시패널(103) 상에 표시될 위치를 판단 할 수 있다.
계조 분석부(126)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석한다. 즉, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 또는 이 계조가 포함되는 계조 구간에 대하여 분석한다.
어드레스 생성부(127)는 위치 판단부(125)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 정보와 계조 분석부(126)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 정보를 공급받아, 이 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조에 해당하는 보상값(R보상값, G보상값, B보상값)이 저장된 메모리(116)의 어드레스를 엑세스하기 위한 리드 어드레스를 생성한다.
프레임 레이트 콘트롤부(120)는 어드레스 생성부(127)에 의해 생성된 리드 어드레스에 해당하는 메모리(116)의 어드레스로부터 로딩(Loading)된 보상값(R보상값, G보상값, B보상값)을 프레임 레이트 콘트롤 방법에 의해 다수의 프레임에 분산시킨다.
이 프레임 레이트 콘트롤부(120)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지하는 프레임 수 감지부(123)와, 보상값(R/G/B 보상값)의 계조 레벨을 판정하고 프레임 수 감지부(123)로부터의 프레임 정보를 이용하여 프레임 레이트 콘트롤 데이터(FD)를 발생하는 계조 레벨 판정부(121)와, 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 프레임 레이트 콘트롤 데이터(FD)로 증감하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 연산기(122)를 구비한다.
프레임 수 감지부(123) 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지한다. 예를 들어, 수직 동기 신호(Vsinc)를 카운팅하여 프레임 수를 감지할 수 있다.
계조 레벨 판정부(121) 보상값(R/G/B 보상값)의 계조 레벨을 판정하고 프레임 감지부(123)로부터의 프레임 정보를 이용하여 프레임 레이트 콘트롤 데이터(FD)를 발생한다. 예를 들어, 보상값(R/G/B 보상값)으로 '01'의 2진 데이터가 계조 레벨 판정부(121)에 공급되었을 경우, 계조 레벨 판정부(121)는 '01'의 2진 데이터가 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 어느 정도의 계조를 보상하기 위한 데이터인지 판단한다. 여기서, 보상값(R/G/B 보상값)이 '01'이라 함은 R 보상값, G 보상값, B 보상값이 각각 동일하게 '01'임을 의미한다. 만약, 계조 레벨 판정부(121)가 4 프레임을 프레임 그룹으로 하는 프레임 레이트 콘트롤 방법에 의해 제어되고 '00'은 0계조, '01'은 1/4계조, '10'은 1/2계조, '11'은 3/4계조에 대한 보상값으로 인식하도록 미리 설정되었다면, 이 계조 레벨 판정부(121)는 '01'의 2진 데이터를 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 1/4계조 보상하기 위한 보상값으로 판정한다. 이와 같이 계조 레벨이 판정되면, 계조 레벨 판정부(121)는 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 1/4계조를 보상하기 위하여 '01'의 데이터를 프레임 레이트 콘트롤 방법에 의해 프레임그룹을 형성하는 4 프레임 중 어떤 프레임에 분산시킬지를 결정한다. 즉, 계조 레벨 판정부(121)는 도 6의 (a)에서 보는 바와 같이 제1 내지 제4 프레임 중 어느 한 프레임에 1계조가 보상되도록 그룹을 형성하는 4 프레임에 '01'의 데이터를 분산시키기 위하여 프레임 레이트 콘트롤 데이터(FD)를 발생한다. 예를 들어, 계조 레벨 판정부(121)는 제1 프레임에 '0'(0계조 보상), 제2 프레임에 '0'(0계조 보상), 제3 프레임에 '0'(0계조 보상), 제4 프레임에 '1'(계조 보상)과 같은 프레임 레이트 콘트롤 데이터(FD)를 발생한다.
한편, 보상값(R/G/B 보상값)은 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 1계조 이상의 계조를 보상하기 위한 값으로 설정될 수 있다. 이러한 경우 보상값(R/G/B 보상값)은 정수분과 소수분을 포함한다. 예를 들어, 3.25계조를 보상하기 위한 보상값(R/G/B 보상값)의 경우 정수분 '3.00'과, 소수분 '0.25'을 포함하며, 이 중 '0.25'(1/4)는 위에서와 같은 '01'의 2진 데이터로 표현될 수 있고, '3.00'은 2 비트의 2진 데이터로써 '11'로 표현될 수 있다. 이러한 정수분은 보상값(R/G/B 보상값)의 한계치에 따라 다양한 비트 수로 표현이 가능하다. 이와 같이, '3.00'이 '11'로 표현되고, '0.25'가 '01'로 표현될 때, 이러한 보상값(R/G/B 보상값)은 상위 2비트를 정수분으로 하고, 하위 2비트를 소수분으로 하여 '1101'과 같은 4 비트의 데이터로 표현될 수 있다. 이와 같은 '1101'의 2진 데이터가 계조 레벨 판정부(121)에 공급되었을 경우, 계조 레벨 판정부(121)는 '1101'의 2진 데이터가 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 3.25계조 보상하기 위한 보상값(R/G/B 보상값)으로 판정하고, 그룹을 형성하는 4 프레임에 '1101'의 데이터를 분산시키기 위하여 프레임 레이트 콘트롤 데이터(FD)를 발생한다. 예를 들어, 계조 레벨 판정부(121)는 제1 프레임에 '1100', 제 2 프레임에 '1100', 제3 프레임에 '1100', 제4 프레임에 '1101'과 같은 프레임 레이트 콘트롤 데이터(FD)를 발생한다.
연산기(122) 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 프레임 레이트 콘트롤 데이터(FD)로 증감하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생한다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치는 프레임 레이트 콘트롤 방법에 의해 제어되는 보상회로(105)를 구비하여 세분화된 계조 및 색차 표현이 가능하다. 즉, R, G, B 데이터가 각각 8비트인 디지털 비디오 데이터로 구동되어 R, G, B 각각에 대해 256 계조가 표현가능한 액정표시장치의 경우 4 프레임을 프레임 그룹으로 하는 프레임 레이트 콘트롤 방법에 의해 제어되는 보상회로(105)를 구비함으로써 그 표현 가능한 계조가 R, G, B 각각에 대해 1021계조로 세분화 된다. 이와 같이, 본 발명의 실시예에 따른 액정표시장치는 세분화된 계조로 무라위치의 비무라위치의 휘도차를 보정함으로써 자연스럽고 고급스러운 화질을 구현할 수 있다.
도 11, 도 14 및 도 15을 참조하면, 본 발명의 제2 실시예에 따른 보상부(115)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE)에 따라 액정표시패널(103) 상에서 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단하고 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치가 무라위치에 포함되면 디더링 방법을 이용하여 메모리(116)로부터의 보상값을 입력 디지털 비디오 데이터(Ri/Gi/Bi)가 표시될 픽셀과 이웃하는 다수의 픽셀들에 분산시킨다.
이러한 보상부(115)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단하는 위치 판단부(135)와, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석하는 계조 분석부(136)와, 위치 판단부(135) 및 계조 분석부(136)로부터 공급되는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조 정보를 이용하여 메모리(116)에 엑세스(Access) 하기 위한 리드(Read) 어드레스(Address)를 생성하는 어드레스 생성부(137)와, 디더링 방법에 의해 메모리(116)로부터 로딩(Loading)된 보상값(R보상값, G보상값, B보상값)을 입력 디지털 비디오 데이터(Ri/Gi/Bi)가 표시될 픽셀과 이웃하는 다수의 픽셀들에 분산시키는 디더링부(130)를 구비한다.
위치 판단부(135)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단한다. 예를 들어, 수평 동기 신호(Hsync)와 도트클럭(DCLK)를 카운팅하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 액정표시패널(103) 상에 표시될 위치를 판단 할 수 있다.
계조 분석부(136)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석한다. 즉, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 또는 이 계조가 포함되는 계조 구간에 대하여 분석한다.
어드레스 생성부(137)는 위치 판단부(135)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 정보와 계조 분석부(136)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 정보를 공급받아, 이 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조에 해당하는 보상값(R보상값, G보상값, B보상값)이 저장된 메모리(116)의 어드레스를 엑세스하기 위한 리드 어드레스를 생성한다.
디더링부(130)는 어드레스 생성부(137)에 의해 생성된 리드 어드레스에 해당하는 메모리(116)의 어드레스로부터 로딩(Loading)된 보상값(R보상값, G보상값, B보상값)을 디더링 방법에 의해 입력 디지털 비디오 데이터(Ri/Gi/Bi)가 표시될 픽셀과 이웃하는 다수의 픽셀들에 분산시킨다.
이 디더링부(130)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 픽셀 위치를 판단하는 픽셀 위치 판단부(134)와, 보상값(R/G/B 보상값)의 계조 레벨을 판정하고 픽셀 위치 판단부(134)로부터의 픽셀 위치 정보를 이용하여 디더링 데이터(DD)를 발생하는 계조 레벨 판정부(131)와, 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 디더링 데이터(DD)로 증감하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 연산기(132)를 구비한다.
픽셀 위치 판단부(134)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 픽셀 위치를 판단한다. 예를 들어, 수평 동기 신호(Hsync) 및 도트클럭(DCLK)을 카운팅하여 픽셀 위치를 판단할 수 있다.
계조 레벨 판정부(131) 보상값(R/G/B 보상값)의 계조 레벨을 판정하고 픽셀 위치 판단부(134)로부터의 픽셀 위치 정보를 이용하여 디더링 데이터(DD)를 발생한다. 예를 들어, 보상값(R/G/B 보상값)으로 '01'의 2진 데이터가 계조 레벨 판정부 (131)에 공급되었을 경우, 계조 레벨 판정부(131)는 '01'의 2진 데이터가 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 어느 정도의 계조를 보상하기 위한 데이터인지 판단한다. 여기서, 보상값(R/G/B 보상값)이 '01'이라 함은 R 보상값, G 보상값, B 보상값이 각각 동일하게 '01'임을 의미한다. 만약, 계조 레벨 판정부(131)가 4 픽셀을 픽셀 그룹으로 하는 디더링 방법에 의해 제어되고 '00'은 0계조, '01'은 1/4계조, '10'은 1/2계조, '11'은 3/4계조에 대한 보상값으로 인식하도록 미리 설정되었다면, 이 계조 레벨 판정부(131)는 '01'의 2진 데이터를 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 1/4계조 보상하기 위한 보상값으로 판정한다. 이와 같이 계조 레벨이 판정되면, 계조 레벨 판정부(131)는 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 1/4계조를 보상하기 위하여 '01'의 데이터를 디더링 방법에 의해 픽셀그룹을 형성하는 4 픽셀 중 어떤 픽셀에 분산시킬지를 결정한다. 즉, 계조 레벨 판정부(131)는 도 7의 (a)에서 보는 바와 같이 픽셀그룹을 형성하는 제1 내지 제4 픽셀 중 어느 한 픽셀에 1계조가 보상되도록 그룹을 형성하는 다수의 픽셀에 '01'의 데이터를 분산시키기 위하여 디더링 데이터(DD)를 발생한다. 예를 들어, 계조 레벨 판정부(131)는 제1 픽셀에 '0'(0계조 보상), 제2 픽셀에 '1'(1계조 보상), 제3 픽셀에 '0'(0계조 보상), 제4 픽셀에 '0'(0계조 보상)과 같은 디더링 데이터(DD)를 발생한다.
한편, 보상값(R/G/B 보상값)은 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 1계조 이상의 계조를 보상하기 위한 값으로 설정될 수 있다. 이러한 경우 보상값(R/G/B 보상값)은 정수분과 소수분을 포함한다. 예를 들어, 3.25계조를 보상하기 위한 보상값(R/G/B 보상값)의 경우 정수분 '3.00'과, 소수분 '0.25'을 포함하며, 이 중 '0.25'(1/4)는 위에서와 같은 '01'의 2진 데이터로 표현될 수 있고, '3.00'은 2 비트의 2진 데이터로써 '11'로 표현될 수 있다. 이러한 정수분은 보상값(R/G/B 보상값)의 한계치에 따라 다양한 비트 수로 표현이 가능하다. 이와 같이, '3.00'이 '11'로 표현되고, '0.25'가 '01'로 표현될 때, 이러한 보상값(R/G/B 보상값)은 상위 2비트를 정수분으로 하고, 하위 2비트를 소수분으로 하여 '1101'과 같은 4 비트의 데이터로 표현될 수 있다. 이와 같은 '1101'의 2진 데이터가 계조 레벨 판정부(131)에 공급되었을 경우, 계조 레벨 판정부(131)는 '1101'의 2진 데이터가 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 3.25계조 보상하기 위한 보상값(R/G/B 보상값)으로 판정하고, 그룹을 형성하는 4 픽셀에 '1101'의 데이터를 분산시키기 위하여 디더링 데이터(DD)를 발생한다. 예를 들어, 계조 레벨 판정부(131)는 제1 픽셀에'1100', 제2 픽셀에 '1101', 제3 픽셀에 '1100', 제4 픽셀에 '1100'과 같은 디더링 데이터(DD)를 발생한다.
연산기(132) 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 디더링 데이터(DD)로 증감하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생한다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치는 디더링 방법에 의해 제어되는 보상회로(105)를 구비하여 세분화된 계조 및 색차 표현이 가능하다. 즉, R, G, B 데이터가 각각 8비트인 디지털 비디오 데이터로 구동되어 R, G, B 각각에 대해 256 계조가 표현가능한 액정표시장치의 경우 4 픽셀을 픽셀그룹으로 하는 디더링 방법에 의해 제어되는 보상회로(105)를 구비함으로써 그 표현 가능한 계조가 R, G, B 각각에 대해 1021계조로 세분화 된다. 이와 같이, 본 발명의 실시예에 따른 액정표시장치는 세분화된 계조로 무라위치의 비무라위치의 휘도차를 보정함으로써 자연스럽고 고급스러운 화질을 구현할 수 있다.
도 11, 도 16 및 도 17을 참조하면, 본 발명의 제3 실시예에 따른 보상부(115)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE)에 따라 액정표시패널(103) 상에서 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단하고 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치가 무라위치에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 메모리(116)로부터의 보상값을 다수의 프레임에 분산시키고, 디더링 방법을 이용하여 메모리(116)로부터의 보상값을 이웃하는 다수의 픽셀들에 분산시킨다.
이러한 보상부(115)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단하는 위치 판단부(145)와, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석하는 계조 분석부(146)와, 위치 판단부(145) 및 계조 분석부(146)로부터 공급되는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조 정보를 이용하여 메모리(116)에 엑세스(Access) 하기 위한 리드(Read) 어드레스(Address)를 생성하는 어드레스 생성부(147)와, 메모리(116)로부터 로딩(Loading)된 보상값(R보상값, G보상값, B보상값)을 프레임 레이트 콘트롤 방법에 의해 다수의 프레임에 분산시키고, 디더링 방법에 의해 입력 디지털 비디오 데이터(Ri/Gi/Bi)가 표시될 픽셀과 이웃하는 다수의 픽셀들에 분산시키는 프레임 레이트 콘트롤 및 디더링부(140)를 구비한다.
위치 판단부(145)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치를 판단한다. 예를 들어, 수평 동기 신호(Hsync)와 도트클럭(DCLK)를 카운팅하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 액정표시패널(103) 상에 표시될 위치를 판단 할 수 있다.
계조 분석부(146)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 영역을 분석한다. 즉, 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 또는 이 계조가 포함되는 계조 구간에 대하여 분석한다.
어드레스 생성부(147)는 위치 판단부(145)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 정보와 계조 분석부(146)로부터의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조 정보를 공급받아, 이 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 위치 및 계조에 해당하는 보상값(R보상값, G보상값, B보상값)이 저장된 메모리(116)의 어드레스를 엑세스하기 위한 리드 어드레스를 생성한다.
프레임 레이트 콘트롤 및 디더링부(140)는 어드레스 생성부(147)에 의해 생성된 리드 어드레스에 해당하는 메모리(116)의 어드레스로부터 로딩(Loading)된 보상값(R보상값, G보상값, B보상값)을 프레임 레이트 콘트롤 방법에 의해 다수의 프레임에 분산시키고, 디더링 방법에 의해 입력 디지털 비디오 데이터(Ri/Gi/Bi)가 표시될 픽셀과 이웃하는 다수의 픽셀들에 분산시킨다.
이 프레임 레이트 콘트롤 및 디더링부(140)는 수직/수평 동기신호 (Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지하는 프레임 수 감지부(143)와, 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 픽셀 위치를 판단하는 픽셀 위치 판단부(144)와, 보상값(R/G/B 보상값)의 계조 레벨을 판정하고 프레임 수 감지부(143)로부터의 프레임 수 정보 및 픽셀 위치 판단부(144)로부터의 픽셀 위치 정보를 이용하여 프레임 레이트 콘트롤 및 디더링 데이터(FDD)를 발생하는 계조 레벨 판정부(141)와, 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 프레임 레이트 콘트롤 및 디더링 데이터(FDD)로 증감하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 연산기(142)를 구비한다.
프레임 수 감지부(143) 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지한다. 예를 들어, 수직 동기 신호(Vsinc)를 카운팅하여 프레임 수를 감지할 수 있다.
픽셀 위치 판단부(144)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 픽셀 위치를 판단한다. 예를 들어, 수평 동기 신호(Hsync) 및 도트클럭(DCLK)을 카운팅하여 픽셀 위치를 판단할 수 있다.
계조 레벨 판정부(141) 보상값(R/G/B 보상값)의 계조 레벨을 판정하고 프레임 감지부(143)로부터의 프레임 정보와 픽셀 위치 판단부(144)로부터의 픽셀 위치 정보를 이용하여 프레임 레이트 콘트롤 및 디더링 데이터(FDD)를 발생한다. 예를 들어, 보상값(R/G/B 보상값)으로 '01'의 2진 데이터가 계조 레벨 판정부(141)에 공급되었을 경우, 계조 레벨 판정부(141)는 '01'의 2진 데이터가 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 어느 정도의 계조를 보상하기 위한 데이터인지 판단한다. 여기서, 보상값(R/G/B 보상값)이 '01'이라 함은 R 보상값, G 보상값, B 보상값이 각각 동일하게 '01'임을 의미한다. 만약, 계조 레벨 판정부(141)가 4 프레임을 프레임 그룹으로 하고 4 픽셀을 픽셀 그룹으로 하는 프레임 레이트 콘트롤 및 디더링 방법, 즉, 4×4 프레임 레이트 콘트롤 및 디더링 방법에 의해 제어되고 '00'은 0계조, '01'은 1/4계조, '10'은 1/2계조, '11'은 3/4계조에 대한 보상값으로 인식하도록 미리 설정되었다면, 이 계조 레벨 판정부(141)는 '01'의 2진 데이터를 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 1/4계조 보상하기 위한 보상값으로 판정한다. 이와 같이 계조 레벨이 판정되면, 계조 레벨 판정부(141)는 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 1/4계조를 보상하기 위하여 '01'의 데이터를 프레임 레이트 콘트롤 방법에 의해 프레임그룹을 형성하는 4 프레임 중 어떤 프레임에 분산시키며, 디더링 방법에 의해 픽셀그룹을 형성하는 4 픽셀 중 어떤 픽셀에 분산시킬지를 결정한다. 즉, 계조 레벨 판정부(141)는 도 8의 (a)에서 보는 바와 같이 픽셀그룹을 형성하는 제1 내지 제4 픽셀 각각은 프레임그룹을 형성하는 제1 내지 제4 프레임 중 어느 한 프레임에 1계조가 보상되고, 이와 동시에 제1 내지 제4 프레임 각각은 픽셀그룹을 형성하는 제1 내지 제4 픽셀 중 어느 한 픽셀에 1계조가 보상되도록 그룹을 형성하는 4 프레임 및 4 픽셀에 '01'의 데이터를 분산시키기 위하여 프레임 레이트 콘트롤 및 디더 링 데이터(FDD)를 발생한다. 예를 들어, 계조 레벨 판정부(141)는 제1 프레임의 제1 픽셀에 '1'(1계조 보상), 제2 픽셀에 '0'(0계조 보상), 제3 픽셀에 '0'(0계조 보상), 제4 픽셀에 '0'(0계조 보상), 제2 프레임의 제1 픽셀에 '0'(0계조 보상), 제2 픽셀에 '1'(1계조 보상), 제3 픽셀에 '0'(0계조 보상), 제4 픽셀에 '0'(0계조 보상), 제3 프레임의 제1 픽셀에 '0'(0계조 보상), 제2 픽셀에 '0'(0계조 보상), 제3 픽셀에 '1'(1계조 보상), 제4 픽셀에 '0'(0계조 보상), 제4 프레임의 제1 픽셀에 '0'(0계조 보상), 제2 픽셀에 '0'(0계조 보상), 제3 픽셀에 '0'(0계조 보상), 제4 픽셀에 '1'(1계조 보상)과 같은 프레임 레이트 콘트롤 및 디더링 데이터(FDD)를 발생한다.
한편, 보상값(R/G/B 보상값)은 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 1계조 이상의 계조를 보상하기 위한 값으로 설정될 수 있다. 이러한 경우 보상값(R/G/B 보상값)은 정수분과 소수분을 포함한다. 예를 들어, 3.25계조를 보상하기 위한 보상값(R/G/B 보상값)의 경우 정수분 '3.00'과, 소수분 '0.25'을 포함하며, 이 중 '0.25'(1/4)는 위에서와 같은 '01'의 2진 데이터로 표현될 수 있고, '3.00'은 2 비트의 2진 데이터로써 '11'로 표현될 수 있다. 이러한 정수분은 보상값(R/G/B 보상값)의 한계치에 따라 다양한 비트 수로 표현이 가능하다. 이와 같이, '3.00'이 '11'로 표현되고, '0.25'가 '01'로 표현될 때, 이러한 보상값(R/G/B 보상값)은 상위 2비트를 정수분으로 하고, 하위 2비트를 소수분으로 하여 '1101'과 같은 4 비트의 데이터로 표현될 수 있다. 이와 같은 '1101'의 2진 데이터가 계조 레벨 판정부(141)에 공급되었을 경우, 계조 레벨 판정부(141)는 '1101'의 2진 데이터가 무라위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 대하여 3.25계조 보상하기 위한 보상값(R/G/B 보상값)으로 판정하고, 그룹을 형성하는 4 프레임 및 4 픽셀에 '1101'의 데이터를 분산시키기 위하여 프레임 레이트 콘트롤 및 디더링 데이터(FDD)를 발생한다. 예를 들어, 계조 레벨 판정부(141)는 제1 프레임의 제1 픽셀에 '1101', 제2 픽셀에 '1100', 제3 픽셀에 '1100', 제4 픽셀에 '1100', 제2 프레임의 제1 픽셀에 '1100', 제2 픽셀에 '1101', 제3 픽셀에 '1100', 제4 픽셀에 '1100', 제3 프레임의 제1 픽셀에 '1100', 제2 픽셀에 '1100', 제3 픽셀에 '1101', 제4 픽셀에 '1100', 제4 프레임의 제1 픽셀에 '1100', 제2 픽셀에 '1100', 제3 픽셀에 '1100', 제4 픽셀에 '1101'과 같은 프레임 레이트 콘트롤 및 디더링 데이터(FDD)를 발생한다.
연산기(142) 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 프레임 레이트 콘트롤 및 디더링 데이터(FDD)로 증감하여 보정된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생한다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치는 프레임 레이트 콘트롤 및 디더링 방법에 의해 제어되는 보상회로(105)를 구비하여 세분화된 계조 및 색차 표현이 가능하다. 즉, R, G, B 데이터가 각각 8비트인 디지털 비디오 데이터로 구동되어 R, G, B 각각에 대해 256 계조가 표현가능한 액정표시장치의 경우 4×4 프레임 레이트 콘트롤 및 디더링 방법에 의해 제어되는 보상회로(105)를 구비함으로써 그 표현 가능한 계조가 R, G, B 각각에 대해 1021계조로 세분화 된다. 이와 같이, 본 발명의 실시예에 따른 액정표시장치는 세분화된 계조로 무라위치의 비무라 위치의 휘도차를 보정함으로써 자연스럽고 고급스러운 화질을 구현할 수 있다.
위와 같은 보상회로(105)는 타이밍 콘트롤러(104)와 함께 원칩(One-Chip)화 되어 집적될 수 있다.
위 실시예에서는 보상회로(105)를 액정표시장치에 적용한 경우를 예로 들었으나 이러한 보상회로(105)는 액정표시장치 외의 다른 평판표시장치들에서도 그 적용이 가능하다.
상술한 바와 같이 본 발명에 따른 평판 표시장치 및 그 화질제어 방법은 회로를 이용하여 무라를 보상함으로써 공정상에서의 무라 보상에 대한 방안보다 다양한 발생원인에 따른 다양한 형상의 무라에 대하여 적절한 대처가 가능한 장점이 있다. 또한, 본 발명에 따른 평판 표시장치 및 그 화질제어 방법은 프레임 레이트 콘트롤 및 디더링과 같은 화질 제어 방법을 이용하여 무라를 보상함으로써 미세한 화질 제어가 가능한 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (27)

  1. 표시패널과;
    표시패널 상의 무라위치에 대한 위치정보와 다수의 프레임에 분산될 보상값이 저장되는 메모리와;
    동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라위치에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 프레임에 분산시키는 보상부를 구비하며;
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 보상값은 적색 데이터를 보상하기 위한 R 보상값, 녹색 데이터를 보상하기 위한 G 보상값, 및 청색 데이터를 보상하기 위한 B 보상값을 포함하며,
    상기 R 보상값, 상기 G 보상값, 및 상기 B 보상값은 동일한 무라위치와 동일한 계조에서 동일한 값으로 설정되는 것을 특징하는 평판표시장치.
  4. 제 1 항에 있어서,
    상기 보상값은 적색 데이터를 보상하기 위한 R 보상값, 녹색 데이터를 보상하기 위한 G 보상값, 및 청색 데이터를 보상하기 위한 B 보상값을 포함하며,
    동일한 무라위치와 동일한 계조에서 상기 R 보상값, 상기 G 보상값, 및 상기 B 보상값 중 적어도 하나의 보상값이 다른 보상값과 다른 것을 특징으로 하는 평판표시장치.
  5. 제 1 항에 있어서,
    상기 메모리는 데이터 갱신이 가능한 메모리를 포함하는 것을 특징으로 하는 평판표시장치.
  6. 제 5 항에 있어서,
    상기 메모리는 EEPROM을 포함하는 것을 특징으로 하는 평판표시장치.
  7. 제 1 항에 있어서,
    상기 표시패널은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널을 포함하고;
    보정된 디지털 비디오 데이터을 이용하여 상기 데이터라인들을 구동하는 데이터 구동회로와;
    상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와;
    상기 데이터 구동회로 및 게이트 구동회로를 제어하고 상기 보정된 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하기 위한 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 평판표시장치.
  8. 제 7 항에 있어서,
    상기 보상부는 상기 타이밍 콘트롤러에 내장되는 것을 특징으로 하는 평판표시장치.
  9. 표시패널과;
    표시패널 상의 무라영역에 대한 위치정보와 이웃하는 다수의 화소들에 분산될 보상값이 저장되는 메모리와;
    동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라영역에 포함되면 디더링 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 화소들에 분산시키는 보상부를 구비하며;
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 보상값은 적색 데이터를 보상하기 위한 R 보상값, 녹색 데이터를 보상하기 위한 G 보상값, 및 청색 데이터를 보상하기 위한 B 보상값을 포함하며,
    상기 R 보상값, 상기 G 보상값, 및 상기 B 보상값은 동일한 무라위치와 동일한 계조에서 동일한 값으로 설정되는 것을 특징하는 평판표시장치.
  12. 제 9 항에 있어서,
    상기 보상값은 적색 데이터를 보상하기 위한 R 보상값, 녹색 데이터를 보상하기 위한 G 보상값, 및 청색 데이터를 보상하기 위한 B 보상값을 포함하며,
    동일한 무라위치와 동일한 계조에서 상기 R 보상값, 상기 G 보상값, 및 상기 B 보상값 중 적어도 하나의 보상값이 다른 보상값과 다른 것을 특징으로 하는 평판표시장치.
  13. 제 9 항에 있어서,
    상기 메모리는 데이터 갱신이 가능한 메모리를 포함하는 것을 특징으로 하는 평판표시장치.
  14. 제 13 항에 있어서,
    상기 메모리는 EEPROM을 포함하는 것을 특징으로 하는 평판표시장치.
  15. 제 9 항에 있어서,
    상기 표시패널은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널을 포함하고;
    보정된 디지털 비디오 데이터를 이용하여 상기 데이터라인들을 구동하는 데이터 구동회로와;
    상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와;
    상기 데이터 구동회로 및 게이트 구동회로를 제어하고 상기 보정된 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하기 위한 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 평판표시장치.
  16. 제 15 항에 있어서,
    상기 보상부는 상기 타이밍 콘트롤러에 내장되는 것을 특징으로 하는 평판표시장치.
  17. 표시패널과;
    표시패널 상의 무라영역에 대한 위치정보와 다수의 프레임에 분산됨과 아울러 이웃하는 다수의 화소들에 분산될 보상값이 저장되는 메모리와;
    동기신호, 도트클럭 및 데이터 인에이블신호에 따라 상기 표시패널 상에서 입력 디지털 비디오 데이터의 위치를 판단하고 상기 입력 디지털 비디오 데이터의 위치가 상기 무라영역에 포함되면 프레임 레이트 콘트롤 방법을 이용하여 상기 메모리로부터의 보상값을 상기 다수의 프레임에 분산시키고 디더링 방법을 이용하여 상기 다수의 화소들에 분산시키는 보상부를 구비하며;
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치.
  18. 삭제
  19. 제 17 항에 있어서,
    상기 보상값은 적색 데이터를 보상하기 위한 R 보상값, 녹색 데이터를 보상하기 위한 G 보상값, 및 청색 데이터를 보상하기 위한 B 보상값을 포함하며,
    상기 R 보상값, 상기 G 보상값, 및 상기 B 보상값은 동일한 무라위치와 동일한 계조에서 동일한 값으로 설정되는 것을 특징하는 평판표시장치.
  20. 제 17 항에 있어서,
    상기 보상값은 적색 데이터를 보상하기 위한 R 보상값, 녹색 데이터를 보상하기 위한 G 보상값, 및 청색 데이터를 보상하기 위한 B 보상값을 포함하며,
    동일한 무라위치와 동일한 계조에서 상기 R 보상값, 상기 G 보상값, 및 상기 B 보상값 중 적어도 하나의 보상값이 다른 보상값과 다른 것을 특징으로 하는 평판표시장치.
  21. 제 17 항에 있어서,
    상기 메모리는 데이터 갱신이 가능한 메모리를 포함하는 것을 특징으로 하는 평판표시장치.
  22. 제 21 항에 있어서,
    상기 메모리는 EEPROM을 포함하는 것을 특징으로 하는 평판표시장치.
  23. 제 17 항에 있어서,
    상기 표시패널은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널을 포함하고;
    보정된 디지털 비디오 데이터를 이용하여 상기 데이터라인들을 구동하는 데이터 구동회로와;
    상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와;
    상기 데이터 구동회로 및 게이트 구동회로를 제어하고 상기 보정된 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하기 위한 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 평판표시장치.
  24. 제 23 항에 있어서,
    상기 보상부는 상기 타이밍 콘트롤러에 내장되는 것을 특징으로 하는 평판표시장치.
  25. 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와;
    상기 무라위치에 대응하는 보상값을 설정하는 단계와;
    상기 무라위치에 표시될 데이터를 검출하는 단계와;
    프레임 레이트 콘트롤 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 프레임과 인근한 다수의 프레임에 상기 보상값을 분산시키는 단계를 포함하며;
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  26. 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와;
    상기 무라위치에 대응하는 보상값을 설정하는 단계와;
    상기 무라위치에 표시될 데이터를 검출하는 단계와;
    디더링 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 픽셀과 이웃하는 다수의 픽셀들에 상기 보상값을 분산시키는 단계를 포함하며;
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  27. 표시패널에서 다른 부분에 비하여 휘도 및 색도 중 어느 하나가 다른 무라위치에서 휘도 및 색차를 측정하는 단계와;
    상기 무라위치에 대응하는 보상값을 설정하는 단계와;
    상기 무라위치에 표시될 데이터를 검출하는 단계와;
    프레임 레이트 콘트롤 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 프레임과 인근한 다수의 프레임에 상기 보상값을 분산시키고, 디더링 방법을 이용하여 상기 무라 위치에 표시될 데이터가 표시될 픽셀과 이웃하는 다수의 픽셀들에 상기 보상값을 분산시키는 단계를 포함하며;
    상기 보상값은 상기 무라 위치의 위치별, 상기 무라 위치에 표시될 데이터의 계조별로 다르게 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
KR1020050100934A 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법 KR101137856B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050100934A KR101137856B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법
TW095119045A TWI334121B (en) 2005-10-25 2006-05-29 Flat display apparatus and picture quality controlling method thereof
CN2006100871281A CN1956031B (zh) 2005-10-25 2006-06-09 平板显示装置及其图像质量控制方法
JP2006169523A JP4555259B2 (ja) 2005-10-25 2006-06-20 平板表示装置及びその画質制御方法
US11/478,993 US7786971B2 (en) 2005-10-25 2006-06-29 Flat display apparatus capable of compensating a panel defect electrically and picture quality controlling method thereof
US12/853,904 US8059143B2 (en) 2005-10-25 2010-08-10 Flat display apparatus capable of compensating a panel defect electrically and picture quality controlling method thereof utilizing dithering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100934A KR101137856B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법

Publications (2)

Publication Number Publication Date
KR20070044713A KR20070044713A (ko) 2007-04-30
KR101137856B1 true KR101137856B1 (ko) 2012-04-20

Family

ID=37984834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100934A KR101137856B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법

Country Status (5)

Country Link
US (2) US7786971B2 (ko)
JP (1) JP4555259B2 (ko)
KR (1) KR101137856B1 (ko)
CN (1) CN1956031B (ko)
TW (1) TWI334121B (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634509B2 (en) * 2003-11-07 2009-12-15 Fusionone, Inc. Personal information space management system and method
US8339428B2 (en) * 2005-06-16 2012-12-25 Omnivision Technologies, Inc. Asynchronous display driving scheme and display
KR101127843B1 (ko) * 2005-10-25 2012-03-21 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101243800B1 (ko) * 2006-06-29 2013-03-18 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101182327B1 (ko) * 2006-06-29 2012-09-24 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
US8026927B2 (en) * 2007-03-29 2011-09-27 Sharp Laboratories Of America, Inc. Reduction of mura effects
KR101286537B1 (ko) * 2007-06-14 2013-07-17 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101296655B1 (ko) * 2007-11-01 2013-08-14 엘지디스플레이 주식회사 영상 표시 장치의 데이터 보상 회로 및 방법
TWI405171B (zh) * 2007-06-14 2013-08-11 Lg Display Co Ltd 具有補償顯示缺陷能力之視頻顯示裝置
US10810918B2 (en) 2007-06-14 2020-10-20 Lg Display Co., Ltd. Video display device capable of compensating for display defects
US8223179B2 (en) * 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
US8049695B2 (en) * 2007-10-15 2011-11-01 Sharp Laboratories Of America, Inc. Correction of visible mura distortions in displays by use of flexible system for memory resources and mura characteristics
KR100936862B1 (ko) 2007-12-31 2010-01-15 삼성에스디아이 주식회사 디스플레이 계조 표현 장치 및 계조 표현 방법
CN101527125B (zh) * 2008-03-03 2013-02-06 奇美电子股份有限公司 影像显示装置及其影像数据补偿方法及装置
KR101472063B1 (ko) * 2008-04-10 2014-12-15 삼성디스플레이 주식회사 표시 패널을 구동하기 위한 데이터 생성 방법과, 이를수행하기 위한 데이터 구동회로 및 이 데이터 구동회로를포함하는 표시 장치
KR101274707B1 (ko) * 2008-06-05 2013-06-12 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
US8228350B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US8228349B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US9024964B2 (en) * 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101035579B1 (ko) * 2008-09-05 2011-05-19 매그나칩 반도체 유한회사 디더링 방법 및 장치
JP5302915B2 (ja) * 2009-03-18 2013-10-02 パナソニック株式会社 有機ｅｌ表示装置及び制御方法
TWI407423B (zh) * 2009-04-03 2013-09-01 Himax Media Solutions Inc 顯示資料處理裝置及顯示資料處理方法
KR101585680B1 (ko) * 2009-05-04 2016-01-15 엘지디스플레이 주식회사 액정표시장치와 그의 화질보상방법
JP5059092B2 (ja) * 2009-12-15 2012-10-24 シャープ株式会社 表示装置、輝度ムラ補正方法、および補正データ作成装置
JP5531496B2 (ja) * 2009-08-18 2014-06-25 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
JP2011039451A (ja) * 2009-08-18 2011-02-24 Sharp Corp 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
JP5471165B2 (ja) * 2009-08-26 2014-04-16 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
KR101289645B1 (ko) * 2009-12-28 2013-07-30 엘지디스플레이 주식회사 액정표시장치와 그 색온도 보상 방법
JP5026545B2 (ja) * 2010-03-30 2012-09-12 シャープ株式会社 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
CN102142224B (zh) * 2010-02-01 2013-10-23 夏普株式会社 显示装置、亮度不均补正方法、补正数据制作装置和补正数据制作方法
JP5174837B2 (ja) * 2010-02-01 2013-04-03 シャープ株式会社 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
JP5577812B2 (ja) * 2010-04-15 2014-08-27 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
TWI428878B (zh) * 2010-06-14 2014-03-01 Au Optronics Corp 顯示器驅動方法及顯示器
TWI506607B (zh) * 2011-04-14 2015-11-01 Novatek Microelectronics Corp 顯示面板的控制驅動器
US8842105B2 (en) 2011-04-14 2014-09-23 Novatek Microelectronics Corp. Controller driver for driving display panel
CN102231016B (zh) * 2011-06-28 2013-03-20 青岛海信电器股份有限公司 一种液晶模组亮度补偿方法、装置和系统
US8780097B2 (en) * 2011-10-20 2014-07-15 Sharp Laboratories Of America, Inc. Newton ring mura detection system
CN102890913B (zh) * 2012-10-22 2014-09-10 深圳市华星光电技术有限公司 Amoled显示器及其精确补偿老化的方法
KR101957758B1 (ko) * 2012-11-06 2019-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
GB201304623D0 (en) 2013-03-14 2013-05-01 Univ Edinburgh A method of generating predetermined luminance levels across an electronic visual display
US9898998B2 (en) 2013-11-28 2018-02-20 Samsung Electronics Co., Ltd. Apparatus and method for generating correction data, and image quality correction system thereof
CN103854556B (zh) * 2014-02-19 2016-05-18 北京京东方显示技术有限公司 基色子像素的电压补偿装置及方法、显示装置
KR102222901B1 (ko) * 2014-07-07 2021-03-04 엘지디스플레이 주식회사 유기발광 표시장치 구동 방법
KR102349501B1 (ko) * 2015-04-29 2022-01-12 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
CN104992657B (zh) * 2015-07-27 2017-09-22 京东方科技集团股份有限公司 mura补偿模块和方法、显示装置和方法
CN105654891B (zh) * 2016-04-05 2018-06-26 京东方科技集团股份有限公司 一种获取mura补偿值的方法、装置及显示面板
KR102545596B1 (ko) * 2016-04-25 2023-06-21 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 표시 장치
CN105957490B (zh) * 2016-07-13 2019-03-01 武汉华星光电技术有限公司 驱动电路及具有该驱动电路的液晶显示器
JP2019040036A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 電子機器、表示装置及び表示制御方法
CN107358935B (zh) * 2017-08-25 2019-12-31 惠科股份有限公司 亮度补偿数据量的优化方式及设备
CN110097856B (zh) * 2018-01-31 2021-09-21 奇景光电股份有限公司 时序控制器与其操作方法
US10818210B2 (en) * 2019-01-31 2020-10-27 Novatek Microelectronics Corp. Display apparatus and brightness uniformity compensation method thereof
TWI714056B (zh) * 2019-04-17 2020-12-21 奇景光電股份有限公司 時序控制器及其操作方法
TWI724842B (zh) * 2020-03-27 2021-04-11 友達光電股份有限公司 顯示裝置與顯示面板的數位補償方法
CN113724638A (zh) * 2021-09-06 2021-11-30 惠州华星光电显示有限公司 显示面板的Demura方法
CN113936594B (zh) * 2021-10-20 2024-03-12 北京集创北方科技股份有限公司 显示面板的补偿方法、装置、电子设备及存储介质
KR20230123745A (ko) * 2022-02-17 2023-08-24 삼성전자주식회사 디스플레이 밝기 값에 따라 임계 계조 값을 적응적으로 변경할 수 있는 디더링 회로를 포함하는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 그 방법
KR20230143211A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041939A (ko) * 2002-11-12 2004-05-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738514A (en) 1986-01-16 1988-04-19 Rca Corporation Crystal variation compensation circuit for liquid crystal displays
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
JP3672586B2 (ja) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
JP3245731B2 (ja) * 1995-02-22 2002-01-15 フォトン・ダイナミクス・インコーポレーテッド フラットパネル・ディスプレイ検査システム
CN1149528A (zh) 1995-11-03 1997-05-14 松星实业有限公司 电脑的辅助产品表层处理方法
TW498273B (en) * 1997-07-25 2002-08-11 Koninkl Philips Electronics Nv Digital monitor
JP3719317B2 (ja) * 1997-09-30 2005-11-24 ソニー株式会社 補間方法、補間回路、画像表示装置
JP2000305532A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 画像処理装置
US7227519B1 (en) 1999-10-04 2007-06-05 Matsushita Electric Industrial Co., Ltd. Method of driving display panel, luminance correction device for display panel, and driving device for display panel
JP2001209358A (ja) * 2000-01-26 2001-08-03 Seiko Epson Corp 表示画像のムラ補正
TWI280547B (en) * 2000-02-03 2007-05-01 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100391986B1 (ko) * 2001-03-28 2003-07-22 삼성전자주식회사 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법
JP2002366109A (ja) 2001-06-06 2002-12-20 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP4253292B2 (ja) * 2002-03-01 2009-04-08 シャープ株式会社 発光装置並びに該発光装置を用いた表示装置及び読み取り装置
KR20040009966A (ko) * 2002-07-26 2004-01-31 삼성전자주식회사 색 보정장치 및 방법
JP4606735B2 (ja) 2003-01-06 2011-01-05 パナソニック株式会社 表示装置および表示方法
KR100503555B1 (ko) * 2003-09-22 2005-07-22 삼성전자주식회사 알지비 데이터의 복원 방법과 이를 수행하기 위한 장치
JP3751621B2 (ja) * 2003-10-23 2006-03-01 株式会社ナナオ 表示特性較正方法、表示特性較正装置及びコンピュータプログラム
JP4617076B2 (ja) * 2003-10-29 2011-01-19 シャープ株式会社 表示補正回路及び表示装置
JP4114655B2 (ja) 2003-11-12 2008-07-09 セイコーエプソン株式会社 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
JP2005258142A (ja) * 2004-03-12 2005-09-22 Sharp Corp 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041939A (ko) * 2002-11-12 2004-05-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20110007090A1 (en) 2011-01-13
US7786971B2 (en) 2010-08-31
TW200717403A (en) 2007-05-01
US20070091042A1 (en) 2007-04-26
CN1956031B (zh) 2012-04-25
JP2007122009A (ja) 2007-05-17
US8059143B2 (en) 2011-11-15
CN1956031A (zh) 2007-05-02
JP4555259B2 (ja) 2010-09-29
TWI334121B (en) 2010-12-01
KR20070044713A (ko) 2007-04-30

Similar Documents

Publication Publication Date Title
KR101137856B1 (ko) 평판표시장치 및 그 화질제어방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
KR101182307B1 (ko) 평판표시장치와 그 화질 제어장치 및 화질 제어방법
KR101127843B1 (ko) 평판표시장치 및 그 화질제어방법
KR101201314B1 (ko) 평판표시장치의 제조방법 및 장치
JP4668854B2 (ja) 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置
KR101147083B1 (ko) 화질제어 방법
US8817056B2 (en) Liquid crystal display with dynamic backlight control
US8189017B2 (en) Apparatus and method for controlling picture quality of flat panel display
KR20160054141A (ko) 표시장치 및 그의 구동방법
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
KR101296655B1 (ko) 영상 표시 장치의 데이터 보상 회로 및 방법
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
JP2010197926A (ja) クロストーク補正テーブル取得装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8