KR101182307B1

KR101182307B1 - 평판표시장치와 그 화질 제어장치 및 화질 제어방법

Info

Publication number: KR101182307B1
Application number: KR1020050118966A
Authority: KR
Inventors: 황종희
Original assignee: 엘지디스플레이 주식회사
Priority date: 2005-12-07
Filing date: 2005-12-07
Publication date: 2012-09-20
Also published as: CN1979603B; TW200723190A; TWI350495B; US7791572B2; JP2007156409A; JP4602942B2; KR20070059746A; US20070126758A1; CN1979603A

Abstract

본 발명은 전기적인 데이터로 무라 결함을 보상함으로써 화질을 향상시키도록 한 평판표시장치와 그 화질 제어장치 및 화질 제어방법에 관한 것이다.

이 평판표시장치의 화질 제어방법은 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와, 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계부를 보상하기 위한 제2 보상 데이터를 메모리에 저장하는 단계와; 상기 메모리에 저장된 제1 보상 데이터를 이용하여 상기 무라영역에 공급될 데이터들을 변조하는 1차 보상 단계와; 상기 메모리에 저장된 제2 보상 데이터를 이용하여 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터들을 변조하는 2차 보상 단계와; 상기 제2 보상 데이터로 변조된 데이터들을 상기 표시패널 상에 표시하는 단계를 포함한다.

Description

평판표시장치와 그 화질 제어장치 및 화질 제어방법{Flat Display Panel, Picture Quality Controlling Apparatus thereof and Picture Quality Controlling Method thereof}

도 1은 부정형 무라의 일예를 나타내는 도면.

도 2는 띠 무라의 일예를 나타내는 도면.

도 3은 점 무라의 일예를 나타내는 도면.

도 4는 본 발명의 실시예에 따른 평판표시장치의 제조방법을 단계적으로 나타내는 흐름도.

도 5은 무라 보상 데이터가 계조별, 계조구간별로 나누어 설정되는 예의 감마 보정 커브를 보여 주는 도면.

도 6a 내지 도 6d는 무라영역과 비무라영역의 경계부 노이즈를 나타내는 도면.

도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 평판표시장치의 화질 제어방법에 따른 무라 보상 결과의 예들을 보여 주는 도면들.

도 8a 및 도 8b는 화소 배치의 두 예를 보여 주는 도면.

도 9는 프레임 레이트 콘트롤의 일예를 보여 주는 도면.

도 10은 디더링의 일예를 보여 주는 도면.

도 11은 프레임 레이트 콘트롤 & 디더링의 일예를 보여 주는 도면.

도 12a 내지 도 12c는 노이즈 패턴에 따른 보상패턴의 제1 실시예를 나타내는 도면.

도 13a 내지 도 13c는 노이즈 패턴에 따른 보상패턴의 제2 실시예를 나타내는 도면.

도 14는 본 발명의 실시예에 따른 평판표시장치와 그 화질 제어장치를 나타내는 도면.

도 15는 본 발명의 제1 실시예에 따른 보상회로를 나타내는 블록도.

도 16은 본 발명의 제2 실시예에 따른 보상회로를 나타내는 블록도.

도 17은 본 발명의 제3 실시예에 따른 보상회로를 나타내는 블록도.

도 18은 본 발명의 제4 실시예에 따른 보상회로를 나타내는 블록도.

도 19는은 도 18에 제1 FRC 제어기를 상세히 나타내는 블록도.

도 20은 본 발명의 제5 실시예에 따른 보상회로를 나타내는 블록도.

도 21은 도 20에 도시된 제1 디더링 제어기를 상세히 나타내는 블록도.

도 22는 본 발명의 제6 실시예에 따른 보상회로를 나타내는 블록도.

도 23은 도 22에 도시된 제1 FRC & 디더링 제어기를 상세히 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

51 : 보상회로 52 : 타이밍 콘트롤러

54 : ROM 기록기 55 : 컴퓨터

56 : 데이터 구동회로 57 : 스캔 구동회로

58 : 데이터라인 59 : 스캔라인

60 : 평판표시패널 61 : 검사장치

71, 121, 161, 181, 201 : 위치 판단부

53, 53R, 53G, 53B, 53W, 53Y, 53FR, 53FG, 53FB, 53DR, 53DG, 53DB, 53FDR, 53FDG, 53FDB : EEPROM or EDID ROM

72R, 72G, 72B, 72W, 122, 162R, 162G, 162B, 182R, 182G, 182B, 202R, 202G, 202B : 계조 판단부

73R, 73G, 73B, 73W, 123, 163R, 163G, 163B, 183R, 183G, 183B, 203R, 203G, 203B : 어드레스 생성부

74R, 74G, 74B, 74W, 124, 173, 193, 222 : 연산기

120 : RGB to YUV 변환기

125 : YUV to RGB 변환기

164R, 64G, 164B : FRC 제어기

171, 191, 211 : 보상값 판정부

172, 223 : 프레임 수 감지부

184R, 184G, 184B : 디더링 제어기

192, 224 : 화소 위치 감지부

204R, 204G, 204B : FRC & 디더링 제어기

본 발명은 평판표시장치에 관한 것으로, 특히 전기적인 데이터로 무라 결함을 보상함으로써 화질을 향상시키도록 한 평판표시장치와 그 화질 제어장치, 화질 제어방법에 관한 것이다.

최근의 정보화 사회에서 표시장치는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시장치(Flat Panel Display)가 개발되고 있다.

평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기발광다이오드(Organic Light Emitting Diode : OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.

이와 같은 평판표시장치들은 화상을 표시하기 위한 표시패널을 구비하며, 이러한 표시패널에는 테스트 과정에서 무라(Mura) 결함이 발견되고 있다. 여기서, 무라란 표시화면상 휘도차를 수반하는 표시얼룩으로 정의된다. 이러한 무라들은 대부분 제조 공정상 발생하며, 그 발생원인에 따라 점, 선, 띠, 원, 다각형 등과 같은 정형적인 형상을 가지기도 하고 부정형적인 형상을 가지기도 한다. 이와 같이 다양한 형상을 가지는 무라의 예를 도 1 내지 도 3에 나타내었다.

도 1은 부정형 무라를 나타내고, 도 2는 수직 띠 형상의 무라, 도 3은 점 형상의 무라를 나타낸다. 이 중 수직 띠 형상의 무라는 주로 중첩노광, 렌즈수차 등의 원인으로 발생하며, 점 형상의 무라는 주로 이물질 등에 의해 발생한다. 이러한 무라 위치에 표시되는 화상은 주변의 비무라영역에 비하여 더 어둡거나 더 밝게 보이게 되며 또한, 다른 비무라영역에 비하여 색차가 달라지게 된다.

이러한 무라 결함은 그 정도에 따라 제품의 불량으로 이어지기도 하며, 이러한 제품의 불량은 수율을 떨어뜨린다. 또한, 이러한 무라 결함이 발견된 제품이 양품으로 출하된다 하더라도, 무라로 인하여 저하된 화질은 제품의 신뢰도를 떨어뜨리게 된다.

따라서, 무라 결함을 개선하기 위하여 다양한 방법들이 제안되어 왔다. 무라 결함을 줄이기 위해서, 현재까지는 주로 공정기술의 개선을 통해 무라 결함을 줄이고자 하였다. 그러나, 공정기술을 개선하더라도 무라 결함을 완화할 수 있으나 그 무라 결함을 완전히 제거할 수는 없었다.

따라서, 본 발명의 목적은 전기적인 데이터로 무라 결함을 보상함으로써 화질을 향상시키도록 한 평판표시장치 및 그 화질제어방법에 관한 것이다.

상기 목적을 달성하기 위하여 본 발명에 따른 평판표시장치의 화질 제어방법 은 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와, 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계부를 보상하기 위한 제2 보상 데이터를 메모리에 저장하는 단계와; 상기 메모리에 저장된 제1 보상 데이터를 이용하여 상기 무라영역에 공급될 데이터들을 변조하는 1차 보상 단계와; 상기 메모리에 저장된 제2 보상 데이터를 이용하여 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터들을 변조하는 2차 보상 단계와; 상기 제2 보상 데이터로 변조된 데이터들을 상기 표시패널 상에 표시하는 단계를 포함한다.

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는, 상기 무라영역 및 상기 경계부의 위치를 지시하는 위치 데이터와, 상기 무라영역에 표시될 데이터의 계조별로 다르게 설정되는 계조별 보상 데이터를 포함한다.

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는, 적색 데이터를 보상하기 위한 R 보상 데이터, 녹색 데이터를 보상하기 위한 G 보상 데이터 및 청색 데이터를 보상하기 위한 B 보상 데이터를 포함하며, 상기 R 보상 데이터, 상기 G 보상 데이터, 및 상기 B 보상 데이터은 동일한 화소 위치의 동일 계조에서 동일한 값으로 설정된다.

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는, 적색 데이터를 보상하기 위한 R 보상 데이터, 녹색 데이터를 보상하기 위한 G 보상 데이터 및 청색 데이터를 보상하기 위한 B 보상 데이터를 포함하며, 동일한 화소 위치의 동일 계조에서 상기 R 보상 데이터, 상기 G 보상 데이터, 및 상기 B 보상 데이터 중 적어도 하나 의 보상값이 다른 보상 데이터들과 다른 값으로 설정된다.

상기 1차 보상 단계는, 상기 무라영역에 표시될 데이터를 상기 제1 보상 데이터로 증감하는 단계를 포함한다.

상기 1차 보상 단계는, 상기 무라영역에 표시될 m 비트의 적, m 비트의 녹 및 m 비트의 청색의 데이터에서 n 비트(n은 m보다 큰 정수)의 휘도 정보와 색차정보를 추출하고, 상기 n 비트의 휘도정보를 상기 제1 보상 데이터로 증감하여 변조된 n 비트의 휘도정보를 발생하며, 상기 변조된 n 비트의 휘도정보와 미변조된 상기 색차정보를 이용하여 m 비트의 변조된 적색 데이터, m 비트의 변조된 청색 데이터 및 m 비트의 변조된 청색 데이터를 발생하는 단계를 포함한다.

상기 1차 보상 단계는, 상기 제1 보상 데이터를 시간적으로 분산시키고, 상기 무라영역에 표시될 데이터를 상기 시간적으로 분산된 제1 보상 데이터로 증감시키는 단계를 포함한다.

상기 제1 보상 데이터는 프레임기간 단위로 분산된다.

상기 1차 보상 단계는, 상기 제1 보상 데이터를 공간적으로 분산시키고, 상기 무라영역에 표시될 데이터를 상기 공간적으로 분산된 제1 보상 데이터로 증감시킨다.

상기 제1 보상 데이터는 이웃한 화소들로 분산된다.

상기 1차 보상 단계는, 상기 제1 보상 데이터를 시간적 및 공간적으로 분산시키고, 상기 무라영역에 표시될 데이터를 상기 시간적 및 공간적으로 분산된 제1 보상 데이터로 증감시킨다.

상기 제1 보상 데이터는 다수의 프레임기간으로 분산됨과 아울러 이웃한 화소들로 분산된다.

상기 2차 보상 단계는, 상기 경계부에 표시될 데이터를 상기 제2 보상 데이터로 증감하는 단계를 포함한다.

상기 2차 보상 단계는, 상기 경계부에 표시될 m 비트의 적, m 비트의 녹 및 m 비트의 청색의 데이터에서 n 비트(n은 m보다 큰 정수)의 휘도 정보와 색차정보를 추출하고, 상기 n 비트의 휘도정보를 상기 제2 보상 데이터로 증감하여 변조된 n 비트의 휘도정보를 발생하며, 상기 변조된 n 비트의 휘도정보와 미변조된 상기 색차정보를 이용하여 m 비트의 변조된 적색 데이터, m 비트의 변조된 청색 데이터 및 m 비트의 변조된 청색 데이터를 발생하는 단계를 포함한다.

상기 2차 보상 단계는, 상기 제2 보상 데이터를 시간적으로 분산시키고, 상기 경계부에 표시될 데이터를 상기 시간적으로 분산된 제2 보상 데이터로 증감시키는 단계를 포함한다.

상기 제2 보상 데이터는 프레임기간 단위로 분산된다.

상기 2차 보상 단계는, 상기 제2 보상 데이터를 공간적으로 분산시키고, 상기 경계부에 표시될 데이터를 상기 공간적으로 분산된 제2 보상 데이터로 증감시킨다.

상기 제2 보상 데이터는 이웃한 화소들로 분산된다.

상기 2차 보상 단계는, 상기 제2 보상 데이터를 시간적 및 공간적으로 분산시키고, 상기 경계부에 표시될 데이터를 상기 시간적 및 공간적으로 분산된 제2 보 상 데이터로 증감시킨다.

상기 제2 보상 데이터는 다수의 프레임기간으로 분산됨과 아울러 이웃한 화소들로 분산된다.

상기 경계부는 상기 무라영역과 상기 비무라영역의 경계에 근접한 상기 무라영역 및 상기 비무라영역 중 어느 하나 이상에 포함된다.

상기 경계부는 각각 i×j개의 화소를 포함하는 다수의 화소 윈도우들을 포함하고, 상기 제2 보상 데이터는 상기 다수의 화소 윈도우들 중 정상휘도에 비해 큰 휘도차를 보이는 위치의 화소 윈도우 내에서 k개의 화소에 대하여 상기 휘도차를 감소시키기 위한 보상값으로 설정되고, 상기 큰 휘도차를 보이는 위치에 비해 상대적으로 작은 휘도차를 보이는 위치의 화소 윈도우 내에서는 h(단, h는 k 보다 작은 정수)개의 화소에 대하여 상기 휘도차를 감소시키기 위한 상기 보상값으로 설정된다.

본 발명에 따른 평판표시장치의 화질 제어장치는 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계부를 보상하기 위한 제2 보상 데이터를 저장하는 메모리와; 상기 메모리에 저장된 상기 제1 보상 데이터를 이용하여 상기 무라영역에 공급될 데이터들을 변조하는 제1 보상부와; 상기 메모리에 저장된 상기 제2 보상 데이터를 이용하여 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터들 중 상기 제1 보상데이터로 변조된 무라영역에 공급될 데이터들 및 미변조된 상기 비무라영역에 공급될 데이터들을 변조하는 제2 보상부를 구비한다.

상기 메모리는 데이터 갱신이 가능한 비휘발성 메모리를 포함한다.

상기 메모리는 EEPROM 또는 EDID ROM을 포함한다.

본 발명에 따른 평판표시장치는 비디오 데이터로 화상표시가 가능한 표시패널과; 상기 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계부를 보상하기 위한 제2 보상 데이터가 저장되는 메모리와; 상기 메모리에 저장된 상기 제1 보상 데이터를 이용하여 상기 무라영역에 공급될 데이터들을 변조하는 제1 보상부와; 상기 메모리에 저장된 상기 제2 보상 데이터를 이용하여 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터들 중 상기 제1 보상데이터로 변조된 무라영역에 공급될 데이터들 및 미변조된 상기 비무라영역에 공급될 데이터들을 변조하는 제2 보상부와; 상기 제2 보상부에 의해 변조된 데이터들을 상기 표시패널 상에 표시하는 구동부를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 23을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. 이하의 실시예들에서 무라 보상에 대한 설명은 수직 띠 형상의 무라에 대한 보상을 중심으로 설명하기로 한다.

도 4를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 화질 제어방법은 각 계조의 테스트 데이터를 평판표시장치의 표시패널 상에 인가하여 테스트 화상을 표시하고 그 화상에 대하여 전기적인 검사 및/또는 육안검사를 통해 무라 즉, 표시얼룩에 대하여 검사한다(S1).

그리고, 본 발명에 따른 평판표시장치의 화질 제어방법은 S1 단계에서 평판표시장치 상에 무라가 발견되면, 그 무라가 나타나는 위치와 무라 정도를 분석하여 무라 위치 데이터와 계조 영역별로 무라 보상 데이터를 결정한 후, 이 무라 위치 데이터와 계조 영역별 무라 보상 데이터를 비휘발성 메모리 예를 들면, 데이터의 갱신 및 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 EDID ROM(Extended Display Identification Data ROM)에 저장한다(S2). 이하, 비휘발성 메모리는 EEPROM을 중심으로 설명하기로 한다. 한편, EEPROM에 저장되는 무라 위치 데이터와 계조 영역별 무라 보상 데이터는 무라의 위치와 정도에 따라 달라지게 된다. 즉, EEPROM에 저장되는 무라 보상 데이터는 무라의 위치에 따라 휘도 또는 색차의 불균일 정도가 다르기 때문에 위치별로 최적화되어야 하며, 또한 도 5와 같은 감마특성을 고려하여 각 계조별로 최적화되어야 한다. 따라서, 무라 보상 데이터는 R, G, B 각각에서 각 계조별로 설정되거나 도 5에서 다수의 계조들을 포함하는 계조 구간(A, B, C, D)별로 설정될 수 있다. 예컨대, 무라 보상 데이터는 '위치 1'에서 '+1', '위치 2'에서 '-1', '위치 3'에서 '0' 등으로 위치별로 최적화된 값으로 설정되고, 또한 '계조 구간 A'에서 '0', '계조 구간 B'에서 '0', '계조 구간 C'에서 '1', '계조 구간 D'에서 '1' 등으로 계조 구간별로 최적화된 값으로 설정될 수 있다. 따라서, 무라 보상 데이터는 동일한 위 치에서 계조별로 다르게 될 수 있고 또한, 동일한 계조에서 위치별로 달라질 수 있다. 이와 같은 무라 보상 데이터는 휘도 보정시에 한 화소(Pixel)의 R, G, B 데이터 각각에 동일한 값으로 설정되어 R, G, B 서브화소을 포함한 한 화소 단위로 설정된다. 또한, 무라 보상 데이터는 색차 보정시에 R, G, B 데이터 각각에 다르게 설정된다. 예컨대, 특정 무라 위치에서 적색이 비무라 위치보다 더 두드러지게 보이면 R 보상값은 G, B 보상값에 비하여 더 작게 된다. 이러한 무라 위치 데이터 및 계조 영역별 무라 보상 데이터를 이하 제1 위치 데이터 및 제1 보상 데이터라 한다.

그리고, 본 발명의 실시예에 따른 평판표시장치의 화질 제어방법은 제1 보상 데이터를 이용하여 무라영역의 휘도를 보상하고, 다시 말해 S2 단계에서 메모리에 저장된 제1 위치 데이터 및 제1 보상 데이터를 이용하여 무라영역에 공급될 데이터를 변조하고, 이 변조된 데이터를 각 계조별로 평판표시장치의 표시패널 상에 인가하여 표시되는 화상에 대하여 전기적인 검사 및/또는 육안검사를 통해 무라영역과 비무라영역의 경계부에 있어서 노이즈 발생 여부를 검사한다(S3). 여기서, 경계부 노이즈란 무라영역과 비무라영역의 경계에 있어서 그 경계를 따라 인접한 화소들에서 나타나는 이상 휘도 현상을 말한다. 즉, 제1 보상 데이터로 무라영역의 휘도를 보상한 후 평판표시장치의 표시패널 상 표시되는 화상에서 무라영역과 비무라영역의 경계를 따라 인접한 화소들에서 휘도가 비정상적으로 증감하는 현상이 발견되곤 한다. 예를 들어, 평판표시장치가 표시할 수 있는 최소의 휘도간격을 'Δm'이라 하면, 도 6a에서 보는 바와 같이 표시패널 상에서 비무라영역의 휘도가 L0이고 무 라영역의 휘도가 L0과 ΔL0 만큼의 휘도차를 가지는 L1일 경우, 이 무라영역에 대하여 제1 보상 데이터를 이용하여 도 6b에서 보는 바와 같이 k×Δm(k는 임의의 정수)만큼 휘도를 보상함으로써 무라영역과 비무라영역의 휘도차는 Δm 보다는 작은 ΔL1으로 감소하게 된다. 그런데, 무라영역의 휘도가 비무라영역의 휘도에 최대한 근접하도록 또는 일치하도록 제1 보상 데이터가 거의 완벽히 보상값으로 설정된다 하더라도, 도 6c에서 보는 바와 같이 무라영역과 비무라영역의 경계부(B1 내지 B6)에서 비정상적으로 휘도가 증가 또는 감소하는 현상, 즉 경계부 노이즈가 발생하는 경우가 있다. 따라서, 본 발명에 따른 평판표시장치의 화질 제어방법은 무라영역에 대한 1차 검사공정을 통해 판정된 제1 보상 데이터를 이용하여 무라영역에 대한 휘도를 1차적으로 보상하고, 제1 보상 데이터로 무라영역의 휘도가 보상된 화상에 대하여 경계부 노이즈가 발생하는지를 검사한다. 한편, 경계부 노이즈는 도 6c에서 나타낸 노이즈 형태 외에도 도 6d의 (a) 및 (b)는 도 6c에서 보는 바와 같이 다양한 형태로 나타나며, 이러한 경계부 노이즈는 무라영역과 비무라영역 중 어느 하나 이상에 포함될 수 있다. 그리고, Δm은 평판표시장치가 가지는 구동회로의 데이터 처리용량 또는 다양한 화상처리기법에 의해 평판표시장치마다 다른 값을 가질 수 있다. 예를 들어, 6비트 처리용량의 구동회로를 가지는 평판표시장치에서의 Δm과 8비트 처리용량의 구동회로를 가지는 평판표시장치에서의 Δm은 다른 값을 가지며, 동일한 비트 처리용량의 구동회로를 가지는 평판표시장치들 간에도 화상처리기법 적용 여부에 따라 다른 Δm값을 가질 수 있다.

본 발명에 따른 평판표시장치의 화질 제어방법은 S3 단계에서 경계부 노이즈 가 발견되면 그 경계부 노이즈가 나타나는 위치와 그 정도를 분석하여 경계부 노이즈 위치 데이터와 계조 영역별로 경계부 노이즈 보상 데이터를 결정한 후, 이 경계부 노이즈 위치 데이터와 계조 영역별 경계부 노이즈 보상 데이터를 S2 단계에서와 같은 비휘발성 메모리에 저장한다(S4). 이 때, 경계부 노이즈 위치 데이터와 계조 영역별 경계부 노이즈 보상 데이터는 제1 위치 및 보상 데이터와 마찬가지로 경계부 노이즈의 위치와 정도에 따라 달라진다. 이러한 경계부 노이즈 위치 데이터 및 계조 영역별 경계부 노이즈 보상 데이터를 이하 제2 위치 데이터 및 제2 보상 데이터라 한다.

위와 같이 제1 및 제2 위치 및 보상 데이터가 설정되면, 본 발명의 평판표시장치의 화질 제어방법은 제1 보상 데이터로 무라영역에 공급될 데이터를 변조하여 무라영역의 휘도를 보상한다(S5). 이러한 제1 보상 데이터를 이용한 무라영역에 공급될 데이터의 변조를 이하 1차 보상이라 하며, 이 1차 보상을 위한 데이터 변조 방법, 즉 1차 보상 방법에 대하여 이하의 실시예들을 통해 상세히 설명하기로 한다.

본 발명의 제1 실시예에 따른 1차 보상 방법은 무라영역에 공급될 데이터를 제1 보상 데이터로 증감하여 무라영역에 공급될 데이터를 변조한다. 이 때, 제1 보상 데이터는 한 화소에 대하여 적색 데이터를 보상하기 위한 R 보상 데이터, 녹색 데이터를 보상하기 위한 G 보상 데이터 및 청색 데이터를 보상하기 위한 B 보상 데이터를 포함하고, 이 제1 보상 데이터는 휘도 보정시에 한 화소의 R, G, B 보상 데이터 각각에 동일한 값으로 설정되며, 또한 이 제1 보상 데이터는 색차 보정시에 한 화소의 R, G, B 보상 데이터 각각에 다르게 설정된다. 즉, 제1 보상 데이터는 휘도 보정시에 화소 단위로 설정되고, 색차 보정시에 서브화소 단위로 설정된다. 이러한 제1 실시예에 따른 1차 보상 방법에 의한 무라 보상 결과의 일 예로는 도 7a와 같이 R 보상 데이터, G 보상 데이터 및 B 보상 데이터가 동일하게 '1'로 설정되어 비무라 위치보다 1 계조 낮은 무라 위치에 표시될 데이터의 계조를 각 색에서 동일하게 1씩 증가시켜 무라 위치의 휘도를 보상할 수 있다. 또한, 제1 실시예에 따른 데이터 변조 방법에 의한 무라 보상 결과의 다른 예로는 도 7b와 같이 R 보상 데이터는 '1'로, G 및 B 보상 데이터는 '0'으로 설정되어 비무라 위치보다 적색의 순도가 낮은 무라 위치에 표시될 데이터의 색차를 보상할 수도 있다. 이러한 본 발명의 제1 실시예에 따른 1차 보상 방법에 대한 더욱 상세한 설명은 후술될 본 발명의 제1 실시예에 따른 제1 보상회로에 대한 설명을 참조하기로 한다.

한편, 평판표시패널의 한 화소는 도 8a와 같이 적(R), 녹(G), 청(B)의 3 개 서브화소를 포함할 수도 있지만, 도 8b와 같이 적(R), 녹(G), 청(B), 및 백(W)의 4 개 서브화소를 포함할 수도 있다.

따라서, 본 발명의 제2 실시예에 따른 1차 보상 방법은 제1 보상 데이터가 한 화소에 대하여 적색(R) 데이터를 보상하기 위한 R 보상 데이터, 녹색(G) 데이터를 보상하기 위한 G 보상 데이터 및 청색(B) 데이터를 보상하기 위한 B 보상 데이터 외에 백색(W) 데이터를 보상하기 위한 W 보상 데이터를 포함하며, 무라영역에 공급될 데이터를 위와 같은 제1 보상 데이터로 증감하여 무라영역에 공급될 데이터를 변조한다. 이와 같이 백색 데이터를 보상하게 되면, 무라위치에서의 휘도 보상 이 더 쉽게 될 수 있다. 이러한 본 발명의 제2 실시예에 따른 1차 보상 방법에 대한 더욱 상세한 설명은 후술될 본 발명의 제2 실시예에 따른 제1 보상회로에 대한 설명을 참조하기로 한다.

본 발명의 제3 실시예에 따른 1차 보상 방법은 무라영역에 표시될 m 비트의 적(Ri), 녹(Gi), 청(Bi)의 입력 데이터를 아래의 수학식 1 내지 수학식 3을 이용하여 n 비트(n은 m보다 큰 정수)의 휘도(Yi), 색차(Ui/Vi) 데이터로 변환하고, n 비트의 휘도(Yi) 데이터를 제1 보상 데이터로 증감하여 변조된 n 비트의 휘도(Yc) 데이터를 발생하며, n 비트의 변조된 휘도(Yc) 데이터 및 미변조된 색차(Ui/Vi) 데이터를 아래의 수학식 4 내지 수학식 6을 이용하여 m 비트의 변조된 적색(Rc) 데이터, m 비트의 변조된 녹색(Gc) 데이터 및 m 비트의 변조된 청색(Bc) 데이터를 발생한다. 이러한 본 발명의 제3 실시예에 따른 1차 보상 방법에 대한 더욱 상세한 설명은 후술될 본 발명의 제3 실시예에 따른 제1 보상회로에 대한 설명을 참조하기로 한다.

Yi = 0.299Ri + 0.587Gi + 0.114Bi

Ui = -0.147Ri - 0.289Gi + 0.436Bi = 0.492(Bi - Y)

Vi = 0.615Ri - 0.515Gi - 0.100Bi = 0.877(Ri - Y)

Rc = Yc + 1.140Vi

Gc = Yc - 0.395Ui - 0.581Vi

Bc = Yc + 2.032Ui

본 발명의 제4 내지 제6 실시예에 따른 1차 보상 방법은 미세하게 화질을 조정하는 방법으로 알려진 프레임 레이트 콘트롤(Frame rate control ; FRC)와 디더링(Dithering)을 이용하여 무라 위치에 표시될 데이터를 미세하게 조정한다.

프레임 레이트 콘트롤과 디더링 방법에 대하여 도 9 내지 11을 참조하여 설명하기로 한다.

프레임 콘트롤은 '0' 계조와 '1' 계조가 4 개의 프레임 동안 순차적으로 표시되는 하나의 화소를 가정할 경우, 도 9의 (a)와 같이 그 화소가 3 개의 프레임 동안 0 계조를 표시하는 한편, 나머지 1 개의 프레임 동안 1 계조를 표시하면 관찰자는 망막의 적분효과로 인하여 4 개의 프레임 동안 1/4계조를 느끼게 된다. 이와 달리, 도 9의 (b)와 같이 동일 화소가 2 개의 프레임 동안 0 계조를 표시하는 한편, 나머지 2 개의 프레임 동안 1 계조를 표시하면 관찰자는 망막의 적분효과로 인하여 4 개의 프레임 동안 1/2계조를 느끼게 되며, 도 9의 (c)와 같이 동일 화소가 1 개의 프레임 동안 0 계조를 표시하는 한편, 나머지 3 개의 프레임 동안 1 계조를 표시하면 관찰자는 망막의 적분효과로 인하여 4 개의 프레임 동안 3/4계조를 느끼게 된다.

본 발명의 제4 실시예에 따른 1차 보상 방법은 위와 같은 프레임 레이트 콘트롤을 이용하여 무라 위치에 표시될 데이터를 변조한다. 이 프레임 레이트 콘트롤을 이용한 데이터 변조에 대한 상세한 설명은 후술될 제4 실시예에 따른 제1 보상회로에 대한 설명을 참조하기로 한다.

디더링 방법은 4 개의 화소들(P1, P2, P3, P4)을 포함한 단위 화소 윈도우를 가정할 경우, 도 10의 (a)와 같이 그 단위 화소 윈도우 내에서 3 개의 화소들(P1, P3, P4)이 0 계조를 표시하고, 나머지 1 개의 화소(P2)가 1 계조를 표시하면 해당 프레임기간 동안 관찰자는 단위 화소 윈도우에서 1/4 계조를 느끼게 된다. 이와 달리, 도 10의 (b)와 같이 단위 화소 윈도우 내에서 2 개의 화소들(P1, P4)이 0 계조를 표시하고, 나머지 2 개의 화소(P2, P3)가 1 계조를 표시하면 해당 프레임기간 동안 관찰자는 단위 화소 윈도우에서 1/2 계조를 느끼게 되며, 도 10의 (c)와 같이 단위 화소 윈도우 내에서 1 개의 화소(P1)가 0 계조를 표시하고, 나머지 3 개의 화소들(P2, P3, P4)이 1 계조를 표시하면 해당 프레임기간 동안 관찰자는 단위 화소 윈도우에서 3/4 계조를 느끼게 된다.

본 발명의 제5 실시예에 따른 1차 보상 방법은 위와 같은 디더링을 이용하여 무라 위치에 표시될 데이터를 변조한다. 이 디더링을 이용한 데이터 변조에 대한 상세한 설명은 후술될 제5 실시예에 따른 제1 보상회로에 대한 설명을 참조하기로 한다.

그리고, 본 발명에서는 프레임 레이트 콘트롤과 디더링 각각을 이용할 뿐만 아니라, 프레임 레이트 콘트롤에서 발생되는 플리커 현상과 디더링에서 나타나는 해상도 저하를 줄이기 위하여, 도 11과 같이 프레임 레이트 콘트롤과 디더링을 혼용하여 무라 위치에서의 데이터를 미세하게 조정한다.

도 11를 참조하면, 4 개의 화소들(P1, P2, P3, P4)을 포함한 단위 화소 윈도우를 4 개의 프레임 동안 순차적으로 표시하는 경우를 가정하면, 도 11의 (a)와 같이 단위 화소 윈도우가 4 개의 프레임 동안 1 계조가 표시되는 한 개의 화소들을 매 프레임마다 다르게 하면서 1/4 계조를 표시하면 관찰자는 플리커와 해상도 저하를 거의 느끼지 않고 4 개의 프레임 동안 단위 화소 윈도우의 계조를 1/4계조로 느끼게 된다. 이와 달리, 도 11의 (b), (c)와 같이 단위 화소 윈도우가 4 개의 프레임 동안 1 계조가 표시되는 두 개 또는 세 개의 화소들을 매 프레임마다 다르게 하면서 1/2 계조 또는 3/4 계조를 표시하면 관찰자는 플리커와 해상도 저하를 거의 느끼지 않고 4 개의 프레임 동안 단위 화소 윈도우의 계조를 1/2 계조 또는 3/4 계조로 느끼게 된다.

본 발명의 제6 실시예에 따른 1차 보상 방법은 위와 같은 프레임 레이트 콘트롤과 디더링을 혼용하여 무라 위치에 표시될 데이터를 변조한다. 이 프레임 레이트 콘트롤과 디더링을 혼용한 데이터 변조에 대한 상세한 설명은 후술될 제6 실시예에 따른 제1 보상회로에 대한 설명을 참조하기로 한다.

한편, 본 발명에 있어서, 프레임 레이트 콘트롤의 프레임 수나 디더링에 있어서의 단위 화소 윈도우에 포함된 화소 수는 필요에 따라 다양하게 조정 가능하다.

위와 같은 무라의 1차 보상에 이어서, 본 발명의 평판표시장치의 화질 제어 방법은 무라영역과 비무라영역의 경계부에 공급될 데이터를 제2 보상 데이터로 변조하여 경계부 노이즈를 보상한다(S6). 여기서, 무라영역과 비무라영역의 경계부에 공급될 데이터 중 무라영역에 포함되는 데이터는 위 S5 단계를 통해 변조된 데이터를 말한다. 즉, 경계부 노이즈가 무라영역과 비무라영역 모두에 걸쳐 형성될 경우 제2 보상 데이터로 변조되는 데이터는 제1 보상 데이터로 변조되어 무라영역에 공급될 데이터와 변조되지 않은 비무라영역에 공급될 데이터이다. 이러한 제2 보상 데이터를 이용한 무라영역과 비무라영역에 공급될 데이터의 변조를 이하 2차 보상이라 하며, 이 2차 보상을 위한 데이터 변조 방법, 즉 2차 보상 방법은 상기 1차 보상 방법의 제1 내지 제6 실시예를 통해 설명한 보상 방법들 중 어느 하나를 사용한다. 따라서, 2차 보상 방법에 대해서는 상세한 설명은 생략하기로 하며, 대신 경계부에 발생하는 노이즈 패턴에 따른 그 보상 패턴에 대하여 구체적인 예를 들어 설명하기로 한다.

도 12a 내지 도 12c를 참조하면, 본 발명의 제1 실시예에 따른 2차 보상의 보상 패턴은 예를 들어, 도 12a의 (a)에서 보는 바와 같이 x1에서 휘도가 이상적으로 증가하여 x2로 갈수록 점차 감소하는 현상으로 경계부 노이즈가 형성될 경우, 도 12b에서 보는 바와 같이 x1에서 x2까지 휘도를 단계적으로 저감시키기 위하여 x1과 x2 사이에 위치한 화소들에 대하여 x1에서 x2까지 단계적으로 k×ΔL씩 그 포상폭이 저감하도록, 예를 들어 x1에서 x2까지 -3ΔL, -2ΔL, -ΔL과 같이 ΔL씩 포상폭이 저감하도록 그 보상값을 설정한다. 또한, 도 12a의 (b)에서 보는 바와 같이 경계부의 휘도가 x3에서 휘도가 이상적으로 감소하여 x2로 갈수록 점차 증가하 는 형상으로 휘도 분포가 형성될 경우, 도 12c에서 보는 바와 같이 x3에서 x4까지 휘도를 단계적으로 상승시키기 위하여 x3과 x4 사이에 위치한 화소들에 대하여 x3에서 x4까지 단계적으로 k×ΔL씩 그 포상폭이 저감하도록, 예를 들어 x3에서 x4까지 +3ΔL, +2ΔL, +ΔL과 같이 ΔL씩 포상폭이 저감하도록 그 보상값을 설정한다. 여기서, 도 12b 및 도 12c의 사각형으로 구분된 공간은 각 화소를 의미하며 그 안에 기재된 내용은 그 화소에 적용되는 보상값을 의미한다.

도 13a 내지 도 13c를 참조하면, 본 발명의 제2 실시예에 따른 2차 보상의 보상 패턴은 예를 들어, 도 13a의 (a)에서 보는 바와 같이 x5에서 x6까지 휘도가 점차 증가하다가 x6부터 x7까지 휘도가 점차 감소하는 현상으로 경계부 노이즈가 형성될 경우, 즉 x6에서 가장 심한 큰 노이즈가 형성되며 x5 및 x7로 갈수록 노이즈가 감소하는 경우, 도 13b에서 보는 바와 같이 2×2 개의 화소들을 포함한 단위 화소 윈도우(Px)를 가정하면, x6에 인접한 화소 윈도우 내의 임의의 수의 화소들, 예를 들어 2개의 화소들에 대하여 휘도를 저감하는 보상값을 설정하며, x6의 양옆에서 x5 및 x7에 인접한 화소 윈도우 내에서는 위 x6에 인접한 화소 윈도우에서보다는 적은 수의 화소, 예를 들어 1개의 화소에 대하여 휘도를 저감하는 보상값을 설정한다. 이 때, 화소 윈도우 내의 화소에 대하여 휘도를 저감하는 보상값은 k×ΔL, 예를 들어 -3ΔL, -2ΔL, -1ΔL 등 노이즈 정도에 따라 다양한 값으로 설정이 가능하다. 반면에, 도 13a의 (b)에서 보는 바와 같이 x8에서 x9까지 휘도가 점차 감소하다가 x9부터 x10까지 휘도가 점차 증가하는 현상으로 경계부 노이즈가 형성될 경우, 즉 x9에서 가장 심한 큰 노이즈가 형성되며 x8 및 x10로 갈수록 노이즈가 감소하는 경우, 도 13c에서 보는 바와 같이 x9에 인접한 화소 윈도우 내의 임의의 수의 화소들, 예를 들어 2개의 화소들에 대하여 휘도를 증가시키는 보상값을 설정하며, x9의 양옆에서 x8 및 x10에 인접한 화소 윈도우 내에서는 위 x9에 인접한 화소 윈도우에서보다는 적은 수의 화소, 예를 들어 1개의 화소에 대하여 휘도를 증가시키는 보상값을 설정한다. 이 때, 화소 윈도우 내의 화소에 대하여 휘도를 증가시키는 보상값은 k×ΔL, 예를 들어 +3ΔL, +2ΔL, +1ΔL 등 노이즈 정도에 따라 다양한 값으로 설정이 가능하다. 이러한, 제2 실시예에 따른 2차 보상의 보상 패턴은 제1 실시예에 따른 2차 보상의 패턴에 비해 더 미세한 노이즈 보상이 가능한 장점이 있다. 한편, 본 실시예에서는 2×2의 단위 화소 윈도우를 가정하여 설명하였으나 단위 화소 윈도우에 포함된 화소 수는 4×4, 8×8과 같이 필요에 따라 다양하게 조정 가능하다. 특히 대형패널에서는 8×8과 같이 많은 화소 수를 포함하는 화소 윈도우로 위와 같은 보상 패턴을 형성하여 경계부를 보상하는 것이 화질의 저하를 막기에 유리하다.

본 발명의 평판표시장치의 화질 제어방법은 위와 같은 검사과정(S1 내지 S4)을 거쳐 판정된 보상 데이터들로 1차 및 2차 변조과정(S5 및 S6)을 거친 데이터를 평판표시장치에 표시한다(S7).

이하 도 14 내지 도 23을 참조하여 본 발명에 따른 평판표시장치의 화질 제어장치와 이를 이용한 평판표시장치에 대하여 설명하기로 한다.

도 14를 참조하면, 본 발명의 실시예에 따른 평판표시장치는 다수의 데이터라인(58)들과 다수의 스캔라인(59)들이 교차되고 화소들이 매트릭스 형태로 배치되 어 스캔라인(59)에 공급되는 스캔펄스에 응답하여 데이터라인(58)에 공급되는 디지털 비디오 데이터로 화상이 구동되는 평판표시패널(60)과, 평판표시패널(60) 상의 무라와 경계부 노이즈를 보상하기 위한 제1 및 제2 위치 및 보상 데이터가 저장된 메모리(53)와, 제1 보상 데이터를 이용하여 평판표시패널에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조하여 제1 보정 디지털 비디오 데이터(Rc1/Gc1/Bc1)를 발생하는 제1 보상회로(50)와, 제2 보상 데이터를 이용하여 제1 보정 디지털 비디오 데이터(Rc1/Gc1/Bc1)를 변조하여 제2 보정 디지털 비디오 데이터(Rc2/Gc2/Bc2)을 발생하는 제2 보상회로(51)와, 제2 보정 디지털 비디오 데이터(Rc2/Gc2/Bc2)를 이용하여 평판표시패널(60)을 구동하는 구동부(100)를 구비한다. 이러한 평판표시장치(100)는 액정표시장치(LCD), 전계 방출 표시장치(FED), 플라즈마 디스플레이 패널(PDP) 및 유기발광다이오드(OLED) 등으로 구현된다.

평판표시패널(60)은 다수의 데이터라인(58)들과 다수의 스캔라인(59)들이 교차되고 그 교차부마다 형성된 화소들이 매트릭스 형태로 배치된다. 각 화소들은 스캔라인(59)을 통해 공급되는 스캔펄스에 응답하여 데이터라인(58)에 공급되는 디지털 비디오 데이터에 의해 구동된다.

메모리(53)에는 무라와 경계부 노이즈를 보상하기 위한 제1 위치 데이터 및 제1 보상 데이터와 제2 위치 데이터 및 제2 보상 데이터가 저장된다. 제1 및 제2 위치 및 보상 데이터는 위의 본 발명에 따른 평판표시장치의 화질 제어방법에서 설명한 바와 같다.

제1 보상회로(50)는 제1 보상 데이터를 이용하여 평판표시패널에 공급될 입 력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조하여 제1 보정 디지털 비디오 데이터(Rc1/Gc1/Bc1)를 발생한다.

도 15는 제1 보상회로(51)의 제1 실시예와 그 동작을 설명하기 위한 도면이다.

도 15를 참조하면, 본 발명의 제1 실시예에 따른 제1 보상회로(51)는 위치 판단부(71), 계조 판단부(72R, 72G, 72B), 어드레스 생성부(73R, 73G, 73B), 및 연산기(74R, 74G, 74B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53R, 53G, 53B)을 포함한다.

제1 내지 제3 EEPROM(53)에 저장된 데이터들은 색보정이나 서브 화소 단위로 무라가 보상되는 경우에, 동일 위치와 동일 계조에서 EEPROM별로 다르게 설정되는 한편, 휘도 보정이나 적, 녹 및 청의 3 개 서브화소를 포함한 화소 단위로 무라가 보상되는 경우에, 동일 위치와 동일 계조에서 EEPROM들 각각에서 동일하게 설정된다.

위치 판단부(71)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.

계조 판단부(72R, 72G, 72B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.

어드레스 생성부(73R, 73G, 73B)는 EEPROM(53R, 53G, 53B)의 위치 데이터 (PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53R, 53G, 53B)에 공급한다.

어드레스에 따라 EEPROM(53R, 53G, 53B)으로부터 출력되는 보상 데이터(CD)는 연산기(74R, 74G, 74B)에 공급된다.

연산기(74R, 74G, 74B)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터(CD)를 가산 또는 감산하여 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조한다. 여기서, 연산기(74R, 74G, 74B)는 가산기, 감산기 이외에도 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터(CD)를 승산하거나 제산하는 승산기 또는 제산기를 포함할 수도 있다.

본 발명의 제2 실시예에 따른 제1 보상회로(51)는 본 발명의 제1 실시예에 따른 제1 보상회로(51)에 비해 도 16과 같이 계조 판단부(72W), 어드레스 생성부(73W) 및 연산기(74W)를 더 구비한다. 그리고 EEPROM(53)은 무라 위치에서의 백색 데이터에 대한 보상 데이터가 룩업 테이블 형태로 저장되는 제3 EEPROM(53W)을 더 구비한다. 이렇게 백색 데이터(Wi)를 보상하게 되면, 무라위치에서의 휘도 보상이 더 쉽게 될 수 있다. 한편, 백색 데이터(Wi)는 적, 녹, 및 청색의 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변수로 하여 산출되는 휘도정보(Y)로부터 결정된다.

도 17은 본 발명의 제3 실시예에 따른 제1 보상회로(51)와 EEPROM(53Y)을 나타낸다.

도 17을 참조하면, 본 발명에 제3 실시예에 따른 제1 보상회로(51)는 RGB to YUV 변환기(120), 위치 판단부(121), 계조 판단부(122), 어드레스 생성부(123), 연산기(124), 및 YUV to RGB 변환기(125)를 구비한다. 그리고 EEPROM(53Y)은 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 휘도정보(Yi)를 미세하게 변조하기 위한 위치별, 계조별 무라 휘도 보상 데이터들이 저장된다.

RGB to YUV 변환기(120)는 m/m/m 비트의 R/G/B 데이터를 가지는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변수로 하는 위의 수학식 1 내지 수학식 3을 이용하여 n/n/n(n은 m보다 큰 정수) 비트의 휘도정보(Yi)와 색차정보(UiVi)를 산출한다.

위치 판단부(121)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.

계조 판단부(122)는 RGB to YUV 변환기(120)로부터의 휘도정보(Yi)를 기반으로 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.

어드레스 생성부(127)는 EEPROM(53Y)의 무라 위치 데이터를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 무라 휘도 보상 데이터를 읽어 내기 위한 리드 어드레스를 생성하여 EEPROM(53Y)에 공급한다.

어드레스에 따라 EEPROM(53Y)으로부터 출력되는 무라 휘도 보상 데이터는 연산기(124)에 공급된다.

연산기(124)는 RGB to YUV 변환기(120)로부터의 n 비트 휘도 정보(Yi)에 EEPROM(53Y)으로부터의 무라 휘도 보상 데이터를 가산 또는 감산하여 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 휘도를 변조한다. 여기서, 연산기(124)는 가산기, 감산기 이외에도 n 비트 휘도 정보(Yi)에 무라 휘도 보상 데이터를 승산하거나 제산하는 승산기 또는 제산기를 포함할 수도 있다.

이렇게 연산기(124)에 의해 변조된 휘도 정보(Yc)는 확장된 n 비트의 휘도정보(Yi)를 증감시키므로 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 휘도를 소수부까지 미세하게 조정할 수 있다.

YUV to RGB 변환기(125)는 연산기(124)에 의해 변조된 휘도정보(Yc)와 RGB to YUV 변환기(120)로부터의 색차정보(UiVi)를 변수로 하는 위의 수학식 4 내지 수학식 6을 이용하여 m/m/m 비트의 변조된 데이터(Rc/Gc/Bc)를 산출한다.

이와 같이 본 발명의 제3 실시예에 따른 보상회로는 사람의 눈이 색상차보다는 휘도차에 민감한 점에 착안하여 무라위치에 표시될 R/G/B 비디오 데이터를 휘도성분과 색차성분으로 변환하고, 이 중 휘도정보를 포함하는 Y 데이터의 비트 수를 확장하여 무라위치의 휘도를 조절함으로써, 평판표시장치의 무라위치에서 휘도의 미세조절을 가능하게 한다.

도 18은 본 발명의 제4 실시예에 따른 보상회로(51)와 EEPROM(53)를 나타낸다.

도 18을 참조하면, 보상회로(51)는 위치 판단부(161), 계조 판단부(162R, 162G, 162B), 어드레스 생성부(163R, 163G, 163B), 및 FRC 제어기(164R, 64G, 164B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53FR, 53FG, 53FB)을 포함한다.

위치 판단부(161)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.

계조 판단부(162R, 162G, 162B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.

어드레스 생성부(163R, 163G, 163B)는 EEPROM(53R, 53G, 53B)의 위치 데이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53FR, 53FG, 53FB)에 공급한다.

어드레스에 따라 EEPROM(53FR, 53FG, 53FB)으로부터 출력되는 보상 데이터(CD)는 FRC 제어기(164R, 164G, 164B)에 공급된다.

FRC 제어기(164R, 164G, 164B)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 EEPROM(53FR, 53FG, 53FB)으로부터의 보상 데이터(CD)를 증감하여 무라위치에 표시될 데이터를 변조하되, 도 9와 같이 무라 보상값에 따라 보상 데이터(CD)가 증감되는 프레임 개수와 프레임 순서를 다르게 하여 보상 데이터(CD)를 다수의 프레임에 분산시킨다. 예컨대, 무라 위치에 보상될 보상값으로 설정되는 보상 데이터(CD)가 0.5 계조이면, FRC 제어기(164R, 164G, 164B)는 4 개의 프레임 중 2 개의 프레임 기간 동안 해당 무라 위치 화소의 데이터에 '1' 계조를 가산하여 무라 위치에 표시될 데이터(Ri/Gi/Bi)의 무라 정도 0.5 계조를 보상한다. 이러한 FRC 제어기(164R, 164G, 164B)는 도 18과 같은 회로 구성을 가진다.

도 19는 적색 데이터를 보정하기 위한 제1 FRC 제어기(164R)를 상세히 나타낸다. 한편, 제2 및 제3 FRC 제어기(164G, 164B)는 제1 FRC 제어기(164R)와 실질적으로 동일한 회로 구성을 가진다.

도 19를 참조하면, 제1 FRC 제어기(164R)는 보상값 판정부(171), 프레임 수 감지부(172), 및 연산기(173)를 구비한다.

보상값 판정부(171)는 R 보상값을 판정하고 그 보상값을 프레임 수에 따라 나누어진 값으로 FRC 데이터(FD)를 발생한다. 예를 들어, 4 개의 프레임을 FRC의 한 프레임 그룹으로 할 때 R 무라 보상 데이터 '00'은 0계조, R 무라 보상 데이터 '01'은 1/4계조, R 무라 보상 데이터 '10'은 1/2계조, '11'은 3/4계조에 대한 보상값으로 인식하도록 미리 설정되었다면, 보상값 판정부(171)는 R 무라 보상 데이터 '01'을 해당 무라 위치의 데이터의 표시 계조에 1/4 계조를 가산할 데이터로 판정한다. 이와 같이 R 무라 보상 데이터의 계조가 판정되면, 보상값 판정부(171)는 해당 무라 위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 1/4계조를 보상하기 위하여, 도 9의 (a)에서 보는 바와 같이 제1 내지 제4 프레임 중 어느 한 프레임에 1 계조가 가산되도록 가산될 한 프레임 기간에 '1'의 FRC 데이터(FD)를 발생하고, 나머지 3 개 프레임 기간 동안 '0'의 FRC 데이터(FD)를 발생한다.

프레임 수 감지부(172)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지한다. 예를 들어, 프레임 수 감지부(172)는 수직 동기 신호(Vsync)를 카운팅하여 프 레임 수를 감지할 수 있다.

연산기(173)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 FRC 데이터(FD)로 증감하여 보정된 디지털 비디오 데이터(Rc)를 발생한다.

본 발명의 제4 실시예에 따른 보상회로(51)와 EEPROM(53)은 입력 R, G, B 디지털 비디오 데이터가 각각 8 비트이고 4 개의 프레임기간을 한 프레임 그룹으로 하여 보상값을 시간적으로 분산시키는 것으로 가정할 때 1021 계조로 세분화하여 무라 위치에 표시될 데이터를 세밀하게 보정할 수 있다.

도 20은 본 발명의 제5 실시예에 따른 보상회로(51)와 EEPROM(53)를 나타낸다.

도 20을 참조하면, 보상회로(51)는 위치 판단부(181), 계조 판단부(182R, 182G, 182B), 어드레스 생성부(183R, 183G, 183B), 및 디더링 제어기(184R, 184G, 184B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53DR, 53DG, 53DB)을 포함한다.

위치 판단부(181)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.

계조 판단부(182R, 182G, 182B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.

어드레스 생성부(183R, 183G, 183B)는 EEPROM(53DR, 53DG, 53DB)의 위치 데 이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53DR, 53DG, 53DB)에 공급한다.

어드레스에 따라 EEPROM(53DR, 53DG, 53DB)으로부터 출력되는 보상 데이터(CD)는 디더링 제어기(184R, 184G, 184B)에 공급된다.

디더링 제어기(184R, 184G, 184B)는 EEPROM(53DR, 53DG, 53DB)로부터의 보상 데이터(CD)를 다수의 화소를 포함한 단위 화소 윈도우의 각 화소들에 분산하여 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조한다.

도 21은 적색 데이터를 보정하기 위한 제1 디더링 제어기(184R)를 상세히 나타낸다. 한편, 제2 및 제3 디더링 제어기(184G, 184B)는 제1 디더링 제어기(184R)와 실질적으로 동일한 회로 구성을 가진다.

도 21을 참조하면, 제1 디더링 제어기(184R)는 보상값 판정부(191), 화소 위치 감지부(192), 및 연산기(193)를 구비한다.

보상값 판정부(191)는 R 보상값을 판정하고 그 보상값을 단위 화소 윈도우 내에 포함된 화소들에 분산될 값으로 디더링 데이터(DD)를 발생한다. 이 보상값 판정부(191)에는 R 보상값에 따라 디더링 데이터(DD)가 자동 출력되도록 프로그래밍되어 있다. 예컨대, 보상값 판정부(191)는 2진 데이터로 표현되는 R 보상값이 '00'이면 단위 화소 윈도우의 보상값을 1/4 계조로, R 보상값이 '10'이면 1/2 계조로, R 보상값이 '11'이면 3/4 계조로 디더 보상값을 인식하도록 미리 프로그래밍되어 있다. 따라서, 보상값 판정부(191)는 단위 화소 윈도우에 4 개의 화소들이 포 함되어 있고 R 보상값이 '01'이면 그 단위 화소 윈도우 내의 한 화소 위치에서 '1'을 디더링 데이터(DD)로 발생하는 반면, 나머지 3 개의 화소 위치들에서 '0'을 디더링 데이터(DD)로 발생한다. 이러한 디더링 데이터(DD)는 연산기(132)에 의해 도 14와 같이 입력 디지털 비디오 데이터에 단위 화소 윈도우 내의 화소 위치별로 증감된다.

화소 위치 감지부(192)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 화소 위치를 감지한다. 예를 들어, 화소 위치 감지부(192)는 수평 동기 신호(Hsync)와 도트클럭(DCLK)을 카운팅하여 화소 위치를 감지할 수 있다.

연산기(173)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 디더링 데이터(DD)로 증감하여 보정된 디지털 비디오 데이터(Rc)를 발생한다.

본 발명의 제5 실시예에 따른 보상회로(51)와 EEPROM(53)은 단위 화소 윈도우를 4 개의 화소들로 구성한다고 가정할 때 R, G, B 각각에 대하여 1021 계조로 세분화된 보상값으로 무라위치에 표시될 데이터를 미세하게 조정할 수 있다.

도 22는 본 발명의 제6 실시예에 따른 보상회로(51)와 EEPROM(53)를 나타낸다.

도 22를 참조하면, 보상회로(51)는 위치 판단부(201), 계조 판단부(202R, 202G, 202B), 어드레스 생성부(203R, 203G, 203B), 및 FRC & 디더링 제어기(204R, 204G, 204B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53FDR, 53FDG, 53FDB)을 포함한다.

위치 판단부(201)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.

계조 판단부(202R, 202G, 202B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.

어드레스 생성부(203R, 203G, 203B)는 EEPROM(53FDR, 53FDG, 53FDB)의 위치 데이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53FDR, 53FDG, 53FDB)에 공급한다.

FRC & 디더링 제어기(204R, 204G, 204B)는 EEPROM(53FDR, 53FDG, 53FDB)로부터의 보상 데이터(CD)를 다수의 화소를 포함한 단위 화소 윈도우의 각 화소들에 분산하고, 또한, 보상 데이터(CD)를 다수의 프레임기간으로 분산시켜 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조한다.

도 23은 적색 데이터를 보정하기 위한 제1 FRC & 디더링 제어기(204R)를 상세히 나타낸다. 한편, 제2 및 제3 FRC & 디더링 제어기(204G, 204B)는 제1 FRC & 디더링 제어기(204R)와 실질적으로 동일한 회로 구성을 가진다.

도 23을 참조하면, 제1 FRC & 디더링 제어기(204R)는 보상값 판정부(211), 프레임 수 감지부(223), 화소 위치 감지부(224), 및 연산기(222)를 구비한다.

보상값 판정부(221)는 R 보상값을 판정하고 그 보상값을 단위 화소 윈도우 내에 포함된 화소들과 다수의 프레임기간 동안 분산될 값으로 FRC & 디더링 데이터(FDD)를 발생한다. 이 보상값 판정부(221)에는 R 보상값에 따라 FRC & 디더링 데이터(FDD)가 자동 출력되도록 프로그래밍되어 있다. 예컨대, 보상값 판정부(221)는 R 무라 보상 데이터가 '00'이면 0 계조, '01'이면 1/4 계조, '10'이면 1/2 계조, '11'이면 3/4 계조에 대한 보상값으로 인식하도록 미리 프로그래밍되어 있다. R 무라 보상 데이터가 '01'이고, 4 개의 프레임기간을 FRC 프레임 그룹으로 하고 4 개의 화소를 디더링의 단위 화소 윈도우로 구성한다고 가정하면, 보상값 판정부(221)는 도 11과 같이 4 개의 프레임 기간 동안 단위 화소 윈도우 내에서 1 개의 화소 위치에 '1'을 FRC & 디더링 데이터(FDD)로 발생하고 나머지 3 개의 화소 위치에 '0'을 FRC & 디더링 데이터(FDD)으로 발생하되, '1'이 발생되는 화소의 위치를 매 프레임마다 변경시킨다.

프레임 수 감지부(223)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지한다. 예를 들어, 프레임 수 감지부(223)는 수직 동기 신호(Vsync)를 카운팅하여 프레임 수를 감지할 수 있다.

화소 위치 감지부(224)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 화소 위치를 감지한다. 예를 들어, 화소 위치 감지부(192)는 수평 동기 신호(Hsync)와 도트클럭(DCLK)을 카운팅하여 화소 위치를 감지할 수 있다.

연산기(222)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 FRC & 디더링 데이터 (FDD)로 증감하여 보정된 디지털 비디오 데이터(Rc)를 발생한다.

본 발명의 제6 실시예에 따른 제1 보상회로(51)와 EEPROM(53)은 단위 화소 윈도우를 4 개의 화소들로 구성하고 4 개의 프레임기간을 한 FRC 프레임 그룹이라고 가정할 때 R, G, B 각각에 대하여 플리커와 해상도 저하가 거의 없이 1021 계조로 세분화된 보상값으로 무라위치에 표시될 데이터를 미세하게 조정할 수 있다.

한편, 본 발명에 따른 제2 보상회로(51)는 제2 보상 데이터를 이용하여 제1 보정 디지털 비디오 데이터(Rc1/Gc1/Bc1)를 변조하여 제2 보정 디지털 비디오 데이터(Rc2/Gc2/Bc2)을 발생한다. 이러한 제2 보상회로(51)는 제1 보상회로(50)에 대한 실시예들에서 제1 보상회로(50)가 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 입력받아 제1 보정 디지털 비디오 데이터(Rc1/Gc1/Bc1)를 출력하는 것과 달리, 제1 보정 디지털 비디오 데이터(Rc1/Gc1/Bc1)를 입력받아 제2 보정 디지털 비디오 데이터(Rc2/Gc2/Bc2)를 출력하는 점에서 차이가 있을 뿐 제1 보상회로(50)와 실질적으로 동일한 회로구성을 가지므로 이에 대한 상세한 설명은 생략하기로 한다.

구동부(100)는 디지털 비디오 데이터를 아날로그 감마 보상 전압으로 변환하여 평판표시패널(60)의 데이터라인(58)들에 공급하는 데이터 구동회로(56)와, 평판표시패널(60)의 스캔라인(59)들에 스캔신호를 공급하는 게이트 구동회로(57)와, 데이터 구동회로(56) 및 게이트 구동회로(57)를 제어하는 제어신호(GDC,DDC)를 발생하고 제2 보정 디지털 비디오 데이터(Rc2/Gc2/Bc2)를 클럭신호에 맞춰 데이터 구동회로에 공급하는 타이밍 콘트롤러를 구비한다.

타이밍 콘트롤러(52)는 제1 및 제2 보상회로(50, 51)에 의해 변조된 디지털 비디오 데이터(Rc2/Gc2/Bc2)와 변조되지 않은 디지털 비디오 데이터(Ri/Gi/Bi)를 데이터 구동회로(56)에 공급한다. 그리고 타이밍 콘트롤러(52)는 수직 및 수평 동기신호(Vsync, Hsync), 도트클럭(DCLK), 데이터 인에이블신호(DE)를 이용하여 데이터 구동회로(56)의 동작 타이밍을 제어하는 데이터 구동 제어신호(DDC)와 게이트 구동회로(57)의 동작 타이밍을 제어하는 게이트 구동 제어신호(GDC)를 발생한다.

데이터 구동회로(56)는 타이밍 콘트롤러(52)로부터의 보상된 디지털 비디오 데이터(Rc2/Gc2/Bc2)를 계조 표현이 가능한 아날로그 전압 또는 전류로 변환하여 데이터라인들(58)에 공급한다.

스캔 구동회로(57)는 타이밍 콘트롤러(52)의 제어 하에 스캔펄스를 스캔라인들에 순차적으로 인가하여 표시할 화소들의 수평라인을 선택한다.

한편, 전술한 실시예에서는 제조공정의 단순화 등 합리적인 공정과정을 위하여 상술한 단계를 순차적으로 모두 거쳐 보상 데이터들을 산출해내는 것을 중심으로 설명하였지만, 실제의 양산과정에서는 반복적인 실험을 통해 무라 및 경계부 노이즈의 다양한 패턴들에 대하여 대응할 다수의 정형화된 보상 데이터들의 패턴을 데이터베이스화시킴으로써 간단한 검사공정 후 무라와 경계 영역의 휘도차 유형에 대응하는 최적의 보상 데이터 패턴들을 정형화된 패턴들 중에서 선택하여 한 번에 최적 보상 데이터를 산출할 수도 있다. 따라서, 이렇게 한번에 산출된 최종 보상 데이터를 이용하여 본 발명의 실시예에 따른 화질 제어방법은 위에서 설명한 1차 보상 및 2차 보상을 한번에 실시함으로써 그 단계를 간소화 할 수 있으며, 또한 본 발명의 실시예에 따른 평판표시장치와 그 화질 제어장치는 위에서 설명한 1차 보상 회로 및 2차 보상회로를 일체화함으로써, 즉, 위와 같은 최종 보상 데이터로 무라영역 및 그 경계부 노이즈를 보상하는 하나의 보상회로만으로써 구성될 수 있다.

상술한 바와 같이 본 발명에 따른 평판표시장치와 그 화질 제어장치 및 화질 제어방법은 제조공정 중에 무라 크기나 형상에 관계없이 전기적인 보상 데이터로 무라를 보상할 수 있음은 물론이거니와, 무라의 휘도와 색도를 세밀하게 보상할 수 있는 장점이 있으며, 무라 보상과 더불어 무라영역과 비무라영역의 경계부를 보상하여 보다 향상된 화질 구현이 가능하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와, 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계부를 보상하기 위한 제2 보상 데이터를 메모리에 저장하는 단계와;

상기 메모리에 저장된 제1 보상 데이터를 이용하여 상기 무라영역에 공급될 데이터들을 변조하는 1차 보상 단계와;

상기 메모리에 저장된 제2 보상 데이터를 이용하여 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터들을 변조하는 2차 보상 단계와;

상기 제2 보상 데이터로 변조된 데이터들을 상기 표시패널 상에 표시하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
제 1 항에 있어서,

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는,

상기 무라영역 및 상기 경계부의 위치를 지시하는 위치 데이터와,

상기 무라영역에 표시될 데이터의 계조별로 다르게 설정되는 계조별 보상 데이터를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
제 1 항에 있어서,

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는,

적색 데이터를 보상하기 위한 R 보상 데이터,

녹색 데이터를 보상하기 위한 G 보상 데이터, 및

청색 데이터를 보상하기 위한 B 보상 데이터를 포함하며,

동일한 화소 위치의 동일 계조에서, 상기 R, G, B 보상 데이터는 동일한 값으로 설정되거나, 상기 R, G, B 보상 데이터 중 적어도 어느 하나는 다른 값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
삭제
삭제
제 1 항에 있어서,

상기 1차 보상 단계는,

상기 무라영역에 표시될 m 비트의 적, m 비트의 녹 및 m 비트의 청색의 데이터에서 n 비트(n은 m보다 큰 자연수)의 휘도 정보와 색차정보를 추출하고,

상기 n 비트의 휘도정보를 상기 제1 보상 데이터로 증감하여 변조된 n 비트의 휘도정보를 발생하며,

상기 변조된 n 비트의 휘도정보와 미변조된 상기 색차정보를 이용하여 m 비트의 변조된 적색 데이터, m 비트의 변조된 청색 데이터 및 m 비트의 변조된 청색 데이터를 발생하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
삭제
삭제
삭제
삭제
제 1 항에 있어서,

상기 1차 보상 단계는,

상기 제1 보상 데이터를 다수의 프레임기간으로 분산시키거나, 이웃한 화소들로 분산시키거나, 상기 다수의 프레임 기간으로 및 상기 이웃한 화소들로 분산시키고,

상기 무라영역에 표시될 데이터를 상기 분산된 제1 보상 데이터로 증가시키거나 감소시키는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
삭제
삭제
제 1 항에 있어서,

상기 2차 보상 단계는,

상기 경계부에 표시될 m 비트의 적, m 비트의 녹 및 m 비트의 청색의 데이터에서 n 비트(n은 m보다 큰 자연수)의 휘도 정보와 색차정보를 추출하고,

상기 n 비트의 휘도정보를 상기 제2 보상 데이터로 증감하여 변조된 n 비트의 휘도정보를 발생하며,

상기 변조된 n 비트의 휘도정보와 미변조된 상기 색차정보를 이용하여 m 비트의 변조된 적색 데이터, m 비트의 변조된 청색 데이터 및 m 비트의 변조된 청색 데이터를 발생하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
삭제
삭제
삭제
삭제
제 1 항에 있어서,

상기 2차 보상 단계는,

상기 제2 보상 데이터를 다수의 프레임기간으로 분산시키거나, 이웃한 화소들로 분산시키거나, 상기 다수의 프레임 기간으로 및 상기 이웃한 화소들로 분산시키고,

상기 경계부에 표시될 데이터를 상기 분산된 제2 보상 데이터로 증가시키거나 감소시키는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
삭제
삭제
제 1 항 내지 제3항, 제6항, 제11항, 제14항 및 제19항 중 어느 한 항에 있어서,

상기 경계부는 상기 무라영역과 상기 비무라영역의 경계와 근접한 상기 무라영역 및 상기 비무라영역 중 적어도 어느 하나의 영역에 포함되는, 각각 i×j개(i, j는 자연수)의 화소를 포함하는 다수의 화소 윈도우들을 포함하고,

상기 제2 보상 데이터는,

상기 다수의 화소 윈도우들 중 정상휘도에 비해 큰 휘도차를 보이는 위치의 화소 윈도우 내에서 k개의 화소에 대하여 상기 휘도차를 감소시키기 위한 보상값으로 설정하고, 상기 큰 휘도차를 보이는 위치에 비해 상대적으로 작은 휘도차를 보이는 위치의 화소 윈도우 내에서는 h(h는 k 보다 작은 자연수)개의 화소에 대하여 상기 휘도차를 감소시키기 위한 상기 보상값으로 설정하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계부를 보상하기 위한 제2 보상 데이터를 저장하는 메모리와;

상기 메모리에 저장된 상기 제1 보상 데이터를 이용하여 상기 무라영역에 공급될 데이터들을 변조하는 제1 보상부와;

상기 메모리에 저장된 상기 제2 보상 데이터를 이용하여 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터들 중 상기 제1 보상데이터로 변조된 무라영역에 공급될 데이터들 및 미변조된 상기 비무라영역에 공급될 데이터들을 변조하는 제2 보상부를 구비하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
제 23 항에 있어서,

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는,

상기 무라영역 및 상기 경계부의 위치를 지시하는 위치 데이터와,

상기 무라영역에 표시될 데이터의 계조별로 다르게 설정되는 계조별 보상 데이터를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
제 23 항에 있어서,

상기 제1 및 제2 보상 데이터 중 적어도 어느 하나는,

적색 데이터를 보상하기 위한 R 보상 데이터,

녹색 데이터를 보상하기 위한 G 보상 데이터, 및

청색 데이터를 보상하기 위한 B 보상 데이터를 포함하며,

동일한 화소 위치의 동일 계조에서, 상기 R, G, B 보상 데이터는 동일한 값으로 설정되거나, 상기 R, G, B 보상 데이터 중 적어도 어느 하나는 다른 값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
삭제
삭제
제 23 항에 있어서,

상기 1차 보상부는,

상기 무라영역에 표시될 m 비트의 적, m 비트의 녹 및 m 비트의 청색의 데이터에서 n 비트(n은 m보다 큰 자연수)의 휘도 정보와 색차정보를 추출하고,

상기 n 비트의 휘도정보를 상기 제1 보상 데이터로 증감하여 변조된 n 비트의 휘도정보를 발생하며,

상기 변조된 n 비트의 휘도정보와 미변조된 상기 색차정보를 이용하여 m 비트의 변조된 적색 데이터, m 비트의 변조된 청색 데이터 및 m 비트의 변조된 청색 데이터를 발생하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
삭제
삭제
삭제
삭제
제 23 항에 있어서,

상기 1차 보상부는,

상기 제1 보상 데이터를 다수의 프레임기간으로 분산시키거나, 이웃한 화소들로 분산시키거나, 상기 다수의 프레임 기간으로 및 상기 이웃한 화소들로 분산시키고,

상기 무라영역에 표시될 데이터를 상기 분산된 제1 보상 데이터로 증가시키거나 감소시키는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
삭제
삭제
제 23 항에 있어서,

상기 2차 보상부는,

상기 경계부에 표시될 m 비트의 적, m 비트의 녹 및 m 비트의 청색의 데이터에서 n 비트(n은 m보다 큰 자연수)의 휘도 정보와 색차정보를 추출하고,

상기 n 비트의 휘도정보를 상기 제2 보상 데이터로 증감하여 변조된 n 비트의 휘도정보를 발생하며,

상기 변조된 n 비트의 휘도정보와 미변조된 상기 색차정보를 이용하여 m 비트의 변조된 적색 데이터, m 비트의 변조된 청색 데이터 및 m 비트의 변조된 청색 데이터를 발생하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
삭제
삭제
삭제
삭제
제 23 항에 있어서,

상기 2차 보상부는,

상기 제2 보상 데이터를 다수의 프레임기간으로 분산시키거나, 이웃한 화소들로 분산시키거나, 상기 다수의 프레임 기간으로 및 상기 이웃한 화소들로 분산시키고,

상기 경계부에 표시될 데이터를 상기 분산된 제2 보상 데이터로 증가시키거나 감소시키는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
삭제
삭제
제 23 항에 있어서,

상기 경계부는 상기 무라영역과 상기 비무라영역의 경계와 근접한 상기 무라영역 및 상기 비무라영역 중 적어도 어느 하나의 영역에 포함되는, 각각 i×j(i, j는 자연수)개의 화소를 포함하는 다수의 화소 윈도우들을 포함하고,

상기 제2 보상 데이터는,

상기 다수의 화소 윈도우들 중 정상휘도에 비해 큰 휘도차를 보이는 위치의 화소 윈도우 내에서 k개의 화소에 대하여 상기 휘도차를 감소시키기 위한 보상값으로 설정하고, 상기 큰 휘도차를 보이는 위치에 비해 상대적으로 작은 휘도차를 보이는 위치의 화소 윈도우 내에서는 h(h는 k 보다 작은 자연수)개의 화소에 대하여 상기 휘도차를 감소시키기 위한 상기 보상값으로 설정하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
삭제
제 23 항에 있어서,

상기 메모리는 EPROM 또는 EDID ROM을 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
상기 표시 패널의 무라영역에 공급될 데이터를 상기 제1 보상데이터로 변조하고, 상기 무라영역과 비무라영역 사이의 경계부에 공급될 데이터를 상기 제2 보상데이터로 변조하는, 상기 청구항 제23항 내지 제25항, 제28항, 제33항, 제36항, 제41항, 제44항 및 제46항 중 어느 한 항에 기재된 상기 화질 제어 장치와;

상기 표시패널과;

상기 화질 제어 장치에 의해 변조된 데이터 및 미변조된 데이터를 상기 표시패널 상에 표시하는 구동부를 구비하는 것을 특징으로 하는 평판표시장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제 47 항에 있어서,

상기 표시패널은,

다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널인 것을 특징으로 하는 평판표시장치.
제 69 항에 있어서,

상기 구동부는,

상기 데이터들을 아날로그 전압으로 변환하여 상기 데이터 라인들에 공급하기 위한 데이터 구동부와;

상기 게이트라인들에 순차적으로 스캔펄스를 공급하기 위한 게이트 구동부와;

상기 데이터 구동부 및 상기 게이트 구동부를 제어하고 상기 화질 제어 장치에 의해 변조된 데이터 및 미변조된 데이터를 상기 데이터 구동부에 공급하기 위한 타이밍 제어부를 포함하고;

상기 화질 제어 장치는 상기 타이밍 제어부에 내장되는 것을 특징으로 하는 평판표시장치.