JP2008310329A - 表示欠陥を補償するための映像表示装置 - Google Patents

Abstract

【課題】多様な表示欠陥をデータで補償しながら回路構成を単純化できる映像表示装置を提供する。
【解決手段】表示パネル；縦線欠陥領域に表示されるデータを補償する縦線欠陥情報を保存した第１メモリ；横線欠陥領域に表示されるデータを補償する横線欠陥情報を保存した第２メモリ；第１及び第２メモリからそれぞれの欠陥情報を用いてデータを補償する縦線及び横線補償部と、縦線または横線の方向を指示する制御情報に応答して縦線または横線補償部の出力を選択するマルチプレクサとを含む第１補償部；第１補償部で補償されたデータを空間的及び時間的に分散させる第２補償部；第２補償部と接続され、第１及び第２メモリのうち何れか一つに保存されたポイント欠陥情報を用いてポイント欠陥領域に表示されるデータを補償する第３補償部；及び第１乃至第２補償部により補償されたデータを表示パネルに供給する駆動部を備えて映像表示装置を構成する。
【選択図】図１

Description

本発明は、映像表示装置のデータ処理回路に関するもので、特に、多様な表示欠陥をデータで補償して画質を向上できる映像表示装置に関するものである。

最近、映像表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；ＰＤＰ）、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＯＬＥＤ）表示装置などの平板表示装置が主に用いられる。

映像表示装置は、映像を表示する表示パネルを完成した後、表示欠陥を検出する検査工程を経るようになる。検査工程で表示欠陥を有するものと検出された表示パネルは、欠陥部分に対するリペア工程を経るが、リペア工程でも解決できない表示欠陥が存在している。

表示欠陥は、主に薄膜パターン形成工程で用いられる露光装備のマルチ露光時の重複露光と、各マルチレンズの収差などによる露光量の偏差に起因する。露光量の偏差によって薄膜パターンの幅が可変になり、薄膜トランジスタの寄生容量偏差、セルギャップを維持するコラムスペーサーの高さ偏差、各信号ライン間の寄生容量偏差などが発生する。このような偏差は、表示画像で輝度偏差を誘発し、表示欠陥をもたらす。露光量の偏差による表示欠陥は、露光装備のスキャン方向によって縦線または横線形態で表示パネルに表示される。このような縦線または横線形態の表示欠陥は、工程技術の改善を通しても解決されずにいる。

また、表示欠陥は、異物質が流入した欠陥画素によってポイント欠陥の形態で表示される。欠陥画素に対してはリペア工程が行われるが、リペアされた画素によってもポイント欠陥が発生する。例えば、欠陥画素がリペア工程によって暗点化された場合、暗点化された画素は、ホワイト画像内でブラックポイント欠陥の形態で表示される。また、暗点化されたリペア画素を隣接した正常な画素とリンクさせるリペア工程を行った場合、正常画素に供給されたデータが、互いにリンクされたリペア画素に均一に分配されるべきであるので、リンクされた各画素は、データチャージ量不足によるポイント欠陥として表示される。

これによって、最近は、工程を通して解決されない表示欠陥を回路的に補償するための方法が考慮されている。しかしながら、露光量の差による横線または縦線表示欠陥が輝度分布及び欠陥位置情報の面において異なるので、従来の回路補償方法は、横線データ補償回路を縦線表示欠陥のある表示装置に適用できなく、その反対に、縦線データ補償回路を横線表示欠陥のある表示装置に適用できないという問題点がある。また、従来の回路補償方法は、欠陥領域の輝度による適応的な補償値の加減処理が不可能であった。例えば、欠陥領域が暗い状況であると仮定し、欠陥領域を周辺の正常領域より明るく輝度補正する方法を用いたり、欠陥領域が明るい欠陥である場合、正常領域をより明るく輝度補正する方法を用いることで、欠陥領域の補償値を定量化及びシステム化することが難しいという問題点がある。

したがって、従来の映像表示装置は、横線または縦線表示欠陥のある映像表示装置に対する区分なしに共通的に適用されるとともに、欠陥領域の位置によって適応的に補償値を加減できるデータ補償回路が要求される。また、原価節減のためにデータ補償回路の単純な構成が要求される。

本発明は、上記のような従来の問題点を解決するためのもので、その目的は、多様な表示欠陥をデータで補償しながら回路構成を単純化できる映像表示装置を提供することにある。

本発明に係る映像表示装置は、表示パネル；前記表示パネルの縦線欠陥領域に表示されるデータを補償するための縦線欠陥情報を保存した第１メモリ；前記表示パネルの横線欠陥領域に表示されるデータを補償するための横線欠陥情報を保存した第２メモリ；前記第１メモリからの縦線欠陥情報を用いて前記縦線欠陥領域に表示されるデータを補償する縦線補償部と、前記第２メモリからの横線欠陥情報を用いて前記横線欠陥領域に表示されるデータを補償する横線補償部と、前記縦線または横線の方向を指示する制御情報に応答して前記縦線補償部または横線補償部の出力を選択するマルチプレクサとを含む第１補償部；前記第１補償部で補償されたデータをフレームレートコントロールディザリングを用いて空間的及び時間的に分散させる第２補償部；前記第２補償部と接続され、前記第１及び第２メモリのうち何れか一つに保存されたポイント欠陥情報を用いて前記表示パネルのポイント欠陥領域に表示されるデータを補償する第３補償部；及び前記第１乃至第２補償部によって補償されたデータを前記表示パネルに供給する駆動部を具備する。
本発明に係る映像表示装置は、映像表示装置で発生した定型欠陥領域を補償するための定型欠陥情報と、前記定型欠陥領域の方向を指示する方向情報と、ポイント欠陥領域を補償するためのポイント欠陥情報を保存したメモリと；前記メモリの定型欠陥情報を用いて前記定型欠陥領域のデータを補償する第１補償部と；前記定型欠陥補償部で補償されたデータを空間及び時間的に分散させる第２補償部と；前記メモリのポイント欠陥情報を用いて前記ポイント欠陥領域のデータを補償する第３補償部と；を備えており、前記第１補償部は、前記定型欠陥情報を縦線欠陥領域の情報として認識して入力データを補償する縦線補償部と；前記縦線補償部と前記メモリの前記定型欠陥情報を共用し、前記定型欠陥情報を横線定型欠陥領域の情報として認識して入力データを補償する横線補償部と；前記メモリの前記方向情報によって前記縦線及び横線補償部のうち何れか一つの補償部の出力データを選択して出力するマルチプレクサを具備する。
本発明に係る映像表示装置は、映像表示装置から発生した定型欠陥領域を補償するための定型欠陥情報と、前記定型欠陥領域の方向を指示する方向情報と、ポイント欠陥領域を補償するためのポイント欠陥情報とを保存したメモリと；前記メモリの定型欠陥情報を用いて前記定型欠陥領域のデータを補償する第１補償部と；前記統合補償部で補償されたデータを空間及び時間的に分散させる第２補償部と；前記メモリのポイント欠陥情報を用いて前記ポイント欠陥領域のデータを補償する第３補償部と；を備えており、前記第１補償部は、前記メモリの定型欠陥情報を縦線または横線欠陥領域の情報として認識して入力データを補償する。
本発明に係る液晶表示装置は、多数の画素を有する液晶パネルと；前記液晶パネルに発生した定型欠陥領域及びポイント欠陥領域のうち少なくとも一つの欠陥領域に表示されるデータを補償する前記データ補償回路と；前記データ補償回路で補償されたデータを整列して出力し、多数の制御信号を生成して出力するタイミングコントローラと；前記タイミングコントローラの制御に応答して前記液晶パネルを駆動するパネル駆動部と；を備えており、前記データ補償回路は、前記タイミングコントローラと一つの半導体チップの形態で具現されたことを特徴とする。

本発明に係る映像表示装置のデータ補償回路は、縦線または横線の定型欠陥とポイント欠陥を同時に補償することで、表示欠陥による画質低下を効率的に改善することができる。

また、本発明に係る映像表示装置のデータ補償回路は、第１補償部の縦線補償部及び横線補償部が一つのメモリを共用し、縦線補償部及び横線補償部の出力を定型欠陥の方向情報によって選択することで、多様な定型欠陥領域のデータを補償しながらもメモリの容量を減少させることができる。

また、本発明に係る映像表示装置のデータ補償回路は、横線補償部と縦線補償部を互いに分離せずに一つの統合補償部として構成することで、横線補償部及び縦線補償部を別個に備える場合に比べてロジック回路の大きさを減少させ、製造原価を節減することができる。

また、本発明に係る映像表示装置のデータ補償回路は、定型欠陥領域が明るい欠陥であるか暗い欠陥であるかによって補償データを加減し、定型結合領域の輝度差を適切に補償することができる。

また、本発明に係る映像表示装置のデータ補償回路は、第２補償部を用いて定型欠陥領域に適用された補償データを空間及び時間的に分散させ、定型欠陥領域の境界部分の輝度差を微細に補償することができ、第３補償部を用いてポイント欠陥領域の輝度差を補償することができる。

図１は、本発明の実施例に係る表示欠陥補償のための液晶表示装置を示している。

図１に示した液晶表示装置は、補償回路１０５及びタイミングコントローラ１０４を含み、液晶パネル１０３を駆動するデータドライバー１０１及びゲートドライバー１０２をさらに含んでいる。補償回路１０５は、タイミングコントローラ１０４と一緒に一つの半導体チップの形態で具現される。

補償回路１０５は、外部から入力されたデータＲ，Ｇ，Ｂと、多数の同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫを受信する。補償回路１０５のメモリには、規則的な横線または縦線などの定型欠陥領域に対する位置情報、階調情報及び補償データを含む定型欠陥領域の情報が保存される。また、メモリには、ポイント欠陥に対する位置情報、階調情報及び補償データを含むポイント欠陥領域の情報が保存される。補償回路１０５は、前記定型欠陥領域の情報を用いて定型欠陥領域に表示されるデータを補償して出力する。補償回路１０５は、定型欠陥領域をメイン領域と境界領域とに区分してデータを補償する（第１補償段階）。次いで、フレームレートコントロール（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ；以下、ＦＲＣという。）ディザリング方法を用いて定型欠陥領域の補償データを空間的及び時間的に分散させ、定型欠陥領域のデータを微細に補償する（第２補償段階）。次いで、補償回路１０５は、前記ポイント欠陥情報を用いてポイント欠陥領域のデータを補償して出力する（第３補償段階）。補償回路１０５は、補償されたデータＲｃ，Ｇｃ，Ｂｃと多数の同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫをタイミングコントローラ１０４に供給する。補償回路１０５は、正常領域に表示されるデータを補償なしにタイミングコントローラ１０４に供給する。補償回路１０５の詳細な構成に対しては、後述する。

タイミングコントローラ１０４は、補償回路１０５から入力されたデータＲｃ，Ｇｃ，Ｂｃを整列してデータドライバー１０１に出力し、多数の同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫを用いてデータドライバー１０１の駆動タイミングを制御するためのデータ制御信号ＤＤＣと、ゲートドライバー１０２の駆動タイミングを制御するためのゲート制御信号ＧＤＣを生成して出力する。

データドライバー１０１は、タイミングコントローラ１０４のデータ制御信号ＤＤＣに応答してタイミングコントローラ１０４からのデジタルデータＲｃ，Ｇｃ，Ｂｃをガンマ電圧を用いてアナログデータに変換し、これを液晶パネル１０３のデータラインに出力する。

ゲートドライバー１０２は、タイミングコントローラ１０４のゲート制御信号ＧＤＣに応答して液晶パネル１０３のゲートラインを順次的に駆動する。

液晶パネル１０３は、多数の画素が配列された画素マトリックスを通して映像を表示する。各画素は、データ信号による液晶配列の可変によって光透過率を調節する赤、緑、青のサブ画素の組み合わせで所望の色を具現する。各サブ画素は、ゲートライン１７及びデータライン１６と接続された薄膜トランジスタ（ＴＦＴ）、薄膜トランジスタ（ＴＦＴ）と並列に接続された液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔを備えている。液晶キャパシタＣｌｃは、薄膜トランジスタ（ＴＦＴ）を通して画素電極に供給されたデータ信号と共通電極に供給された共通電圧Ｖｃｏｍとの間の差電圧を充電し、充電された電圧によって液晶を駆動して光透過率を調節する。工程上、液晶パネル１０３に含まれる縦線または横線などの定型欠陥領域とポイント欠陥領域は、補償回路１０５によって補償されたデータを表示する。したがって、液晶パネル１０３で正常領域と欠陥領域との間の輝度差が防止されるので、画質を向上させることができる。

一方、補償回路１０５のメモリに予め保存されるべき定型欠陥領域の情報及びポイント欠陥領域の情報は、次のように設定される。

表示欠陥は、露光量の偏差によって縦線または横線欠陥が規則的に表示される定型欠陥と、異物質の流入などによって不規則に表示されるポイント欠陥とに大別される。このような定型欠陥及びポイント欠陥は、映像表示装置の検査過程で検出され、検出された定型欠陥を補償するための補償データとポイント欠陥を補償するための補償データは、それぞれ設定されて補償回路１０５のメモリに保存される。

まず、映像表示装置の輝度検査を通して縦線または横線などの定型欠陥が検出されると、定型欠陥の種類、定型欠陥領域のむら散布程度による境界領域の分割区間幅及び位置情報を設定し、定型欠陥領域のむら度合、すなわち、正常領域と欠陥領域との間の輝度差または色差を測定し、測定された輝度差または色差を補償するための補償データを設定する。

例えば、検査工程で、表示装置の定型欠陥として、図２に示すように規則的な縦線欠陥領域が検出されたり、図３に示すように規則的な横線欠陥領域が検出される。各縦線欠陥領域は、図４に示すように、縦方向に長く位置し、輝度が一定であるメイン領域Ｃ１と、メイン領域Ｃ１を基準にして両側に対称的に位置し、輝度が漸進的に可変する境界領域ＳＧ１，ＳＧ２とに区分される。また、各横線欠陥領域も、図５に示すように、横方向に長く位置するメイン領域Ｃ１と、メイン領域Ｃ１を基準にして両側に対称的に位置する境界領域ＳＧ１，ＳＧ２とに区分される。表示欠陥の境界領域ＳＧ１，ＳＧ２は、メイン領域Ｃ１と正常領域の輝度が重畳される境界領域として、メイン領域Ｃ１を基準にして対称的な多数の境界区間に分割される。境界領域ＳＧ１，ＳＧ２は、メイン領域Ｃ１側に行くほどメイン領域Ｃ１に近接した輝度を表示し、正常領域側に行くほど正常領域に近接した輝度を表示する。

定型欠陥領域は、メイン領域Ｃ１の開始位置及び幅によってメイン領域Ｃ１の位置情報が設定される。そして、境界領域ＳＧ１，ＳＧ２の位置情報は、メイン領域Ｃ１の位置情報を基準にして境界領域ＳＧ１，ＳＧ２の分割区間数及び分割区間の幅によって自動的に設定される。境界領域ＳＧ１，ＳＧ２の分割区間数及び分割区間の幅は、補償データを空間及び時間的に分散させるディザパターンの規則を逸脱しない範囲内でメイン領域Ｃ１の幅とメイン領域Ｃ１に対応する補償データの大きさによって調節される。

定型欠陥領域のメイン領域Ｃ１と正常領域との輝度差を補償するようにメイン領域Ｃ１に対する補償データａ１が設定され、対称的に位置した境界領域ＳＧ１，ＳＧ２に対する補償データｂ１〜ｅ１は、漸進的に減少するように自動的に設定される。また、液晶表示装置は、図６に示すように、分割された階調区間Ａ，Ｂ，Ｃ，Ｄ別に出力ガンマ電圧の特性が異なるので、定型欠陥領域の補償データａ１〜ｅ１は、前記ガンマ特性の異なる階調区間Ａ，Ｂ，Ｃ，Ｄによって互いに異なる補償値を有するように設定される。また、定型欠陥領域の補償データａ１〜ｅ１は、表示欠陥領域の位置によって異なるように設定される。

このように、検査過程で検出された定型欠陥に対する情報、すなわち、定型欠陥の位置情報と、階調区間別に定型欠陥の位置によって最適化された補償データと、前記階調区間を指示する階調区間情報がメモリに保存される。

また、前記検査工程では、ポイント欠陥領域を検出し、検出されたポイント欠陥領域に対する位置情報と最適の補償データを設定し、設定された位置情報及び補償データをメモリに保存する。すなわち、ポイント欠陥領域の補償データは、上述した縦線または横線欠陥領域の補償データと同一の方法で、階調区間別に表示欠陥の程度によって最適化されて保存され、階調区間を指示する階調区間情報が表示装置のメモリに保存される。

例えば、検査工程で異物質流入などによる揮点画素が検出されると、揮点画素を信号ラインと分離させて図７に示すように暗点化し、暗点画素１０を隣接した正常画素１１とリンクパターン１２を通してリンクさせてリペアする。この場合、ポイント欠陥は、互いにリンクされた正常画素１１及び暗点画素１０を含むリンク画素１３によって表示される。その理由は、各リンク画素１３では、正常画素１１に供給されたデータが、リンクされた暗点画素１０までに一様に分配されるべきであり、他の画素とリンクされていない正常画素１４と対比してデータチャージ量が減少するためである。このようなデータチャージ量の減少によるポイント欠陥を補償するために、正常画素１４と各リンク画素１３との間、すなわち、ポイント欠陥領域と正常領域との間の輝度差または色度差を測定した後、測定された輝度差または色度差を補償できる補償データを設定する。また、ポイント欠陥領域の補償データは、階調区間別にポイント欠陥の位置によって最適化され、ポイント欠陥の位置情報及び階調区間情報と一緒にメモリに保存される。

図８は、本発明の第１実施例に係る液晶表示装置の補償回路を示している。

図８に示した補償回路１０５は、前記定型欠陥情報とポイント欠陥情報が保存されたメモリ４０と、メモリ４０からの定型欠陥情報を用いて定型欠陥領域のデータＲｅ，Ｇｅ，Ｂｅを補償する第１補償部３０と、第１補償部３０で補償されたデータＲｍ１，Ｇｍ１，Ｂｍ１をＦＲＣディザリング方法を用いて空間的及び時間的に分散させて微細に補償する第２補償部１６０と、第２補償部１６０と接続され、前記メモリ４０からのポイント欠陥情報を用いてポイント欠陥領域のデータを補償する第３補償部１７０とを備えている。補償回路１０５は、正常領域のデータをデータ補償なしに出力する。

メモリ４０には、上述したように、縦線及び／または横線などの定型欠陥領域の位置情報ＰＤ１、階調区間情報ＧＤ１及び補償データＣＤ１を含む定型欠陥情報が保存される。定型欠陥領域の位置情報ＰＤ１は、各欠陥領域の開始及び終了位置情報を画素数で表す。例えば、定型欠陥領域の位置情報ＰＤ１は、定型欠陥領域に含まれたメイン領域と境界領域の各分割区間に対する開始位置情報と終了位置情報を画素数で表す。補償データＣＤ１は、正常領域に対比する欠陥領域の輝度差または色度差を補償するためのもので、階調区間及び欠陥領域の位置によって区分されて保存される。定型欠陥領域の補償データＣＤ１は、各定型欠陥領域のメイン領域と境界領域の各分割区間に対して最適化された補正値を含む。階調区間情報ＧＤ１は、ガンマ特性によって分割された多数の階調区間情報を指示する。また、メモリ４０には、ポイント欠陥領域に対する位置情報ＰＤ２、階調区間情報ＧＤ２及び補償データＣＤ２を含むポイント欠陥情報が保存される。

補償回路１０５は、外部からの入力データＲ，Ｇ，Ｂをビット拡張して第１補償部３０に供給するビット拡張部２０をさらに備えている。例えば、ビット拡張部２０は、８ビットの入力データに３ビット（”０００”）を下位ビットとして付加し、１１ビットのデータにビット拡張し、ビット拡張されたデータＲｅ，Ｇｅ，Ｂｅを第１補償部３０に供給する。

第１補償部３０は、メモリ４０の定型欠陥情報ＰＤ１，ＧＤ１，ＣＤ１を用いて縦線または横線などの定型欠陥領域に表示される入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。第１補償部３０は、定型欠陥領域のデータに該当する補償データＰＤ１を加減してデータを補償する。第１補償部３０は、正常領域のデータを補償なしに出力する。

第２補償部１６０は、第１補償部３０で補償されたデータＲｍ１，Ｇｍ１，Ｂｍ１をＦＲＣディザリング方法を用いて空間的及び時間的に分散させて微細に補償する。定型欠陥領域で境界領域の補償データがＦＲＣディザリング方法によって空間的及び時間的に分散されることで、前記境界領域の輝度差が微細に補償される。例えば、第２補償部１６０は、第１補償部３０からのデータＲｍ１，Ｇｍ１，Ｂｍ１で補償データが適用された下位ビット部分をディザパターンを用いて空間及び時間的に分散させる。これによって、定型欠陥領域での微細な輝度差、すなわち、定型欠陥領域と正常領域との間の境界部の輝度差をさらに微細に補正することができる。

第３補償部１７０は、メモリ４０に保存されたポイント欠陥情報ＰＤ２，ＧＤ２，ＣＤ２を用いてポイント欠陥領域に表示されるデータＲｍ２，Ｇｍ２，Ｂｍ２を補償する。第３補償部１７０は、正常領域のデータを補償なしに出力する。

図９は、図８に示した第１補償部３０及びメモリ４０を示している。

図９に示した第１補償部３０は、縦線欠陥または横線欠陥を有する各表示装置に区分なしに適用されるために縦線補償部７０と横線補償部８０を備えており、定型欠陥が縦線であるか横線であるかによって縦線補償部７０または横線補償部８０の出力を選択するマルチプレクサ（以下、ＭＵＸという。）９０を備えている。

メモリ４０は、縦線補償部７０と接続され、縦線欠陥情報を保存した第１メモリ４２Ｖと、横線補償部８０と接続され、横線欠陥情報を保存した第２メモリ４２Ｈとを備えている。第１メモリ４２Ｖは、縦線欠陥領域に対する位置情報ＰＤ１Ｖ、階調区間情報ＧＤ１Ｖ及び補償データＣＤ１Ｖを保存したＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）４４Ｖと、ＥＥＰＲＯＭ ４４Ｖに保存されたデータＰＤ１Ｖ，ＧＤ１Ｖ，ＣＤ１Ｖを一時的に保存して縦線補償部７０に供給するレジスター４６Ｖとを備えている。第２メモリ４２Ｈは、横線欠陥領域に対する位置情報ＰＤ１Ｈ、階調区間情報ＧＤ１Ｈ及び補償データＣＤ１Ｈを保存したＥＥＰＲＯＭ ４４Ｈと、ＥＥＰＲＯＭ ４４Ｈに保存されたデータＰＤ１Ｈ，ＧＤ１Ｈ，ＣＤ１Ｈを一時的に保存して横線補償部８０に供給するレジスター４６Ｈとを備えている。２個のＥＥＰＲＯＭ ４４Ｖ，４４Ｈは１個で具現され、２個のレジスター４６Ｖ，４６Ｈも１個で具現される。ＥＥＰＲＯＭ ４４Ｖ，４４Ｈの代わりに、表示装置の解像度などの識別情報を保存したＥＤIＤ（Ｅｘｔｅｎｄｅｄ Ｄｉｓｐｌａｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ）ＲＯＭの一部領域を割り当てて用いることができる。また、ＥＥＰＲＯＭ ４４Ｖ，４４Ｈのうち何れか一つの特定のアドレスには、定型欠陥領域が縦線欠陥であるか横線欠陥であるかを指示する定型欠陥領域の方向情報と、定型欠陥領域の有無を示して定型欠陥領域の補償可否を指示する定型欠陥補償有無情報と、ポイント欠陥領域の補償可否を指示するポイント補償有無情報とを含む制御情報ＣＳが保存される。例えば、前記制御情報ＣＳに割り当てられた一つのバイトのうち３ビットデータがそれぞれ前記三つの情報を表す。一方、前記制御情報ＣＳは、前記補償回路１０５が内蔵されたタイミングコントローラ１０４の３個のオプションピンの値で設定される。

縦線補償部７０は、縦線欠陥領域に表示される入力データＲｅ，Ｇｅ，Ｂｅを補償するために階調判断部７２、位置判断部７４、補償データ選択部７６及び演算器７８を備えている。

階調判断部７２は、各入力データＲｅ，Ｇｅ，Ｂｅの階調値を分析し、第１メモリ４２Ｖから読み込んだ階調区間情報ＧＤ１Ｖのうち入力データＲｅ，Ｇｅ，Ｂｅがそれぞれ含まれる階調区間情報を選択し、これを補償データ選択部７６に出力する。例えば、階調区間情報ＧＤ１Ｖは、２５６階調をガンマ特性によって３個の階調区間（階調区間１:３０〜７０階調、階調区間２:７１〜１５０階調、階調区間３:１５１〜２５０階調）に分割される。階調判断部７２は、前記３個の階調区間情報のうち各入力データＲｅ，Ｇｅ，Ｂｅの階調値が含まれる階調区間情報を選択して出力する。

位置判断部７４は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫのうち少なくとも一つの同期信号を用いて入力データＲｅ，Ｇｅ，Ｂｅの横方向での画素位置を判断する。例えば、位置判断部７４は、データイネーブル信号ＤＥのイネーブル期間でドットクロックＤＣＬＫをカウンティングしながら入力データＲｅ，Ｇｅ，Ｂｅの横方向での画素位置を判断する。そして、位置判断部７４は、入力データＲｅ，Ｇｅ，Ｂｅの画素位置を第１メモリ４２Ｖから読み込んだ縦線欠陥領域の位置情報ＰＤ１Ｖと比較し、縦線欠陥領域として検出されると、該当の欠陥領域の位置情報を選択して補償データ選択部７６に出力する。

補償データ選択部７６は、階調判断部７２で選択された階調区間情報と位置判断部７４で選択された位置情報に応答して、第１メモリ４６Ｖからの補償データＣＤ１Ｖのうち各入力データＲｅ，Ｇｅ，Ｂｅに該当する補償データを選択して出力する。すなわち、補償データ選択部７６は、階調判断部７２の階調区間情報によって選択した該当の階調区間内で、位置判断部７４の位置情報による補償データを選択して出力する。位置情報が縦線欠陥領域のうちメイン領域を指示すると、そのメイン領域を補償するための補償データが選択されて出力され、位置情報が境界領域の各分割区間を指示すると、それら各分割区間を補償するための補償データが選択されて出力される。

演算器７８は、各入力データＲｅ，Ｇｅ，Ｂｅに補償データ選択部７６から出力された補償データを加算または減算することで、縦線欠陥領域に表示される入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。例えば、入力データＲｅ，Ｇｅ，Ｂｅの各１１ビットに補償データ選択部７６からの８ビット補償データを加算または減算することで、入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。

横線補償部８０は、横線欠陥領域に表示される入力データＲｅ，Ｇｅ，Ｂｅを補償するために階調判断部８２、位置判断部８４、補償データ選択部８６及び演算器８８を備えている。

階調判断部８２は、各入力データＲｅ，Ｇｅ，Ｂｅの階調値を分析し、第２メモリ４２Ｈから読み込んだ階調区間情報ＧＤ１Ｈのうち入力データＲｅ，Ｇｅ，Ｂｅがそれぞれ含まれる階調区間情報を選択し、これを補償データ選択部８６に出力する。

位置判断部８４は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫのうち少なくとも一つの同期信号を用いて入力データＲｅ，Ｇｅ，Ｂｅの縦方向での画素位置を判断する。例えば、位置判断部８４は、垂直同期信号Ｖｓｙｎｃとデータイネーブル信号ＤＥが同時にイネーブルされた期間で水平同期信号Ｈｓｙｎｃをカウンティングしながら入力データＲｅ，Ｇｅ，Ｂｅの縦方向での画素位置を判断する。そして、位置判断部８４は、入力データＲｅ，Ｇｅ，Ｂｅの画素位置を第２メモリ４２Ｈから読み込んだ横線欠陥領域の位置情報ＰＤ１Ｈと比較し、横線欠陥領域として検出されると、該当の欠陥領域の位置情報を選択して補償データ選択部８６に出力する。

補償データ選択部８６は、階調判断部８２で選択された階調区間情報と位置判断部８４で選択された位置情報に応答して、第２メモリ４２Ｈからの補償データＣＤ１Ｈのうち各入力データＲｅ，Ｇｅ，Ｂｅに該当する補償データを選択して出力する。位置情報が横線欠陥領域のうちメイン領域を指示すると、そのメイン領域を補償するための補償データが選択されて出力され、位置情報が境界領域の各分割区間を指示すると、それら各分割区間を補償するための補償データが選択されて出力される。

演算器８８は、各入力データＲｅ，Ｇｅ，Ｂｅに補償データ選択部８６から出力された補償データを加算または減算することで、横線欠陥領域に表示される入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。

ＭＵＸ９０は、前記制御情報ＣＳのうち定型欠陥の方向情報に応答して縦線補償部７０または横線補償部８０の出力データを選択する。すなわち、ＭＵＸ９０は、定型欠陥の方向情報が縦線を指示する場合、縦線補償部７０の出力データを選択して出力し、前記方向情報が横線を指示する場合、横線補償部８０の出力データを選択して出力する。

このように、第１補償部３０は、制御情報ＣＳに応答して縦線または横線などの定型欠陥領域の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。

図１０は、図８に示した第２補償部１６０を示している。

図１０に示した第２補償部１６０は、フレーム判断部１６２、画素位置判断部１６４、ディザ値選択部１６６及び加算器１６８を備えている。

フレーム判断部１６２は、第１補償部３０からの多数の同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫのうち垂直同期信号Ｖｓｙｎｃをカウンティングしてフレーム数を感知し、感知されたフレーム数情報をディザ値選択部１６６に出力する。

画素位置判断部１６４は、前記多数の同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫのうち少なくとも一つを用いて入力データＲｍ１，Ｇｍ１，Ｂｍ１の画素位置を感知する。例えば、データイネーブル信号ＤＥのイネーブル期間にドットクロックＤＣＬＫをカウンティングして入力データＲｍ１，Ｇｍ１，Ｂｍ１の横位置を感知し、垂直同期信号Ｖｓｙｎｃとデータイネーブル信号ＤＥが同時にイネーブルされた期間で水平同期信号Ｖｓｙｎｃをカウンティングして入力データＲｍ１，Ｇｍ１，Ｂｍ１の画素縦位置を感知し、感知された画素位置情報をディザ値選択部１６６に出力する。

ディザ値選択部１６６は、第１補償部３０で適用された補償データ、すなわち、第１補償部３０の各出力データＲｍ１，Ｇｍ１，Ｂｍ１の一部の下位ビットに該当する階調値と、フレーム判断部１６２から入力されたフレーム数情報と、画素位置判断部１６４から入力された画素位置情報を用いて、多数のディザパターンから該当するディザ値Ｄｒ，Ｄｇ，Ｄｂを選択して出力する。

ディザ値選択部１６６は、設計者によって予め保存された多数のディザパターンを保存している。例えば、ディザ値選択部１６６は、図１１Ａ乃至図１１Ｄに示すように、８＊３２の大きさを有し、０、１／８、２／８、３／８、４／８、５／８、６／８、７／８、１の階調値によってディザ値が"１"（黒い色）である画素数が漸進的に増加するように配列された多数のディザパターンをルック-アップテーブル形態で保存している（１の階調値を有するディザパターンは示していない。）。各ディザパターンの画素は"１"（黒い色）または）"０"のディザ値を有し、各ディザパターンの階調値は、ディザ値が"１"である画素数に比例して決定される。また、同一の階調値に対しても、ディザ値が"１"である各画素の位置がフレーム別に異なる、すなわち、多数のフレームＦＲＡＭＥ１〜ＦＲＡＭＥ８で"１"の画素位置が異なる多数のディザパターンを保存している。すなわち、ディザ値選択部１６６は、階調別及びフレーム別に互いに異なる多数のディザパターンを保存している。各ディザパターンの大きさと各ディザパターンでディザ値が"１"である画素の位置は、設計者の必要によって多様に変化されうる。これらディザパターンによって第１補償部３０で定型欠陥領域に適用された補償データが空間的及び時間的に分散されるので、定型欠陥領域の輝度差を微細に補償することができる。

第１補償部３０から出力された各データＲｍ１，Ｇｍ１，Ｂｍ１が１１ビットで構成された場合、ディザ値選択部１６６は、前記各１１ビットデータのうち下位３ビットを用いてディザ値を選択し、残りの８ビットは加算器１６８に出力する。ここで、３ビットは、第１補償部１１０で補償データが適用された部分で、正常領域に該当するデータの３ビットは"０００"に設定されている。そして、ディザ値選択部１６６は、図１１Ａ乃至図１１Ｄのような各ディザパターンのうち前記各入力データＲｍ１，Ｇｍ１，Ｂｍ１の下位３ビットに該当する階調値とフレーム判断部１６２からのフレーム数情報に該当する一つのディザパターンを選択し、選択されたディザパターンから画素位置判断部１６４からの画素位置情報を用いて入力データＲｍ１，Ｇｍ１，Ｂｍ１の各画素位置に該当する１ビットずつのディザ値Ｄｒ，Ｄｇ，Ｄｂを選択し、これを加算器１６８に出力する。

加算器１６８は、ディザ値選択部１６６で各データＲｍ１，Ｇｍ１，Ｂｍ１の下位３ビットと分離された上位８ビットと、ディザ値選択部１６６で選択されたディザ値Ｄｒ，Ｄｇ，Ｄｂとを加算し、この結果を第３補償部１７０に出力する。

これによって、第２補償部１６０は、第１補償部１１０からの出力データＲｍ１，Ｇｍ１，Ｂｍ１で補償データ部分をＦＲＣディザリング方法を用いて空間及び時間的に分散させ、定型欠陥領域の輝度差を微細にさらに補償し、補償データによる画質低下を防止する。

図１２は、図８に示した第３補償部１７０を示している。

図１２に示した第３補償部１７０は、階調判断部１７２、位置判断部１７４、補償データ選択部１７６及び演算器１７８を備えている。ポイント欠陥領域を補償するためのポイント欠陥情報ＰＤ２，ＧＤ２，ＣＤ２は、図９に示した第１及び第２メモリ４２Ｖ，４２Ｈのうち何れか一つに保存される。

階調判断部１７２は、ポイント欠陥領域のリンク画素に供給される各入力データＲｍ２，Ｇｍ２，Ｂｍ２の階調値を分析し、第１及び第２メモリ４２Ｖ，４２Ｈのうち何れか一つからの階調区間情報ＧＤ２のうち入力データＲｍ２，Ｇｍ２，Ｂｍ２がそれぞれ含まれる階調区間情報を選択し、これを補償データ選択部１７６に出力する。

位置判断部１７４は、外部システムから入力された垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫのうち少なくとも一つの同期信号を用いて入力データＲｍ２，Ｇｍ２，Ｂｍ２の画素位置を判断する。例えば、位置判断部１７４は、データイネーブル信号ＤＥのイネーブル期間にドットクロックＤＣＬＫをカウンティングし、入力データＲｍ２，Ｇｍ２，Ｂｍ２の横位置を感知し、垂直同期信号Ｖｓｙｎｃとデータイネーブル信号ＤＥが同時にイネーブルされた期間で水平同期信号Ｈｓｙｎｃをカウンティングし、入力データＲｍ２，Ｇｍ２，Ｂｍ２の画素縦位置を感知する。位置判断部１７４は、感知された入力データＲｍ２，Ｇｍ２，Ｂｍ２の画素位置を第１及び第２メモリ４２Ｖ，４２Ｈのうち何れか一つからのポイント欠陥領域の位置情報ＰＤ２と比較し、ポイント欠陥領域として検出されると、感知された画素位置情報を補償データ選択部１７６に出力する。

補償データ選択部１７６は、階調判断部１７２で選択された階調区間情報と位置判断部１７４で選択された位置情報に応答して、第１及び第２メモリ４２Ｖ，４２Ｈのうち何れか一つからの補償データＣＤ２のうち入力データＲｍ２，Ｇｍ２，Ｂｍ２に該当する補償データを選択して出力する。

演算器１７８は、補償データ選択部１７６から出力された補償データと入力データＲｍ２，Ｇｍ２，Ｂｍ２とを加減し、その結果を出力する。

これによって、第３補償部１７０は、ポイント欠陥領域のデータＲｍ２，Ｇｍ２，Ｂｍ２を補償して出力する。

このように、本発明の第１実施例に係る補償回路においては、第１補償部３０の縦線補償部７０及び横線補償部８０が、各メモリ４２Ｖ，４２Ｈを用いて縦線補償部７０及び横線補償部８０の出力を定型欠陥の方向情報によって選択することで、定型欠陥領域の輝度差を補償することができる。また、本発明の第１実施例に係る補償回路は、第２補償部１６０を用いて第１補償部３０で定型欠陥領域のデータに適用された補償データを空間及び時間的に分散させ、定型欠陥領域の境界部分の輝度差を微細に補償することができ、第３補償部１７０を用いてポイント欠陥領域の輝度差を補償することができる。

図１３は、本発明の第２実施例に係る液晶表示装置のデータ補償回路を示している。

図１３に示したデータ補償回路は、定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１とポイント欠陥情報ＰＤ２，ＣＤ２，ＧＤ２が保存されたメモリ１００と、メモリ１００からの定型欠陥情報を用いて定型欠陥領域のデータＲｅ，Ｇｅ，Ｂｅを補償する第１補償部１１０と、第１補償部１１０で補償されたデータＲｍ１，Ｇｍ１，Ｂｍ１をＦＲＣディザリング方法を用いて空間的及び時間的に分散させて微細に補償する第２補償部１６０と、第２補償部１６０と接続され、前記メモリ１００からのポイント欠陥情報ＰＤ２，ＣＤ２，ＧＤ２を用いてポイント欠陥領域のデータを補償する第３補償部１７０とを備えている。

図１３に示した第１補償部１１０は、縦線補償部１２０と横線補償部１４０が一つのメモリ１００を共用するという点で、図９に示した第１補償部３０と異なる。

露光装備のスキャン方向によって、縦線欠陥が発生する表示パネルと横線欠陥が発生する表示パネルとが区分されるので、該当の表示装置では、縦線欠陥情報または横線欠陥情報のみが用いられる。したがって、本発明では、縦線欠陥情報で使用される変数と横線欠陥情報で使用される変数とを統一し、一つのメモリ１００の同一住所に縦線欠陥情報または横線欠陥情報を保存する。そして、縦線補償部１２０と横線補償部１４０が一つのメモリ１００の同一住所をアクセスして並列に駆動されるが、該当の表示装置の定型欠陥が縦線欠陥であるか横線欠陥であるかによって、縦線補償部１２０で補償されたデータまたは横線補償部１４０で補償されたデータが出力される。この結果、本発明の補償回路は、縦線補償部１２０と横線補償部１４０がそれぞれのメモリを使用する場合に比べてメモリの数を減少させることができる。そして、１個のメモリを用いるとしても、縦線欠陥情報及び横線欠陥情報をそれぞれ異なる住所に保存する場合に比べてメモリの容量を減少させることができる。

メモリ１００は、上述したように、定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１及びポイント欠陥情報ＰＤ２，ＣＤ２，ＧＤ２を保存するＥＥＰＲＯＭと、ＥＥＰＲＯＭに保存されたデータを一時的に保存して出力するレジスターとを備えている。縦線欠陥領域で使用される変数と横線欠陥領域で使用される変数とは統一される。そして、縦線欠陥領域情報または横線欠陥領域情報は、メモリ１００の同一アドレスに保存される。例えば、縦線及び横線欠陥領域に対する位置情報ＰＤ１を画素数で表し、定型欠陥が縦線であるか横線であるかを区別する定型欠陥の方向情報をメモリ１００の特定のアドレスに保存したり、本発明のデータ補償回路が内蔵されたタイミングコントローラのオプションピンを用いて指示できるようにする。例えば、定型欠陥の方向情報を"０"に設定して縦線欠陥を指示し、定型欠陥の方向情報を"１"に設定して横線欠陥を指示することができる。定型欠陥の方向情報が"０"である場合、メモリ１００に保存された位置情報ＰＤ１は、横線の解像度範囲内で割り当てられた画素数を用いて設定され、縦線欠陥領域の位置を指示する。定型欠陥の方向情報が"１"である場合、メモリ１００に保存された位置情報ＰＤ１は、縦線解像度範囲内で割り当てられた画素数を用いて設定され、横線欠陥領域の位置を指示する。すなわち、メモリ１００で設定された定型欠陥の方向情報によって、定型欠陥領域の位置情報ＰＤ１が縦線欠陥領域または横線欠陥領域の位置を指示する。

一方、定型欠陥領域は、図１４に示すように正常領域より明るく表示されたり、図１５に示すように暗く表示されたり、図１６に示すように明るい欠陥領域と暗い欠陥領域とが混在された形態で表示される。補償データは、表示欠陥が明るい欠陥領域であるか暗い欠陥領域であるかによって入力データに加算（＋）または減算（−）されて輝度を補償することができる。したがって、定型欠陥領域が明るい欠陥であるか暗い欠陥であるかを表す明暗情報が、欠陥領域の順序によってメモリ１００に保存される。すなわち、メモリ１００には、図１４乃至図１６のように、定型欠陥領域が正常領域と対比して明るい欠陥であるか暗い欠陥であるかを区分するために、定型欠陥領域の順序情報と一緒に定型欠陥領域の明暗情報を含む制御情報ＣＳ１が特定の位置に保存される。例えば、制御情報ＣＳ１に割り当てられた一つのバイトのうち３ビットは、定型欠陥領域の順序情報を表し、１ビットは、定型欠陥が明るい欠陥であるか暗い欠陥であるかを指示する明暗情報を表す。

また、前記定型欠陥領域が縦線欠陥であるか横線欠陥であるかを指示する定型欠陥領域の方向情報と、定型欠陥領域の有無を指示して定型欠陥領域の補償可否を指示する定型欠陥補償有無情報と、ポイント欠陥領域の補償可否を指示するポイント補償有無情報が制御情報ＣＳ２として一つのアドレスに保存される。例えば、制御情報ＣＳ２に割り当てられた一つのバイトのうち３ビットデータがそれぞれ前記三つの情報を表す。

一方、前記制御情報ＣＳ１，ＣＳ２は、メモリ１００に保存されずに、補償回路１０５を内蔵したタイミングコントローラ１０４のオプションピンの値で設定される。

第１補償部１１０には、図８に示したビット拡張部２０を通してビット拡張されたデータＲｅ，Ｇｅ，Ｂｅが入力される。第１補償部１１０は、メモリ１００に保存された定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１を用いて縦線または横線欠陥領域の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。すなわち、第１補償部１１０は、メモリ１００からの定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１に応答して、定型欠陥領域のメイン領域Ｃ１と境界領域ＳＧ１，ＳＧ２の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。そして、第１補償部１１０は、正常領域の入力データをデータ補償なしに出力する。

具体的に、第１補償部１１０は、メモリ１００からの位置情報ＰＤ１を縦線欠陥領域の位置情報として用いて入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する縦線補償部１２０と、前記位置情報ＰＤ１を横線欠陥領域の位置情報として用いて入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する横線補償部１４０と、制御情報ＣＳ２の定型欠陥の方向情報によって縦線補償部１２０または横線補償部１４０の出力データを選択するＭＵＸ１５６とを備えている。第１補償部１１０は、メモリ１００を共用する縦線補償部１２０と横線補償部１４０を並列に駆動し、入力データＲｅ，Ｇｅ，Ｂｅに対する縦線補償及び横線補償を同時に行った後、ＭＵＸ１５６を通して縦線補償部１２０または横線補償部１４０を選択して出力する。

縦線補償部１２０は、階調判断部１２２、位置判断部１２４、補償データ選択部１２６、加算器１２８、減算器１３０及びＭＵＸ１３２，１３４を備えている。

階調判断部１２２は、各入力データＲｅ，Ｇｅ，Ｂｅの階調値を分析し、メモリ１００から読み込んだ階調区間情報ＧＤ１のうち入力データＲｅ，Ｇｅ，Ｂｅがそれぞれ含まれる階調区間情報を選択し、これを補償データ選択部１２６に出力する。

位置判断部１２４は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫのうち少なくとも一つの同期信号を用いて入力データＲｅ，Ｇｅ，Ｂｅの横方向での画素位置を判断する。例えば、位置判断部１２４は、データイネーブル信号ＤＥのイネーブル期間でドットクロックＤＣＬＫをカウンティングしながら入力データＲｅ，Ｇｅ，Ｂｅの横方向での画素位置を判断する。そして、位置判断部１２４は、入力データＲｅ，Ｇｅ，Ｂｅの画素位置を第１メモリ１００から読み込んだ縦線欠陥領域の位置情報ＰＤ１と比較し、縦線欠陥領域として検出されると、該当の欠陥領域の位置情報を選択して補償データ選択部１２６に出力する。

補償データ選択部１２６は、階調判断部１２２で選択された階調区間情報と位置判断部１２４で選択された位置情報に応答して、メモリ１００からの補償データＣＤ１のうち入力データＲｅ，Ｇｅ，Ｂｅに該当する補償データを選択して出力する。すなわち、補償データ選択部１２６は、階調判断部１２２の階調区間情報によって選択した該当の階調区間内で、位置判断部１２４の位置情報による補償データを選択して出力する。位置情報が縦線欠陥領域のうちメイン領域を指示すると、そのメイン領域を補償するための補償データが選択されて出力され、位置情報が境界領域の各分割区間を指示すると、それら各分割区間を補償するための補償データが選択されて出力される。

加算器１２８は、補償データ選択部１２６から出力された補償データと入力データＲｅ，Ｇｅ，Ｂｅとを加算し、その結果を出力する。減算器１３０は、補償データ選択部１２６から出力された補償データを入力データＲｅ，Ｇｅ，Ｂｅから減算し、その結果を出力する。

ＭＵＸ１３２は、定型欠陥領域の明暗情報を定型欠陥領域の順序によって順次的に出力し、前記加算器１２８または減算器１３０の出力を選択するＭＵＸ１３４を制御する。定型欠陥領域の明暗情報は、定型欠陥領域の順序情報と一緒にメモリ１００に制御情報ＣＳ１として保存されている。メモリ１００から読み込んだ制御情報ＣＳ１は、定型欠陥領域の数によってＭＵＸ１３２に供給される。ＭＵＸ１３２は、位置判断部１２４で検出される縦線欠陥領域の順序Ｖｍによって制御情報ＣＳ１を選択し、これをＭＵＸ１３４に供給する。したがって、ＭＵＸ１３４は、ＭＵＸ１３２から供給された制御情報ＣＳ１内に含まれた明暗情報によって前記加算器１２８または減算器１３０の出力を選択し、これをＭＵＸ１５６に供給する。

横線補償部１４０は、階調判断部１４２、位置判断部１４４、補償データ選択部１４６、加算器１４８、減算器１５０及びＭＵＸ１５２，１５４を備えている。このような横線補償部１４０は、位置判断部１４４のみが回路構成において縦線補償部１２０と異なり、他の回路構成は、縦線補償部１２０と同一である。

階調判断部１４２は、各入力データＲｅ，Ｇｅ，Ｂｅの階調値を分析し、メモリ１００から読み込んだ階調区間情報ＧＤ１のうち入力データＲｅ，Ｇｅ，Ｂｅがそれぞれ含まれる階調区間情報を選択し、これを補償データ選択部１４６に出力する。

位置判断部１４４は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫのうち少なくとも一つの同期信号を用いて入力データＲｅ，Ｇｅ，Ｂｅの縦方向での画素位置を判断する。例えば、位置判断部１４４は、垂直同期信号Ｖｓｙｎｃとデータイネーブル信号ＤＥが同時にイネーブルされた期間で水平同期信号Ｈｓｙｎｃをカウンティングしながら入力データＲｅ，Ｇｅ，Ｂｅの縦方向での画素位置を判断する。そして、位置判断部１４４は、入力データＲｅ，Ｇｅ，Ｂｅの画素位置をメモリ１００からの定型欠陥領域の位置情報ＰＤ１と比較し、定型欠陥領域として検出されると、該当の欠陥領域の位置情報を選択し、これを補償データ選択部１４６に出力する。

補償データ選択部１４６は、階調判断部１４２で選択された階調区間情報と位置判断部１４４で選択された位置情報に応答して、メモリ１００からの補償データＣＤ１のうち入力データＲｅ，Ｇｅ，Ｂｅに該当する補償データを選択して出力する。

加算器１４８は、補償データ選択部１４６から出力された補償データと入力データＲｅ，Ｇｅ，Ｂｅとを加算し、その結果を出力する。減算器１５０は、補償データ選択部１４６から出力された補償データを入力データＲｅ，Ｇｅ，Ｂｅから減算し、その結果を出力する。

ＭＵＸ１５４は、制御情報ＣＳ１内の定型欠陥領域の明暗情報によって加算器１４８または減算器１５０からの出力データを選択し、これを出力する。

ＭＵＸ１５２は、メモリ１００から読み込んだ制御情報ＣＳ１を位置判断部１４４で検出される横線欠陥領域の順序Ｈｍによって選択し、これをＭＵＸ１５４に供給する。したがって、ＭＵＸ１５４は、ＭＵＸ１５２から供給された制御情報ＣＳ１内に含まれた明暗情報によって前記加算器１４８または減算器１５０の出力を選択し、これをＭＵＸ１５６に供給する。

ＭＵＸ１５６は、メモリ１００からの制御情報ＣＳ２のうち定型欠陥の方向情報に応答して縦線補償部１２０または横線補償部１４０の出力データを選択する。すなわち、ＭＵＸ１５６は、定型欠陥の方向情報が縦線を指示する場合、縦線補償部１２０の出力データを選択して出力し、前記方向情報が横線を指示する場合、横線補償部１４０の出力データを選択して出力する。

これによって、第１補償部１１０は、一つのメモリ１００に保存された定型欠陥領域の情報ＰＤ１，ＣＤ１，ＧＤ１を用いて縦線または横線などの定型欠陥領域の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。

第２補償部１６０は、第１補償部１１０で補償されたデータＲｍ１，Ｇｍ１，Ｂｍ１をＦＲＣディザリング方法を用いて空間的及び時間的に分散させて微細に補償する。定型欠陥領域で境界領域の補償データがＦＲＣディザリング方法によって空間的及び時間的に分散されることで、前記境界領域の輝度差が微細に補償される。

第３補償部１７０は、メモリ１００に保存されたポイント欠陥情報ＰＤ２，ＧＤ２，ＣＤ２を用いてポイント欠陥領域に表示されるデータＲｍ２，Ｇｍ２，Ｂｍ２を補償する。第３補償部１７０は、正常領域のデータを補償なしに出力する。

このように、本発明の第２実施例に係る補償回路は、第１補償部１１０の縦線補償部１２０及び横線補償部１４０が一つのメモリ１００を共用し、縦線補償部１２０及び横線補償部１４０の出力を定型欠陥の方向情報によって選択することで、定型欠陥領域の輝度差を補償しながらもメモリ１００の容量を減少させることができる。また、定型欠陥領域が明るい欠陥であるか暗い欠陥であるかによって補償データを加減し、定型結合領域の輝度差を適切に補償することができる。

図１７は、本発明の第３実施例に係る液晶表示装置のデータ補償回路を示している。

図１７に示したデータ補償回路は、定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１とポイント欠陥情報ＰＤ２，ＣＤ２，ＧＤ２が保存されたメモリ１００と、メモリ１００からの定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１を用いて定型欠陥領域のデータを補償する第１補償部２２０と、第１補償部２２０で補償されたデータＲｍ１，Ｇｍ１，Ｂｍ１をＦＲＣディザリング方法を用いて空間的及び時間的に分散させて微細に補償する第２補償部１６０と、第２補償部１６０と接続され、前記メモリ１００からのポイント欠陥情報ＰＤ２，ＣＤ２，ＧＤ２を用いてポイント欠陥領域のデータを補償する第３補償部１７０とを備えている。

図１７に示した第１補償部２２０は、縦線及び横線の区分なしに一つの補償部として構成されるという点で、図１３に示した第１補償部１１０と異なる。

メモリ１００は、上述したように、定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１及びポイント欠陥情報ＰＤ２，ＣＤ２，ＧＤ２を保存するＥＥＰＲＯＭと、ＥＥＰＲＯＭに保存されたデータを一時的に保存して出力するレジスターとを備えている。縦線欠陥領域情報または横線欠陥領域情報は、メモリ１００の同一アドレスに保存される。また、メモリ１００には、定型欠陥領域の順序情報と一緒に、定型欠陥領域の明暗情報を含む制御情報ＣＳ１が保存される。また、前記定型欠陥領域が縦線欠陥であるか横線欠陥であるかを指示する定型欠陥領域の方向情報と、定型欠陥領域の有無を指示して定型欠陥領域の補償可否を指示する定型欠陥補償有無情報と、ポイント欠陥領域の補償可否を指示するポイント補償有無情報が制御情報ＣＳ２として保存される。

第１補償部２２０には、図８に示したビット拡張部２０を通してビット拡張されたデータＲｅ，Ｇｅ，Ｂｅが入力される。第１補償部２２０は、メモリ１００に保存された定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１を用いて縦線または横線欠陥領域の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。すなわち、第１補償部２２０は、メモリ１００からの定型欠陥情報ＰＤ１，ＣＤ１，ＧＤ１に応答して、定型欠陥領域のメイン領域Ｃ１と境界領域ＳＧ１，ＳＧ２の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。そして、第１補償部１１０は、正常領域の入力データをデータ補償なしに出力する。

具体的に、第１補償部２２０は、階調判断部２２２、位置判断部２２４、補償データ選択部２２６、加算器２２８、減算器２３０及びＭＵＸ２３２，２３４を備えている。

階調判断部２２２は、各入力データＲｅ，Ｇｅ，Ｂｅの階調値を分析し、メモリ１００から読み込んだ階調区間情報ＧＤ１のうち入力データＲｅ，Ｇｅ，Ｂｅがそれぞれ含まれる階調区間情報を選択し、これを補償データ選択部２２６に出力する。

位置判断部２２４は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫのうち少なくとも一つの同期信号を用いて入力データＲｅ，Ｇｅ，Ｂｅの横方向または縦方向の画素位置を判断する。

具体的に、位置判断部２２４は、図１８に示すように、入力データＲｅ，Ｇｅ，Ｂｅの横方向での画素位置を判断する第１位置判断部３２２と、縦方向での画素位置を判断する第２位置判断部３２４と、制御情報ＣＳ２に含まれた定型欠陥の方向情報によって第１位置判断部３２２または第２位置判断部３２４の出力を選択するＭＵＸ３２６とを備えている。

第１位置判断部３２２は、データイネーブル信号ＤＥのイネーブル期間でドットクロックＤＣＬＫをカウンティングしながら入力データＲｅ，Ｇｅ，Ｂｅの横方向での画素位置を判断する。第１位置判断部３２２は、入力データＲｅ，Ｇｅ，Ｂｅの画素位置をメモリ１００からの定型欠陥領域位置情報ＰＤ１と比較し、定型欠陥領域として検出されると、該当の欠陥領域の位置情報を選択してＭＵＸ３２６に出力する。

第２位置判断部３２４は、垂直同期信号Ｖｓｙｎｃとデータイネーブル信号ＤＥが同時にイネーブルされた期間で水平同期信号Ｈｓｙｎｃをカウンティングしながら入力データＲｅ，Ｇｅ，Ｂｅの縦方向での画素位置を判断する。第２位置判断部３２４は、入力データＲｅ，Ｇｅ，Ｂｅの画素位置をメモリ１００からの定型欠陥領域位置情報ＰＤ１と比較し、定型欠陥領域として検出されると、該当の欠陥領域の位置情報を選択してＭＵＸ３２６に出力する。

ＭＵＸ３２６は、制御情報ＣＳ２に含まれた定型欠陥の方向情報によって第１位置判断部３２２または第２位置判断部３２４から入力される定型欠陥領域の位置情報を補償データ選択部２２６に供給する。

補償データ選択部２２６は、階調判断部２２２で選択された階調区間情報と位置判断部２２４で選択された位置情報に応答して、メモリ１００からの補償データＣＤ１のうち入力データＲｅ，Ｇｅ，Ｂｅに該当する補償データを選択して出力する。

加算器２２８は、補償データ選択部２２６から出力された補償データと入力データＲｅ，Ｇｅ，Ｂｅとを加算し、その結果を出力する。減算器２３０は、補償データ選択部２２６から出力された補償データを入力データＲｅ，Ｇｅ，Ｂｅから減算し、その結果を出力する。

ＭＵＸ２３２は、定型欠陥領域の明暗情報を定型欠陥領域の順序によって順次的に出力し、前記加算器２２８または減算器２３０の出力を選択するＭＵＸ２３４を制御する。定型欠陥領域の明暗情報は、定型欠陥領域の順序情報と一緒にメモリ１００に制御情報ＣＳ１として保存されている。メモリ１００から読み込んだ制御情報ＣＳ１は、定型欠陥領域の数によってＭＵＸ２３２に供給される。ＭＵＸ２３２は、位置判断部２２４で検出される定型欠陥領域の順序Ｍによって制御情報ＣＳ１を選択し、これをＭＵＸ２３４に供給する。したがって、ＭＵＸ２３４は、ＭＵＸ２３２から供給された制御情報ＣＳ１内に含まれた明暗情報によって前記加算器２２８または減算器２３０の出力を選択し、これを第２補償部１８０に供給する。

これによって、第１補償部２２０は、一つのメモリ１００に保存された定型欠陥領域の情報ＰＤ１，ＣＤ１，ＧＤ１を用いて縦線または横線などの定型欠陥領域の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。

第２補償部１６０は、第１補償部２２０で補償されたデータＲｍ１，Ｇｍ１，Ｂｍ１をＦＲＣディザリング方法を用いて空間的及び時間的に分散させて微細に補償する。定型欠陥領域で境界領域の補償データがＦＲＣディザリング方法によって空間的及び時間的に分散されることで、前記境界領域の輝度差が微細に補償される。

第３補償部１７０は、メモリ１００に保存されたポイント欠陥情報ＰＤ２，ＧＤ２，ＣＤ２を用いてポイント欠陥領域に表示されるデータＲｍ２，Ｇｍ２，Ｂｍ２を補償する。第３補償部１７０は、正常領域のデータを補償なしに出力する。

このように、本発明の第３実施例に係る補償回路においては、１個の第１補償部２２０が、一つのメモリ１００に保存された定型欠陥領域の情報ＰＤ１，ＣＤ１，ＧＤ１を用いて縦線または横線などの定型欠陥領域の入力データＲｅ，Ｇｅ，Ｂｅを補償して出力する。したがって、本発明の第３実施例に係る補償回路は、縦線または横線などの定型欠陥領域の方向情報によって多様な定型欠陥領域のデータを補償しながらもメモリ１００の容量を減少させることができる。また、第３実施例に係る補償回路は、第１補償部２２０が縦線補償部及び横線補償部の区分なしに一つの統合された補償部として構成されるので、ロジック回路の大きさを減少させ、製造原価を節減することができる。

一方、上述した本発明の実施例に係るデータ補償回路は、液晶表示装置のみならず、ＯＬＥＤ、ＰＤＰなどの他の映像表示装置にも適用されうる。

以上説明した内容を通して、当業者であれば、本発明の技術思想を逸脱しない範囲で多様に変更及び修正可能であることを理解できるだろう。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものでなく、特許請求の範囲によって定められるべきである。

本発明に係る液晶表示装置を示した図である。 液晶パネルに表示された縦線欠陥領域を示した図である。 液晶パネルに表示された横線欠陥領域を示した図である。 図２に示した一つの縦線領域を拡大して示した図である。 図３に示した一つの横線領域を拡大して示した図である。 入力データによる出力電圧のガンマ特性を示したグラフである。 液晶パネルに表示されたポイント欠陥領域を示した図である。 本発明の第１実施例に係るデータ補償回路を示した図である。 図８に示したメモリ及び第１補償部を示した図である。 図８に示した第２補償部を示した図である。 図１０に示したディザ値選択部に保存された多数のディザパターンを示した図である。 図１０に示したディザ値選択部に保存された多数のディザパターンを示した図である。 図１０に示したディザ値選択部に保存された多数のディザパターンを示した図である。 図１０に示したディザ値選択部に保存された多数のディザパターンを示した図である。 図８に示した第３補償部を示した図である。 本発明の第２実施例に係るデータ補償回路を示した図である。 液晶パネルに表示された明るい定型欠陥領域を示した図である。 液晶パネルに表示された暗い定型欠陥領域を示した図である。 液晶パネルに混在された明るい定型欠陥領域及び暗い定型欠陥領域を示した図である。 本発明の第３実施例に係るデータ補償回路を示した図である。 図１７に示した位置判断部を示した図である。

符号の説明

１０１ データドライバー
１０２ ゲートドライバー
１０３ 液晶パネル
１０４ タイミングコントローラ
１０５ 補償回路

Claims (15)

1. 表示パネル；
   前記表示パネルの縦線欠陥領域に表示されるデータを補償するための縦線欠陥情報を保存した第１メモリ；
   前記表示パネルの横線欠陥領域に表示されるデータを補償するための横線欠陥情報を保存した第２メモリ；
   前記第１メモリからの縦線欠陥情報を用いて前記縦線欠陥領域に表示されるデータを補償する縦線補償部と、前記第２メモリからの横線欠陥情報を用いて前記横線欠陥領域に表示されるデータを補償する横線補償部と、前記縦線または横線の方向を指示する制御情報に応答して前記縦線補償部または横線補償部の出力を選択するマルチプレクサとを含む第１補償部；
   前記第１補償部で補償されたデータをフレームレートコントロールディザリングを用いて空間的及び時間的に分散させる第２補償部；
   前記第２補償部と接続され、前記第１及び第２メモリのうち何れか一つに保存されたポイント欠陥情報を用いて前記表示パネルのポイント欠陥領域に表示されるデータを補償する第３補償部；及び
   前記第１乃至第２補償部によって補償されたデータを前記表示パネルに供給する駆動部を備えることを特徴とする映像表示装置。
2. 前記縦線及び横線欠陥情報は、
   前記縦線または横線などの定型欠陥領域の位置情報と、前記定型欠陥領域の位置による補償データと、前記補償データを多数の階調区間に区分する階調区間情報とを含み、
   前記ポイント欠陥情報は、
   前記ポイント欠陥領域の位置情報と、前記ポイント欠陥領域の位置による補償データと、前記補償データを多数の階調区間に区分する階調区間情報とを含むことを特徴とする請求項１に記載の映像表示装置。
3. 前記縦線及び横線補償部は、
   前記該当のメモリからの前記階調区間情報を用いて前記入力データに該当する階調区間情報を出力する階調判断部と；
   前記該当のメモリからの前記定型欠陥領域の位置情報を用いて前記入力データに該当する欠陥領域の位置情報を出力する位置判断部と；
   前記階調判断部からの前記階調領域情報と、前記位置判断部からの該当の位置情報を用いて、前記該当のメモリからの前記欠陥領域の補償データのうち前記入力データに該当する補償データを出力する補償データ選択部と；
   前記入力データに前記補償データ選択部からの補償データを加減して前記入力データを補償する演算器と；を備えることを特徴とする請求項２に記載の映像表示装置。
4. 前記制御情報は、前記縦線または横線の方向を指示する第１ビットと、前記定型欠陥領域の補償有無を指示する第２ビットと、前記ポイント欠陥領域の補償有無を指示する第３ビットとを含み、
   前記制御情報は、前記第１及び第２メモリのうち何れか一つに保存されたり、前記第１乃至第３補償部が内蔵されたタイミングコントローラのオプションピンによって設定されたことを特徴とする請求項１に記載の映像表示装置。
5. 前記縦線補償部と前記横線補償部は、
   前記縦線または横線欠陥領域のメイン領域と、そのメイン領域と正常領域との間の境界領域とに区分して前記データを補償することを特徴とする請求項１に記載の映像表示装置。
6. 映像表示装置で発生した定型欠陥領域を補償するための定型欠陥情報と、前記定型欠陥領域の方向を指示する方向情報と、ポイント欠陥領域を補償するためのポイント欠陥情報を保存したメモリと；
   前記メモリの定型欠陥情報を用いて前記定型欠陥領域のデータを補償する第１補償部と；
   前記定型欠陥補償部で補償されたデータを空間及び時間的に分散させる第２補償部と；
   前記メモリのポイント欠陥情報を用いて前記ポイント欠陥領域のデータを補償する第３補償部と；を備えており、
   前記第１補償部は、
   前記定型欠陥情報を縦線欠陥領域の情報として認識して入力データを補償する縦線補償部と；
   前記縦線補償部と前記メモリの前記定型欠陥情報を共用し、前記定型欠陥情報を横線定型欠陥領域の情報として認識して入力データを補償する横線補償部と；
   前記メモリの前記方向情報によって前記縦線及び横線補償部のうち何れか一つの補償部の出力データを選択して出力するマルチプレクサと；を備えることを特徴とする映像表示装置のデータ補償回路。
7. 前記定型欠陥情報は、前記定型欠陥領域の位置情報と、前記定型欠陥領域の位置による補償データと、前記補償データを多数の階調領域に区分する階調領域情報とを含んでおり、
   前記位置情報及び補償データは、前記定型欠陥領域のメイン領域と、メイン領域の両側に位置した境界領域とに区分されて保存されたことを特徴とする請求項６に記載の映像表示装置のデータ補償回路。
8. 前記縦線及び横線補償部は、
   前記メモリからの前記階調領域情報を用いて前記入力データに該当する階調領域情報を出力する階調判断部と；
   前記メモリからの前記欠陥領域の位置情報を用いて前記入力データに該当する欠陥領域の位置情報を出力する位置判断部と；
   前記階調判断部からの前記階調領域情報と、前記位置判断部からの該当の位置情報を用いて、前記メモリからの前記欠陥領域の補償データのうち前記入力データに該当する補償データを出力する補償データ選択部と；を備えており、
   前記縦線補償部の位置判断部は、
   前記欠陥領域の位置情報を縦線欠陥領域に対する横方向の位置情報として認識し、前記入力データに該当する横方向の画素位置を検出し、前記検出された画素位置に該当する欠陥領域の位置情報を出力し、
   前記横線補償部の位置判断部は、
   前記欠陥領域の位置情報を横線欠陥領域に対する横方向の位置情報として認識し、前記入力データに該当する縦方向の画素位置を検出し、前記検出された画素位置に該当する欠陥領域の位置情報を出力することを特徴とする請求項７に記載の映像表示装置のデータ補償回路。
9. 前記メモリは、前記定型欠陥領域が正常領域と対比して明るい欠陥であるか暗い欠陥であるかを指示する明暗情報を前記定型欠陥領域の順序情報と一緒に追加的に保存し、
   前記縦線及び横線補償部は、
   前記補償データ選択部から出力された補償データを前記入力データと加算する加算器と；
   前記補償データを前記入力データから減算する減算器と；
   前記位置判断部から検出された前記定型欠陥領域の順序によって前記メモリからの前記定型欠陥領域の順序情報及び明暗情報を選択的に出力するマルチプレクサと；
   前記マルチプレクサで選択された定型欠陥領域の順序情報及び明暗情報によって前記加算器及び減算器のうち何れか一つの出力を選択するマルチプレクサと；をさらに備えることを特徴とする請求項８に記載の映像表示装置のデータ補償回路。
10. 前記第１及び第２補償部は、前記メモリの同一住所を並列にアクセスすることを特徴とする請求項６に記載の映像表示装置のデータ補償回路。
11. 映像表示装置から発生した定型欠陥領域を補償するための定型欠陥情報と、前記定型欠陥領域の方向を指示する方向情報と、ポイント欠陥領域を補償するためのポイント欠陥情報とを保存したメモリと；
    前記メモリの定型欠陥情報を用いて前記定型欠陥領域のデータを補償する第１補償部と；
    前記統合補償部で補償されたデータを空間及び時間的に分散させる第２補償部と；
    前記メモリのポイント欠陥情報を用いて前記ポイント欠陥領域のデータを補償する第３補償部と；を備えており、
    前記第１補償部は、
    前記メモリの定型欠陥情報を縦線または横線欠陥領域の情報として認識して入力データを補償することを特徴とする映像表示装置のデータ補償回路。
12. 前記定型欠陥情報は、前記定型欠陥領域の位置情報と、前記定型欠陥領域の位置による補償データと、前記補償データを多数の階調領域に区分する階調領域情報とを含み、
    前記位置情報及び補償データは、前記定型欠陥領域のメイン領域と、メイン領域の両側に位置した境界領域とに区分されて保存されたことを特徴とする請求項１１に記載の映像表示装置のデータ補償回路。
13. 前記第１補償部は、
    前記メモリからの前記階調領域情報を用いて前記入力データに該当する階調領域情報を出力する階調判断部と；
    前記メモリからの前記欠陥領域の位置情報と前記メモリまたは外部からのオプションピンを通して入力される定型欠陥の方向情報によって、前記入力データに該当する欠陥領域の位置情報及び定型欠陥領域の順序情報を出力する位置判断部と；
    前記階調判断部からの前記階調領域情報と前記位置判断部からの該当の位置情報を用いて、前記メモリからの前記欠陥領域の補償データのうち前記入力データに該当する補償データを出力する補償データ選択部と；を備えており、
    前記位置判断部は、
    前記入力データの横方向での画素位置を判断する第１位置判断部；
    前記入力データの縦方向での画素位置を判断する第２位置判断部；及び
    前記定型欠陥の方向情報によって前記第１位置判断部または第２位置判断部の出力を選択するマルチプレクサを備えたことを特徴とする請求項１２に記載の映像表示装置のデータ補償回路。
14. 前記メモリは、前記定型欠陥領域が正常領域と対比して明るい欠陥であるか暗い欠陥であるかを指示する明暗情報を前記定型欠陥領域の順序情報と一緒に追加的に保存し、
    前記第１補償部は、
    前記補償データ選択部から出力された補償データを前記入力データと加算する加算器と；
    前記補償データを前記入力データから減算する減算器と；
    前記位置判断部から検出された定型欠陥領域の順序情報によって前記メモリからの前記定型欠陥領域の順序情報及び明暗情報を選択的に出力するマルチプレクサと；
    前記マルチプレクサで選択された定型欠陥領域の順序情報及び明暗情報によって前記加算器及び減算器のうち何れか一つの出力を選択するマルチプレクサと；をさらに備えることを特徴とする請求項１３に記載の映像表示装置のデータ補償回路。
15. 多数の画素を有する液晶パネルと；
    前記液晶パネルに発生した定型欠陥領域及びポイント欠陥領域のうち少なくとも一つの欠陥領域に表示されるデータを補償する請求項６乃至請求項１４のうち何れか１項に記載されたデータ補償回路と；
    前記データ補償回路で補償されたデータを整列して出力し、多数の制御信号を生成して出力するタイミングコントローラと；
    前記タイミングコントローラの制御に応答して前記液晶パネルを駆動するパネル駆動部と；を備えており、
    前記データ補償回路は、
    前記タイミングコントローラと一つの半導体チップの形態で具現されたことを特徴とする液晶表示装置。

Images