JP2006030362A - 画像信号処理装置及び方法 - Google Patents

Abstract

【課題】 表示パネルの表示ムラを容易に低減させることができる画像信号処理装置及び方法を提供することを課題とする。
【解決手段】 表示パネルの局所的な画素の表示ムラを補正するための第１の補正パラメータを格納するメモリ（１０２）と、第１の補正パラメータを基に表示パネル内の画素毎に第１の係数を生成する第１の係数生成部（１１２）と、入力画像信号を基に画素毎に第１の補正値を生成する第１の補正値生成部（１１３）と、第１の係数と第１の補正値とを画素毎に乗算して第１の乗算値を出力する第１の乗算器（１１４）と、第１の乗算値と入力画像信号とを画素毎に加算又は減算する第１の加算器（１１５）とを有する画像信号処理装置が提供される。
【選択図】 図１

Description

本発明は、画像信号処理装置及び方法に関し、特に表示ムラを補正するための画像信号処理装置及び方法に関する。

近年、省エネルギー、省スペースの要求によりノートＰＣ（パーソナルコンピュータ）用モニタ、デスクトップＰＣ用モニタ、液晶テレビ等と液晶表示装置が市場用途を広げている。

そんな中、表示特性を改善するため液晶表示装置についても、さらなるコストダウンが要求されている。このため液晶の材料特性、表示素子構造、駆動方式、製造技術で低価格化を実現しようとしている。

下記の特許文献１及び２には、表示画像上の色ムラを防止するための液晶表示装置が開示されている。

特開平５−１９７３５７号公報 特開平６−２１７２４２号公報

液晶表示装置では、表示ムラを改善するために不具合部分に信号処理を施して、ムラを目立たなくさせる方法がある。しかし、実際に製品に適用する上で実現コスト、具体的な手段としては不十分であった。

本発明の目的は、表示パネルの表示ムラを容易に低減させることができる画像信号処理装置及び方法を提供することである。

本発明の一観点によれば、表示パネルの局所的な画素の表示ムラを補正するための第１の補正パラメータを格納するメモリと、第１の補正パラメータを基に表示パネル内の画素毎に第１の係数を生成する第１の係数生成部と、入力画像信号を基に画素毎に第１の補正値を生成する第１の補正値生成部と、第１の係数と第１の補正値とを画素毎に乗算して第１の乗算値を出力する第１の乗算器と、第１の乗算値と入力画像信号とを画素毎に加算又は減算する第１の加算器とを有する画像信号処理装置が提供される。

製造上の理由等による表示パネルの表示ムラに対して信号処理を施し、容易にこれを低減させることができる。これにより、表示パネルの歩留りを向上させることができ、コストダウンを図ることができる。

（第１の実施形態）
図２は液晶表示パネル１０６の表面図であり、図３は液晶表示パネル１０６の断面図である。液晶表示パネル１０６は、２枚のガラス３０１及び３０３の間に液晶層３０２が充填されている。液晶層３０２の厚みは、製造ばらつきや外部からの圧力により均一ではなくなる。また、通常、液晶層３０２の厚みが薄ければ暗く、厚ければ明るくなる。そのため、液晶層３０２の厚みが不均一になると、表示ムラ２０１及び２０２等が発生する。なお、その他の原因によっても、液晶表示パネル１０６毎に異なる表示ムラ２０１及び２０２等が発生する。表示ムラ２０１は、円形状であり、中心点２１１及び半径２１２によりその形状を表現することができる。表示ムラ２０２は、矩形形状であり、矩形の対角線を構成する左上点２２１及び右下点２２２によりその形状を表現することができる。

図４は、表示ムラ２０１を補正するための補正係数４０１を説明するための図である。横軸は表示ムラ２０１のＸ座標値を示し、縦軸は補正係数Ｋａを示す。表示ムラ２０１は、中央部４１１及び境界部４１２を有する。中央部４１１では、補正係数Ｋａが１である。境界部４１２では、補正係数Ｋａが１未満かつ０より大きい小数である。表示ムラ２０１の補正値は、所定の補正値に対して補正係数Ｋａを乗算することにより求められる。この補正値を入力画像信号に加算することにより、補正が行われる。表示ムラ２０１の外の領域では、補正係数Ｋａが０であるため、補正値が０になる。中央部４１１では、補正係数Ｋａが１であるため、所定の補正値になる。境界部４１２では、表示ムラ２０１の外の領域と中央部４１１との間を徐々に階調変化させてぼかすように補正係数Ｋａが変化する。以下、その具体的な補正方法を説明する。

図１は、本発明の第１の実施形態による液晶表示装置（画像信号処理装置）の構成例を示すブロック図である。データ変換部１０１及び表示装置タイミングコントロール部１０３は、ＡＳＩＣ(Application Specific Integrated Circuit)により構成される。

不揮発性メモリ１０２は、表示パネル１０６の局所的な画素の表示ムラを補正するための補正パラメータを格納する。補正パラメータは、表示ムラの形状情報及び補正レベルを含む。図２に示すように、例えば、表示ムラ２０１の円の形状情報は、中心点２１１及び半径２１２により表現され、表示ムラ２０２の矩形の形状情報は、矩形の対角線を構成する左上点２２１及び右下点２２２により表現される。

補正パラメータ制御部１１１は、メモリ１０２から補正パラメータを読み出し、形状情報を位置形状係数演算部１１２に出力し、補正レベルを信号レベル係数変換部１１３に出力する。

位置形状係数演算部１１２は、入力画像信号ＩＮの画素位置情報（水平同期信号及び垂直同期信号等）を入力し、補正パラメータを基に表示パネル１０６内の画素毎に補正係数Ｋａを生成する。補正係数Ｋａは、図４に示したように、画素位置情報（Ｘ座標及びＹ座標）に応じて決められる。中央部４１１では、補正係数Ｋａが１である。境界部４１２では、補正係数Ｋａが１未満かつ０より大きい小数である。表示ムラ２０１の外の領域では、補正係数Ｋａが０である。なお、入力画像信号ＩＮは、画素位置情報及び画素データを含む。画素データは、スキャン順にシリアルに入力される。

信号レベル係数変換部１１３は、ルックアップテーブル（ＬＵＴ）又は計算回路を有し、入力画像信号ＩＮ及び補正レベルを基に画素毎に補正値を生成する。表示ムラを補正するためには、画素データの階調値変換を行う。画素データは、例えば０〜２５５の値である。例えば、入力画素データが１００の場合には、９０に変換することにより、表示ムラ補正を行うことができる。この階調値変換により、表現可能な階調値範囲が狭くなってしまうため、例えば８９．５のような小数の階調値への変換を許可する。８９．５の階調値は、例えば８９の階調値と９０の階調値とをフレーム単位で交互に表示することにより実現することができる。また、階調値変換は、全階調値について同じ量の補正を行う場合に限らず、階調値に応じて補正量を変えることが好ましい。例えば、階調値を１００から９０に変換したい場合には、信号レベル係数変換部１１３は、−１０の補正値を乗算部１１４に出力する。

乗算部１１４は、補正係数Ｋａと補正値とを画素毎に乗算して乗算値を加減算部１１５に出力する。図４において、中央部４１１では、補正係数Ｋａが１であるので、乗算値は補正値と同じになる。境界部４１２では、補正係数Ｋａが１未満かつ０より大きい小数であるので、乗算値は補正値より小さい値になる。表示ムラ２０１の外の領域では、補正係数Ｋａが０であるので、乗算値が０になる。

加減算部１１５は、乗算値と入力画像信号ＩＮとを画素毎に加算又は減算し、補正画像信号を表示装置タイミングコントロール部１０３に出力する。例えば、入力画像信号ＩＮの階調値が１００、乗算値が−１０であれば、加減算部１１５は、９０の階調値の補正画像信号を出力する。

タイミングコントロール部１０３は、補正画像信号を入力し、ソースドライバ１０４及びゲートドライバ１０５のタイミングを制御すると共に、ソースドライバ１０４に補正画像信号（画素データ）を出力する。

液晶表示パネル１０６は、図２及び図３の表示パネル１０６と同じであり、二次元配列された複数の画素に対応する複数の薄膜トランジスタ（ＴＦＴ）１２１を有する。トランジスタ１２１は、ゲートがゲートドライバ１０５に接続され、ソースがソースドライバ１０４に接続され、ドレインが液晶層（容量）１２２を介して共通電極１２３に接続される。

ゲートドライバ１０５は、二次元配列されたトランジスタ１２１を順次スキャンして選択するためのゲートパルスをトランジスタ１２１のゲートに出力する。ソースドライバ１０４は、補正画像信号を基に液晶駆動電圧を出力する。トランジスタ１２１は、ゲートにゲートパルスが供給されるとオンし、ソースドライバ１０４から液晶層１２１に液晶駆動電圧が供給される。液晶層１２２は、液晶駆動電圧に応じて透過率が変化し、輝度レベルが変化する。

以上のように、位置形状係数演算部１１２で表示パネル１０６の物理的座標における表示ムラ補正係数を計算し、同時に信号レベル係数変換部１１３で入力階調値ＩＮに対してのムラ補正値を計算する。これらの結果を、乗算部１１４で乗算して補正レベルを計算する。加減算部１１５で入力画像信号ＩＮと乗算部１１４の乗算結果とを加減算することで表示ムラ部分に対して、他の正常部分と差異が少ない表示を行うための最適な補正画像信号を得ることができる。この補正画像信号をコントロール部１０３に出力することで、表示パネル１０６は表示ムラに対して補正された画素データを表示することができ、表示ムラを目立たなくさせることができる。

なお、信号レベル係数変換部１１３は、補正パラメータに関係なく、入力画像信号ＩＮに応じて補正値を生成してもよい。

（第２の実施形態）
図５は、本発明の第２の実施形態による液晶表示装置の構成例を示すブロック図である。第２の実施形態が第１の実施形態（図１）と異なる点を説明する。メモリ１０２は、図２の領域２０１の表示ムラを補正するための補正パラメータ１０２ａ、及び図２の領域２０２の表示ムラを補正するための補正パラメータ１０２ｂを格納する。補正パラメータ１０２ａ及び１０２ｂは、それぞれ各表示ムラに適した異なる補正レベルを含む。

補正パラメータ制御部１１１は、補正パラメータ１０２ａの補正レベル及び補正パラメータ１０２ｂの補正レベルを信号レベル係数変換部１１３に出力する。信号レベル係数変換部１１３は、補正パラメータ１０２ａの補正レベルに応じて補正値を生成する変換部１１３ａ、及び補正パラメータ１０２ｂの補正レベルに応じて補正値を生成する変換部１１３ｂを有する。変換部１１３は、補正パラメータ１０２ａ及び１０２ｂに応じて領域２０１及び２０２毎に異なる補正値を生成する。なお、変換部１１３ａ及び１１３ｂは、１つの変換部で構成してもよい。

以上のように、補正パラメータ制御部１１１はメモリ１０２から複数の補正パラメータ１０２ａ及び１０２ｂを読み出し一時格納し、位置形状係数演算部１１２及び信号レベル係数変換部１１３に供給する補正パラメータを切り替えることを特徴とする。切り替えは、補正パラメータ制御部１１１で計算するか又は予め切り替えデータとして補正パラメータ内に埋め込むことで実現できる。補正パラメータ制御部１１１は、切り替えデータに応じて、２種類の補正レベルのうちのいずれかを切り替えて信号レベル係数変換部１１３に供給する。なお、信号レベル係数変換部１１３が、切り替えデータに応じて、２種類の補正レベルのうちのいずれかを決定してもよい。

（第３の実施形態）
図６は、本発明の第３の実施形態による液晶表示装置の構成例を示すブロック図である。第３の実施形態が第１の実施形態（図１）と異なる点を説明する。位置形状係数演算部６１２、信号レベル係数変換部６１３、乗算部６１４及び加減算部６１５は、上記の位置形状係数演算部１１２、信号レベル係数変換部１１３、乗算部１１４及び加減算部１１５に対応して追加される。

補正パラメータ制御部１１１は、メモリ１０２から補正パラメータを読み出し、位置形状係数演算部６１２に出力する。位置形状係数演算部６１２は、補正パラメータを基に表示パネル１０６内の画素毎に補正係数を乗算部６１４に出力する。信号レベル係数変換部６１３は、入力画像信号ＩＮ及び補正パラメータを基に画素毎に乗算部６１４に補正値を出力する。乗算部６１４は、補正係数と補正値とを画素毎に乗算して乗算値を加減算部６１５に出力する。加減算部６１５は、加減算部１１５の出力値と乗算部６１４の乗算値とを画素毎に加算又は減算し、補正画像信号をコントロール部１０３に出力する。

図７は、２つの補正領域７０１及び７０２の補正レベル７１０を説明するための図である。補正レベル７１０は、横軸が補正領域７０１及び７０２のＸ座標を示し、縦軸が補正レベルを示す。

図６のメモリ１０２は、補正領域７０１及び７０２の表示ムラを補正するための２つの補正パラメータを格納する。例えば、補正領域７０１は、図６の位置形状係数演算部１１２、信号レベル係数変換部１１３、乗算部１１４及び加減算部１１５により補正される。補正領域７０２は、位置形状係数演算部６１２、信号レベル係数変換部６１３、乗算部６１４及び加減算部６１５により補正される。

領域７１１は、補正領域７０１のみの補正領域である。領域７１３は、補正領域７０２のみの補正領域である。領域７１２は、補正領域７０１及び７０２の両方が合成されて補正される領域である。図６の構成により、２つの補正領域７０１及び７０２を合成した補正が可能になる。

以上のように、本実施形態は、位置形状係数演算部、信号レベル係数変換部、乗算部及び加減算部で構成される２つの補正演算回路を直列に接続して、補正パラメータとして各々別のパラメータを供給することを特徴とする。この結果、図７のような複雑な形状も補正可能となる。

（第４の実施形態）
本発明の第４の実施形態は、基本的構成は第１の実施形態（図１）と同じである。
図８に示すように、メモリ１０２には、中心点８０２の楕円８０１の形状情報及び回転情報８０３が補正パラメータとして格納されている。回転情報は、回転方向及び回転角度を含む。補正パラメータ制御部１１１がその補正パラメータを読み出した後、その楕円８０１を回転情報８０３に応じて回転させる。その結果、中心点８０２の楕円８１１が生成される。この楕円８１１を補正領域として、位置形状係数演算部１１２は補正係数を生成し、信号レベル係数変換部１１３は補正値を生成する。

また、図９に示すように、メモリ１０２には、円の形状情報９０１及び歪み情報が補正パラメータとして格納されている。補正パラメータ制御部１１１がその補正パラメータを読み出した後、その円９０１を歪み情報に応じて歪ませる。その結果、楕円９０２が生成される。この楕円９０２を補正領域として、位置形状係数演算部１１２は補正係数を生成し、信号レベル係数変換部１１３は補正値を生成する。

以上のように、メモリ１０２は、表示ムラの形状情報及び形状変換情報（回転情報又は歪み情報等）を含む補正パラメータを格納する。位置形状係数演算部１１２は、形状情報及び形状変換情報を基にその形状を回転又は歪ませ、その回転又は歪ませた形状に応じて補正係数を生成する。信号レベル係数変換部１１３は、形状情報及び形状変換情報を基にその形状を回転又は歪ませ、その回転又は歪ませた形状に応じて補正値を生成する。形状の回転又は歪みは、補正パラメータ制御部１１１が行ってもよい。

なお、上記のように形状情報を座標変換してから補正係数及び補正値を生成してもよいし、形状情報は座標変換せずに補正係数及び補正値を座標変換してもよい。また、信号レベル係数変換部１１３は、補正パラメータに関係なく、入力画像信号ＩＮに応じて補正値を生成してもよい。

（第５の実施形態）
本発明の第５の実施形態は、基本的構成が第１の実施形態（図１）と同じである。
図１０は、位置形状係数演算部１１２が座標データを用いて補正係数を演算する方法を説明するための図である。横軸はＸ座標を示し、縦軸は補正係数Ｋａを示す。Ｘ座標が１０００から１０５０までが図４の境界部４１２に相当するぼかし領域である。１０００から１０５０までのＸ座標データは１１ビットで表される。このぼかし領域の補正係数を演算する際、１１ビットのＸ座標データを用いて演算すると、ビット数が多いため、回路規模が大きくなってしまう。そこで、Ｘ座標データを上位データと下位データに分け、上位データの１０００を省く。すなわち、下位データとして、０から５０までの６ビットのＸ座標データを用いて補正係数Ｋａの演算を行う。６ビットの演算を行うようにすれば、簡単な演算になり、回路規模を小さくすることができる。その後、Ｘ座標データの上位データからの相対位置で、Ｘ座標データの下位データの補正係数Ｋａを適用すればよい。

図１１は、上記の演算を適用するための位置形状係数演算部１１２の回路構成例を示す図である。ぼかし領域計算部１１０２は、６ビットのＸ座標下位データを用いて補正係数Ｋａを演算する。ぼかし領域指定部１１０１は、Ｘ座標上位データ（例えば１０００）に基づきぼかし領域の位置を指定する。合成部１１０３は、ぼかし領域計算部１１０２に演算された補正係数Ｋａを、ぼかし領域１１０１で指定されたＸ座標位置に合成して適用する。

以上のように、位置形状係数演算部１１２は、画素位置を示すビット数を減らして演算を行い、その後に減らしたビット数の画素位置を補完することにより補正係数Ｋａを生成する。位置形状係数演算部１１２で計算するときに座標データを上位データ及び下位データに分け、回路規模が大きいなり易い部分の計算において座標データの上位ビットを削減することで回路規模を縮小できる。これにより、計算精度が落ちる場合には、下位ビットで線形計算するか、又はＬＵＴを用いて修正してもよい。

（第６の実施形態）
本発明の第６の実施形態は、基本的構成が第１の実施形態（図１）と同じである。
図１２（Ａ）は、円形の補正領域１２０１を補正するための補正レベル１２０２を示す図である。補正レベル１２０２は、横軸がＸ座標を示し、縦軸が補正レベルを示す。このような補正を行い、表示ムラを軽減しようとすると、補正領域１２０１の境界が強調されてしまい、ノイズとなることがある。

図１２（Ｂ）に示すように、上記の補正領域１２０１をフレーム単位で移動させる。第１のフレームでは補正領域１２１１を補正し、第２のフレームでは補正領域１２１２を補正し、第３のフレームでは補正領域１２１３を補正し、第４のフレームでは補正領域１２１４を補正する。補正領域をフレーム単位で移動させることにより、補正領域の輪郭部分（境界部分）が時間的に拡散され、ノイズを防止することができる。

位置形状係数演算部１１２は、補正する表示ムラの領域を所定時間毎に移動するように補正係数Ｋａを生成する。すなわち、位置形状係数演算部１１２で計算するとき表示ムラの指定座標データをフレーム（フィールド）単位で少しずらすことで、補正領域が時間的に移動していく。これにより、補正領域の境界部が時間的に拡散され、境界を目立たなくすることができる。

（第７の実施形態）
図１３は、本発明の第７の実施形態によるディザリング処理を説明するための図である。上記では、８９．５の階調値を表現する方法として、８９の階調値と９０の階調値とをフレーム単位で交互に表示する方法を説明した。それに対し、ディザリングは、例えば４つのマスクパターン１３１１〜１３１４をフレーム単位で繰り返し表示することにより、例えば０．２５の階調値を実現する。マスクパターン１３１１〜１３１４は、それぞれ例えば４×４画素のパターンである。第ｎ−２フレームではマスクパターン１３１１を表示し、第ｎ−１フレームではマスクパターン１３１２を表示し、第ｎフレームではマスクパターン１３１３を表示し、第ｎ＋１フレームではマスクパターン１３１４を表示する。その後、マスクパターン１３１１に戻る処理を繰り返す。このようなディザリング処理が表示ムラ補正に伴い行われる。

次に、外部からディザリング処理された入力画像信号ＩＮが入力される場合を説明する。入力画像信号ＩＮにおいて、表示ムラ１３０１内の一部の４×４画素領域１３０２を抽出する。領域１３０２内において、最小値（例えば３２）を基準として差分データ１３０３を求める。差分データ１３０３は、領域１３０２のデータの相対値パターンである。

次に、差分データ１３０３とマスクパターン１３１１〜１３１４を比較する。差分データ１３０３に一致するマスクパターン１３１３が存在する場合には、入力画像パターン１３０３とディザリングパターン１３１３とが干渉し、そのパターンが強調されてしまい、ノイズとなってしまう。この場合、ディザリング処理において、マスクパターン１３１３をスキップし、３つのマスクパターン１３１１，１３１２，１３１４を繰り返し表示することにより、ノイズを防止する。

図１４は、本実施形態によるデータ変換部１０１の構成例を示すブロック図である。本実施形態は、図６に対してディザリング部１４０１を追加した点が異なる。ディザリング部１４０１は、加減算部６１５が出力する補正画像信号を入力し、ディザリング処理を行い、ディザリング処理した補正画像信号をコントロール部１０３に出力する。ディザリング部１４０１は、小数の階調値等に対して、マスクパターン１３１１〜１３１４を用いてディザリング処理を行う。

図１５は、ディザリング部１４０１の構成例を示すブロック図である。差分抽出回路１５０１は、入力画像信号ＩＮ、位置形状係数演算部１１２の補正係数、及び位置形状係数演算部６１２の補正係数を入力し、図１３の入力画像信号ＩＮ内の領域１３０２の差分データ１３０３を演算する。位置形状係数演算部１１２及び６１２の補正係数に応じて、表示ムラ１３０１内の領域１３０２を抽出することができる。

ディザリングパターン格納部１５０２は、例えば図１３の表示ムラ補正で使用するディザリングマスクパターン１３１１〜１３１４を格納する。比較部１５０３は、差分データ１３０３及びディザリングマスクパターン１３１１〜１３１４を比較し、一致したマスクパターン１３１３をスキップ（除去）するようにスキップ演算部１５０４に指示する。スキップ演算部１５０４は、一致したマスクパターン１３１３をスキップし、一致しないマスクパターン１３１１，１３１２，１３１４を用いて、加減算部６１５の出力信号に対してディザリング処理を行う。

以上のように、入力画像信号ＩＮの表示ムラ補正部の一部を抽出し、その部分において最小データとの差分データ１３０３を計算する。その差分データ１３０３と表示ムラ補正で使用するディザリングのマスクパターン１３１１〜１３１４が同一になる場合には、一致するディザリングのマスクパターンをスキップする。これにより、入力画像信号ＩＮのディザリングパターンと表示ムラ補正のディザリングパターンが重なることによる干渉を回避することができる。また、一致するディザリングパターン１３１３を使用しない別方式のディザリングパターンを生成するようにしてもよい。

（第８の実施形態）
本発明の第８の実施形態は、基本的構成が第１の実施形態（図１）と同じである。
図１６は、画素位置を示す座標を説明するための図である。表示パネル１０６の表示領域１６０１では、左上点１６０２は、Ｘ座標及びＹ座標が０の原点である。しかし、左上点１６０２を原点として扱うと、表示ムラ領域１６０３の中心点１６０４が表示領域１６０１の外にある場合が存在する。この中心点１６０４は、負値の座標となる。負値の座標計算は、正負符号のビット数が増え、回路上不利が生じる。このため、表示領域１６０１から外れた表示ムラ領域中心点１６０４が、負値にならないように、原点１６０５の座標系を設定する。位置形状係数演算部１１２は、表示パネル１０６の画素座標系とは異なる画素座標系を用いて補正係数Ｋａを生成する。

以上のように、表示ムラを補正する領域１６０３の中心点１６０４が表示領域１６０１の外にある場合、位置形状係数演算部１１２で計算する座標データが負値になってしまう。これにより、この部分の回路分岐、加算器への信号幅が増えてしまう。これを避けるため、表示領域から外れた表示ムラ領域中心点１６０４が負値を持たないように、表示領域１６０１の左上点１６０２を座標（ａ，ｂ）として扱う。原点１６０５を設定すると、ａ及びｂは１以上の正の整数になる。

（第９の実施形態）
図１７は、本発明の第９の実施形態による液晶表示装置の構成例を示すブロック図である。第９の実施形態が第１の実施形態（図１）と異なる点を説明する。入力画像信号ＩＮとして、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の入力画像信号がパラレルに入力される。信号レベル係数変換部１１３は、赤の補正値を生成するための変換部１１３ｒ、緑の補正値を生成するための変換部１１３ｇ、及び青の補正値を生成するための変換部１１３ｂを有し、色毎に異なる補正値を生成することができる。乗算部１１４は、赤の補正値と補正係数Ｋａとを乗算するための乗算器１１４ｒ、緑の補正値と補正係数Ｋａとを乗算するための乗算器１１４ｇ、及び青の補正値と補正係数Ｋａとを乗算するための乗算器１１４ｂを有し、色毎に乗算する。加減算部１１５は、赤の入力画像信号ＩＮと赤の乗算値とを加減算するための加減算器１１５ｒ、緑の入力画像信号ＩＮと緑の乗算値とを加減算するための加減算器１１５ｇ、及び青の入力画像信号ＩＮと青の乗算値とを加減算するための加減算器１１５ｂを有し、色毎に加減算する。

信号レベル係数変換部１１３がＬＵＴにより構成される場合、赤、緑及び青毎に異なる補正値をＬＵＴに格納することにより、色毎に異なる表示ムラを補正処理することができる。

（第１０の実施形態）
図１８は、本発明の第１０の実施形態による液晶表示装置の構成例を示すブロック図である。第１０の実施形態が第３の実施形態（図６）と異なる点を説明する。タイマ１８０１及び温度センサ１８０２は、補正パラメータ制御部１１１に接続される。タイマ１８０１は、液晶表示装置の経時情報を出力する。温度センサ１８０２は、液晶表示装置の温度を検出して出力する。データ変換部１０１は、経時情報及び／又は温度に応じた表示ムラ補正を行うことができる。表示ムラは、経時変化及び温度に応じて変化する。経時情報及び温度に応じて、表示ムラ補正を行うことによりより適切な補正が可能になる。データ変換部１０１は、タイマ１８０１及び／又は温度センサ１８０２の値に応じて乗算部１１４の乗算値が修正されるように制御する。具体的には、タイマ情報及び／又は温度情報に応じて、補正パラメータ制御部１１１が信号レベル係数変換部１１３に出力する補正レベルを修正、信号レベル係数変換部１１３が補正値を修正、又は位置形状係数演算部１１２が補正係数Ｋａを修正する。

その他の方法でもよい。例えば、タイマ情報及び／又は温度情報に応じて補正係数を計算する。その補正係数と乗算部１１４，６１４の乗算値とをそれぞれ乗算し、その値を加減算部１１５，６１５でそれぞれ加減算する。

（第１１の実施形態）
図１９は、本発明の第１１の実施形態による液晶表示装置の構成例を示すブロック図である。第１１の実施形態が第１の実施形態（図１）と異なる点を説明する。入力画像信号ＩＮは、インターフェース１９０１を介して外部から入力される。本実施形態では、メモリ１０２に補正パラメータを書き込む方法を説明する。入力画像信号ＩＮが入力される入力端子と同一の端子を介して外部から補正パラメータを入力する。その際、補正パラメータの書き込みモード信号をインターフェース１９０１を介して入力する。それにより、補正パラメータ書き込みモードが設定され、表示ムラ補正モードは解除される。補正パラメータ制御部１１１は、補正パラメータを外部から入力し、メモリ１０２に書き込む。入力画像信号ＩＮを入力する端子と補正パラメータを入力するための端子を共用することにより、入力端子の数を減らし、ＡＳＩＣ１０１を小型化し、コストを下げることができる。

以上のように、第１〜第１１の実施形態によれば、製造上の理由等による表示パネルの表示ムラに対して信号処理を施し、容易にこれを低減させることができる。これにより、表示パネルの歩留りを向上させることができ、コストダウンを図ることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
表示パネルの局所的な画素の表示ムラを補正するための第１の補正パラメータを格納するメモリと、
前記第１の補正パラメータを基に表示パネル内の画素毎に第１の係数を生成する第１の係数生成部と、
入力画像信号を基に画素毎に第１の補正値を生成する第１の補正値生成部と、
前記第１の係数と前記第１の補正値とを画素毎に乗算して第１の乗算値を出力する第１の乗算器と、
前記第１の乗算値と入力画像信号とを画素毎に加算又は減算する第１の加算器と
を有する画像信号処理装置。
（付記２）
前記メモリは、第１及び第２の領域の表示ムラを補正するための第１及び第２の補正パラメータを格納し、
前記第１の補正値生成部は、前記第１及び第２の補正パラメータに応じて前記第１及び第２の領域毎に異なる補正値を生成する付記１記載の画像信号処理装置。
（付記３）
前記メモリは、表示ムラを補正するための第１及び第２の補正パラメータを格納し、
さらに、前記第２の補正パラメータを基に表示パネル内の画素毎に第２の係数を生成する第２の係数生成部と、
入力画像信号を基に画素毎に第２の補正値を生成する第２の補正値生成部と、
前記第２の係数と前記第２の補正値とを画素毎に乗算して第２の乗算値を出力する第２の乗算器と、
前記第１の加算器の出力値と前記第２の乗算値とを画素毎に加算又は減算する第２の加算器とを有する付記１記載の画像信号処理装置。
（付記４）
前記メモリは、表示ムラの形状情報及び形状変換情報を含む第１の補正パラメータを格納し、
前記第１の係数生成部は、前記形状情報及び前記形状変換情報を基にその形状を回転又は歪ませた形状に応じた第１の係数を生成する付記１記載の画像信号処理装置。
（付記５）
前記第１の係数生成部は、画素位置を示すビット数を減らして演算を行い、その後に減らしたビット数の画素位置を補完することにより第１の係数を生成する付記１記載の画像信号処理装置。
（付記６）
前記第１の係数生成部は、補正する表示ムラの領域を所定時間毎に移動するように第１の係数を生成する付記１記載の画像信号処理装置。
（付記７）
さらに、前記入力画像信号に応じて表示ムラ補正のためのディザリングのマスクパターンを生成するディザリング部を有する付記１記載の画像信号処理装置。
（付記８）
前記第１の係数生成部は、表示パネルの画素座標系とは異なる画素座標系を用いて第１の係数を生成する付記１記載の画像信号処理装置。
（付記９）
前記第１の加算器は、赤、緑及び青を含む入力画像信号を色毎に演算する付記１記載の画像信号処理装置。
（付記１０）
さらに、タイマ又は温度センサを有し、
前記タイマ又は温度センサの値に応じて前記第１の乗算値が修正されるように制御する付記１記載の画像信号処理装置。
（付記１１）
さらに、前記入力画像信号が入力される入力端子と同一の端子を介して外部から前記メモリに第１の補正パラメータを入力して書き込むためのメモリ制御部を有する付記１記載の画像信号処理装置。
（付記１２）
さらに、前記第１の加算器の出力値に応じて表示を行う液晶表示パネルを有する付記１記載の画像信号処理装置。
（付記１３）
前記第１の係数生成部は、表示パネルの画素座標原点を１以上の正の整数で表現する画素座標系を用いて第１の係数を生成する付記８記載の画像信号処理装置。
（付記１４）
前記第１の補正値生成部及び前記第１の乗算器は、色毎に処理する付記９記載の画像信号処理装置。
（付記１５）
メモリ内の表示パネルの局所的な画素の表示ムラを補正するための第１の補正パラメータを基に表示パネル内の画素毎に第１の係数を生成する第１の係数生成ステップと、
入力画像信号を基に画素毎に第１の補正値を生成する第１の補正値生成ステップと、
前記第１の係数と前記第１の補正値とを画素毎に乗算して第１の乗算値を出力する第１の乗算ステップと、
前記第１の乗算値と入力画像信号とを画素毎に加算又は減算するステップと
を有する画像信号処理方法。

本発明の第１の実施形態による液晶表示装置（画像信号処理装置）の構成例を示すブロック図である。 液晶表示パネルの表面図である。 液晶表示パネルの断面図である。 表示ムラを補正するための補正係数を説明するための図である。 本発明の第２の実施形態による液晶表示装置の構成例を示すブロック図である。 本発明の第３の実施形態による液晶表示装置の構成例を示すブロック図である。 ２つの補正領域の補正レベルを説明するための図である。 補正領域の形状を回転させる例を示す図である。 補正領域の形状を歪ませる例を示す図である。 位置形状係数演算部が座標データを用いて補正係数を演算する方法を説明するための図である。 図１０の演算を適用するための位置形状係数演算部の回路構成例を示す図である。 図１２（Ａ）は円形の補正領域を補正するための補正レベルを示す図であり、図１２（Ｂ）は補正領域をフレーム単位で移動させる例を示す図である。 本発明の第７の実施形態によるディザリング処理を説明するための図である。 第７の実施形態によるデータ変換部の構成例を示すブロック図である。 ディザリング部の構成例を示すブロック図である。 画素位置を示す座標を説明するための図である。 本発明の第９の実施形態による液晶表示装置の構成例を示すブロック図である。 本発明の第１０の実施形態による液晶表示装置の構成例を示すブロック図である。 本発明の第１１の実施形態による液晶表示装置の構成例を示すブロック図である。

符号の説明

１０１ データ変換部
１０２ メモリ
１０３ 表示装置タイミングコントロール部
１０４ ソースドライバ
１０５ ゲートドライバ
１０６ 表示パネル
１１１ 補正パラメータ制御部
１１２ 位置形状係数演算部
１１３ 信号レベル係数変換部
１１４ 乗算部
１１５ 加減算部
１２１ 薄膜トランジスタ
１２２ 液晶層
１２３ 共通電極

Claims (10)

1. 表示パネルの局所的な画素の表示ムラを補正するための第１の補正パラメータを格納するメモリと、
   前記第１の補正パラメータを基に表示パネル内の画素毎に第１の係数を生成する第１の係数生成部と、
   入力画像信号を基に画素毎に第１の補正値を生成する第１の補正値生成部と、
   前記第１の係数と前記第１の補正値とを画素毎に乗算して第１の乗算値を出力する第１の乗算器と、
   前記第１の乗算値と入力画像信号とを画素毎に加算又は減算する第１の加算器と
   を有する画像信号処理装置。
2. 前記メモリは、第１及び第２の領域の表示ムラを補正するための第１及び第２の補正パラメータを格納し、
   前記第１の補正値生成部は、前記第１及び第２の補正パラメータに応じて前記第１及び第２の領域毎に異なる補正値を生成する請求項１記載の画像信号処理装置。
3. 前記メモリは、表示ムラを補正するための第１及び第２の補正パラメータを格納し、
   さらに、前記第２の補正パラメータを基に表示パネル内の画素毎に第２の係数を生成する第２の係数生成部と、
   入力画像信号を基に画素毎に第２の補正値を生成する第２の補正値生成部と、
   前記第２の係数と前記第２の補正値とを画素毎に乗算して第２の乗算値を出力する第２の乗算器と、
   前記第１の加算器の出力値と前記第２の乗算値とを画素毎に加算又は減算する第２の加算器とを有する請求項１記載の画像信号処理装置。
4. 前記メモリは、表示ムラの形状情報及び形状変換情報を含む第１の補正パラメータを格納し、
   前記第１の係数生成部は、前記形状情報及び前記形状変換情報を基にその形状を回転又は歪ませた形状に応じた第１の係数を生成する請求項１記載の画像信号処理装置。
5. 前記第１の係数生成部は、画素位置を示すビット数を減らして演算を行い、その後に減らしたビット数の画素位置を補完することにより第１の係数を生成する請求項１記載の画像信号処理装置。
6. 前記第１の係数生成部は、補正する表示ムラの領域を所定時間毎に移動するように第１の係数を生成する請求項１記載の画像信号処理装置。
7. さらに、前記入力画像信号に応じて表示ムラ補正のためのディザリングのマスクパターンを生成するディザリング部を有する請求項１記載の画像信号処理装置。
8. 前記第１の係数生成部は、表示パネルの画素座標系とは異なる画素座標系を用いて第１の係数を生成する請求項１記載の画像信号処理装置。
9. さらに、タイマ又は温度センサを有し、
   前記タイマ又は温度センサの値に応じて前記第１の乗算値が修正されるように制御する請求項１記載の画像信号処理装置。
10. メモリ内の表示パネルの局所的な画素の表示ムラを補正するための第１の補正パラメータを基に表示パネル内の画素毎に第１の係数を生成する第１の係数生成ステップと、
    入力画像信号を基に画素毎に第１の補正値を生成する第１の補正値生成ステップと、
    前記第１の係数と前記第１の補正値とを画素毎に乗算して第１の乗算値を出力する第１の乗算ステップと、
    前記第１の乗算値と入力画像信号とを画素毎に加算又は減算するステップと
    を有する画像信号処理方法。

Images