JPH11202827A - 映像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 輝度特性のばらつきを抑えた高品質な映像表
示を、簡易で低コストな回路で実現することができる映
像表示装置を提供する。 【解決手段】 Ａ／Ｄ変換部２は、映像信号をデジタル
映像信号に変換する。初期値ローダ部２１は、ブロック
分割の初期値（画素位置）を出力する。初期値は可変で
ある。水平アドレスカウンタ３は、この初期値に基づ
き、水平方向のアドレスをカウントする。補正係数発生
部４には、ブロックに対応した補正係数データを予め格
納しておく。水平アドレスカウンタ３の出力に応答して
補正係数データが出力される。乗算器５は、補正係数デ
ータを用いてデジタル映像信号を補正する。この結果、
例えば、特定の垂直方向の画素の並びにおいて、使用す
る補正係数データが変化するので、縦すじの色（輝度）
むらの発生が抑えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フルカラーの映像
信号を表示する表示手段を含む映像表示装置に関し、特
に光学系の色むらを補正する補正回路を備える映像表示
装置に関するものである。

【０００２】

【従来の技術】従来より、カラーフィルタ付の液晶パネ
ルを用いた映像表示装置がある。この映像表示装置は、
画素に応じた色の光を取出すカラーフィルタを使用する
ため、光透過率が低いという欠点がある。

【０００３】これに対して、光学系で白色光を三原色光
に分離することによりフルカラーの映像を表示する単板
方式の投射型ディスプレイ装置がある。

【０００４】この単板方式の投射型ディスプレイ装置は
カラーフィルタを使用しないため、上記に示す光透過率
の低下を防ぐことができるという利点がある。しかし、
その一方で、光学系を用いて白色光を分離するため、光
学系の特性により映像に色（輝度）むらが発生しやすい
という欠点がある。

【０００５】従来、この色むらを軽減するために、映像
信号の処理過程において、映像信号に光学系の特性を打
ち消すような補正をかける手法が用いられている。

【０００６】従来の色むらの補正について図９を用いて
説明する。図９は、従来の映像表示装置の内部に設けら
れる映像処理回路９００の主要部の構成を概略的に示す
概略ブロック図である。

【０００７】図９に示す映像処理回路９００は、クロッ
ク発生部１、Ａ／Ｄ変換部２、水平アドレスカウンタ
３、補正係数発生部４、乗算器５およびＤ／Ａ変換部６
を含む。

【０００８】クロック発生部１は、ノードＮ２から受け
る同期信号（水平同期信号Ｈおよび垂直同期信号Ｖ）に
基づき、内部回路の動作を制御するクロック信号ＣＬＯ
ＣＫを出力する。Ａ／Ｄ変換部２は、ノードＮ１から受
ける入力信号（映像信号Ｒ、Ｇ、ＢもしくはＹ）をデジ
タル映像信号に変換する。水平アドレスカウンタ３は、
クロック信号ＣＬＯＣＫに応答して、水平方向のアドレ
ス（以下、水平アドレスと称す）をカウントして出力す
る。さらに、水平アドレスカウンタ３は、ノードＮ２か
ら受ける水平同期信号Ｈを受けると、カウントした値を
リセットする。

【０００９】補正係数発生部４は、光学系の特性を打ち
消すようにデジタル映像信号を補正するための補正係数
データを記憶する。補正係数発生部４は、デジタルメモ
リを利用したＬＵＴ（Look Up Table ）等で構成され
る。

【００１０】たとえば、水平方向に７６８画素からなる
表示デバイス（液晶パネル等）を用いた場合であって、
デジタル映像信号を水平方向にそって８画素単位で補正
する場合は、予め補正係数データとして９６個（＝７６
８÷８）の補正係数データを記憶させておく。以下、簡
単のため、補正単位をブロックと称し、１画面を構成す
る水平方向の画素を７６８画素、１のブロックを構成す
る水平方向の画素数（以下、ブロックサイズと称す）を
８画素（すなわち、ブロックサイズ８）として説明す
る。

【００１１】この補正係数データは、通常、対応するブ
ロックの中央部に位置する画素に基づき作成される。し
たがって、ブロックサイズが８の場合、各ブロック毎
に、水平方向で第３番目および第４番目の画素に基づき
１つの補正係数データが用意されることになる。

【００１２】補正係数発生部４の補正係数データは、水
平アドレスカウンタ３の出力に応答して出力される。た
とえば、水平アドレスＩ＝０、１、…、７に対応してブ
ロック１に対応する補正係数データが、水平アドレスＩ
＝８、９、…、１５に対応してブロック２に対応する補
正係数データが、水平アドレスＩ＝８Ｋ−８、８Ｋ−
７、…、８Ｋ−１に対応してブロックＫに対応する補正
係数データがそれぞれ補正係数発生部４から出力され
る。

【００１３】乗算器５は、Ａ／Ｄ変換部２から出力され
るデジタル映像信号と補正係数発生部４から出力される
補正係数データとを乗算する。

【００１４】Ｄ／Ａ変換部６から出力されるデジタル映
像信号は、ノードＮ３を介して図示しない液晶パネルに
供給され、対応する液晶素子を駆動する。液晶パネルの
画像は投写レンズに取込まれ、投写レンズによりスクリ
ーン上に拡大結像される。

【００１５】このように、映像処理回路９００を用いて
デジタル映像信号を装置固有の光学特性を打ち消す方向
に補正処理することにより、視覚的に色むらが軽減され
るという補正効果が得られる。

【００１６】

【発明が解決しようとする課題】しかし、従来の手法を
用いて補正を行なった場合、以下に示すような問題点が
発生する。この問題点を、図１０を用いて説明する。

【００１７】図１０は、従来の映像処理回路９００によ
る補正効果を説明するためのグラフであり、横軸は、水
平アドレスＩを、縦軸は輝度をそれぞれ示す。図１０に
おいて、実線ａ１は、補正を行なわなかった場合の１水
平ライン方向の全範囲にわたる輝度特性の変化を、実線
ａ２は、補正後の１水平ライン方向の全範囲にわたる輝
度特性の変化をそれぞれ示している。

【００１８】上述のように補正係数データは、対応する
ブロックの中央部分の画素の状態に基づき作成される。
したがって、これを用いて補正処理を行なうと、図１０
に示すように各ブロックの中央部分に位置する画素に対
応するデジタル映像信号の輝度は、適正値（良好な補正
効果）となるが、各ブロックの境界部分においては補正
具合がずれてしまう。より具体的には、ブロックサイズ
を８とするブロック分割に基づき補正する場合、８画素
ごとに縦すじ（垂直方向）の輝度（色）むらが現れてし
まう。

【００１９】従来の映像処理回路９００を用いてこの縦
すじの色むらを軽減するためには、補正単位を縮小（ブ
ロックサイズを小さく）する必要がある。この場合、画
面の分割数が増えることになる。

【００２０】しかしながら、画面の分割数を増やすと、
デジタルメモリの容量が増大してしまう。たとえば、ブ
ロックサイズを８から４に縮小した場合、補正係数デー
タの数は、従来の９６個の２倍にあたる１９２（＝７６
８÷４）個となる。このためには、補正係数発生部４を
構成するデジタルメモリの容量を２倍に増やさなければ
ならず、製造コストが高くなるという問題があった。

【００２１】そこで、本発明は、上記問題点を解決する
ためになされたものであって、その目的は、色むらを抑
えた高品質な表示を、比較的簡易な構成でかつ低コスト
で実現可能な映像表示装置を提供することにある。

【００２２】

【課題を解決するための手段】請求項１に係る映像表示
装置は、フルカラーで映像を表示する映像表示装置であ
って、水平方向および垂直方向に配列され、各々が少な
くとも１つの水平ラインを含む複数のグループにグルー
プ分割される複数の画素を備え、複数のグループのそれ
ぞれは、水平方向にそって複数のブロックにブロック分
割され、ブロック分割の分割位置は、互いに隣接するグ
ループ間で異なり、各グループに属する複数のブロック
のそれぞれは、対応する固定の補正係数データを有し、
入力した映像信号を複数の画素のそれぞれに対応する複
数のデジタル信号に変換する変換手段と、複数のデジタ
ル信号の輝度特性を、対応する補正係数データを用いて
補正する補正手段と、補正された複数のデジタル信号に
基づき、対応する複数の画素を駆動する駆動手段とをさ
らに備える。

【００２３】請求項２に係る映像表示装置は、請求項１
に係る映像表示装置であって、各グループに属する複数
のブロックのそれぞれは、水平方向に第１の所定数の画
素を含み、複数のグループは、第１の特定の画素から水
平方向に第１の所定数の画素毎にブロック分割される第
１のグループと、第１のグループに隣接する第２の特定
の画素から水平方向に第１の所定数の画素毎にブロック
分割される第２のグループとを含み、第１の特定の画素
の位置と第２の特定の画素の位置とは、第１の所定数よ
り少ない画素だけ異なり、第１のグループに属する複数
のブロックのそれぞれに対応する補正係数データは、第
２のグループに属する複数のブロックのそれぞれに対応
する補正係数データと等しい。

【００２４】請求項３に係る映像表示装置は、請求項２
に係る映像表示装置であって、各補正係数データは、第
１のグループに属する対応するブロックと第２のグルー
プにおける対応するブロックとに基づき決定される。

【００２５】請求項４に係る映像表示装置は、フルカラ
ーで映像を表示する映像表示装置であって、水平方向お
よび垂直方向に配列され、複数のブロックにブロック分
割される複数の画素を備え、ブロック分割の分割位置
は、フィールド間で異なり、複数のブロックのそれぞれ
は、対応する固定の補正係数データを有し、入力した映
像信号を複数の画素のそれぞれに対応する複数のデジタ
ル信号に変換する変換手段と、複数のデジタル信号の輝
度特性を、対応する補正係数データを用いて補正する手
段と、補正された複数のデジタル信号に基づき、対応す
る複数の画素を駆動する駆動手段とをさらに備える。

【００２６】請求項５に係る映像表示装置は、請求項４
に係る映像表示装置であって、複数のブロックのそれぞ
れは、水平方向に第１の所定数の画素を含み、フィール
ドは、第１の特定の画素から水平方向に第１の所定数の
画素毎にブロック分割される第１のフィールドと、第１
のフィールドに続き、第２の特定の画素から水平方向に
第１の所定数の画素毎にブロック分割される第２のフィ
ールドとを含み、第１の特定の画素の位置記第２の特定
の画素の位置とは、第１の所定数より少ない画素だけ異
なる。

【００２７】請求項６に係る映像表示装置は、請求項５
に係る映像表示装置であって、各補正係数データは、第
１のフィールドにおける対応するブロックと第２のフィ
ールドにおける対応するブロックとに基づき決定され
る。

【００２８】請求項７に係る映像表示装置は、請求項１
または請求項４に係る映像表示装置であって、複数の画
素のそれぞれは、液晶素子で構成される。

【００２９】請求項８に係る映像表示装置は、請求項７
に係る映像表示装置であって、複数の画素に対応する複
数の液晶素子は、液晶パネルを構成し、液晶パネルから
出力される光を拡大投写する投写手段と、投写手段の出
力を受けるスクリーンとをさらに備える。

【００３０】請求項９に係る映像表示装置は、請求項８
に係る映像表示装置であって、液晶素子のそれぞれは、
三原色光のそれぞれを受ける複数の素子から構成され、
複数の液晶素子は、単板式の液晶パネルを構成し、入力
した白色光を三原色光に分離して複数の液晶素子のそれ
ぞれに供給する光分離手段をさらに備る。

【００３１】

【発明の実施の形態】［実施の形態１］本発明の実施の
形態１における映像表示装置について説明する。本発明
の実施の形態１における映像表示装置は、デジタルメモ
リの容量を増やすことなく、映像の色むらを軽減するこ
とを可能とするものである。

【００３２】本発明の実施の形態１における映像表示装
置を図１を用いて説明する。図１は、本発明の実施の形
態１における映像表示装置１００の全体構成の一例を示
す概略ブロック図である。図１に示す映像表示装置１０
０は、カラーフィルタを使用しない単板式の投写型液晶
表示装置である。

【００３３】図１に示す映像表示装置１００は、光分離
部１０、液晶パネル１１、投写レンズ１２、スクリーン
１３および映像処理回路２０を含む。

【００３４】光分離部１０は、白色光源から受ける白色
光を三原色光Ｒ、ＧおよびＢに分離して出力する。光分
離部１０としては、回折格子を用いたもの、またダイク
ロイックミラーを用いたもの等が一例として挙げられ
る。

【００３５】液晶パネル１１は、カラーフィルタを使用
しない１枚（単板方式）の画面であって、三原色光であ
るＲ、Ｇ、Ｂのそれぞれに対応する図示しない複数の画
素（液晶素子）から構成される。液晶パネル１１の各液
晶素子は、映像処理回路２０の制御に基づき入射した光
を通過させる。

【００３６】映像処理回路２０は、入力した映像信号に
対して補正処理を行なう。液晶パネル１１の映像は投写
レンズ１２に取込まれ、投写レンズ１２によりスクリー
ン１３上に拡大、結像される。

【００３７】次に、図１に示す本発明の実施の形態にお
ける映像処理回路２０の具体的構成の一例について図２
を用いて説明する。

【００３８】図２は、図１に示す映像処理回路２０の具
体的構成の一例を示す概略ブロック図である。図９に示
す従来の映像処理回路９００と同じ構成要素には同じ記
号および符号を付しその説明を省略する。

【００３９】図２に示すように、本発明の実施の形態１
における映像処理回路２０が従来の映像処理回路９００
と異なる点は、水平アドレスカウンタ３を制御する初期
値ローダ部２１を備える点にある。

【００４０】初期値ローダ部２１は、クロック信号ＣＬ
ＯＣＫに応答して、ノードＮ２から受ける同期信号に基
づき、水平アドレスカウンタ３に初期値を与える。初期
値は可変であって、一定周期で切替えられる。初期値ロ
ーダ部２１の出力する初期値は、たとえばデジタル映像
信号を８画素単位で補正処理する（ブロックサイズ８）
場合には、０もしくは４とする。水平アドレスカウンタ
３は、初期値ローダ部２１から与えられる初期値をスタ
ート点として水平アドレスをカウントする。

【００４１】ここで、本発明の実施の形態１におけるブ
ロック分割と画面との関係について図３を用いて説明す
る。

【００４２】図３は、本発明の実施の形態１におけるブ
ロック分割と画面との関係を表す模式図である。図３に
おいてＩは、水平アドレスを示す。

【００４３】図３（ａ）は、水平方向の画素の関係を、
図３（ｂ）は、初期値を０とした場合のブロック分割の
関係を、図３（ｃ）は、初期値を４とした場合のブロッ
ク分割の関係をそれぞれ示している。

【００４４】図３（ｂ）に示すブロックの集合（グルー
プＡ）は、ブロックサイズを８として、水平アドレスＩ
＝０、１、…、７に位置する画素を含むブロック１、水
平アドレスＩ＝８、９、…、１５に位置する画素を含む
ブロック２、…、水平アドレスＩ＝８Ｋ−８、８Ｋ−
７、…、８Ｋ−１に位置する画素を含むブロックＫ、…
から構成される。以下、初期値を０とした場合のブロッ
ク分割の分割パターンをパターンＡと称す。

【００４５】また、図３（ｃ）に示すブロックの集合
（グループＢ）は、ブロックサイズを８として、水平ア
ドレスＩ＝４、５、…、１１に位置する画素を含むブロ
ック１、水平アドレスＩ＝１２、１３、…、１９に位置
する画素を含むブロック２、…、水平アドレスＩ＝８Ｋ
−４、８Ｋ−３、…、８Ｋ＋３に位置する画素を含むブ
ロックＫ、…から構成される。以下、初期値を４とした
場合のブロック分割の分割パターンをパターンＢと称
す。

【００４６】次に、本発明の実施の形態１における初期
値ローダ部２１の出力する初期値の切替タイミングとブ
ロックとの関係について、図４および図５を用いて説明
する。

【００４７】図４および図５は、本発明の実施の形態１
におけるブロック分割の態様の一例を示す模式図であ
り、図４は、１水平ライン毎に初期値を切替える場合の
ブロック分割の状態を、図５は、１フィールド毎に初期
値を切替えた場合のブロック分割の状態（図５において
は、第Ｊ番目のフィールド、および第Ｊ＋１番目のフィ
ールド）を示している。

【００４８】初期値の切替えタイミングとしては、たと
えばｎ水平ライン毎（ｎ水平同期信号毎、但しｎは１以
上）、あるいはｎフィールド毎（ｎ垂直同期信号毎、但
しｎは１以上）または、これらを組合わせて切替える方
法が挙げられる。

【００４９】図２を参照して、補正係数発生部４は、水
平アドレスカウンタ３の出力に応答して対応する補正係
数データを出力する。補正係数データは、ブロックに対
応する。

【００５０】具体的には、図４に対応するブロック分割
については、上下方向に互いに隣接するグループＡのブ
ロックＫとグループＢのブロックＫとに対して、同じ補
正係数データが出力される（但し、Ｋ＝１、２、…）。

【００５１】なお、ブロックＫに対応する補正係数デー
タは、グループＡにおけるブロックＫ（Ｋ＝１、２、
…）とグループＢにおけるブロックＫ（Ｋ＝１、２、
…）とを構成する画素の集合の中央部の状態に基づき作
成する。具体的には、ブロック１に関しては、グループ
Ａのブロック１（水平アドレスＩ＝０、１、…、７）と
グループＢのブロック１（水平アドレスＩ＝４、５、
…、１１）とを合わせた画素集合の中央部である２つの
画素（水平アドレスＩ＝５、および水平アドレスＩ＝６
の画素）の状態に基づき作成する。すなわち、パターン
Ａのブロック分割におけるブロックＫの３／４ポイント
の位置の画素、またはパターンＢのブロック分割におけ
るブロックＫの１／４ポイントの位置の画素の状態に基
づき作成する。

【００５２】また、図５に対応するブロック分割につい
ては、第Ｊ番目のフィールドのブロックＫと第Ｊ＋１番
目のフィールドのブロックＫとに対して、同じ補正係数
データが出力される（但し、Ｋ＝１、２、…）。ブロッ
クＫに対応する補正係数データは、第Ｊ番目のフィール
ドにおけるブロックＫと第Ｊ＋１番目のフィールドにお
けるブロックＫとを構成する画素の集合の中央部の状態
に基づき作成する。

【００５３】この結果、図４に示されるように、１水平
ライン毎に初期値を変化させると、特定の垂直方向に並
ぶ画素に対して、対応する補正係数データが変化する。
また、図５に示されるように、１フィールド毎に初期値
を変化させると、特定の垂直方向に並ぶ画素に対して、
フィールド間で用いられる補正係数データが変化する。

【００５４】ここで、本発明の実施の形態１における補
正効果について、まず図６を用いて簡単に説明する。

【００５５】図６は、本発明の実施の形態１におけるデ
ィジタル映像信号の補正効果を説明するためのグラフで
あって、図６（ａ）は、パターンＡのブロック分割に基
づく補正により得られる輝度特性の変化を、図６（ｂ）
は、パターンＢのブロック分割に基づく補正により得ら
れる輝度特性の変化を、図６（ｃ）は、パターンＡおよ
びパターンＢの輝度特性の変化の平均をそれぞれ示して
いる。なお、横軸は、水平アドレスＩを、縦軸は輝度を
それぞれ示している。

【００５６】図６（ａ）に示すように、パターンＡのブ
ロック分割に基づき補正処理を行なった場合、各ブロッ
クの３／４ポイントに位置する画素の輝度が適正値とな
る。図中の記号Ｓは、輝度特性の変化幅を表す。

【００５７】また、図６（ｂ）に示すように、パターン
Ｂのブロック分割に基づき補正処理を行なった場合、各
ブロックの１／４ポイントに位置する画素の輝度が適正
値となる。同じく図中の記号Ｓは、輝度特性の変化幅を
表す。

【００５８】したがって、図６（ｃ）に示すように、図
６（ａ）と図６（ｂ）との平均をとると、輝度変化の幅
が縮小される（変化幅＝０．５×Ｓ）ことがわかる。

【００５９】具体的に、１水平ライン毎にパターンＡの
ブロック分割とパターンＢのブロック分割とを繰返す
（図４参照）ことにより得られる補正効果について、図
７を用いて説明する。

【００６０】図７は、１水平ライン毎に初期値を切替え
た場合のデジタル映像信号の補正効果を説明するための
グラフである。横軸は、水平アドレスＩを、縦軸は輝度
をそれぞれ示している。

【００６１】図７において、点線ａ３は、パターンＢの
ブロック分割に基づく補正により得られる第Ｋ番目（た
だし、Ｋ＝１、２、…）の水平ラインの輝度特性の変化
を、破線ａ４は、パターンＡのブロック分割に基づく補
正により得られる第Ｋ＋１番目の水平ラインの輝度特性
の変化をそれぞれ表している。また、実線ａ５は、画面
全体の輝度特性の平均を表している。

【００６２】図７の実線ａ５が示すように、１水平ライ
ン毎にブロック分割の分割パターンを切替えることによ
り、画面全体として輝度むらのピークが細かくなり、輝
度差を小さくすることができる。

【００６３】１水平ライン毎または１フィールド毎にパ
ターンＡとパターンＢとを切替えてブロック分割を行な
うとすれば、切替速度は視覚の認識速度よりも速い。し
たがって、視覚的には、残像存効果によりパターンＡの
補正効果とパターンＢの補正効果とが平均されたものが
認識される。すなわち、画面全体として輝度特性の変化
が抑えられることになる。

【００６４】次に、本発明の実施の形態１における補正
効果を補正を行なわない場合と比較して、図８を用いて
説明する。

【００６５】図８は、本発明の実施の形態１におけるデ
ジタル映像信号の輝度特性の変化を示すグラフであり、
併せて補正を行なわない場合の輝度特性の変化を示すグ
ラスが記載されている。横軸は、水平アドレスＩを、縦
軸は輝度をそれぞれ示している。

【００６６】図８において実線ａ６は、補正を行なわな
い場合の１水平ライン方向の全範囲にわたる輝度特性の
変化を、実線ａ７は、１水平ライン毎にブロック分割の
分割パターンを切替えて補正した場合の１水平ライン方
向の全範囲にわたる輝度特性の変化をそれぞれ表してい
る。

【００６７】図８と図１０とを比較して、本発明の実施
の形態１における補正後の輝度特性は、輝度むらのピッ
チが細かくなり、輝度差が小さくなっているのがわか
る。

【００６８】この結果、光学特性の違いによる輝度レベ
ルのばらつきが平均化され、従来より問題とされた色む
らを抑えた高品質な表示を実現することができる。

【００６９】なお、図示しないが、フィールド毎にブロ
ック分割の分割パターンを切替えても同様な効果が得ら
れ、また、１フィールド毎かつ１水平ライン毎に分割パ
ターンを切替えることにより、さらに高品質な表示が可
能となる。

【００７０】

【発明の効果】以上のように、本発明によれば、光学系
を用いて液晶パネルに映像信号を供給し、さらにスクリ
ーン上にその映像信号を表示する映像表示装置に関し、
ブロック分割のパターンを変えて補正を行なうことによ
り、光学特性に基づき生じる輝度特性のばらつきによる
表示品質の低下を防止して、高品質な映像表示を実現す
ることができる。

【００７１】さらに、ブロック毎に補正係数データを共
通化することにより、補正係数データを記憶するための
デジタルメモリの容量を増やすことなく、慣用な回路構
成でかつ低コストの部品で上記高品質な映像表示を実現
することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における映像表示装置１
００の全体構成の一例を示す概略ブロック図である。

【図２】図１に示す映像処理回路２０の具体的構成の一
例を示す概略ブロック図である。

【図３】本発明の実施の形態１におけるブロック分割と
画面との関係を表す模式図である。

【図４】本発明の実施の形態１におけるブロック分割の
態様の一例を示す模式図である。

【図５】本発明の実施の形態１におけるブロック分割の
態様の一例を示す模式図である。

【図６】本発明の実施の形態１におけるデジタル映像信
号の補正効果を説明するためのグラフである。

【図７】１水平ライン毎に初期値を切替えた場合のデジ
タル映像信号の補正効果を説明するためのグラフであ
る。

【図８】本発明の実施の形態１におけるデジタル映像信
号の輝度特性の変化を示すグラフである。

【図９】従来の画像表示装置に内蔵される映像処理回路
９００の具体的構成を示すブロック図である。

【図１０】従来の映像処理回路９００による補正効果を
説明するためのグラフである。

【符号の説明】

１ クロック発生部 ２ Ａ／Ｄ変換部 ３ 水平アドレスカウンタ ４ 補正係数発生部 ５ 乗算器 ６ Ｄ／Ａ変換部 １０ 光分離部 １１ 液晶パネル １２ 投写レンズ １３ スクリーン ２０ 映像処理回路 １００ 映像表示装置。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 フルカラーで映像を表示する映像表示装
   置であって、 水平方向および垂直方向に配列され、各々が少なくとも
   １つの水平ラインを含む複数のグループにグループ分割
   される複数の画素を備え、 前記複数のグループのそれぞれは、水平方向にそって複
   数のブロックにブロック分割され、 前記ブロック分割の分割位置は、互いに隣接する前記グ
   ループ間で異なり、 各前記グループに属する前記複数のブロックのそれぞれ
   は、対応する固定の補正係数データを有し、 入力した映像信号を前記複数の画素のそれぞれに対応す
   る複数のデジタル信号に変換する変換手段と、 前記複数のデジタル信号の輝度特性を、対応する前記補
   正係数データを用いて補正する補正手段と、 前記補正された前記複数のデジタル信号に基づき、対応
   する前記複数の画素を駆動する駆動手段とをさらに備え
   る、映像表示装置。
2. 【請求項２】 各前記グループに属する前記複数のブロ
   ックのそれぞれは、水平方向に第１の所定数の画素を含
   み、 前記複数のグループは、 第１の特定の画素から水平方向に前記第１の所定数の画
   素毎にブロック分割される第１のグループと、 前記第１のグループに隣接する第２の特定の画素から水
   平方向に前記第１の所定数の画素毎にブロック分割され
   る第２のグループとを含み、 前記第１の特定の画素の位置と前記第２の特定の画素の
   位置とは、前記第１の所定数より少ない画素だけ異な
   り、 前記第１のグループに属する前記複数のブロックのそれ
   ぞれに対応する前記補正係数データは、前記第２のグル
   ープに属する前記複数のブロックのそれぞれに対応する
   前記補正係数データと等しい、請求項１記載の映像表示
   装置。
3. 【請求項３】 各前記補正係数データは、 前記第１のグループに属する対応する前記ブロックと前
   記第２のグループにおける対応する前記ブロックとに基
   づき決定される、請求項２記載の映像表示装置。
4. 【請求項４】 フルカラーで映像を表示する映像表示装
   置であって、 水平方向および垂直方向に配列され、複数のブロックに
   ブロック分割される複数の画素を備え、 前記ブロック分割の分割位置は、フィールド間で異な
   り、 前記複数のブロックのそれぞれは、対応する固定の補正
   係数データを有し、 入力した映像信号を前記複数の画素のそれぞれに対応す
   る複数のデジタル信号に変換する変換手段と、 前記複数のデジタル信号の輝度特性を、対応する前記補
   正係数データを用いて補正する手段と、 前記補正された前記複数のデジタル信号に基づき、対応
   する前記複数の画素を駆動する駆動手段とをさらに備え
   る、映像表示装置。
5. 【請求項５】 前記複数のブロックのそれぞれは、水平
   方向に第１の所定数の画素を含み、 前記フィールドは、 第１の特定の画素から水平方向に前記第１の所定数の画
   素毎にブロック分割される第１のフィールドと、 前記第１のフィールドに続き、第２の特定の画素から水
   平方向に前記第１の所定数の画素毎にブロック分割され
   る第２のフィールドとを含み、 前記第１の特定の画素の位置と前記第２の特定の画素の
   位置とは、前記第１の所定数より少ない画素だけ異な
   る、請求項４記載の映像表示装置。
6. 【請求項６】 各前記補正係数データは、 前記第１のフィールドにおける対応する前記ブロックと
   前記第２のフィールドにおける対応する前記ブロックと
   に基づき決定される、請求項５記載の映像表示装置。
7. 【請求項７】 前記複数の画素のそれぞれは、液晶素子
   で構成される、請求項１または請求項４記載の映像表示
   装置。
8. 【請求項８】 前記複数の画素に対応する複数の前記液
   晶素子は、液晶パネルを構成し、 前記液晶パネルから出力される光を拡大投写する投写手
   段と、 前記投写手段の出力を受けるスクリーンとをさらに備え
   る、請求項７記載の映像表示装置。
9. 【請求項９】 前記液晶素子のそれぞれは、三原色光の
   それぞれを受ける複数の素子から構成され、 複数の前記液晶素子は、単板式の前記液晶パネルを構成
   し、 入力した白色光を前記三原色光に分離して複数の前記液
   晶素子のそれぞれに供給する光分離手段をさらに備る、
   請求項８記載の映像表示装置。