KR20030075319A

KR20030075319A - 액정 표시 장치의 디더링 장치 및 디더링 방법

Info

Publication number: KR20030075319A
Application number: KR1020020014473A
Authority: KR
Inventors: 문승환
Original assignee: 삼성전자주식회사
Priority date: 2002-03-18
Filing date: 2002-03-18
Publication date: 2003-09-26
Also published as: KR100848093B1

Abstract

본 발명의 디더링 장치는 랜덤수 발생기, 레지스터, 카운터, 베타적 오어 게이트, 연산기 및 덧셈기를 포함한다. 랜덤수 발생기는 1 또는 0의 랜덤수 데이터를 발생한다. 레지스터는 화소 카운터로부터 로드신호(LOAD)를 받아서 랜덤수 데이터를 저장한다. 카운터는 화상 데이터를 디스플레이하기 위한 화소 좌표를 나타내는 화소 번호(C), 화상 데이터를 디스플레이하기 위한 수평 라인을 나타내는 라인 번호(L), 프레임 정보를 나타내는 프레임 번호(F)를 각각 카운트하고, 카운트되는 값에 따라 0 또는 1의 값을 출력하는 화소 카운터, 라인 카운터 및 프레임 카운터를 포함한다. 배타적 오어 게이트는 상기 라인 번호(L)와 프레임 번호(F) 값에 대하여 배타적 논리합 연산을 수행한다. 연산기는 8 비트의 입력 화상 데이터 중 2 비트의 하위 데이터(LSB)와, 레지스터, 화소 카운터 및 베타적 오어 게이트로부터 출력되는 데이터를 위에 기술된 디더링 방법에 따른 로직 연산을 수행하여, 보정 팩터(P 또는 P+)를 생성한다. 덧셈기는 8비트에서 하위 2 비트를 제외한 데이터(MSB)와, 상기 연산기의 출력(P 또는 P+)을 더하여 보정된 화상 데이터를 생성하여 액정 표시 장치의 데이터 구동부로 제공한다.

Description

액정 표시 장치의 디더링 장치 및 디더링 방법{A DITHERING APPARATUS AND DITHERING METHOD OF LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치의 디더링 장치 및 디더링 방법에 관한 것으로서, 특히 시간적 규칙성이나 공간적 규칙성이 배제된 액정 표시 장치의 디더링 장치 및 디더링 방법에 관한 것이다.

액티브 매트릭스형 액정 표시 장치와 같은 디스플레이 장치에서는 그래픽 데이터 발생장치로부터 제공되는 색신호에 따라 표시 동작이 이루어지고 있다. 이러한 데이터 발생 장치는 색신호로서 디지털 데이터를 제공하는데, 통상 액정표시장치내의 하나의 화소에는 6비트의 디지털 데이터가 할당된다. 즉, 레드(R), 그린(G), 블루(B) 각 색은 {2}^{6}=64 개의 표시(계조) 레벨을 가지며, 3개의 화소를 기본단위로 하여 262144(=) 컬러수가 구현될 수 있다.

그러나, 최근 멀티미디어 환경이 구축되면서 개인용 컴퓨터 또는 이와 유사한 기기의 디스플레이 장치가 보다 큰 컬러 수를 표시하도록 요구되고 있다. 이에 따라, 6 비트 이상의 색신호 데이터를 제공하는 그래픽 발생 장치가 등장하고 있다. 그러나, 보다 큰 컬러 수의 표시를 위해서는 그래픽 데이터 발생 장치뿐만 아니라 액정 표시 장치와 같은 디스플레이 장치의 성능이 또한 개선되어야 한다. 예를 들어, 액정 표시 장치의 데이터 구동부로서 사용되는 소스 드라이버 집적회로의 단자수가 증가해야 하며, 내부 회로의 데이터 버스 라인도 증가해야 한다. 그러나, 이렇게 될 경우에는 디스플레이 장치의 제조 비용이 증가하는 문제점이 있다.

이와 같은 문제점을 극복하기 위해 종래에는 예컨대, 사용자가 입력하는 8비트의 데이터 중 하위(LSB) 2 비트를 프레임 디더링(dithering)함으로써 6 비트 드라이버 IC(integrated circuit)로 풀 컬러를 표현하는 방법을 사용하였다. 구체적으로 4 프레임 동안에 입력되는 상위(MSB) 6 비트와 이 상위 6 비트에 "1"을 더한 값을 소정의 비율로 타이밍 제어기에서 출력되도록 하는 프레임 디더링 방법이 사용되었다.

예를 들어 '10011011' 8 비트 데이터가 입력되었을 때, 타이밍 제어기는 제1 프레임 시간에서는 10011100, 제2 프레임 시간에서는 10011100, 제3 프레임 시간에서는 10011000, 제4 프레임 시간에서는 10011100으로 변환시킨 다음, 이 중 하위 2 비트가 00이므로 상위 6 비트만을 6 비트 드라이버 IC로 출력하게 하였다. 이를 10진수로 환산하면 입력 값이 155이고 이를 4 프레임 동안 156, 156, 152, 156에 해당하는 휘도로 LCD를 표시하게 하므로 사람 눈에서는 잔상효과로 4 프레임의 평균치인 (156+156+152+156)/4 = 155 가 되어 입력과 동일한 계조를 느낄 수 있게 되는 것이다.

위 내용을 보다 일반화시켜 설명하면, 하위 2 비트가 11인 8비트의 데이터가 타이밍 제어기에 입력되면, 타이밍 제어기는 입력된 8 비트의 데이터를 제1 프레임시에는 DATA[7:0]-11+100, 제2 프레임시에는 DATA[7:0]-11+100, 제3 프레임시에는 DATA[7:0]-11+000, 제4 프레임시에는 DATA[7:0]-11+100으로 변경한다.

이때, DATA[7:0]-LSB[1:0]+000 → P, DATA[7:0]-LSB[1:0]+100 → P' (여기서, DATA[7:0]은 입력되는 8 비트의 데이터, LSB[1:0]은 하위 2 비트의 데이터를 의미한다.) 라고 정의하면 입력되는 데이터의 하위 2 비트에 따라 타이밍 제어기는표1과 같은 데이터 처리가 가능하다.

LSB[1:0]	제1 프레임	제2 프레임	제3 프레임	제4 프레임
00	P	P	P	P
01	P	P	P'	P
10	P'	P	P'	P
11	P'	P'	P	P'

이렇게 함으로써, 6 비트의 데이터 드라이버 IC를 사용하여 8 비트의 데이터 처리를 행하는 디스플레이 장치를 만들 수 있다.

그러나, 이러한 디더링 알고리즘으로 액정표시장치와 같은 디스플레이 장치를 구동하였을 때는 다음과 같은 문제점이 발생되었다.

도 1은 인접 픽셀 끼리 서로 데이터가 다른 모자이크 무늬의 데이터의 예를 나타내는 도이고, 도 2는 도 1에 도시한 데이터에 대하여 종래의 방법으로 디더링을 수행한 결과를 나타내는 도이다.

예를 들어 도 1에 도시한 바와 같이 인접 화소끼리 서로 데이터가 다른 모자이크 무늬의 데이터가 공급된 경우에는, 표1에 도시한 바와 같은 종래의 디더링 알고리즘을 사용하면 도 2에 도시한 바와 같은 데이터가 출력된다. 이 경우에는 각 프레임(시간)별로 빗금 친 부분이 흔들려 화질이 저하된다는 문제점이 발생한다.

이와 같은 현상은 디더링 알고리즘이 시간적으로 일정한 주기의 규칙성을 갖기 때문에 발생하는 문제점이다.

본 발명이 이루고자 하는 기술적 과제는 이와 같은 문제점을 해결하기 위한 것으로서, 화상 데이터에 대하여 시간 및 공간적인 규칙성을 배제한 디더링을 수행하는 액정 표시 장치의 디더링 장치 및 디더링 방법을 제공하기 위한 것이다.

도 1은 인접 픽셀 끼리 서로 데이터가 다른 모자이크 무늬의 데이터의 예를 나타내는 도이다.

도 2는 도1에 도시한 데이터에 대하여 종래의 방법으로 디더링을 수행한 결과를 나타내는 도이다.

도 3은 해당 프레임 및 해당 라인 번호에 따른 화소 번호 및 하위 2 비트 별 연산 알고리즘을 나타내는 도이다.

도 4는 도 3의 연산결과를 나타내는 실 예이다.

도 5는 본 발명의 디더링 알고리즘에 따른 하위 2비트 별 4 ×4 공간의 표시 결과를 나타내는 예시도이다.

도 6은 위에 기술된 디더링 방법을 사용하여 화상 데이터를 나타내는 본 발명의 실시예에 따른 액정 표시 장치를 나타내는 도이다.

도 7은 본 발명의 실시예에 따른 디더링 방법을 수행하는 타이밍 제어기를 나타내는 도이다.

도 8은 도 7의 랜덤수 발생기의 예를 나타내는 도이다.

이와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 디더링 장치는 n 비트의 입력 화상 데이터에 대하여 디더링을 수행하는 디더링 장치로서, 랜덤수 데이터를 발생시키는 랜덤수 발생기; 상기 화상 데이터를 디스플레이하기 위한 화소 좌표를 카운트하여 해당하는 화소 번호를 출력하는 화소 카운터; 상기 화상 데이터를 디스플레이하기 위한 수평라인을 카운트하여 해당하는 라인 번호를 출력하는 라인 카운터; 상기 화상 데이터를 디스플레이하기 위한 프레임을 카운트하여 해당하는 프레임 번호를 출력하는 프레임 카운터; 상기 화소 카운터의 제어에 따라 특정 화소 위치에서 상기 랜덤수 데이터를 저장하는 레지스터; 상기 라인 번호와 상기 프레임 번호를 배타적 논리합 연산하는 배타적 논리 연산기; 상기 n 비트의 화상 데이터 중 m 비트의 하위 데이터에 따라 상기 레지스터에서 출력되는 랜덤수 데이터와 화소 번호 그리고, 상기 베타적 논리 연산기로부터 출력되는 데이터를 로직 연산하여, 화상 데이터를 시간, 공간 및 확률적으로 디더링하고자 하는 보정 팩터를 생성하는 연산기; 상기 n비트의 화상 데이터 중 상기 m비트를 제외한 데이터와 상기 연산기의 보정 팩터를 가산하여, n-m비트의 데이터인 제1 데이터 또는 상기 제1 데이터보다 1이 큰 제2 데이터를 출력하는 덧셈기를 포함하여 이루어진다.

본 발명의 특징에 따른 디더링 방법은 n 비트의 입력 화상 데이터에 대하여디더링을 수행하는 디더링 방법으로서, 상기 n 비트의 입력 화상 데이터 중 하위 m 비트에 따라 (n-m) 비트의 상위 데이터인 제1 데이터 또는 제1 데이터 보다 1이 큰 제2 데이터를 출력하며, 상기 제1 데이터 또는 제2 데이터가 시간 및 공간적으로 표시될 확률이 상기 m 비트에 따라 결정되고, 화소 번호, 프레임 번호, 랜덤수에 따라 상기 제1 데이터 또는 제2 데이터가 표시되는 위치 및 시간이 결정되는 것을 특징으로 한다.

한편, n 비트의 입력 화상 데이터에 대하여 디더링을 수행하는 본 발명의 액정표시장치는, 다수의 게이트선과, 상기 게이트선과 교차하는 다수의 데이터선, 상기 게이트선 및 데이터선에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터를 가지는 행렬 형태로 배열된 다수의 화소를 포함하는 액정 패널; 상기 n 비트의 입력 화상 데이터와 동기 신호를 수신하여 상기 입력 화상 데이터 중 하위 m 비트의 데이터에 따라 프레임 번호, 라인 번호, 화소 번호를 토대로 일정 확률을 갖는 연산을 수행하여 상위 (n-m) 비트인 제1 데이터 또는 상기 제1 데이터 보다 1이 큰 제2 데이터를 보정된 데이터 값으로서 출력하는 타이밍 제어기; 상기 게이트선에 주사신호를 순차적으로 공급하는 게이트 구동부; 및 상기 타이밍 제어기로부터 출력되는 보정된 데이터에 대응하는 데이터 전압을 상기 데이터선으로 공급하는 데이터 구동부를 포함하여 이루어진다.

여기서, 상기 타이밍 제어기는 랜덤수 데이터를 발생시키는 랜덤수 발생기; 상기 화상 데이터를 디스플레이하기 위한 화소 좌표를 카운트하여 해당하는 화소 번호를 출력하는 화소 카운터; 상기 화상 데이터를 디스플레이하기 위한 수평라인을 카운트하여 해당하는 라인 번호를 출력하는 라인 카운터; 상기 화상 데이터를 디스플레이하기 위한 프레임을 카운트하여 해당하는 프레임 번호를 출력하는 프레임 카운터; 상기 화소 카운터의 제어에 따라 특정 화소 위치에서 상기 랜덤수 데이터를 저장하는 레지스터; 상기 라인 번호와 상기 프레임 번호를 배타적 논리합 연산하는 배타적 논리 연산기; 상기 n 비트의 화상 데이터 중 m 비트의 하위 데이터에 따라 상기 레지스터에서 출력되는 난수 데이터나 화소 번호 그리고, 상기 베타적 논리 연산기로부터 출력되는 데이터를 로직 연산하여, 화상 데이터를 시간, 공간 및 확률적으로 디더링하고자 하는 보정 팩터를 생성하는 연산기; 상기 n비트의 화상 데이터 중 상기 m비트를 제외한 데이터와 상기 연산기의 보정 팩터를 가산하여, n-m비트의 데이터인 제1 데이터 또는 상기 제1 데이터보다 1이 큰 제2 데이터를 출력하는 덧셈기를 포함하여 이루어진다.

이하에서는 본 발명의 실시예를 상세히 설명한다.

본 발명에서는 n 비트의 입력 화상 데이터(DATA[n-1:0])를 디더링하여 표시하는 경우 입력 화상 데이터의 하위 m 비트에 따라 (n-m) 비트의 상위 비트로 구성되는 데이터(P) 또는 이 상위 데이터보다 1이 큰 데이터(P+ = P+1)가 표시되도록 한다. 이때, P 또는 P+의 데이터 표시는 일정한 시간 및 공간적 규칙성에 의해 결정되는 것이 아니라, 프레임 번호(F)에 따른 시간 및 라인 번호(L), 화소 번호(C)에 대응하는 평면적 위치, 그리고 랜덤 수(R)에 따라 확률적으로 결정된다.

이하에서는 도 3 및 도 4를 참조하여 본 발명의 실시예에 따라서, 8 비트의 입력 화상 데이터를 하위 2 비트의 데이터를 이용하여 디더링하는 방법을 예로서설명한다.

도 3은 해당 프레임 및 해당 라인 번호에 따른 화소 번호 및 하위 2 비트 별 연산 알고리즘을 나타내는 도이고, 도 4는 도 3의 연산결과를 나타내는 실 예이다.

본 발명의 실시예는 입력되는 화상 데이터의 하위 2 비트에 기초하여 4개의 화소 단위로 랜덤수(R)를 발생시키고, 현재의 프레임 번호(F), 라인 번호(L)를 연산하여 얻은 결과와 랜덤수(R)를 도 3에서와 같이 논리적 연산을 하여 P 또는 P+의 데이터를 표시한다.

여기서, 랜덤수(R)는 후술하는 랜덤 발생기로부터의 값으로 1 또는 0의 값을 갖는다. 프레임 번호(F)는 현재 표시되는 프레임을 나타내는 번호로서 1 또는 0의 값을 가지며, 한 프레임 번호(F)가 1이면 다음 프레임 번호(F)는 0이 되도록 연속되는 두 프레임 번호는 상보 관계이다. 라인 번호(L)는 프레임의 수평 라인 번호로써, 예를 들어 홀수번째 라인이면 1, 짝수번째 라인이면 0인 값을 갖으며, 그 반대일 수도 있다.

도 3에 도시한 바와 같이, 화상 데이터의 하위 2 비트가 '01'일 때 화소 번호(C) 0, 1, 2, 3 마다 차례로 X'∧R', X'∧R, X∧R', X∧R의 연산을 각각 수행하여 그 결과 값을 표시하고, 하위 2 비트가 '10'일 때는 차례로 X', X, X', X를 수행한다. 또, 하위 2 비트가 '11'일 때는 차례로 X∨R, X∨R', X'∨R, X'∨R'의 연산을 각각 수행한다.

여기서, X는 프레임 번호(F)와 라인 번호(L)의 배타적 논리합의 결과이고, X'는 ~X, R'는 ~R 이다.

예를 들어, 프레임 번호(F)가 '1', 라인 번호(L)가 '1', 랜덤 수(R)가 '0'이라 하면, 프레임 번호(F)와 라인 번호(L)의 배타적 논리합의 결과인 X가 '1'이 되므로 하위 2 비트가 '01', '10', '11' 일 때, 도 4와 같은 결과를 얻을 수 있다. 그 결과 값이 '1'이면 P+를 '0'이면 P를 해당 화소 데이터로 적용시키게 된다.

도 4의 예에서 볼 수 있듯이, 가로 방향 4개의 화소 단위마다 하위 2 비트가 '01'일 때는 P+가 하나고, 하위 2 비트가 '10'일 때는 P+가 둘이고, 하위 2 비트가 '11'일 때는 P+가 세 개가 표시되게 된다.

다음은, 도 5를 참조하여 위에 기술된 디더링 방법을 4 ×4 공간으로 확대하여 설명한다.

라인 번호(L)는 각 라인별로 '1, 0, 1, 0'이 되며, 프레임 번호(F)가 '0'이고, 각 라인별로 랜덤수(R) 발생 결과가 '0, 1, 1, 0'이라고 하였을 때를 예로 들어 설명한다.

도 5에 도시한 바와 같이, 하위 2 비트가 '01'일 때는 P+가 25% 표시되고, 하위 2 비트가 '10'일 때는 P+가 50% 표시되며 또, 하위 2 비트가 '11'일 때는 P+가 75% 표시됨을 알 수 있다.

이러한 비율은 랜던수(R)가 어떻게 발생되든 항상 유지된다.

상기와 같이, 본 발명의 실시예에 따른 디더링 방법은 화상 데이터를 평면적으로 디더링하고, 시간적으로 프레임 디더링이 되도록 하면서 확률적으로도 디더링하여, 시간과 공간 그리고 확률의 3가지 디더링 요소를 동시에 적용시킨다.

즉, 본 발명의 실시예에 따르면, 랜덤수(R) 발생에 상관없이 하위 2 비트에 따라 P 또는 P+가 나올 확률만을 일정하게 정하고, 프레임 번호(F), 라인 번호(L), 랜덤수(R)에 따라 그 평면적 표시 위치와 시간적 발생 확률을 랜덤하게 하였다.

따라서, 시간적인 규칙성과 평면적인 규칙성을 제거함으로써, 종래에 문제가 되었던 특정 패턴에서의 디더링 불량표시 현상을 제거할 수 있다.

도 6은 위에 기술된 디더링 방법을 사용하여 화상 데이터를 나타내는 본 발명의 실시예에 따른 액정 표시 장치를 나타내는 도면이다.

도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 액정 패널(100), 게이트 구동부(200), 데이터 구동부(300) 및 타이밍 제어기(400)를 포함한다.

액정 패널(100)에는 게이트 온 신호를 전달하기 위한 다수의 게이트선(G1, G2,G3, ..., Gn)이 형성되어 있으며, 화상 신호를 나타내는 데이터 전압을 전달하기 위한 데이터선(D1, D2, ..., Dm)이 형성되어 있다. 게이트선과 데이터선에 의해 둘러싸인 영역은 각각 화소를 이루며, 각 화소는 게이트선과 데이터선에 각각 게이트 전극 및 소스 전극이 연결되는 박막 트랜지스터(T)와 박막 트랜지스터(T)의 드레인 전극에 연결되는 화소 캐패시터(Cl)를 포함한다.

타이밍 제어기(400)는 그래픽 제어기(도시하지 않음)로부터 8 비트의 화상 데이터 신호(DATA[7:0])와 동기 신호를 수신한다. 화상 데이터 신호(DATA[7:0])의 하위 2 비트의 데이터(LSB[1:0])를 본 발명의 실시예에 따른 디더링 방법에 따라처리하여, 상위 6비트의 값(P) 또는 상위 6 비트의 값에 1을 더한 값(P+)을 보정된 데이터 값(DATA'[5;0])으로서 출력한다.

게이트 구동부(200)는 게이트 선에 순차적으로 게이트 온 전압을 인가하여, 게이트 온 전압이 인가된 게이트선에 게이트 전극이 연결되는 박막 트랜지스터를 턴온시킨다.

데이터 구동부(300)는 타이밍 제어기(400)로부터 출력되는 보정된 데이터 값(DATA'[5:0])을 수신한 후, 보정된 데이터 값에 대응하는 데이터 전압을 각각 데이터선에 인가한다.

도 7은 본 발명의 실시예에 따른 디더링 방법을 수행하는 타이밍 제어기를 나타내는 도면이다.

도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 타이밍 제어기(400)는 랜덤수 발생기(410), 레지스터(420), 카운터(430), 베타적 오어 게이트(440), 연산기(450) 및 덧셈기(460)를 포함한다.

랜덤수 발생기(410)는 1 또는 0의 랜덤수 데이터를 발생한다.

레지스터(420)는 후술하는 화소 카운터(431)로부터 로드신호(LOAD)를 받아서 상기 랜덤수 데이터를 저장한다.

카운터(430)는 화상 데이터를 디스플레이하기 위한 화소 좌표를 나타내는 화소 번호(C), 화상 데이터를 디스플레이하기 위한 수평 라인을 나타내는 라인 번호(L), 프레임 정보를 나타내는 프레임 번호(F)를 각각 카운트하고, 카운트되는 값에 따라 0 또는 1의 값을 출력하는 화소 카운터(431), 라인 카운터(432) 및 프레임 카운터(433)를 포함한다.

배타적 오어 게이트(440)는 상기 라인 번호(L)와 프레임 번호(F) 값에 대하여 배타적 논리합 연산을 수행한다.

연산기(450)는 8 비트의 입력 화상 데이터 중 2 비트의 하위 데이터(LSB)와, 레지스터(420), 화소 카운터(431) 및 베타적 오어 게이트(440)로부터 출력되는 데이터를 위에 기술된 디더링 방법에 따른 로직 연산을 수행하여, 보정 팩터(P 또는 P+)를 생성한다.

덧셈기(460)는 8비트에서 하위 2 비트를 제외한 데이터(MSB)와, 상기 연산기(450)의 출력(P 또는 P+)을 더하여 보정된 화상 데이터를 생성하여 데이터 구동부(300)로 제공한다.

이와 같이, 본 발명의 실시예에 따르면 입력 화상 데이터의 하위 데이터(LSB)와, 프레임 번호(F), 라인 번호(L), 화소 번호(C), 랜덤수(R)에 따라 임의의 화소에서 P 또는 P+가 출력되기 때문에, P 또는 P+가 출력되는 확률은 입력 화상 데이터의 하위 데이터(LSB)에 의해 결정되고, P 또는 P+가 출력되는 경우의 수는 공간적인 규칙성 및 시간적인 규칙성 없이 랜덤하게 출력된다.

도 8은 도 7의 랜덤수 발생기의 예를 나타내는 도면이다.

도 8에 도시한 바와 같이, 본 발명의 실시예에 따른 랜덤수 발생기는 직렬로 연결되는 다수의 쉬프트 레지스터(SR1, SR2, ...SRi), 배타적 오어 게이트(411, 412)를 포함한다.

쉬프트 레지스터(SR1, SR2, ..., SRi)는 픽셀 클록(PCLK)에 동기되며 배타적오어 게이트(411)로부터 입력되는 값을 쉬프트 한다.

배타적 오어 게이트(411)는 임의의 두 쉬프트 레지스터(SR6, SRi)의 출력 값에 대하여 배타적 논리합 연산을 수행하고, 연산 결과를 쉬프트 레지스터(SR1)에 출력한다.

배타적 오어 게이트(412)는 임의의 쉬프트 레지스터의 출력 값에 대하여 배타적 논리합 연산을 수행하고, 연산된 결과를 랜덤수 데이터(R)로서 출력한다.

일반적으로 배타적 오어 게이트의 출력 값이 0 또는 1이 될 확률은 50%이므로, 소정의 시간 경과 후 임의의 시간에서의 출력 값 예측이 불가능하게 된다.

이에 따라 각 쉬프트 레지스터에 저장된 정보 예측이 거의 불가능하고 이중 임의의 두 쉬프트 레지스터의 값에 대하여 배타적 논리합 연산을 한 값은 더욱 예측이 어려워지게 된다. 즉, 랜덤수(R)를 발생시킬 수 있게 되는 것이다.

이상에서는 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능한 것은 물론이다.

예컨대, 본 발명의 실시예에서는 액정 표시 장치를 예로서 설명하였으나, 그 외의 디스플레이 장치에서도 물론 사용가능하다. 또한, 본 발명의 실시예에서는 타이밍 제어기에 본 발명의 실시예에 따른 디더링 알고리즘이 적용된 예를 설명하였으나, 위에서 설명한 디더링 알고리즘을 독립적인 디더링 장치를 통해 구현할 수도 있다.

또한, 본 발명의 실시예에서는 8 비트의 입력 화상 데이터 중 하위 2 비트를이용하여 디더링 알고리즘을 수행하는 것을 예로서 설명하였으나, n 비트의 화상 데이터 중 하위 m 비트를 이용하여 디더링 알고리즘을 수행할 수도 있으며 이에 대한 내용은 위에서 언급한 사항으로부터 본 발명이 속하는 기술분야의 당업자라면 쉽게 알 수 있는 내용이기 때문에 중복되는 설명은 생략한다.

이상에서 설명한 바와 같이 본 발명에 따르면, 입력 화상 데이터의 하위 비트, 프레임 번호, 라인 번호, 화소 번호, 랜덤수에 따라 일정한 확률을 가지는 디더링 알고리즘을 적용하기 때문에, 시간 및 공간적인 규칙성을 갖는 디더링 알고리즘으로 인한 이상 표시 특성을 해결할 수 있다.

Claims

n 비트의 입력 화상 데이터에 대하여 디더링을 수행하는 디더링 장치에 있어서,

랜덤수 데이터를 발생시키는 랜덤수 발생기;

상기 화상 데이터를 디스플레이하기 위한 화소 좌표를 카운트하여 해당하는 화소 번호를 출력하는 화소 카운터;

상기 화상 데이터를 디스플레이하기 위한 수평라인을 카운트하여 해당하는 라인 번호를 출력하는 라인 카운터;

상기 화상 데이터를 디스플레이하기 위한 프레임을 카운트하여 해당하는 프레임 번호를 출력하는 프레임 카운터;

상기 화소 카운터의 제어에 따라 특정 화소 위치에서 상기 랜덤수 데이터를 저장하는 레지스터;

상기 라인 번호와 상기 프레임 번호를 배타적 논리합 연산하는 배타적 논리 연산기;

상기 n 비트의 화상 데이터 중 m 비트의 하위 데이터에 따라 상기 레지스터에서 출력되는 랜덤수 데이터와 화소 번호 그리고, 상기 베타적 논리 연산기로부터 출력되는 데이터를 로직 연산하여, 화상 데이터를 시간, 공간 및 확률적으로 디더링하고자 하는 보정 팩터를 생성하는 연산기;

상기 n비트의 화상 데이터 중 상기 m비트를 제외한 데이터와 상기 연산기의보정 팩터를 가산하여, n-m비트의 데이터인 제1 데이터 또는 상기 제1 데이터보다 1이 큰 제2 데이터를 출력하는 덧셈기

를 포함하는 디더링 장치.
n 비트의 입력 화상 데이터에 대하여 디더링을 수행하는 디더링 방법에 있어서,

상기 n 비트의 입력 화상 데이터 중 하위 m 비트에 따라 (n-m) 비트의 상위 데이터인 제1 데이터 또는 제1 데이터 보다 1이 큰 제2 데이터를 출력하며, 상기 제1 데이터 또는 제2 데이터가 시간 및 공간적으로 표시될 확률이 상기 m 비트에 따라 결정되고, 화소 번호, 프레임 번호, 랜덤수에 따라 상기 제1 데이터 또는 제2 데이터가 표시되는 위치 및 시간이 결정되는 것을 특징으로 하는 디더링 방법.
n 비트의 입력 화상 데이터에 대하여 디더링을 수행하는 액정표시장치에 있어서,

다수의 게이트선과, 상기 게이트선과 교차하는 다수의 데이터선, 상기 게이트선 및 데이터선에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터를 가지는 행렬 형태로 배열된 다수의 화소를 포함하는 액정 패널;

상기 n 비트의 입력 화상 데이터와 동기 신호를 수신하여 상기 입력 화상 데이터 중 하위 m 비트의 데이터에 따라 프레임 번호, 라인 번호, 화소 번호를 토대로 일정 확률을 갖는 연산을 수행하여 상위 (n-m) 비트인 제1 데이터 또는 상기 제1 데이터 보다 1이 큰 제2 데이터를 보정된 데이터 값으로서 출력하는 타이밍 제어기;

상기 게이트선에 주사신호를 순차적으로 공급하는 게이트 구동부; 및

상기 타이밍 제어기로부터 출력되는 보정된 데이터에 대응하는 데이터 전압을 상기 데이터선으로 공급하는 데이터 구동부를 포함하는 액정 표시 장치.
제3항에 있어서,

상기 타이밍 제어기는

랜덤수 데이터를 발생시키는 랜덤수 발생기;

상기 화상 데이터를 디스플레이하기 위한 화소 좌표를 카운트하여 해당하는 화소 번호를 출력하는 화소 카운터;

상기 화상 데이터를 디스플레이하기 위한 수평라인을 카운트하여 해당하는 라인 번호를 출력하는 라인 카운터;

상기 화상 데이터를 디스플레이하기 위한 프레임을 카운트하여 해당하는 프레임 번호를 출력하는 프레임 카운터;

상기 화소 카운터의 제어에 따라 특정 화소 위치에서 상기 랜덤수 데이터를 저장하는 레지스터;

상기 라인 번호와 상기 프레임 번호를 배타적 논리합 연산하는 배타적 논리 연산기;

상기 n 비트의 화상 데이터 중 m 비트의 하위 데이터에 따라 상기 레지스터에서 출력되는 난수 데이터나 화소 번호 그리고, 상기 베타적 논리 연산기로부터 출력되는 데이터를 로직 연산하여, 화상 데이터를 시간, 공간 및 확률적으로 디더링하고자 하는 보정 팩터를 생성하는 연산기;

상기 n비트의 화상 데이터 중 상기 m비트를 제외한 데이터와 상기 연산기의 보정 팩터를 가산하여, n-m비트의 데이터인 제1 데이터 또는 상기 제1 데이터보다 1이 큰 제2 데이터를 출력하는 덧셈기

를 포함하는 액정표시장치.