JP5615480B2 - 表示装置及び表示パネルドライバ - Google Patents

表示装置及び表示パネルドライバ Download PDF

Info

Publication number
JP5615480B2
JP5615480B2 JP2007126085A JP2007126085A JP5615480B2 JP 5615480 B2 JP5615480 B2 JP 5615480B2 JP 2007126085 A JP2007126085 A JP 2007126085A JP 2007126085 A JP2007126085 A JP 2007126085A JP 5615480 B2 JP5615480 B2 JP 5615480B2
Authority
JP
Japan
Prior art keywords
image data
circuit
error diffusion
weighting
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007126085A
Other languages
English (en)
Other versions
JP2008281789A (ja
Inventor
弘史 降旗
弘史 降旗
能勢 崇
崇 能勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007126085A priority Critical patent/JP5615480B2/ja
Priority to US12/149,559 priority patent/US8373727B2/en
Priority to CN200810097077XA priority patent/CN101303842B/zh
Publication of JP2008281789A publication Critical patent/JP2008281789A/ja
Application granted granted Critical
Publication of JP5615480B2 publication Critical patent/JP5615480B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2059Display of intermediate tones using error diffusion
    • G09G3/2062Display of intermediate tones using error diffusion using error diffusion in time
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、表示装置及び表示パネルの駆動方法に関し、特に、デルタ配置を採用する表示パネルの駆動において減色処理を行うように構成された表示装置、及び、そのように構成された表示パネルの駆動技術に関する。
ストライプ配置(stripe arrangement)とデルタ配置(delta arrangement)とは、LCD(liquid crystal display)パネルの各ピクセル(pixel)におけるサブピクセル(subpixel)の配置として、最も広く使用される2つの配置である。図1は、ストライプ配置を採用するLCDパネルの構成を示し、図2は、デルタ配置を採用するLCDパネルの構成を示している。
ストライプ配置を採用するLCDパネルでは、図1に示されているように、一のピクセルに属する赤(R)、緑(G)、青(B)の3つのサブピクセルが水平方向に一列に並んでおり、且つ、同一の色のサブピクセルは、垂直方向に直線上に並んで配置されている。以下では、赤、緑、青のサブピクセルを、それぞれ、Rサブピクセル、Gサブピクセル、Bサブピクセルと呼ぶことがある。ストライプ配置では、一般に、Rサブピクセル、Gサブピクセル、Bサブピクセルの3つのサブピクセルで構成される1つのピクセルは、正方形である。
一方、図2に示されているように、デルタ配置を採用するLCDパネルでは、それぞれの中心が三角形の頂点に位置するように配置されたRサブピクセル、Gサブピクセル、Bサブピクセルによって1つのピクセルが構成されている。デルタ配置を採用するLCDパネルでは、1つのピクセルは、2ラインに渡って配置される。また、デルタ配置を採用するLCDパネルでは、同一の色のサブピクセルが千鳥状に並んでいる。例えば、第1のラインのGサブピクセルと、第1のラインに隣接する第2のラインのGサブピクセルとを考えると、第2のラインのGサブピクセルは、第1のラインのGサブピクセルに対して、サブピクセル1個半の分だけ水平方向にずれて配置されている。赤、青のサブピクセルについても同様である。デルタ配置が採用される場合、水平方向に一列に並んだ3つのサブピクセル(Rサブピクセル、Gサブピクセル、Bサブピクセル)は、全体として長方形をなしており、この点においても、デルタ配置はストライプ配置と異なる。
デルタ配置を採用する場合でも、一本のデータ線には、同一の色に対応するサブピクセルが接続されることに留意されたい。例えば、図2の配置では、GサブピクセルG2、G0、G3、G1が、共通のデータ線に接続され、そのデータ線には、他の色のサブピクセルは接続されない。同様に、GサブピクセルG6、G4、G7、G5は、別の共通のデータ線に接続されており、そのデータ線には他の色のサブピクセルは接続されない。
ストライプ配置及びデルタ配置のいずれを採用する場合でも、LCDパネルの駆動では、表示データに対して減色処理が行われることがある。減色処理とは、画像をなるべく劣化させずに、元のmビットの画像データから、nビットの減色画像データ(n<m)を生成する処理のことであり、ハードウェアの制約を克服して多階調表示を行うために広く使用される。
最も広く使用される減色処理の一つが、誤差拡散処理である。誤差拡散処理とは、対象サブピクセルの減色画像データを、それに隣接するサブピクセルの入力画像データと減色画像データとの誤差に依存して決定するアルゴリズムであり、例えば、特開平9−90902号公報、特開2002−162953号公報、特開2002−251173号公報、及び特開2002−258805号公報に知られている。図3は、8ビットの入力画像データDinから6ビットの減色画像データDfrcを生成するように構成された、誤差拡散処理を行う減色回路の一例を示している。図3の減色回路は、ドットクロック信号DCLの1クロック周期で、1つのサブピクセルの減色画像データDfrcが生成されるように構成されている。
図3の減色回路は、加算回路101、102と、Dラッチ103と、セレクタ104と、初期値設定回路105とを備えている。Dラッチ103は、対象のサブピクセルの誤差Derrを保持する回路である。初期値設定回路105は、誤差拡散処理で使用される誤差の初期値DerrINIを与える回路である。初期値設定回路105には、減色処理の対象のフレームの番号を示すフレームカウントと、対象のラインの番号を示すラインカウントが与えられており、初期値設定回路105は、フレーム及びラインによって異なる初期値DerrINIを発生する。
図3の減色回路の動作は下記のとおりである。
セレクタ104は、誤差初期値読み出し信号DE_POSに応答して初期値設定回路105によって発生された初期値DerrINIと、Dラッチ103に保持されている誤差Derrの一方を、加算回路102に供給する。具体的には、各ラインの最初に処理されるサブピクセルの誤差拡散処理では、誤差初期値読み出し信号DE_POSが”1”に設定され、誤差初期値読み出し信号DE_POSが”1”に設定されたことに応答してセレクタ104は、初期値DerrINIを加算回路102に供給する。一方、他のサブピクセルの誤差拡散処理では、誤差初期値読み出し信号DE_POSが”0”に設定され、セレクタ104は、Dラッチ103に格納されている誤差Derrを加算回路102に供給する。
加算回路102は、入力画像データDinの下位2ビットと誤差Derr(又は初期値DerrINI)について加算演算を行い、キャリー出力cryと、次に減色画像データDfrcが算出されるサブピクセルの誤差拡散処理において使用される誤差Derrを算出する。Dラッチ103は、ドットクロック信号DCLによってトリガーされると加算回路102から出力される誤差Derrをラッチし、誤差Derrを更新する。加算回路101は、入力画像データDinの上位6ビットと加算回路102のキャリー出力cryとを加算して対象サブピクセルの減色画像データDfrcを生成する。
このようにして減色画像データDfrcを生成する誤差拡散処理は、元の画像データに依存して輝度が高いサブピクセルの位置が変化するため、面フリッカが生じるような特異パターンの発生を抑制できるという利点がある。
特開平9−90902号公報 特開2002−162953号公報 特開2002−251173号公報 特開2002−258805号公報
しかしながら発明者は、従来の誤差拡散処理を、デルタ配置を採用するLCDパネルに適用すると、縦筋状の輝度ムラがちらちらと観察されるようなフリッカが発生してしまうという問題があるということを発見した。図4は、赤(R)、青(B)のサブピクセルの画像データが”0”であり、緑(G)のサブピクセルの画像データが所定値(例えば、”2”)であるような画像を例として、その理由を説明する図である。図4において、薄いハッチングは、相対的に低い輝度を示しており、濃いハッチングは、相対的に高い輝度を示していることに留意されたい。
まず、図4の左図のように、ストライプ配置が採用される場合には、誤差拡散処理による減色が行われると、同一のラインでは、相対的に輝度が高いGサブピクセルと相対的に輝度が低いGサブピクセルとが交互に配置される。加えて、誤差拡散処理ではライン毎に誤差の初期値が切り換えられるので、垂直方向に並んだGサブピクセルについても、相対的に輝度が高いGサブピクセルと相対的に輝度が低いGサブピクセルとが交互に配置される。この結果、ストライプ配置が採用される場合には、ある輝度が高いGサブピクセルに最近接する他のGサブピクセルは、全て輝度が低くなっている。例えば、相対的に輝度が高いGサブピクセルG0に最近接するGサブピクセルG1、G2は、相対的に輝度が低い。
一方、図4の右図に示されているように、デルタ配置が採用されるLCDパネルでは、同じ誤差拡散処理を行うと、輝度が高い領域と輝度が低い領域とが発生してしまい、フリッカが発生してしまう。これは、デルタ配置では、誤差拡散処理による減色を行うと、輝度が高い複数のGサブピクセルが最近接してしまうからである。例えば、図4の右図のGサブピクセルG0について考えよう。GサブピクセルG0に最近接するGサブピクセルは、GサブピクセルG1〜G4の4つであるが、GサブピクセルG1、G2は、GサブピクセルG0と同様に、輝度が高いサブピクセルである。したがって、図4の破線で囲まれた領域が、全体として輝度が高く観察される。これが縦筋状の輝度ムラとして認識されてしまう。また、この輝度が高い領域と輝度が低い領域とがフレーム毎の初期値の違い等によって入れ替わると、観察者には縦筋状のフリッカとして認識されてしまう。
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
一の観点において、本発明による表示装置は、複数のサブピクセルで構成されるピクセルがデルタ配置によって配置されている表示パネル(2)と、前記複数のサブピクセルの階調を示す入力画像データ(Din)に対して減色処理を行って減色画像データ(Dfrc)を生成する減色処理回路(12、12A〜12C)と、前記減色画像データ(Dfrc)に応答して前記表示パネルを駆動する駆動回路(18)とを備えている。前記減色処理回路(12、12A〜12C)は、誤差拡散処理を行うと共に重み付け処理を行うことによって、前記減色処理の対象であるサブピクセルが属するラインに応じて値が増加され、又は減少された前記減色画像データを生成するように構成されている。前記減色処理回路(12、12A〜12C)は、或るラインに属するサブピクセルに対応する前記減色画像データについては、前記減色画像データを増加させ、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記減色画像データについては、前記減色画像データを減少させるように前記重み付け処理を行う。
このような構成の表示装置では、重み付け処理により、前記或るラインについてはサブピクセルの輝度が増加され、前記他のラインについてはサブピクセルの輝度が減少される。このような重み付け処理を行うことにより、本発明の表示装置では、パネル構造に起因する輝度の偏りを緩和し、これにより、フリッカを抑制することができる。詳細には、デルタ配置が採用される表示パネルでは、各サブピクセルについて、上下に隣接するラインに配置される同色のサブピクセルよりも、同じラインに位置する同色のサブピクセルの方が遠い。従って、通常の誤差拡散処理を行うと、上下方向に輝度の偏りが生じやすい。本発明の表示装置では、上下方向の輝度の偏りを緩和するために重み付け処理が行われ、これにより、フリッカが抑制される。
他の観点において、本発明の表示パネルドライバ(3、3A〜3C)は、複数のサブピクセルで構成されるピクセルが配置されている表示パネル(2)を駆動するための表示パネルドライバ(3、3A〜3C)である。本発明の表示パネルドライバ(3、3A〜3C)は、前記複数のサブピクセルの階調を示す入力画像データ(Din)に対して減色処理を行って減色画像データ(Dfrc)を生成する減色処理回路(12、12A〜12C)と、前記減色画像データ(Dfrc)に応答して前記表示パネル(2)を駆動する駆動回路(18)とを備えている。前記減色処理回路(12、12A〜12C)は、誤差拡散処理を行うと共に重み付け処理を行うことによって、前記減色処理の対象であるサブピクセルが属するラインに応じて値が増加され、又は減少された前記減色画像データを生成するように構成されている。前記減色処理回路(12、12A〜12C)は、或るフレームの表示において、或るラインに属するサブピクセルに対応する前記減色画像データについては前記減色画像データを増加させるように前記重み付け処理を行い、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記減色画像データについては前記減色画像データを減少させるように前記重み付け処理を行うように構成されている。このように構成された表示パネルドライバ(3、3A〜3C)は、デルタ配置によって配置されている表示パネル(2)を駆動する際に、輝度の不均一性に起因するフリッカを抑制することができる。
更に他の観点において、本発明による表示パネルドライバ(3A、3C)は、複数のサブピクセルで構成されるピクセルが配置されている表示パネル(2)を駆動するための表示パネルドライバ(3A、3C)である。本発明の表示パネルドライバ(3A、3C)は、前記複数のサブピクセルの階調を示す入力画像データ(Din)に対して減色処理を行って減色画像データ(Dfrc)を生成する減色処理回路(12、12A〜12C)と、前記減色画像データに応答して前記表示パネルを駆動する駆動回路(18)とを備えている。前記減色処理回路(12、12A〜12C)は、前記表示パネル(2)がデルタ配置を採用するかストライプ配置を採用するかを示す制御信号(6)に応答して、異なる減色処理によって前記減色画像データを生成する。
発明者の知見では、前記表示パネル(2)がデルタ配置を採用するかストライプ配置を採用するかに応じて、最適な減色処理は異なる。当該表示パネルドライバ(3A、3C)は、前記表示パネル(2)がデルタ配置を採用するかストライプ配置を採用するかに応じて、異なる減色処理を行うことにより、いずれの配置が採用されても良好な画質で画像を表示することができる。
本発明によれば、デルタ配置を採用する表示パネルの駆動の際、輝度の不均一性に起因するフリッカを抑制することができる。
以下、本発明の実施形態について詳細に説明する。添付図面において、同一又は類似する構成要素は、同一又は類似の符号によって示されていることに留意されたい。
(第1の実施形態)
図5Aは、本発明の第1の実施形態に係る液晶表示装置1の構成を示すブロック図である。本実施形態の液晶表示装置1は、液晶表示パネル2と、LCDドライバ3とを備えている。
液晶表示パネル2には、それぞれがRサブピクセル、Gサブピクセル、Bサブピクセルの3つのサブピクセルで構成された多数のピクセルが形成されている。サブピクセルのそれぞれには、薄膜トランジスタ(TFT)と画素電極とが設けられ、Rサブピクセル、Gサブピクセル、及びBサブピクセルは、それぞれ、赤色、緑色、又は青色を所望の輝度で表示する。
液晶表示パネル2には、垂直方向に延設されたH本のデータ線と、水平方向に延設されたV本のゲート線が設けられている。各サブピクセルは、データ線とゲート線が交差する位置に設けられている。各データ線は、同一の色のサブピクセルに接続されており、接続されたサブピクセルを駆動するために使用される。また、液晶表示パネル2の水平方向に並んだ一行のサブピクセルは、同一のゲート線に接続されており、液晶表示パネル2の水平方向に並んだ一行のサブピクセルをラインと呼ぶことがある。
各ピクセルの3つのサブピクセルは、デルタ配置によって配置されている。即ち、図2に示されているように、それぞれの中心が三角形の頂点に位置するように配置されたRサブピクセル、Gサブピクセル、Bサブピクセルによって1つのピクセルが構成されている。同一の色のサブピクセルは、千鳥状に並んでいることに留意されたい。例えば、第1のラインのGサブピクセルと、第1のラインに隣接する第2のラインのGサブピクセルとを考えると、第2のラインのGサブピクセルは、第1のラインのGサブピクセルに対して、サブピクセル1個半の分だけ水平方向にずれて配置されている。赤、青のサブピクセルについても同様である。
LCDドライバ3は、外部から、具体的には画像描画回路4から入力画像データDinを受け取り、入力画像データDinに応答して液晶表示パネル2のデータ線を駆動する機能を有している。画像描画回路4としては、CPUやDSP(Digital Signal Processor)が例示される。入力画像データDinは、各サブピクセルの階調をmビットで表すデータである。以下において、色を区別するために、Rサブピクセルの階調を示す入力画像データDinを入力画像データDinと、Gサブピクセルの階調を示す入力画像データDinを入力画像データDinと、Bサブピクセルの階調を示す入力画像データDinを入力画像データDinということがある。加えて、LCDドライバ3は、液晶表示パネル2のゲート線を駆動する機能も有している。LCDドライバ3には、同期信号5、ドットクロックDCKその他の制御信号が画像描画回路4から供給されており、LCDドライバ3は、供給された制御信号に応答して動作する。
LCDドライバ3は、制御回路11と、減色処理回路12と、シフトレジスタ回路15と、複数のレジスタから構成されたデータレジスタ回路16と、複数のラッチから構成されるラッチ回路17と、データ線駆動回路18と、階調電圧発生回路19と、ゲート線駆動回路20と、タイミング制御回路21とを備えている。
制御回路11は、画像描画回路4から送られてくる入力画像データDinを減色処理回路12に転送すると共に、減色処理回路12に制御信号31を供給する機能を有している。制御信号31には、ドットクロック信号DCKが含まれている。加えて、制御回路11は、は、同期信号5からタイミング信号32を発生し、タイミング制御回路21にタイミング信号32を供給する機能を有している。
減色処理回路12は、mビットの入力画像データDinに対して減色処理を行い、nビットの減色画像データDfrcを生成する機能を有している(ここで、m>n)。本実施形態では、本実施形態の液晶表示装置1の主たる特徴は、減色処理回路12で行われる減色処理にある。減色処理回路12の構成及び動作については、後に詳細に説明する。
シフトレジスタ回路15は、1入力−多出力のシフトレジスタで構成されており、データレジスタ回路16の各レジスタにシフトレジスタ出力信号34を供給する機能を有している。ここでシフトレジスタ出力信号34は、各レジスタに減色画像データDfrcの受け取りを許可する信号である。1つのレジスタに、1本のシフトレジスタ出力信号34が供給される。シフトレジスタ回路15の入力には、タイミング制御回路21から水平スタート信号33が供給されている。水平スタート信号33が活性化されると(典型的には”High”レベルにプルアップされると)、シフトレジスタ回路15は、シフトレジスタ出力信号34を順次に活性化し、データレジスタ回路16の各レジスタに減色画像データDfrcの受け取りを許可する。
データレジスタ回路16は、複数のレジスタから構成されており、減色処理回路12から送られてくる減色画像データDfrcを順次に受け取って保存する。データレジスタ回路16のレジスタの数は、液晶表示パネル2の1ラインのサブピクセルの駆動に必要な減色画像データDfrcを記憶できるように決められている。上述のように、データレジスタ回路16の各レジスタは、シフトレジスタ出力信号34に応答して減色画像データDfrcをラッチする。
ラッチ回路17は、タイミング制御回路21から送られてくるラッチ信号35に応答してデータレジスタ回路16から1ライン分の減色画像データDfrcを同時にラッチし、ラッチした減色画像データDfrcをデータ線駆動回路18に転送する。
データ線駆動回路18は、ラッチ回路17から送られてくる1ライン分の減色画像データDfrcに応答して対応する液晶表示パネル2のデータ線を駆動する。より具体的には、データ線駆動回路18は、減色画像データDfrcに応答して階調電圧発生回路19から供給される複数の階調電圧のうちから対応する階調電圧を選択し、対応する液晶表示パネル2の信号線を選択された階調電圧に駆動する。本実施形態では、階調電圧発生回路19から供給される階調電圧の数は2である。
ゲート線駆動回路20は、タイミング制御回路21から受け取ったゲート線制御信号36に応答して液晶表示パネル2のゲート線を駆動する
タイミング制御回路21は、LCDドライバ3全体のタイミング制御を行う役割を有している。詳細には、タイミング制御回路21は、水平スタート信号33、ラッチ信号35、及びゲート線制御信号36を生成し、それぞれシフトレジスタ回路15、ラッチ回路17、及びゲート線駆動回路20に供給する。
続いて、減色処理回路12について説明する。以下では、mが8であり、nが6であるとして、即ち、減色処理回路12が、8ビットの入力画像データDinから6ビットの減色画像データDfrcを生成するとして説明する。ただし、m、nは、それぞれ、8、6には限定されない。
減色処理回路12は、重み付け回路13と誤差拡散処理回路14とを備えている。
重み付け回路13は、入力画像データDinに対して「重み付け処理」を行う回路である。ここで「重み付け処理」とは、対象のサブピクセルが属するラインの位置に応じて、減色画像データDfrcの値を増加させ、又は、減少させる処理のことである。本実施形態では、入力画像データDinに対して「重み付け処理」を行うことによって重み付け画像データDhが生成され、重み付け画像データDhに対して誤差拡散処理が行われて減色画像データDfrcが生成される。「重み付け処理」によって重み付け画像データDhを増加させ、又は減少させることにより、減色画像データDfrcの値が、対象サブピクセルが属するラインの位置に応じて増加させ又は減少される。「重み付け処理」の詳細な内容及びその技術的意義については、後に詳細に説明する。
図5Bに示されているように、重み付け回路13は、Rサブピクセルに対応して設けられたR重み付け回路41Rと、Gサブピクセルに対応して設けられたG重み付け回路41Gと、Bサブピクセルに対応して設けられたB重み付け回路41Bとを備えている。R重み付け回路41Rは、Rサブピクセルの入力画像データDinに対して重み付け処理を行って重み付け画像データDhを生成する。同様に、G重み付け回路41Gは、Gサブピクセルの入力画像データDinに対して重み付け処理を行って重み付け画像データDhを生成し、B重み付け回路41Bは、Bサブピクセルの入力画像データDinに対して重み付け処理を行って重み付け画像データDhを生成する。
図6Aは、G重み付け回路41Gによって行われる「重み付け処理」を詳細に説明する図である。
まず、G重み付け回路41Gは、Gサブピクセルのそれぞれについて、入力画像データDinの下位2ビットDin[1:0]から3ビットの重み付けデータDhlsb[2:0]を決定する。下位2ビットDin[1:0]と、それから決定される重み付けデータDhlsb[2:0]との対応関係は、以下に説明される重み付け「A」、「B」の2つから選択される。重み付け「A」を選択した場合、G重み付け回路41Gは、下記のように重み付けデータDhlsb[2:0]を決定する(図6Aの下左図参照):
・下位2ビットDin[1:0]が”0”(=00)である場合には、重み付けデータDhlsb[2:0]は”0”(=000)
・下位2ビットDin[1:0]が”1”(=01)である場合には、重み付けデータDhlsb[2:0]は”2” (=010)
・下位2ビットDin[1:0]が”2” (=10)又は”3”(=11)である場合には、重み付けデータDhlsb[2:0]は”4”(=100)
一方、重み付け「B」を選択した場合、G重み付け回路41Gは、下記のように重み付けデータDhlsb[2:0]を決定する(図6Aの下右図参照):
・下位2ビットDin[1:0]が”0”、”1”、”2”である場合には、重み付けデータDhlsb[2:0]は”0”
・下位2ビットDin[1:0]が”3”である場合には、重み付けデータDhlsb[2:0]は”2”
更にG重み付け回路41Gは、下記式によって8ビットの重み付け画像データDhを算出する:
Dh[7:0]=Din[7:2]+Dhlsb[2:0], ・・・(1)
ここで、Din[7:2]とは、その上位6ビットが入力画像データDinの上位6ビットと一致し、下位2ビットがオール”0”(即ち、”00”)であるデータである。
ただし、Din[7:2]とDhlsb[2:0]との和においてオーバーフローが発生した場合には、オーバーフロー処理が行われ、Dh[7:0]は、オール「1」、即ち、「255」に設定される。オーバーフローは、入力画像データDinが254又は255であり、且つ、重み付け「A」が選択された場合にのみ発生する。
重み付け「A」、「B」の選択は、対象となるサブピクセルが属するラインに応じて決定される。重要なことは、隣接するラインでは異なる重み付けが使用されることである。例えば、第0フレームでは、偶数ラインのGサブピクセルについては重み付け「B」が使用され、奇数ラインのGサブピクセルについては重み付け「A」が選択される。
加えて、重み付け「A」、「B」の選択は、所定のフレーム毎に切り換えられる。本実施形態では、重み付け「A」、「B」の選択は、4フレームを1周期として、2フレーム毎に切り換えられる。例えば、第0、第1フレームでは、偶数ラインのGサブピクセルについては、重み付け「B」が使用され、奇数ラインのGサブピクセルについては、重み付け「A」が選択される一方、第2、第3フレームでは、偶数ラインのGサブピクセルについては、重み付け「A」が使用され、奇数ラインのGサブピクセルについては、重み付け「B」が選択される。以降のフレームでも同様に、重み付け「A」、「B」の選択は、2フレーム毎に切り換えられる。
R重み付け回路41RとB重み付け回路41Bも、フレームに応じた重み付け「A」、「B」の選択が異なる点を除けば、G重み付け回路41Gと同一である。図8に示されているように、R重み付け回路41RとB重み付け回路41Bによる重み付け処理では、第0、第1フレームでは、偶数ラインのサブピクセルについては重み付け「A」が使用され、奇数ラインのサブピクセルについては重み付け「B」が選択される。一方、第2、第3フレームでは、偶数ラインのサブピクセルについては重み付け「B」が使用され、奇数ラインのサブピクセルについては重み付け「A」が選択される。以降のフレームでも同様に、重み付け「A」、「B」の選択は、2フレーム毎に切り換えられる。重み付け「A」「B」の選択が、Rサブピクセル及びBサブピクセルと、Gサブピクセルとで異なっていることは、赤、緑、青をトータルで考えた場合の輝度を均一化するために好適である。
重み付け「A」、「B」に規定された下位2ビットDin[1:0]と対応関係において留意すべき点は、下記の3つである:
(a)重み付け「A」は、入力画像データDinの下位2ビットDin[1:0]の値に対して重み付け「A」によって決定される重み付けデータDhlsb[2:0]の値が、下位2ビットDin[1:0]の当該値以上になるように規定されている。
(b)重み付け「B」は、入力画像データDinの下位2ビットDin[1:0]の値に対して重み付け「B」によって決定される重み付けデータDhlsb[2:0]の値が下位2ビットDin[1:0]の当該値以下になるように規定されている。
(c)重み付け「A」、「B」は、入力画像データDinの下位2ビットDin[1:0]の或る値に対して重み付け「A」、「B」によってそれぞれ決定される重み付けデータDhlsb[2:0]の値の平均値が、当該下位2ビットDin[1:0]の値に一致するように決められている。
例えば、下位2ビットDin[1:0]が”1”である場合に重み付け「A」によって決定される重み付けデータDhlsb[2:0]の値は”2”であり、これは、当該下位2ビットDin[1:0]の値”1”よりも大きい。また、下位2ビットDin[1:0]が”1”である場合に重み付け「B」によって決定される重み付けデータDhlsb[2:0]の値は”0”であり、これは、当該下位2ビットDin[1:0]の値”1”よりも小さい。そして、下位2ビットDin[1:0]が”1”である場合に重み付け「A」、「B」によって決定される重み付けデータDhlsb[2:0]の値は、それぞれ”2”、”0”であり、その平均値は、下位2ビットDin[1:0]の値”1”に一致する。
図6Bは、入力画像データDinと、重み付け処理によって生成された重み付け画像データDhとの関係を示す。上記条件(a)、(b)により、重み付け「A」が選択された場合には重み付け画像データDhが入力画像データDinより大きいか又は等しくなるように生成され、重み付け「B」が選択された場合には重み付け画像データDhが入力画像データDinより小さい又は等しくなるように生成される。加えて、上記条件(c)により、重み付け画像データDhは、入力画像データDinに対して重み付け「A」により生成される重み付け画像データDhと、入力画像データDinに対して重み付け「B」により生成される重み付け画像データDhとの平均値が入力画像データDinに可能な限り一致するように生成される。具体的には、重み付け画像データDhは、
Din−1<(Dh +Dh )/2<Din+1, ・・・(2)
が成立するように生成される。ここで、Dh は、入力画像データDinに対して重み付け「A」により生成される重み付け画像データであり、Dh は、入力画像データDinに対して重み付け「B」により生成される重み付け画像データである。式(2)の条件は、実質的な階調の数を減らさないためのものである。平均値(Dh +Dh )/2は、実際に観察者に観察される階調であり、平均値(Dh +Dh )/2が上記式(2)を満足すれば、重み付け処理の後も階調差を表現可能である。理想的には、平均値(Dh +Dh )/2が入力画像データDinに一致することが望ましい。このような観点から、本実施形態では、図6Bから理解されるように、入力画像データDinが0以上253以下である場合、平均(Dh +Dh )/2が入力画像データDinに一致するように重み付け処理が行われる。一方、オーバーフローの関係で、入力画像データDinが254又は255である場合には、平均(Dh +Dh )/2を入力画像データDinに一致させることができない。本実施形態では、入力画像データDinが254又は255である場合、平均(Dh +Dh )/2が入力画像データDin−0.5に一致している。
誤差拡散処理回路14は、重み付け回路13によって生成された8ビットの重み付け画像データDhに対して2ビットの誤差拡散処理を行い、6ビットの減色画像データDfrcを生成する回路である。図5Bに示されているように、誤差拡散処理回路14は、Rサブピクセルに対応して設けられたR誤差拡散処理回路42Rと、Gサブピクセルに対応して設けられたG誤差拡散処理回路42Gと、Bサブピクセルに対応して設けられたB誤差拡散処理回路42Bとを備えている。R誤差拡散処理回路42Rは、Rサブピクセルの重み付け画像データDhに対して誤差拡散処理を行って減色画像データDhを生成する。同様に、G誤差拡散処理回路42Gは、Gサブピクセルの重み付け画像データDhに対して誤差拡散処理を行って減色画像データDhを生成し、B誤差拡散処理回路42Bは、Bサブピクセルの重み付け画像データDhに対して誤差拡散処理を行って減色画像データDhを生成する。
図7は、R誤差拡散処理回路42R、G誤差拡散処理回路42G、B誤差拡散処理回路42Bの構成を示す図である。R誤差拡散処理回路42R、G誤差拡散処理回路42G、B誤差拡散処理回路42Bのそれぞれは、ドットクロック信号DCLの1クロック周期で、1つのサブピクセルの減色画像データDfrcを生成するように構成されている。より具体的には、R誤差拡散処理回路42R、G誤差拡散処理回路42G、B誤差拡散処理回路42Bのそれぞれは、加算回路51、52と、Dラッチ53と、セレクタ54と、初期値設定回路55とを備えている。加算回路51の第1入力には入力画像データDinの上位6ビットが入力され、第2入力には加算回路52のキャリー出力cryが入力されている。加算回路52の第1入力には、入力画像データDinの下位2ビットが入力され、第2入力は、セレクタ54の出力に接続されている。加算回路52のデータ出力c+dは、Dラッチ53のデータ入力に接続されている。Dラッチ53の出力は、セレクタ54の第1入力に接続されている。セレクタ54の第2入力は、初期値設定回路55の出力に接続されている。初期値設定回路55は、誤差拡散処理において使用される誤差の初期値DerrINIを与える回路である。初期値設定回路55には、減色処理の対象のフレームの番号を示すフレームカウントと、対象のラインの番号を示すラインカウントが与えられており、初期値設定回路55は、フレーム及びラインによって異なる初期値DerrINIを供給する。セレクタ54の出力が、対象のサブピクセルの誤差拡散処理に使用される誤差Derrであり、加算回路52のデータ出力c+dが、次のサブピクセルの誤差拡散処理に使用される誤差Derrである。
図7のR誤差拡散処理回路42R、G誤差拡散処理回路42G、B誤差拡散処理回路42Bの動作は下記のとおりである。
セレクタ54は、誤差初期値読み出し信号DE_POSに応答して初期値設定回路55によって発生された初期値DerrINIと、Dラッチ53に保持されている誤差Derrの一方を、加算回路52に供給する。具体的には、各ラインの最初に処理されるサブピクセルの誤差拡散処理では、誤差初期値読み出し信号DE_POSが”1”に設定され、誤差初期値読み出し信号DE_POSが”1”に設定されたことに応答してセレクタ54は、初期値DerrINIを加算回路52に供給する。一方、他のサブピクセルの誤差拡散処理では、誤差初期値読み出し信号DE_POSが”0”に設定され、セレクタ54は、Dラッチ53に格納されている誤差Derrを加算回路52に供給する。
加算回路52は、入力画像データDinの下位2ビットと誤差Derr又は初期値DerrINIについて加算演算を行い、キャリー出力cryと、次に減色画像データDfrcが算出されるサブピクセルの誤差拡散処理において使用される誤差Derrを算出する。Dラッチ53は、ドットクロック信号DCLによってトリガーされると加算回路52から出力される誤差Derrをラッチし、誤差Derrを更新する。加算回路51は、入力画像データDinの上位6ビットと加算回路52のキャリー出力cryとを加算して対象サブピクセルの減色画像データDfrcを生成する。
結果として、R誤差拡散処理回路42R、G誤差拡散処理回路42G、B誤差拡散処理回路42Bでは、下記の処理が行われることになる。
(1)各ラインのうち最初に誤差拡散処理が行われるサブピクセルについての処理
Dfrc=(Dh+DerrINI)>>2,
Derr=(Dh[1:0]+DerrINI)%4
ここで、DerrINIは、初期値設定回路55によって与えられる2ビットの初期値であり、Dh[1:0]は、重み付け画像データDhの下位2ビットであり、「>>2」は、下位2ビットを切り捨てる処理であり、「%4」は、4で割った余りを求める処理(即ち、この場合には、キャリーが発生した場合にそのキャリーを捨てる処理)である。
(2)最初に誤差拡散処理が行われるサブピクセル以外のサブピクセルについての処理
Dfrc=(Dh+Derr)>>2,
Derr=(Dh[1:0]+Derr)%4
図8は、本実施形態において、初期値設定回路55によって生成される初期値DerrINIを示す表である。一般的な誤差拡散処理では、2ビットの減色処理に対しては、0〜3の4種類の初期値が使用されるが、本実施形態では、誤差拡散処理に使用される初期値DerrINIが0と2の2種類である点に留意されたい。
誤差拡散処理に使用される初期値DerrINIは、所定数のライン毎に、そして所定数のフレーム毎に切り換えられる。本実施形態では、初期値DerrINIは、4ラインを1周期として2ライン毎に切り換えられ、且つ、2フレームを1周期として1フレーム毎に切り換えられる。上述されているように、重み付け「A」、「B」の選択は、2ラインを1周期として1ライン毎に切り換えられ、且つ、4フレームを1周期として、2フレーム毎に切り換えられることに留意されたい。例えば、Gサブピクセルについて行われる第0フレームの誤差拡散処理では、第0、第1ラインの初期値DerrINIは0であり、第2、第3ラインの初期値DerrINIは2である。以下のラインでも同様に、初期値DerrINIは、2ライン毎に切り換えられる。一方、第0ラインのGサブピクセルについては、偶数フレームでは初期値DerrINIは0であり、奇数フレームでは初期値DerrINIが2である。
ただし、各フレームにおける初期値DerrINIの繰り返しパターンは、Rサブピクセル、Gサブピクセル、Bサブピクセルとで異なっている。Rサブピクセルでは、第0、第1ラインでは初期値DerrINIが2であり、第2、第3ラインでは初期値DerrINIが0である。Gサブピクセルでは、第0、第1ラインでは初期値DerrINIが0であり、第2、第3ラインでは初期値DerrINIが2である。Bサブピクセルでは、第0ラインでは初期値DerrINIが2であり、第1、第2ラインでは初期値DerrINIが0であり、第3ラインでは初期値DerrINIが2であり、以下のラインでは、このパターンが繰り返される。これは、赤、緑、青をトータルで考えた場合の輝度を均一化するために好適である。
図9は、全てのGサブピクセルの入力画像データDinが”1”である場合のGサブピクセルに対して行われる誤差拡散処理の例を示す。図9において、濃いハッチングは、加算回路52のキャリー出力cryが”1”になるGサブピクセルを示している。第0フレームの第0ラインでは、初期値DerrINIは”0”である。一方、第0ラインでは、重み付け「B」が選択されるので、図6Bから理解されるように、重み付け画像データDhは”0”である。このため、第0フレームの第0ラインでは、全てのGサブピクセルについて加算回路52のキャリー出力cryが”0”であり、且つ、誤差Derrが”0”である。
一方、第0フレームの第3ラインでは、初期値DerrINIは”2”である。加えて、第3ラインでは重み付け「A」が選択されるので、図6Bから理解されるように、重み付け画像データDhは”2”である。このため、左端のGサブピクセルについての誤差拡散処理では、加算回路52のキャリー出力cryが”1”になるとともに、2番目のGサブピクセルに与えられる誤差Derrは”0”と算出される。2番目のGサブピクセルについての誤差拡散処理では、加算回路52のキャリー出力cryは”0”であり、且つ、2番目のGサブピクセルに与えられる誤差Derrは”2”と算出される。3番目のGサブピクセルでは、加算回路52のキャリー出力cryが”1”になるとともに、4番目のGサブピクセルに与えられる誤差Derrは”0”と算出される。
このようにして生成された減色画像データDfrcがデータレジスタ回路16に送られ、減色画像データDfrcに応じて液晶表示パネル2のデータ線が駆動される。
このような減色処理回路12を用いることにより、本実施形態の液晶表示装置1は、輝度の不均一性に起因するフリッカを抑制することができる。これは、誤差拡散処理回路14による誤差拡散処理によって水平方向の輝度を分散させる一方で、重み付け回路13による重み付け処理により、赤、緑、青のそれぞれについて、輝度が微小に高いラインと、輝度が微小に低いラインとが交互に配置されるからである。重み付け処理において重み付け「A」が選択されたラインのサブピクセルは、輝度が微小に高くなり、重み付け処理において重み付け「B」が選択されたラインのサブピクセルは、輝度が微小に低くなる。既述のように、隣接するラインでは、異なる重み付けが使用されるから、結果として、輝度が微小に高いラインと、輝度が微小に低いラインとが交互に配置されることになる。例えば、第0フレームでは、偶数ラインのGサブピクセルの輝度は微小に低くなり、奇数ラインのGサブピクセルの輝度は微小に高くなる。輝度が微小に高いラインと輝度が微小に低いラインは、所定のフレーム毎に切り換えられるから、観察者には、輝度が微小に高いラインと輝度が微小に低いラインの存在は観察されない。
輝度が微小に高いラインと輝度が微小に低いラインとが交互に配置されることにより、輝度の不均一性に起因するフリッカが抑制されるというのは、一見、技術的に奇異であるように思われるかもしれない。しかしながら、発明者の知見によれば、液晶表示パネル2にデルタ配置を採用し、且つ、誤差拡散処理を行う場合には、隣接するライン毎の輝度を積極的に不均一にすることにより、赤、緑、青のそれぞれについての輝度の均一性がかえって向上する。これは、デルタ配置では、同一の色のサブピクセルの位置が隣接するラインの間で水平方向にオフセットしているからである。デルタ配置では、或る色の特定のサブピクセルに最近接する同じ色のサブピクセルは、隣接するラインに位置し、且つ、水平方向にオフセットした4つのサブピクセルである。したがって、輝度が微小に高いラインと輝度が微小に低いラインとが交互に配置されることにより、輝度が高いサブピクセルに最近接する4つのサブピクセルの全ての輝度が低くなることが保証される。図4に示されているように、最近接する4つのサブピクセルのうちの2つのみが輝度が低いと、輝度が不均一になってしまうことに留意されたい。加えて、誤差拡散処理が行われるから、水平方向における輝度も均一化される。この結果、液晶表示パネル2の全体として輝度が均一化される。
加えて、本実施形態の減色処理回路12は、基本的には誤差拡散処理を採用しているため、元の画像データに依存して階調が高いサブピクセルの位置が変化する。従って、本実施形態の減色処理によれば、面フリッカが生じるような特異パターンの発生を抑制できるという利点がある。
以下、重み付け処理と誤差拡散処理による輝度の均一性の向上の効果を、具体例を提示しながら説明する。
図10の左図は、第0〜第3フレームのGサブピクセルについての減色処理において、第0〜第3ラインに対して定められた初期値DerrINIと重み付けを示す図である。例えば、第0フレームでは、第0ラインのGサブピクセルについて定められた初期値DerrINIは”0”であり、且つ、重み付け「B」が選択される。
図10の右図は、全てのGサブピクセルの入力画像データDinが1である場合の、各Gサブピクセルについて計算された重み付け画像データDhの下位2ビットと誤差Derrの和を示している。例えば、第0フレームの第0ラインについては、重み付け画像データDhの下位2ビットは0であり、初期値も0である。従って、第0ラインでは、全てのGサブピクセルについて、重み付け画像データDhの下位2ビットと誤差Derrの和が0である。第0フレームの第1ラインでは、重み付け画像データDhの下位2ビットは2であり、初期値は0である。従って、第1ラインの最初に減色処理が行われるGサブピクセルについては、重み付け画像データDhの下位2ビットと誤差Derrの和が2である。この結果、加算回路52のキャリー出力cryが0になり、誤差拡散処理で算出される誤差Derrが2になる。第1ラインの次に減色処理が行われるGサブピクセルについては、重み付け画像データDhの下位2ビットと誤差Derrの和が4である。従って、加算回路52のキャリー出力cryが1になり、算出される誤差Derrは”0”になる。同様の処理により、全てのGサブピクセルの入力画像データDinが1である場合、各Gサブピクセルについて計算された重み付け画像データDhの下位2ビットと誤差Derrの和が図10の右図に示されているようになることは、理解されよう。
図11Aの左列は、全てのGサブピクセルの入力画像データDinが1である場合に算出された減色画像データDfrcを示している。重み付け画像データDhの下位2ビットと誤差Derrの和が”4”である場合にのみ、加算回路52のキャリー出力cryは”1”になり、減色画像データDfrcが”1”になる。図11Aの最も左の列の図において、減色画像データDfrcが”1”であるGサブピクセルと、図10Bの右図において、重み付け画像データDhの下位2ビットと誤差Derrの和が”4”であるGサブピクセルは、一致していることに留意されたい。図11Aの左列に示されているように、全てのGサブピクセルの入力画像データDinが1である場合には、減色画像データDfrcが”1”であるGサブピクセルが均一に分散して配置される。図11Aの中列、右列に示されているように、全てのGサブピクセルの入力画像データDinが”2”である場合、”3”である場合も同様に、減色画像データDfrcが”1”であるGサブピクセルが均一に分散して配置される。
以上に説明された減色処理による減色画像データDfrcを生成の利点は、図11Bと対比することにより、一層に明確に理解されよう。図11Bは、一般的な誤差拡散処理によって減色処理を行った場合の、減色画像データを示している。詳細には、図11Bの左列は、全てのGサブピクセルの入力画像データDinが”1”である場合に算出される減色画像データDfrcの値を示しており、中列、右列は、全てのGサブピクセルの入力画像データDinがそれぞれ”2”、”3”である場合に算出される減色画像データDfrcの値を示している。図11Bから理解されるように、一般的な誤差拡散処理によって減色処理を行った場合には、各ラインのGサブピクセルの輝度の平均は同一である。しかしながら、デルタ配置の特殊性により、かえって輝度の分布が不均一になっている。図11Bの円は、Gサブピクセルの輝度が不均一である領域を示している。一方、図11Aから理解されるように、本実施形態では、Gサブピクセルの輝度が高いラインと輝度が低いラインとが交互に配置されている。しかしながら、液晶表示パネル2にデルタ配置が採用されていることにより、本実施形態では、かえって輝度の均一性が向上されている。
本実施形態において、初期値DerrINIと重み付け「A」、「B」の決め方は、様々に変更され得る。例えば、重み付け「A」、「B」は、下記条件(a)〜(c)を満足すれば、他の決め方であってもよい:
(a)重み付け「A」は、入力画像データDinの下位2ビットDin[1:0]の値に対して重み付け「A」によって決定される重み付けデータDhlsb[2:0]の値が、下位2ビットDin[1:0]の当該値以上になるように規定されている。
(b)重み付け「B」は、入力画像データDinの下位2ビットDin[1:0]の値に対して重み付け「B」によって決定される重み付けデータDhlsb[2:0]の値が下位2ビットDin[1:0]の当該値以下になるように規定されている。
(c)重み付け「A」、「B」は、入力画像データDinの下位2ビットDin[1:0]の或る値に対して重み付け「A」、「B」によってそれぞれ決定される重み付けデータDhlsb[2:0]の値の平均値が、当該下位2ビットDin[1:0]の値に一致するように決められている。
図12Aは、他の決め方による重み付け「A」、「B」を示す表である。図6Aの重み付け「A」、「B」との差異は、重み付け「A」、「B」のいずれについても、画素データDinの下位2ビットDin[1:0]が”2”である場合の重み付けデータDhlsb[2:0]が”2”であることである。図12Bは、図12Aの重み付けが使用される場合の、入力画像データDinと、重み付け処理によって生成された重み付け画像データDhとの関係を示す。このような重み付け処理では、ある色のサブピクセルの入力画像データDinが”2”であり、他の色のサブピクセルの入力画像データDinが”0”である場合に、斜めに延伸する輝度が高い領域が発生するが、輝度が1画素おきに明暗を繰り返すのでフリッカの問題は発生しない。
また、本実施形態では、減色処理回路12によって2ビットの減色処理が行われるが、αビットの減色処理が行われ得る。この場合、入力画像データDinの下位αビットDin[(α−1):0]から、(α+1)ビットの重み付けデータDhlsb[α:0]が決定される。この場合、重み付け「A」、「B」には、上記の条件(a)〜(c)に対応する下記の条件(a’)〜(c’)が課せられる。
(a’)重み付け「A」は、入力画像データDinの下位αビットDin[(α−1):0]の値に対して重み付け「A」によって決定される重み付けデータDhlsb[α:0]の値が、下位αビットDin[(α−1):0]の当該値以上になるように規定されている。
(b’)重み付け「B」は、入力画像データDinの下位αビットDin[(α−1):0]の値に対して重み付け「B」によって決定される重み付けデータDhlsb[α:0]の値が下位αビットDin[(α−1):0]の当該値以下になるように規定されている。
(c’)重み付け「A」、「B」は、入力画像データDinの下位αビットDin[(α−1):0]の或る値に対して重み付け「A」、「B」によってそれぞれ決定される重み付けデータDhlsb[α:0]の値の平均値が、当該下位αビットDin[(α−1):0]の値に一致するように決められている。
また、αビットの減色処理がなされる場合、誤差拡散処理の初期値は、0以上2α−2以下の偶数から選択され、且つ、全体としては2αラインを1周期として順次に切り換えられる。ただし、αビットの減色処理がなされる場合でも、最小の切り替えの単位は2ライン毎である。重み付け「A」、「B」の選択は、2ラインを周期として切り替えられるので、これにより、隣接するラインで、同じ減色処理が行われることはない。
図13は、3ビットの減色処理が行われる場合の、重み付け「A」、「B」のそれぞれについての重み付けデータDhlsb[3:0]の値の例を示す表であり、図14は、Rサブピクセル、Gサブピクセル、Bサブピクセルのそれぞれについて、各フレーム、各ライン毎の重み付け「A」、「B」の選択及び初期値の例を示す表である。図13の表に示された重み付け「A」、「B」が上記の条件(a’)〜(c’)を満足していることは、容易に理解されよう。また、図14に示されているように、3ビットの減色処理がなされる場合には全体としては8ライン(2ライン)を1周期として初期値が切り替えられるが、最小の切り替えの単位は2ライン毎である。例えば、第0フレームのGサブピクセルの誤差拡散処理についてみれば、第0、第1ラインの初期値が”4”であり、第2、第3ラインの初期値が”6”であり、第4、第5ラインの初期値が”0”であり、第6、第7ラインの初期値が”2”である。以下のラインでは、初期値が同じパターンで繰り返される。
図15は、図13、図14で示された重み付け処理及び誤差拡散処理によって生成された減色画像データDfrcによる液晶表示パネル2の表示の例を示す図である。図15では、全てのGサブピクセルの入力画像データDinが、”1”であり、他のサブピクセルの入力画像データDinが0である場合の液晶表示パネル2の表示が図示されている。図15においては、図11Bの左列と同様に、点灯するGサブピクセルがハッチングによって示されていることに留意されたい。図15に示されているように、3ビットの減色処理が行われる場合でも、輝度が高いGサブピクセルが均等に分散され、これにより、輝度の不均一性に起因するフリッカが有効に抑制される。
更に、図16は、4ビットの減色処理が行われる場合の、重み付け「A」、「B」のそれぞれについての重み付けデータDhlsb[4:0]の値を示す表である。図15の表に示された重み付け「A」、「B」も上記の条件(a’)〜(c’)を満足していることは、容易に理解されよう。
(第2の実施形態)
図17Aは、第2の実施形態における液晶表示装置1Aの構成を示す。第2の実施形態では、LCDドライバ3Aの減色処理回路12Aが、液晶表示パネル2がストライプ配置であるかデルタ配置であるかに応じて異なる減色処理を行うように構成されている。このような構成は、液晶表示パネル2にストライプ配置とデルタ配置のいずれが採用される場合であっても、画質を良好に維持するような好適な減色処理を行うことができるため好適である。上述のように、液晶表示パネル2がストライプ配置であるかデルタ配置であるかに応じて最適な減色処理は異なる。
より具体的には、LCDドライバ3Aは、液晶表示パネル2がストライプ配置、デルタ配置のいずれであるかを示すパネル構成切り替え信号6を画像描画回路4から受け取るように構成されている。LCDドライバ3Aの制御回路11は、パネル構成切り替え信号6を減色処理回路12Aに供給する。減色処理回路12Aは、重み付け回路13と誤差拡散処理回路14Aに加え、セレクタ回路22を備えている。セレクタ回路22は、パネル構成切り替え信号6に応答して、画像描画回路4から供給された入力画像データDinと重み付け回路13から供給された重み付け画像データDhのうちの一方を誤差拡散処理回路14Aに供給する。
図17Bは、減色処理回路12Aの詳細な構成を示している。セレクタ回路22は、Rセレクタ43R、Gセレクタ43G、Bセレクタ43Bから構成されている。Rセレクタ43Rは、パネル構成切り替え信号6に応答して、Rサブピクセルについて生成された、入力画像データDinと重み付け画像データDhの一方をR誤差拡散処理回路42Rに供給する。より具体的には、Rセレクタ43Rは、パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示されると、重み付け画像データDhをR誤差拡散処理回路42Rに供給する。一方、ストライプ配置の液晶表示パネル2を駆動することが指示されると、入力画像データDinをR誤差拡散処理回路42Rに供給する。R誤差拡散処理回路42Rは、入力画像データDinと重み付け画像データDhのうち受け取った方について誤差拡散処理を行う。同様に、Gセレクタ43Gは、パネル構成切り替え信号6に応答して、入力画像データDinと重み付け画像データDhの一方をG誤差拡散処理回路42Gに供給し、Bセレクタ43Bは、パネル構成切り替え信号6に応答して、入力画像データDinと重み付け画像データDhの一方をB誤差拡散処理回路42Bに供給する。
図18A、図18Bは第2の実施形態における誤差拡散処理回路14Aの構成を示す回路図である。第2の実施形態における誤差拡散処理回路14Aは、図7に示された第1の実施形態誤差拡散処理回路14と下記の2点で相違する。
第1に、初期値設定回路55は、図19A、図19Bに示されているように、0〜3の4種類の初期値を出力する。初期値設定回路55によって生成される初期値DerrINIは、2ビットの減色処理を行う一般的な誤差拡散処理において使用される初期値と同じである。初期値設定回路55から出力される初期値DerrINIは、所定数のラインを1周期として、そして所定数のフレームを1周期として切り換えられる。本実施形態では、初期値DerrINIは、4ラインを1周期として各ラインに切り換えられ、且つ、4フレームを1周期として各フレームで切り換えられる。例えば、Gサブピクセルについて行われる第0フレームの誤差拡散処理では、第0、第1、第2、第3ラインの初期値DerrINIは、それぞれ、”0”、”1”、”2”、”3”である。以下のラインでも同様に、初期値設定回路55によって生成される初期値DerrINIは、4ラインを1周期として切り換えられる。ただし、各フレームにおける初期値DerrINIの繰り返しパターンは、Rサブピクセル、Gサブピクセル、Bサブピクセルとで異なっている。これは、赤、緑、青をトータルで考えた場合の輝度を均一化するために好適である。
第2に、第2の実施形態における誤差拡散処理回路14Aは、スイッチ56を追加的に備えている。スイッチ56は、パネル構成切り替え信号6に応答して、初期値設定回路55から出力された初期値DerrINIの最下位ビットと、値”0”とのうちの一方を、実際に誤差格差処理において使用される初期値の最下位ビットとして選択する役割を有している。パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示されると、図18Aに示されているように、スイッチ56は、値”0”を、誤差格差処理において実際に使用される初期値の最下位ビットとして選択する。一方、パネル構成切り替え信号6によってストライプ配置の液晶表示パネル2を駆動することが指示されると、図18Bに示されているように、スイッチ56は、初期値設定回路55から出力された初期値の最下位ビットを、誤差格差処理において実際に使用される初期値の最下位ビットとして選択する。
このような減色処理回路12Aの構成によれば、パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示されると、第1の実施形態で説明された減色処理が行われる。詳細には、パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示されると、減色処理回路12Aは、下記のように動作する。重み付け回路13は、入力画像データDinに対して重み付け処理を行い重み付け画像データDhを生成する。セレクタ回路22は、重み付け画像データDhを誤差拡散処理回路14Aに供給する。誤差拡散処理回路14Aは、重み付け画像データDhに対して誤差拡散処理を行う。このとき、誤差拡散処理回路14Aのスイッチ56は、値”0”を、誤差格差処理において実際に使用される初期値の最下位ビットとして選択する。この結果、図19Aの括弧内の数値に示されているように、第2の実施形態において実際に加算回路52に供給される初期値は、図8に図示されている初期値の値と一致する。したがって、パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示される場合には、減色処理回路12Aは、第1の実施形態で説明された減色処理と同じ処理を行う。
一方、パネル構成切り替え信号6によってストライプ配置の液晶表示パネル2を駆動することが指示されると、一般的な誤差拡散処理が行われる。詳細には、減色処理回路12Aは、下記のように動作する。セレクタ回路22は、入力画像データDinを誤差拡散処理回路14Aに供給し、誤差拡散処理回路14Aは、入力画像データDinに対して誤差拡散処理を行う。このとき、誤差拡散処理回路14Aのスイッチ56は、初期値設定回路55から出力された初期値DerrINIの最下位ビットを、誤差格差処理において実際に使用される初期値の最下位ビットとして選択する;図19Bに示されているように、誤差格差処理において実際に使用される初期値は、一般的な誤差拡散処理で使用される初期値と同じである。したがって、パネル構成切り替え信号6によってストライプ配置の液晶表示パネル2を駆動することが指示されると、通常の誤差拡散処理と同様の処理が行われる。
このように、第2の実施形態のLCDドライバ3Aの構成によれば、液晶表示パネル2にストライプ配置とデルタ配置のいずれが採用される場合であっても、画質を良好に維持するような好適な減色処理を行うことができるため好適である。
(第3の実施形態)
図20Aは、第3の実施形態における液晶表示装置1Bの構成を示すブロック図である。第3の実施形態は、誤差拡散処理の後に重み付け処理が行われる点で、第1及び第2の実施形態と異なっている。これに伴い、第3の実施形態では、減色処理回路12Bの構成が、第1及び第2の実施形態の減色処理回路12、12Aと異なっている。
より具体的には、第3の実施形態の減色処理回路12Bは、誤差拡散処理回路61と、重み付け回路62とを備えている。図20Bに示されているように、誤差拡散処理回路61は、R誤差拡散処理回路71Rと、G誤差拡散処理回路71Gと、B誤差拡散処理回路71Bとを備えている。ここで、R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bの構成及び動作は、第1及び第2実施形態のR誤差拡散処理回路42R、G誤差拡散処理回路42G、及びB誤差拡散処理回路42Bの構成及び動作と異なっていることに留意されたい。
図21は、R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bの構成を示す図である。R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bのそれぞれは、図7の減色処理回路から加算回路51を取り除いた構成の処理回路を2つ有しており、且つ、上位ビット出力Dhmsbと2つの下位ビット出力Dh1、Dh2を出力する機能を有している。ここで、上位ビット出力Dhmsbは、入力画像データDinの上位6ビットであり、下位ビット出力Dh1、Dh2は、誤差拡散処理において、異なる初期値から生成されたキャリー出力である。
詳細には、R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bのそれぞれは、加算回路81−1、81−2と、Dラッチ82−1、82−2と、セレクタ83−1、83−2と、Dh1初期値設定回路84−1と、Dh2初期値設定回路84−2とを備えている。R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bのそれぞれは、ドットクロック信号DCLの1クロック周期で、一のサブピクセルに対応する上位ビット出力Dhmsb及び下位ビット出力Dh1、Dh2を生成するように構成されている。
Dh1初期値設定回路84−1と、Dh2初期値設定回路84−2は、誤差拡散処理の誤差の初期値を与える回路である。Dh1初期値設定回路84−1とDh2初期値設定回路84−2のそれぞれによって生成される初期値は、一般的に誤差拡散処理において使用される初期値と同じであるが、Dh1初期値設定回路84−1及びDh2初期値設定回路84−2は、互いに異なる初期値を生成するように構成されている。図22は、Dh1初期値設定回路84−1及びDh2初期値設定回路84−2がそれぞれに生成する初期値Derr1INI、Derr2INIを示す表である。Dh2初期値設定回路84−2が生成する初期値Derr2INIは、Dh1初期値設定回路84−1が生成する初期値Derr1INIと、下記式で表される関係にある:
Derr2INI=(Derr1INI+2)%,
ここで、「%4」は、4で割った余りを求める処理を意味している。加えて、Dh1初期値設定回路84−1と、Dh2初期値設定回路84−2のそれぞれには、減色処理の対象のフレームの番号を示すフレームカウントと、対象のラインの番号を示すラインカウントが与えられており、Dh1初期値設定回路84−1と、Dh2初期値設定回路84−2は、フレーム及びラインに応じて異なる初期値を供給する。
Dh1初期値設定回路84−1、Dh2初期値設定回路84−2によって生成される初期値Derr1INI、Derr2INIの組み合わせは、対象のサブピクセルの色によっても異なっている。例えば、R誤差拡散処理回路71Rにおいて、第0、第1フレームの第0ラインについて生成される初期値Derr1INI、Derr2INIは、それぞれ”2”、”0”である。一方、G誤差拡散処理回路71Gにおいて、第0、第1フレームの第0ラインについて生成される初期値Derr1INI、Derr2INIは、それぞれ”0”、”2”であり、B誤差拡散処理回路71Bにおいて、第0、第1フレームの第0ラインについて生成される初期値Derr1INI、Derr2INIは、それぞれ”3”、”1”であり、
図21のR誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bの動作は下記のとおりである。R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bは、入力画像データDinの上位6ビットを抽出して上位ビット出力Dhmsbとして出力する。
加えて、R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bは、下記の動作によって下位ビット出力Dh1、Dh2を生成する。
下位ビット出力Dh1は、加算回路81−1と、Dラッチ82−1と、セレクタ83−1、及びDh1初期値設定回路84−1によって生成される。セレクタ83−1は、誤差初期値読み出し信号DE_POSに応答してDh1初期値設定回路84−1によって発生された初期値Derr1INIと、Dラッチ82−1に保持されている誤差Derr1の一方を、加算回路81−1に供給する。具体的には、各ラインの最初に処理されるサブピクセルの誤差拡散処理では、誤差初期値読み出し信号DE_POSが”1”に設定され、誤差初期値読み出し信号DE_POSが”1”に設定されたことに応答してセレクタ83−1は、初期値Derr1INIを加算回路81−1に供給する。一方、他のサブピクセルの誤差拡散処理では、誤差初期値読み出し信号DE_POSが”0”に設定され、セレクタ83−1は、Dラッチ82−1に格納されている誤差Derr1を加算回路52に供給する。加算回路81−1は、入力画像データDinの下位2ビットと誤差Derr(又は初期値DerrINI)について加算演算を行い、下位ビット出力Dh1と、次にサブピクセルの誤差拡散処理において使用される誤差Derr1を算出する。下位ビット出力Dh1は、加算回路81−1による加算演算で発生するキャリーであり、誤差Derr1は、入力画像データDinの下位2ビットと誤差Derrの(キャリーを除いた)和である。Dラッチ82−1は、ドットクロック信号DCLによってトリガーされると加算回路81−1から出力される誤差Derr1をラッチし、誤差Derr1を更新する。
一方、下位ビット出力Dh2は、加算回路81−2と、Dラッチ82−2と、セレクタ83−2、及びDh2初期値設定回路84−2によって生成される。加算回路81−2と、Dラッチ82−2と、セレクタ83−2、及びDh2初期値設定回路84−2の動作は、Dh2初期値設定回路84−2によって生成される初期値Derr2INIがDh1初期値設定回路84−1によって生成される初期値Derr1INIと異なっている点を除けば、上述の加算回路81−1と、Dラッチ82−1と、セレクタ83−1、及びDh1初期値設定回路84−1の動作と同一である。
R誤差拡散処理回路71R、G誤差拡散処理回路71G、B誤差拡散処理回路71Bによって生成された上位ビット出力Dhmsbと2つの下位ビット出力Dh1、Dh2は、重み付け回路62に送られる。
図20Bに示されているように、重み付け回路62は、R重み付け回路72R、G重み付け回路72G、及びB重み付け回路72Bで構成されている。R重み付け回路72Rは、R誤差拡散処理回路71Rによって生成された上位ビット出力Dhmsbと2つの下位ビット出力Dh1、Dh2から減色画像データDfrcを生成する。同様に、G重み付け回路72Gは、G誤差拡散処理回路71Gによって生成された上位ビット出力Dhmsbと2つの下位ビット出力Dh1、Dh2から減色画像データDfrcを生成し、B重み付け回路72Bは、B誤差拡散処理回路71Bによって生成された上位ビット出力Dhmsbと2つの下位ビット出力Dh1、Dh2から減色画像データDfrcを生成する。
図23は、R重み付け回路72R、G重み付け回路72G、及びB重み付け回路72Bの構成を示すブロック図である。R重み付け回路72R、G重み付け回路72G、及びB重み付け回路72Bのそれぞれは、AND回路73、OR回路74、重み付け判断回路75、加算回路76、及びオーバーフロー処理回路77を備えている。AND回路73は、下位ビット出力Dh1、Dh2の論理積(AND)を出力し、OR回路74は、下位ビット出力Dh1、Dh2の論理和(OR)を出力する。重み付け判断回路75は、減色処理の対象のフレームの番号を示すフレームカウントと、対象のラインの番号を示すラインカウントに応じて、AND回路73の出力とOR回路74の出力のうちの一方を、下位ビット出力Dhとして選択する回路である。後述されるように、このような重み付け判断回路75の動作により、フレーム及びラインに応じた「重み付け処理」がなされた減色画像データDfrcが生成されることになる。加算回路76は、上位ビット出力Dhmsbと重み付け判断回路75から出力された下位ビット出力Dhとに対して加算演算を行う。オーバーフロー処理回路77は、上位ビット出力Dhmsbと下位ビット出力Dhとの加算演算においてオーバーフローが発生した場合に、オーバーフロー処理を行う。具体的には、オーバーフロー処理回路77は、上位ビット出力Dhmsbと下位ビット出力Dhとの加算演算においてオーバーフローが発生しなかった場合には上位ビット出力Dhmsbと下位ビット出力Dhとの和をそのまま減色画像データDfrcとして出力する。一方、オーバーフローが発生した場合、オーバーフロー処理回路77は、減色画像データDfrcを、オール「1」に設定する。
本実施形態では、重み付け判断回路75が、下位ビット出力Dhを下位ビット出力Dh1、Dh2の論理和と論理積のいずれに定めるかによって「重み付け処理」が行われる。図24Aに示されているように、重み付け「A」では、下位ビット出力Dh1、Dh2の論理和が下位ビット出力Dhとして選択される。一方、重み付け「B」では、下位ビット出力Dh1、Dh2の論理積が下位ビット出力Dhとして選択される。重み付け「A」、「B」を選択することにより、減色画像データDfrcの値を増加させ、又は、減少させる「重み付け処理」を行うことができる。詳細には、重み付け「A」が選択される場合には(即ち、下位ビット出力Dh1、Dh2の論理和が下位ビット出力Dhとして選択される場合には)、下位ビット出力Dh1、Dh2の少なくとも一方が”1”である場合に下位ビット出力Dhが”1”になるため、下位ビット出力Dhが”1”になる場合が(後述の重み付け「B」と比較して)多くなる。したがって、上位ビット出力Dhmsbと下位ビット出力Dhの和として算出される減色画像データDfrcは、上位ビット出力Dhmsbよりも増大される場合が多くなる。一方、重み付け「B」が選択される場合には(即ち、下位ビット出力Dh1、Dh2の論理積が下位ビット出力Dhとして選択される場合には)、下位ビット出力Dh1、Dh2の両方が”1”でなければ、下位ビット出力Dhが”1”にならない。従って、下位ビット出力Dhが”1”になる場合が相対的に少なくなる。よって、減色画像データDfrcは、上位ビット出力Dhmsbよりも増大される場合が少なくなる。この結果、重み付け「A」が選択されると減色画像データDfrcが相対的に増大され、重み付け「B」が選択されると減色画像データDfrcが相対的に減少される。
重み付け「A」、「B」の選択は、対象となるサブピクセルが属するラインに応じて決定される。重要なことは、隣接するラインでは異なる重み付けが使用されることである。図24Aの例では、例えば第0フレームでは、偶数ラインのサブピクセルについては重み付け「A」が使用され、奇数ラインのサブピクセルについては重み付け「B」が選択される。一方、第1フレームでは、偶数ラインのサブピクセルについては重み付け「B」が使用され、奇数ラインのサブピクセルについては重み付け「A」が選択される。他のフレームにおいても、同様に、隣接するラインでは異なる重み付けが使用される
加えて、重み付け「A」、「B」の選択は、所定のフレーム毎に切り換えられる。本実施形態では、重み付け「A」、「B」の選択は、8フレームを1周期としながら、1フレーム毎に切り換えられる。即ち、第0、第2、第5、第7フレームにおいては、偶数ラインのサブピクセルについては重み付け「A」が使用され、奇数ラインのサブピクセルについては重み付け「B」が選択される一方で、第1、第3、第4、第6フレームにおいては、偶数ラインのサブピクセルについては重み付け「B」が使用され、奇数ラインのサブピクセルについては重み付け「A」が選択される。
このような減色処理回路12Bを用いることにより、本実施形態の液晶表示装置1は、輝度の不均一性に起因するフリッカを抑制することができる。これは、誤差拡散処理回路61による誤差拡散処理によって水平方向の輝度を分散させる一方で、重み付け回路62による重み付け処理により、赤、緑、青のそれぞれについて、輝度が微小に高いラインと、輝度が微小に低いラインとが交互に配置されるからである。重み付け処理に重み付け「A」が選択されたラインのサブピクセルは、輝度が微小に高くなり、重み付け処理に重み付け「B」が選択されたラインのサブピクセルは、輝度が微小に低くなる。既述のように、隣接するラインでは、異なる重み付けが使用されるから、結果として、輝度が微小に高いラインと、輝度が微小に低いラインとが交互に配置されることになる。デルタ配置が採用される場合には、輝度が微小に高いラインと、輝度が微小に低いラインを交互に配置することにより、かえって輝度の不均一性が解消されることは、第1の実施形態で説明されているとおりである。
以下、重み付け処理と誤差拡散処理による輝度の均一性の向上の効果を、具体例を提示しながら説明する。図24Bは、第0ラインの各Gサブピクセルについて算出された下位ビットDh1、Dh2と、下位ビットDh1、Dh2から得られた下位ビットDhを示す表である。図24Bの表は、第0ラインの各Gサブピクセルの画素データDinが、左から順に、”1”、”1”、”1”、”1”、”2”、”2”、”2”、”2”、”3”、”3”、”3”、”3”である場合について作成されている。
第0、第1フレームでは、第0ラインのGサブピクセルの初期値Derr1INI、Derr2INIは、それぞれ、”0”、”2”である。第0ラインの各Gサブピクセルの画素データDinが、”1”であるから、初期値Derr1INIと画素データDinの下位2ビットの和は”1”であり、初期値Derr2INIと画素データDinの下位2ビットの和は”3”である。したがって、下位ビットDh1、Dh2は、いずれも”0”であり、且つ、次のGサブピクセルの誤差Derr1、Derr2は、それぞれ、”1”、”3”である。第0ラインの次のGサブピクセルについては、誤差Derr1と画素データDinの下位2ビットの和は”2”であり、誤差Derr1INIと画素データDinの下位2ビットの和は”4”である。したがって、下位ビットDh1は”0”であり、下位ビットDh2は”1”である。同様の計算により、第0ラインの他のGサブピクセル、及び他のフレームについても、図24Bの上図に示された下位ビットDh1、Dh2が得られることを確かめることができる。
下位ビットDhは、重み付け「A」「B」の選択に応じて、下位ビットDh1、Dh2の論理和又は論理積として算出される。図24Bの下図は、図24Bの上図に示された下位ビットDh1、Dh2から算出される下位ビットDhを示す表である。第0フレームの第0ラインでは重み付け「A」が選択されるので、下位ビットDhは、下位ビットDh1、Dh2の論理和として算出される。図24Bの下図の第1行目によれば、第0フレームの第0ラインのGサブピクセルについては、下位ビットDhは、順に、”0”、”1”、”0”、”1”、”1”、”1”・・・と算出されている。この値が、図24Bの上図に示された、第0フレームの下位ビットDh1、Dh2の論理和に一致していることは、容易に理解されよう。また、第1フレームの第0ラインでは重み付け「B」が選択されるので、下位ビットDhは、下位ビットDh1、Dh2の論理積として算出される。図24Bの下図の第2行目によれば、第1フレームの第0ラインのGサブピクセルについては、下位ビットDhは、順に、”0”、”0”、”0”、”0”、”0”、”0”・・・と算出されている。この値が、図24Bの上図に示された、第1フレームの下位ビットDh1、Dh2の論理積に一致していることは、容易に理解されよう。
図25の左列は、全てのGサブピクセルの入力画像データDinが1である場合に算出された減色画像データDfrcを示している。全てのGサブピクセルの入力画像データDinが1である場合、下位ビットDhが”1”である場合にのみ、減色画像データDfrcが”1”になる。図25の左図において、減色画像データDfrcが”1”であるGサブピクセルと、図24Bの下図の最初から4番目までのGサブピクセルのうち、下位ビットDhが”1”であるGサブピクセルは一致していることに留意されたい。図25の左列に示されているように、全てのGサブピクセルの入力画像データDinが1である場合には、減色画像データDfrcが”1”であるGサブピクセルが均一に分散して配置される。図25の中列、右列に示されているように、全てのGサブピクセルの入力画像データDinが”2”である場合、”3”である場合も同様に、減色画像データDfrcが”1”であるGサブピクセルが均一に分散して配置される。本実施形態でも、重み付け処理により、Gサブピクセルの輝度が高いラインと輝度が低いラインとが交互に配置されている。しかしながら、液晶表示パネル2にデルタ配置が採用されていることにより、かえって輝度の均一性が向上されることは、図25から理解されよう。
(第4の実施形態)
図26は、第4の実施形態における液晶表示装置1Cの構成を示す。第4の実施形態では、LCDドライバ3Cの減色処理回路12Cが、液晶表示パネル2がストライプ配置であるかデルタ配置であるかに応じて異なる減色処理を行うように構成されている。このような構成は、液晶表示パネル2にストライプ配置とデルタ配置のいずれが採用される場合であっても、画質を良好に維持するような好適な減色処理を行うことができるため好適である。
より具体的には、LCDドライバ3Cは、液晶表示パネル2がストライプ配置、デルタ配置のいずれであるかを示すパネル構成切り替え信号6を画像描画回路4から受け取るように構成されている。LCDドライバ3Cの制御回路11は、パネル構成切り替え信号6を減色処理回路12Cの重み付け回路62に供給する。
図27A、図27Bに示されているように、第4の実施形態では、重み付け回路62に含まれるR重み付け回路72R、G重み付け回路72G、及びB重み付け回路72Bの構成が変更される。第4の実施形態では、R重み付け回路72R、G重み付け回路72G、及びB重み付け回路72Bに、スイッチ78が追加される。スイッチ78は、パネル構成切り替え信号6に応答して、誤差拡散処理回路61から供給される下位ビット出力Dh1と、重み付け判断回路75から出力された下位ビット出力Dhの一方を、加算回路76に出力する。
このような減色処理回路12Cの構成によれば、パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示されると、第3の実施形態で説明された減色処理が行われる。詳細には、パネル構成切り替え信号6によってデルタ配置の液晶表示パネル2を駆動することが指示されると、スイッチ78は、重み付け判断回路75から出力された下位ビット出力Dhを加算回路76に出力する。この場合のR重み付け回路72R、G重み付け回路72G、及びB重み付け回路72Bの動作は、第3の実施形態と同じである。
一方、パネル構成切り替え信号6によってストライプ配置の液晶表示パネル2を駆動することが指示されると、一般的な誤差拡散処理が行われる。詳細には、パネル構成切り替え信号6によってストライプ配置の液晶表示パネル2を駆動することが指示されると、スイッチ78は、誤差拡散処理回路61から供給される下位ビット出力Dh1を加算回路76に出力する。図21から理解されるように、下位ビット出力Dh1は、一般的な誤差拡散処理で生成されるキャリー出力と同じであるから、結果として、加算回路76及びオーバーフロー処理回路77で生成される減色画像データDfrcも、入力画像データDinに対して一般的な誤差拡散処理を行って得られる減色画像データに一致している。
このように、第4の実施形態のLCDドライバ3Cの構成によれば、液晶表示パネル2にストライプ配置とデルタ配置のいずれが採用される場合であっても、画質を良好に維持するような好適な減色処理を行うことができるため好適である。
なお、上記には本発明の実施形態が様々に記載されているが、本発明は、上記の実施形態に限定して解釈されてはならない。例えば、初期値設定回路によって発生される初期値、及び、初期値を切り換える態様は、様々に変更可能である。また、第2及び第4の実施形態においては、パネル構成切り替え信号6が画像描画回路4からLCDドライバに供給されているが、LCDドライバの外部入力パッドが、固定された電位(例えば、電源電位及び接地電位)を有する信号線に接続されることによってパネル構成切り替え信号6がLCDドライバ3A、3Cに供給されることも可能である。液晶表示パネル2がストライプ配置、デルタ配置のいずれであるかは、LCDドライバを液晶表示装置に実装する際に既に決定されているから、パネル構成切り替え信号6の信号レベルは固定であってもよい。
また、上述の実施形態では、液晶表示パネルを備える液晶表示装置が開示されているが、本発明が、デルタ配置を採用する他の表示パネル、例えば、プラズマディスプレイパネルを備える表示装置にも適用可能であることは、当業者には容易に理解されよう。
図1は、ストライプ配置を採用する液晶表示パネルの構成を示す概念図である。 図2は、デルタ配置を採用する液晶表示パネルの構成を示す概念図である。 図3は、典型的な誤差拡散処理回路の構成を示すブロック図である。 図4は、一般的な誤差拡散処理により、デルタ配置を採用する液晶表示パネルでフリッカが発生する原因を説明する概念図である。 図5Aは、本発明の第1の実施形態の液晶表示装置の構成を示すブロック図である 図5Bは、第1の実施形態における減色処理回路の構成を示すブロック図である。 図6Aは、第1の実施形態において重み付け回路によって行われる重み付け処理を説明する図である。 図6Bは、第1の実施形態における、入力画像データと、重み付け処理によって生成される重み付け画像データの対応関係を示す表である。 図7は、第1の実施形態における誤差拡散処理回路の構成を示すブロック図である。 図8は、第1の実施形態における、重み付け回路で選択される重み付けと、誤差拡散処理で使用される誤差の初期値とを示す表である。 図9は、第1の実施形態における、誤差拡散処理の例を示す概念図である。 図10は、第1の実施形態における、減色処理回路の動作を示す概念図である。 図11Aは、第1の実施形態の減色処理回路によって生成される減色画像データを示す概念図である。 図11Bは、一般的な誤差拡散処理によって生成される減色画像データをを示す概念図である。 図12Aは、第1の実施形態において使用可能な、他の重み付け処理を説明する図である。 図12Bは、入力画像データと、図12Aの重み付け処理によって生成される重み付け画像データの対応関係を示す表である。 図13は、第1の実施形態において、3ビットの減色処理が行われる場合の重み付け処理の例を説明する図である。 図14は、第1の実施形態において3ビットの減色処理が行われる場合の、重み付け回路で選択される重み付けと、誤差拡散処理で使用される誤差の初期値とを示す表である。 図15は、第1の実施形態において、3ビットの減色処理が行われる場合に生成される減色画像データを示す概念図である。 図16は、第1の実施形態において、4ビットの減色処理が行われる場合の重み付け処理の例を説明する図である。 図17Aは、第2の実施形態における液晶表示装置の構成を示すブロック図である。 図17Bは、第2の実施形態における減色処理回路の構成を示すブロック図である。 図18Aは、第2の実施形態における誤差拡散処理回路の構成と、デルタ配置を採用する液晶表示パネルを駆動する場合の誤差拡散処理回路の動作を示すブロック図である。 図18Bは、第2の実施形態において、ストライプ配置を採用する液晶表示パネルを駆動する場合の誤差拡散処理回路の動作を示すブロック図である。 図19Aは、第2の実施形態について、デルタ配置を採用する液晶表示パネルを駆動する場合における、重み付け回路で選択される重み付けと誤差拡散処理で使用される誤差の初期値とを示す表である。 図19Bは、第2の実施形態について、ストライプ配置を採用する液晶表示パネルを駆動する場合における、誤差拡散処理で使用される誤差の初期値とを示す表である。 図20Aは、第3の実施形態における液晶表示装置の構成を示すブロック図である。 図20Bは、第3の実施形態における減色処理回路の構成を示すブロック図である。 図21は、第3の実施形態における誤差拡散処理回路の構成を示すブロック図である。 図22は、第3の実施形態における誤差拡散処理で使用される初期値を示す表である。 図23は、第3の実施形態における重み付け回路の構成を示すブロック図である。 図24Aは、第3の実施形態における重み付け回路の動作を示す概念図である。 図24Bは、第3の実施形態における減色処理回路の動作の例を示す表である。 図25は、第3の実施形態の減色処理回路によって生成される減色画像データを示す概念図である。 図26は、第4の実施形態における誤差拡散処理回路の構成を示すブロック図である。 図27Aは、第4の実施形態における重み付け回路の構成と、デルタ配置を採用する液晶表示パネルを駆動する場合の重み付け回路の動作を示すブロック図である。 図27Bは、第4の実施形態において、ストライプ配置を採用する液晶表示パネルを駆動する場合の重み付け回路の動作を示すブロック図である。
符号の説明
1、1A、1B、1C:液晶表示装置
2:液晶表示パネル
3、3A、3B、3C:LCDドライバ
4:画像描画回路
5:同期信号
6:パネル構成切り替え信号
11:制御回路
12、12A、12B、12C:減色処理回路
13:重み付け回路
14、14A:誤差拡散処理回路
15:シフトレジスタ回路
16:データレジスタ回路
17:ラッチ回路
18:データ線駆動回路
19:階調電圧発生回路
20:ゲート線駆動回路
21:タイミング制御回路
22:セレクタ回路
31:制御信号
32:タイミング信号
33:水平スタート信号
34:シフトレジスタ出力信号
35:ラッチ信号
36:ゲート線制御信号
41R:R重み付け回路
41G:G重み付け回路
41B:B重み付け回路
42R:R誤差拡散処理回路
42G:G誤差拡散処理回路
42B:B誤差拡散処理回路
43R:Rセレクタ
43G:Gセレクタ
43B:Bセレクタ
51、52:加算回路
53:Dラッチ
54:セレクタ
55:初期値設定回路
56:スイッチ
61:誤差拡散処理回路
62:重み付け回路
71R:R誤差拡散処理回路
71G:G誤差拡散処理回路
71B:B誤差拡散処理回路
72R:R重み付け回路
72G:G重み付け回路
72B:B重み付け回路
73:AND回路
74:OR回路
75:重み付け判断回路
76:加算回路
77:オーバーフロー処理回路
78:スイッチ
81−1、81−2:加算回路
82−1、82−2:Dラッチ
83−1、83−2:セレクタ
84−1:Dh1初期値設定回路
84−2:Dh2初期値設定回路
101、102:加算回路
103:Dラッチ
104:セレクタ
105:初期値設定回路

Claims (18)

  1. 複数のサブピクセルで構成されるピクセルがデルタ配置によって配置されている表示パネルと、
    前記複数のサブピクセルの階調を示す入力画像データに対して前記サブピクセルが属するラインに応じた重み付け処理を行うことにより重み付け画像データを生成する重み付け回路と、
    前記重み付け画像データに対して誤差拡散処理を行うことにより減色画像データを生成するように構成された誤差拡散処理回路と、
    前記減色画像データに応答して前記表示パネルを駆動する駆動回路
    とを備え、
    前記重み付け処理は、或るフレームの表示において、或るラインに属するサブピクセルに対応する前記重み付け画像データについては、前記入力画像データの値以上の値になるように前記重み付け画像データを決定し、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記重み付け画像データについては、前記入力画像データの値以下の値になるように前記重み付け画像データを決定する
    表示装置。
  2. 請求項に記載の表示装置であって、
    前記重み付け回路は、前記入力画像データの値Dinに対応する、前記或るラインに属するサブピクセルに対応する前記重み付け画像データの値Dhと、前記入力画像データの前記値Dinに対応する、前記他のラインに属するサブピクセルに対応する前記重み付け画像データの値Dhとが、下記式:
    Din−1<(Dh+Dh)/2<Din+1,
    を満足するように、前記重み付け画像データを生成する
    表示装置。
  3. 請求項に記載の表示装置であって、
    前記入力画像データはmビットのデータであり、
    前記減色処理回路は、前記入力画像データに対してαビットの減色処理を行って前記減色画像データを生成するように構成され、
    前記重み付け回路は、前記減色処理の対象である前記サブピクセルが属する前記ラインに応じて前記入力画像データの値Dinの下位αビットDin[(α−1):0]から(α+1)ビットの重み付けデータDhlsb[α:0]を生成し、且つ、前記重み付け画像データの値Dhを、Din[(m−1):α]とDhlsb[α:0]との和がオーバーフローを起こさない場合には、
    Dh=Din[(m−1):α]+Dhlsb[α:0],
    を使用して決定し、オーバーフローを起こす場合には、前記重み付け画像データの値Dhをオール”1”であるように決定するように構成された
    表示装置。
    ただし、Din[(m−1):α]は、その上位(m−α)ビットが前記入力画像データの値Dinの上位(m−α)ビットと一致し、下位αビットがオール0であるデータである。
  4. 請求項に記載の表示装置であって、
    前記入力画像データの値Dinの前記下位αビットDin[(α−1):0]の或る値に対して、前記或るラインについて定められた前記重み付けデータDhlsb[α:0]と、前記下位αビットDin[(α−1):0]の前記或る値に対して前記他のラインについて定められた前記重み付けデータDhlsb[α:0]との平均値は、前記下位αビットDin[(α−1):0]に一致する
    表示装置。
  5. 請求項1又は2に記載の表示装置であって、
    前記誤差拡散処理では、前記重み付け画像データに対してαビットの減色処理が行われ、
    前記誤差拡散処理回路は、前記誤差拡散処理において使用される誤差の初期値を、0以上2α−2以下の偶数から選択する
    表示装置。
  6. 請求項又はに記載の表示装置であって、
    前記誤差拡散処理回路は、前記誤差拡散処理において使用される誤差の初期値を、0以上2α−2以下の偶数から選択する
    表示装置。
  7. 請求項又はに記載の表示装置であって、
    前記誤差拡散処理回路は、前記初期値を2ライン毎に切り換える
    表示装置。
  8. 請求項1に記載の表示装置であって、
    前記重み付け処理では、前記或るフレームと異なる他のフレームの表示において、前記或るラインに属する前記サブピクセルに対応する前記重み付け画像データについては、前記入力画像データの値以下の値になるように前記重み付け画像データを決定し、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記重み付け画像データについては、前記入力画像データの値以上の値になるように前記重み付け画像データを決定する
    表示装置。
  9. 請求項1に記載の表示装置であって、
    更に、
    制御信号に応じて前記入力画像データと前記重み付け画像データとの一方のデータを選択するセレクタ回路
    を具備し、
    前記誤差拡散処理回路は、前記セレクタ回路によって選択された前記一方のデータに対して誤差拡散処理を行うことにより、前記減色画像データを生成する
    表示装置。
  10. 複数のサブピクセルで構成されるピクセルがデルタ配置によって配置されている表示パネルと、
    前記複数のサブピクセルの階調を示す入力画像データの上位(m−α)ビットを上位ビット出力として出力し、且つ、前記入力画像データの下位αビットに対して、第1初期値を用いた誤差拡散処理と前記第1初期値と異なる第2初期値を用いた誤差拡散処理を行うことにより、それぞれが1ビットの第1下位ビット出力と第2下位ビット出力とを生成する誤差拡散処理回路と、
    前記サブピクセルが属するラインに応じて前記第1下位ビット出力と前記第2下位ビット出力との論理和又は論理積を前記上位ビット出力に加えることにより、前記上位ビット出力と前記第1下位ビット出力と前記第2下位ビット出力とから減色画像データを生成するように構成された重み付け回路と、
    前記減色画像データに応答して前記表示パネルを駆動する駆動回路
    とを備え、
    前記重み付け回路は、或るフレームの表示において、或るラインに属するサブピクセルに対応する前記減色画像データの生成では、前記第1下位ビット出力と前記第2下位ビット出力との論理和を前記上位ビット出力に加えることによって前記減色画像データを生成し、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記減色画像データの生成では、前記第1下位ビット出力と前記第2下位ビット出力との論理積を前記上位ビット出力に加えることによって前記減色画像データを生成するように構成されている
    表示装置。
  11. 請求項1に記載の表示装置であって、
    前記重み付け回路は、前記或るフレームと異なる他のフレームの表示において、前記或るラインに属する前記サブピクセルに対応する前記減色画像データの生成では、前記第1下位ビット出力と前記第2下位ビット出力との論理積を前記上位ビット出力に加えることによって前記減色画像データを生成し、前記他のラインに属する前記サブピクセルに対応する前記減色画像データの生成では、前記第1下位ビット出力と前記第2下位ビット出力との論理積を前記上位ビット出力に加えることによって前記減色画像データを生成するように構成されている
    表示装置。
  12. 請求項10に記載の表示装置であって、
    前記重み付け回路は、制御信号に応答して下記2つの動作:
    (1)前記減色処理の対象である前記サブピクセルが属するラインに応じて前記第1下位ビット出力と前記第2下位ビット出力との論理和又は論理積を前記上位ビット出力に加えることにより前記減色画像データを生成する動作
    (2)前記上位ビット出力と前記第1下位ビット出力との和から、前記減色画像データを生成する動作
    のいずれかを行うように構成された
    表示装置。
  13. 複数のサブピクセルで構成されるピクセルが配置されている表示パネルを駆動するための表示パネルドライバであって、
    前記複数のサブピクセルの階調を示す入力画像データに対して前記サブピクセルが属するラインに応じた重み付け処理を行うことにより重み付け画像データを生成する重み付け回路と、
    前記重み付け画像データに対して誤差拡散処理を行うことにより減色画像データを生成するように構成された誤差拡散処理回路と、
    前記減色画像データに応答して前記表示パネルを駆動する駆動回路
    とを備え、
    記重み付け処理は、或るフレームの表示において、或るラインに属するサブピクセルに対応する前記重み付け画像データについては、前記入力画像データの値以上の値になるように前記重み付け画像データを決定し、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記重み付け画像データについては、前記入力画像データの値以下の値になるように前記重み付け画像データを決定する
    表示パネルドライバ。
  14. 請求項1に記載の表示パネルドライバであって、
    更に、制御信号に応じて前記入力画像データと前記重み付け画像データとの一方のデータを選択するセレクタ回路
    を備え、
    前記誤差拡散処理回路は、前記セレクタ回路によって選択された前記一方のデータに対して誤差拡散処理を行うことにより、前記減色画像データを生成する
    示パネルドライバ。
  15. 請求項1に記載の表示パネルドライバであって、
    前記誤差拡散処理では、前記重み付け画像データに対してkビットの減色処理が行われ、
    前記誤差拡散処理回路は、前記セレクタ回路により前記重み付け画像データが選択された場合、前記誤差拡散処理において使用される誤差の初期値を0以上2−2以下の偶数から選択し、前記セレクタ回路により前記画像データが選択された場合、前記誤差拡散処理において使用される誤差の初期値を0以上2−1以下の整数から選択する
    表示パネルドライバ。
  16. 複数のサブピクセルで構成されるピクセルが配置されている表示パネルを駆動するための表示パネルドライバであって、
    前記複数のサブピクセルの階調を示す入力画像データの上位(m−α)ビットを上位ビット出力として出力し、且つ、前記入力画像データの下位αビットに対して、第1初期値を用いた誤差拡散処理と前記第1初期値と異なる第2初期値を用いた誤差拡散処理を行うことにより、それぞれが1ビットの第1下位ビット出力と第2下位ビット出力とを生成する誤差拡散処理回路と、
    前記サブピクセルが属するラインに応じて前記第1下位ビット出力と前記第2下位ビット出力との論理和又は論理積を前記上位ビット出力に加えることにより、前記上位ビット出力と前記第1下位ビット出力と前記第2下位ビット出力とから減色画像データを生成するように構成された重み付け回路
    とを備え
    前記重み付け回路は、或るフレームの表示において、或るラインに属するサブピクセルに対応する前記減色画像データの生成では、前記第1下位ビット出力と前記第2下位ビット出力との論理和を前記上位ビット出力に加えることによって前記減色画像データを生成し、前記或るラインに隣接する他のラインに属するサブピクセルに対応する前記減色画像データの生成では、前記第1下位ビット出力と前記第2下位ビット出力との論理積を前記上位ビット出力に加えることによって前記減色画像データを生成するように構成されている
    表示パネルドライバ。
  17. 請求項1に記載の表示パネルドライバであって、
    記重み付け回路は、制御信号に応答して下記2つの動作:
    (1)前記減色処理の対象である前記サブピクセルが属するラインに応じて前記第1下位ビット出力と前記第2下位ビット出力との論理和又は論理積を前記上位ビット出力に加えることにより前記減色画像データを生成する動作
    (2)前記上位ビット出力と前記第1下位ビット出力との和から、前記減色画像データを生成する動作
    のいずれかを行うように構成された
    表示パネルドライバ。
  18. 請求項1又は請求項1に記載の表示パネルドライバであって、
    前記制御信号は、前記表示パネルがデルタ配置を採用するかストライプ配置を採用するかに応じて生成される
    表示パネルドライバ。
JP2007126085A 2007-05-10 2007-05-10 表示装置及び表示パネルドライバ Expired - Fee Related JP5615480B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007126085A JP5615480B2 (ja) 2007-05-10 2007-05-10 表示装置及び表示パネルドライバ
US12/149,559 US8373727B2 (en) 2007-05-10 2008-05-05 Display apparatus and display panel driver including subtractive color processing circuit for error diffusion processing and weighting processing
CN200810097077XA CN101303842B (zh) 2007-05-10 2008-05-12 显示装置和显示面板驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126085A JP5615480B2 (ja) 2007-05-10 2007-05-10 表示装置及び表示パネルドライバ

Publications (2)

Publication Number Publication Date
JP2008281789A JP2008281789A (ja) 2008-11-20
JP5615480B2 true JP5615480B2 (ja) 2014-10-29

Family

ID=39969121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126085A Expired - Fee Related JP5615480B2 (ja) 2007-05-10 2007-05-10 表示装置及び表示パネルドライバ

Country Status (3)

Country Link
US (1) US8373727B2 (ja)
JP (1) JP5615480B2 (ja)
CN (1) CN101303842B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262741B2 (ja) * 2009-01-19 2013-08-14 パナソニック株式会社 色分布分析装置及び色分布分析方法
JP2010210704A (ja) * 2009-03-06 2010-09-24 Sanyo Electric Co Ltd 画像表示装置
CN101995720B (zh) * 2010-06-01 2011-12-28 友达光电股份有限公司 显示面板及其驱动电路
CN104992654B (zh) * 2011-07-29 2019-02-22 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法
JP2013164549A (ja) * 2012-02-13 2013-08-22 Sony Corp 表示制御装置、表示制御方法、及びプログラム
CN104036710B (zh) * 2014-02-21 2016-05-04 北京京东方光电科技有限公司 像素阵列及其驱动方法、显示面板和显示装置
CN104036701B (zh) 2014-06-26 2016-03-02 京东方科技集团股份有限公司 显示面板及显示方法、显示装置
CN104123904B (zh) 2014-07-04 2017-03-15 京东方科技集团股份有限公司 像素阵列及其驱动方法和显示面板
US10380955B2 (en) 2014-07-09 2019-08-13 E Ink California, Llc Color display device and driving methods therefor
US9922603B2 (en) 2014-07-09 2018-03-20 E Ink California, Llc Color display device and driving methods therefor
US10891906B2 (en) 2014-07-09 2021-01-12 E Ink California, Llc Color display device and driving methods therefor
CN104166259B (zh) 2014-07-30 2017-02-08 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
TWI515488B (zh) * 2014-08-01 2016-01-01 瑞鼎科技股份有限公司 顯示裝置及其子畫素陣列
US10410398B2 (en) * 2015-02-20 2019-09-10 Qualcomm Incorporated Systems and methods for reducing memory bandwidth using low quality tiles
TWI615829B (zh) * 2015-06-01 2018-02-21 伊英克加利福尼亞有限責任公司 彩色顯示裝置及其驅動方法
CN110097862B (zh) * 2018-01-31 2022-09-13 天马日本株式会社 显示装置及相对亮度数据的转换方法
JP7155995B2 (ja) * 2018-12-19 2022-10-19 カシオ計算機株式会社 表示装置、表示制御方法、及びプログラム
CN114743465B (zh) * 2022-02-28 2023-08-15 长春希达电子技术有限公司 一种发光像素排布结构、显示面板及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990902A (ja) 1995-09-19 1997-04-04 Fujitsu General Ltd 擬似中間調処理回路
JP3251487B2 (ja) * 1996-02-05 2002-01-28 シャープ株式会社 画像処理装置
JP2002162953A (ja) 2000-11-27 2002-06-07 Sony Corp 画像処理装置、画像処理方法、コンテンツ配信システム
JP2002251173A (ja) 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法および画像データの伝送方法
JP2002258805A (ja) 2001-03-01 2002-09-11 Matsushita Electric Ind Co Ltd 液晶表示装置とそれを用いた情報表示装置および液晶表示装置の駆動方法
JP3741204B2 (ja) * 2001-10-10 2006-02-01 株式会社日立プラズマパテントライセンシング カラー画像表示装置
JP2003177696A (ja) * 2001-12-10 2003-06-27 Matsushita Electric Ind Co Ltd 表示装置および表示方法
JP4434639B2 (ja) * 2003-04-18 2010-03-17 パナソニック株式会社 表示パネルの駆動方法
US8248433B2 (en) 2004-03-08 2012-08-21 Nvidia Corporation Error accumulation dithering of image data

Also Published As

Publication number Publication date
US8373727B2 (en) 2013-02-12
US20080278522A1 (en) 2008-11-13
CN101303842B (zh) 2012-09-26
JP2008281789A (ja) 2008-11-20
CN101303842A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP5615480B2 (ja) 表示装置及び表示パネルドライバ
JP3999081B2 (ja) 液晶表示装置
JP3631727B2 (ja) 画像表示方法および画像表示装置
JP4980508B2 (ja) 液晶表示装置、モノクローム液晶表示装置、コントローラ、および画像変換方法
TWI416478B (zh) A display control device and an electronic machine using the same
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
US10657873B2 (en) System and method for subpixel rendering and display driver
JP2010145989A (ja) 液晶表示装置
JP2002229505A (ja) 表示装置
CN107342034B (zh) 显示面板驱动器、显示设备以及显示面板的驱动方法
KR102164701B1 (ko) 표시 장치 및 이의 구동 방법
JP2011048057A (ja) 液晶表示装置
JP2011007889A (ja) 液晶表示装置
JP2012247597A (ja) 画像処理方法、画像処理装置、電気光学装置、及び電子機器
KR20150102134A (ko) 영상 처리부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널 구동 방법
JP2015055871A (ja) 表示パネルの駆動方法およびそれを行うための表示装置
JP4240435B2 (ja) 画像表示装置及び該画像表示装置を備えた機器
TWI438749B (zh) 於顯示面板進行遞色的方法與相關裝置
JP2009186800A (ja) 表示装置および表示装置のフリッカ判定方法。
US7911431B2 (en) Liquid crystal display device and method of driving the same
KR100463412B1 (ko) 의사계조를 표시하는 표시장치 및 이를 표시하는 표시방법
JP2009175237A (ja) 表示装置、表示パネルドライバ、及び表示パネル駆動方法
JP2001343636A (ja) マトリクス型カラー表示装置
JP2013068792A (ja) 表示装置、表示方法および電子機器
KR100848093B1 (ko) 액정 표시 장치의 디더링 장치 및 디더링 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140910

R150 Certificate of patent or registration of utility model

Ref document number: 5615480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees