KR100855988B1 - 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치 - Google Patents

랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치 Download PDF

Info

Publication number
KR100855988B1
KR100855988B1 KR1020070024675A KR20070024675A KR100855988B1 KR 100855988 B1 KR100855988 B1 KR 100855988B1 KR 1020070024675 A KR1020070024675 A KR 1020070024675A KR 20070024675 A KR20070024675 A KR 20070024675A KR 100855988 B1 KR100855988 B1 KR 100855988B1
Authority
KR
South Korea
Prior art keywords
value
mask pattern
dither
random number
bit
Prior art date
Application number
KR1020070024675A
Other languages
English (en)
Inventor
이재철
김종선
최영민
류근호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070024675A priority Critical patent/KR100855988B1/ko
Priority to US12/073,935 priority patent/US20080224976A1/en
Application granted granted Critical
Publication of KR100855988B1 publication Critical patent/KR100855988B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • G09G3/2051Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화상 데이터 처리 방법 및 장치에 관한 것으로서, 특히 디더링 처리 시에 특정 주파수에 에너지 스펙트럼이 집중되는 현상을 분산시키기 위한 디더링 처리 방법 및 장치에 관한 것이다.
본 발명의 일실시 예에 따른 랜덤한 시/공간적 디더링 처리 방법은 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력하는 디더링 처리 방법에 있어서, (a) 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키는 단계 및 (b) 상기 단계(a)에서 생성된 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 처리를 실행하는 단계를 포함함을 특징으로 한다.
Figure R1020070024675
디더링, 랜덤, 플리커, 난수

Description

랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한 액정 표시 장치{Method and apparatus for executing random temporal/spatial dithering process and liquid crystal display device using the same}
도 1은 종래의 기술에 따른 규칙적인 시/공간적 디더링 패턴 테이블을 기반으로 한 디더링 처리 방법을 설명하기 위한 도면이다.
도 2는 도 1에 따른 시/공간적 디더링 패턴 테이블을 기반으로 한 디더링 처리 시의 LSB 2비트의 값이 '01'경우에, 프레임별로 규칙적인 패턴이 나타나는 것을 보여주는 도면이다.
도 3은 종래의 기술에 따른 디더링 방식을 적용하여 단계적 변화를 갖는 패턴(Gradation Pattern)을 처리한 경우에, 액정 디스플레이 장치로 출력되는 화상을 보여준다.
도 4는 종래의 기술에 따른 디더링 방식을 적용한 경우의 고정된 특정 위치의 픽셀에 대한 주파수 특성 스펙트럼이다.
도 5는 본 발명에 따른 디더링 처리 방법을 설명하기 위한 개념도이다.
도 6은 본 발명의 일 실시 예에 따른 랜덤한 시/공간적 디더링 처리 방법의 흐름도이다.
도 7은 본 발명의 일 실시 예에 따른 랜덤한 시/공간적 디더링 처리 장치에 서의 디더링 마스크 패턴을 생성시키는 회로 블록의 구성도이다.
도 8은 본 발명의 일 실시 예에 따른 랜덤한 시/공간적 디더링 처리 장치에서의 디더링 연산을 수행하는 회로 블록의 구성도이다.
도 9는 본 발명의 일 실시 예에 따른 액정 표시 장치의 구성도이다.
도 10은 본 발명에 따른 디더링 방식을 적용하여 단계적 변화를 갖는 패턴(Gradation Pattern)을 처리한 경우에, 액정 디스플레이 장치로 출력되는 화상을 보여준다.
도 11은 본 발명에 따른 디더링 방식을 적용한 경우의 고정된 특정 위치의 픽셀에 대한 주파수 특성 스펙트럼이다.
본 발명은 화상 데이터 처리 방법 및 장치에 관한 것으로서, 특히 디더링 처리 시에 특정 주파수에 에너지 스펙트럼이 집중되는 현상을 분산시키기 위한 디더링 처리 방법 및 장치에 관한 것이다.
본 발명과 관련되어 공개된 기술 문헌으로는 대한민국 공개특허공보 2003-075319 및 일본공개특허 2002-232714 등이 있다.
화상 데이터 처리 장치에서 픽셀 데이터를 표현하기 위하여 할당된 비트 수가 디스플레이 장치에서 할당된 픽셀 데이터의 비트 수를 초과하는 경우에 디더링(dithering) 처리가 필요하게 된다.
일 예로서, 픽셀 데이터를 표현하는데 화상 데이터 처리 장치에서 8비트가 할당되고, 디스플레이 장치에서 6비트가 할당된 경우에, 8비트의 화상 데이터를 6비트의 화상 데이터로 근사하게 변환시키는 기술이 디더링 처리 기술이다.
종래의 기술에 따르면, 도 1에 도시된 바와 같은 미리 정해진 테이블을 기반으로 디더링 처리를 실행된다. 즉, 최하위 2비트 값에 따라서 4개 프레임의 디더링 패턴이 결정된다.
만일, 최하위 2비트 값이 '01'인 경우에, 도 1의 테이블로부터 'Zb01'의 디더링 패턴이 적용되어 도 2와 같이 N번째 프레임과 (N+1)번째 프레임에서 규칙적인 패턴의 변화 양상이 나타나게 된다. 이 경우에 시간적으로 고정된 위치의 특정 픽셀의 특성을 살펴보면 프레임 주파수의 1/2 주기로 가중치가 활성화되는 것을 알 수 있다.
단계적 변화를 갖는 패턴(Gradation Pattern)에 대하여 위와 같이 정해진 디더링 테이블을 이용하여 디더링 처리를 한 경우에 도 3과 같이 특정 무늬가 나타나게 되는 문제점이 발생된다.
그리고, 도 4는 고정된 특정 위치의 픽셀에 대한 주파수 스펙트럼을 보여준다. 도 4로부터 특정 주파수 대역에 에너지가 몰리는 현상이 나타난다는 것을 알 수 있다. 이와 같이, 프레임 주파수의 1/2에 에너지가 집중됨으로써 플리커 현상이 발생되는 문제점이 있었다.
본 발명이 이루고자하는 기술적 과제는 특정 주파수에 에너지 스펙트럼이 집 중되는 현상을 방지하기 위하여 시/공간적으로 디더링 패턴을 랜덤하게 발생시켜 디더링 처리를 실행하는 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한 액정 표시 장치를 제공하는데 있다. 또한, 상기된 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일실시 예에 따른 랜덤한 시/공간적 디더링 처리 방법은 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력하는 디더링 처리 방법에 있어서, (a) 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키는 단계 및 (b) 상기 단계(a)에서 생성된 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 처리를 실행하는 단계를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 단계(a)는 (a1) 2N개 프레임 단위로 시간적으로 랜덤하게 프레임 오프셋 값을 생성시키는 단계, (a2) 상기 2N개 프레임 주기가 시작되는 첫 번째 프레임에서는 2N/2 * 2N/2 서브 픽셀 단위로 각 서브 픽셀에 대응되는 마스크 값을 {0,1,2,…,2N-1)} 값 중에서 하나의 값을 중복되지 않게 랜덤하게 선택하여 마스크 패턴을 생성시키고, 상기 첫 번째 프레임에 연속되는 2N-1개 프레임의 동일 좌표의 서브 픽셀에 대응되는 각각의 마스크 값은 {0,1,2,…,2N-1} 값 중에서 해당 2N개 프레임 주기에 포함된 이전 프레임의 동일 좌표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤하게 선택하여 마스크 패턴을 생성시키는 단계 및 (a3) 상기 단계(a1)에서 생성된 프레임 오프셋 값을 상기 단계(a2)에서 생성된 마스크 패턴에 더하여 2N진수의 디더링 마스크 패턴을 생성시키는 단계를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 프레임 오프셋 값은 {0,1,2,…,2N-1} 값 중에서 하나의 값을 랜덤하게 선택하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 단계(b)는 (b1) 상기 입력 M비트 서브 픽셀 신호의 최하위 N 비트들 값과 상기 입력 서브 픽셀 신호가 디스플레이될 좌표에 대응되는 상기 디더링 마스크 패턴의 값을 비교하는 단계, (b2) 상기 단계(b1)의 비교 결과 상기 입력 M비트 화소 신호의 최하위 N개 비트들 값이 상기 서브 픽셀 신호가 디스플레이될 좌표에 대응되는 상기 디더링 마스크 패턴의 값보다 크면, 상기 입력 서브 픽셀의 최하위 비트부터 (N+1)번째 비트에 '1'더하고, 그렇지 않으면 '0'을 더하는 단계 및 (b3) 상기 단계(b2)에서 연산된 M비트 서브 픽셀 신호에서 최하위 N개 비트 값들을 삭제하여 (M-N)비트의 서브 픽셀 신호를 생성시키는 단계를 포함함을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 일실시 예에 따른 랜덤 한 시/공간적 디더링 처리 장치는 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력하는 디더링 처리 장치에 있어서, 2N개 프레임 단위로 시간적으로 랜덤하게 프레임 오프셋 값을 생성시키는 프레임 오프셋 발생 회로, 2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 공간적 랜덤 번호 발생 회로, 상기 프레임 오프셋 값, 상기 2N/2 * 2N/2 서브 픽셀 단위로 생성된 랜덤 번호에 근거하여 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키는 디더링 마스크 패턴 생성 회로 및 상기 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 회로를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 프레임 오프셋 발생 회로는 프레임 동기신호를 카운트하여 2N개 프레임 동기신호마다 제1신호를 생성시키는 프레임 카운터, 상기 제1신호가 생성될 때마다 랜덤 번호를 생성시키는 시간축 랜덤 번호 발생기 및 상기 시간축 랜덤 번호 발생기에서 생성된 랜덤 번호에 근거하여 프레임 오프셋 값을 생성시키는 프레임 오프셋 발생기를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 공간적 랜덤 번호 발생 회로는 데이터 클럭신호를 카운트하여 디스플레이 좌표값을 계산하는 디스플레이 좌표 계산부, 라인이 변경될 때마다 랜덤 번호를 생성시키는 수직축 랜덤 번호 발생기 및 상기 수 직축 랜덤 번호 발생기에서 발생되는 랜덤 번호에 근거하여 2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 수평축 랜덤 번호 발생기를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 디더링 마스크 패턴 생성 회로는 공간적 랜덤 번호 발생 회로에서 생성되는 랜덤 번호에 근거하여 상기 2N개 프레임 주기가 시작되는 첫 번째 프레임에서는 2N/2 * 2N/2 서브 픽셀 단위로 각 서브 픽셀에 대응되는 마스크 값을 {0,1,2,…,2N/2-1} 값 중에서 하나의 값을 중복되지 않게 랜덤하게 선택하여 마스크 패턴을 생성시키고, 상기 첫 번째 프레임에 연속되는 2N/2-1개 프레임의 동일 좌표의 서브 픽셀에 대응되는 각각의 마스크 값은 {0,1,2,…,2N/2-1} 값 중에서 해당 2N개 프레임 주기에 포함된 이전 프레임의 동일 좌표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤하게 선택하여 마스크 패턴을 생성시키는 디더 패턴 생성부 및 상기 프레임 오프셋 값과 상기 마스크 패턴 값을 더하여 디더링 마스크 패턴 값을 생성시키는 합산기를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 디더 패턴 생성부는 2N/2 * 2N/2 서브 픽셀 단위로 복수의 디더 패턴들이 저장된 테이블로부터 상기 수평축 랜덤 번호 발생기에서 출력되는 랜덤 번호에 근거하여 하나의 디더 패턴을 선택하여 출력시키도록 설계하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 디더링 연산 회로는 입력 M비트 서브 픽셀 신호에서 최상위 [M-1 : N] 비트와 최하위 [N-1 : 0]비트를 분리하는 데이터 분리기, 서브 픽셀 단위로 상기 디더링 마스크 패턴 값과 상기 최하위 [N-1 : 0] 비트 값을 비교하여, 최하위 [N-1 : 0] 비트 값이 상기 디더링 마스크 패턴 값보다 큰 경우에는 '1'을 출력하고, 그렇지 않은 경우에는 '0'을 출력하는 비교기 및 상기 최상위 [M-1 : N] 비트 값의 최하위 비트 값에 상기 비교기의 출력 값을 더하여 디더링 처리된 (M-N)비트의 서브 픽셀 신호를 출력하는 합산기를 포함함을 특징으로 한다.
상기 또 다른 기술적 과제를 달성하기 위하여 본 발명의 일실시 예에 따른 액정 표시 장치는 복수의 게이트 라인과 복수의 데이터 라인이 행렬로 교차 배열되어, 상기 게이트 라인에 인가되는 게이트 펄스에 따라 상기 데이터 라인에 인가되는 화소 데이터 전압에 상응하는 화상을 화소 단위의 액정 표시 소자로 표시하는 액정 표시 패널, 상기 게이트 라인을 선택하는 게이트 제어신호 및 상기 데이터 라인 단위로 화소 데이터를 출력시키는 데이터 제어신호를 생성시키며, 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키고, 상기 디더링 마스크 패턴을 이용하여 디더링 연산 처리하여 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력시키는 컨트롤러, 상기 게이트 제어신호에 따라 선택되는 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 구동부 및 상기 (M-N)비트 서브 픽셀 신호에 상응하는 전압을 생성시켜 해당 데이터 라인에 인가하는 데이터 구동부를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 컨트롤러는 2N개 프레임 단위로 시간적으로 랜덤하게 프레임 오프셋 값을 생성시키는 프레임 오프셋 발생 회로, 2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 공간적 랜덤 번호 발생 회로, 상기 프레임 오프셋 값, 상기 2N/2 * 2N/2 서브 픽셀 단위로 생성된 랜덤 번호에 근거하여 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키는 디더링 마스크 패턴 생성 회로 및 상기 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 회로를 포함함을 특징으로 한다.
상기 또 다른 기술적 과제를 해결하기 위하여 본 발명은 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서도 시/공간적으로 불규칙하게 디더링 처리를 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
N개 비트(이 때, N은 짝수)를 줄이는 디더링 처리에 있어서, 디더링 마스크 패턴은 일 예로서 2N/2 * 2N/2 서브 픽셀 단위로 생성시킬 수 있다. 물론, 다른 사이즈 단위로 디더링 마스크 패턴을 생성시키도록 설정할 수도 있다. 여기서, 서브 픽셀은 R,G,B 각각의 서브 픽셀을 의미한다.
본 발명에서는 설명의 편의를 위하여 일 예로서 8비트 데이터를 6비트 데이터로 변환시켜 출력시키는 디더링 처리 방법으로 한정하여 설명하기로 한다. 물론 본 발명이 이에 한정되지 않음은 당연한 사실이다.
디스플레이 패널 상의 X축, Y축 그리고 시간축으로 좌표계를 설정하였으며, 일 예로서, 도 5에 도시된 바와 같이 2*2 픽셀로 구성된 마크로 픽셀(macro pixel) 단위로 디더링 처리를 할 수 있다.
우선, 디더링 처리를 위하여 4개의 프레임 단위로 랜덤한 프레임 오프셋 값(K)을 생성시킨다(S610). 프레임 오프셋 값(K)은 {0,1,2,3} 중에서 하나의 값으로 랜덤하게 결정된다.
다음으로, 마크로 픽셀 단위로 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서, 함수 f 및 함수 g를 이용하여 공간적/시간적으로 불규칙하게 마스크 패턴(m)을 생성시킨다(S620).
즉, 입력 영상신호와 디더링 처리된 영상신호의 공간적 평균이 일치해야 한다는 전제하에 함수 f : X → Y를 이용하여 각 마크로 픽셀은 임의의 패턴 값을 생성시키며, 이 때 함수 f는 정의역 X={an, bn, cn, dn}이 치역 Y={0,1,2,3}과 1:1 인 함수이다. 따라서, 마크로 픽셀 내의 픽셀에서는 중복된 패턴 값을 갖지 않게 마스크 패턴을 생성시킨다.
이와 함께, 시간적 디더링 처리를 수행함에 있어서 단위 프레임별로 오프셋을 랜덤하게 생성시킴으로써, 특정 주파수에 에너지 스펙트럼이 집중되는 현상을 방지한다. 즉, 공간적 디더링 처리와 마찬가지로 디더링 처리 전/후의 시간적 평균이 일치해야 한다는 전제하에, 함수 g : P → Y를 이용하여 각각의 고정된 위치(p)의 픽셀에 대한 단위 프레임(4개 프레임)별로 임의의 패턴 값을 생성시킨다. 이 때 함수 g는 정의역 P={pi, pi+1, pi+2, pi+3}이 치역 Y={0,1,2,3}과 1:1 인 함수이다. 따라서, 단위 프레임 시간 동안에 공간적으로 동일한 위치의 픽셀에서는 중복된 패턴 값을 갖지 않게 된다.
다음으로, 단계620(S620)에서 생성된 마스크 패턴(m)에 단계610(S610)에서 생성된 해당 프레임에 대한 프레임 오프셋 값(K)을 더하여 디더링 마스크 패턴(dm)을 생성시킨다(S630). 이 때, 4진수 합산기를 이용하여 프레임 오프셋 값(K)을 마스크 패턴(m)에 더하여 4진수의 디더링 마스크 패턴을 생성시키며, 덧셈 연산 시에 발생되는 자리 올림 캐리 값은 버린다.
이와 같이 생성된 디더링 마스크 패턴(dm)을 이용하여 다음과 같이 디더링 연산 처리를 실행한다.
우선, 입력 8비트 서브 픽셀 신호의 최하위 2비트들 값{LSB(2bits)_(x,y)}과 입력 서브 픽셀 신호가 디스플레이될 좌표 (x,y)에 대응되는 디더링 마스크 패턴의 값{dm_(x,y)}을 비교한다(S640).
단계640(S640)의 비교 결과 최하위 2비트들 값{LSB(2bits)_(x,y)}이 디더링 마스크 패턴의 값{dm_(x,y)}보다 큰 경우에는 최하위 2비트 바로 위의 상위 비트{LSB(3rd 비트)}에 '1'을 더한다(S650).
만일, 단계640(S640)의 비교 결과 최하위 2비트들 값{LSB(2bits)_(x,y)}이 디더링 마스크 패턴의 값{dm_(x,y)}보다 작거나 같은 경우에는 최하위 2비트 바로 위의 상위 비트{LSB(3rd 비트)}에 '0'을 더한다(S660).
단계650(S650) 또는 단계660(S660)을 실행하고 나서, 입력되는 8비트 서브 픽셀 신호의 최하위 2비트들 값들을 삭제하여 6비트 서브 픽셀 신호를 생성시킨다(S670).
이와 같은 방법으로 시/공간적으로 랜덤하게 디더링 처리를 실행할 수 있게 되었다.
다음으로, 본 발명에 따른 랜덤한 시/공간적 디더링 처리 장치에 대하여 도 7 및 도 8의 구성도를 참조하여 설명하기로 한다.
디더링 처리 장치는 크게 디더링 마스크 패턴을 생성시키는 회로 블록과 디더링 연산을 수행하는 회로 블록으로 나눌 수 있다. 도 7에 본 발명에 따른 디더링 마스크 패턴을 생성시키는 회로 블록의 구성도를 도시하였으며, 도 8에 디더링 연산을 수행하는 회로 블록의 구성도를 도시하였다.
도 7에 도시된 바와 같이, 본 발명에 따른 디더링 마스크 패턴을 생성시키는 회로 블록은 프레임 카운터(701), 시간축 랜덤 번호 발생기(702), 프레임 오프셋 발생기(703), 디스플레이 좌표 계산부(704), 수직축 랜덤 번호 발생기(705), R,G,B 서브 픽셀용 수평축 랜덤 번호 발생기(706-1, 706-2, 706-3), R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3) 및 복수의 합산기(708-1, 708-2, 708-3)로 구성된다.
프레임 카운터(701)는 프레임 동기신호(Frame_Sync)를 입력하여 4개 프레임 단위로 제1신호를 생성시킨다. 만일 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 처리 장치에서는 2N개 프레임마다 제1신호가 생성된다.
시간축 랜덤 번호 발생기(702)는 제1신호가 입력될 때마다 시간축 랜덤 번호를 생성시킨다.
프레임 오프셋 발생기(703)는 시간축 랜덤 번호에 근거하여 복수개의 프레임 오프셋 값 중에서 하나의 값을 선택하여 출력한다. 프레임 오프셋 값은 만일 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 처리 장치에서는 시간축 랜덤 번호로 근거하여 {0,1,2,…,2N-1} 값 중에서 하나의 값을 선택하여 출력한다. 일 예로서, 8비트 데이터를 6비트 데이터로 변환시키는 디더링 처리에 있어서 프레임 오프셋 값은 {0,1,2,3} 중에서 하나의 값이 선택된다.
디스플레이 좌표 계산부(704)는 데이터 인에이블 신호(DE) 및 데이터 처리용 클럭 신호(CLK)를 입력하고, 데이터 인에이블 신호(DE)가 발생되는 시점부터 클럭 신호(CLK)를 카운팅하여 디스플레이 좌표(x,y)를 계산한다.
수직축 랜덤 번호 발생기(705)는 디스플레이 좌표값을 입력하여, 라인이 변 경될 때마다 랜덤 번호를 생성시킨다.
R,G,B 서브 픽셀용 수평축 랜덤 번호 발생기(706-1, 706-2, 706-3)는 수직축 랜덤 번호 발생기(705)에서 출력되는 랜덤 번호에 근거하여 마크로 픽셀 단위로 각각 랜덤 번호를 발생시킨다. 여기서, 마크로 픽셀 단위는 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 처리 장치에서는 2N/2 * 2N/2 서브 픽셀 크기로 결정된다. 일 예로서, 8비트 데이터를 6비트 데이터로 변환시키는 디더링 처리에 있어서 마크로 픽셀 단위는 2ㅧ 2 서브 픽셀 크기로 결정된다.
R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3)는 각각 R,G,B 서브 픽셀용 수평축 랜덤 번호 발생기(706-1, 706-2, 706-3)에서 마크로 픽셀 단위로 생성되는 랜덤 번호에 근거하여 공간적/시간적으로 불규칙하게 디더링 패턴(일명 마스크 패턴)을 생성시킨다.
즉, M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 처리를 하는 경우에, R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3) 각각은 2N개 프레임 주기가 시작되는 첫 번째 프레임에서는 2N/2 * 2N/2 서브 픽셀 단위로 각 서브 픽셀에 대응되는 마스크 값을 {0,1,2,…,2N-1} 값 중에서 하나의 값을 중복되지 않게 랜덤하게 선택하여 마스크 패턴을 생성시키고, 첫 번째 프레임에 연속되는 2N-1개 프레임의 동일 좌표의 서브 픽셀에 대응되는 각각의 마스크 값은 {0,1,2,…,2N-1} 값 중에서 해당 2N개 프레임 주기에 포함된 이전 프레임의 동일 좌 표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤하게 선택하는 방식으로 마스크 패턴을 생성시킨다.
일 예로서, 8비트 데이터를 6비트 데이터로 변환시키는 디더링 처리에 있어서 R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3)의 동작을 도 5를 참조하여 상세히 설명하기로 한다.
우선, 마크로 픽셀은 (2ㅧ 2) 서브 픽셀 단위로 구성된다고 가정하자.
R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3)는 (2ㅧ 2) 서브 픽셀 단위로 입력되는 랜덤 번호에 따라서 함수 f : X → Y를 이용하여 각 마크로 픽셀은 임의의 패턴 값을 생성시키며, 이 때 함수 f는 정의역 X={an, bn, cn, dn}이 치역 Y={0,1,2,3}과 1:1 인 함수이다. 따라서, 마크로 픽셀 내의 픽셀에서는 중복된 패턴 값을 갖지 않게 마스크 패턴을 생성시킨다.
이와 같은 방법에 의하여, 일 예로서 첫 번째 프레임의 첫 번째 마크로 픽셀 {a0, b0, c0, d0}의 마스크 패턴 값이 {1, 0, 2, 3}으로 랜덤하게 결정되었다고 가정하자.
그러면, 두 번째 프레임의 첫 번째 마크로 픽셀 {a1, b1, c1, d1}의 마스크 패턴 값은 첫 번째 프레임의 동일 좌표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤 번호에 따라서 선택한다. 즉, 서브 픽셀 a1의 마스크 패턴 값은 a0에서 결정된 '1'을 제외한 {0,2,3} 중에서 하나의 값을 랜덤하게 선택 하고, 같은 방법으로 서브 픽셀 b1, c1, d1 각각의 마스크 패턴 값을 랜덤하게 결정한다. 일 예로서, 두 번째 프레임의 첫 번째 마크로 픽셀 {a1, b1, c1, d1}의 마스크 패턴 값이 {0, 3, 1, 2}로 결정되었다고 가정하자.
그러면, 세 번째 프레임의 첫 번째 마크로 픽셀 {a2, b2, c2, d2}의 마스크 패턴 값은 첫 번째 프레임 및 두 번째 프레임의 동일 좌표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤 번호에 따라서 선택한다. 즉, 서브 픽셀 a2의 마스크 패턴 값은 서브 픽셀 a0와 a1에서 결정된 '1' 및 '0'을 제외한 {2,3} 중에서 하나의 값을 랜덤하게 선택하고, 같은 방법으로 서브 픽셀 b1, c1, d1 각각의 마스크 패턴 값을 랜덤하게 결정한다. 일 예로서, 세 번째 프레임의 첫 번째 마크로 픽셀 {a2, b2, c2, d2}의 마스크 패턴 값이 {2, 1, 3, 0}으로 결정되었다고 가정하자.
그러면, 네 번째 프레임의 첫 번째 마크로 픽셀 {a3, b3, c3, d3}의 마스크 패턴 값은 시간적/공간적 평균이 일치해야 한다는 조건을 만족시켜야 하므로 자동적으로 {3,2,0,1}로 결정된다.
R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3)는 일 예로서, 각각 시간적/공간적 평균이 일치해야 한다는 조건을 만족시키는 디더 패턴들을 저장하는 디더 테이블로부터 랜덤 번호에 대응되는 해당 디더 패턴 정보들을 읽어내는 방식으로 구현시킬 수 있다.
R,G,B 서브 픽셀용 디더 패턴 생생부(707-1, 707-2, 707-3) 각각에서 생성되는 좌표별 마스크 패턴 값에 프레임 오프셋 발생기(703)에서 생성된 프레임 오프셋 값을 합산기(708-1, 708-2, 708-3)에서 각각 더하여 디더링 마스크 패턴을 생성시킨다. 마크로 픽셀이 2N/2 * 2N/2 서브 픽셀로 구성되는 경우에 합산기(708-1, 708-2, 708-3)는 각각 2N진수 합산기로 구성되며, 자리 올림 캐리는 무시한다.
일 예로서, Red 신호에 대한 첫 번째 프레임의 첫 번째 마크로 픽셀 {a0, b0, c0, d0}의 마스크 패턴 값이 {1, 0, 2, 3}이고 프레임 오프셋 값이 '2'인 경우에, 디더링 마스크 패턴 값은 {3, 2, 0, 1}이 된다.
이와 같은 동작에 의하여 시간적/공간적으로 랜덤하게 R,G,B 각각의 디더링 마스크 패턴이 생성된다.
시간축 랜덤 번호 발생기(702), 수직축 랜덤 번호 발생기(705) 및 R,G,B 서브 픽셀용 수평축 랜덤 번호 발생기(706-1, 706-2, 706-3)는 각각 시프트 레지스터 및 논리 게이트를 이용하여 구현될 수 있다. 일 예로서, 수직축 랜덤 번호 발생기(705)는 시간축 랜덤 번호 발생기(702)에서 생성된 랜덤 번호를 시드 데이터로 시프트 레지스터(도면에 미도시)에 로드시켜 랜덤 번호를 발생시킬 수 있으며, R,G,B 서브 픽셀용 수평축 랜덤 번호 발생기(706-1, 706-2, 706-3) 각각은 수직축 랜덤 번호 발생기(705)에서 생성된 랜덤 번호를 시드 데이터로 시프트 레지스터(도면에 미도시)에 로드시켜 랜덤 번호를 발생시킬 수 있다. 시프트 레지스터에 로드 할 때 공지된 기술인 엔디안-스외핑(Endian-Swapping) 방식을 적용하면 연관 관계를 최소화시킬 수 있게 된다.
다음으로, 도 7의 디더링 마스크 패턴을 생성시키는 회로 블록에서 생성된 R,G,B 각각의 디더링 마스크 패턴(R_dm, G_dm, B_dm) 값을 이용하여 디더링 연산 처리하는 장치에 대하여 도 8을 참조하여 설명하기로 한다.
도 8에 도시된 바와 같이, 본 발명에 따른 디더링 연산을 수행하는 회로 블록은 데이터 분리기(801), 비교기(802) 및 합산기(803)로 구성된다. 참고적으로, 도 8은 설명의 편의를 위하여 R,G,B 서브 픽셀용 디더링 연산을 수행하는 회로 블록 중에서 R 서브 픽셀용 디더링 연산을 수행하는 회로 블록만을 도시하였다. 물론 G 및 B 서브 픽셀용 디더링 연산을 수행하는 회로 블록 또한 R 서브 픽셀용 디더링 연산을 수행하는 회로 블록과 동일하다.
M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 처리 장치에서, 데이터 분리기(801)는 입력 M비트 서브 픽셀 신호에서 최상위 [M-1 : N] 비트와 최하위 [N-1 : 0]비트를 분리하여 출력한다. 일 예로서, 8비트 서브 픽셀 신호를 6비트 서브 픽셀 신호로 변환시키는 경우에, 데이터 분리기(801)는 입력 데이터 [7:0]에서 MSB [7:2] 비트와 LSB [1:0]비트를 분리하여 출력한다.
비교기(802)는 일 예로서 R_서브 픽셀의 입력 데이터의 LSB [1:0]비트 값과 입력 데이터가 디스플레이될 좌표의 디더링 마스크 패턴 값인 R_dm [1:0]값을 비교하여, 입력 데이터의 LSB [1:0]비트 값이 R_dm [1:0]값보다 큰 경우에는 '1'을 출력시키고, 그렇지 않은 경우에는 '0'을 출력한다.
합산기(803)는 데이터 분리기(801)에서 분리된 MSB [7:2] 비트의 최하위 비트에 비교기(802)에서 출력되는 값을 더하여 최종적으로 6비트의 서브 픽셀 신호를 출력한다.
이와 같은 동작에 의하여 시간적/공간적으로 랜덤하게 디더링 처리를 실행할 수 있게 되었다.
다음으로, 본 발명에 따른 랜덤한 시/공간적 디더링 처리 장치가 적용되는 액정 표시 장치에 대하여 설명하기로 한다.
도 9에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치는 디더링 처리 회로(910-1)를 포함하는 컨트롤러(910), 데이터 구동부(920), 게이트 구동부(930) 및 액정 표시 패널(940)을 구비한다.
컨트롤러(910)에 포함된 디더링 처리 회로(910-1)는 도 7 및 도 8과 같은 회로로 구성된다. 일 예로서 입력 픽셀 데이터가 8비트이고, 데이터 구동부(920)에서 6비트로 처리하는 경우에 디더링 처리 회로(910-1)에서는 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시킨다. 그리고, 이와 같이 생성된 디더링 마스크 패턴을 이용하여 8비트 데이터를 6비트 데이터로 디더링 연산 처리를 한다.
또한, 컨트롤러(910)는 데이터 처리용 클럭(CLK) 및 각종 동기신호를 입력하여, 데이터 구동에 필요한 각종 데이터 제어신호를 생성시키고, 또한 게이트 구동에 필요한 게이트 구동 제어신호를 생성시킨다.
게이트 구동부(930)는 액정 표시 패널(940)의 게이트 라인들에 연결되며, 컨트롤러(910)로부터 인가되는 게이트 제어신호에 따라서 게이트 온(ON) 전압과 게이트 오프(OFF) 전압의 조합으로 이루어진 게이트 구동 신호를 생성시켜 각각 게이트 라인에 인가한다.
데이터 구동부(920)는 액정 표시 패널(940)의 데이터 라인들에 연결되며, 컨트롤러(910)의 디더링 처리 회로(910-1)에서 출력되는 서브 픽셀 신호 값에 대응되는 계조 전압을 생성시켜 해당 데이터 라인에 인가한다.
액정 표시 패널(940)은 서브 픽셀 단위의 액정 표시 소자들이 복수의 게이트 라인 및 데이터 라인에 매트릭스 형태로 연결되는 구조를 이루어져 있으며, 데이터 라인에 인가되는 화소 데이터 전압은 게이트 라인에 구동 펄스가 인가될 때마다 액정 표시 소자에 전달되어 화상을 표현한다.
본 발명에 따른 디더링 처리 방식을 적용하여 단계적 변화를 갖는 패턴(Gradation Pattern)을 처리한 경우에 액정 디스플레이 장치로 출력되는 화상을 도 10에 도시하였다.
종래 기술에 따른 디더링 방식을 적용한 경우의 도 3에서는 그물 무늬가 나타나는데 비하여, 본 발명에 따른 디더링 방식을 적용한 경우의 도 10에서는 그물 무늬가 거의 나타나지 않는다는 것을 알 수 있다.
도 11에 본 발명에 따른 디더링 방식을 적용한 경우의 고정된 특정 위치의 픽셀에 대한 주파수 특성 스펙트럼을 도시하였다.
도 3에 도시된 바와 같이, 종래 기술에 따른 디더링 방식을 적용한 경우의 고정된 특정 위치의 픽셀에 대한 주파수 특성 스펙트럼에서는 특정 주파수 대역에 에너지가 집중된다는 사실을 알 수 있다.
이에 비하여, 도 11에 도시된 바와 같이, 본 발명에 따른 디더링 방식을 적용한 경우의 고정된 특정 위치의 픽셀에 대한 주파수 특성 스펙트럼에서는 에너지가 전 주파수 대역에 골고루 분포되어 있다는 것을 보여준다.
이에 따라서, 본 발명에서는 종래의 기술에 비하여 플리커 현상이 개선된다는 것을 알 수 있다.
본 발명은 방법, 장치, 시스템 등으로서 실행될 수 있다. 소프트웨어로 실행될 때, 본 발명의 구성 수단들은 필연적으로 필요한 작업을 실행하는 코드 세그먼트들이다. 프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되어 질 수 있으며 또는 전송 매체 또는 통신망에서 반송파와 결합된 컴퓨터 데이터 신호에 의하여 전송될 수 있다. 프로세서 판독 가능 매체는 정보를 저장 또는 전송할 수 있는 어떠한 매체도 포함한다. 프로세서 판독 가능 매체의 예로는 전자 회로, 반도체 메모리 소자, ROM, 플레쉬 메모리, 이레이져블 ROM(EROM : Erasable ROM), 플로피 디스크, 광 디스크, 하드디스크, 광 섬유 매체, 무선 주파수(RF) 망, 등이 있다. 컴퓨터 데이터 신호는 전자 망 채널, 광 섬유, 공기, 전자계, RF 망, 등과 같은 전송 매체 위로 전파될 수 있는 어떠한 신호도 포함된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
상술한 바와 같이, 본 발명에 의하면 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서도 시/공간적으로 불규칙하게 디더링 처리를 실행함으로써, 특정 주파수에 에너지 스펙트럼이 집중되는 현상을 방지할 수 있어 디더링 처리에 따른 플리커 현상을 개선시킬 수 있는 효과가 발생된다.

Claims (18)

  1. 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력하는 디더링 처리 방법에 있어서,
    2N개 프레임 단위로 시간적으로 랜덤하게 프레임 오프셋 값을 생성시키는 단계;
    2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 공간적 랜덤 번호 생성 단계;
    상기 프레임 오프셋 값, 상기 2N/2 * 2N/2 서브 픽셀 단위로 생성된 랜덤 번호에 근거하여 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키는 단계; 및
    상기 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 처리를 실행하는 단계를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 방법.
  2. 제1항에 있어서, 상기 디더링 마스크 패턴을 생성시키는 단계는
    상기 2N개 프레임 주기가 시작되는 첫 번째 프레임에서는 2N/2 * 2N/2 서브 픽셀 단위로 각 서브 픽셀에 대응되는 마스크 값을 {0,1,2,…,2N-1} 값 중에서 하나의 값을 중복되지 않게 랜덤하게 선택하여 마스크 패턴을 생성시키고, 상기 첫 번째 프레임에 연속되는 2N-1개 프레임의 동일 좌표의 서브 픽셀에 대응되는 각각의 마스크 값은 {0,1,2,…,2N-1} 값 중에서 해당 2N개 프레임 주기에 포함된 이전 프레임의 동일 좌표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤하게 선택하여 마스크 패턴을 생성시키는 단계; 및
    상기 프레임 오프셋 값을 상기 단계(a2)에서 생성된 마스크 패턴에 더하여 2N진수의 디더링 마스크 패턴을 생성시키는 단계를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 방법.
  3. 제2항에 있어서, 상기 프레임 오프셋 값은 {0,1,2,…,2N-1} 값 중에서 하나의 값을 랜덤하게 선택하여 생성시킴을 특징으로 하는 랜덤한 시/공간적 디더링 처리 방법.
  4. 제2항에 있어서, 상기 디더링 마스크 패턴을 생성시키는 단계의 덧셈 연산 시에 발생되는 자리 올림 캐리 값은 버리는 것을 특징으로 하는 랜덤한 시/공간적 디더링 처리 방법.
  5. 제1항에 있어서, 상기 디더링 연산 처리를 실행하는 단계는
    상기 입력 M비트 서브 픽셀 신호의 최하위 N 비트들 값과 상기 입력 서브 픽셀 신호가 디스플레이될 좌표에 대응되는 상기 디더링 마스크 패턴의 값을 비교하는 단계;
    상기 비교 결과 상기 입력 M비트 화소 신호의 최하위 N개 비트들 값이 상기 서브 픽셀 신호가 디스플레이될 좌표에 대응되는 상기 디더링 마스크 패턴의 값보다 크면, 상기 입력 서브 픽셀의 최하위 비트부터 (N+1)번째 비트에 '1'더하고, 그렇지 않으면 '0'을 더하는 단계; 및
    상기 연산된 M비트 서브 픽셀 신호에서 최하위 N개 비트 값들을 삭제하여 (M-N)비트의 서브 픽셀 신호를 생성시키는 단계를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 방법.
  6. 제1항 내지 제5항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  7. 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력하는 디더링 처리 장치에 있어서,
    2N개 프레임 단위로 시간적으로 랜덤하게 프레임 오프셋 값을 생성시키는 프레임 오프셋 발생 회로;
    2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 공간적 랜덤 번호 발생 회로;
    상기 프레임 오프셋 값, 상기 2N/2 * 2N/2 서브 픽셀 단위로 생성된 랜덤 번호에 근거하여 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생 성시키는 디더링 마스크 패턴 생성 회로; 및
    상기 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 회로를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  8. 제7항에 있어서, 상기 프레임 오프셋 발생 회로는
    프레임 동기신호를 카운트하여 2N개 프레임 동기신호마다 제1신호를 생성시키는 프레임 카운터;
    상기 제1신호가 생성될 때마다 랜덤 번호를 생성시키는 시간축 랜덤 번호 발생기; 및
    상기 시간축 랜덤 번호 발생기에서 생성된 랜덤 번호에 근거하여 프레임 오프셋 값을 생성시키는 프레임 오프셋 발생기를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  9. 제7항에 있어서, 상기 공간적 랜덤 번호 발생 회로는
    데이터 클럭신호를 카운트하여 디스플레이 좌표값을 계산하는 디스플레이 좌표 계산부;
    라인이 변경될 때마다 랜덤 번호를 생성시키는 수직축 랜덤 번호 발생기; 및
    상기 수직축 랜덤 번호 발생기에서 발생되는 랜덤 번호에 근거하여 2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 수평축 랜덤 번호 발생기를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  10. 제8항에 있어서, 상기 수평축 랜덤 번호 발생기는 Red 서브 픽셀용 수평축 랜덤 번호 발생기, Green 서브 픽셀용 수평축 랜덤 번호 발생기 및 Blue 서브 픽셀용 수평축 랜덤 번호 발생기를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  11. 제7항에 있어서, 상기 디더링 마스크 패턴 생성 회로는
    공간적 랜덤 번호 발생 회로에서 생성되는 랜덤 번호에 근거하여 상기 2N개 프레임 주기가 시작되는 첫 번째 프레임에서는 2N/2 * 2N/2 서브 픽셀 단위로 각 서브 픽셀에 대응되는 마스크 값을 {0,1,2,…,2N-1} 값 중에서 하나의 값을 중복되지 않게 랜덤하게 선택하여 마스크 패턴을 생성시키고, 상기 첫 번째 프레임에 연속되는 2N-1개 프레임의 동일 좌표의 서브 픽셀에 대응되는 각각의 마스크 값은 {0,1,2,…,2N-1} 값 중에서 해당 2N개 프레임 주기에 포함된 이전 프레임의 동일 좌표 서브 픽셀에서 선택된 값을 배제하고 남은 값 중에서 하나의 값을 랜덤하게 선택하여 마스크 패턴을 생성시키는 디더 패턴 생성부; 및
    상기 프레임 오프셋 값과 상기 마스크 패턴 값을 더하여 디더링 마스크 패턴 값을 생성시키는 합산기를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  12. 제11항에 있어서, 상기 디더 패턴 생성부는 2N/2 * 2N/2 서브 픽셀 단위로 복수의 디더 패턴들이 저장된 테이블로부터 상기 수평축 랜덤 번호 발생기에서 출력되는 랜덤 번호에 근거하여 하나의 디더 패턴을 선택하여 출력시킴을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  13. 제11항에 있어서, 상기 합산기는 덧셈 연산 시에 발생되는 자리 올림 캐리 값은 버리는 것을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  14. 제7항에 있어서, 상기 디더링 마스크 패턴 생성 회로는 Red 서브 픽셀용 디더링 마스크 패턴 생성 회로, Green 서브 픽셀용 디더링 마스크 패턴 생성 회로 및 Blue 서브 픽셀용 디더링 마스크 패턴 생성 회로를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  15. 제7항에 있어서, 상기 디더링 연산 회로는
    입력 M비트 서브 픽셀 신호에서 최상위 [M-1 : N] 비트와 최하위 [N-1 : 0] 비트를 분리하는 데이터 분리기;
    서브 픽셀 단위로 상기 디더링 마스크 패턴 값과 상기 최하위 [N-1 : 0] 비트 값을 비교하여, 최하위 [N-1 : 0] 비트 값이 상기 디더링 마스크 패턴 값보다 큰 경우에는 '1'을 출력하고, 그렇지 않은 경우에는 '0'을 출력하는 비교기; 및
    상기 최상위 [M-1 : N] 비트 값의 최하위 비트 값에 상기 비교기의 출력 값을 더하여 디더링 처리된 (M-N)비트의 서브 픽셀 신호를 출력하는 합산기를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  16. 제7항에 있어서, 상기 디더링 연산 회로는 Red 서브 픽셀용 디더링 연산 회로, Green 서브 픽셀용 디더링 연산 회로 및 Blue 서브 픽셀용 디더링 연산 회로를 포함함을 특징으로 하는 랜덤한 시/공간적 디더링 처리 장치.
  17. 복수의 게이트 라인과 복수의 데이터 라인이 행렬로 교차 배열되어, 상기 게이트 라인에 인가되는 게이트 펄스에 따라 상기 데이터 라인에 인가되는 화소 데이터 전압에 상응하는 화상을 화소 단위의 액정 표시 소자로 표시하는 액정 표시 패널;
    상기 게이트 라인을 선택하는 게이트 제어신호 및 상기 데이터 라인 단위로 보정된 화소 데이터를 출력시키는 데이터 제어신호를 생성시키며, 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키고, 상기 디더링 마스 크 패턴을 이용하여 디더링 연산 처리하여 입력 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시켜 출력시키는 컨트롤러;
    상기 게이트 제어신호에 따라 선택되는 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 구동부; 및
    상기 (M-N)비트 서브 픽셀 신호에 상응하는 전압을 생성시켜 해당 데이터 라인에 인가하는 데이터 구동부를 포함함을 특징으로 하는 액정 표시 장치.
  18. 제17항에 있어서, 상기 컨트롤러는
    2N개 프레임 단위로 시간적으로 랜덤하게 프레임 오프셋 값을 생성시키는 프레임 오프셋 발생 회로;
    2N/2 * 2N/2 서브 픽셀 단위로 랜덤 번호를 생성시키는 공간적 랜덤 번호 발생 회로;
    상기 프레임 오프셋 값, 상기 2N/2 * 2N/2 서브 픽셀 단위로 생성된 랜덤 번호에 근거하여 디더링 처리 전/후의 영상신호의 공간적 평균 및 시간적 평균이 일치하는 조건을 만족시키면서 공간적/시간적으로 불규칙하게 디더링 마스크 패턴을 생성시키는 디더링 마스크 패턴 생성 회로; 및
    상기 디더링 마스크 패턴을 이용하여 M비트 서브 픽셀 신호를 (M-N)비트 서브 픽셀 신호로 변환시키는 디더링 연산 회로를 포함함을 특징으로 하는 액정 표시 장치.
KR1020070024675A 2007-03-13 2007-03-13 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치 KR100855988B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070024675A KR100855988B1 (ko) 2007-03-13 2007-03-13 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치
US12/073,935 US20080224976A1 (en) 2007-03-13 2008-03-12 Method and apparatus for temporally/spatially randomly dithering and liquid crystal display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024675A KR100855988B1 (ko) 2007-03-13 2007-03-13 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치

Publications (1)

Publication Number Publication Date
KR100855988B1 true KR100855988B1 (ko) 2008-09-02

Family

ID=39762168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024675A KR100855988B1 (ko) 2007-03-13 2007-03-13 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치

Country Status (2)

Country Link
US (1) US20080224976A1 (ko)
KR (1) KR100855988B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026351B2 (en) 2014-12-29 2018-07-17 Samsung Display Co., Ltd. Timing controller and display apparatus including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610705B2 (en) * 2007-11-12 2013-12-17 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
KR101574525B1 (ko) * 2008-08-26 2015-12-07 삼성디스플레이 주식회사 표시 장치와 그 구동 방법
US20100207959A1 (en) * 2009-02-13 2010-08-19 Apple Inc. Lcd temporal and spatial dithering
KR101728821B1 (ko) * 2010-09-28 2017-05-04 삼성디스플레이 주식회사 3차원 표시 장치
US11158270B2 (en) * 2019-07-24 2021-10-26 Facebook Technologies, Llc Systems and methods for mask-based spatio-temporal dithering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183737A (ja) * 1992-01-06 1993-07-23 Canon Inc 画像処理装置
JPH07160217A (ja) * 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd カラー階調表示方式およびカラー階調表示装置
JP2000188702A (ja) 1998-10-12 2000-07-04 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路
KR20030075319A (ko) * 2002-03-18 2003-09-26 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
KR20040085432A (ko) * 2003-03-31 2004-10-08 주식회사 대우일렉트로닉스 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795085B1 (en) * 1997-03-14 2004-09-21 Texas Instruments Incorporated Contouring reduction in SLM-based display
JP4016493B2 (ja) * 1998-08-05 2007-12-05 三菱電機株式会社 ディスプレイ装置及びその多階調化回路
US6288698B1 (en) * 1998-10-07 2001-09-11 S3 Graphics Co., Ltd. Apparatus and method for gray-scale and brightness display control
US7221381B2 (en) * 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
JP2004078059A (ja) * 2002-08-22 2004-03-11 Rohm Co Ltd 表示装置
US7190380B2 (en) * 2003-09-26 2007-03-13 Hewlett-Packard Development Company, L.P. Generating and displaying spatially offset sub-frames
US7420571B2 (en) * 2003-11-26 2008-09-02 Lg Electronics Inc. Method for processing a gray level in a plasma display panel and apparatus using the same
DE602005010927D1 (de) * 2004-03-18 2008-12-24 Lg Electronics Inc Plasmaanzeigevorrichtung und dazu geeignetes Verfahren zur Bildbearbeitung
KR100625464B1 (ko) * 2004-07-09 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 방법
US7542620B1 (en) * 2004-08-16 2009-06-02 Apple Inc. Robust temporal dithering and filtering
KR100745979B1 (ko) * 2006-01-04 2007-08-06 삼성전자주식회사 다계조 표현을 위한 디더링 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183737A (ja) * 1992-01-06 1993-07-23 Canon Inc 画像処理装置
JPH07160217A (ja) * 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd カラー階調表示方式およびカラー階調表示装置
JP2000188702A (ja) 1998-10-12 2000-07-04 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路
KR20030075319A (ko) * 2002-03-18 2003-09-26 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
KR20040085432A (ko) * 2003-03-31 2004-10-08 주식회사 대우일렉트로닉스 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026351B2 (en) 2014-12-29 2018-07-17 Samsung Display Co., Ltd. Timing controller and display apparatus including the same

Also Published As

Publication number Publication date
US20080224976A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4869422B2 (ja) フレームレート制御方法
JP3631727B2 (ja) 画像表示方法および画像表示装置
JP3748786B2 (ja) 表示装置および画像信号の処理方法
US6069609A (en) Image processor using both dither and error diffusion to produce halftone images with less flicker and patterns
US9024964B2 (en) System and method for dithering video data
JP5091124B2 (ja) 表示制御装置、およびそれを用いた電子機器
US8031154B2 (en) Display device
KR100855988B1 (ko) 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치
US20080278522A1 (en) Display apparatus and display panel driver
JP7007789B2 (ja) 表示パネルドライバ及び表示パネルの駆動方法
KR100457281B1 (ko) 플라즈마 디스플레이장치 및 표시방법
JP2008129420A (ja) 表示装置およびコントローラドライバ
JP2000188702A (ja) マトリクス型表示装置の映像信号処理回路
EP1943634B1 (en) A method of driving a display
JP3735529B2 (ja) 表示装置及び疑似階調データ生成方法
KR100848093B1 (ko) 액정 표시 장치의 디더링 장치 및 디더링 방법
JP3459890B2 (ja) 疑似中間処理回路の初期化方法
JP2000148068A (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
US20110285674A1 (en) Control apparatus and method for liquid crystal display
JP2004343560A (ja) 画像処理方法、画像処理装置及びそれらを用いた液晶表示装置
CN100511410C (zh) 一种用于薄膜晶体管型液晶显示屏的灰度调制装置
KR100859507B1 (ko) 디더링 장치 및 디더링 방법
JP2003084732A (ja) マトリクス型表示装置とその駆動方法
JP2005039490A (ja) 映像信号処理装置及び映像信号処理方法
JP2978515B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee