JP4016493B2 - ディスプレイ装置及びその多階調化回路 - Google Patents
ディスプレイ装置及びその多階調化回路 Download PDFInfo
- Publication number
- JP4016493B2 JP4016493B2 JP22199998A JP22199998A JP4016493B2 JP 4016493 B2 JP4016493 B2 JP 4016493B2 JP 22199998 A JP22199998 A JP 22199998A JP 22199998 A JP22199998 A JP 22199998A JP 4016493 B2 JP4016493 B2 JP 4016493B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- dither
- average value
- signal
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
- G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/2803—Display of gradations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Image Processing (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ディザ信号処理によってディスプレイ装置の階調表現能力を高める多階調化回路、及び当該多階調化回路を備えたディスプレイ装置に関し、特に多階調化が困難なプラズマディスプレイやディジタルマクロミラーデバイスなどに用いる多階調化回路に関する。
【０００２】
【従来の技術】
明るさが様々に変化する画像を表示するためには、ディスプレイ装置には階調表現ができることが必要である。
【０００３】
プラズマディスプレイ装置では、１フィールドの期間を複数のサブフィールドに分割し、画面上の各画素が各サブフィールドにおいて発光を行うか否かを、ディスプレイ装置に入力される映像信号に応じて選択することによって階調表現を行っている。
【０００４】
図２６に１フィールドＡＦを８つのサブフィールドＳＦ０からＳＦ７に分割して構成した表示シーケンスの例を示す。各サブフィールドＳＦにおける発光時間の相対比は、１：２：４：８：１６：３２：６４：１２８になっており、これらの発光、非発光の組み合わせにより２５６（１＋２＋４＋８＋１６＋３２＋６４＋１２８）の階調を表現する能力がある。
【０００５】
例えば、ある画素において１２７（１＋２＋４＋８＋１６＋３２＋６４）という階調を表現する場合には、サブフィールドＳＦ０からＳＦ６において発光を行い、サブフィールドＳＦ７においては発光を行わないとする。人間の視覚は１フィールドＡＦ内の発光の明滅には応答しないため、サブフィールドＳＦ０からＳＦ６までの発光が時間方向に積分され、人間の目にはあたかも１２７という階調が表現されているように知覚される。
【０００６】
このディスプレイ装置に映像信号を表示する場合には、映像信号を最終的に８ビットのディジタル信号に変換し、最下位ビットｂ０をサブフィールドＳＦ０に、その１つ上位のビットｂ１をサブフィールドＳＦ１に、さらにその１つ上位のビットｂ２をサブフィールドＳＦ２に、以下同様にしてビットｂ２よりも１つ上位のビットｂ３から最上位ビットｂ７までをそれぞれサブフィールドＳＦ３からＳＦ７に割り当て、１という値が設定されたビットに対応するサブフィールドにおいては発光を行うようにし、０という値が設定されたビットに対応するサブフィールドにおいては発光を行わないようにする。例えば、２進表記で（０１１１１１１１）という８ビットのディジタル映像信号を表示に用いる場合は、最下位ビットｂ０からビットｂ６までに１が設定され、最上位ビットｂ７には０が設定されているので、サブフィールドＳＦ０からＳＦ６において発光が行われ、サブフィールドＳＦ７では発光は行われないことになる。なお、図２６において、ＡＤ０からＡＤ７は各サブフィールドＳＦ０からＳＦ７におけるアドレス期間、ＣＦ０からＣＦ７は同じく維持放電期間であり、詳細は後述する。
【０００７】
図２７は従来のディスプレイ装置の階調表現方法を実現する構成例であり、１は映像信号を入力する入力端子、２は同期信号を入力する入力端子、３は入力端子１に入力された映像信号を、ディジタル信号に変換するＡ／Ｄ変換部、４は放送局でガンマ補正された映像信号を逆変換し、放送局で撮影された明るさを後述するＰＤＰ８（以下同様にプラズマディスプレイパネルをＰＤＰと略記する）で再現できるようにする逆ガンマ補正部、５は逆ガンマ補正部４の出力信号を２フィールド分記憶するフィールドメモリ部、６はフィールドメモリ部５及び後述する制御部７の出力信号によりＰＤＰ８を駆動する駆動部、７は同期信号を基準として、フィールドメモリ部５、及び駆動部６を制御する制御部、８はＰＤＰである。
【０００８】
以下、上述のように構成されたディスプレイ装置の動作について説明する。
【０００９】
入力端子１より入力された映像信号は、Ａ／Ｄ変換部３で８ビットのディジタル信号に変換され、逆ガンマ補正部４においてガンマ補正の逆関数による映像信号レベルの補正が行われる。逆ガンマ補正部４から出力される８ビットの映像信号はフィールドメモリ部５で２フィールド分記憶される。フィールドメモリ部５は１フィールド分の映像信号を記憶することができる２つのフィールドメモリを持っており、入力された映像信号は、図２６に示した１フィールドＡＦ毎に異なるフィールドメモリに対して交互に書き込まれる。
【００１０】
次に図２６に示すサブフィールドＳＦ０のアドレス期間ＡＤ０において、図２７に示したフィールドメモリ部５から画面上のすべての画素に関して映像信号の最下位ビットのデータであるｂ０が読み出される。この読み出し動作は制御部７によって書き込み動作が行われていない方のフィールドメモリに対して行われるように制御される。読み出されたデータは駆動部６を通してＰＤＰ８に書き込まれる。ＡＣ型ＰＤＰの場合には、パネルにメモリ効果があるため、書き込まれたデータは、画面上のすべての画素に対して書き込み動作が行われる間中保持されている。図２６に示したサブフィールドＳＦ０のアドレス期間ＡＤ０に続く維持放電期間ＣＦ０に、図２７に示した制御部７が駆動部６を制御することで、１のデータが書き込まれた画素のみＰＤＰ８は発光を行う。
【００１１】
次の図２６に示したサブフィールドＳＦ１のアドレス期間ＡＤ１には、ビットｂ１のデータが図２７に示したフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給される。図２６に示したサブフィールドＳＦ１の維持放電期間ＣＦ１には１のデータが書き込まれた画素が、維持放電期間ＣＦ０における発光時間の２倍の時間の発光を行う。
【００１２】
以下、サブフィールドＳＦ２からＳＦ７においても同様に、対応するビットｂ２からｂ７までの各データが各アドレス期間ＡＤ２からＡＤ７において図２７のフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給され、１のデータが書き込まれた画素は各維持放電期間ＣＦ２からＣＦ７に維持放電期間ＣＦ０における発光時間のそれぞれ４倍、８倍、１６倍、３２倍、６４倍、１２８倍の時間の発光を行う。
【００１３】
【発明が解決しようとする課題】
以上のような構成で階調表現を行うディスプレイ装置では、多階調化が時間的な制約により困難である。このようなディスプレイ装置で単純に多階調化を実現するにはサブフィールド数を増やせばよい。例えば図２６に示した１フィールドＡＦを１０個のサブフィールドに分割し、各サブフィールドの発光時間の相対比を１：２：４：８：１６：３２：６４：１２８：２５６：５１２とすれば１０２４の階調を表現することが可能である（前述したように８個のサブフィールドＳＦ０からＳＦ７を用いた場合は２５６階調）。
【００１４】
しかし、各サブフィールド（例えば、ＳＦ０からＳＦ７）には、画面上のすべての画素に関してデータを書き込むために一定のアドレス期間（例えば、ＡＤ０からＡＤ７）が必要であり、１フィールドＡＦという制限された期間内においてより多くのサブフィールドを用いて図２７に示したＰＤＰ８を駆動しようとすると、アドレス期間の総和はサブフィールド数に比例して長くなる分、維持放電期間の総和はより短くなるため、ディスプレイ装置の全体的な発光輝度が低下してしまう。このためディスプレイ装置の発光輝度を十分なレベルに保ちつつ、同時に階調表現能力を高めることが困難であるという問題があった。
【００１５】
また、このようなディスプレイ装置において例えば図２６のような表示シーケンスで階調表現を行う場合、画素にデータをまったく書き込まない場合に表現される階調である階調０を除外して考えると、サブフィールドＳＦ０のみにデータ１を書き込む場合の階調１が最低の階調であり、このディスプレイ装置で表現可能なすべての階調は、階調１の整数倍の明るさとなっている。
【００１６】
一方で人間の視覚は暗部側で特に階調識別能力が高いため、ディスプレイ装置は特に低階調側においてより微妙な階調の差異を表現する必要がある。しかし、従来のディスプレイ装置では前述したように表現可能なすべての階調は階調１の整数倍であるから、明部においても暗部においても互いに隣接する階調間の明るさの差異は一定となり、明部では十分な階調表現能力があっても、暗部での階調表現能力が不十分になりやすく、結果的に階調が滑らかに変化する暗い画像を表示しようとすると階調の粗い不自然な画像として知覚されてしまうという問題があった。
【００１７】
この発明は、ディスプレイ装置において優れた階調表現を行うための多階調化回路を提供すること、暗部側で優れた階調表現を行うための多階調化回路を提供すること、及び当該多階調化回路を備えたディスプレイ装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係るディスプレイ装置の多階調化回路は、ｍ＋ｎ（ｍ、ｎは１以上の整数）ビットのディジタル映像信号をｍビットのディジタル映像信号に変換する処理を有するディスプレイ装置の多階調化回路において、ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標を特定する空間座標特定手段と、画素の、所定の周期内における相対的な時間座標を特定する時間座標特定手段と、空間座標特定手段及び時間座標特定手段が特定する画素を含む複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算する平均値演算手段と、少なくとも空間座標特定手段が画素について特定した空間座標、時間座標特定手段が画素について特定した時間座標、及び平均値演算手段の演算結果に基づいてディザ信号を与えるディザ信号発生手段と、空間座標特定手段が画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備えたものである。
【００１９】
また、この発明に係るディスプレイ装置の多階調化回路は、領域を１つ以上の部分領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む部分領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するものである。
【００２０】
また、この発明に係るディスプレイ装置の多階調化回路は、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するものである。
【００２１】
また、この発明に係るディスプレイ装置の多階調化回路は、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、連続するｆ（ｆは２以上の整数）個の時間座標にわたって、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルと、変換後のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するものである。
【００２２】
また、この発明に係るディスプレイ装置の多階調化回路は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び外部より入力されたディザパターン選択信号に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、ディザパターン選択信号により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するものである。
【００２３】
また、この発明に係るディスプレイ装置の多階調化回路は、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び比較手段の比較結果に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、比較手段の比較結果により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するものである。
【００２４】
また、この発明に係るディスプレイ装置の多階調化回路は、平均値演算手段は、空間座標特定手段が特定した空間座標に存在する画素と、この画素に関するディジタル映像信号に対して信号レベルの差異がある閾値以下であるディジタル映像信号をもつ画素とに関して、ｍ＋ｎビットのディジタル映像信号の下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算するものである。
【００２５】
また、この発明に係るディスプレイ装置の多階調化回路は、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、ディジタル映像信号の下位ビットの値を固定し、値を固定するビット長を比較手段の比較結果に応じて変化させるビットマスク手段を備えたものである。
【００２６】
さらにまた、この発明に係るディスプレイ装置は、映像信号をｍ＋ｎビットのディジタル映像信号に変換するＡ／Ｄ変換部と、ｍ＋ｎビットのディジタル映像信号に対してディザ信号を加減算する前述のディスプレイ装置の多階調化回路と、ディザ信号が加算されたｍ＋ｎビットのディジタル映像信号の上位ｍビットを表示する画素とを備えたものである。
【００２７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に関わるディスプレイ装置の全体構成を示すブロック図であり、ディスプレイ装置の多階調化を実現するものである。なお、実施の形態１であるディスプレイ装置の多階調化回路を説明するにあたり、前記図２７に示すディスプレイ装置と同一構成部分には同一符号を付している。
【００２８】
図１において、１は映像信号を入力する入力端子、２は同期信号を入力する入力端子、３は入力端子１に入力された映像信号を、ディジタル信号に変換するＡ／Ｄ変換部、４は放送局でガンマ補正された映像信号を逆変換し、放送局で撮影された明るさをＰＤＰ８で再現できるようにする逆ガンマ補正部、９は逆ガンマ補正部４の出力信号に対して、ディザ信号を加算する多階調化処理部、５は多階調化処理部９の出力信号を、２フィールド分記憶するフィールドメモリ部、６はフィールドメモリ部５及び後述する制御部７の出力信号によりＰＤＰ８を駆動する駆動部、７は同期信号を基準として、多階調化処理部９、フィールドメモリ部５、及び駆動部６を制御する制御部、８はＰＤＰである。ここで逆ガンマ補正部４の出力端においては、ディスプレイで表示可能な階調数を表現するために必要なビット数よりも多いビット数を持つディジタル信号となっている。
【００２９】
ここでさらに、多階調化処理部９について、その構成の詳細を図２に示す。
【００３０】
図において、１０は逆ガンマ補正部４から出力されたディジタル信号を１ライン分記憶しておくラインメモリＡ、１１はラインメモリＡ１０から出力されたディジタル映像信号のうちディスプレイで表示できる最も低い映像信号レベルよりも低いレベルの映像信号成分（これを以下「非表示となる映像信号成分」と呼ぶ）を１ライン分記憶しておくラインメモリＢ、１２は制御部７から出力される制御信号により各画素の画面横方向の相対座標を特定する水平アドレス発生回路、１３は制御部７から出力される制御信号により各画素の画面縦方向の相対座標を特定する垂直アドレス発生回路、１４は制御部７から出力される制御信号により、時間方向の相対座標をフィールド単位で特定するフィールドアドレス発生回路である。なお、前述の「１ライン」のとり方は任意であるが、ここでは画面横方向の画素一列のことをいうものとする。
【００３１】
１５は、逆ガンマ補正部４、ラインメモリＡ１０から出力されたディジタル映像信号のうち非表示となる映像信号成分、及びラインメモリＢ１１の出力に基づいて、横方向ｘ画素（ｘは１以上の整数）、縦方向ｙ画素（ｙは１以上の整数）にわたるｘ×ｙ個の画素の非表示となる映像信号信号成分に適当な重み付けをした後にその平均値（これを以下「重み付け平均値」と呼ぶ）を求める平均値演算回路、１６は水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１５の出力からディザ信号を発生するディザ信号発生回路、１７はラインメモリＡ１０から出力されるディジタル映像信号のうちディスプレイで表示できる最も低い信号レベル以上の映像信号成分（これを以下「表示可能な映像信号成分」と呼ぶ）に対して、ディザ信号発生回路１６の出力であるディザ信号を加算する加算回路である。
【００３２】
以下、上述のように構成されたディスプレイ装置の動作について説明する。
【００３３】
上記のディスプレイ装置において階調表現を行うための発光シーケンスは、図２６に示すように１フィールドＡＦをＳＦ０からＳＦ７までの８個のサブフィールドに分割し、各サブフィールドＳＦ０からＳＦ７の発光時間の相対比を順に、１：２：４：８：１６：３２：６４：１２８にするものとする。これにより、このディスプレイ装置には２５６の階調表現能力がある。
【００３４】
図１に示した入力端子１より入力された映像信号は、Ａ／Ｄ変換部３においてディスプレイで表示可能な階調数を表現するために必要なビット数である８ビットよりも多いビット数となる１０ビットのディジタル映像信号に変換される。多階調化処理部９は、制御部７から出力される制御信号に基づいて逆ガンマ補正部４で逆ガンマ補正された１０ビットのディジタル映像信号に適切なディザ信号を加算し、ディスプレイで表示可能な映像信号成分である上位８ビットのみをフィールドメモリ部５に出力する。
【００３５】
多階調化処理部９から出力される８ビットの映像信号はフィールドメモリ部５で２フィールド分記憶される。フィールドメモリ部５は１フィールド分の映像信号を記憶することができる２つのフィールドメモリを持っており、入力された映像信号は、１フィールド毎に異なるフィールドメモリに対して交互に書き込まれる。
【００３６】
次に図２６に示すサブフィールドＳＦ０のアドレス期間ＡＤ０において、図１に示したフィールドメモリ部５から画面上のすべての画素に関して映像信号の最下位ビットのデータであるｂ０が読み出される。この読み出し動作は制御部７によって書き込み動作が行われていない方のフィールドメモリに対して行われるように制御される。読み出されたデータは駆動部６を通してＰＤＰ８に書き込まれる。ＡＣ型ＰＤＰの場合には、パネルにメモリ効果があるため、書き込まれたデータは、画面上のすべての画素に対して書き込み動作が行われる間中保持されている。図２６に示したアドレス期間ＡＤ０に続く維持放電期間ＣＦ０に、図１に示した制御部７が駆動部６を制御することで、１のデータが書き込まれた画素のみＰＤＰ８は発光を行う。
【００３７】
次の図２６のサブフィールドＳＦ１のアドレス期間ＡＤ１には、ビットｂ１のデータが図１に示したフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給される。図２６のサブフィールドＳＦ１の維持放電期間ＣＦ１には１のデータが書き込まれた画素が、維持放電期間ＣＦ０における発光時間の２倍の時間の発光を行う。
【００３８】
以下、サブフィールドＳＦ２からＳＦ７も同様に対応するビットｂ２からｂ７までの各データが各アドレス期間ＡＤ２からＡＤ７においてフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給され、１のデータが書き込まれた画素は維持放電期間ＣＦ２からＣＦ７に維持放電期間ＣＦ０における発光時間のそれぞれ４倍、８倍、１６倍、３２倍、６４倍、１２８倍の時間の発光を行う。
【００３９】
次に多階調化処理部９の動作について図２を用いながら詳細に説明する。
【００４０】
逆ガンマ補正部４の出力である１０ビットのディジタル映像信号はまずラインメモリＡ１０に１ライン分記憶される。また、ラインメモリＡ１０の出力のうち非表示となる映像信号成分である下位２ビットはラインメモリＢ１１に出力され、そこで１ライン分記憶される。また１０ビットのディジタル映像信号のうち表示可能な信号成分である上位８ビットは加算回路１７に出力される。
【００４１】
一方、水平アドレス発生回路１２は制御部７から出力される水平同期信号に基づく制御信号により、各画素の画面横方向の相対座標を特定し、垂直アドレス発生回路１３は制御部７から出力される水平、垂直同期信号に基づく制御信号により、各画素の画面縦方向の相対座標を特定し、またフィールドアドレス発生回路１４は制御部７から出力される垂直同期信号に基づく制御信号により、時間方向の相対座標をフィールド単位で特定する。
【００４２】
実施の形態１では水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４に１ビットカウンタを導入した例について説明する。これによって例えば図３に示すように、水平・垂直アドレスは、画面上に複数存在し互いに同じ画素を共有しない２×２画素の各範囲内において、左上にある画素を基準としたときの相対的な空間座標を示し、フィールドアドレスは時間方向を２フィールドの周期で分割したときの周期内における相対的な時間座標を示すように設定される。図３において例えばＡで示される位置・時刻においては、画素の水平・垂直・フィールドアドレスは、水平アドレスをｈ、垂直アドレスをｖ、フィールドアドレスをｆとして、（ｈ，ｖ，ｆ）＝（０，１，０）と設定される。同じようにしてＢで示される位置・時刻においては画素の水平・垂直・フィールドアドレスは、（ｈ，ｖ，ｆ）＝（１，０，１）と設定される。
【００４３】
実施の形態１では、空間座標を特定するために、ディスプレイ画面上を互いに同じ画素を共有しない２×２画素の範囲に分割したが、このような空間座標を特定するために設定された複数画素で構成される範囲を以下特に「領域」と呼ぶ。ディスプレイ画面上を「領域」に分割する方法は２×２画素の範囲に限るものではなく、各「領域」毎に範囲が異なるものであってもよいし、各「領域」内の画素に対する水平・垂直アドレスの割り付け方も任意のものであってよい。なお、説明を簡単にするために、「範囲」を連続した画素（例えば、「２×２画素の範囲」は縦方向に連続した２画素及び横方向に連続した２画素からなる４画素）としているが、必ずしも連続している必要はない。
【００４４】
図２に示した平均値演算回路１５では逆ガンマ補正部４、ラインメモリＡ１０から出力されるディジタル映像信号のうち、非表示となる映像信号成分である下位２ビットのディジタル信号と、ラインメモリＢ１１から出力される非表示となる映像信号成分である２ビットのディジタル信号を用いて、縦方向に３画素、横方向に３画素にわたる３×３画素の範囲について重み付け平均値を計算する。
【００４５】
ここで、ある画素Ｃに関する重み付け平均値を求める場合について考える。図４は前述した３×３画素の範囲内の各画素に対する重み付けの例を示す図である。図において、画素Ｃそのものに対する重みは４、画素Ｃの上下左右の画素に対する重みは２、画素Ｃの左上、右上、左下及び右下の画素に対する重みは１を設定している。
【００４６】
また、画素Ｃと画素Ｃに隣接する８画素について非表示となる映像信号成分が例えば図５のようになっているとする。すなわち、画素Ｃの非表示となる映像信号成分が３であり、画素Ｃの左隣、右上、左下にあたる画素の非表示となる映像信号成分がそれぞれ２、１、１であり、これ以外の５つの画素に関する非表示となる映像信号成分がすべて０とすれば、画素Ｃに関する重み付け平均値は、画素Ｃに関する非表示となる映像信号成分である３を重み４で乗じ（即ち、３×４＝１２）、画素Ｃの左隣の画素に関する非表示となる映像信号成分である２を重み２で乗じ（即ち、２×２＝４）、画素Ｃの右上、左下の画素に関する非表示となる映像信号成分である１を重み１で乗じ（即ち、１×１＝１）、その他の非表示となる映像信号成分は０であるので、これらの総和を求めることによって得られる重み付け総和１８（１２＋４＋１＋１）を、重みの総和である１６（４＋２＋２＋２＋２＋１＋１＋１＋１）で割った１．１２５の小数点第１位を四捨五入した値である１となる。なお、重み付け平均値に小数点以下の端数が出た場合には、実施の形態１では小数点第１位を四捨五入することとする。また、説明の簡単化のためになるべく１０進表記を用いて説明しているが、実際のハードウェアにおいては一般に、これらの演算を２進方式（即ち、ディジタル方式）にて行っていることは言うまでもない。このようにして求められた重み付け平均値は図２のディザ信号発生回路１６に出力される。
【００４７】
実施の形態１では図２に示した平均値演算回路１５において、重み付け平均値を求める演算を用いた例について示すが、これに限るものでなく、重みをすべて等しい値として平均値を求めてもよいし、重み付け総和を求めてもよい。重みをすべて等しい値として総和を求めるとしてもよい。以下、複数画素の非表示となる映像信号を重み付けして平均した値、重み付けをしないで平均した一般的な平均値、重み付けして総和した値、重み付けをしないで総和した値をそれぞれ単に「重み付け平均値」、「単純平均値」、「重み付け総和」、「総和」と称するとともに、このような演算値を総称して「平均値」と称することとする。なお、小数点以下の端数の処理についても任意のものであってよい。
【００４８】
また、実施の形態１における図２の平均値演算回路１５においては、図５に示したような画素Ｃを中心とした３×３画素の範囲内について平均値を求めるようにしているが、このような平均値を求める画素の範囲については任意に設定すればよい。すなわち、平均値を求める際の範囲（例えば、図５の３×３画素範囲）は、画素の空間座標を特定するために設定された範囲である「領域」（例えば、図３の２×２画素範囲）とは、独立に設定し得るものである。
【００４９】
このようにして各画素は与えられた時間において、図２に示した水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１５で行われる演算によって、水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆ、そして平均値ａの４つの情報を持つことになる。ディザ信号発生回路１６は、多段の選択器によって構成され、これら４つの情報を選択信号として、例えば図６のような１ビットのディザ信号を発生する。図は例えば（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ，平均値ａ）＝（０，１，０，１）という空間座標、時間座標、及び平均値を持つ画素にはレベル０のディザ信号を、また（ｈ，ｖ，ｆ，ａ）＝（１，０，１，２）という空間座標、時間座標、及び平均値を持つ画素にはレベル１のディザ信号を発生することを意味する。なお、ここでの「レベル０のディザ信号を発生する」とは、ディザ信号を発生しないこと若しくはそれに同等の状態を意味し、「レベル１のディザ信号を発生する」とは、レベル０のディザ信号より大きい信号、特にここでは表示可能な映像信号成分に換算して１の大きさのディザ信号を発生することを意味する。
【００５０】
図６では、画面上のどの画素においても平均値演算回路１５の演算結果ａが０以外の等しい値である場合には、縦方向に２画素おき、横方向に２画素おき、時間方向２フィールドおきにまったく同じディザ信号が加算されるようになっている。このように平均値演算回路１５の演算結果ａの各場合について設定されている１周期分のディザ信号のパターンを以下「ディザパターン」と呼ぶ。実施の形態１では横方向に２画素、縦方向に２画素、時間方向に２フィールドの周期を持つディザパターンを用いた例について説明するが、これに限るものではなく、任意の周期をもつディザパターンを採用することが可能である。また、実施の形態１では平均値演算回路１５の演算結果ａに対応して選択されるディザパターンの周期をすべて横方向に２画素、縦方向に２画素、時間方向に２フィールドという同じ周期を持つものとしたが、たとえば平均値が１であるときのみ横方向に４画素、縦方向に４画素、時間方向に４フィールドの周期をもつディザパターンを用いるなど、周期がディザパターンによって異なっていてもよい。
【００５１】
前述のようなディザパターンにおける空間的な周期について説明する。例えば、図６においては、水平アドレス０及び１、並びに、垂直アドレス０及び１の範囲である２×２画素範囲がディザパターンの空間的な１周期である。さらに例えば、平均値演算回路１５の演算結果ａが３、フィールドアドレスｆが０の場合に対して、２×２画素範囲のディザパターンの空間的な周期が設定され、（水平アドレスｈ，垂直アドレスｖ）＝（０，０）に対してはレベル１のディザ信号が設定され、（ｈ，ｖ）＝（１，０）に対してはレベル１が、（ｈ，ｖ）＝（０，１）に対してはレベル０が、（ｈ，ｖ）＝（１，１）に対してはレベル１のディザ信号が設定されている。
【００５２】
このようなディザパターンが設定される画素の範囲（即ち、ディザパターンの空間的な周期）は、平均値を求める画素の範囲（例えば、図５の３×３画素範囲）や、画素の空間座標を特定するために設定された範囲である「領域」（例えば、図３の２×２画素範囲）とは、独立に設定し得るものである。
【００５３】
図２に示した加算回路１７では、ラインメモリＡ１０から出力される、１０ビットのディジタル映像信号のうち表示可能な映像信号成分である上位８ビットに対して、ディザ信号発生回路１６で発生した１ビットのディザ信号を加算する。ディザ信号は８ビットの表示可能な映像信号成分の最下位ビットに加算される。このディザ信号が加算された８ビットの映像信号をフィールドメモリ部５に出力する。例えばディザ信号発生回路１６においてレベル１のディザ信号が発生し、これを２進表記で（１００１００１１）というレベルの８ビットの映像信号に加算する場合は、加算回路１７の出力は（１００１０１００）となる。
【００５４】
以上のような構成で階調表現を行うディスプレイ装置では、ディスプレイ装置が本来持つ階調表現能力以上の階調を擬似的に表現することができ、階調が滑らかに変化する画像を忠実に再現することができる。これを図７乃至図９を用いて説明する。
【００５５】
いま、縦方向に６画素、横方向に８画素を持つＰＤＰに、滑らかに階調が変化する画像を表示する場合について考える。図７（ａ）は図２に示した逆ガンマ補正部４の出力である１０ビットのディジタル映像信号と画素の対応関係を示す図である。すなわち、画面左上を基準として、縦１列目、２列目は０が本来表示すべき映像信号のレベルであり、以下同様に３、４列目は１が、５、６列目は２が、７、８列目は３が本来表示すべき映像信号のレベルであるとする。また、フィールドアドレスは０であるとする。
【００５６】
なお図７（ａ）にはディスプレイ画面の外にある画素を仮想し、これらの画素に対応する映像信号も示している。図２に示した平均値演算回路１５において重み付け平均値を求める際に、図７（ａ）の１列目、１行目、８列目、６行目にある画素については隣接する画素が８画素より少なくなるが、この場合は画面外にある仮想的な画素を用いて重み付け平均値を求める。例えば、１行１列目においては、１行１列目が０、その右隣、右下、及び下が０であるのに加え、右上、上、左上、左隣、及び左下の画素についても０という値を仮想して演算に利用する。これは水平又は垂直の有効な表示期間外にある映像信号も利用して重み付け平均値を求めることに相当する。
【００５７】
図７（ａ）のようなＡ／Ｄ変換された映像信号について、図４に示した重み付けを行うと、図２の平均値演算回路１５で求められる重み付け平均値は図７（ｂ）のように各列にある画素同士で等しい値となり、２進数の小数点第１位まで求めたとすると、その値は１列目から８列目まで順に、０．０、０．０、０．５、１．０、１．５、２．０、２．５、３．０となる。例えば、図７（ａ）において１行２列目の画素は０である。右上、右隣、右下の画素は１である。その他、上、左上、左隣、左下、下は０である。よって、重み付け平均値は既に述べた計算によって（（１×１＋２×１＋１×１）÷１６）＝０．２５となる。ここで０．２５は２進数で０．０１であるから、小数点第１位まで求めて図７（ｂ）のように０．０となる。なお、ここでは平均値を求める際、小数点第１位まで求めているが、さらに精度をあげてもよい。また、説明の簡単化のためなるべく１０進表記で説明しているが、ハードウェア的には一般に、これらの演算を２進数のまま直接に計算していることは言うまでもない。
【００５８】
実施の形態１では、前述したとおり図２に示した平均値演算回路１５は小数点第１位を四捨五入するとしているので平均値演算回路１５から出力される平均値は図７（ｃ）のようになり、１列目から８列目まで順に０、０、１、１、２、２、３、３となる。
【００５９】
したがって実際に表示される映像信号は前述した動作によって、図８（ａ）のようになる。また、図８（ａ）及び後述する図８（ｂ）では図１及び２の多階調化処理部９の入出力端における映像信号を比較しやすくするために、８ビットの多階調化処理部９の出力に対して最下位ビットのさらに下位２ビットに０を挿入し、１０ビットに変換した値を示している。このような方法による信号レベルの比較は多階調化処理部９の入出力を入出力端におけるそれぞれの最大レベルとの比をとることによって正規化された値で比較することとほぼ等しい。つまり、実施の形態１における多階調化処理部９の入力は１０ビット（最大値１０２４）、出力は８ビット（最大値２５６）であるので、（入力値／１０２４）と（出力値／２５６）とを比較していることにほぼ等しい。さらに詳しくは、このような比較においては、１０ビットのディジタル映像信号の４と、８ビットのディジタル映像信号の１とが等しい（４／１０２４＝１／２５６）ことが示される。
【００６０】
またディザ信号の加算法は１フィールドおきに異なるので、図８（ｂ）に、図７（ａ）がフィールドアドレス１であった場合における実際に表示される映像信号を示す。
【００６１】
図６に示されるディザパターンは１フィールドおきに異なるディザ信号を加算するようになっており、人間の視覚の時間的な積分効果によって、人間の目に実際に知覚される明るさは時間に対して平均化される。例えば、図８（ａ）のようなフィールドアドレス０における映像信号と、図８（ｂ）のようなフィールドアドレス１における映像信号とが、視覚の時間的な積分効果によって図９に示すように平均化される。さらに１つ１つの画素は一般的に視覚的に十分小さく作られているので、人間の視覚の空間的な積分効果によってあたかも２×２画素の範囲内にある各画素が、その範囲内の映像信号の平均レベルで発光しているように知覚される。すなわちこの場合人間の目には、本来表示すべき映像である図７（ａ）とまったく同じ映像が再現されているように知覚される。
【００６２】
なお厳密に述べると、実施の形態１においては、あるフィールドアドレス０のときに仮に平均値１に対するディザパターンが適用された場合であっても、次のフィールドアドレス１においても当該平均値１のディザパターンが適用されるとは限らない。画面の激しい切り替わり時においては、同一の画素であってもフィールドアドレス０と１で演算される平均値が異なり、適用されるディザパターンが異ってくることがあり得る。しかしながら、ディザ信号の加算が効果を奏するのは階調がゆるやかに変化する場合が中心であり、そのような画面の激しい切り替わりによる、前述のような近接するフィールドアドレス間における平均値の違いは問題とはならない。なお、階調が緩やかに変化する場合のみを選択してディザ信号を加算するなど、ディザ信号の加算を行う状況を任意に設定してもよい。
【００６３】
このように実施の形態１であるディスプレイ装置では、ディスプレイ装置が本来表示できる最も低い映像信号成分の４分の１の映像信号成分までを擬似的に再現することができるので、ディスプレイの階調表現能力は擬似的には２ビット多い１０ビットとなる。
【００６４】
これに対して、従来のディスプレイ装置では、図７（ａ）に示したような非表示となる映像信号成分を含む表示例の場合、全画面が黒になってしまうため、正しく映像が再現されない。
【００６５】
実施の形態２．
図１０は実施の形態２である多階調化処理部９の詳細を示す図である。なお、実施の形態２ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態２であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【００６６】
実施の形態２では、図１０に示すようにセレクタ１８を設け、逆ガンマ補正部４、ラインメモリＡ１０、ラインメモリＢ１１、水平アドレス発生回路１２、垂直アドレス発生回路１３の出力に基づいて、後述するような特定の２×２画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。
【００６７】
また、実施の形態２では、平均値演算回路１９は複数画素で構成される範囲に関する「重み付け平均値」ではなく、一般的な平均値である「単純平均値」を演算する。
【００６８】
次に、図１０に示した多階調化処理部９の動作について説明する。
【００６９】
逆ガンマ補正部４から出力された１０ビットのディジタル映像信号はまずラインメモリＡ１０に送られ、そこで１ライン分記憶される。次にラインメモリＢ１１は、ラインメモリＡ１０の出力のうち非表示となる映像信号成分である下位２ビットについて、やはり１ライン分記憶する。
【００７０】
セレクタ１８では逆ガンマ補正部４、ラインメモリＡ１０、ラインメモリＢ１１、水平アドレス発生回路１２、及び垂直アドレス発生回路１３の出力に基づいて、特定の２×２画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。すなわち、ある画素Ｄが与えられたとき、画素Ｄの水平アドレスｈと垂直アドレスｖの組み合わせにより、図１１（ａ）のように平均値演算回路１９に出力する２×２画素を変える操作を行う。例えば画素Ｄの水平・垂直アドレスが（ｈ，ｖ）＝（０，０）であれば、図１０に示した平均値演算回路１９に出力されるのは画素Ｄ４０と、画素Ｄ４０のそれぞれ右隣の画素４１、１ライン下の画素４２、右下の画素４３の合計４つの画素に関する非表示となる映像信号成分である。同様に、画素Ｄの水平・垂直アドレスが（ｈ，ｖ）＝（１，０）、（０，１）及び（１，１）のときも、画素４０乃至画素４３の４画素が図１０に示した平均値演算回路１９に出力される。
【００７１】
平均値を演算する前に図１０のセレクタ１８でこのような操作を行うことにより、後述するように、画面上のすべての画素は、平均値を求める単位であり、画面上に複数個存在する２×２画素の範囲のいずれか１つに含まれることになる。これによって後述するように２×２画素の各範囲内の映像信号の平均レベルを多階調化処理部９の入出力端でほぼ等しくすることができ、映像をより忠実に再現することが可能となる。
【００７２】
さらに平均値演算回路１９では、セレクタ１８から出力された２ビットの非表示となる映像信号成分の縦方向に２画素、横方向に２画素にわたる２×２画素の範囲について平均値を計算する。
【００７３】
いま、ディザ信号発生部１６では図６で示したものと同じディザパターンを発生するものとする。
【００７４】
図６に示すように、フィールドアドレスが０である場合でも１である場合でも、すべての２×２画素の範囲について、図１０のディザ信号発生回路１６におけるディザパターンは平均値演算回路１９から出力された平均値ａと等価なディザ信号を出力するように構成されている。すなわち、平均値演算回路１９から出力される２×２画素範囲における平均値ａと、その２×２画素範囲に加算されるディザ信号の総和を範囲内の画素数である４で割った値とが、互いに等しくなっている。例えばフィールドアドレスｆが０であり、平均値ａが１である場合には、２×２画素の範囲内にある画素のうち水平アドレスｈ、垂直アドレスｖが（ｈ，ｖ）＝（０，０）である画素にのみレベル１のディザ信号が加算される。このディザ信号は多階調化処理部９の入力である１０ビットのディジタル映像信号の下位３ビット目の位置に加算されるので、２×２画素の範囲に加算されるディザ信号のレベルの総和は１０ビット換算で４に相当し、それを範囲内の画素数４で割った値は１となって平均値と等しい。なお、ここでは、平均値を求める範囲と、ディザ信号が加算される範囲とを、同一の２×２画素の範囲としたが、異なる画素範囲であってもよく、それぞれ独立に設定しうるものである。
【００７５】
また、実施の形態２では、前述したような図１０のセレクタ１８における操作によって、平均値演算回路１９では、互いに同じ画素を共有しない２×２画素の単位に分割されたディスプレイ画面上の各範囲についての平均値を求めることになるため、各２×２画素の範囲内にある４つの画素に関する平均値はすべて等しくなる。
【００７６】
したがって、いかなる映像信号が逆ガンマ補正部４から出力されたとしても、平均値を求めるときに発生する誤差以外に、多階調化処理部９の入出力端で２×２画素の範囲内の映像信号の平均レベルを変化させる要因は原理的には存在しない。
【００７７】
次に「部分領域」を定義する。実施の形態２では、非表示成分となる映像信号成分が２ビットである。即ち、図６に示したように、平均値演算回路１９が四捨五入等の処理を行って演算する平均値ａは、０、１、２、３のいずれかとなる。レベル０のディザ信号の場合には、ディザ信号発生回路１６はディザ信号を発生しない、又はそれに同等であるので、ディザ信号発生回路１６がディザ信号が発生する際の最小の平均値ａは１である。これはディスプレイ装置が本来持つ階調表現能力である階調１の１／４に相当する。実施の形態２においてはディスプレイ装置が本来持つ階調表現能力よりも２ビット多い階調を擬似的に表現する（即ち、１／４階調までを擬似的に表現する）ために、「２×２画素範囲中の４画素のうち、１画素にはディザ信号１を加算し、残りの３画素にはディザ信号を加算しない」ようにした例である。以下、このような擬似的階調表現をするための最小の単位となる範囲を、特に「部分領域」と呼ぶ。
【００７８】
実施の形態２では、ディスプレイ装置が本来持つ階調表現能力である階調１の１／４階調を表現するために、２×２画素範囲の４画素を一つのまとまりとして扱い、その４画素の範囲において、「一定の時間」同一のディザパターンが適用される場合（即ち、演算される平均値ａが一定の時間等しい場合）、当該範囲における非表示となる映像信号成分の平均値（この例では平均値ａ＝１）と当該範囲の画素の上位８ビットに対して加算されるディザ信号の平均値とが、１０ビットに換算したときに略等しくなるようにディザパターンが設定されている。この例では１０ビット換算の平均値ａが１であり、当該範囲に加減算されたディザ信号の１０ビット換算の平均値が４／４画素＝１で等しい。なお、上述のような所定の範囲におけるディザ信号の平均値を、以下特に「平均レベル」と称する。
【００７９】
すなわち実施の形態２は、擬似的階調表現をするための最小の単位となる範囲である「部分領域」において、「一定の時間」同一のディザパターンが適用される場合に、当該範囲における非表示となる映像信号成分の平均値と当該範囲の画素に対して加算されるディザ信号の平均レベルとが、同一のビット数に換算したときに略等しくなるようにしたものであり、特にここでは前述の「一定の時間」を１フィールドとし、「部分領域」である２×２画素の範囲に関して平均値を求めている。
【００８０】
実施の形態２では特に「部分領域」を実施の形態１で定義された「画素の空間座標を特定する」ための「領域」と同じ２×２画素の範囲としているが、必ずしも同じ範囲とする必要はない。また、実施の形態２では図６に示したディザパターンの空間的な周期を「部分領域」と同じ２×２画素の範囲としているが、必ずしも同じ範囲とする必要はなく、複数の「部分領域」からなるディザパターンを設定してもよい（例えば、２×２画素範囲の「部分領域」４つからなる４×４画素範囲の空間的周期をもつディザパターンを設定してもよい）。
【００８１】
さらに例えば、いま、図１１（ｂ）に示すような２×２画素の範囲があるとする。左上画素、右上画素、左下画素、及び右下画素の非表示となる映像信号成分である下位２ビットがそれぞれ２、１、１、３である。また、（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ）は、左上画素が（０，０，１）、右上画素が（１，０，１）、左下画素が（０，１，１）、右下画素が（１，１，１）である。なお、表示可能な映像信号成分である上位８ビットはすべて０であるとする。
【００８２】
図１０に示した水平アドレス発生回路１２及び垂直アドレス発生回路１３が図１１（ｂ）の左上画素（０，０，１）を選択している場合には、セレクタ１８は図１１（ｂ）の左上画素２、右上画素１、左下画素１、右下画素３を選択する。図１０の平均値演算回路１９は、この平均値（（２＋１＋１＋３）÷４）を演算するとともに、それを四捨五入した２をディザ信号発生回路１６に出力する。平均値２が入力されたディザ信号発生回路１６は、図６に示したディザパターンに基づき（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ，平均値演算回路演算結果ａ）＝（０，０，１，２）よりレベル０のディザ信号を発生する。
【００８３】
次に図１１（ｂ）の右上画素（１，０，１）について考えると、図１１（ａ）に示したような画素の選択方法によって、前述したような左上画素（０，０，１）が選択されている場合と全く同様に、図１１（ｂ）の左上画素２、右上画素１、左下画素１、右下画素３が選択され、求められる平均値も同様の２になる。よって、図６のディザパターンに基づき（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ，平均値演算回路演算結果ａ）＝（１，０，１，２）よりレベル１のディザ信号を発生する。同様に、左下画素（０，１，１，２）についてはレベル１のディザ信号、右下画素（１，１，１，２）についてはレベル０のディザ信号を発生する。
【００８４】
図１１（ｂ）に示す２×２画素範囲について、１フィールド期間の非表示となる映像信号成分である下位２ビットの総和を求めると７（２＋１＋１＋３）であり、これは１０ビットに換算しても７である。一方、当該範囲内の各画素に対して１フィールド期間に発生したディザ信号の総和は２（０＋１＋１＋０）、即ち、１０ビットに換算すると２表記で（００００００１０００）となり８である。つまり、２×２画素範囲の「部分領域」内の各画素の非表示成分の総和７と、当該「部分領域」内の各画素について発生した１フィールド期間あたりのディザ信号の総和８とが１０ビットに換算して略等しい。なお、同一とならないのは、図１０の平均値演算回路１９が平均値を計算する際に四捨五入等の処理を行うためである。
【００８５】
以上のような、実施の形態２における階調表現方法によって滑らかに階調が変化する画像を正しく再現できることは、前記図７（ａ）のような映像を表示した場合を考えれば明らかである。この場合前述した動作により、実施の形態１とまったく同じ結果が得られる。
【００８６】
実施の形態３．
実施の形態３はディザ信号発生回路１６の構成・動作が実施の形態２と異なる場合についての例である。
【００８７】
図１２は実施の形態３であるディザ信号発生回路１６の詳細を示す図である。ディザ信号発生回路１６以外の構成は実施の形態２と同様であるので、説明を省略する。
【００８８】
図１２のディザ信号発生回路１６は図１０に示した平均値演算回路１９の出力である平均値ａに、水平アドレス発生回路１２の出力である水平アドレスｈ、垂直アドレス発生回路１３の出力である垂直アドレスｖ、フィールドアドレス発生回路１４の出力であるフィールドアドレスｆによって異なるパターンを加算することで、ディザ信号を発生する。図１２において２０は空間座標と時間座標から所定の２ビットの信号パターンを発生するパターン発生器、２１は平均値演算回路１９の出力である平均値ａにパターン発生器２０で発生した信号を加算する加算器である。加算器２１の出力は３ビット（即ち、０から６）であるが、このうち下位２ビットを切り捨て、上位１ビットのみをディザ信号として加算回路１７に出力する。
【００８９】
次に、ディザ信号発生回路１６を構成する各部の動作について説明する。
【００９０】
図１３は図１２に示したパターン発生器２０で発生する信号パターンの例である。すなわち、水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆの組み合わせが、例えば（ｈ，ｖ，ｆ）＝（０，０，０）という空間座標と時間座標を持つ画素にはレベル３の信号を発生し、（ｈ，ｖ，ｆ）＝（１，０，１）という空間座標と時間座標を持つ画素にはレベル２の信号を発生する。
【００９１】
一方、図１２の加算器２１では、平均値演算回路１９で求めた平均値ａと、パターン発生器２０で発生した信号とを加算し、演算結果の上位１ビットのみを加算回路１７に出力する。例えば、平均値ａが２である画素に対してパターン発生器２０にてレベル３の信号が発生した場合にはディザ信号は２に３加算した５、すなわち２進表記で（１０１）の上位１ビットである１を出力する。
【００９２】
このような操作によって発生するディザ信号は、実施の形態２で発生するディザ信号とまったく同じである。したがって実施の形態３では実施の形態２とまったく同様の効果が得られる。
【００９３】
実施の形態３では平均値と信号パターンとを加算する加算器２１を設けたが、これに限らず例えば加算器の代わりに平均値と信号パターンとを比較する比較器を設け、平均値がパターン発生器２０で発生した信号以上のレベルを持つときのみレベル１のディザ信号を出力し、それ以外のときはレベル０のディザ信号を発生するとしても同様の効果が得られる。
【００９４】
実施の形態４．
図１４は実施の形態４である多階調化処理部９の詳細を示す図である。なお、実施の形態４ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態４であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【００９５】
実施の形態４ではラインメモリの代わりに１画素分の情報を記憶するレジスタを２つ用いる。すなわち図１４に示したレジスタＡ２２と、レジスタＢ２３を用いる。またセレクタ２４は逆ガンマ補正部４、レジスタＡ２２、レジスタＢ２３、水平アドレス発生回路１２の出力に基づいて、後述するような特定の２×１画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。
【００９６】
逆ガンマ補正部４の出力である１０ビットのディジタル映像信号はまずレジスタＡ２２に送られ、そこで１画素分記憶される。
【００９７】
また、レジスタＢ２３はレジスタＡ２２の出力のうち非表示となる映像信号成分である下位２ビットについてやはり１画素分記憶する。レジスタＡ２２、レジスタＢ２３により、ある画素Ｅが与えられたとき、画素Ｅとその左右２画素の合計３画素について非表示となる映像信号成分を一度に知ることができる。
【００９８】
セレクタ２４では逆ガンマ補正部４、レジスタＡ２２、レジスタＢ２３、及び水平アドレス発生回路１２の出力に基づいて、特定の２×１画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。すなわち画素Ｅの水平アドレスが０であれば、画素Ｅと画素Ｅの右隣にある画素についての平均値をとり、画素Ｅの水平アドレスが１であれば、画素Ｅと画素Ｅの左隣にある画素についての平均値をとるようにする。例えば、画素Ｅの水平アドレスが１であり、画素Ｅの非表示となる映像信号成分が２進表記で（１０）であり、その左隣の画素の非表示となる映像信号成分が２進表記で（００）であれば、画素Ｅとその左隣にある画素に関する平均値は１０進数で１となる。これにより、画面上のすべての画素は、画面上に複数個存在する平均値を求める単位である２×１画素の範囲のいずれか１つに含まれることになる。以下、平均値を求めるために設定した範囲同士が互いに同じ画素を共有しないときに、この各範囲を「単位領域」と呼ぶ。
【００９９】
これ以外の部分の動作については実施の形態１と同じである。
【０１００】
ディザ信号発生回路１６では図６に示したディザパターンを発生するが、実施の形態２で前述したとおり、図６に示すディザパターンではいずれも２×２画素の範囲が実施の形態２で定義した「部分領域」となる。したがって、２×１画素に関する平均値によってディザ信号発生回路１６を動作させる場合は、「部分領域」内に加算されるディザ信号は実施の形態２と必ずしも一致しない。
【０１０１】
例えば、フィールドアドレスが０の時刻においてある２×２画素の範囲内の左上、右上、左下、右下の画素に関する非表示となる映像信号成分がそれぞれ３、３、１、１であり、左上の画素の水平アドレスｈと垂直アドレスｖが（ｈ，ｖ）＝（０，０）であるとする。このとき実施の形態４では、図６で示されるディザパターンに基づいて、左上と右上の画素の２つの画素にディザ信号が加算される。実施の形態２では、２×２画素の範囲内に関する平均値である２を求め、この場合には左上と右下の画素にディザ信号が加算されるので、実施の形態２と実施の形態４は必ずしも結果は一致しない。
【０１０２】
しかし、表示すべき映像が前記図７（ａ）のように、１つの「部分領域」を構成する各「単位領域」において平均値が等しい場合には、実施の形態２とまったく同じ結果が得られる。すなわちラインメモリを２個省略することによって回路を簡略化し、平均値を求める範囲を、「部分領域」よりも小さくしたとしても、滑らかに階調が変化する画像を忠実に再現することが可能であり、実施の形態２と同様な効果を得ることができる。
【０１０３】
以上のような実施の形態４においては、平均値を求める範囲は２×１画素範囲の「単位領域」であり、「部分領域」は２つの「単位領域」を含む２×２画素範囲である。そして、２つの「単位領域」の非表示成分の平均値が等しいとき、当該「単位領域」における非表示となる映像信号成分の平均値と、当該「部分領域」において加算されるディザ信号の平均レベルとが１０ビットに換算して略等しくなるようにディザパターンが構成されており、これによって画像を忠実に再現することが可能である。
【０１０４】
実施の形態５．
実施の形態５ではディスプレイ装置が本来持つ階調表現能力よりも４ビット多い階調を擬似的に表現する例について考える。実施の形態５であるディスプレイ装置の構成は、実施の形態２である図１、図１０に示したものと同様の構成をとるので図示することを省略し、４ビット多い階調を表現するために実施の形態２とは異なる点について説明する。
【０１０５】
図１０において逆ガンマ補正部４からは１２ビットのディジタル映像信号が出力されるものとし、逆ガンマ補正部４から出力された１２ビットのディジタル映像信号はまずラインメモリＡ１０に送られ、そこで１ライン分記憶される。
【０１０６】
次にラインメモリＢ１１は、ラインメモリＡ１０の出力のうち非表示となる映像信号成分である下位４ビットについて、やはり１ライン分記憶する。
【０１０７】
また水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４にはそれぞれ２ビットカウンタを用い、２ビットの水平アドレス、垂直アドレス、フィールドアドレスを出力する。
【０１０８】
セレクタ１８は実施の形態２で行ったものと同様の操作を水平アドレス発生回路１２、垂直アドレス発生回路１３のそれぞれ下位１ビットだけを参照して行う。セレクタ１８の出力は２×２画素の範囲内の４つの画素に関する非表示となる映像信号成分である４ビットのディジタル信号である。
【０１０９】
さらに平均値演算回路１９では、セレクタ１８から出力された４ビットの非表示となる映像信号成分を縦方向に２画素、横方向に２画素にわたる２×２画素の範囲について平均値を計算する。すなわち、実施の形態５では「単位領域」は２×２画素の範囲となる。
【０１１０】
ディザ信号発生回路１６では、水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４から出力される２ビットの水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆと、平均値演算回路１９から出力される４ビットの平均値ａに基づいて、図１５に示すようなディザパターンを発生する。図では煩雑を避けるために平均値ａが１の場合についてのみ示している。これ以外の、平均値ａが０，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５となる場合に発生するディザパターンについては図示することを省略するが、これらは任意のものであってよい。例えば平均値ａが４，８，１２となるときは図６で示した平均値ａがそれぞれ１，２，３となるときに選択されるものとまったく同じディザパターンを発生するとしてもよい。この場合平均値ａが４，８，１２であるときには水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆのそれぞれ下位１ビットのみを参照してディザ信号を発生することになる。なお、図１５に示した平均値ａが１の場合には、２ビットすべてを用いる。
【０１１１】
図１０に示した加算回路１７では、逆ガンマ補正部４から出力された１２ビットのディジタル映像信号のうち表示可能な映像信号成分である上位８ビットに対して、ディザ信号発生回路１６で発生したディザ信号を加算する。ディザ信号は８ビットの表示可能な映像信号成分の最下位ビットに加算される。
【０１１２】
平均値演算回路１９から出力される平均値ａが１のときにディザ信号発生回路１６で発生するディザパターンは、図１５を見れば分かるように、４×４画素の範囲内に２フィールドの期間このディザパターンが適用された場合にのみ、平均値と加算するディザ信号の平均レベルが一致するように構成されている。すなわち４×４画素の範囲内に加算されるディザ信号の平均レベルは、フィールドアドレスが０と２の時刻では１２ビット換算で２となり、フィールドアドレスが１と３の時刻では１２ビット換算で０となってどちらも平均値１と等しくならないが、フィールドアドレス０と１またはフィールドアドレスが２と３の２フィールドの期間にわたる４×４画素の範囲内に加算されるディザ信号の平均レベルは１となって平均値と等しくなる。
【０１１３】
実施の形態５は４×４画素が「部分領域」となり、１つの「部分領域」が４つの「単位領域」から構成され、２フィールドの期間で「部分領域」内の平均値とディザ信号の平均レベルが等しくなる場合についての例である。さらに述べると、実施の形態５においてはディスプレイ装置が本来持つ階調表現能力よりも４ビット多い階調を擬似的に表現する（即ち、１／１６階調までを擬似的に表現する）ために、例えば「１６画素のうち、１画素にはディザ信号１を加算し、残りの１５画素にはディザ信号を加算しない」というようにする例であり、特に、そのようなディザ信号の加算を、視覚の空間的、時間的な積分効果が働きやすいようなディザパターンを用いて行うものである。
【０１１４】
図１０に示したディザ信号発生回路１６で発生するディザパターンは、図１６のように各フィールド内で平均値とディザ信号の平均レベルとが等しくなるように構成してもよいが、この場合には４×４画素という比較的広い範囲において１つしかないディザ信号の加算位置がフィールド毎に移動するので、特に画素を視覚的に小さく作ることが比較的困難なＰＤＰなどでは、視覚の空間的な積分効果が働きにくく、ディザ信号の加算位置がフィールド毎に移動しているのがそのまま知覚され、映像の再現性が劣化する。
【０１１５】
これに対して図１０に示したディザ信号発生回路１６において発生するディザパターンを図１５のように構成すると、４×４画素の範囲内の２画素について１度にディザ信号が加算されるため、図１６のディザパターンを用いた場合に比べ視覚の空間的な積分効果が働きやすい。
【０１１６】
ここで、図１５では４×４画素の範囲内に加算されるディザ信号の平均レベルは、フィールド毎に２と０という異なる値を取るため、視覚の時間的な積分効果は働きにくくなり、特に静止画を表示するときなどはフィールド毎に異なる明るさがフリッカとして知覚されやすいが、図１０に示した平均値演算回路１９から出力される平均値が１のときにはディザ信号の加算によって再現すべき非表示となる映像信号成分のレベルは、ディスプレイで表示可能な最低の信号レベルの１６分の１と小さいため、フリッカの程度は十分低く映像の再現性は図１６を用いた場合に比べて優れている。
【０１１７】
実施の形態５では２フィールドで「部分領域」内の平均値とディザ信号の平均レベルが等しくなるようなディザパターンを構成したが、これに限らずｆフィールド（ｆは２以上の整数）で平均値とディザ信号の平均レベルが等しくなるようなディザパターンを構成するとしてもよい。
【０１１８】
以上のように実施の形態５においては、平均値を求める範囲は２×２画素範囲の「単位領域」であり、「部分領域」は４つの「単位領域」を含む４×４画素範囲である。そして、２フィールドにわたって、この「部分領域」を構成する各「単位領域」における非表示となる映像信号成分の平均値がそれぞれ略等しいとき（この例では、のべ８個の「単位領域」の平均値が略等しいとき）、当該「部分領域」内において、ディザ信号加算前の非表示となる映像信号成分の平均値と、加算されるディザ信号の平均レベルとが１２ビットに換算して略等しくなるようにディザパターンが構成されており、これによって画像を忠実に再現することが可能である。
【０１１９】
実施の形態６．
図１７は実施の形態６である多階調化処理部９の詳細を示す図である。なお、実施の形態６ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態６であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【０１２０】
図１７において、２５は水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１９の各出力、並びに外部から入力されるディザパターン選択信号４４に基づいて、後述するように発生すべきディザパターンを選択するディザ信号発生回路である。
【０１２１】
ディザ信号発生回路２５は、平均値演算回路１９から出力される平均値ａが１である場合には、図１８に示すディザパターンＡとディザパターンＢの２通りのディザパターンを発生する。この２つのディザパターンの選択は図１７のディザパターン選択信号４４によって行う。平均値が０，２，３となる場合に発生するディザパターンについては図示することを省略するが、これらは任意のものであってよい。ディザパターンＢは４フィールドの周期を持っているのでフィールドアドレス発生回路１４には２ビットカウンタを用い、ディザパターンＡを用いるときにはフィールドアドレスの下位１ビットのみを参照するものとする。
【０１２２】
これ以外は実施の形態２と同じである。
【０１２３】
ディザパターン選択信号は，表示すべき映像が静止画であるときにはディザパターンＡを選択し、反対に動画を表示するときにはディザパターンＢを選択するようにディザ信号発生回路２５に要求する。静止画と動画の判別法は任意であるが、例えば同期信号を拠り所として、パソコンなどの画面を表示する場合はぼぼ静止画であるとし、放送局から送られてくる映像は動画であるとする判別を行ってもよいし、映像の動きを直接検出することによって判別を行い、加算すべきディザパターンを決定してもよい。
【０１２４】
ディザパターンＡは図６で説明したものと同一のディザパターンであり、このディザパターンが階調が滑らかに変化するような静止画を忠実に再現することができることはすでに実施の形態２で述べた通りである。
【０１２５】
ここで、ディザパターンＢを動画を表示するときに選択する理由を説明するにあたり、図１９乃至図２１を用いる。
【０１２６】
図７（ａ）で用いたものと同じ縦方向に６画素、横方向に８画素を持つＰＤＰを考え、このＰＤＰに暗い縦帯を表示した場合について考える。すなわち、図１７の逆ガンマ補正部４の出力端においては、図１９に示すように１０ビットのディジタル映像信号のレベルが縦１列目から４列目までは１となっており、この１というレベルの暗い縦帯が本来表示すべき映像信号であるとする。
【０１２７】
ここでさらにこの暗い縦帯が画面の右方向に１フィールドあたり１画素の割合で画面上右方向に移動しているとする。したがって時刻０において暗い縦帯が縦１列目から４列目まで表示されていたとすると、時刻０から４フィールド後には縦５列目から８列目に暗い縦帯が表示されることになる。
【０１２８】
このような映像を図１８に示したディザパターンＡを用いて表示すると、図２０（ａ）乃至（ｂ）のようになる。ただし図では簡単のため暗い縦帯が表示されている部分のみを示し、図８（ａ）及び（ｂ）で行ったように図１７に示した多階調化処理部９の出力である表示可能な映像信号成分を１０ビットに換算した値で示している。この場合、暗い縦帯の動きに完全に追随して映像を観測している人には、各フィールドで表示されているレベルは平均化され、図２０（ｃ）に示すような２本の縦線状の固定パターンとして観測される。このようにディザパターンＡでは動画の場合には静止画に比べて映像の再現性が劣化する。
【０１２９】
これに対して、図１８に示したディザパターンＢを用いて表示すると各時刻に表示されている映像と、４フィールド分の映像を平均化した映像は図２１のようになり、暗い縦帯の動きに完全に追随して映像を観測している人にも、固定パターンは知覚されず、本来表示すべき映像が忠実に再現されるようになる。
【０１３０】
しかし静止画を表示する際には４フィールドという比較的長い周期を持つディザパターンＢでは視覚の時間的な積分効果が働きにくく、特に表示すべき映像が暗い場合などは、ディザ信号の加算位置がフィールド毎に移動しているのが知覚されやすい。
【０１３１】
このように複数のディザパターンを用意し、表示すべき映像毎に最適なディザパターンを選択することによって、映像の再現性を高めることが可能である。
【０１３２】
実施の形態７．
図２２は実施の形態７である多階調化処理部９の詳細を示す図である。なお、実施の形態７ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態７であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【０１３３】
実施の形態７は実施の形態５と同様に、ディスプレイ装置が本来持つ階調表現能力よりも最大で４ビット多い階調を擬似的に表現する例について考える。以下に実施の形態５と異なる部分について説明する。
【０１３４】
図２２において、２６はラインメモリＡ１０から出力される１２ビットのディジタル映像信号のレベルと後述する閾値を比較し、その比較結果をディザ信号発生回路２７に出力する付加ビット数選択回路である。
【０１３５】
ディザ信号発生回路２７においては、１６通りのディザパターンが用意されており、水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１９の出力、並びに付加ビット数選択回路２６の比較結果に基づいて、ディザ信号を発生する。
【０１３６】
次に付加ビット数選択回路２６の動作について説明する。付加ビット数選択回路２６ではディスプレイで表示できる最も低い映像信号成分の１倍に相当する１６と、２倍に相当する３２とを閾値として、逆ガンマ補正部４から出力される１２ビットのディジタル映像信号が０から１５の間であるときには（００）、１６から３１であるときは（０１）、３２以上の場合は（１０）という２ビットのディジタル信号をそれぞれディザ信号発生回路２７に出力する。
【０１３７】
ここでディザ信号発生回路２７で発生する１６通りのディザパターンは、実施の形態５と同じであるとする（例えば、図１５）。実施の形態７では以降の説明において混同を避けるため、実施の形態５で用いた、１６通りの平均値に対応して選択されるディザパターンに０から１５までの番号をつける。例えば、実施の形態５において平均値が３のときに選択されるディザパターンには３番という番号をつけ、平均値が１２のときに選択されるディザパターンには１２番という番号をつける。
【０１３８】
ディザ信号発生回路２７では、水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１９の出力、並びに、付加ビット数選択回路２６の比較結果に基づいてディザ信号を発生する。すなわち、付加ビット数選択回路２６の出力が（００）である場合には、平均値と同じ番号を持つディザパターンを選択し、（０１）である場合には、平均値が０、１であるときには０番、平均値が２、３であるときには２番、平均値が４、５であるときには４番、平均値が６、７であるときには６番、平均値が８、９であるときには８番、平均値が１０、１１であるときには１０番、平均値が１２、１３であるときには１２番、平均値が１４、１５であるときには１４番のディザパターンをそれぞれ選択し、（１０）である場合には平均値が０、１、２、３であるときには０番、平均値が４、５、６、７であるときには４番、平均値が８、９、１０、１１であるときには８番、平均値が１２、１３、１４、１５であるときには１２番のディザパターンを選択する。
【０１３９】
以上の操作により、逆ガンマ補正部４から出力される映像信号のレベルが、ディスプレイで表示できる最も低い信号レベルの１倍未満であるときには、選択可能なディザパターンは０番から１５番までの各ディザパターンとなるので、このときにはディスプレイ装置が本来持つ階調表現能力よりも４ビット多い階調を擬似的に表現することが可能であり、また、映像信号のレベルがディスプレイで表示できる最も低い信号レベルの１倍以上２倍未満であるときには、選択可能なディザパターンは０，２，４，６，８，１０，１２，１４の各ディザパターンとなるので、このときにはディスプレイ装置が本来持つ階調表現能力よりも３ビット多い階調を擬似的に表現することが可能であり、映像信号のレベルがディスプレイで表示できる最も低い信号レベルの２倍以上であるときには、選択可能なディザパターンは０，４，８，１２の各ディザパターンとなるので、このときにはディスプレイ装置が本来持つ階調表現能力よりも２ビット多い階調を擬似的に表現することが可能である。
【０１４０】
このように擬似的な階調表現能力を映像信号のレベルに応じて変化させたことの効果について以下に述べる。
【０１４１】
人間の視覚は暗部の階調識別能力の方が明部のそれよりも高いため、ディスプレイ装置においても暗部の階調表現能力を特に高くする必要がある。しかし、一般にディザ信号の加算によって再現すべき映像信号成分のレベルが低ければ低いほど、固定パターンやフリッカなどの弊害が少ないディザパターンを構成することは困難になる。
【０１４２】
したがって、ディザ信号を加算することによる弊害よりもディスプレイの擬似的な階調表現能力の方が優先される暗部側では、より低い映像信号成分のレベルを再現できるようにし、ディスプレイの擬似的な階調表現能力よりもディザ信号を加算することによる弊害の方が問題となる明部側では、低い映像信号成分の再現精度を落とすことにより、全体的な画質を損なうことなく、人間の視覚特性にあった階調表現を行うことができる。
【０１４３】
実施の形態７ではディスプレイの擬似的な階調表現能力を２つの固定値を閾値として変化させたが、閾値のレベル、個数などはこれに限らず任意の値でよい。また閾値を固定値とせず、表示する映像の全体的な明るさや時間などに基づいて動的に変化させても同様の効果が得られる。
【０１４４】
実施の形態８．
図２３は実施の形態８である多階調化処理部９の詳細を示す図である。なお、実施の形態８ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態８であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【０１４５】
図２３において、２８はラインメモリＡ１０から出力される１０ビットの映像信号を１ライン分記憶するラインメモリＢ、２９は逆ガンマ補正部４、ラインメモリＡ１０、ラインメモリＢ２８から出力される１０ビットの映像信号から、水平アドレス発生回路１２、垂直アドレス発生回路１３の出力に基づいて、実施の形態２の図１１（ａ）で説明したものと同様な操作によって、特定の２×２画素に関する１０ビットの映像信号を選択し、後述する信号成分抽出回路３０に出力するセレクタである。
【０１４６】
図２４は信号成分抽出回路３０の詳細を示す図である。
【０１４７】
図において、映像信号４８は注目する画素に関する映像信号であり、映像信号４５、映像信号４６、映像信号４７は平均値を求めるべき画素と隣接する、同じ２×２画素の範囲内に存在する３つの画素に関する映像信号である。これらの映像信号はすべてセレクタ２９より出力される信号である。
【０１４８】
また３２は映像信号４８からそれぞれ映像信号４５、映像信号４６、映像信号４７を減算する３個の減算器、３３はある決まった閾値を発生する閾値発生回路、３４は減算器３２の出力の絶対値と閾値発生回路３３で発生した閾値とを比較し、減算器３２の出力が閾値発生回路３３で発生した閾値以下のときはレベル１を、そうでないときはレベル０を出力する３個の比較器、３５は映像信号４５、映像信号４６、映像信号４７のうち非表示となる映像信号成分である２ビットの信号成分の各ビットと比較器３４の出力との論理積を出力する３個のＡＮＤ回路、３６は比較器３４の出力に基づいて、映像信号４８との差が閾値発生回路３３で発生した閾値以下となっている映像信号を持つ画素の数を特定する画素数取得回路である。
【０１４９】
これより、図の信号成分４９は、映像信号４８と映像信号４５の差の絶対値がある閾値以下のときには映像信号４５の非表示となる映像信号成分である下位２ビットとなり、映像信号４８と映像信号４５の差の絶対値がある閾値より多いときには２ビットでレベル０の信号となる。これは信号成分５０、信号成分５１についても同様で、それぞれ映像信号４６、映像信号４７の下位２ビット、または２ビットのレベル０の信号となる。信号成分５２については必ず映像信号４８の非表示となる映像信号成分である下位２ビットが出力される。また図の画素数５３は映像信号４５、映像信号４６、映像信号４７がいずれも映像信号４８とある閾値より大きい差をもつときには１を、いずれか１つが映像信号４８と閾値以下の差であるときには２を、３つのうち２つが映像信号４８と閾値以下の差であるときには３を、３つすべてが閾値以下の差であるときには４となる。これら信号成分４９、信号成分５０、信号成分５１、信号成分５２、画素数５３の値はすべて平均値演算回路３１に出力される。
【０１５０】
平均値演算回路３１では信号成分抽出回路３０の出力である、信号成分４９、信号成分５０、信号成分５１、信号成分５２の総和を求め、それをやはり信号成分抽出回路３０の出力である画素数５３で除算する。
【０１５１】
このような信号成分抽出回路３０、平均値演算回路３１における演算を例をあげて具体的に説明する。ある２×２画素について、左上にある画素に関する映像信号が１０ビットで０であり、右上にある画素に関する映像信号が１０ビットで１であり、左下にある画素に関する映像信号が１０ビットで２であり、右下にある画素に関する映像信号が１０ビットで３２である場合を考える。このとき閾値発生回路３３には１０ビットで１６という値が設定されているものとする。
【０１５２】
左上、右上、左下の画素に関する平均値はいずれも左上、右上、左下の画素に関する非表示となる映像信号成分の総和である３を画素数の３で割った１である。ここで左上、右上、左下の画素に関する平均値を求めるときに右下の画素を除外するのは左上、右上、左下の画素に関する映像信号のレベルと右下の画素に関する映像信号のレベルの差の絶対値が閾値である１６よりも大きいからである。したがって同様な理由により、右下の画素に関する平均値は、右下の画素に関する非表示となる映像信号成分である０を画素数の１で割った０となる。
【０１５３】
これ以外の部分の構成、動作については実施の形態２と同様である。
【０１５４】
実施の形態７において、図２３に示した信号成分抽出回路３０、平均値演算回路３１によって実現される演算により、階調がなだらかに変化している部分のみを抽出して平均値を求めることができる。このようにして求められた平均値に基づいてディザ信号を加算することにより、画像をより忠実に再現することが可能である。
【０１５５】
このことは、例えば黒の背景に１画素の幅を持つ縦線を画面上に表示する場合について考えてみれば非常に明らかである。この場合、実施の形態２であるディスプレイ装置では、縦線に隣接する本来は黒が表示されるはずの画素にディザ信号が加算されてしまうが、実施の形態７であるディスプレイ装置では、閾値を適切に設定することによりこのようなことは起こらない。
【０１５６】
実施の形態９．
実施の形態９は図１の逆ガンマ補正部４の構成、動作が実施の形態２と異なる場合についての例である。また実施の形態９では、Ａ／Ｄ変換部３では入力された映像信号を８ビットのディジタル映像信号に変換して出力し、逆ガンマ補正部４は１０ビットのディジタル映像信号を出力するとする。
【０１５７】
実施の形態９では、逆ガンマ補正部４で行われる演算をＲＯＭで実現する。すなわち、逆ガンマ補正部４の入力をＲＯＭのアドレスとして、そのアドレスに書き込まれているデータを読み出すことによって逆ガンマ補正を行うとする。
【０１５８】
図２５は実施の形態９である逆ガンマ補正部４の構成を示す図である。図において、３７はＡ／Ｄ変換部３から出力された８ビットのディジタル信号に対してガンマ補正の逆補正を行うガンマＲＯＭ、３８はある１つの閾値を発生する閾値発生回路、３９はガンマＲＯＭ３７の出力である８ビットのディジタル信号に対して後述するようなビットシフト演算を行うビットシフト演算回路である。ここでガンマＲＯＭ３７は８ビットのアドレスを持ち、各アドレスに対して８ビットのデータを読み出せるものとする。
【０１５９】
逆ガンマ補正部４は放送局側で撮影された明るさをＰＤＰなどのディスプレイ装置において再現するために必要な演算を行うが、一般にこの演算は、逆ガンマ補正部４の入出力のレベルをそれぞれの最大のレベルで正規化したときに、出力値が入力値の２．２乗となるようにする。例えばガンマＲＯＭ３７に入力される映像信号のレベルが８ビットで１０９であるときには、ガンマＲＯＭ３７の入力の最大レベルが２５５であるので、１０９を２５５で除算し、２．２乗した値がガンマＲＯＭ３７の出力をガンマＲＯＭ３７の出力の最大レベルで正規化した値となる。
【０１６０】
ここで、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８未満であるときは逆ガンマ補正の本来の演算結果を２ビット左シフトした値をガンマＲＯＭ３７にあらかじめ書き込んでおくようにする。例えばＡ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１０９であるときには、ガンマＲＯＭ３７の出力は１０ビット精度とすると２進表記で（０００１１１０００１）という値になるが、ガンマＲＯＭ３７には８ビットのデータしか書き込めないので、あらかじめ２ビット左シフトしておき、１０ビットのうちの上位８ビットである（０１１１０００１）という値を書き込むようにする。
【０１６１】
一方、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８以上であるときにはガンマＲＯＭ３７にデータを書き込む際に前述のようなビットシフトは行わない。例えばＡ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１４３であるときには、１４３を２５５で除算し、２．２乗した値に８ビットのディジタル信号の最大レベルである２５５を乗算した値である、２進表記で（０１０００１１１）という値を書き込むようにする。
【０１６２】
次に、ビットシフト演算回路３９の動作について説明する。ビットシフト演算回路３９では、Ａ／Ｄ変換部３から出力される８ビットのディジタル映像信号のレベルが１２８未満であるときには、ガンマＲＯＭ３７から出力される８ビットのディジタル映像信号の最上位ビットのさらに上に２ビットを付加し、付加した２つのビットに０を設定したのち１０ビットのディジタル映像信号として出力する。また、Ａ／Ｄ変換部３から出力される８ビットのディジタル映像信号のレベルが１２８以上であるときには、ガンマＲＯＭ３７から出力される８ビットのディジタル映像信号の最下位ビットの下に２ビットを付加し、付加した２つのビットに０を設定したのち出力する。
【０１６３】
例えば、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１０９であり、ガンマＲＯＭ３７の出力が２進表記で（０１１１０００１）という値であるときには、ビットシフト演算回路３９は（０００１１１０００１）という１０ビットの信号を出力し、また例えば、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１４３であり、ガンマＲＯＭ３７の出力が２進表記で（０１０００１１１）という値であるときには、ビットシフト演算回路３９は（０１０００１１１００）という１０ビットの信号を出力する。
【０１６４】
以上のようなガンマＲＯＭ３７、ビットシフト演算回路３９により実現される演算では低階調側ほど演算の精度が高くなっている。すなわち、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８未満であるときには１０ビットの精度で逆ガンマ補正の演算を行い、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８以上であるときには８ビットの精度で逆ガンマ補正の演算を行っている。
【０１６５】
したがって明部側では非表示となる映像信号成分は常に０であり、２×２画素の範囲内にある４個の画素に関する映像信号のレベルがいずれも１２８以上のときには、範囲内の各画素に関する平均値はいずれも０となる。このとき例えば図６のようなディザパターンをディザ信号発生回路１６において発生する場合には映像信号にはディザ信号はまったく加算されない。
【０１６６】
一方、人間の視覚は暗部の階調識別能力の方が明部のそれよりも高いので、暗部側においてのみディザ信号を加算するとしても一般には十分である。実施の形態９では実現される逆ガンマ補正の演算は低階調側で精度が高いので、適切なディザ信号の加算によって低階調側での階調の再現性を高くすることができ、人間の視覚特性に合った階調表現を行うことができる。
【０１６７】
実施の形態９では１つの閾値に基づいてビットシフトの演算を変えたが、閾値の個数やビットシフト量の設定は任意である。例えば閾値をｔ１、ｔ２、ｔ３の３個設定し、逆ガンマ補正前の映像信号のレベルがｔ１未満であるとき、ｔ１以上ｔ２未満であるとき、ｔ２以上ｔ３未満であるとき、ｔ３以上であるときの４通りに場合をわけて、それぞれの場合に演算結果を３ビット、２ビット、１ビット、０ビットだけ左シフトした値をガンマＲＯＭ３７にあらかじめ書き込んでおくとしてもよい。
【０１６８】
また、実施の形態８では逆ガンマ補正の演算を低階調側で精度の高いものとしたが、低階調側で精度を高くする演算は任意のものであってよい。たとえば逆ガンマ補正の演算ではなく、図１に示した多階調化処理部９において平均値を求める演算について、閾値を設けて演算精度を変えるとしてもよい。
【０１６９】
なお実施の形態１から実施の形態９までの説明では、簡単のため白黒表示のプラズマディスプレイ装置について説明したが、この発明はこれに限ることなくカラー表示においても適用することが可能である。例えば、カラー表示の単位である１つの絵素が赤色、緑色、青色の三原色の画素で構成される場合などは、各色に対して例えば図１に示した多階調化処理部９で行った演算を適用することにより同様の効果が得られる。この場合、例えば「２×２画素の範囲内にある画素」という表現を「２×２絵素の範囲内にある赤色の画素」、「２×２絵素の範囲内にある緑色の画素」、「２×２絵素の範囲内にある青色の画素」と読み替え、「右隣の画素」という表現を「右隣の絵素内にある同色の画素」と読み替える、などとすればよい。絵素の構成が赤色、緑色、青色の三原色の画素と異なる場合にも適切な読み替えを行い、ディスプレイ装置の構成・動作を変更することによってこの発明を容易に適用することができる。
【０１７０】
また、実施の形態１から実施の形態９までの説明では、この発明によるディスプレイ装置及びその多階調化回路として、プラズマディスプレイ装置を例にとり説明したが、これに限るものでない。特に、ＤＭＤ（ディジタルマイクロミラーデバイス）、ＥＬ（エレクトロ・ルミネッセンス）ディスプレイ、液晶ディスプレイ装置などのディスプレイ装置にも適用が可能である。
【０１７１】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【０１７２】
この発明に係るディスプレイ装置の多階調化回路においては、ｍ＋ｎ（ｍ、ｎは１以上の整数）ビットのディジタル映像信号をｍビットのディジタル映像信号に変換する処理を有するディスプレイ装置の多階調化回路において、ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標を特定する空間座標特定手段と、画素の、所定の周期内における相対的な時間座標を特定する時間座標特定手段と、空間座標特定手段及び時間座標特定手段が特定する画素を含む複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算する平均値演算手段と、少なくとも空間座標特定手段が画素について特定した空間座標、時間座標特定手段が画素について特定した時間座標、及び平均値演算手段の演算結果に基づいてディザ信号を与えるディザ信号発生手段と、空間座標特定手段が画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備えたので、人間の視覚の空間的・時間的な積分効果を利用してディスプレイで本来表示できる最も低い映像信号成分よりもさらに低い映像信号成分までも擬似的に再現することができ、階調が滑らかに変化する画像を正しく再現できるディスプレイ装置の多階調化回路を得ることができる。
【０１７３】
また、この発明に係るディスプレイ装置の多階調化回路においては、領域を１つ以上の部分領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む部分領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するので、階調が滑らかに変化する画像をより忠実に再現できるディスプレイ装置の多階調化回路を得ることができる。
【０１７４】
また、この発明に係るディスプレイ装置の多階調化回路においては、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するので、回路を簡略化しながら、階調が滑らかに変化する画像を正しく再現するディスプレイ装置の多階調化回路を得ることができる。
【０１７５】
また、この発明に係るディスプレイ装置の多階調化回路においては、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、連続するｆ（ｆは２以上の整数）個の時間座標にわたって、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルと、変換後のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するので、人間の視覚の空間的、時間的な積分効果が働きやすいようなディザ信号を与えることができ、階調が滑らかに変化する画像を正しく再現できるディスプレイ装置の多階調化回路を得ることができる。
【０１７６】
また、この発明に係るディスプレイ装置の多階調化回路においては、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び外部より入力されたディザパターン選択信号に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、ディザパターン選択信号により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するので、ディスプレイ装置に表示する映像に応じて最適なディザ信号の与え方を選択することができ、階調が滑らかに変化する画像を正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１７７】
また、この発明に係るディスプレイ装置の多階調化回路においては、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び比較手段の比較結果に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、比較手段の比較結果により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するので、ディザパターンを加減算することによって発生する固定パターンやフリッカなどの弊害を少なくしながら、階調が滑らかに変化する画像を正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１７８】
また、この発明に係るディスプレイ装置の多階調化回路においては、平均値演算手段は、空間座標特定手段が特定した空間座標に存在する画素と、この画素に関するディジタル映像信号に対して信号レベルの差異がある閾値以下であるディジタル映像信号をもつ画素とに関して、ｍ＋ｎビットのディジタル映像信号の下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算するので、階調が滑らかに変化する部分のみを抽出して適切なディザ信号を加算することができ、階調が滑らかに変化する画像をより正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１７９】
また、この発明に係るディスプレイ装置の多階調化回路においては、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、ディジタル映像信号の下位ビットの値を固定し、値を固定するビット長を比較手段の比較結果に応じて変化させるビットマスク手段を備えたので、特に低階調側で演算の精度を高くすることができ、階調が滑らかに変化する比較的暗い画像を正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１８０】
さらにまた、この発明に係るディスプレイ装置においては、映像信号をｍ＋ｎビットのディジタル映像信号に変換するＡ／Ｄ変換部と、ｍ＋ｎビットのディジタル映像信号に対してディザ信号を加減算する前述のようなディスプレイ装置の多階調化回路と、ディザ信号が加算されたｍ＋ｎビットのディジタル映像信号の上位ｍビットを表示する画素とを備えたので、人間の視覚の空間的・時間的な積分効果を利用してディスプレイで本来表示できる最も低い映像信号成分よりもさらに低い映像信号成分までも擬似的に再現することができ、階調が滑らかに変化する画像を正しく再現できるディスプレイ装置を得ることができる。
【図面の簡単な説明】
【図１】 この発明に係る実施の形態１におけるディスプレイ装置の全体構成の一例を示す図である。
【図２】 この発明に係る実施の形態１における多階調化処理部の一例を示す図である。
【図３】 この発明に係る実施の形態１におけるディスプレイ画面上の各画素の空間座標及び時間座標の対応関係の一例を示す図である。
【図４】 この発明に係る実施の形態１における重み付け平均値を求める際の重み付けの一例を示す図である。
【図５】 この発明に係る実施の形態１における画素と映像信号の対応関係の一例を示す図である。
【図６】 この発明に係る実施の形態１、２、及び４におけるディザパターンの一例を示す図である。
【図７】 この発明に係る実施の形態１におけるディザパターンの加算による階調再現効果を説明するための図である。
【図８】 この発明に係る実施の形態１におけるディザパターン加算後の画像の一例を示す図である。
【図９】 この発明に係る実施の形態１におけるディザパターンによる視覚の時間的な積分効果の一例を示す図である。
【図１０】 この発明に係る実施の形態２におけるディザ信号発生回路の一例を示す図である。
【図１１】 この発明に係る実施の形態２における平均値の求め方の一例を説明する図である。
【図１２】 この発明に係る実施の形態３における別の多階調化処理部の構成の一例を示す図である。
【図１３】 この発明に係る実施の形態３におけるパターン発生器で発生する信号パターンの一例を示す図である。
【図１４】 この発明に係る実施の形態４における別の多階調化処理部の構成の一例を示す図である。
【図１５】 この発明に係る実施の形態５におけるディザパターンの一例を示す図である。
【図１６】 この発明に係る実施の形態５における別のディザパターンの一例を示す図である。
【図１７】 この発明に係る実施の形態６における別の多階調化処理部の構成の一例を示す図である。
【図１８】 この発明に係る実施の形態６におけるディザパターンの一例を示す図である。
【図１９】 この発明に係る実施の形態６におけるディザパターンの加算による階調再現効果の一例を説明する図である。
【図２０】 この発明に係る実施の形態６におけるディザパターンＡを加算した画像の一例を示す図である。
【図２１】 この発明に係る実施の形態６におけるディザパターンＢを加算した画像の一例を示す図である。
【図２２】 この発明に係る実施の形態７におけるディスプレイ装置の多階調化処理部の構成の一例を示す図である。
【図２３】 この発明に係る実施の形態８におけるディスプレイ装置の多階調化処理部の構成の一例を示す図である。
【図２４】 この発明に係る実施の形態８における信号成分抽出回路の一例を示す図である。
【図２５】 この発明に係る実施の形態９における逆ガンマ補正部の構成の一例を示す図である。
【図２６】 従来のディスプレイ装置の発光シーケンスを示す図である。
【図２７】 従来のディスプレイ装置の構成を示す図である。
【符号の説明】
１ 映像信号入力端子、 ２ 同期信号入力端子、 ３ Ａ／Ｄ変換部、
４ 逆ガンマ補正部、 ５ フィールドメモリ部、 ６ 駆動部、
７ 制御部、 ８ ＰＤＰ、 ９ 多階調化処理部、 １０ ラインメモリＡ、
１１，２８ ラインメモリＢ、 １２ 水平アドレス発生回路、
１３ 垂直アドレス発生回路、 １４ フィールドアドレス発生回路、
１５，１９，３１ 平均値演算回路、
１６，２５，２７ ディザ信号発生回路、 １７ 加算回路、
１８，２４，２９ セレクタ、 ２０ パターン発生器、 ２１ 加算器、
２２ レジスタＡ、 ２３ レジスタＢ、 ２６ 付加ビット数選択回路、
３０ 信号成分抽出回路、 ３２ 減算器、 ３３，３８ 閾値発生回路、
３４ 比較器、 ３５ ＡＮＤ回路、 ３６ 画素数取得回路、
３７ ガンマＲＯＭ、 ３９ ビットシフト演算回路、
４４ ディザパターン選択信号。
【発明の属する技術分野】
この発明は、ディザ信号処理によってディスプレイ装置の階調表現能力を高める多階調化回路、及び当該多階調化回路を備えたディスプレイ装置に関し、特に多階調化が困難なプラズマディスプレイやディジタルマクロミラーデバイスなどに用いる多階調化回路に関する。
【０００２】
【従来の技術】
明るさが様々に変化する画像を表示するためには、ディスプレイ装置には階調表現ができることが必要である。
【０００３】
プラズマディスプレイ装置では、１フィールドの期間を複数のサブフィールドに分割し、画面上の各画素が各サブフィールドにおいて発光を行うか否かを、ディスプレイ装置に入力される映像信号に応じて選択することによって階調表現を行っている。
【０００４】
図２６に１フィールドＡＦを８つのサブフィールドＳＦ０からＳＦ７に分割して構成した表示シーケンスの例を示す。各サブフィールドＳＦにおける発光時間の相対比は、１：２：４：８：１６：３２：６４：１２８になっており、これらの発光、非発光の組み合わせにより２５６（１＋２＋４＋８＋１６＋３２＋６４＋１２８）の階調を表現する能力がある。
【０００５】
例えば、ある画素において１２７（１＋２＋４＋８＋１６＋３２＋６４）という階調を表現する場合には、サブフィールドＳＦ０からＳＦ６において発光を行い、サブフィールドＳＦ７においては発光を行わないとする。人間の視覚は１フィールドＡＦ内の発光の明滅には応答しないため、サブフィールドＳＦ０からＳＦ６までの発光が時間方向に積分され、人間の目にはあたかも１２７という階調が表現されているように知覚される。
【０００６】
このディスプレイ装置に映像信号を表示する場合には、映像信号を最終的に８ビットのディジタル信号に変換し、最下位ビットｂ０をサブフィールドＳＦ０に、その１つ上位のビットｂ１をサブフィールドＳＦ１に、さらにその１つ上位のビットｂ２をサブフィールドＳＦ２に、以下同様にしてビットｂ２よりも１つ上位のビットｂ３から最上位ビットｂ７までをそれぞれサブフィールドＳＦ３からＳＦ７に割り当て、１という値が設定されたビットに対応するサブフィールドにおいては発光を行うようにし、０という値が設定されたビットに対応するサブフィールドにおいては発光を行わないようにする。例えば、２進表記で（０１１１１１１１）という８ビットのディジタル映像信号を表示に用いる場合は、最下位ビットｂ０からビットｂ６までに１が設定され、最上位ビットｂ７には０が設定されているので、サブフィールドＳＦ０からＳＦ６において発光が行われ、サブフィールドＳＦ７では発光は行われないことになる。なお、図２６において、ＡＤ０からＡＤ７は各サブフィールドＳＦ０からＳＦ７におけるアドレス期間、ＣＦ０からＣＦ７は同じく維持放電期間であり、詳細は後述する。
【０００７】
図２７は従来のディスプレイ装置の階調表現方法を実現する構成例であり、１は映像信号を入力する入力端子、２は同期信号を入力する入力端子、３は入力端子１に入力された映像信号を、ディジタル信号に変換するＡ／Ｄ変換部、４は放送局でガンマ補正された映像信号を逆変換し、放送局で撮影された明るさを後述するＰＤＰ８（以下同様にプラズマディスプレイパネルをＰＤＰと略記する）で再現できるようにする逆ガンマ補正部、５は逆ガンマ補正部４の出力信号を２フィールド分記憶するフィールドメモリ部、６はフィールドメモリ部５及び後述する制御部７の出力信号によりＰＤＰ８を駆動する駆動部、７は同期信号を基準として、フィールドメモリ部５、及び駆動部６を制御する制御部、８はＰＤＰである。
【０００８】
以下、上述のように構成されたディスプレイ装置の動作について説明する。
【０００９】
入力端子１より入力された映像信号は、Ａ／Ｄ変換部３で８ビットのディジタル信号に変換され、逆ガンマ補正部４においてガンマ補正の逆関数による映像信号レベルの補正が行われる。逆ガンマ補正部４から出力される８ビットの映像信号はフィールドメモリ部５で２フィールド分記憶される。フィールドメモリ部５は１フィールド分の映像信号を記憶することができる２つのフィールドメモリを持っており、入力された映像信号は、図２６に示した１フィールドＡＦ毎に異なるフィールドメモリに対して交互に書き込まれる。
【００１０】
次に図２６に示すサブフィールドＳＦ０のアドレス期間ＡＤ０において、図２７に示したフィールドメモリ部５から画面上のすべての画素に関して映像信号の最下位ビットのデータであるｂ０が読み出される。この読み出し動作は制御部７によって書き込み動作が行われていない方のフィールドメモリに対して行われるように制御される。読み出されたデータは駆動部６を通してＰＤＰ８に書き込まれる。ＡＣ型ＰＤＰの場合には、パネルにメモリ効果があるため、書き込まれたデータは、画面上のすべての画素に対して書き込み動作が行われる間中保持されている。図２６に示したサブフィールドＳＦ０のアドレス期間ＡＤ０に続く維持放電期間ＣＦ０に、図２７に示した制御部７が駆動部６を制御することで、１のデータが書き込まれた画素のみＰＤＰ８は発光を行う。
【００１１】
次の図２６に示したサブフィールドＳＦ１のアドレス期間ＡＤ１には、ビットｂ１のデータが図２７に示したフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給される。図２６に示したサブフィールドＳＦ１の維持放電期間ＣＦ１には１のデータが書き込まれた画素が、維持放電期間ＣＦ０における発光時間の２倍の時間の発光を行う。
【００１２】
以下、サブフィールドＳＦ２からＳＦ７においても同様に、対応するビットｂ２からｂ７までの各データが各アドレス期間ＡＤ２からＡＤ７において図２７のフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給され、１のデータが書き込まれた画素は各維持放電期間ＣＦ２からＣＦ７に維持放電期間ＣＦ０における発光時間のそれぞれ４倍、８倍、１６倍、３２倍、６４倍、１２８倍の時間の発光を行う。
【００１３】
【発明が解決しようとする課題】
以上のような構成で階調表現を行うディスプレイ装置では、多階調化が時間的な制約により困難である。このようなディスプレイ装置で単純に多階調化を実現するにはサブフィールド数を増やせばよい。例えば図２６に示した１フィールドＡＦを１０個のサブフィールドに分割し、各サブフィールドの発光時間の相対比を１：２：４：８：１６：３２：６４：１２８：２５６：５１２とすれば１０２４の階調を表現することが可能である（前述したように８個のサブフィールドＳＦ０からＳＦ７を用いた場合は２５６階調）。
【００１４】
しかし、各サブフィールド（例えば、ＳＦ０からＳＦ７）には、画面上のすべての画素に関してデータを書き込むために一定のアドレス期間（例えば、ＡＤ０からＡＤ７）が必要であり、１フィールドＡＦという制限された期間内においてより多くのサブフィールドを用いて図２７に示したＰＤＰ８を駆動しようとすると、アドレス期間の総和はサブフィールド数に比例して長くなる分、維持放電期間の総和はより短くなるため、ディスプレイ装置の全体的な発光輝度が低下してしまう。このためディスプレイ装置の発光輝度を十分なレベルに保ちつつ、同時に階調表現能力を高めることが困難であるという問題があった。
【００１５】
また、このようなディスプレイ装置において例えば図２６のような表示シーケンスで階調表現を行う場合、画素にデータをまったく書き込まない場合に表現される階調である階調０を除外して考えると、サブフィールドＳＦ０のみにデータ１を書き込む場合の階調１が最低の階調であり、このディスプレイ装置で表現可能なすべての階調は、階調１の整数倍の明るさとなっている。
【００１６】
一方で人間の視覚は暗部側で特に階調識別能力が高いため、ディスプレイ装置は特に低階調側においてより微妙な階調の差異を表現する必要がある。しかし、従来のディスプレイ装置では前述したように表現可能なすべての階調は階調１の整数倍であるから、明部においても暗部においても互いに隣接する階調間の明るさの差異は一定となり、明部では十分な階調表現能力があっても、暗部での階調表現能力が不十分になりやすく、結果的に階調が滑らかに変化する暗い画像を表示しようとすると階調の粗い不自然な画像として知覚されてしまうという問題があった。
【００１７】
この発明は、ディスプレイ装置において優れた階調表現を行うための多階調化回路を提供すること、暗部側で優れた階調表現を行うための多階調化回路を提供すること、及び当該多階調化回路を備えたディスプレイ装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係るディスプレイ装置の多階調化回路は、ｍ＋ｎ（ｍ、ｎは１以上の整数）ビットのディジタル映像信号をｍビットのディジタル映像信号に変換する処理を有するディスプレイ装置の多階調化回路において、ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標を特定する空間座標特定手段と、画素の、所定の周期内における相対的な時間座標を特定する時間座標特定手段と、空間座標特定手段及び時間座標特定手段が特定する画素を含む複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算する平均値演算手段と、少なくとも空間座標特定手段が画素について特定した空間座標、時間座標特定手段が画素について特定した時間座標、及び平均値演算手段の演算結果に基づいてディザ信号を与えるディザ信号発生手段と、空間座標特定手段が画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備えたものである。
【００１９】
また、この発明に係るディスプレイ装置の多階調化回路は、領域を１つ以上の部分領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む部分領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するものである。
【００２０】
また、この発明に係るディスプレイ装置の多階調化回路は、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するものである。
【００２１】
また、この発明に係るディスプレイ装置の多階調化回路は、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、連続するｆ（ｆは２以上の整数）個の時間座標にわたって、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルと、変換後のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するものである。
【００２２】
また、この発明に係るディスプレイ装置の多階調化回路は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び外部より入力されたディザパターン選択信号に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、ディザパターン選択信号により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するものである。
【００２３】
また、この発明に係るディスプレイ装置の多階調化回路は、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び比較手段の比較結果に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、比較手段の比較結果により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するものである。
【００２４】
また、この発明に係るディスプレイ装置の多階調化回路は、平均値演算手段は、空間座標特定手段が特定した空間座標に存在する画素と、この画素に関するディジタル映像信号に対して信号レベルの差異がある閾値以下であるディジタル映像信号をもつ画素とに関して、ｍ＋ｎビットのディジタル映像信号の下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算するものである。
【００２５】
また、この発明に係るディスプレイ装置の多階調化回路は、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、ディジタル映像信号の下位ビットの値を固定し、値を固定するビット長を比較手段の比較結果に応じて変化させるビットマスク手段を備えたものである。
【００２６】
さらにまた、この発明に係るディスプレイ装置は、映像信号をｍ＋ｎビットのディジタル映像信号に変換するＡ／Ｄ変換部と、ｍ＋ｎビットのディジタル映像信号に対してディザ信号を加減算する前述のディスプレイ装置の多階調化回路と、ディザ信号が加算されたｍ＋ｎビットのディジタル映像信号の上位ｍビットを表示する画素とを備えたものである。
【００２７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に関わるディスプレイ装置の全体構成を示すブロック図であり、ディスプレイ装置の多階調化を実現するものである。なお、実施の形態１であるディスプレイ装置の多階調化回路を説明するにあたり、前記図２７に示すディスプレイ装置と同一構成部分には同一符号を付している。
【００２８】
図１において、１は映像信号を入力する入力端子、２は同期信号を入力する入力端子、３は入力端子１に入力された映像信号を、ディジタル信号に変換するＡ／Ｄ変換部、４は放送局でガンマ補正された映像信号を逆変換し、放送局で撮影された明るさをＰＤＰ８で再現できるようにする逆ガンマ補正部、９は逆ガンマ補正部４の出力信号に対して、ディザ信号を加算する多階調化処理部、５は多階調化処理部９の出力信号を、２フィールド分記憶するフィールドメモリ部、６はフィールドメモリ部５及び後述する制御部７の出力信号によりＰＤＰ８を駆動する駆動部、７は同期信号を基準として、多階調化処理部９、フィールドメモリ部５、及び駆動部６を制御する制御部、８はＰＤＰである。ここで逆ガンマ補正部４の出力端においては、ディスプレイで表示可能な階調数を表現するために必要なビット数よりも多いビット数を持つディジタル信号となっている。
【００２９】
ここでさらに、多階調化処理部９について、その構成の詳細を図２に示す。
【００３０】
図において、１０は逆ガンマ補正部４から出力されたディジタル信号を１ライン分記憶しておくラインメモリＡ、１１はラインメモリＡ１０から出力されたディジタル映像信号のうちディスプレイで表示できる最も低い映像信号レベルよりも低いレベルの映像信号成分（これを以下「非表示となる映像信号成分」と呼ぶ）を１ライン分記憶しておくラインメモリＢ、１２は制御部７から出力される制御信号により各画素の画面横方向の相対座標を特定する水平アドレス発生回路、１３は制御部７から出力される制御信号により各画素の画面縦方向の相対座標を特定する垂直アドレス発生回路、１４は制御部７から出力される制御信号により、時間方向の相対座標をフィールド単位で特定するフィールドアドレス発生回路である。なお、前述の「１ライン」のとり方は任意であるが、ここでは画面横方向の画素一列のことをいうものとする。
【００３１】
１５は、逆ガンマ補正部４、ラインメモリＡ１０から出力されたディジタル映像信号のうち非表示となる映像信号成分、及びラインメモリＢ１１の出力に基づいて、横方向ｘ画素（ｘは１以上の整数）、縦方向ｙ画素（ｙは１以上の整数）にわたるｘ×ｙ個の画素の非表示となる映像信号信号成分に適当な重み付けをした後にその平均値（これを以下「重み付け平均値」と呼ぶ）を求める平均値演算回路、１６は水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１５の出力からディザ信号を発生するディザ信号発生回路、１７はラインメモリＡ１０から出力されるディジタル映像信号のうちディスプレイで表示できる最も低い信号レベル以上の映像信号成分（これを以下「表示可能な映像信号成分」と呼ぶ）に対して、ディザ信号発生回路１６の出力であるディザ信号を加算する加算回路である。
【００３２】
以下、上述のように構成されたディスプレイ装置の動作について説明する。
【００３３】
上記のディスプレイ装置において階調表現を行うための発光シーケンスは、図２６に示すように１フィールドＡＦをＳＦ０からＳＦ７までの８個のサブフィールドに分割し、各サブフィールドＳＦ０からＳＦ７の発光時間の相対比を順に、１：２：４：８：１６：３２：６４：１２８にするものとする。これにより、このディスプレイ装置には２５６の階調表現能力がある。
【００３４】
図１に示した入力端子１より入力された映像信号は、Ａ／Ｄ変換部３においてディスプレイで表示可能な階調数を表現するために必要なビット数である８ビットよりも多いビット数となる１０ビットのディジタル映像信号に変換される。多階調化処理部９は、制御部７から出力される制御信号に基づいて逆ガンマ補正部４で逆ガンマ補正された１０ビットのディジタル映像信号に適切なディザ信号を加算し、ディスプレイで表示可能な映像信号成分である上位８ビットのみをフィールドメモリ部５に出力する。
【００３５】
多階調化処理部９から出力される８ビットの映像信号はフィールドメモリ部５で２フィールド分記憶される。フィールドメモリ部５は１フィールド分の映像信号を記憶することができる２つのフィールドメモリを持っており、入力された映像信号は、１フィールド毎に異なるフィールドメモリに対して交互に書き込まれる。
【００３６】
次に図２６に示すサブフィールドＳＦ０のアドレス期間ＡＤ０において、図１に示したフィールドメモリ部５から画面上のすべての画素に関して映像信号の最下位ビットのデータであるｂ０が読み出される。この読み出し動作は制御部７によって書き込み動作が行われていない方のフィールドメモリに対して行われるように制御される。読み出されたデータは駆動部６を通してＰＤＰ８に書き込まれる。ＡＣ型ＰＤＰの場合には、パネルにメモリ効果があるため、書き込まれたデータは、画面上のすべての画素に対して書き込み動作が行われる間中保持されている。図２６に示したアドレス期間ＡＤ０に続く維持放電期間ＣＦ０に、図１に示した制御部７が駆動部６を制御することで、１のデータが書き込まれた画素のみＰＤＰ８は発光を行う。
【００３７】
次の図２６のサブフィールドＳＦ１のアドレス期間ＡＤ１には、ビットｂ１のデータが図１に示したフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給される。図２６のサブフィールドＳＦ１の維持放電期間ＣＦ１には１のデータが書き込まれた画素が、維持放電期間ＣＦ０における発光時間の２倍の時間の発光を行う。
【００３８】
以下、サブフィールドＳＦ２からＳＦ７も同様に対応するビットｂ２からｂ７までの各データが各アドレス期間ＡＤ２からＡＤ７においてフィールドメモリ部５から読み出され、駆動部６を経由してＰＤＰ８に供給され、１のデータが書き込まれた画素は維持放電期間ＣＦ２からＣＦ７に維持放電期間ＣＦ０における発光時間のそれぞれ４倍、８倍、１６倍、３２倍、６４倍、１２８倍の時間の発光を行う。
【００３９】
次に多階調化処理部９の動作について図２を用いながら詳細に説明する。
【００４０】
逆ガンマ補正部４の出力である１０ビットのディジタル映像信号はまずラインメモリＡ１０に１ライン分記憶される。また、ラインメモリＡ１０の出力のうち非表示となる映像信号成分である下位２ビットはラインメモリＢ１１に出力され、そこで１ライン分記憶される。また１０ビットのディジタル映像信号のうち表示可能な信号成分である上位８ビットは加算回路１７に出力される。
【００４１】
一方、水平アドレス発生回路１２は制御部７から出力される水平同期信号に基づく制御信号により、各画素の画面横方向の相対座標を特定し、垂直アドレス発生回路１３は制御部７から出力される水平、垂直同期信号に基づく制御信号により、各画素の画面縦方向の相対座標を特定し、またフィールドアドレス発生回路１４は制御部７から出力される垂直同期信号に基づく制御信号により、時間方向の相対座標をフィールド単位で特定する。
【００４２】
実施の形態１では水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４に１ビットカウンタを導入した例について説明する。これによって例えば図３に示すように、水平・垂直アドレスは、画面上に複数存在し互いに同じ画素を共有しない２×２画素の各範囲内において、左上にある画素を基準としたときの相対的な空間座標を示し、フィールドアドレスは時間方向を２フィールドの周期で分割したときの周期内における相対的な時間座標を示すように設定される。図３において例えばＡで示される位置・時刻においては、画素の水平・垂直・フィールドアドレスは、水平アドレスをｈ、垂直アドレスをｖ、フィールドアドレスをｆとして、（ｈ，ｖ，ｆ）＝（０，１，０）と設定される。同じようにしてＢで示される位置・時刻においては画素の水平・垂直・フィールドアドレスは、（ｈ，ｖ，ｆ）＝（１，０，１）と設定される。
【００４３】
実施の形態１では、空間座標を特定するために、ディスプレイ画面上を互いに同じ画素を共有しない２×２画素の範囲に分割したが、このような空間座標を特定するために設定された複数画素で構成される範囲を以下特に「領域」と呼ぶ。ディスプレイ画面上を「領域」に分割する方法は２×２画素の範囲に限るものではなく、各「領域」毎に範囲が異なるものであってもよいし、各「領域」内の画素に対する水平・垂直アドレスの割り付け方も任意のものであってよい。なお、説明を簡単にするために、「範囲」を連続した画素（例えば、「２×２画素の範囲」は縦方向に連続した２画素及び横方向に連続した２画素からなる４画素）としているが、必ずしも連続している必要はない。
【００４４】
図２に示した平均値演算回路１５では逆ガンマ補正部４、ラインメモリＡ１０から出力されるディジタル映像信号のうち、非表示となる映像信号成分である下位２ビットのディジタル信号と、ラインメモリＢ１１から出力される非表示となる映像信号成分である２ビットのディジタル信号を用いて、縦方向に３画素、横方向に３画素にわたる３×３画素の範囲について重み付け平均値を計算する。
【００４５】
ここで、ある画素Ｃに関する重み付け平均値を求める場合について考える。図４は前述した３×３画素の範囲内の各画素に対する重み付けの例を示す図である。図において、画素Ｃそのものに対する重みは４、画素Ｃの上下左右の画素に対する重みは２、画素Ｃの左上、右上、左下及び右下の画素に対する重みは１を設定している。
【００４６】
また、画素Ｃと画素Ｃに隣接する８画素について非表示となる映像信号成分が例えば図５のようになっているとする。すなわち、画素Ｃの非表示となる映像信号成分が３であり、画素Ｃの左隣、右上、左下にあたる画素の非表示となる映像信号成分がそれぞれ２、１、１であり、これ以外の５つの画素に関する非表示となる映像信号成分がすべて０とすれば、画素Ｃに関する重み付け平均値は、画素Ｃに関する非表示となる映像信号成分である３を重み４で乗じ（即ち、３×４＝１２）、画素Ｃの左隣の画素に関する非表示となる映像信号成分である２を重み２で乗じ（即ち、２×２＝４）、画素Ｃの右上、左下の画素に関する非表示となる映像信号成分である１を重み１で乗じ（即ち、１×１＝１）、その他の非表示となる映像信号成分は０であるので、これらの総和を求めることによって得られる重み付け総和１８（１２＋４＋１＋１）を、重みの総和である１６（４＋２＋２＋２＋２＋１＋１＋１＋１）で割った１．１２５の小数点第１位を四捨五入した値である１となる。なお、重み付け平均値に小数点以下の端数が出た場合には、実施の形態１では小数点第１位を四捨五入することとする。また、説明の簡単化のためになるべく１０進表記を用いて説明しているが、実際のハードウェアにおいては一般に、これらの演算を２進方式（即ち、ディジタル方式）にて行っていることは言うまでもない。このようにして求められた重み付け平均値は図２のディザ信号発生回路１６に出力される。
【００４７】
実施の形態１では図２に示した平均値演算回路１５において、重み付け平均値を求める演算を用いた例について示すが、これに限るものでなく、重みをすべて等しい値として平均値を求めてもよいし、重み付け総和を求めてもよい。重みをすべて等しい値として総和を求めるとしてもよい。以下、複数画素の非表示となる映像信号を重み付けして平均した値、重み付けをしないで平均した一般的な平均値、重み付けして総和した値、重み付けをしないで総和した値をそれぞれ単に「重み付け平均値」、「単純平均値」、「重み付け総和」、「総和」と称するとともに、このような演算値を総称して「平均値」と称することとする。なお、小数点以下の端数の処理についても任意のものであってよい。
【００４８】
また、実施の形態１における図２の平均値演算回路１５においては、図５に示したような画素Ｃを中心とした３×３画素の範囲内について平均値を求めるようにしているが、このような平均値を求める画素の範囲については任意に設定すればよい。すなわち、平均値を求める際の範囲（例えば、図５の３×３画素範囲）は、画素の空間座標を特定するために設定された範囲である「領域」（例えば、図３の２×２画素範囲）とは、独立に設定し得るものである。
【００４９】
このようにして各画素は与えられた時間において、図２に示した水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１５で行われる演算によって、水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆ、そして平均値ａの４つの情報を持つことになる。ディザ信号発生回路１６は、多段の選択器によって構成され、これら４つの情報を選択信号として、例えば図６のような１ビットのディザ信号を発生する。図は例えば（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ，平均値ａ）＝（０，１，０，１）という空間座標、時間座標、及び平均値を持つ画素にはレベル０のディザ信号を、また（ｈ，ｖ，ｆ，ａ）＝（１，０，１，２）という空間座標、時間座標、及び平均値を持つ画素にはレベル１のディザ信号を発生することを意味する。なお、ここでの「レベル０のディザ信号を発生する」とは、ディザ信号を発生しないこと若しくはそれに同等の状態を意味し、「レベル１のディザ信号を発生する」とは、レベル０のディザ信号より大きい信号、特にここでは表示可能な映像信号成分に換算して１の大きさのディザ信号を発生することを意味する。
【００５０】
図６では、画面上のどの画素においても平均値演算回路１５の演算結果ａが０以外の等しい値である場合には、縦方向に２画素おき、横方向に２画素おき、時間方向２フィールドおきにまったく同じディザ信号が加算されるようになっている。このように平均値演算回路１５の演算結果ａの各場合について設定されている１周期分のディザ信号のパターンを以下「ディザパターン」と呼ぶ。実施の形態１では横方向に２画素、縦方向に２画素、時間方向に２フィールドの周期を持つディザパターンを用いた例について説明するが、これに限るものではなく、任意の周期をもつディザパターンを採用することが可能である。また、実施の形態１では平均値演算回路１５の演算結果ａに対応して選択されるディザパターンの周期をすべて横方向に２画素、縦方向に２画素、時間方向に２フィールドという同じ周期を持つものとしたが、たとえば平均値が１であるときのみ横方向に４画素、縦方向に４画素、時間方向に４フィールドの周期をもつディザパターンを用いるなど、周期がディザパターンによって異なっていてもよい。
【００５１】
前述のようなディザパターンにおける空間的な周期について説明する。例えば、図６においては、水平アドレス０及び１、並びに、垂直アドレス０及び１の範囲である２×２画素範囲がディザパターンの空間的な１周期である。さらに例えば、平均値演算回路１５の演算結果ａが３、フィールドアドレスｆが０の場合に対して、２×２画素範囲のディザパターンの空間的な周期が設定され、（水平アドレスｈ，垂直アドレスｖ）＝（０，０）に対してはレベル１のディザ信号が設定され、（ｈ，ｖ）＝（１，０）に対してはレベル１が、（ｈ，ｖ）＝（０，１）に対してはレベル０が、（ｈ，ｖ）＝（１，１）に対してはレベル１のディザ信号が設定されている。
【００５２】
このようなディザパターンが設定される画素の範囲（即ち、ディザパターンの空間的な周期）は、平均値を求める画素の範囲（例えば、図５の３×３画素範囲）や、画素の空間座標を特定するために設定された範囲である「領域」（例えば、図３の２×２画素範囲）とは、独立に設定し得るものである。
【００５３】
図２に示した加算回路１７では、ラインメモリＡ１０から出力される、１０ビットのディジタル映像信号のうち表示可能な映像信号成分である上位８ビットに対して、ディザ信号発生回路１６で発生した１ビットのディザ信号を加算する。ディザ信号は８ビットの表示可能な映像信号成分の最下位ビットに加算される。このディザ信号が加算された８ビットの映像信号をフィールドメモリ部５に出力する。例えばディザ信号発生回路１６においてレベル１のディザ信号が発生し、これを２進表記で（１００１００１１）というレベルの８ビットの映像信号に加算する場合は、加算回路１７の出力は（１００１０１００）となる。
【００５４】
以上のような構成で階調表現を行うディスプレイ装置では、ディスプレイ装置が本来持つ階調表現能力以上の階調を擬似的に表現することができ、階調が滑らかに変化する画像を忠実に再現することができる。これを図７乃至図９を用いて説明する。
【００５５】
いま、縦方向に６画素、横方向に８画素を持つＰＤＰに、滑らかに階調が変化する画像を表示する場合について考える。図７（ａ）は図２に示した逆ガンマ補正部４の出力である１０ビットのディジタル映像信号と画素の対応関係を示す図である。すなわち、画面左上を基準として、縦１列目、２列目は０が本来表示すべき映像信号のレベルであり、以下同様に３、４列目は１が、５、６列目は２が、７、８列目は３が本来表示すべき映像信号のレベルであるとする。また、フィールドアドレスは０であるとする。
【００５６】
なお図７（ａ）にはディスプレイ画面の外にある画素を仮想し、これらの画素に対応する映像信号も示している。図２に示した平均値演算回路１５において重み付け平均値を求める際に、図７（ａ）の１列目、１行目、８列目、６行目にある画素については隣接する画素が８画素より少なくなるが、この場合は画面外にある仮想的な画素を用いて重み付け平均値を求める。例えば、１行１列目においては、１行１列目が０、その右隣、右下、及び下が０であるのに加え、右上、上、左上、左隣、及び左下の画素についても０という値を仮想して演算に利用する。これは水平又は垂直の有効な表示期間外にある映像信号も利用して重み付け平均値を求めることに相当する。
【００５７】
図７（ａ）のようなＡ／Ｄ変換された映像信号について、図４に示した重み付けを行うと、図２の平均値演算回路１５で求められる重み付け平均値は図７（ｂ）のように各列にある画素同士で等しい値となり、２進数の小数点第１位まで求めたとすると、その値は１列目から８列目まで順に、０．０、０．０、０．５、１．０、１．５、２．０、２．５、３．０となる。例えば、図７（ａ）において１行２列目の画素は０である。右上、右隣、右下の画素は１である。その他、上、左上、左隣、左下、下は０である。よって、重み付け平均値は既に述べた計算によって（（１×１＋２×１＋１×１）÷１６）＝０．２５となる。ここで０．２５は２進数で０．０１であるから、小数点第１位まで求めて図７（ｂ）のように０．０となる。なお、ここでは平均値を求める際、小数点第１位まで求めているが、さらに精度をあげてもよい。また、説明の簡単化のためなるべく１０進表記で説明しているが、ハードウェア的には一般に、これらの演算を２進数のまま直接に計算していることは言うまでもない。
【００５８】
実施の形態１では、前述したとおり図２に示した平均値演算回路１５は小数点第１位を四捨五入するとしているので平均値演算回路１５から出力される平均値は図７（ｃ）のようになり、１列目から８列目まで順に０、０、１、１、２、２、３、３となる。
【００５９】
したがって実際に表示される映像信号は前述した動作によって、図８（ａ）のようになる。また、図８（ａ）及び後述する図８（ｂ）では図１及び２の多階調化処理部９の入出力端における映像信号を比較しやすくするために、８ビットの多階調化処理部９の出力に対して最下位ビットのさらに下位２ビットに０を挿入し、１０ビットに変換した値を示している。このような方法による信号レベルの比較は多階調化処理部９の入出力を入出力端におけるそれぞれの最大レベルとの比をとることによって正規化された値で比較することとほぼ等しい。つまり、実施の形態１における多階調化処理部９の入力は１０ビット（最大値１０２４）、出力は８ビット（最大値２５６）であるので、（入力値／１０２４）と（出力値／２５６）とを比較していることにほぼ等しい。さらに詳しくは、このような比較においては、１０ビットのディジタル映像信号の４と、８ビットのディジタル映像信号の１とが等しい（４／１０２４＝１／２５６）ことが示される。
【００６０】
またディザ信号の加算法は１フィールドおきに異なるので、図８（ｂ）に、図７（ａ）がフィールドアドレス１であった場合における実際に表示される映像信号を示す。
【００６１】
図６に示されるディザパターンは１フィールドおきに異なるディザ信号を加算するようになっており、人間の視覚の時間的な積分効果によって、人間の目に実際に知覚される明るさは時間に対して平均化される。例えば、図８（ａ）のようなフィールドアドレス０における映像信号と、図８（ｂ）のようなフィールドアドレス１における映像信号とが、視覚の時間的な積分効果によって図９に示すように平均化される。さらに１つ１つの画素は一般的に視覚的に十分小さく作られているので、人間の視覚の空間的な積分効果によってあたかも２×２画素の範囲内にある各画素が、その範囲内の映像信号の平均レベルで発光しているように知覚される。すなわちこの場合人間の目には、本来表示すべき映像である図７（ａ）とまったく同じ映像が再現されているように知覚される。
【００６２】
なお厳密に述べると、実施の形態１においては、あるフィールドアドレス０のときに仮に平均値１に対するディザパターンが適用された場合であっても、次のフィールドアドレス１においても当該平均値１のディザパターンが適用されるとは限らない。画面の激しい切り替わり時においては、同一の画素であってもフィールドアドレス０と１で演算される平均値が異なり、適用されるディザパターンが異ってくることがあり得る。しかしながら、ディザ信号の加算が効果を奏するのは階調がゆるやかに変化する場合が中心であり、そのような画面の激しい切り替わりによる、前述のような近接するフィールドアドレス間における平均値の違いは問題とはならない。なお、階調が緩やかに変化する場合のみを選択してディザ信号を加算するなど、ディザ信号の加算を行う状況を任意に設定してもよい。
【００６３】
このように実施の形態１であるディスプレイ装置では、ディスプレイ装置が本来表示できる最も低い映像信号成分の４分の１の映像信号成分までを擬似的に再現することができるので、ディスプレイの階調表現能力は擬似的には２ビット多い１０ビットとなる。
【００６４】
これに対して、従来のディスプレイ装置では、図７（ａ）に示したような非表示となる映像信号成分を含む表示例の場合、全画面が黒になってしまうため、正しく映像が再現されない。
【００６５】
実施の形態２．
図１０は実施の形態２である多階調化処理部９の詳細を示す図である。なお、実施の形態２ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態２であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【００６６】
実施の形態２では、図１０に示すようにセレクタ１８を設け、逆ガンマ補正部４、ラインメモリＡ１０、ラインメモリＢ１１、水平アドレス発生回路１２、垂直アドレス発生回路１３の出力に基づいて、後述するような特定の２×２画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。
【００６７】
また、実施の形態２では、平均値演算回路１９は複数画素で構成される範囲に関する「重み付け平均値」ではなく、一般的な平均値である「単純平均値」を演算する。
【００６８】
次に、図１０に示した多階調化処理部９の動作について説明する。
【００６９】
逆ガンマ補正部４から出力された１０ビットのディジタル映像信号はまずラインメモリＡ１０に送られ、そこで１ライン分記憶される。次にラインメモリＢ１１は、ラインメモリＡ１０の出力のうち非表示となる映像信号成分である下位２ビットについて、やはり１ライン分記憶する。
【００７０】
セレクタ１８では逆ガンマ補正部４、ラインメモリＡ１０、ラインメモリＢ１１、水平アドレス発生回路１２、及び垂直アドレス発生回路１３の出力に基づいて、特定の２×２画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。すなわち、ある画素Ｄが与えられたとき、画素Ｄの水平アドレスｈと垂直アドレスｖの組み合わせにより、図１１（ａ）のように平均値演算回路１９に出力する２×２画素を変える操作を行う。例えば画素Ｄの水平・垂直アドレスが（ｈ，ｖ）＝（０，０）であれば、図１０に示した平均値演算回路１９に出力されるのは画素Ｄ４０と、画素Ｄ４０のそれぞれ右隣の画素４１、１ライン下の画素４２、右下の画素４３の合計４つの画素に関する非表示となる映像信号成分である。同様に、画素Ｄの水平・垂直アドレスが（ｈ，ｖ）＝（１，０）、（０，１）及び（１，１）のときも、画素４０乃至画素４３の４画素が図１０に示した平均値演算回路１９に出力される。
【００７１】
平均値を演算する前に図１０のセレクタ１８でこのような操作を行うことにより、後述するように、画面上のすべての画素は、平均値を求める単位であり、画面上に複数個存在する２×２画素の範囲のいずれか１つに含まれることになる。これによって後述するように２×２画素の各範囲内の映像信号の平均レベルを多階調化処理部９の入出力端でほぼ等しくすることができ、映像をより忠実に再現することが可能となる。
【００７２】
さらに平均値演算回路１９では、セレクタ１８から出力された２ビットの非表示となる映像信号成分の縦方向に２画素、横方向に２画素にわたる２×２画素の範囲について平均値を計算する。
【００７３】
いま、ディザ信号発生部１６では図６で示したものと同じディザパターンを発生するものとする。
【００７４】
図６に示すように、フィールドアドレスが０である場合でも１である場合でも、すべての２×２画素の範囲について、図１０のディザ信号発生回路１６におけるディザパターンは平均値演算回路１９から出力された平均値ａと等価なディザ信号を出力するように構成されている。すなわち、平均値演算回路１９から出力される２×２画素範囲における平均値ａと、その２×２画素範囲に加算されるディザ信号の総和を範囲内の画素数である４で割った値とが、互いに等しくなっている。例えばフィールドアドレスｆが０であり、平均値ａが１である場合には、２×２画素の範囲内にある画素のうち水平アドレスｈ、垂直アドレスｖが（ｈ，ｖ）＝（０，０）である画素にのみレベル１のディザ信号が加算される。このディザ信号は多階調化処理部９の入力である１０ビットのディジタル映像信号の下位３ビット目の位置に加算されるので、２×２画素の範囲に加算されるディザ信号のレベルの総和は１０ビット換算で４に相当し、それを範囲内の画素数４で割った値は１となって平均値と等しい。なお、ここでは、平均値を求める範囲と、ディザ信号が加算される範囲とを、同一の２×２画素の範囲としたが、異なる画素範囲であってもよく、それぞれ独立に設定しうるものである。
【００７５】
また、実施の形態２では、前述したような図１０のセレクタ１８における操作によって、平均値演算回路１９では、互いに同じ画素を共有しない２×２画素の単位に分割されたディスプレイ画面上の各範囲についての平均値を求めることになるため、各２×２画素の範囲内にある４つの画素に関する平均値はすべて等しくなる。
【００７６】
したがって、いかなる映像信号が逆ガンマ補正部４から出力されたとしても、平均値を求めるときに発生する誤差以外に、多階調化処理部９の入出力端で２×２画素の範囲内の映像信号の平均レベルを変化させる要因は原理的には存在しない。
【００７７】
次に「部分領域」を定義する。実施の形態２では、非表示成分となる映像信号成分が２ビットである。即ち、図６に示したように、平均値演算回路１９が四捨五入等の処理を行って演算する平均値ａは、０、１、２、３のいずれかとなる。レベル０のディザ信号の場合には、ディザ信号発生回路１６はディザ信号を発生しない、又はそれに同等であるので、ディザ信号発生回路１６がディザ信号が発生する際の最小の平均値ａは１である。これはディスプレイ装置が本来持つ階調表現能力である階調１の１／４に相当する。実施の形態２においてはディスプレイ装置が本来持つ階調表現能力よりも２ビット多い階調を擬似的に表現する（即ち、１／４階調までを擬似的に表現する）ために、「２×２画素範囲中の４画素のうち、１画素にはディザ信号１を加算し、残りの３画素にはディザ信号を加算しない」ようにした例である。以下、このような擬似的階調表現をするための最小の単位となる範囲を、特に「部分領域」と呼ぶ。
【００７８】
実施の形態２では、ディスプレイ装置が本来持つ階調表現能力である階調１の１／４階調を表現するために、２×２画素範囲の４画素を一つのまとまりとして扱い、その４画素の範囲において、「一定の時間」同一のディザパターンが適用される場合（即ち、演算される平均値ａが一定の時間等しい場合）、当該範囲における非表示となる映像信号成分の平均値（この例では平均値ａ＝１）と当該範囲の画素の上位８ビットに対して加算されるディザ信号の平均値とが、１０ビットに換算したときに略等しくなるようにディザパターンが設定されている。この例では１０ビット換算の平均値ａが１であり、当該範囲に加減算されたディザ信号の１０ビット換算の平均値が４／４画素＝１で等しい。なお、上述のような所定の範囲におけるディザ信号の平均値を、以下特に「平均レベル」と称する。
【００７９】
すなわち実施の形態２は、擬似的階調表現をするための最小の単位となる範囲である「部分領域」において、「一定の時間」同一のディザパターンが適用される場合に、当該範囲における非表示となる映像信号成分の平均値と当該範囲の画素に対して加算されるディザ信号の平均レベルとが、同一のビット数に換算したときに略等しくなるようにしたものであり、特にここでは前述の「一定の時間」を１フィールドとし、「部分領域」である２×２画素の範囲に関して平均値を求めている。
【００８０】
実施の形態２では特に「部分領域」を実施の形態１で定義された「画素の空間座標を特定する」ための「領域」と同じ２×２画素の範囲としているが、必ずしも同じ範囲とする必要はない。また、実施の形態２では図６に示したディザパターンの空間的な周期を「部分領域」と同じ２×２画素の範囲としているが、必ずしも同じ範囲とする必要はなく、複数の「部分領域」からなるディザパターンを設定してもよい（例えば、２×２画素範囲の「部分領域」４つからなる４×４画素範囲の空間的周期をもつディザパターンを設定してもよい）。
【００８１】
さらに例えば、いま、図１１（ｂ）に示すような２×２画素の範囲があるとする。左上画素、右上画素、左下画素、及び右下画素の非表示となる映像信号成分である下位２ビットがそれぞれ２、１、１、３である。また、（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ）は、左上画素が（０，０，１）、右上画素が（１，０，１）、左下画素が（０，１，１）、右下画素が（１，１，１）である。なお、表示可能な映像信号成分である上位８ビットはすべて０であるとする。
【００８２】
図１０に示した水平アドレス発生回路１２及び垂直アドレス発生回路１３が図１１（ｂ）の左上画素（０，０，１）を選択している場合には、セレクタ１８は図１１（ｂ）の左上画素２、右上画素１、左下画素１、右下画素３を選択する。図１０の平均値演算回路１９は、この平均値（（２＋１＋１＋３）÷４）を演算するとともに、それを四捨五入した２をディザ信号発生回路１６に出力する。平均値２が入力されたディザ信号発生回路１６は、図６に示したディザパターンに基づき（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ，平均値演算回路演算結果ａ）＝（０，０，１，２）よりレベル０のディザ信号を発生する。
【００８３】
次に図１１（ｂ）の右上画素（１，０，１）について考えると、図１１（ａ）に示したような画素の選択方法によって、前述したような左上画素（０，０，１）が選択されている場合と全く同様に、図１１（ｂ）の左上画素２、右上画素１、左下画素１、右下画素３が選択され、求められる平均値も同様の２になる。よって、図６のディザパターンに基づき（水平アドレスｈ，垂直アドレスｖ，フィールドアドレスｆ，平均値演算回路演算結果ａ）＝（１，０，１，２）よりレベル１のディザ信号を発生する。同様に、左下画素（０，１，１，２）についてはレベル１のディザ信号、右下画素（１，１，１，２）についてはレベル０のディザ信号を発生する。
【００８４】
図１１（ｂ）に示す２×２画素範囲について、１フィールド期間の非表示となる映像信号成分である下位２ビットの総和を求めると７（２＋１＋１＋３）であり、これは１０ビットに換算しても７である。一方、当該範囲内の各画素に対して１フィールド期間に発生したディザ信号の総和は２（０＋１＋１＋０）、即ち、１０ビットに換算すると２表記で（００００００１０００）となり８である。つまり、２×２画素範囲の「部分領域」内の各画素の非表示成分の総和７と、当該「部分領域」内の各画素について発生した１フィールド期間あたりのディザ信号の総和８とが１０ビットに換算して略等しい。なお、同一とならないのは、図１０の平均値演算回路１９が平均値を計算する際に四捨五入等の処理を行うためである。
【００８５】
以上のような、実施の形態２における階調表現方法によって滑らかに階調が変化する画像を正しく再現できることは、前記図７（ａ）のような映像を表示した場合を考えれば明らかである。この場合前述した動作により、実施の形態１とまったく同じ結果が得られる。
【００８６】
実施の形態３．
実施の形態３はディザ信号発生回路１６の構成・動作が実施の形態２と異なる場合についての例である。
【００８７】
図１２は実施の形態３であるディザ信号発生回路１６の詳細を示す図である。ディザ信号発生回路１６以外の構成は実施の形態２と同様であるので、説明を省略する。
【００８８】
図１２のディザ信号発生回路１６は図１０に示した平均値演算回路１９の出力である平均値ａに、水平アドレス発生回路１２の出力である水平アドレスｈ、垂直アドレス発生回路１３の出力である垂直アドレスｖ、フィールドアドレス発生回路１４の出力であるフィールドアドレスｆによって異なるパターンを加算することで、ディザ信号を発生する。図１２において２０は空間座標と時間座標から所定の２ビットの信号パターンを発生するパターン発生器、２１は平均値演算回路１９の出力である平均値ａにパターン発生器２０で発生した信号を加算する加算器である。加算器２１の出力は３ビット（即ち、０から６）であるが、このうち下位２ビットを切り捨て、上位１ビットのみをディザ信号として加算回路１７に出力する。
【００８９】
次に、ディザ信号発生回路１６を構成する各部の動作について説明する。
【００９０】
図１３は図１２に示したパターン発生器２０で発生する信号パターンの例である。すなわち、水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆの組み合わせが、例えば（ｈ，ｖ，ｆ）＝（０，０，０）という空間座標と時間座標を持つ画素にはレベル３の信号を発生し、（ｈ，ｖ，ｆ）＝（１，０，１）という空間座標と時間座標を持つ画素にはレベル２の信号を発生する。
【００９１】
一方、図１２の加算器２１では、平均値演算回路１９で求めた平均値ａと、パターン発生器２０で発生した信号とを加算し、演算結果の上位１ビットのみを加算回路１７に出力する。例えば、平均値ａが２である画素に対してパターン発生器２０にてレベル３の信号が発生した場合にはディザ信号は２に３加算した５、すなわち２進表記で（１０１）の上位１ビットである１を出力する。
【００９２】
このような操作によって発生するディザ信号は、実施の形態２で発生するディザ信号とまったく同じである。したがって実施の形態３では実施の形態２とまったく同様の効果が得られる。
【００９３】
実施の形態３では平均値と信号パターンとを加算する加算器２１を設けたが、これに限らず例えば加算器の代わりに平均値と信号パターンとを比較する比較器を設け、平均値がパターン発生器２０で発生した信号以上のレベルを持つときのみレベル１のディザ信号を出力し、それ以外のときはレベル０のディザ信号を発生するとしても同様の効果が得られる。
【００９４】
実施の形態４．
図１４は実施の形態４である多階調化処理部９の詳細を示す図である。なお、実施の形態４ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態４であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【００９５】
実施の形態４ではラインメモリの代わりに１画素分の情報を記憶するレジスタを２つ用いる。すなわち図１４に示したレジスタＡ２２と、レジスタＢ２３を用いる。またセレクタ２４は逆ガンマ補正部４、レジスタＡ２２、レジスタＢ２３、水平アドレス発生回路１２の出力に基づいて、後述するような特定の２×１画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。
【００９６】
逆ガンマ補正部４の出力である１０ビットのディジタル映像信号はまずレジスタＡ２２に送られ、そこで１画素分記憶される。
【００９７】
また、レジスタＢ２３はレジスタＡ２２の出力のうち非表示となる映像信号成分である下位２ビットについてやはり１画素分記憶する。レジスタＡ２２、レジスタＢ２３により、ある画素Ｅが与えられたとき、画素Ｅとその左右２画素の合計３画素について非表示となる映像信号成分を一度に知ることができる。
【００９８】
セレクタ２４では逆ガンマ補正部４、レジスタＡ２２、レジスタＢ２３、及び水平アドレス発生回路１２の出力に基づいて、特定の２×１画素に関する非表示となる映像信号成分を選択し、平均値演算回路１９に出力する。すなわち画素Ｅの水平アドレスが０であれば、画素Ｅと画素Ｅの右隣にある画素についての平均値をとり、画素Ｅの水平アドレスが１であれば、画素Ｅと画素Ｅの左隣にある画素についての平均値をとるようにする。例えば、画素Ｅの水平アドレスが１であり、画素Ｅの非表示となる映像信号成分が２進表記で（１０）であり、その左隣の画素の非表示となる映像信号成分が２進表記で（００）であれば、画素Ｅとその左隣にある画素に関する平均値は１０進数で１となる。これにより、画面上のすべての画素は、画面上に複数個存在する平均値を求める単位である２×１画素の範囲のいずれか１つに含まれることになる。以下、平均値を求めるために設定した範囲同士が互いに同じ画素を共有しないときに、この各範囲を「単位領域」と呼ぶ。
【００９９】
これ以外の部分の動作については実施の形態１と同じである。
【０１００】
ディザ信号発生回路１６では図６に示したディザパターンを発生するが、実施の形態２で前述したとおり、図６に示すディザパターンではいずれも２×２画素の範囲が実施の形態２で定義した「部分領域」となる。したがって、２×１画素に関する平均値によってディザ信号発生回路１６を動作させる場合は、「部分領域」内に加算されるディザ信号は実施の形態２と必ずしも一致しない。
【０１０１】
例えば、フィールドアドレスが０の時刻においてある２×２画素の範囲内の左上、右上、左下、右下の画素に関する非表示となる映像信号成分がそれぞれ３、３、１、１であり、左上の画素の水平アドレスｈと垂直アドレスｖが（ｈ，ｖ）＝（０，０）であるとする。このとき実施の形態４では、図６で示されるディザパターンに基づいて、左上と右上の画素の２つの画素にディザ信号が加算される。実施の形態２では、２×２画素の範囲内に関する平均値である２を求め、この場合には左上と右下の画素にディザ信号が加算されるので、実施の形態２と実施の形態４は必ずしも結果は一致しない。
【０１０２】
しかし、表示すべき映像が前記図７（ａ）のように、１つの「部分領域」を構成する各「単位領域」において平均値が等しい場合には、実施の形態２とまったく同じ結果が得られる。すなわちラインメモリを２個省略することによって回路を簡略化し、平均値を求める範囲を、「部分領域」よりも小さくしたとしても、滑らかに階調が変化する画像を忠実に再現することが可能であり、実施の形態２と同様な効果を得ることができる。
【０１０３】
以上のような実施の形態４においては、平均値を求める範囲は２×１画素範囲の「単位領域」であり、「部分領域」は２つの「単位領域」を含む２×２画素範囲である。そして、２つの「単位領域」の非表示成分の平均値が等しいとき、当該「単位領域」における非表示となる映像信号成分の平均値と、当該「部分領域」において加算されるディザ信号の平均レベルとが１０ビットに換算して略等しくなるようにディザパターンが構成されており、これによって画像を忠実に再現することが可能である。
【０１０４】
実施の形態５．
実施の形態５ではディスプレイ装置が本来持つ階調表現能力よりも４ビット多い階調を擬似的に表現する例について考える。実施の形態５であるディスプレイ装置の構成は、実施の形態２である図１、図１０に示したものと同様の構成をとるので図示することを省略し、４ビット多い階調を表現するために実施の形態２とは異なる点について説明する。
【０１０５】
図１０において逆ガンマ補正部４からは１２ビットのディジタル映像信号が出力されるものとし、逆ガンマ補正部４から出力された１２ビットのディジタル映像信号はまずラインメモリＡ１０に送られ、そこで１ライン分記憶される。
【０１０６】
次にラインメモリＢ１１は、ラインメモリＡ１０の出力のうち非表示となる映像信号成分である下位４ビットについて、やはり１ライン分記憶する。
【０１０７】
また水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４にはそれぞれ２ビットカウンタを用い、２ビットの水平アドレス、垂直アドレス、フィールドアドレスを出力する。
【０１０８】
セレクタ１８は実施の形態２で行ったものと同様の操作を水平アドレス発生回路１２、垂直アドレス発生回路１３のそれぞれ下位１ビットだけを参照して行う。セレクタ１８の出力は２×２画素の範囲内の４つの画素に関する非表示となる映像信号成分である４ビットのディジタル信号である。
【０１０９】
さらに平均値演算回路１９では、セレクタ１８から出力された４ビットの非表示となる映像信号成分を縦方向に２画素、横方向に２画素にわたる２×２画素の範囲について平均値を計算する。すなわち、実施の形態５では「単位領域」は２×２画素の範囲となる。
【０１１０】
ディザ信号発生回路１６では、水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４から出力される２ビットの水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆと、平均値演算回路１９から出力される４ビットの平均値ａに基づいて、図１５に示すようなディザパターンを発生する。図では煩雑を避けるために平均値ａが１の場合についてのみ示している。これ以外の、平均値ａが０，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５となる場合に発生するディザパターンについては図示することを省略するが、これらは任意のものであってよい。例えば平均値ａが４，８，１２となるときは図６で示した平均値ａがそれぞれ１，２，３となるときに選択されるものとまったく同じディザパターンを発生するとしてもよい。この場合平均値ａが４，８，１２であるときには水平アドレスｈ、垂直アドレスｖ、フィールドアドレスｆのそれぞれ下位１ビットのみを参照してディザ信号を発生することになる。なお、図１５に示した平均値ａが１の場合には、２ビットすべてを用いる。
【０１１１】
図１０に示した加算回路１７では、逆ガンマ補正部４から出力された１２ビットのディジタル映像信号のうち表示可能な映像信号成分である上位８ビットに対して、ディザ信号発生回路１６で発生したディザ信号を加算する。ディザ信号は８ビットの表示可能な映像信号成分の最下位ビットに加算される。
【０１１２】
平均値演算回路１９から出力される平均値ａが１のときにディザ信号発生回路１６で発生するディザパターンは、図１５を見れば分かるように、４×４画素の範囲内に２フィールドの期間このディザパターンが適用された場合にのみ、平均値と加算するディザ信号の平均レベルが一致するように構成されている。すなわち４×４画素の範囲内に加算されるディザ信号の平均レベルは、フィールドアドレスが０と２の時刻では１２ビット換算で２となり、フィールドアドレスが１と３の時刻では１２ビット換算で０となってどちらも平均値１と等しくならないが、フィールドアドレス０と１またはフィールドアドレスが２と３の２フィールドの期間にわたる４×４画素の範囲内に加算されるディザ信号の平均レベルは１となって平均値と等しくなる。
【０１１３】
実施の形態５は４×４画素が「部分領域」となり、１つの「部分領域」が４つの「単位領域」から構成され、２フィールドの期間で「部分領域」内の平均値とディザ信号の平均レベルが等しくなる場合についての例である。さらに述べると、実施の形態５においてはディスプレイ装置が本来持つ階調表現能力よりも４ビット多い階調を擬似的に表現する（即ち、１／１６階調までを擬似的に表現する）ために、例えば「１６画素のうち、１画素にはディザ信号１を加算し、残りの１５画素にはディザ信号を加算しない」というようにする例であり、特に、そのようなディザ信号の加算を、視覚の空間的、時間的な積分効果が働きやすいようなディザパターンを用いて行うものである。
【０１１４】
図１０に示したディザ信号発生回路１６で発生するディザパターンは、図１６のように各フィールド内で平均値とディザ信号の平均レベルとが等しくなるように構成してもよいが、この場合には４×４画素という比較的広い範囲において１つしかないディザ信号の加算位置がフィールド毎に移動するので、特に画素を視覚的に小さく作ることが比較的困難なＰＤＰなどでは、視覚の空間的な積分効果が働きにくく、ディザ信号の加算位置がフィールド毎に移動しているのがそのまま知覚され、映像の再現性が劣化する。
【０１１５】
これに対して図１０に示したディザ信号発生回路１６において発生するディザパターンを図１５のように構成すると、４×４画素の範囲内の２画素について１度にディザ信号が加算されるため、図１６のディザパターンを用いた場合に比べ視覚の空間的な積分効果が働きやすい。
【０１１６】
ここで、図１５では４×４画素の範囲内に加算されるディザ信号の平均レベルは、フィールド毎に２と０という異なる値を取るため、視覚の時間的な積分効果は働きにくくなり、特に静止画を表示するときなどはフィールド毎に異なる明るさがフリッカとして知覚されやすいが、図１０に示した平均値演算回路１９から出力される平均値が１のときにはディザ信号の加算によって再現すべき非表示となる映像信号成分のレベルは、ディスプレイで表示可能な最低の信号レベルの１６分の１と小さいため、フリッカの程度は十分低く映像の再現性は図１６を用いた場合に比べて優れている。
【０１１７】
実施の形態５では２フィールドで「部分領域」内の平均値とディザ信号の平均レベルが等しくなるようなディザパターンを構成したが、これに限らずｆフィールド（ｆは２以上の整数）で平均値とディザ信号の平均レベルが等しくなるようなディザパターンを構成するとしてもよい。
【０１１８】
以上のように実施の形態５においては、平均値を求める範囲は２×２画素範囲の「単位領域」であり、「部分領域」は４つの「単位領域」を含む４×４画素範囲である。そして、２フィールドにわたって、この「部分領域」を構成する各「単位領域」における非表示となる映像信号成分の平均値がそれぞれ略等しいとき（この例では、のべ８個の「単位領域」の平均値が略等しいとき）、当該「部分領域」内において、ディザ信号加算前の非表示となる映像信号成分の平均値と、加算されるディザ信号の平均レベルとが１２ビットに換算して略等しくなるようにディザパターンが構成されており、これによって画像を忠実に再現することが可能である。
【０１１９】
実施の形態６．
図１７は実施の形態６である多階調化処理部９の詳細を示す図である。なお、実施の形態６ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態６であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【０１２０】
図１７において、２５は水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１９の各出力、並びに外部から入力されるディザパターン選択信号４４に基づいて、後述するように発生すべきディザパターンを選択するディザ信号発生回路である。
【０１２１】
ディザ信号発生回路２５は、平均値演算回路１９から出力される平均値ａが１である場合には、図１８に示すディザパターンＡとディザパターンＢの２通りのディザパターンを発生する。この２つのディザパターンの選択は図１７のディザパターン選択信号４４によって行う。平均値が０，２，３となる場合に発生するディザパターンについては図示することを省略するが、これらは任意のものであってよい。ディザパターンＢは４フィールドの周期を持っているのでフィールドアドレス発生回路１４には２ビットカウンタを用い、ディザパターンＡを用いるときにはフィールドアドレスの下位１ビットのみを参照するものとする。
【０１２２】
これ以外は実施の形態２と同じである。
【０１２３】
ディザパターン選択信号は，表示すべき映像が静止画であるときにはディザパターンＡを選択し、反対に動画を表示するときにはディザパターンＢを選択するようにディザ信号発生回路２５に要求する。静止画と動画の判別法は任意であるが、例えば同期信号を拠り所として、パソコンなどの画面を表示する場合はぼぼ静止画であるとし、放送局から送られてくる映像は動画であるとする判別を行ってもよいし、映像の動きを直接検出することによって判別を行い、加算すべきディザパターンを決定してもよい。
【０１２４】
ディザパターンＡは図６で説明したものと同一のディザパターンであり、このディザパターンが階調が滑らかに変化するような静止画を忠実に再現することができることはすでに実施の形態２で述べた通りである。
【０１２５】
ここで、ディザパターンＢを動画を表示するときに選択する理由を説明するにあたり、図１９乃至図２１を用いる。
【０１２６】
図７（ａ）で用いたものと同じ縦方向に６画素、横方向に８画素を持つＰＤＰを考え、このＰＤＰに暗い縦帯を表示した場合について考える。すなわち、図１７の逆ガンマ補正部４の出力端においては、図１９に示すように１０ビットのディジタル映像信号のレベルが縦１列目から４列目までは１となっており、この１というレベルの暗い縦帯が本来表示すべき映像信号であるとする。
【０１２７】
ここでさらにこの暗い縦帯が画面の右方向に１フィールドあたり１画素の割合で画面上右方向に移動しているとする。したがって時刻０において暗い縦帯が縦１列目から４列目まで表示されていたとすると、時刻０から４フィールド後には縦５列目から８列目に暗い縦帯が表示されることになる。
【０１２８】
このような映像を図１８に示したディザパターンＡを用いて表示すると、図２０（ａ）乃至（ｂ）のようになる。ただし図では簡単のため暗い縦帯が表示されている部分のみを示し、図８（ａ）及び（ｂ）で行ったように図１７に示した多階調化処理部９の出力である表示可能な映像信号成分を１０ビットに換算した値で示している。この場合、暗い縦帯の動きに完全に追随して映像を観測している人には、各フィールドで表示されているレベルは平均化され、図２０（ｃ）に示すような２本の縦線状の固定パターンとして観測される。このようにディザパターンＡでは動画の場合には静止画に比べて映像の再現性が劣化する。
【０１２９】
これに対して、図１８に示したディザパターンＢを用いて表示すると各時刻に表示されている映像と、４フィールド分の映像を平均化した映像は図２１のようになり、暗い縦帯の動きに完全に追随して映像を観測している人にも、固定パターンは知覚されず、本来表示すべき映像が忠実に再現されるようになる。
【０１３０】
しかし静止画を表示する際には４フィールドという比較的長い周期を持つディザパターンＢでは視覚の時間的な積分効果が働きにくく、特に表示すべき映像が暗い場合などは、ディザ信号の加算位置がフィールド毎に移動しているのが知覚されやすい。
【０１３１】
このように複数のディザパターンを用意し、表示すべき映像毎に最適なディザパターンを選択することによって、映像の再現性を高めることが可能である。
【０１３２】
実施の形態７．
図２２は実施の形態７である多階調化処理部９の詳細を示す図である。なお、実施の形態７ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態７であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【０１３３】
実施の形態７は実施の形態５と同様に、ディスプレイ装置が本来持つ階調表現能力よりも最大で４ビット多い階調を擬似的に表現する例について考える。以下に実施の形態５と異なる部分について説明する。
【０１３４】
図２２において、２６はラインメモリＡ１０から出力される１２ビットのディジタル映像信号のレベルと後述する閾値を比較し、その比較結果をディザ信号発生回路２７に出力する付加ビット数選択回路である。
【０１３５】
ディザ信号発生回路２７においては、１６通りのディザパターンが用意されており、水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１９の出力、並びに付加ビット数選択回路２６の比較結果に基づいて、ディザ信号を発生する。
【０１３６】
次に付加ビット数選択回路２６の動作について説明する。付加ビット数選択回路２６ではディスプレイで表示できる最も低い映像信号成分の１倍に相当する１６と、２倍に相当する３２とを閾値として、逆ガンマ補正部４から出力される１２ビットのディジタル映像信号が０から１５の間であるときには（００）、１６から３１であるときは（０１）、３２以上の場合は（１０）という２ビットのディジタル信号をそれぞれディザ信号発生回路２７に出力する。
【０１３７】
ここでディザ信号発生回路２７で発生する１６通りのディザパターンは、実施の形態５と同じであるとする（例えば、図１５）。実施の形態７では以降の説明において混同を避けるため、実施の形態５で用いた、１６通りの平均値に対応して選択されるディザパターンに０から１５までの番号をつける。例えば、実施の形態５において平均値が３のときに選択されるディザパターンには３番という番号をつけ、平均値が１２のときに選択されるディザパターンには１２番という番号をつける。
【０１３８】
ディザ信号発生回路２７では、水平アドレス発生回路１２、垂直アドレス発生回路１３、フィールドアドレス発生回路１４、及び平均値演算回路１９の出力、並びに、付加ビット数選択回路２６の比較結果に基づいてディザ信号を発生する。すなわち、付加ビット数選択回路２６の出力が（００）である場合には、平均値と同じ番号を持つディザパターンを選択し、（０１）である場合には、平均値が０、１であるときには０番、平均値が２、３であるときには２番、平均値が４、５であるときには４番、平均値が６、７であるときには６番、平均値が８、９であるときには８番、平均値が１０、１１であるときには１０番、平均値が１２、１３であるときには１２番、平均値が１４、１５であるときには１４番のディザパターンをそれぞれ選択し、（１０）である場合には平均値が０、１、２、３であるときには０番、平均値が４、５、６、７であるときには４番、平均値が８、９、１０、１１であるときには８番、平均値が１２、１３、１４、１５であるときには１２番のディザパターンを選択する。
【０１３９】
以上の操作により、逆ガンマ補正部４から出力される映像信号のレベルが、ディスプレイで表示できる最も低い信号レベルの１倍未満であるときには、選択可能なディザパターンは０番から１５番までの各ディザパターンとなるので、このときにはディスプレイ装置が本来持つ階調表現能力よりも４ビット多い階調を擬似的に表現することが可能であり、また、映像信号のレベルがディスプレイで表示できる最も低い信号レベルの１倍以上２倍未満であるときには、選択可能なディザパターンは０，２，４，６，８，１０，１２，１４の各ディザパターンとなるので、このときにはディスプレイ装置が本来持つ階調表現能力よりも３ビット多い階調を擬似的に表現することが可能であり、映像信号のレベルがディスプレイで表示できる最も低い信号レベルの２倍以上であるときには、選択可能なディザパターンは０，４，８，１２の各ディザパターンとなるので、このときにはディスプレイ装置が本来持つ階調表現能力よりも２ビット多い階調を擬似的に表現することが可能である。
【０１４０】
このように擬似的な階調表現能力を映像信号のレベルに応じて変化させたことの効果について以下に述べる。
【０１４１】
人間の視覚は暗部の階調識別能力の方が明部のそれよりも高いため、ディスプレイ装置においても暗部の階調表現能力を特に高くする必要がある。しかし、一般にディザ信号の加算によって再現すべき映像信号成分のレベルが低ければ低いほど、固定パターンやフリッカなどの弊害が少ないディザパターンを構成することは困難になる。
【０１４２】
したがって、ディザ信号を加算することによる弊害よりもディスプレイの擬似的な階調表現能力の方が優先される暗部側では、より低い映像信号成分のレベルを再現できるようにし、ディスプレイの擬似的な階調表現能力よりもディザ信号を加算することによる弊害の方が問題となる明部側では、低い映像信号成分の再現精度を落とすことにより、全体的な画質を損なうことなく、人間の視覚特性にあった階調表現を行うことができる。
【０１４３】
実施の形態７ではディスプレイの擬似的な階調表現能力を２つの固定値を閾値として変化させたが、閾値のレベル、個数などはこれに限らず任意の値でよい。また閾値を固定値とせず、表示する映像の全体的な明るさや時間などに基づいて動的に変化させても同様の効果が得られる。
【０１４４】
実施の形態８．
図２３は実施の形態８である多階調化処理部９の詳細を示す図である。なお、実施の形態８ではディスプレイ装置の全体構成とその動作は実施の形態１において図１を用いて説明したものと同じであるので、これに関わる説明を省略する。さらに、実施の形態８であるディスプレイ装置の多階調化回路を説明するにあたり、図２に示したものと同一又は相当部分には同一符号を付し、説明を省略する。
【０１４５】
図２３において、２８はラインメモリＡ１０から出力される１０ビットの映像信号を１ライン分記憶するラインメモリＢ、２９は逆ガンマ補正部４、ラインメモリＡ１０、ラインメモリＢ２８から出力される１０ビットの映像信号から、水平アドレス発生回路１２、垂直アドレス発生回路１３の出力に基づいて、実施の形態２の図１１（ａ）で説明したものと同様な操作によって、特定の２×２画素に関する１０ビットの映像信号を選択し、後述する信号成分抽出回路３０に出力するセレクタである。
【０１４６】
図２４は信号成分抽出回路３０の詳細を示す図である。
【０１４７】
図において、映像信号４８は注目する画素に関する映像信号であり、映像信号４５、映像信号４６、映像信号４７は平均値を求めるべき画素と隣接する、同じ２×２画素の範囲内に存在する３つの画素に関する映像信号である。これらの映像信号はすべてセレクタ２９より出力される信号である。
【０１４８】
また３２は映像信号４８からそれぞれ映像信号４５、映像信号４６、映像信号４７を減算する３個の減算器、３３はある決まった閾値を発生する閾値発生回路、３４は減算器３２の出力の絶対値と閾値発生回路３３で発生した閾値とを比較し、減算器３２の出力が閾値発生回路３３で発生した閾値以下のときはレベル１を、そうでないときはレベル０を出力する３個の比較器、３５は映像信号４５、映像信号４６、映像信号４７のうち非表示となる映像信号成分である２ビットの信号成分の各ビットと比較器３４の出力との論理積を出力する３個のＡＮＤ回路、３６は比較器３４の出力に基づいて、映像信号４８との差が閾値発生回路３３で発生した閾値以下となっている映像信号を持つ画素の数を特定する画素数取得回路である。
【０１４９】
これより、図の信号成分４９は、映像信号４８と映像信号４５の差の絶対値がある閾値以下のときには映像信号４５の非表示となる映像信号成分である下位２ビットとなり、映像信号４８と映像信号４５の差の絶対値がある閾値より多いときには２ビットでレベル０の信号となる。これは信号成分５０、信号成分５１についても同様で、それぞれ映像信号４６、映像信号４７の下位２ビット、または２ビットのレベル０の信号となる。信号成分５２については必ず映像信号４８の非表示となる映像信号成分である下位２ビットが出力される。また図の画素数５３は映像信号４５、映像信号４６、映像信号４７がいずれも映像信号４８とある閾値より大きい差をもつときには１を、いずれか１つが映像信号４８と閾値以下の差であるときには２を、３つのうち２つが映像信号４８と閾値以下の差であるときには３を、３つすべてが閾値以下の差であるときには４となる。これら信号成分４９、信号成分５０、信号成分５１、信号成分５２、画素数５３の値はすべて平均値演算回路３１に出力される。
【０１５０】
平均値演算回路３１では信号成分抽出回路３０の出力である、信号成分４９、信号成分５０、信号成分５１、信号成分５２の総和を求め、それをやはり信号成分抽出回路３０の出力である画素数５３で除算する。
【０１５１】
このような信号成分抽出回路３０、平均値演算回路３１における演算を例をあげて具体的に説明する。ある２×２画素について、左上にある画素に関する映像信号が１０ビットで０であり、右上にある画素に関する映像信号が１０ビットで１であり、左下にある画素に関する映像信号が１０ビットで２であり、右下にある画素に関する映像信号が１０ビットで３２である場合を考える。このとき閾値発生回路３３には１０ビットで１６という値が設定されているものとする。
【０１５２】
左上、右上、左下の画素に関する平均値はいずれも左上、右上、左下の画素に関する非表示となる映像信号成分の総和である３を画素数の３で割った１である。ここで左上、右上、左下の画素に関する平均値を求めるときに右下の画素を除外するのは左上、右上、左下の画素に関する映像信号のレベルと右下の画素に関する映像信号のレベルの差の絶対値が閾値である１６よりも大きいからである。したがって同様な理由により、右下の画素に関する平均値は、右下の画素に関する非表示となる映像信号成分である０を画素数の１で割った０となる。
【０１５３】
これ以外の部分の構成、動作については実施の形態２と同様である。
【０１５４】
実施の形態７において、図２３に示した信号成分抽出回路３０、平均値演算回路３１によって実現される演算により、階調がなだらかに変化している部分のみを抽出して平均値を求めることができる。このようにして求められた平均値に基づいてディザ信号を加算することにより、画像をより忠実に再現することが可能である。
【０１５５】
このことは、例えば黒の背景に１画素の幅を持つ縦線を画面上に表示する場合について考えてみれば非常に明らかである。この場合、実施の形態２であるディスプレイ装置では、縦線に隣接する本来は黒が表示されるはずの画素にディザ信号が加算されてしまうが、実施の形態７であるディスプレイ装置では、閾値を適切に設定することによりこのようなことは起こらない。
【０１５６】
実施の形態９．
実施の形態９は図１の逆ガンマ補正部４の構成、動作が実施の形態２と異なる場合についての例である。また実施の形態９では、Ａ／Ｄ変換部３では入力された映像信号を８ビットのディジタル映像信号に変換して出力し、逆ガンマ補正部４は１０ビットのディジタル映像信号を出力するとする。
【０１５７】
実施の形態９では、逆ガンマ補正部４で行われる演算をＲＯＭで実現する。すなわち、逆ガンマ補正部４の入力をＲＯＭのアドレスとして、そのアドレスに書き込まれているデータを読み出すことによって逆ガンマ補正を行うとする。
【０１５８】
図２５は実施の形態９である逆ガンマ補正部４の構成を示す図である。図において、３７はＡ／Ｄ変換部３から出力された８ビットのディジタル信号に対してガンマ補正の逆補正を行うガンマＲＯＭ、３８はある１つの閾値を発生する閾値発生回路、３９はガンマＲＯＭ３７の出力である８ビットのディジタル信号に対して後述するようなビットシフト演算を行うビットシフト演算回路である。ここでガンマＲＯＭ３７は８ビットのアドレスを持ち、各アドレスに対して８ビットのデータを読み出せるものとする。
【０１５９】
逆ガンマ補正部４は放送局側で撮影された明るさをＰＤＰなどのディスプレイ装置において再現するために必要な演算を行うが、一般にこの演算は、逆ガンマ補正部４の入出力のレベルをそれぞれの最大のレベルで正規化したときに、出力値が入力値の２．２乗となるようにする。例えばガンマＲＯＭ３７に入力される映像信号のレベルが８ビットで１０９であるときには、ガンマＲＯＭ３７の入力の最大レベルが２５５であるので、１０９を２５５で除算し、２．２乗した値がガンマＲＯＭ３７の出力をガンマＲＯＭ３７の出力の最大レベルで正規化した値となる。
【０１６０】
ここで、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８未満であるときは逆ガンマ補正の本来の演算結果を２ビット左シフトした値をガンマＲＯＭ３７にあらかじめ書き込んでおくようにする。例えばＡ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１０９であるときには、ガンマＲＯＭ３７の出力は１０ビット精度とすると２進表記で（０００１１１０００１）という値になるが、ガンマＲＯＭ３７には８ビットのデータしか書き込めないので、あらかじめ２ビット左シフトしておき、１０ビットのうちの上位８ビットである（０１１１０００１）という値を書き込むようにする。
【０１６１】
一方、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８以上であるときにはガンマＲＯＭ３７にデータを書き込む際に前述のようなビットシフトは行わない。例えばＡ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１４３であるときには、１４３を２５５で除算し、２．２乗した値に８ビットのディジタル信号の最大レベルである２５５を乗算した値である、２進表記で（０１０００１１１）という値を書き込むようにする。
【０１６２】
次に、ビットシフト演算回路３９の動作について説明する。ビットシフト演算回路３９では、Ａ／Ｄ変換部３から出力される８ビットのディジタル映像信号のレベルが１２８未満であるときには、ガンマＲＯＭ３７から出力される８ビットのディジタル映像信号の最上位ビットのさらに上に２ビットを付加し、付加した２つのビットに０を設定したのち１０ビットのディジタル映像信号として出力する。また、Ａ／Ｄ変換部３から出力される８ビットのディジタル映像信号のレベルが１２８以上であるときには、ガンマＲＯＭ３７から出力される８ビットのディジタル映像信号の最下位ビットの下に２ビットを付加し、付加した２つのビットに０を設定したのち出力する。
【０１６３】
例えば、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１０９であり、ガンマＲＯＭ３７の出力が２進表記で（０１１１０００１）という値であるときには、ビットシフト演算回路３９は（０００１１１０００１）という１０ビットの信号を出力し、また例えば、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１４３であり、ガンマＲＯＭ３７の出力が２進表記で（０１０００１１１）という値であるときには、ビットシフト演算回路３９は（０１０００１１１００）という１０ビットの信号を出力する。
【０１６４】
以上のようなガンマＲＯＭ３７、ビットシフト演算回路３９により実現される演算では低階調側ほど演算の精度が高くなっている。すなわち、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８未満であるときには１０ビットの精度で逆ガンマ補正の演算を行い、Ａ／Ｄ変換部３から出力される映像信号のレベルが８ビットで１２８以上であるときには８ビットの精度で逆ガンマ補正の演算を行っている。
【０１６５】
したがって明部側では非表示となる映像信号成分は常に０であり、２×２画素の範囲内にある４個の画素に関する映像信号のレベルがいずれも１２８以上のときには、範囲内の各画素に関する平均値はいずれも０となる。このとき例えば図６のようなディザパターンをディザ信号発生回路１６において発生する場合には映像信号にはディザ信号はまったく加算されない。
【０１６６】
一方、人間の視覚は暗部の階調識別能力の方が明部のそれよりも高いので、暗部側においてのみディザ信号を加算するとしても一般には十分である。実施の形態９では実現される逆ガンマ補正の演算は低階調側で精度が高いので、適切なディザ信号の加算によって低階調側での階調の再現性を高くすることができ、人間の視覚特性に合った階調表現を行うことができる。
【０１６７】
実施の形態９では１つの閾値に基づいてビットシフトの演算を変えたが、閾値の個数やビットシフト量の設定は任意である。例えば閾値をｔ１、ｔ２、ｔ３の３個設定し、逆ガンマ補正前の映像信号のレベルがｔ１未満であるとき、ｔ１以上ｔ２未満であるとき、ｔ２以上ｔ３未満であるとき、ｔ３以上であるときの４通りに場合をわけて、それぞれの場合に演算結果を３ビット、２ビット、１ビット、０ビットだけ左シフトした値をガンマＲＯＭ３７にあらかじめ書き込んでおくとしてもよい。
【０１６８】
また、実施の形態８では逆ガンマ補正の演算を低階調側で精度の高いものとしたが、低階調側で精度を高くする演算は任意のものであってよい。たとえば逆ガンマ補正の演算ではなく、図１に示した多階調化処理部９において平均値を求める演算について、閾値を設けて演算精度を変えるとしてもよい。
【０１６９】
なお実施の形態１から実施の形態９までの説明では、簡単のため白黒表示のプラズマディスプレイ装置について説明したが、この発明はこれに限ることなくカラー表示においても適用することが可能である。例えば、カラー表示の単位である１つの絵素が赤色、緑色、青色の三原色の画素で構成される場合などは、各色に対して例えば図１に示した多階調化処理部９で行った演算を適用することにより同様の効果が得られる。この場合、例えば「２×２画素の範囲内にある画素」という表現を「２×２絵素の範囲内にある赤色の画素」、「２×２絵素の範囲内にある緑色の画素」、「２×２絵素の範囲内にある青色の画素」と読み替え、「右隣の画素」という表現を「右隣の絵素内にある同色の画素」と読み替える、などとすればよい。絵素の構成が赤色、緑色、青色の三原色の画素と異なる場合にも適切な読み替えを行い、ディスプレイ装置の構成・動作を変更することによってこの発明を容易に適用することができる。
【０１７０】
また、実施の形態１から実施の形態９までの説明では、この発明によるディスプレイ装置及びその多階調化回路として、プラズマディスプレイ装置を例にとり説明したが、これに限るものでない。特に、ＤＭＤ（ディジタルマイクロミラーデバイス）、ＥＬ（エレクトロ・ルミネッセンス）ディスプレイ、液晶ディスプレイ装置などのディスプレイ装置にも適用が可能である。
【０１７１】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【０１７２】
この発明に係るディスプレイ装置の多階調化回路においては、ｍ＋ｎ（ｍ、ｎは１以上の整数）ビットのディジタル映像信号をｍビットのディジタル映像信号に変換する処理を有するディスプレイ装置の多階調化回路において、ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標を特定する空間座標特定手段と、画素の、所定の周期内における相対的な時間座標を特定する時間座標特定手段と、空間座標特定手段及び時間座標特定手段が特定する画素を含む複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算する平均値演算手段と、少なくとも空間座標特定手段が画素について特定した空間座標、時間座標特定手段が画素について特定した時間座標、及び平均値演算手段の演算結果に基づいてディザ信号を与えるディザ信号発生手段と、空間座標特定手段が画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備えたので、人間の視覚の空間的・時間的な積分効果を利用してディスプレイで本来表示できる最も低い映像信号成分よりもさらに低い映像信号成分までも擬似的に再現することができ、階調が滑らかに変化する画像を正しく再現できるディスプレイ装置の多階調化回路を得ることができる。
【０１７３】
また、この発明に係るディスプレイ装置の多階調化回路においては、領域を１つ以上の部分領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む部分領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するので、階調が滑らかに変化する画像をより忠実に再現できるディスプレイ装置の多階調化回路を得ることができる。
【０１７４】
また、この発明に係るディスプレイ装置の多階調化回路においては、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の部分領域内の平均レベルと、変換後のディジタル映像信号の部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するので、回路を簡略化しながら、階調が滑らかに変化する画像を正しく再現するディスプレイ装置の多階調化回路を得ることができる。
【０１７５】
また、この発明に係るディスプレイ装置の多階調化回路においては、領域を１つ以上の部分領域に分割し、さらに部分領域を２つ以上の単位領域に分割し、平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、ディザ信号発生手段は、平均値演算手段の演算結果が、連続するｆ（ｆは２以上の整数）個の時間座標にわたって、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルと、変換後のディジタル映像信号の、部分領域内の連続するｆ個の時間座標にわたる平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有するので、人間の視覚の空間的、時間的な積分効果が働きやすいようなディザ信号を与えることができ、階調が滑らかに変化する画像を正しく再現できるディスプレイ装置の多階調化回路を得ることができる。
【０１７６】
また、この発明に係るディスプレイ装置の多階調化回路においては、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び外部より入力されたディザパターン選択信号に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、ディザパターン選択信号により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するので、ディスプレイ装置に表示する映像に応じて最適なディザ信号の与え方を選択することができ、階調が滑らかに変化する画像を正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１７７】
また、この発明に係るディスプレイ装置の多階調化回路においては、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び比較手段の比較結果に基づいてディザ信号を与えるディザ信号発生手段を備え、ディザ信号発生手段は、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、及び平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、比較手段の比較結果により、異なる複数のディザ信号の与え方の中から１つの与え方を選択するので、ディザパターンを加減算することによって発生する固定パターンやフリッカなどの弊害を少なくしながら、階調が滑らかに変化する画像を正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１７８】
また、この発明に係るディスプレイ装置の多階調化回路においては、平均値演算手段は、空間座標特定手段が特定した空間座標に存在する画素と、この画素に関するディジタル映像信号に対して信号レベルの差異がある閾値以下であるディジタル映像信号をもつ画素とに関して、ｍ＋ｎビットのディジタル映像信号の下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算するので、階調が滑らかに変化する部分のみを抽出して適切なディザ信号を加算することができ、階調が滑らかに変化する画像をより正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１７９】
また、この発明に係るディスプレイ装置の多階調化回路においては、ディジタル映像信号を１つ以上の閾値と比較する比較手段と、ディジタル映像信号の下位ビットの値を固定し、値を固定するビット長を比較手段の比較結果に応じて変化させるビットマスク手段を備えたので、特に低階調側で演算の精度を高くすることができ、階調が滑らかに変化する比較的暗い画像を正しく再現することができるディスプレイ装置の多階調化回路を得ることができる。
【０１８０】
さらにまた、この発明に係るディスプレイ装置においては、映像信号をｍ＋ｎビットのディジタル映像信号に変換するＡ／Ｄ変換部と、ｍ＋ｎビットのディジタル映像信号に対してディザ信号を加減算する前述のようなディスプレイ装置の多階調化回路と、ディザ信号が加算されたｍ＋ｎビットのディジタル映像信号の上位ｍビットを表示する画素とを備えたので、人間の視覚の空間的・時間的な積分効果を利用してディスプレイで本来表示できる最も低い映像信号成分よりもさらに低い映像信号成分までも擬似的に再現することができ、階調が滑らかに変化する画像を正しく再現できるディスプレイ装置を得ることができる。
【図面の簡単な説明】
【図１】 この発明に係る実施の形態１におけるディスプレイ装置の全体構成の一例を示す図である。
【図２】 この発明に係る実施の形態１における多階調化処理部の一例を示す図である。
【図３】 この発明に係る実施の形態１におけるディスプレイ画面上の各画素の空間座標及び時間座標の対応関係の一例を示す図である。
【図４】 この発明に係る実施の形態１における重み付け平均値を求める際の重み付けの一例を示す図である。
【図５】 この発明に係る実施の形態１における画素と映像信号の対応関係の一例を示す図である。
【図６】 この発明に係る実施の形態１、２、及び４におけるディザパターンの一例を示す図である。
【図７】 この発明に係る実施の形態１におけるディザパターンの加算による階調再現効果を説明するための図である。
【図８】 この発明に係る実施の形態１におけるディザパターン加算後の画像の一例を示す図である。
【図９】 この発明に係る実施の形態１におけるディザパターンによる視覚の時間的な積分効果の一例を示す図である。
【図１０】 この発明に係る実施の形態２におけるディザ信号発生回路の一例を示す図である。
【図１１】 この発明に係る実施の形態２における平均値の求め方の一例を説明する図である。
【図１２】 この発明に係る実施の形態３における別の多階調化処理部の構成の一例を示す図である。
【図１３】 この発明に係る実施の形態３におけるパターン発生器で発生する信号パターンの一例を示す図である。
【図１４】 この発明に係る実施の形態４における別の多階調化処理部の構成の一例を示す図である。
【図１５】 この発明に係る実施の形態５におけるディザパターンの一例を示す図である。
【図１６】 この発明に係る実施の形態５における別のディザパターンの一例を示す図である。
【図１７】 この発明に係る実施の形態６における別の多階調化処理部の構成の一例を示す図である。
【図１８】 この発明に係る実施の形態６におけるディザパターンの一例を示す図である。
【図１９】 この発明に係る実施の形態６におけるディザパターンの加算による階調再現効果の一例を説明する図である。
【図２０】 この発明に係る実施の形態６におけるディザパターンＡを加算した画像の一例を示す図である。
【図２１】 この発明に係る実施の形態６におけるディザパターンＢを加算した画像の一例を示す図である。
【図２２】 この発明に係る実施の形態７におけるディスプレイ装置の多階調化処理部の構成の一例を示す図である。
【図２３】 この発明に係る実施の形態８におけるディスプレイ装置の多階調化処理部の構成の一例を示す図である。
【図２４】 この発明に係る実施の形態８における信号成分抽出回路の一例を示す図である。
【図２５】 この発明に係る実施の形態９における逆ガンマ補正部の構成の一例を示す図である。
【図２６】 従来のディスプレイ装置の発光シーケンスを示す図である。
【図２７】 従来のディスプレイ装置の構成を示す図である。
【符号の説明】
１ 映像信号入力端子、 ２ 同期信号入力端子、 ３ Ａ／Ｄ変換部、
４ 逆ガンマ補正部、 ５ フィールドメモリ部、 ６ 駆動部、
７ 制御部、 ８ ＰＤＰ、 ９ 多階調化処理部、 １０ ラインメモリＡ、
１１，２８ ラインメモリＢ、 １２ 水平アドレス発生回路、
１３ 垂直アドレス発生回路、 １４ フィールドアドレス発生回路、
１５，１９，３１ 平均値演算回路、
１６，２５，２７ ディザ信号発生回路、 １７ 加算回路、
１８，２４，２９ セレクタ、 ２０ パターン発生器、 ２１ 加算器、
２２ レジスタＡ、 ２３ レジスタＢ、 ２６ 付加ビット数選択回路、
３０ 信号成分抽出回路、 ３２ 減算器、 ３３，３８ 閾値発生回路、
３４ 比較器、 ３５ ＡＮＤ回路、 ３６ 画素数取得回路、
３７ ガンマＲＯＭ、 ３９ ビットシフト演算回路、
４４ ディザパターン選択信号。
Claims (9)
- ｍ＋ｎ（ｍ、ｎは１以上の整数）ビットのディジタル映像信号をｍビットのディジタル映像信号に変換する処理を有するディスプレイ装置の多階調化回路において、
ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標を特定する空間座標特定手段と、
所定の周期内における前記画素の相対的な時間座標を特定する時間座標特定手段と、
前記空間座標特定手段及び前記時間座標特定手段が特定する前記画素を含む複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値又は総和を演算する平均値演算手段と、
少なくとも前記空間座標特定手段が前記画素について特定した空間座標、前記時間座標特定手段が前記画素について特定した時間座標、及び前記平均値演算手段の演算結果に基づいてディザ信号を与えるディザ信号発生手段と、
前記空間座標特定手段が前記画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、前記ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備えたことを特徴とするディスプレイ装置の多階調化回路。 - 領域を１つ以上の部分領域に分割し、
平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む前記部分領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、
ディザ信号発生手段は、変換前のディジタル映像信号の前記部分領域内の平均レベルと、前記変換後のディジタル映像信号の前記部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有することを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。 - 領域を１つ以上の部分領域に分割し、さらに前記部分領域を２つ以上の単位領域に分割し、
平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む前記単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、
ディザ信号発生手段は、前記平均値演算手段の演算結果が、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の前記部分領域内の平均レベルと、前記変換後のディジタル映像信号の前記部分領域内の平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有することを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。 - 領域を１つ以上の部分領域に分割し、さらに前記部分領域を２つ以上の単位領域に分割し、
平均値演算手段は、空間座標特定手段及び時間座標特定手段が特定する画素を含む前記単位領域内の複数の画素に関するｍ＋ｎビットのディジタル映像信号について、下位ｎビットのうちの少なくとも上位１ビット以上を用いて所定の平均値または総和を求め、
ディザ信号発生手段は、前記平均値演算手段の演算結果が、連続するｆ（ｆは２以上の整数）個の時間座標にわたって、１つの部分領域を構成する各単位領域どうしにおいて略等しい場合には、変換前のディジタル映像信号の、前記部分領域内の前記連続するｆ個の時間座標にわたる平均レベルと、前記変換後のディジタル映像信号の、前記部分領域内の前記連続するｆ個の時間座標にわたる平均レベルとが、ｍ＋ｎビットに換算して略等しくなるようなディザ信号の与え方を有することを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。 - 空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び外部より入力されたディザパターン選択信号に基づいてディザ信号を与えるディザ信号発生手段を備え、
前記ディザ信号発生手段は、前記空間座標特定手段が特定した空間座標、前記時間座標特定手段が特定した時間座標、及び前記平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、前記ディザパターン選択信号により、前記異なる複数のディザ信号の与え方の中から１つの与え方を選択することを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。 - ディジタル映像信号を１つ以上の閾値と比較する比較手段と、空間座標特定手段が特定した空間座標、時間座標特定手段が特定した時間座標、平均値演算手段の演算結果、及び前記比較手段の比較結果に基づいてディザ信号を与えるディザ信号発生手段を備え、
前記ディザ信号発生手段は、前記空間座標特定手段が特定した空間座標、前記時間座標特定手段が特定した時間座標、及び前記平均値演算手段の演算結果が同じであるときでも異なる複数のディザ信号の与え方を有する場合には、前記比較手段の比較結果により、前記異なる複数のディザ信号の与え方の中から１つの与え方を選択することを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。 - 平均値演算手段は、空間座標特定手段が特定した空間座標に存在する画素と、この画素に関するディジタル映像信号に対して信号レベルの差異がある閾値以下であるディジタル映像信号をもつ画素とに関して、ｍ＋ｎビットのディジタル映像信号の少なくとも下位ｎビットの平均値又は総和を演算することを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。
- ディジタル映像信号を１つ以上の閾値と比較する比較手段と、ディジタル映像信号の下位ビットの値を固定し、値を固定するビット長を前記比較手段の比較結果に応じて変化させるビットマスク手段を備えたことを特徴とする請求項１に記載のディスプレイ装置の多階調化回路。
- 映像信号をｍ＋ｎビットのディジタル映像信号に変換するＡ／Ｄ変換部と、前記ｍ＋ｎビットのディジタル映像信号に対してディザ信号を加減算する請求項１から８のいずれか１項に記載のディスプレイ装置の多階調化回路と、前記ディザ信号が加算されたｍ＋ｎビットのディジタル映像信号の上位ｍビットを表示する画素とを備えたことを特徴とするディスプレイ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22199998A JP4016493B2 (ja) | 1998-08-05 | 1998-08-05 | ディスプレイ装置及びその多階調化回路 |
| US09/354,442 US6476824B1 (en) | 1998-08-05 | 1999-07-16 | Luminance resolution enhancement circuit and display apparatus using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22199998A JP4016493B2 (ja) | 1998-08-05 | 1998-08-05 | ディスプレイ装置及びその多階調化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000056726A JP2000056726A (ja) | 2000-02-25 |
| JP4016493B2 true JP4016493B2 (ja) | 2007-12-05 |
Family
ID=16775517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22199998A Expired - Fee Related JP4016493B2 (ja) | 1998-08-05 | 1998-08-05 | ディスプレイ装置及びその多階調化回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6476824B1 (ja) |
| JP (1) | JP4016493B2 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69937029T9 (de) | 1998-10-12 | 2008-09-04 | Victor Company of Japan, Ltd., Yokohama | Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung |
| EP1026655A1 (en) * | 1999-02-01 | 2000-08-09 | Deutsche Thomson-Brandt Gmbh | Method for power level control of a display device and apparatus for carrying out the method |
| US6965389B1 (en) * | 1999-09-08 | 2005-11-15 | Victor Company Of Japan, Ltd. | Image displaying with multi-gradation processing |
| FR2798494B1 (fr) * | 1999-09-14 | 2002-03-29 | St Microelectronics Sa | Distribution d'erreur pour l'approximation de la couleur des pixels d'une image numerique |
| US6894698B2 (en) * | 2000-01-11 | 2005-05-17 | Sun Microsystems, Inc. | Recovering added precision from L-bit samples by dithering the samples prior to an averaging computation |
| US20040227769A9 (en) * | 2000-03-31 | 2004-11-18 | Imation Corp. | Color image display accuracy using comparison of colored objects to dithered background |
| US7119760B2 (en) * | 2000-03-31 | 2006-10-10 | Kodak Graphic Communications Canada Company | Color image display accuracy using green-limited gamma estimate |
| US20030091229A1 (en) * | 2000-03-31 | 2003-05-15 | Imation Corp. | Color image display accuracy using comparison of complex shapes to reference background |
| TW511046B (en) * | 2000-04-19 | 2002-11-21 | Koninkl Philips Electronics Nv | Matrix display device and method of displaying successive frames |
| DE60130449T2 (de) * | 2000-04-25 | 2008-06-12 | Koninklijke Philips Electronics N.V. | Verfahren zur fehlerverringerung in anzeigegeäten mit mehrreihiger steuerung in teilfeldern |
| JP3738890B2 (ja) * | 2000-04-27 | 2006-01-25 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP2002040983A (ja) * | 2000-07-27 | 2002-02-08 | Sony Corp | 表示制御装置および表示制御方法 |
| WO2002019304A1 (en) * | 2000-08-30 | 2002-03-07 | Koninklijke Philips Electronics N.V. | Matrix display device with multiple line addressing |
| JP4320117B2 (ja) * | 2000-11-22 | 2009-08-26 | 富士フイルム株式会社 | 画像表示方法および画像表示装置 |
| JP4610793B2 (ja) * | 2001-06-08 | 2011-01-12 | パナソニック株式会社 | 表示装置及び方法 |
| JP4731738B2 (ja) * | 2001-06-12 | 2011-07-27 | パナソニック株式会社 | 表示装置 |
| JP2003015588A (ja) * | 2001-06-28 | 2003-01-17 | Pioneer Electronic Corp | ディスプレイ装置 |
| JP3745655B2 (ja) * | 2001-07-27 | 2006-02-15 | シャープ株式会社 | 色信号補正回路、色信号補正装置、色信号補正方法、色信号補正プログラム、及び表示装置 |
| US7098876B2 (en) * | 2001-09-06 | 2006-08-29 | Samsung Sdi Co., Ltd. | Image display method and system for plasma display panel |
| JP4023716B2 (ja) * | 2001-12-27 | 2007-12-19 | シャープ株式会社 | 解像度補正装置、解像度補正プログラムおよび解像度補正プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US7098927B2 (en) * | 2002-02-01 | 2006-08-29 | Sharp Laboratories Of America, Inc | Methods and systems for adaptive dither structures |
| JP5049445B2 (ja) * | 2002-03-15 | 2012-10-17 | 株式会社日立製作所 | 表示装置およびその駆動方法 |
| JP4064268B2 (ja) | 2002-04-10 | 2008-03-19 | パイオニア株式会社 | サブフィールド法を用いた表示装置及び表示方法 |
| GB2381144B (en) * | 2002-04-12 | 2003-10-01 | Sendo Int Ltd | Image or video processing |
| JP2004078059A (ja) * | 2002-08-22 | 2004-03-11 | Rohm Co Ltd | 表示装置 |
| JP4805522B2 (ja) * | 2002-12-26 | 2011-11-02 | パナソニック株式会社 | ディスプレイ装置 |
| JP4606735B2 (ja) * | 2003-01-06 | 2011-01-05 | パナソニック株式会社 | 表示装置および表示方法 |
| CN100437675C (zh) * | 2003-01-06 | 2008-11-26 | 松下电器产业株式会社 | 显示装置及显示方法 |
| KR100477972B1 (ko) * | 2003-01-15 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 계조 구현 방법 |
| JP4214459B2 (ja) * | 2003-02-13 | 2009-01-28 | ソニー株式会社 | 信号処理装置および方法、記録媒体、並びにプログラム |
| JP4144374B2 (ja) * | 2003-02-25 | 2008-09-03 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
| JP2004301976A (ja) * | 2003-03-31 | 2004-10-28 | Nec Lcd Technologies Ltd | 映像信号処理装置 |
| JP4079102B2 (ja) * | 2003-05-22 | 2008-04-23 | ソニー株式会社 | ディスプレイ装置、画像表示方法 |
| JP4161809B2 (ja) * | 2003-06-04 | 2008-10-08 | ブラザー工業株式会社 | 中間調画像処理装置、画像形成装置および画像処理プログラム |
| JP4392584B2 (ja) * | 2003-06-27 | 2010-01-06 | ソニー株式会社 | 信号処理装置および信号処理方法、並びにプログラムおよび記録媒体 |
| JP4084262B2 (ja) * | 2003-08-08 | 2008-04-30 | 三星エスディアイ株式会社 | 輝度補正回路、輝度補正方法及び映像表示装置並びに映像表示方法 |
| US7352373B2 (en) * | 2003-09-30 | 2008-04-01 | Sharp Laboratories Of America, Inc. | Systems and methods for multi-dimensional dither structure creation and application |
| KR100599746B1 (ko) * | 2003-10-16 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 그 계조 표현방법 |
| KR100536233B1 (ko) * | 2003-10-23 | 2005-12-12 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 계조 표현 방법 및 플라즈마디스플레이 패널의 구동 장치 |
| US7180525B1 (en) | 2003-11-25 | 2007-02-20 | Sun Microsystems, Inc. | Spatial dithering to overcome limitations in RGB color precision of data interfaces when using OEM graphics cards to do high-quality antialiasing |
| US7420571B2 (en) * | 2003-11-26 | 2008-09-02 | Lg Electronics Inc. | Method for processing a gray level in a plasma display panel and apparatus using the same |
| KR100512104B1 (ko) * | 2003-11-26 | 2005-09-05 | 엘지전자 주식회사 | 표시 장치의 계조 처리 방법 및 장치 |
| KR100533727B1 (ko) * | 2003-12-01 | 2005-12-06 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR100499102B1 (ko) * | 2003-12-15 | 2005-07-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100524313B1 (ko) * | 2003-12-16 | 2005-11-01 | 엘지전자 주식회사 | 표시장치의 비디오 데이터 처리 방법 및 장치 |
| KR100552908B1 (ko) * | 2003-12-16 | 2006-02-22 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 구동장치 |
| KR20050069827A (ko) * | 2003-12-31 | 2005-07-05 | 엘지전자 주식회사 | 플라즈마 표시 패널에서의 계조수 증가 방법 |
| US7602359B2 (en) | 2004-02-02 | 2009-10-13 | Seiko Epson Corporation | Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus |
| DE602005010927D1 (de) * | 2004-03-18 | 2008-12-24 | Lg Electronics Inc | Plasmaanzeigevorrichtung und dazu geeignetes Verfahren zur Bildbearbeitung |
| JP2005321442A (ja) * | 2004-05-06 | 2005-11-17 | Pioneer Electronic Corp | ディスプレイ装置のディザ処理回路 |
| US7542620B1 (en) * | 2004-08-16 | 2009-06-02 | Apple Inc. | Robust temporal dithering and filtering |
| US7474316B2 (en) * | 2004-08-17 | 2009-01-06 | Sharp Laboratories Of America, Inc. | Bit-depth extension of digital displays via the use of models of the impulse response of the visual system |
| FR2875666A1 (fr) * | 2004-09-21 | 2006-03-24 | Thomson Licensing Sa | Procede et dispositif de traitement d'un signal video visant a compenser les defauts de dispositifs d'affichage |
| US7483010B2 (en) * | 2004-12-22 | 2009-01-27 | Himax Technologies Limited | Frame-varying addressing method of color sequential display |
| KR100646187B1 (ko) * | 2004-12-31 | 2006-11-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| US20060145975A1 (en) * | 2005-01-06 | 2006-07-06 | Texas Instruments Incorporated | Method and system for displaying an image |
| US7593587B1 (en) * | 2005-04-12 | 2009-09-22 | The United States Of America As Represented By The Secretary Of The Army | Spectral feature generation using high-pass filtering for scene anomaly detection |
| KR100745979B1 (ko) | 2006-01-04 | 2007-08-06 | 삼성전자주식회사 | 다계조 표현을 위한 디더링 장치 및 방법 |
| CN101427297B (zh) * | 2006-02-22 | 2011-06-08 | 株式会社普利司通 | 信息设备 |
| JP2007333913A (ja) * | 2006-06-14 | 2007-12-27 | Sony Corp | 表示装置 |
| CN101473656B (zh) * | 2006-06-29 | 2011-09-14 | 汤姆森许可贸易公司 | 基于像素的自适应滤波 |
| US8374234B2 (en) * | 2006-09-29 | 2013-02-12 | Francis S. J. Munoz | Digital scaling |
| KR100855988B1 (ko) * | 2007-03-13 | 2008-09-02 | 삼성전자주식회사 | 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치 |
| JP4851388B2 (ja) * | 2007-05-16 | 2012-01-11 | 浜松ホトニクス株式会社 | 撮像装置 |
| JP2009086228A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 映像信号処理装置及び映像信号処理方法 |
| JP4627773B2 (ja) * | 2007-10-16 | 2011-02-09 | Ｏｋｉセミコンダクタ株式会社 | 駆動回路装置 |
| US8610705B2 (en) | 2007-11-12 | 2013-12-17 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
| US8451298B2 (en) * | 2008-02-13 | 2013-05-28 | Qualcomm Mems Technologies, Inc. | Multi-level stochastic dithering with noise mitigation via sequential template averaging |
| NO330275B1 (no) * | 2008-12-19 | 2011-03-21 | Tandberg Telecom As | Fremgangsmate i en videokodings-/-dekodingsprosess |
| US20100207959A1 (en) * | 2009-02-13 | 2010-08-19 | Apple Inc. | Lcd temporal and spatial dithering |
| JP4721146B2 (ja) * | 2009-02-17 | 2011-07-13 | 株式会社デンソー | 雨滴検出装置並びにそれを備えたワイパ自動制御装置 |
| KR101671519B1 (ko) * | 2010-04-09 | 2016-11-02 | 엘지디스플레이 주식회사 | 액정표시장치와 그 디더링 방법 |
| KR101707586B1 (ko) * | 2010-09-28 | 2017-02-17 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 |
| US20120154428A1 (en) | 2010-12-16 | 2012-06-21 | Apple Inc. | Spatio-temporal color luminance dithering techniques |
| CN103888683B (zh) * | 2014-03-24 | 2015-05-27 | 深圳市中兴移动通信有限公司 | 移动终端及其拍摄方法 |
| JP7007789B2 (ja) * | 2015-06-26 | 2022-01-25 | シナプティクス・ジャパン合同会社 | 表示パネルドライバ及び表示パネルの駆動方法 |
| KR102503819B1 (ko) * | 2016-08-31 | 2023-02-23 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 포함하는 표시 장치 |
| JP7006519B2 (ja) | 2018-06-14 | 2022-01-24 | 株式会社Ｊｖｃケンウッド | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム |
| US10834314B2 (en) | 2018-09-25 | 2020-11-10 | Jvckenwood Corporation | Image signal processing device, dither pattern generating method, and dither pattern generating program |
| US11792535B2 (en) * | 2021-08-10 | 2023-10-17 | Samsung Electronics Co., Ltd. | System and method to improve quality in under-display camera system with radially increasing distortion |
| CN114519967B (zh) * | 2022-02-21 | 2024-04-16 | 北京京东方显示技术有限公司 | 源驱动装置及其控制方法、显示系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961134A (en) * | 1975-05-09 | 1976-06-01 | Bell Telephone Laboratories, Incorporated | Bi-level display system |
| US4827343A (en) * | 1987-10-02 | 1989-05-02 | North American Philips Consumer Elec. Corp. | Method and apparatus for reducing analog/digital converter requirements in picture-in-picture television circuits |
| US5777599A (en) * | 1992-02-14 | 1998-07-07 | Oki Electric Industry Co., Ltd. | Image generation device and method using dithering |
| JP2900967B2 (ja) | 1993-04-08 | 1999-06-02 | 株式会社富士通ゼネラル | 画像表示方法およびその装置 |
| US5726718A (en) | 1994-09-30 | 1998-03-10 | Texas Instruments Incorporated | Error diffusion filter for DMD display |
| JPH08149398A (ja) | 1994-11-21 | 1996-06-07 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| US5712657A (en) * | 1995-03-28 | 1998-01-27 | Cirrus Logic, Inc. | Method and apparatus for adaptive dithering |
| JP3354741B2 (ja) * | 1995-04-17 | 2002-12-09 | 富士通株式会社 | 中間調表示方法及び中間調表示装置 |
| US5917963A (en) * | 1995-09-21 | 1999-06-29 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
| US5673065A (en) * | 1995-12-29 | 1997-09-30 | Intel Corporation | Color reduction and conversion using an ordinal lookup table |
| US6008794A (en) * | 1998-02-10 | 1999-12-28 | S3 Incorporated | Flat-panel display controller with improved dithering and frame rate control |
| GB2336930B (en) * | 1998-04-29 | 2002-05-08 | Sharp Kk | Light modulating devices |
-
1998
- 1998-08-05 JP JP22199998A patent/JP4016493B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-16 US US09/354,442 patent/US6476824B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6476824B1 (en) | 2002-11-05 |
| JP2000056726A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4016493B2 (ja) | ディスプレイ装置及びその多階調化回路 | |
| KR100473514B1 (ko) | 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법 | |
| KR100595077B1 (ko) | 화상표시장치및화상평가장치 | |
| US6097368A (en) | Motion pixel distortion reduction for a digital display device using pulse number equalization | |
| KR100339983B1 (ko) | 의사-윤곽 잡음을 검출하는 검출기와 그 검출기를 사용한 표시장치 | |
| KR100734455B1 (ko) | 영상 표시장치 | |
| US6388678B1 (en) | Plasma display panel drive pulse controller | |
| JP3365630B2 (ja) | ディスプレイ駆動方法及び装置 | |
| EP1300823A1 (en) | Display device, and display method | |
| US7483084B2 (en) | Image display apparatus and image display method | |
| JP2005024690A (ja) | ディスプレイ装置およびディスプレイの駆動方法 | |
| US20050248508A1 (en) | Display apparatus | |
| JPH10116053A (ja) | ディスプレイ装置 | |
| JP2001083926A (ja) | 動画偽輪郭補償方法およびその方法を用いた画像表示装置 | |
| US20070222712A1 (en) | Image Display Apparatus and Method of Driving the Same | |
| US20060007251A1 (en) | Display apparatus and control method thereof | |
| KR101077251B1 (ko) | 허위 윤곽선 및 디더링 잡음 보상을 위한 비디오 화상 처리 방법 | |
| JP2994634B2 (ja) | 表示装置 | |
| KR100825355B1 (ko) | 화상 표시 장치 및 그 구동 방법 | |
| JPH09258688A (ja) | ディスプレイ装置 | |
| KR100687558B1 (ko) | 화상 표시 방법 및 화상 표시 장치 | |
| JPH10301533A (ja) | ディスプレイ装置 | |
| KR100589312B1 (ko) | 플라즈마 디스플레이 구동 회로 | |
| KR100420032B1 (ko) | 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치 | |
| KR100414107B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |