JP3857891B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3857891B2 JP3857891B2 JP2001215415A JP2001215415A JP3857891B2 JP 3857891 B2 JP3857891 B2 JP 3857891B2 JP 2001215415 A JP2001215415 A JP 2001215415A JP 2001215415 A JP2001215415 A JP 2001215415A JP 3857891 B2 JP3857891 B2 JP 3857891B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- group
- pixel
- video
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は各画素で多階調表示を行い、高精細なカラー表示を行う表示装置に関する。
【0002】
【従来の技術】
近年、フラットパネルディスプレイはCRTに代わりパソコン用モニターを始め、各方面で採用されている。特に液晶表示装置は薄型軽量、低消費電力等の特徴を生かし、携帯電話から大型モニターに至るまで幅広く利用されている。大型モニターや液晶テレビに用いられる液晶表示装置には高精細化、高画質化が求められ、15型、18型になるに伴い画素数もSXGA(1280×RGB×1024)、UXGA(1600×RGB×1200)に増え、各画素も多階調によるカラー表示を行っている。
【0003】
従来の多階調のカラー表示を行う液晶表示装置を図面に基づいて説明する。図6は液晶パネル上の画素51の配列を模式的に示した図であり、図7は駆動用ドライバ54への信号の流れを模式的に示す図である。液晶パネルの表示部50には複数の信号線52と走査線53がマトリクス状に形成され、信号線52と走査線53に囲まれる部分がそれぞれ画素51に該当し、各画素に対応して赤色(R)、緑色(G)、青色(B)のカラーフィルタがストライプ状に配列されている。ここでは赤色を表示する画素を51R、緑色を表示する画素を51G、青色を表示する画素を51Bと表す。そしてR、G、Bの画素51R、51G、51Bの一組で一単位を構成し、各画素51の階調の組合せにより一単位の画素群で様々な色を表示している。
【0004】
各画素51を6ビットのデジタル信号である階調データに基づいて表示する場合、各画素51を64階調で再現でき、一単位の画素群で26万色の表示を行うことができる。駆動用ドライバ54は入力側にプリント基板上のソース制御回路が、出力側に液晶パネル上の信号線52がそれぞれ電気的に接続され、ソース制御回路からの階調データなどを信号処理し、各画素51の信号線52に階調に応じたソース信号を供給する。図7では説明を簡単にするために駆動用ドライバ54に入力される階調データとクロック信号、駆動用ドライバ54から出力されるソース信号の流れを示し、他の信号については省略する。また階調データを供給する幅広線は6本(6ビット)のデータ線55を示し、クロック信号やソース信号を供給する細線は1本のデータ線56、57を示している。
【0005】
ソース制御回路から駆動用ドライバ54へは一単位の画素群の2ポート分(oddデータ、evenデータ)の階調データが同時に供給され、階調データ用に36本(6ビット×RGB×2ポート)のデータ線55が用いられる。この従来例では1つ駆動用ドライバ54から二単位分の画素群(6画素)のデータ線57が出力しているが、実際には1つの駆動用ドライバ54はもっと多くの画素51と接続している。そして階調データ用のデータ線55及びクロック信号用のデータ線56がそれぞれ分岐して駆動用ドライバに54接続され、駆動用ドライバ54ではデータ線55、56を介して供給される階調データのうちクロック信号に基づいて各画素に対応した階調データを受取っている。駆動用ドライバ54は6ビットのデジタル信号である階調データを階調に応じたアナログ信号であるソース信号に変換し、対応する画素51に供給する。例えば図6のように二単位分の画素群を左端から順に1CLK、2CLK、3CLK…とすると、1クロックで2ポートのデータを供給するため、SXGAの場合は640CLK、UXGAの場合は800CLKまで存在する。図8にソース制御回路から駆動用ドライバ54に供給される階調データの一例を示す。駆動用ドライバ54にはクロック毎に該当する画素の階調を示す階調データが6ビットのデジタル信号として供給され、次のクロックになると次の画素に該当する新たな階調データが供給される。つまり駆動用ドライバ54には1CLKのoddとevenに対応する画素(図6のRGB×2)の階調データ”111111、111111、111110、111110、111111、111111”が第1クロックと同時に供給され、その次に、2CLKのoddとevenに対応する画素(図6のRGB×2)の階調データ”111110、111110、111110、111110、111110、111110”が第2クロックと同時に供給される。これをクロック毎に順次繰返し、駆動用ドライバ54に一ラインの画素の階調データ(640CLK分)を供給する。
【0006】
【発明が解決しようとする課題】
しかしながら表示装置の大型化に伴い高精細化になると画素数が増加するため、駆動用ドライバ等に供給する階調データ量も増え、クロック信号の周波数も今まで以上に高周波なものが必要となる。また、高画質化のためには各画素をこれまで以上に多階調にすることになり、例えば1画素の階調データを6ビットのデジタル信号にしていたものを8ビットやそれ以上のデジタル信号にすることになり、その分だけ階調データを供給するデータ線の本数も増加する。そのため階調データにおけるHigh(1)、Low(0)の切替えを非常に短い期間で多く行うため、これまで以上に不要輻射とよばれる電磁障害による影響が増え、こうしたEMIへ対策が必要となっていた。
【0007】
そこで本発明は、EMI等の影響を抑えた表示装置を提案することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の画素をマトリクス状に配列した表示部を有し、表示部に様々な画像を表示する表示装置において、各画素の表示状態を示す画素データを画素に接続された信号線に供給する複数の駆動用ドライバと、画素データを生成するために各画素の表示状態を示す映像データと映像データに対応した映像制御データを供給する制御回路部と、制御回路部と駆動用ドライバに接続すると共に複数画素を一組としてその複数画素の映像データと映像制御データを制御回路部から駆動用ドライバへ供給する複数のデータ線とを備え、データ線を介して各組の映像データと映像制御データを順次繰返し出力して表示部の一ライン分の画素の映像データを駆動用ドライバに供給する表示装置であって、制御回路部は、一組分の複数画素の映像データを対になる第1グループと第2グループに分け、第1グループと第2グループの対になる映像データが異なる値のときは、第1グループと第2グループの映像データをそれぞれ対応するデータ線に出力すると共に映像制御データを第1レベルに設定し、第1グループと第2グループの対になる映像データが同じ値のときは、第1グループの映像データを対応するデータ線に出力すると共に第2グループに対応するデータ線には前回の第2グループに対応する信号線の出力と同じ値を出力し、且つ映像制御データを第2レベルに設定し、駆動用ドライバは、映像制御データが第1レベルのときは第1及び第2グループの映像データをそれぞれ画素データに変換して対応する信号線に供給し、映像制御データが第2レベルのときは第1グループに対応する信号線に第1グループの映像データを変換した画素データを信号線に供給し、第2グループに対応する信号線には第2グループの映像データと対になる第1グループの映像データを変換した画素データを供給することを特徴とする。
【0009】
この構成により、特に第1グループと第2グループの映像データが同じ値のときに第2グループに対応するデータ線の出力は変化しないため、映像データの出力におけるHigh(1)、Low(0)の切替えが少なくなり、EMIの影響を低減させることができる。
【0010】
【発明の実施の形態】
以下、本発明の実施形態を図に基づいて説明する。図1は本発明の一実施形態である液晶表示装置の概略図である。尚、この実施形態では液晶表示装置の場合を説明するが、本発明は液晶表示装置に限定するものではなく、有機EL(electroluminescence)やFED(field emission display)等の方式の表示装置でもよい。
【0011】
1は液晶パネルであり、一対のガラス基板1a、1bを中空状に貼り合せ、このガラス基板1a、1b間に液晶を注入する。TFT型液晶表示装置の場合、一方のガラス基板1aに複数の走査線と複数の信号線をマトリクス状に配置し、その交差部にTFTを形成し、走査線と信号線で囲まれる領域内に画素電極を形成する。TFTはゲート電極が走査線に、ソース電極が信号線に、ドレイン電極が画素電極にそれぞれ接続されている。他方のガラス基板1bには画素電極に対向してカラーフィルタが形成され、走査線や信号線に対向して遮光膜が形成されている。カラーフィルタや遮光膜上には共通電極が積層され、所定の電圧が印加されている。画素電極やカラーフィルタは図6と同様の配列であり、赤色(R)、緑色(G)、青色(B)のカラーフィルタをストライプ状に配列し、行方向に並ぶR、G、Bの画素を一組として一単位にする。そして各画素を多階調表示することで、この一単位で多色のカラー表示をすることができる。
【0012】
2はプリント基板上にソース用の制御回路を搭載したソース制御回路基板、3はプリント基板上にゲート用の制御回路を搭載したゲート制御回路基板、4は液晶パネル1とソース制御回路基板2の間に介在するTCP、5は液晶パネル1とゲート制御回路基板3の間に介在するTCPである。TCP4には駆動用ドライバ4aが設けられ、この駆動用ドライバ4aの入力側はソース制御回路基板2の制御回路と、出力側はガラス基板1aの長辺側の一端に並ぶ接続端子と電気的に接続し、その接続端子は信号線につながっている。TCP5には駆動用ドライバ5aが設けられ、この駆動用ドライバ5aの入力側はゲート制御回路基板3の制御回路と、出力側はガラス基板1aの短辺側の一端に並ぶ接続端子と電気的に接続し、その接続端子は走査線につながっている。ソース制御回路基板2から駆動用ドライバ4aには後述する階調データや階調制御データが供給され、駆動用ドライバ4aで階調データ等を変換して画素データであるソース信号を生成し、対応する画素にソース信号を供給する。ゲート制御回路基板から走査するラインの走査線にゲート信号を供給し、各信号線にソース信号を供給すると、ON状態になっているTFTを介してソース信号が画素電極に供給され、画素電極と共通電極の間にソース信号に応じた電界が発生し、液晶の透過率をコントロールする。6は外部制御回路であり、ソース制御回路基板2やゲート制御回路基板3に各種制御信号や階調データ等を供給している。なおこの実施形態ではソース制御回路基板2が本発明の制御回路部に該当し、駆動用ドライバ4aが本発明の駆動用ドライバに該当し、階調データが本発明の映像データに該当し、階調制御データが本発明の映像制御データに該当する。
【0013】
図2は信号線につながる駆動用ドライバ4aへの信号の流れを示す模式図である。10はクロック信号用のデータ線、11は階調データ用のデータ線、12は階調制御データ用のデータ線、13はソース信号用のデータ線である。この実施形態では1画素分の階調データを6ビットのデジタル信号で示すため、1画素で64階調を再現でき、RGBの画素一組の一単位で約26万色を表示することができる。この実施形態では説明を簡単にするために6ビットの場合で説明するが階調データを8ビットのデジタル信号で示しても良く、この場合は1画素で256階調、画素の一単位で約1677万色を再現できる。
【0014】
ソース制御回路基板2から駆動用ドライバ4aには2ポートで階調データが供給され、一方のポートにはoddデータが出力され、他方のポートにはevenデータが出力される。この実施形態では各画素を図6に示す通りに配列し、表示部内で左側からR、G、B、R、G、Bの順に並んでいる。そしてR、G、Bを一組とするので、一番左側のRGBの画素がoddに、次のRGBの画素がevenに該当し、同様に順次RGBの一組単位でodd、evenが繰返される。また、この実施形態ではこのデータ線11で6画素分の階調データを同時に駆動用ドライバ4aに供給するが、この階調データをoddデータである3画素分の階調データを第1グループ、evenデータである3画素分の階調データを第2グループにグループ分けする。第1グループにはoddデータのRGBを含み、第2グループにはevenグループのRGBを含むので、それぞれ第1グループと第2グループのR画素の階調データが対の関係になり、第1グループと第2グループのG画素の階調データが対の関係になり、第1グループと第2グループのB画素の階調データが対の関係になる。
【0015】
図2のデータ線11は線幅が広いがこれは6本分(6ビット)のデータ線を示し、ソース制御回路基板2から駆動用ドライバ4aには階調データ用のデータ線11を6ビット×RGB×2ポートの36本設けている。そして図2のデータ線11は左側から順にoddデータのRGB、evenデータのRGBの階調データを供給し、ソース制御回路基板2から駆動用ドライバ4aに6画素分(2単位)の階調データを同時に供給することができる。このときソース制御回路2からクロック信号も同時に供給され、駆動用ドライバ4aはクロック信号に基づいて供給された階調データを対応する画素の階調データとして受取る。例えば、画素は図6に示すように並んでいるので、データ線10に第1クロック信号を出力するときはデータ線11で表示部の左側から第1番目〜第6番目までの画素の階調データを供給し、次に第2クロック信号を出力するときは表示部の左側から第7番目〜第12番目の画素の階調データを供給する。こうして順次、第nクロック信号を出力するときに表示部の左側から第(6n―5)番目〜第6n番目までの階調データを供給することを繰返し、一ラインの画素の階調データを駆動用ドライバ4aに供給することができる。
【0016】
駆動用ドライバ4aではクロック信号、階調データ、階調制御データなどに基づいて各画素に供給するソース信号を生成し、対応する信号線にソース信号を供給する。
【0017】
図2では駆動用ドライバ4aの出力側に6本のデータ線13を接続しているが、例えばSXGAの液晶表示装置に10個のTCP4を用いる場合、液晶パネルに3840本(1280×RGB)の信号線が設けられるため、1つの駆動用ドライバ4aには384本(128×RGB)のデータ線13が設けられ、UXGAのときは4800本(1600×RGB)の信号線が設けられるため、1つの駆動用ドライバ4aには480本(160×RGB)のデータ線13が設けられる。
【0018】
図3は駆動用ドライバ4aの構成を示した模式図でる。映像データバッファ16には階調データを出力する6ビット×RGB×2ポートの36本のデータ線11aと階調制御データを出力する1本のデータ線12aが設けられている。シフトレジスタ回路15はソース制御回路基板2から供給されるクロック信号等に基づき各データレジスタ17a、17bにクロック信号を出力している。データレジスタ17a、17bにはシフトレジスタ回路15からのクロック信号と対応する一本のデータ線11aから階調データが入力され、クロック信号に基づいて対応する階調データを保持する。21は階調制御データ用のデータレジスタであり、クロック信号に基づいて対応する階調制御データを保持する。第1グループであるoddデータ用のデータレジスタ17aの出力側は2つに分岐し、一方をラッチ回路18に、他方を対応するevenデータ用のデータレジスタ17bの出力側に接続されている。evenデータ用のデータレジスタ17bの出力側には階調制御データに応じて出力を選択するスイッチング素子22が設けられ、even用データレジスタ17a若しくは対となるodd用データレジスタ17aのどちらか一方の出力をラッチ回路18に供給する。一ライン分の画素の階調データをデータレジスタ17で保持すると、そのデータをラッチ回路18に供給し、ラッチ回路18からD/Aコンバータ19に供給される。D/Aコンバータ19では6ビットのデジタル信号を1画素分の階調を示すソース信号(アナログ信号)に変換し、出力バッファ20に供給する。そして出力バッファ20から液晶パネル1の信号線にソース信号を供給し、表示部で様々な表示を行う。
【0019】
図4には階調データのデータ線11及び階調制御データのデータ線12への出力の一実施形態を示す。この実施形態では1クロックで2ポート分(6画素分)の階調データを駆動用ドライバ4aに供給するので、SXGAの場合は640クロック、UXGAの場合は800クロックで一ライン分の画素の階調データを供給することができる。図4はSXGAの場合を示す。各クロック毎にデータ線11、12にはHIGH(1)又はLOW(0)の信号が供給され、図4では各画素の階調データ(6ビット)毎に区切って表示している。そして例えば第1クロックのときは第1グループ”111111、111111、111110”と第2グループ”111110、111111、111111”と階調制御データ”0”が同時にデータ線11、12を介して駆動用ドライバ4aに供給され、次の第2クロックのときには第1グループ”111110、111110、111110”と第2グループ”111110、111111、111111”と階調制御データ”1”が同時にデータ線11、12を介して駆動用ドライバ4aに供給される。この処理を640クロック分繰返して、一ライン部の画素の階調データを供給する。
【0020】
本発明では同一クロックにおける第1グループの階調データ(oddデータ)と第2グループの階調データ(evenデータ)が異なる値のときは、データ線11にそれぞれoddデータとevenデータを出力し、データ線12には階調制御データとして第1レベルであるLOW(0)を出力する。そして同一クロックにおける第1グループの階調データ(oddデータ)と第2グループの階調データ(evenデータ)が同じ値のときは、oddデータはそのまま対応するデータ線11に出力し、evenデータ側のデータ線11には前回のクロック時におけるevenデータのデータ線11の出力と同じ値を出力し、データ線12には階調信号データとして第2レベルであるHIGH(1)を出力する。第1グループと第2グループの階調データはそれぞれ対の関係にあるデータが存在するため、その対となるデータが全て同じ値になるかどうかで、両グループの階調データが同じであるかどうかを判断する。
【0021】
例えば図4の場合、第n−1クロックの階調制御データが”0”であるため、第1グループと第2グループの階調データは同一ではなく、データ線11にはそれぞれoddデータ”111111、111110、111111”、evenデータ”111111、111110、111110”が出力される。次に第nクロックでは、階調制御データが”1”であるため第1グループと第2グループの階調データは同じであり、共に実際に各画素の階調を示すデータは”111111、111111、111111”である。しかしデータ線11への出力は第1グループのデータ線11にはoddデータ”111111、111111、111111”をそのまま出力し、第2グループのデータ線11には前回のクロック時(第n−1クロック)における第2グループのデータ線11と同じ出力”111111、111110、111110”を出力する。同様に第n+1クロックのときも階調制御データが”1”であるため第1グループと第2グループの実際の画素の階調を示すデータは共に”000000、000000、000000”であるが、第1グループのデータ線11にはoddデータ”000000、000000、000000”をそのまま出力し、第2グループのデータ線11には第nクロック時と同じ出力”111111、111110、111110”を出力する。このように第1グループ(oddデータ)と第2グループ(evenデータ)が同じ値のときに第2グループ側のデータ線11の出力を前回のクロック時の出力と同じにすることで、その出力におけるHIGH(1)とLOW(0)の切替えを少なくすることができ、画素数や階調数が増加してもEMIの影響を低減することができる。
【0022】
図4に示す各データが映像データバッファ16からデータレジスタ17、21に供給されると、階調制御データの値によってスイッチング素子22を制御し、ラッチ回路18へ供給するデータを切換える。つまり階調制御データが”0”のとき、第2グループのデータ線11には実際の画素の階調データが出力され、第2グループに該当するデータレジスタ17bに適正な階調データが保持されているため、ラッチ回路18には第2グループのデータレジスタ17bからの出力を供給する。そして階調制御データが”1”のとき、第2グループのデータ線11の出力は実際の画素の階調データとは異なり、第2グループに該当する画素の実際の階調データは第1グループの対となる階調データと同じになるため、ラッチ回路18には第2グループの階調データとして第1グループの対応するデータレジスタ17aからの出力を供給する。従ってラッチ回路18に供給される階調データは常に本当の階調データが入力され、適正な表示を行える。
【0023】
以上のように本発明は、常に適正な表示を実現しながらEMIの影響を低減することができ、大型化に適した表示装置を実現できる。また、第1グループの階調データと第2グループの階調データを互いに近くに配置された画素の階調データにすることで、第1グループと第2グループの階調データが同じ値になる割合が多くなり、本発明の効果をより効率良く受けることができる。
【0024】
なお、この実施形態ではデータレジスタ17とラッチ回路18の間にラッチ回路18へ適正な階調データを供給するためのスイッチング素子22を設けたが、本発明では第1グループ若しくは第2グループの階調データのうち適正なデータを供給できればよく、スイッチング素子ではなく論理回路等の各種回路を採用しても良い。また本発明は最終的に液晶パネルの信号線に適正な信号が供給できれば良く、スイッチング素子や論理回路などの配置箇所もデータレジスタ17とラッチ回路18の間に限定するものではない。このスイッチング素子又は論理回路等による動作を図5に基づいて説明する。この場合も上述した実施形態と同様に、階調データを供給する36本のデータ線と階調制御データを供給する1本のデータ線を有し、第1グループの18本のデータ線にoddデータを出力し、第2グループの18本のデータ線にevenデータを出力する。データの入力があると、階調制御データである37本目のデータ線の出力を確認する。この37本目のデータが”0”のとき、oddラインにはoddデータを出力し、evenラインにはevenデータを出力する。また37本目のデータが1のとき、oddラインとevenデータの両方にoddデータを出力する。このoddデータやevenデータとは、出力を選択する素子に入力されるデータを意味し、oddラインやevenラインとはこの素子の出力側に接続するデータ線を意味する。
【0025】
なお、本発明の要旨を逸脱しない範囲であれば上記実施形態以外の形態も可能である。例えば、第1グループや第2グループに該当する画素の組合せをそれぞれ一組のRGB以外にしてもよく、第1グループと第2グループをoddデータとevenデータ以外の組合せで分けても良い。また、各画素はオン・オフの2つの表示状態しか持たないが、複数フレームで表示部に多階調を再現する形態において、制御回路部と駆動用ドライバの間に各画素の表示状態を示す映像データを供給するデータ線が多数ある場合にも本発明は有効である。このときデータ線に供給される映像データは画素の階調状態を示すものではなく、オン・オフの表示状態を示すものになる。駆動用ドライバをTCP上ではなく液晶パネルのガラス基板上に形成したり、制御回路部をガラス基板上に形成した形態でも良い。
【0026】
【発明の効果】
本発明によれば、適正な表示を実現しながら、映像データにおけるHIGH、LOWを切換える信号数を減らすことができ、EMIの面で有利になる。特に表示部の大型化に伴い、高画質、高精細が要求される表示装置に対しては非常に有効である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態である液晶表示装置の概略図である。
【図2】本発明の第1の実施形態である液晶表示装置の信号線につながる駆動用ドライバへの信号の流れを示す模式図である。
【図3】第1の実施形態である液晶表示装置の駆動用ドライバの構成を示した模式図でる。
【図4】第1の実施形態である液晶表示装置の階調データのデータ線及び階調制御データのデータ線への出力を説明する図である。
【図5】論理回路等の動作を説明するフローチャートである。
【図6】液晶パネル上の画素の配列を模式的に示した図である。
【図7】従来の駆動用ドライバへの信号の流れを模式的に示す図である。
【図8】ソース制御回路から駆動用ドライバに供給される階調データを説明する図である。
【符号の説明】
1 液晶パネル
2 ソース制御回路基板
4a 駆動用ドライバ
15 シフトレジスタ回路
16 映像データバッファ
17 データレジスタ
18 ラッチ回路
22 スイッチング素子
Claims (5)
- 複数の画素をマトリクス状に配列した表示部を有し、前記表示部に様々な画像を表示する表示装置において、各画素の表示状態を示す画素データを前記画素に接続された信号線に供給する複数の駆動用ドライバと、前記画素データを生成するために各画素の表示状態を示す映像データと前記映像データに対応した映像制御データを出力する制御回路部と、前記制御回路部と前記駆動用ドライバに接続すると共に複数画素を一組としてその複数画素の映像データと映像制御データを前記制御回路部から前記駆動用ドライバへ供給する複数のデータ線とを備え、前記データ線を介して各組の映像データと映像制御データを順次繰返し出力して表示部の一ライン分の画素の映像データを前記駆動用ドライバに供給する表示装置であって、前記制御回路部は、前記一組分の複数画素の映像データを対になる第1グループと第2グループに分け、第1グループと第2グループの対になる映像データが異なる値のときは、第1グループと第2グループの映像データをそれぞれ対応するデータ線に出力すると共に映像制御データを第1レベルに設定し、第1グループと第2グループの対になる映像データが同じ値のときは、第1グループの映像データを対応するデータ線に出力すると共に第2グループに対応するデータ線には前回の第2グループに対応する信号線の出力と同じ値を出力し、且つ映像制御データを第2レベルに設定し、前記駆動用ドライバは、映像制御データが第1レベルのときは第1及び第2グループの映像データをそれぞれ画素データに変換して対応する信号線に供給し、映像制御データが第2レベルのときは第1グループに対応する信号線に第1グループの映像データを変換した画素データを供給し、第2グループに対応する信号線には第2グループの映像データと対になる第1グループの映像データを変換した画素データを供給することを特徴とする表示装置。
- 一対の基板間に封入された液晶と、一方の基板の各画素内に形成された画素電極と、前記画素電極に接続されたスイッチング素子と、前記スイッチング素子に接続された信号線とを備え、各信号線に画素データを供給して画素内の液晶の配列状態を制御することを特徴とする請求項1に記載の表示装置。
- 前記映像データが各画素で表示する階調を示すデータであることを特徴とする請求項1又は請求項2のいずれかに記載の表示装置。
- 各画素が赤色(R)、緑色(G)、青色(B)のうちいづれか一つの色を表示するように設定され、第1グループ及び第2グループの映像データは少なくとも一組のRGBの画素に対応することを特徴とする請求項1乃至請求項3のいずれかに記載の表示装置。
- 表示部に一ライン上に並ぶ画素の映像データのうちODDデータを第1グループにし、EVENデータを第2グループにしたことを特徴とする請求項1乃至請求項4のいずれかに記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001215415A JP3857891B2 (ja) | 2001-07-16 | 2001-07-16 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001215415A JP3857891B2 (ja) | 2001-07-16 | 2001-07-16 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003029718A JP2003029718A (ja) | 2003-01-31 |
JP3857891B2 true JP3857891B2 (ja) | 2006-12-13 |
Family
ID=19050056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001215415A Expired - Fee Related JP3857891B2 (ja) | 2001-07-16 | 2001-07-16 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3857891B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006317615A (ja) * | 2005-05-11 | 2006-11-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
-
2001
- 2001-07-16 JP JP2001215415A patent/JP3857891B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003029718A (ja) | 2003-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4986334B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP5289757B2 (ja) | 液晶表示装置、データ駆動ic、及び液晶表示パネル駆動方法 | |
WO2018121307A1 (zh) | 液晶显示器件 | |
KR100997978B1 (ko) | 액정 표시 장치 | |
US8525769B2 (en) | Liquid crystal display apparatus including color filters of RGBW mosaic arrangement and method of driving the same | |
JP5085268B2 (ja) | 液晶表示装置とその駆動方法 | |
JP4806481B2 (ja) | Lcdパネル駆動回路 | |
US8031154B2 (en) | Display device | |
JP4466710B2 (ja) | 電気光学装置および電子機器 | |
US20150161927A1 (en) | Driving apparatus with 1:2 mux for 2-column inversion scheme | |
US20080218500A1 (en) | Display driver | |
JP2011018020A (ja) | 表示パネルの駆動方法、ゲートドライバ及び表示装置 | |
KR20170126568A (ko) | 표시 장치 및 이의 구동 방법 | |
US20130307839A1 (en) | Liquid crystal display device having drive circuits with master/slave control | |
US8669927B2 (en) | Liquid crystal display device and driving method thereof | |
KR20050061799A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100920341B1 (ko) | 액정 표시 장치 | |
US7911431B2 (en) | Liquid crystal display device and method of driving the same | |
CN113808550A (zh) | 可应用于在显示模块中进行亮度增强的设备 | |
US20070008265A1 (en) | Driver circuit, electro-optical device, and electronic instrument | |
JP3857891B2 (ja) | 表示装置 | |
KR100849098B1 (ko) | 액정표시장치 | |
WO2021134753A1 (zh) | 显示装置及其驱动方法 | |
KR100623791B1 (ko) | 액정표시장치 및 그 구동 방법 | |
JP2008129230A (ja) | 電気光学装置及び電気機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060915 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |