JP4806481B2

JP4806481B2 - Ｌｃｄパネル駆動回路

Info

Publication number: JP4806481B2
Application number: JP23312899A
Authority: JP
Inventors: 真也鵜戸; 修工藤
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1999-08-19
Filing date: 1999-08-19
Publication date: 2011-11-02
Anticipated expiration: 2019-08-19
Also published as: TW561442B; KR20010020634A; US6747624B1; JP2001056664A; KR100614471B1

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤ（液晶ディスプレイ）パネル駆動回路に関する。近時、一般家庭用ＴＶやＯＡ機器の表示装置として、ＬＣＤが急速に普及してきている。その理由として、ＬＣＤは、ＣＲＴと比較して薄型で軽量であり、ＣＲＴに劣らない表示品質を得ることができることが挙げられる。
【０００２】
【従来の技術】
図５は、従来のＬＣＤパネル駆動回路の要部を示す概略図である。この駆動回路は、Ｎ個のセレクタ１１ａ，１１ｂ，１１ｃ，１１ｄ，・・・，１１ｍ，１１ｎと、バッファ・アンプとして動作するＮ個のオペアンプ１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・，１２ｍ，１２ｎと、Ｎ個の出力極性切替えスイッチ１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・，１３ｍ，１３ｎとを備える。ここで、Ｎは２の倍数である。
【０００３】
セレクタ１１ａ，１１ｂ，１１ｃ，１１ｄ，・・・，１１ｍ，１１ｎのうち、たとえば、奇数番目に配置されたセレクタは正（＋）極性出力専用であり、偶数番目のセレクタは負（−）極性出力専用である。正極性出力専用セレクタ１１ａ，１１ｃ，・・・，１１ｍには、たとえば、正極性出力用の６ビットデータと正極性の階調電圧が入力される。一方、負極性出力専用セレクタ１１ｂ，１１ｄ，・・・，１１ｎには、たとえば、負極性出力用の６ビットデータと負極性の階調電圧が入力される。
【０００４】
オペアンプ１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・，１２ｍ，１２ｎのうち半分は正極性出力専用のオペアンプであり、残りの半分は負極性出力専用のオペアンプである。各正極性出力専用オペアンプ１２ａ，１２ｃ，・・・，１２ｍの非反転入力端子には、それぞれ、正極性出力専用セレクタ１１ａ，１１ｃ，・・・，１１ｍの出力電圧が印加される。
【０００５】
各負極性出力専用オペアンプ１２ｂ，１２ｄ，・・・，１２ｎの非反転入力端子には、それぞれ、負極性出力専用セレクタ１１ｂ，１１ｄ，・・・，１１ｎの出力電圧が印加される。
【０００６】
出力極性切替えスイッチ１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・，１３ｍ，１３ｎは、それぞれ、出力パッド１４ａ，１４ｂ，１４ｃ，１４ｄ，・・・，１４ｍ，１４ｎに接続されている。出力パッド１４ａ，１４ｂ，１４ｃ，１４ｄ，・・・，１４ｍ，１４ｎは、図示しないＬＣＤパネルに電気的に接続されている。
【０００７】
ここで、出力極性切替えスイッチ１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・，１３ｍ，１３ｎの切替え動作とともに、ＬＣＤパネル駆動回路の作用を説明するため、便宜上、ｋを１以上の整数とする。第２ｋ−１番目のデータＤ2k-1が正極性の場合、このデータＤ2k-1は第２ｋ−１番目のセレクタに入力される。
【０００８】
その際、第２ｋ−１番目の出力極性切替えスイッチは正極性側（図５に示す破線側）に電気的に接続される。したがって、第２ｋ−１番目のセレクタから出力された正極性の駆動電圧は、第２ｋ−１番目のオペアンプおよび第２ｋ−１番目の出力極性切替えスイッチを介して、第２ｋ−１番目の出力パッドに出力される。
【０００９】
この時、第２ｋ番目のデータＤ2kは、負極性となり、第２ｋ番目のセレクタに入力される。その際、第２ｋ番目の出力極性切替えスイッチは負極性側（図５に示す破線側）に電気的に接続される。したがって、第２ｋ番目のセレクタから出力された負極性の駆動電圧は、第２ｋ番目のオペアンプおよび第２ｋ番目の出力極性切替えスイッチを介して、第２ｋ番目の出力パッドに出力される。
【００１０】
すなわち、第２ｋ−１番目のデータラインの駆動電圧は、正極性のデータＤ2k-1に基づく正極性の駆動電圧となり、第２ｋ番目のデータラインの駆動電圧は、負極性のデータＤ2kに基づく負極性の駆動電圧となる。
【００１１】
データＤ2k-1とデータＤ2kは、第２ｋ−１番目および第２ｋ番目のセレクタの前段で、一定の周期で極性が反転される。負極性となったデータＤ2k-1は第２ｋ番目のセレクタに入力される。正極性となったデータＤ2kは第２ｋ−１番目のセレクタに入力される。そして、第２ｋ−１の出力極性切替えスイッチは負極性側（図５に示す実線側）に電気的に接続される。また、第２ｋ番目の出力極性切替えスイッチは正極性側（図５に示す実線側）に電気的に接続される。
【００１２】
したがって、第２ｋ番目のセレクタから出力された負極性の駆動電圧は、第２ｋ番目のオペアンプおよび第２ｋ−１番目の出力極性切替えスイッチを介して、第２ｋ−１番目の出力パッドに出力される。第２ｋ−１番目のセレクタから出力された正極性の駆動電圧は、第２ｋ−１番目のオペアンプおよび第２ｋ番目の出力極性切替えスイッチを介して、第２ｋ番目の出力パッドに出力される。
【００１３】
すなわち、第２ｋ−１番目のデータラインの駆動電圧は、負極性のデータＤ2k-1に基づく負極性の駆動電圧となり、第２ｋ番目のデータラインの駆動電圧は、正極性のデータＤ2kに基づく正極性の駆動電圧となる。したがって、第２ｋ−１番目のデータラインの駆動電圧は、正極性のデータＤ2k-1に基づく正極性の駆動電圧と、負極性のデータＤ2k-1に基づく負極性の駆動電圧とが所定の周期で交互に印加されることになる。
【００１４】
また、第２ｋ番目のデータラインの駆動電圧は、負極性のデータＤ2kに基づく負極性の駆動電圧と、正極性のデータＤ2kに基づく正極性の駆動電圧とが所定の周期で交互に印加されることになる。
【００１５】
ここで、正極性のデータＤ2k-1に基づく正極性の駆動電圧と、負極性のデータＤ2k-1に基づく負極性の駆動電圧とは、極性が反対で、大きさは同じである。負極性のデータＤ2kに基づく負極性の駆動電圧と、正極性のデータＤ2kに基づく正極性の駆動電圧についても同じである。
【００１６】
このように、同一の画素に正極性の駆動電圧と負極性の駆動電圧が一定の周期で交互に印加されるように、交流駆動をおこなう理由は、同じ画素に同じ極性の電圧が印加され続けると液晶が劣化するという不都合を回避するためである。しかし、交流駆動をおこなうと、画面のちらつき（フリッカ）が発生する。これを抑えるため、ＬＣＤでは、隣り合うデータライン間に反対の極性の駆動電圧を印加し、隣接する画素間に反対の極性の電圧が印加されるようにしている。
【００１７】
【発明が解決しようとする課題】
上述した従来のＬＣＤパネル駆動回路では、第２ｋ−１番目のデータラインの駆動電圧は、第２ｋ−１番目のオペアンプの出力電圧と第２ｋ番目のオペアンプの出力電圧とからなる。また、第２ｋ番目のデータラインの駆動電圧も、第２ｋ−１番目のオペアンプの出力電圧と第２ｋ番目のオペアンプの出力電圧とからなる。
【００１８】
したがって、第２ｋ−１番目および第２ｋ番目のオペアンプにオフセット電圧があっても、第２ｋ−１番目のデータラインの駆動電圧と、第２ｋ番目のデータラインの駆動電圧との間にはオフセット差が生じない。同様に、第２ｋ＋１番目および第２ｋ＋２番目のオペアンプにオフセット電圧があっても、第２ｋ＋１番目のデータラインの駆動電圧と、第２ｋ＋２番目のデータラインの駆動電圧との間にはオフセット差が生じない。
【００１９】
しかし、第２ｋ−１番目のオペアンプと第２ｋ＋１番目のオペアンプのオフセット電圧が反対の極性であったり、第２ｋ番目のオペアンプと第２ｋ＋２番目のオペアンプのオフセット電圧が反対の極性である場合には、同一の階調表示をおこなっても、第２ｋ番目のデータラインの駆動電圧と、第２ｋ＋１番目のデータラインの駆動電圧との間には大きな電圧差が生じてしまう。したがって、同一の階調表示の際に、画面に輝度ムラや縦スジが出ることがあるという問題点がある。
【００２０】
オペアンプのオフセット電圧が生じる原因は、トランジスタの製造プロセスにおけるバラツキである。そこで、従来は、カレントミラー回路を構成するトランジスタの面積を大きくすることによって、製造プロセスのバラツキを小さくし、それによってオペアンプのオフセット電圧が小さくなるようにしている。しかし、この技術には、ＬＣＤパネル駆動回路が大型化してしまうという欠点がある。
【００２１】
本発明は、上記問題点に鑑みてなされたものであって、回路規模を増大させることなく、輝度ムラや縦スジのない高品質の表示をおこなわせるＬＣＤパネル駆動回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明にかかるＬＣＤパネル駆動回路は、一列に配置され、一定の周期で極性が反転されたデータがそれぞれ入力される複数の出力端子（出力パッド）のうちの任意の隣接する２個の出力端子にそれぞれ正極性および負極性の供給される階調電圧が、一列に配置された複数のバッファ・アンプのうちの任意の隣接する２個のバッファ・アンプからそれぞれ出力される。
【００２３】
また、本発明にかかるＬＣＤパネル駆動回路は、ｊ個の第１の極性用のセレクタ、ｊ個の第２の極性用のセレクタ、ｊ個のデータライン切替えスイッチ、ｊ個の第１の極性用のバッファ・アンプ、ｊ＋１個の第２の極性用のバッファ・アンプおよび２ｊ個の出力極性切替えスイッチを具備する。２ｊ個の前記セレクタの出力電圧は、前記データライン切替えスイッチ、前記バッファ・アンプおよび前記出力極性切替えスイッチを介して２ｊ本のデータラインに供給される。
【００２４】
第１の極性用のセレクタは、対応する第１の極性用のバッファ・アンプに接続されている。第１の極性用のバッファ・アンプは、対応する出力極性切替えスイッチを介して、隣接する第１のデータラインと第２のデータラインのいずれかに接続される。第２の極性用のセレクタは、対応するデータライン切替えスイッチを介して、対応する一対の第２の極性用のバッファ・アンプのいずれかに接続される。
【００２５】
一対の第２の極性用のバッファ・アンプのうち、一方のバッファ・アンプは、対応する出力極性切替えスイッチを介して、前記第１のデータラインとこの第１のデータラインに隣接する第３のデータラインのいずれかに接続される。他方の第２の極性用のバッファ・アンプは、対応する出力極性切替えスイッチを介して、前記第２のデータラインとこの前記第２のデータラインに隣接する第４のデータラインのいずれかに接続される。データライン切替えスイッチと出力極性切替えスイッチは、所定のタイミングで同時に切り替えられる。
【００２６】
上述した構成によれば、第１のデータラインには、第１の極性用のバッファ・アンプの出力電圧と、前記一対の第２の極性用のバッファ・アンプのうちの一方のバッファ・アンプの出力電圧が供給される。第２のデータラインには、第１の極性用のバッファ・アンプの出力電圧と、前記一対の第２の極性用のバッファ・アンプのうちの他方のバッファ・アンプの出力電圧が供給される。
【００２７】
また、第３のデータラインには、前記一対の第２の極性用のバッファ・アンプのうちの一方のバッファ・アンプ出力電圧と、第１または第２のデータラインに接続される第１の極性用のバッファ・アンプとは別の第１の極性用のバッファ・アンプの出力電圧が供給される。同様に、第４のデータラインには、前記一対の第２の極性用のバッファ・アンプのうちの他方のバッファ・アンプ出力電圧と、第１または第２のデータラインに接続される第１の極性用のバッファ・アンプとは別の第１の極性用のバッファ・アンプの出力電圧が供給される。
【００２８】
すなわち、任意の隣接するデータライン間には、必ず共通のバッファ・アンプが接続される。そのため、任意の隣接するデータライン間において、同一の階調表示をおこなうための駆動電圧に大きな隔たりが生じるのを防ぐことができるので、同一の階調表示の際に、画面に輝度ムラや縦スジが出るのを防ぐことができる。
【００２９】
また、上述した構成によれば、バッファ・アンプがオペアンプの場合に、カレントミラー回路を構成するトランジスタの面積を大きくしてオペアンプのオフセット電圧を小さくする必要がないため、ＬＣＤパネル駆動回路の回路規模を小さくすることができる。それによって、ＬＣＤパネルを用いた表示装置の小型化を図ることができる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施の形態について図１〜図４を参照しつつ詳細に説明する。図１は、本発明を適用したＬＣＤパネル駆動回路の全体構成を示すブロック図である。
【００３１】
図１において、ＬＣＤパネル駆動回路は、クロックコントロール２００、シフトレジスタ２０１、データレジスタ２０２、ラッチ２０３、レベルシフタ２０４，２０７、セレクタ２１０、バッファ・アンプ２２０、データ・コントロール２０５、極性コントロール２０６、ラダー抵抗２０８およびバイアス回路２０９を備えている。
【００３２】
クロックコントロール２００は、外部からイネーブル信号ＥＩ０１〜ＥＩ０３８４を受け取り、データを受ける準備をする。また、クロックコントロール２００は、データを受け終わると次のＩＣへイネーブル信号を出力してパワーダウンモードに入る。クロックコントロール２００には、外部からクロックＤＣＬＫ、左右シフト信号ＲＬおよびデータ転送信号ＬＰが入力されるとともに、図示しないデジタル電源から電源電圧ＶＤＤＤおよび接地電圧ＤＧＮＤが供給される。電源電圧ＶＤＤＤおよび接地電圧ＤＧＮＤは、シフトレジスタ２０１、データレジスタ２０２およびラッチ２０３にも供給される。
【００３３】
シフトレジスタ２０１には、左右シフト信号ＲＬおよびデータ転送信号ＬＰが入力される。データ・コントロール２０５には、データ転送信号ＬＰ、データＤ00〜Ｄ05，Ｄ10〜Ｄ15，Ｄ20〜Ｄ25，Ｄ30〜Ｄ35，Ｄ40〜Ｄ45，Ｄ50〜Ｄ55およびデータ反転信号ＩＮＶ１，ＩＮＶ２が入力される。データレジスタ２０２には、データ・コントロール２０５から出力されたデータが入力される。データレジスタ２０２は、入力された６出力×６ビットのデータを順番に取り込む。
【００３４】
極性コントロール２０６には、外部から極性反転信号ＰＯＬが入力される。極性コントロール２０６は、入力された極性反転信号ＰＯＬに基づいて、各出力の極性を切り替える信号を発生する。ラッチ２０３は、出力中の階調データを保持する。レベルシフタ２０４、セレクタ２１０およびバッファ・アンプ２２０には、図示しないアナログ電源から電源電圧ＶＤＤＡおよび接地電圧ＡＧＮＤが供給される。
【００３５】
ラダー抵抗２０８には、外部から階調電圧（外部階調電圧）ＨＶ０〜ＨＶ８，ＬＶ０〜ＬＶ８が入力される。セレクタ２１０は、ラダー抵抗２０８において外部階調電圧を抵抗分割して発生した６４階調の電圧に対して選択をおこなう。バッファ・アンプ２２０は、セレクタ２１０において選択された電圧をバッファリングし、出力する。
【００３６】
図２は、実施の形態にかかるＬＣＤパネル駆動回路のセレクタ２１０およびバッファ・アンプ２２０よりなる回路ブロックの詳細を示す概略図である。
【００３７】
図２において、セレクタ２１０およびバッファ・アンプ２２０よりなる回路ブロックは、２ｊ個のセレクタ２１ａ，２１ｂ，２１ｃ，２１ｄ，・・・，２１ｍ，２１ｎと、ｊ個のデータライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇと、２ｊ＋１個のバッファ・アンプ２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，・・・，２２ｎ，２２n+1 と、２ｊ個の出力極性切替えスイッチ２３ａ，２３ｂ，２３ｃ，２３ｄ，・・・，２３ｍ，２３ｎとを備える。ここで、ｊは自然数であり、たとえばｊ＝１９２である。
【００３８】
セレクタ２１ａ，２１ｂ，２１ｃ，２１ｄ，・・・，２１ｍ，２１ｎは、たとえばＤ／Ａコンバータで構成されている。セレクタ２１ａ，２１ｂ，２１ｃ，２１ｄ，・・・，２１ｍ，２１ｎのうち、たとえば、奇数番目に配置されたセレクタは負極性出力専用であり、偶数番目のセレクタは正極性出力専用である。負極性出力専用セレクタ２１ａ，２１ｃ，・・・，２１ｍには、たとえば、負極性出力用の６ビットデータと負極性の階調電圧が入力される。一方、正極性出力専用セレクタ２１ｂ，２１ｄ，・・・，２１ｎには、たとえば、正極性出力用の６ビットデータと正極性の階調電圧が入力される。
【００３９】
バッファ・アンプ２２ａ，２２ｂ，２２ｃ，２２ｄ，・・・，２２ｍ，２２ｎは、たとえばオペアンプで構成されている。バッファ・アンプ２２ａ，２２ｂ，２２ｃ，２２ｄ，・・・，２２ｍ，２２ｎのうち、たとえば、奇数番目に配置されたｊ＋１個のバッファ・アンプは負極性出力専用であり、偶数番目のｊ個のバッファ・アンプは正極性出力専用である。各正極性出力専用バッファ・アンプ２２ｂ，２２ｄ，・・・，２２ｎの非反転入力端子には、それぞれ、正極性出力専用セレクタ２１ｂ，２１ｄ，・・・，２１ｎの出力電圧が印加される。
【００４０】
データライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇは、それぞれ、負極性出力専用セレクタ２１ａ，２１ｃ，・・・，２１ｍの出力端子に接続されている。ここで、ｋを自然数とすると、データライン切替えスイッチは、第２ｋ−１番目のセレクタ（負極性出力専用）の出力先を、所定のタイミングで、第２ｋ−１番目のバッファ・アンプ（負極性出力専用）の非反転入力端子または第２ｋ＋１番目のバッファ・アンプ（負極性出力専用）の非反転入力端子に択一的に切り替える。その切替え動作は、外部から入力される制御信号によりおこなわれる。
【００４１】
出力極性切替えスイッチ２３ａ，２３ｂ，２３ｃ，２３ｄ，・・・，２３ｍ，２３ｎは、それぞれ、出力パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，・・・，２４ｍ，２４ｎに接続されている。出力パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，・・・，２４ｍ，２４ｎは、図示しないＬＣＤパネルに電気的に接続されている。
【００４２】
第２ｋ−１番目の出力パッドには、出力極性切替えスイッチにより、所定のタイミングで、第２ｋ−１番目のバッファ・アンプ（負極性出力専用）の出力電圧または第２ｋ番目のバッファ・アンプ（正極性出力専用）の出力電圧が択一的に切り替えられて供給される。第２ｋ番目の出力パッドには、出力極性切替えスイッチにより、所定のタイミングで、第２ｋ番目のバッファ・アンプ（正極性出力専用）の出力電圧または第２ｋ＋１番目のバッファ・アンプ（負極性出力専用）の出力電圧が択一的に切り替えられて供給される。第２ｋ−１番目の出力パッドおよび第２ｋ番目の出力パッドは、それぞれ第２ｋ−１番目のデータラインおよびそれに隣接する第２ｋ番目のデータラインに接続されている。
【００４３】
出力極性切替えスイッチ２３ａ，２３ｂ，２３ｃ，２３ｄ，・・・，２３ｍ，２３ｎの切替え動作は、外部から入力される制御信号によりおこなわれる。出力極性切替えスイッチ２３ａ，２３ｂ，２３ｃ，２３ｄ，・・・，２３ｍ，２３ｎの切替えのタイミングは、データライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇの切替えのタイミングと同期している。これらのスイッチは、たとえばＭＯＳＦＥＴなどで構成される。
【００４４】
データライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇが、第２ｋ−１番目のセレクタの出力先を第２ｋ−１番目のバッファ・アンプにしている時には、出力極性切替えスイッチ２３ａ，２３ｂ，２３ｃ，２３ｄ，・・・，２３ｍ，２３ｎは、第２ｋ−１番目および第２ｋ番目の各出力パッドにそれぞれ第２ｋ−１番目および第２ｋ番目のバッファ・アンプの出力電圧を供給するように切り替わる。
【００４５】
また、データライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇが、第２ｋ−１番目のセレクタの出力先を第２ｋ＋１番目のバッファ・アンプにしている時には、出力極性切替えスイッチ２３ａ，２３ｂ，２３ｃ，２３ｄ，・・・，２３ｍ，２３ｎは、第２ｋ−１番目および第２ｋ番目の各出力パッドにそれぞれ第２ｋ番目および第２ｋ＋１番目のバッファ・アンプの出力電圧を供給するように切り替わる。
【００４６】
次に、実施の形態の作用について説明する。図３は、データライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇにより、第２ｋ−１番目のセレクタの出力先が第２ｋ−１番目のバッファ・アンプになっている状態を示す図である。
【００４７】
具体的に説明すると、第１番目のデータＤ１、第３番目のデータＤ３および第ｍ番目のデータＤｍは、負極性のデータであり、それぞれ、第１番目のセレクタ２１ａ、第３番目のセレクタ２１ｃおよび第ｍ番目のセレクタ２１ｍに入力される。
【００４８】
一方、第２番目のデータＤ２、第４番目のデータＤ４および第ｎ番目のデータＤｎは、正極性のデータであり、それぞれ、第２番目のセレクタ２１ｂ、第４番目のセレクタ２１ｄおよび第ｎ番目のセレクタ２１ｎに入力される。
【００４９】
第１番目のセレクタ２１ａ、第２番目のセレクタ２１ｂ、第３番目のセレクタ２１ｃ、第４番目のセレクタ２１ｄ、第ｍ番目のセレクタ２１ｍおよび第ｎ番目のセレクタ２１ｎは、それぞれ、入力データに基づいて選択した階調電圧を、第１番目のバッファ・アンプ２２ａ、第２番目のバッファ・アンプ２２ｂ、第３番目のバッファ・アンプ２２ｃ、第４番目のバッファ・アンプ２２ｄ、第ｍ番目のバッファ・アンプ２２ｍおよび第ｎ番目のバッファ・アンプ２２ｎに送る。
【００５０】
第１番目のバッファ・アンプ２２ａ、第３番目のバッファ・アンプ２２ｃおよび第ｍ番目のバッファ・アンプ２２ｍは、それぞれ、第１番目の出力パッド２４ａ、第３番目の出力パッド２４ｃおよび第ｍ番目の出力パッド２４ｍに負極性の駆動電圧Ｖ１，Ｖ３，Ｖｍを供給する。また、第２番目のバッファ・アンプ２２ｂ、第４番目のバッファ・アンプ２２ｄおよび第ｎ番目のバッファ・アンプ２２ｎは、それぞれ、第２番目の出力パッド２４ｂ、第４番目の出力パッド２４ｄおよび第ｎ番目の出力パッド２４ｎに正極性の駆動電圧Ｖ２，Ｖ４，Ｖｎを供給する。
【００５１】
図４は、データライン切替えスイッチ２５ａ，２５ｂ，・・・，２５ｇにより、第２ｋ−１番目のセレクタの出力先が第２ｋ＋１番目のバッファ・アンプになっている状態を示す図である。各データＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄｍ，Ｄｎは、セレクタの前段で一定の周期で極性が反転され、データの伝送経路が変更される。
【００５２】
第１番目のデータＤ１、第３番目のデータＤ３および第ｍ番目のデータＤｍは、正極性のデータとなり、それぞれ、第２番目のセレクタ２１ｂ、第４番目のセレクタ２１ｄおよび第ｎ番目のセレクタ２１ｎに入力される。一方、第２番目のデータＤ２、第４番目のデータＤ４および第ｎ番目のデータＤｎは、負極性のデータとなり、それぞれ、第１番目のセレクタ２１ａ、第３番目のセレクタ２１ｃおよび第ｍ番目のセレクタ２１ｍに入力される。
【００５３】
第１番目のセレクタ２１ａ、第２番目のセレクタ２１ｂ、第３番目のセレクタ２１ｃ、第４番目のセレクタ２１ｄ、第ｍ番目のセレクタ２１ｍおよび第ｎ番目のセレクタ２１ｎは、それぞれ、入力データに基づいて選択した階調電圧を、第３番目のバッファ・アンプ２２ｃ、第２番目のバッファ・アンプ２２ｂ、第５番目のバッファ・アンプ２２ｅ、第４番目のバッファ・アンプ２２ｄ、第ｎ＋１番目のバッファ・アンプ２２n+1 および第ｎ番目のバッファ・アンプ２２ｎに送る。
【００５４】
第２番目のバッファ・アンプ２２ｂ、第４番目のバッファ・アンプ２２ｄおよび第ｎ番目のバッファ・アンプ２２ｎは、それぞれ、第１番目の出力パッド２４ａ、第３番目の出力パッド２４ｃおよび第ｍ番目の出力パッド２４ｍに正極性の駆動電圧Ｖ１，Ｖ３，Ｖｍを供給する。
【００５５】
また、第３番目のバッファ・アンプ２２ｃ、第５番目のバッファ・アンプ２２ｅおよび第ｎ＋１番目のバッファ・アンプ２２n+1 は、それぞれ、第２番目の出力パッド２４ｂ、第４番目の出力パッド２４ｄおよび第ｎ番目の出力パッド２４ｎ負正極性の駆動電圧Ｖ２，Ｖ４，Ｖｎを供給する。
【００５６】
上記実施の形態によれば、第１番目の出力パッド２４ａには、第１番目のバッファ・アンプ２２ａの出力電圧と第２番目のバッファ・アンプ２２ｂの出力電圧が供給される。第２番目の出力パッド２４ｂには、第２番目のバッファ・アンプ２２ｂの出力電圧と第３番目のバッファ・アンプ２２ｃの出力電圧が供給される。
【００５７】
第３番目の出力パッド２４ｃには、第３番目のバッファ・アンプ２２ｃの出力電圧と第４番目のバッファ・アンプ２２ｄの出力電圧が供給される。このように、任意の隣接する出力パッド間には、必ず共通のバッファ・アンプが接続される。
【００５８】
さらには、任意の隣接する２個の出力パッドにそれぞれ供給される出力電圧（階調電圧）は、常に、複数のバッファ・アンプのうちの任意の隣接する２個のバッファ・アンプからそれぞれ供給される。
【００５９】
そのため、任意の隣接するデータライン間において、同一の階調表示をおこなうための駆動電圧に大きな隔たりが生じるのを防ぐことができるので、同一の階調表示の際に、画面に輝度ムラや縦スジが出るのを防ぐことができる。
【００６０】
また、上記実施の形態によれば、カレントミラー回路を構成するトランジスタの面積を大きくしてバッファ・アンプを構成するオペアンプのオフセット電圧を小さくする必要がないため、ＬＣＤパネル駆動回路の回路規模を小さくすることができる。それによって、ＬＣＤパネルを用いた表示装置の小型化を図ることができる。
【００６１】
以上において本発明は、種々設計変更可能である。たとえば、バッファ・アンプは、オペアンプ以外の構成のものであってもよい。また、セレクタやバッファ・アンプの極性の配列は、逆のパターンであってもよい。
【００６２】
【発明の効果】
本発明によれば、同一の階調表示の際の駆動電圧が隣接する画素間で均質化されるので、画面に輝度ムラや縦スジが出るのを防ぐことができる。また、バッファ・アンプがオペアンプの場合に、カレントミラー回路を構成するトランジスタの面積を大きくしてオペアンプのオフセット電圧を小さくする必要がないため、ＬＣＤパネル駆動回路の回路規模を小さくすることができる。
【図面の簡単な説明】
【図１】本発明を適用したＬＣＤパネル駆動回路の全体構成を示すブロック図である。
【図２】本発明にかかるＬＣＤパネル駆動回路のセレクタおよびバッファ・アンプよりなる回路ブロックの詳細を示す概略図である。
【図３】図２に示すＬＣＤパネル駆動回路の作用を説明するための模式図である。
【図４】図２に示すＬＣＤパネル駆動回路の作用を説明するための別の模式図である。
【図５】従来のＬＣＤパネル駆動回路の要部を示す概略図である。
【符号の説明】
２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｍ，２１ｎセレクタ
２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｎ，２２n+1 バッファ・アンプ
２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｍ，２３ｎ出力極性切替えスイッチ
２５ａ，２５ｂ，２５ｇデータライン切替えスイッチ

Claims

自然数ｊに対して、２ｊ個のセレクタの出力を２ｊ本のデータラインに供給するＬＣＤパネル駆動回路であって、
第１の極性出力用データに基づいて階調電圧を選択するｊ個の第１の極性用のセレクタと、
第２の極性出力用データに基づいて階調電圧を選択するｊ個の第２の極性用のセレクタと、
特定の１個の前記第１の極性用のセレクタに接続され得る２個の第１の極性用のバッファ・アンプと、
前記第１の極性用のセレクタのそれぞれに２個ずつ対応付けられ、かつ２個の前記第１の極性用のセレクタにより共有され得るｊ−１個の第１の極性用のバッファ・アンプと、
前記第２の極性用のセレクタにそれぞれ接続されたｊ個の第２の極性用のバッファ・アンプと、
同一のタイミングで、前記第１の極性用のセレクタの接続先を、対応付けられた一対の前記第１の極性用のバッファ・アンプの間で切り替えるｊ個のデータライン切替えスイッチと、
２ｊ個の出力極性切替えスイッチと、
前記出力極性切替えスイッチにより前記バッファ・アンプの出力電圧を供給される２ｊ本のデータラインと、
を備え、
自然数ｋに対して、第２ｋ−１番目に配置されたｊ個のセレクタは前記第１の極性用のセレクタであり、第２ｋ番目に配置されたｊ個のセレクタは前記第２の極性用のセレクタであり、
前記バッファ・アンプのうち、第２ｋ−１番目に配置されたｊ＋１個の前記バッファ・アンプは第１の極性用であり、第２ｋ番目に配置されたｊ個の前記バッファ・アンプは第２の極性用であり、
第２ｋ−１番目に配置されたｊ＋１個の前記第１の極性用のバッファ・アンプの非反転入力端子には、それぞれ、前記第１の極性用のセレクタの出力電圧が印加され、第２ｋ番目に配置されたｊ個の前記第２の極性用のバッファ・アンプの非反転入力端子には、それぞれ、前記第２の極性用のセレクタの出力電圧が印加され、
ｋ番目に配置されたｊ個の前記データライン切替えスイッチは、それぞれ、第２ｋ−１番目に配置されたｊ個の前記第１の極性用のセレクタの出力端子に接続され、
前記データライン切替えスイッチ用に外部から入力される制御信号により、前記データライン切替えスイッチは、第２ｋ−１番目に配置された前記第１の極性用のセレクタの出力先を、所定のタイミングで、第２ｋ−１番目に配置された前記バッファ・アンプの非反転入力端子または第２ｋ＋１番目に配置された前記バッファ・アンプの非反転入力端子に択一的に切り替えて、
前記出力極性切替えスイッチの切替え動作は、前記出力極性切替えスイッチ用に外部から入力される制御信号によりおこない、
前記出力極性切替えスイッチの切替えのタイミングは、前記データライン切替えスイッチの切替えのタイミングと同期して、
前記データライン切替えスイッチが、第２ｋ−１番目に配置された前記第１の極性用のセレクタの出力先を前記第２ｋ−１番目に配置された前記バッファ・アンプにしている時には、前記出力極性切替えスイッチは、第２ｋ−１番目および第２ｋ番目に配置された前記データラインにそれぞれ前記第２ｋ−１番目および第２ｋ番目に配置された前記バッファ・アンプの出力電圧を供給するように切り替えて、
前記データライン切替えスイッチが、第２ｋ−１番目に配置された前記第１の極性用のセレクタの出力先を前記第２ｋ＋１番目に配置された前記バッファ・アンプにしている時には、出力極性切替えスイッチは、前記第２ｋ−１番目および第２ｋ番目に配置された前記データラインにそれぞれ前記第２ｋ番目および第２ｋ＋１番目に配置された前記バッファ・アンプの出力電圧を供給するように切り替えることを特徴とするＬＣＤパネル駆動回路。
前記データライン切替えスイッチと前記出力極性切替えスイッチは、同一の制御信号により切替え制御されることを特徴とする請求項１に記載のＬＣＤパネル駆動回路。
前記バッファ・アンプはオペアンプで構成されることを特徴とする請求項１または２に記載のＬＣＤパネル駆動回路。
ＬＣＤパネルがカラー用のパネルであり、同一色の画素に対応するデータライン群ごとに前記セレクタ、前記バッファ・アンプ、前記データライン切換えスイッチおよび前記出力極性切換えスイッチを備えていることを特徴とする請求項１〜３のいずれか一つに記載のＬＣＤパネル駆動回路。