JP3171091B2 - 液晶画像信号制御方法及び制御回路 - Google Patents

液晶画像信号制御方法及び制御回路

Info

Publication number
JP3171091B2
JP3171091B2 JP02707596A JP2707596A JP3171091B2 JP 3171091 B2 JP3171091 B2 JP 3171091B2 JP 02707596 A JP02707596 A JP 02707596A JP 2707596 A JP2707596 A JP 2707596A JP 3171091 B2 JP3171091 B2 JP 3171091B2
Authority
JP
Japan
Prior art keywords
switch
reference voltage
control circuit
voltage terminal
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02707596A
Other languages
English (en)
Other versions
JPH09218671A (ja
Inventor
文彦 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02707596A priority Critical patent/JP3171091B2/ja
Priority to TW086101656A priority patent/TW329505B/zh
Priority to US08/800,127 priority patent/US6140989A/en
Priority to DE69712815T priority patent/DE69712815T2/de
Priority to EP97102310A priority patent/EP0790707B1/en
Priority to KR1019970004443A priority patent/KR100248133B1/ko
Publication of JPH09218671A publication Critical patent/JPH09218671A/ja
Application granted granted Critical
Publication of JP3171091B2 publication Critical patent/JP3171091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多階調液晶ディスプ
レイにおける画像信号の制御回路と制御方法に関する。
【０００２】
【従来の技術】従来、多階調液晶ディスプレイでは、デ
ィスプレイ内に２次元マトリクス状に配置されたソース
線（列線）とゲート線（行線）を駆動するための駆動回
路が設けられている。ソース線を駆動するソース駆動回
路では階調画像データに対応した電気信号をソース線に
供給し、ゲート線を選択するゲート駆動回路によってゲ
ート線を逐次選択駆動しながら、ソース駆動回路から上
記電気信号をソース線を通してディスプレイの各画素に
階調データを送り出している。この動作は各ゲート線の
選択毎に繰り返されており、このような１ライン１スキ
ャン駆動方式の場合、１行を選択してから次の行を選択
するまでの期間を水平同期期間と呼ばれている。なお、
ディスプレイパネル内の２次元マトリクスの最上行から
最下行までのゲート線を逐次選択して再び最上行のゲー
ト線を選択するまでの期間を垂直同期期間または１フレ
ーム期間と呼ばれている。
【０００３】一般に、コンピュータ等からのデジタル画
像データは、様々な画像処理を施され、その後、Ｄ／Ａ
（デジタル・アナログ）変換回路によってアナログ化さ
れた階調のアナログ画像データとしてソース駆動回路に
送られる。ソース駆動回路に送られた階調のアナログ画
像データは上記のように、水平同期期間にソース駆動回
路からソース線を通してアナログの画素データとして各
画素に送られる。このディスプレイパネル内の任意の画
素にソース駆動回路によって書き込まれる画素データを
デジタルからアナログに変換することを実現する回路と
して、図１０に示すような、Ｄ／Ａ変換回路が提案され
ている。
【０００４】すなわち、図１０において、差動入力型演
算増幅器ＯＰの正入力端子に基準電圧端子Ｖｒｅｆが接
続され、この差動入力型演算増幅器ＯＰの出力端子と負
入力端子との間に、第１のスイッチＳＷαと、容量値２
a εＣで表される容量が接続される。また、負入力端子
には、Ｃ，２0 Ｃ〜２a-1 Ｃ（Ｃは単位容量値）のａ＋
１個の容量の各一端が並列接続され、これら容量のうち
ａの容量の他端はそれぞれ対をなすａ組のスイッチＳＷ
１，ＳＷ１ｎ〜ＳＷａ，ＳＷａｎの各一端に接続され
る。これらａ組みのスイッチのうち、ＳＷ１〜ＳＷａの
他端は基準電圧端子Ｖ（ｍ＋１）に接続される。また、
ＳＷ１ｎ〜ＳＷａｎの他端は第２のスイッチＳＷβを介
して他の基準電圧端子Ｖｍに接続される。さらに、この
第２のスイッチＳＷβの一端には前記容量値Ｃの容量の
他端が接続され、かつこの一端と前記基準電圧端子Ｖｒ
ｅｆとは第３のスイッチＳＷβｎを介して接続されてい
る。
【０００５】このＤ／Ａ変換回路では、既に液晶の光学
特性に合わせて駆動回路外部からγ補正された８〜１０
階調分のアナログ階調電圧から２値が選択され、その選
択した２値のアナログ階調電圧を基準端子Ｖｍ，Ｖ（ｍ
＋１）に入力され、かつこれに伴い図外のＤ／Ａコンバ
ータコントロール回路において前記第１ないし第３のス
イッチ及びａ組のスイッチのいずれかを選択的に動作さ
せることで、前記アナログ階調電圧を多分割し、多階調
化された階調データの内の１値をアナログ画像データと
して出力する。そして、この画像データを前記ソース線
に供給し、画素に供給する。
【０００６】
【発明が解決しようとする課題】ところで、通常の液晶
ディスプレイでは、その画質を向上させるために１水平
同期期間毎に液晶に印加する極性を反転させ表示するこ
とが行われる。このため、図１０に示したＤ／Ａ変換回
路を用いた従来の駆動方法では１水平同期期間毎にγ補
正された８〜１０階調分のアナログ電圧値の極性を反転
させる必要がある。このため、基準電圧端子Ｖｍ，Ｖ
（ｍ＋１）に供給する電圧値の極性を反転させる必要が
あるが、駆動回路外部から供給している電圧値の極性を
反転させることは、液晶駆動システムを考慮した場合大
きな負担となり、また、消費電力も大きくなってしまう
という問題が生じる。
【０００７】本発明の目的は、γ補正されたアナログ階
調電圧値の極性反転しなくても基準電圧に対して逆極性
の出力が可能な駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、第１の基準電
圧端子に対して階調電圧値が入力される第２および第３
の基準電圧端子を有し、前記第２及び第３の基準電圧端
子の電位差を多分割し、分割された多階調化されたアナ
ログ階調データを液晶ディスプレイを駆動する画像信号
としてのアナログ画像データとして出力する多数個のス
イッチ手段を備えるＤ／Ａ変換回路と、前記スイッチ手
段を選択的に動作させるコントロール回路とを備えて液
晶ディスプレイに供給する前記画像信号を制御する方法
において、前記デジタル画像データ，サンプルホールド
入力クロック及びフレーム入力クロックとの論理出力に
基づいて前記多数個のスイッチ手段を切替制御すること
により前記Ｄ／Ａ変換回路から出力される前記画像信号
として前記第１の基準電圧端子の電圧に対して極性の異
なる電圧を発生させ、かつそれぞれの極性をフレーム期
間毎に切り替えて出力することを特徴とする。
【０００９】また、本発明は、第１の基準電圧端子に対
して階調電圧値が入力される第２および第３の基準電圧
端子を有し、前記第２及び第３の基準電圧端子の電位差
を多分割し、分割された多階調化されたアナログ階調デ
ータを液晶ディスプレイを駆動する画像信号としてのア
ナログ画像データとして出力する多数個のスイッチ手段
を備えるＤ／Ａ変換回路と、前記スイッチ手段を選択的
に動作させるコントロール回路とを備えて液晶ディスプ
レイに供給する画像信号を制御する制御回路において、
前記コントロール回路には、デジタル画像データ、サン
プルホールド入力クロック、フレーム入力クロックがそ
れぞれ入力され、これらのデータとクロックに基づいて
前記多数個のスイッチ手段を選択的に動作させ、前記Ｄ
／Ａ変換回路から出力される前記画像信号として前記第
１の基準電圧端子の電圧に対して極性の異なる電圧を発
生させ、かつそれぞれの極性をフレーム期間毎に切り替
えて出力するように構成したことを特徴とする。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態の制
御回路のブロック図である。同図に示すように、この実
施形態の制御回路１００はＤ／Ａ変換回路１０１と、こ
のＤ／Ａ変換回路１０１に設けられた各スイッチを駆動
するためのＤ／Ａコンバータコントロール回路１０２と
で構成される。Ｄ／Ａ変換回路１０１は、正入力端子が
第１の基準電圧端子Ｖｒｅｆに接続された差動入力型演
算増幅器ＯＰを有しており、この差動入力高演算増幅器
ＯＰの出力端子と負入力端子との間には、容量値２a ε
Ｃで表される容量と、第１のスイッチＳＷαとが並列に
接続されている。なお、この実施形態では、ε＝１の場
合を示している。
【００１１】また、前記差動入力型演算増幅器ＯＰの負
入力端子には、ａ＋１個の容量の各一端が並列接続さ
れ、各容量の容量値はＣ，２0 Ｃ〜２a-1 Ｃ（Ｃは単位
容量値）とされている。そして、前記ａ個の容量の他端
にはそれぞれ対をなすａ組のスイッチＳＷ１，ＳＷ１ｎ
〜ＳＷａ，ＳＷａｎの各一端が接続され、そのうち、ス
イッチＳＷ１〜ＳＷａの他端は第２の基準電圧端子Ｖ
（ｍ＋１）に接続され、スイッチＳＷ１ｎ〜ＳＷａｎの
他端は第２のスイッチＳＷβを介して第３の基準電圧端
子Ｖｍに接続されている。なお、容量Ｃの他端はこの第
２のスイッチＳＷβの一端に接続されており、かつこの
一端と前記基準電圧端子Ｖｒｅｆとの間には第３のスイ
ッチＳＷβｎが接続されている。ここで、前記第２の基
準電圧端子と第３の基準電圧端子の電圧Ｖ（ｍ＋１），
Ｖｍは、第１の基準電圧端子の電圧Ｖｒｅｆに対する階
調電圧となる。また、前記前記Ｄ／Ａ変換回路は、次に
述べる式（１），（２）に基づいて、前記第２及び第３
の基準電圧端子との電位差を２ a で分割演算し、多階調
化されたアナログ階調データをＶｏｕｔを出力し、図外
の液晶ディスプレイを駆動する。
【００１２】一方、前記Ｄ／Ａコンバータコントロール
回路１０２は、図２に回路図を示すように、ａビットの
デジタル画像データＤ１〜Ｄａが入力されるとともに、
サンプルホールド入力クロックＣｓ／ｈとフレーム入力
クロックＣｆが入力される。前記サンプルホールド入力
クロックＣｓ／ｈは、前記Ｄ／Ａ変換回路１０１が容量
を用いた構成であるため、出力電圧を確定するためには
必ず容量に対してアナログ電圧値のサンプリングが必要
となるため、そのサンプリングを行うための信号であ
る。また、フレーム入力クロックＣｆは、液晶に直流的
な電圧をかけ続けると、イオンが片側に溜まりすぐに劣
化してしまうため、これを防ぐために１フレーム毎に液
晶に印加する表示信号電圧を正負反転する必要があり、
その反転を行うための信号である。そして、サンプルホ
ールド入力クロックＣｓ／ｈとフレーム入力クロックＣ
ｆは排他的ＯＲゲートＥＸ−ＯＲの各入力端に入力さ
れ、このＥＸ−ＯＲの出力と、各デジタル画像データＤ
１〜Ｄａはそれぞれａ個のＮＡＮＤゲートに入力され、
これらＮＡＮＤゲートの出力と、この出力をインバータ
で反転した出力と、前記ＥＸ−ＯＲの出力とで前記各ス
イッチを駆動させるように構成されている。
【００１３】この構成において、図３に示されているＴ
１，Ｔ２の期間は１フレーム期間を示す。ここでは、前
記Ｔ１期間でのｔ１期間からｔ２期間へ移行した場合の
出力電圧と、Ｔ２期間でのｔ１期間からｔ２期間へ移行
した場合の出力電圧との比較を示している。Ｔ１期間に
おいて、Ｄ／Ａコンバータコントロール回路１０２に前
記各クロックＣｓ／ｈ，Ｃｆを入力し、更にＤａ〜Ｄ１
のデジタル画像データを入力すると、図１のＤ／Ａ変換
回路はＴ１期間内のｔ１期間からｔ２期間へ移行すると
きに演算を始めその時の演算結果、つまりＤ／Ａ変換回
路１０１の出力電圧Ｖｏｕｔは、 Ｖout ＝２Ｖref −Ｖｍ−（ｘ／２a ）｛Ｖ（m+1 ）−Ｖm ｝…（１） （ここで、ｘの値はデジタル画像データを１０進法に換
算した場合の値を示し、その取り得る範囲は０≦ｘ＜２
a である。）の値をとる。すなわち、図１を参照する
と、サンプル期間にＳＷａｎ〜ＳＷ１ｎ、ＳＷβｎ及び
ＳＷαが閉じる。このとき、差動入力型演算増幅器ＯＰ
の出力電圧はＶref 値と同値となり、したがって図中全
ての容量がリセットされた状態になる。次にホールド期
間に遷移すると、ＳＷβｎとＳＷαが開き、その代わり
にＳＷβが閉じる。ここで、ＳＷａｎ〜ＳＷ１ｎとＳＷ
ａ〜ＳＷ１との関係はどちらか一方が閉じたら必ず他方
が開く関係になる。ホールド期間に遷移したとき、ＳＷ
ａｎ〜ＳＷ１ｎ及びＳＷａ〜ＳＷ１の動作は、デジタル
画像データによって決定される。以上をふまえて、差動
入力型演算増幅器ＯＰの仮想接地端子について電荷保存
の法則を用いた式を立て、Ｖｏｕｔについて解くと前記
（１）式が得られる。
【００１４】次に、Ｔ２期間のデジタル・アナログ変換
回路の出力電圧（Ｖｏｕｔ）は、 Ｖout ＝Ｖm ＋（ｘ／２a ）｛Ｖ（m+1 ）−Ｖm ｝ …（２） となる。ここで、（１）と（２）とを比べてみると、基
準電圧Ｖｒｅｆを固定した場合に、Ｖｏｕｔの値は基準
電圧Ｖｒｅｆに関して逆極性になっていることが分か
る。すなわち、図１を参照すると、サンプル期間にＳＷ
β及びＳＷαが閉じる。ＳＷａｎ〜ＳＷ１ｎ及びＳＷａ
〜ＳＷ１の動作は、デジタル画像データによって決定さ
れる。次に、ホールド期間に遷移すると、このときＳＷ
βとＳＷαが開き、その代わりにＳＷβｎが閉じる。ま
た、ホールド期間に遷移したとき、ＳＷａｎ〜ＳＷ１ｎ
は全て閉じる。以上をふまえて、差動入力型演算増幅器
ＯＰの仮想接地端子について電荷保存の法則を用いた式
を立て、Ｖｏｕｔについて解くと前記（２）式が得られ
る
【００１５】したがって、デジタル画像データが同じデ
ータの場合、Ｃｆに与える信号を“Ｈ”あるいは“Ｌ”
に切り替えることによって、基準電圧Ｖｒｅｆに対して
逆極性の出力を得ることができることを示している。こ
れにより、本実施形態では、基準電圧端子Ｖ（ｍ＋
１），Ｖｍの極性を反転することなく、デジタル画像デ
ータのサンプリングタイミングを変えるだけで出力に逆
極性出力が得られることを示している。このことは液晶
ディスプレイパネルを１水平同期期間に逆極性出力する
駆動方法において、液晶駆動システムの負担を軽減し、
かつ消費電力を低減する上で有利となる。
【００１６】ここで、図４に示すように、他端を共通接
続しかつ容量２ a εＣを介して差動入力型演算増幅器Ｏ
Ｐの負入力端子に接続し、一端を基準電圧端子Ｖｒｅｆ
に接続したスイッチＳＷδと、一端を差動入力型演算増
幅器ＯＰの出力端子に接続したスイッチＳＷδｎとを１
組とした対スイッチを付加してもよい。この構成におけ
る基本的な動作は前記第１の実施形態と同じであるが、
対スイッチＳＷδ，ＳＷδｎを付加することで、Ｄ／Ａ
変換回路における出力誤差が削減でき、高精度な出力を
得ることが可能となり、出力電圧の偏差が小さい多出力
の液晶画像駆動回路が実現できる。
【００１７】図５は本発明の第２の実施形態の制御回路
のブロック図である。同図に示すように、この実施形態
においても、Ｄ／Ａ変換回路１０１と、このＤ／Ａ変換
回路１０１に設けられた各スイッチを駆動するためのＤ
／Ａコンバータコントロール回路１０２とで構成され
る。Ｄ／Ａ変換回路１０１は、正入力端子が基準電圧端
子Ｖｒｅｆに接続された差動入力型演算増幅器ＯＰを有
しており、この差動入力高演算増幅器ＯＰの出力端子と
負入力端子との間には、容量値２a εＣで表される容量
と、第１のスイッチＳＷαとが並列に接続されている。
この実施形態においてもε＝１の場合を示している。
【００１８】また、前記差動入力型演算増幅器ＯＰの負
入力端子には、ｅ＋１個の容量の各一端が並列接続さ
れ、各容量の容量値はＣ，２0 Ｃ〜２e-1 Ｃ（Ｃは単位
容量値）とされている。そして、前記ｅ個の容量の他端
にはそれぞれ対をなすｅ組のスイッチＳＷ１，ＳＷ１ｎ
〜ＳＷｅ，ＳＷｅｎの各一端が接続され、そのうち、ス
イッチＳＷ１〜ＳＷｅの他端は第２の基準電圧端子Ｖ
（ｍ＋１）に接続され、スイッチＳＷ１ｎ〜ＳＷｅｎの
他端は第２のスイッチＳＷβを介して第３の基準電圧端
子Ｖｍに接続されている。また、この第２のスイッチＳ
Ｗβと前記第１の基準電圧端子Ｖｒｅｆとの間には第３
のスイッチＳＷβｎが接続されている。
【００１９】さらに、前記容量Ｃの他端には、容量値が
２0 Ｃ〜２g-1 Ｃのｇ個の容量の一端が接続され、これ
ら容量の他端にはそれぞれ対をなすｇ組のスイッチＳＷ
１’，ＳＷ１’ｎ〜ＳＷｇ，ＳＷｇｎの各一端が接続さ
れ、そのうち、スイッチＳＷ１’〜ＳＷｇの他端は第２
の基準電圧端子Ｖ（ｍ＋１）に接続され、スイッチＳＷ
１’ｎ〜ＳＷｇｎの他端は第３の基準電圧端子Ｖｍに接
続されている。そして、前記ｇ個の容量と前記第１の基
準電圧端子Ｖｒｅｆとの間に第４のスイッチＳＷγが接
続されている。
【００２０】図６は前記Ｄ／Ａコンバータコントロール
回路１０２のブロック回路図である。（ｇ＋ｅ）ビット
のデジタル画像データとサンプルホールド入力クロック
Ｃｓ／ｈ、フレーム入力クロックＣｆが入力され、これ
らの入力を排他的ＯＲゲートＥＸ−ＯＲ、ＮＡＮＤゲー
ト、インバータで構成される論理回路により前記各スイ
ッチを動作させるように構成される。
【００２１】この第２の実施形態における動作は図３に
示したと同様であり、図３を再度参照すると、Ｔ１期間
において、Ｄ／Ａコンバータコントロール回路にクロッ
クＣｓ／ｈ，Ｃｆを入力し、更にデジタル画像データＤ
ｅ〜Ｄ１、及びＤｇ〜Ｄ１′を入力すると、Ｔ１期間内
のｔ１期間からｔ２期間へ移行するときに演算を始めそ
の時の演算結果、つまりＤ／Ａ変換回路の出力電圧（Ｖ
ｏｕｔ）は、 Ｖout ＝２Ｖref −Ｖm −（ｘ／２e ) ｛Ｖ（m+1)−Ｖm ｝−（ｙ／２(e+g) ） ｛Ｖ（m+1)−Ｖm ｝ …（３） （ここで、ｘ，ｙの値はデジタル画像データを１０進法
に換算した場合の値を示し、そのとり得る範囲は０≦ｘ
＜２e ，０≦ｙ＜２g ）の値をとる。
【００２２】次に、Ｔ２期間のデジタル・アナログ変換
回路の出力電圧（Ｖｏｕｔ）は、 Ｖout ＝Ｖm ＋（ｘ／２e ）｛Ｖ（m+1)−Ｖm ｝＋（Ｙ／２(e+g) ）｛Ｖ（m+1) −Ｖm ｝ …（４） となる。
【００２３】ここで、（３）と（４）とを比べてみる
と、基準電圧Ｖｒｅｆを固定した場合に、Ｖｏｕｔの値
は基準電圧Ｖｒｅｆに関して逆極性になっていることが
分かる。したがって、デジタル画像データが同じデータ
の場合、Ｃｆに与える信号を“Ｈ”あるいは“Ｌ”に切
り替えることによって、基準電圧Ｖｒｅｆに対して客極
性の出力を得ることができることを示している。また、
このことはＶ（ｍ＋１），Ｖｍの値を変えずに、デジタ
ル画像データのサンプリングタイミングを変えるだけで
逆極性出力が得られることを示している。これにより、
第１の実施形態と同様に、液晶ディスプレイパネルを１
水平同期期間に逆極性出力する駆動方法において回路規
模を縮小し、消費電力を低減する上で有利なものとな
る。
【００２４】ここで、図７に示すように、他端を共通接
続しかつ容量２ a εＣを介して差動入力型演算増幅器Ｏ
Ｐの負入力端子に接続し、一端を基準電圧端子Ｖｒｅｆ
に接続したスイッチＳＷδと、一端を差動入力型演算増
幅器の出力端子に接続したスイッチＳＷδｎとを１組と
した対スイッチを付加してもよい。この構成による基本
的な動作は前記第２の実施形態と同様であるが、この対
スイッチＳＷδ，ＳＷδｎを付加することで、Ｄ／Ａ変
換回路１０１における出力誤差が削減でき、高精度な出
力を得ることができ、出力電圧の偏差が小さい多出力の
液晶画像駆動回路が実現できる。
【００２５】また、前記第１および第２の実施形態にお
いて、Ｄ／Ａコンバータコントロール回路１０２とＤ／
Ａ変換回路１０１とからなる制御回路１００を複数用い
て多出力ＬＳＩとした液晶画像駆動回路を構成した場合
の半導体装置におけるレイアウト構成は図８のようにな
る。各制御回路１００のブロック構成は図９の通りであ
ることは前記各実施形態の説明からも明らかである。
【００２６】
【発明の効果】以上説明したように本発明は、第１の基
準電圧端子に対して第２および第３の基準端子に入力さ
れるγ補正されたアナログ階調電圧を多分割し、分割さ
れた多階調化されたアナログ階調データをアナログ画像
データとして出力するＤ／Ａ変換回路に対し、デジタル
画像データのサンプリング方法を変化させることにより
Ｄ／Ａ変換回路の出力に極性の異なる電圧を発生させ、
かつそれぞれの極性をフレーム期間毎に切り替えて出力
することにより、第２および第３の基準電圧端子におけ
る階調電圧値の極性を反転することなく第１の基準電圧
端子に対して逆極性の出力が可能となり、液晶駆動シス
テムにおける回路規模を縮小し、消費電力を低減するこ
とが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の制御回路の回路図で
ある。
【図２】第１の実施形態のＤ／Ａコンバータコントロー
ル回路の回路図である。
【図３】動作を説明するためのクロックＣｓ／ｈとＣｆ
のタイミング図である。
【図４】第１の実施形態の変形例を示す回路図である。
【図５】本発明の第２の実施形態の制御回路の回路図で
ある。
【図６】第２の実施形態のＤ／Ａコンバータコントロー
ル回路の回路図である。
【図７】第２の実施形態の変形例を示す回路図である。
【図８】多出力ＬＳＩを構成した制御回路のレイアウト
構成図である。
【図９】制御回路のブロック構成図である。
【図１０】従来から提案されているＤ／Ａ変換回路の回
路図である。
【符号の説明】
ＯＰ 差動入力型演算増幅器 ＳＷα 第１のスイッチ ＳＷβ 第２のスイッチ ＳＷβｎ 第３のスイッチ ＳＷγ 第４のスイッチ ＳＷδ，ＳＷδｎ 対スイッチ ＳＷ１〜ＳＷａ，ＳＷ１ｎ〜ＳＷａｎ 組スイッチ ＳＷ１’〜ＳＷｇ，ＳＷ１’ｎ〜ＳＷｇｎ 組スイッチ Ｖｒｅｆ 第１の基準電圧端子 Ｖ（ｍ＋１） 第２の基準電圧端子 Ｖｍ 第３の基準電圧端子 １００ 制御回路 １０１ Ｄ／Ａ変換回路 １０２ Ｄ／Ａコンバータコントロール回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０３Ｍ 1/76 Ｈ０３Ｍ 1/76 (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20 H03M 1/66 H03M 1/76

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の基準電圧端子に対する階調電圧が
    入力される第２および第３の基準電圧端子を有し、前記
    第２及び第３の基準電圧端子の電位差を多分割し、分割
    されて多階調化されたアナログ階調データを液晶ディス
    プレイを駆動する画像信号としてのアナログ画像データ
    として出力する多数個のスイッチ手段を備えるＤ／Ａ変
    換回路と、前記スイッチ手段を選択的に動作させるコン
    トロール回路とを備えて前記液晶ディスプレイに供給す
    る前記画像信号を制御する制御回路において、前記コン
    トロール回路は、デジタル画像データ、サンプルホール
    ド入力クロック、フレーム入力クロックがそれぞれ入力
    され、これらのデータとクロックの論理出力に基づいて
    前記多数個のスイッチ手段を選択的に動作させ、前記Ｄ
    ／Ａ変換回路から出力する前記画像信号として、前記第
    １の基準電圧端子の電圧に対して極性の異なる電圧を発
    生させ、かつそれぞれの極性をフレーム期間毎に切り替
    えて出力するように構成したことを特徴とする液晶画像
    信号制御回路
  2. 【請求項２】 前記Ｄ／Ａ変換回路は差動入力型演算増
    幅器を有し、前記差動入力型演算増幅器の正入力端子が
    前記第１の基準電圧端子に接続され、前記差動入力型演
    算増幅器の出力端子と負入力端子との間に第１のスイッ
    チが接続され、前記差動入力型演算増幅器の負入力端子
    にそれぞれＣ，２0 Ｃ〜２a-1 Ｃ（Ｃは単位容量値）の
    容量値のａ＋１個の容量の各一端が接続され、そのうち
    ａ個の容量の他端にそれぞれ対をなすａ組のスイッチの
    各一端が接続され、これら各組のスイッチのうち一方の
    スイッチの他端は前記第２の基準電圧端子に接続され、
    他方のスイッチの他端は第２のスイッチを介して前記第
    ３の基準電圧端子接続され、前記他の１個の容量の他端
    は前記他方のスイッチと第２のスイッチとの接続点に接
    続されており、かつ前記接続点と前記第１の基準電圧端
    子との間には第３のスイッチが接続され、前記コントロ
    ール回路にはデジタル画像データ、サンプルホールド入
    力クロック、フレーム入力クロックがそれぞれ入力さ
    れ、これらのデータ及びクロックに基づいて前記各スイ
    ッチを選択的に動作させ、前記差動入力型演算増幅器の
    出力に前記第１の基準電圧端子の電圧に対して極性の異
    なる電圧を発生させ、かつそれぞれの極性をフレーム期
    間毎に切り替えて出力するように構成したことを特徴と
    する請求項１記載の液晶画像信号制御回路
  3. 【請求項３】 他端を共通接続しかつ容量を介して前記
    差動入力型演算増幅器の負入力端子に接続した対スイッ
    チを有し、その一方のスイッチの一端は前記第１の基準
    電圧端子に接続され、他方のスイッチの一端は前記差動
    入力型演算増幅器の出力端子に接続される請求項２に記
    載の液晶画像信号制御回路。
  4. 【請求項４】 前記第１のスイッチはサンプルホールド
    入力クロックにより動作され、他のスイッチは前記コン
    トロール回路からの信号により動作される請求項２に記
    載の液晶画像信号制御回路。
  5. 【請求項５】 前記第１のスイッチと前記対スイッチの
    一方のスイッチはサンプルホールド入力クロックにより
    動作され、前記対スイッチの他方のスイッチはサンプル
    ホールド入力クロックの反転信号により動作され、前記
    他のスイッチは前記コントロール回路からの信号により
    動作される請求項３に記載の液晶画像信号制御回路。
  6. 【請求項６】 前記Ｄ／Ａ変換回路は差動入力型演算増
    幅器を有し、前記差動入力型演算増幅器の正入力端子が
    第１の基準電圧端子に接続され、前記差動入力高演算増
    幅器の出力端子と負入力端子との間に第１のスイッチが
    接続され、前記差動入力型演算増幅器の負入力端子にそ
    れぞれＣ，２0 Ｃ〜２e-1 Ｃ（Ｃは単位容量値）の容量
    値のｅ＋１個の容量の各一端が接続され、そのうちｅ個
    の容量の他端にそれぞれ対をなすｅ組のスイッチの各一
    端が接続され、これら各組のスイッチのうち一方のスイ
    ッチの他端は前記第２の基準電圧端子に接続され、他方
    のスイッチの他端は第２のスイッチを介して前記第３の
    基準電圧端子に接続され、かつ第３のスイッチを介して
    前記第１の基準電圧端子に接続され、前記１個の容量の
    他端には、容量値がＣ〜２g-1 のｇ個の容量の一端が接
    続され、これら容量の他端にはそれぞれ対をなすｇ組の
    スイッチの各一端が接続され、これら各組のスイッチの
    うち一方のスイッチの他端は前記第２の基準電圧端子に
    接続され、他方のスイッチの他端は前記第３の基準電圧
    端子に接続され、前記１個の容量とｇ個の容量の接続点
    が第４のスイッチを介して第１の基準電圧端子に接続さ
    れ、前記コントロール回路にはデジタル画像データ、サ
    ンプルホールド入力クロック、フレーム入力クロックが
    それぞれ入力され、これらのデータとクロックに基づい
    て前記各スイッチを選択的に動作させ、前記差動入力型
    演算増幅器の出力に前記第１の基準電圧端子に対して極
    性の異なる電圧を発生させ、かつそれぞれの極性をフレ
    ーム期間毎に切り替えて出力するように構成したことを
    特徴とする請求項１記載の液晶画像信号制御回路
  7. 【請求項７】 他端を共通接続しかつ容量を介して前記
    差動入力型演算増幅器の負入力端子に接続した対スイッ
    チを有し、一方のスイッチの一端は前記第１の基準電圧
    端子に接続され、他方のスイッチの一端は前記差動入力
    型演算増幅器の出力端子に接続される請求項６に記載の
    液晶画像信号制御回路
  8. 【請求項８】 前記第１のスイッチおよび前記第４のス
    イッチはサンプルホールド入力クロックにより動作さ
    れ、他のスイッチは前記コントロール回路からの信号に
    より動作される請求項６に記載の液晶画像信号制御回
    路。
  9. 【請求項９】 前記第１のスイッチ、前記第４のスイッ
    チおよび前記対スイッチの一方のスイッチはサンプルホ
    ールド入力クロックにより動作され、前記対スイッチの
    他方のスイッチはサンプルホールド入力クロックの反転
    信号により動作され、他のスイッチはコントロール回路
    からの信号により動作される請求項７に記載の液晶画像
    信号制御回路。
  10. 【請求項１０】 Ｄ／Ａ変換回路とＤ／Ａコンバータコ
    ントロール回路からなる制御回路を複数用いて多出力駆
    動ＬＳＩを構成する請求項１ないし５のいずれかに記載
    の液晶画像信号制御回路。
JP02707596A 1996-02-14 1996-02-14 液晶画像信号制御方法及び制御回路 Expired - Fee Related JP3171091B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP02707596A JP3171091B2 (ja) 1996-02-14 1996-02-14 液晶画像信号制御方法及び制御回路
TW086101656A TW329505B (en) 1996-02-14 1997-02-13 Image signal control circuit for controlling image signals used for displaying image on a multi-stage LCD and method for controlling the same
US08/800,127 US6140989A (en) 1996-02-14 1997-02-13 Image signal control circuit which controls image signal for displaying image on multi-gradation liquid crystal display and control method therefor
DE69712815T DE69712815T2 (de) 1996-02-14 1997-02-13 Bildsignalsteuerschaltung für Flüssigkristallanzeige mit Mehrfach-Helligkeitsabstufung mit Digital-Analog-Wandler und Steuerverfahren dafür
EP97102310A EP0790707B1 (en) 1996-02-14 1997-02-13 Image signal control circuit for multi-gradation liquid crystal display with digital to analogue converter and control method therefor
KR1019970004443A KR100248133B1 (ko) 1996-02-14 1997-02-14 다계조 액정 디스플레이에 화상을 표시하기 위한 화상신호를 제어하는 화상신호 제어회로 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02707596A JP3171091B2 (ja) 1996-02-14 1996-02-14 液晶画像信号制御方法及び制御回路

Publications (2)

Publication Number Publication Date
JPH09218671A JPH09218671A (ja) 1997-08-19
JP3171091B2 true JP3171091B2 (ja) 2001-05-28

Family

ID=12210960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02707596A Expired - Fee Related JP3171091B2 (ja) 1996-02-14 1996-02-14 液晶画像信号制御方法及び制御回路

Country Status (6)

Country Link
US (1) US6140989A (ja)
EP (1) EP0790707B1 (ja)
JP (1) JP3171091B2 (ja)
KR (1) KR100248133B1 (ja)
DE (1) DE69712815T2 (ja)
TW (1) TW329505B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423193B2 (ja) * 1997-06-30 2003-07-07 三洋電機株式会社 液晶駆動回路
TWI257601B (en) * 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same
KR100483531B1 (ko) * 1997-12-31 2005-09-15 삼성전자주식회사 이중게이트신호전압을가지는액정표시장치용구동회로
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP4806481B2 (ja) 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Ｌｃｄパネル駆動回路
JP2001159881A (ja) * 1999-12-02 2001-06-12 Nec Corp 液晶表示コントローラ並びに液晶表示装置
JP3420148B2 (ja) 1999-12-20 2003-06-23 山形日本電気株式会社 液晶駆動方法及び液晶駆動回路
JP4204728B2 (ja) * 1999-12-28 2009-01-07 ティーピーオー ホンコン ホールディング リミテッド 表示装置
US6783073B2 (en) * 2000-04-18 2004-08-31 Renesas Technology Corp. Image input system
EP1314969B1 (en) 2000-08-03 2006-03-22 Hamamatsu Photonics K. K. Optical sensor
JP4579433B2 (ja) * 2001-02-27 2010-11-10 浜松ホトニクス株式会社 Ａ／ｄ変換回路および固体撮像装置
KR100408301B1 (ko) * 2001-12-31 2003-12-01 삼성전자주식회사 화상 표시 소자 구동 장치 및 설계 방법
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
JP4676183B2 (ja) * 2004-09-24 2011-04-27 パナソニック株式会社 階調電圧生成装置，液晶駆動装置，液晶表示装置
KR100660886B1 (ko) 2005-11-08 2006-12-26 삼성전자주식회사 커패시터와 ｏｐ 앰프를 이용하는 디지털 아날로그 컨버터
JP2008306695A (ja) * 2007-05-10 2008-12-18 Sony Corp データ転送回路、固体撮像素子、およびカメラシステム
US7714758B2 (en) 2007-05-30 2010-05-11 Samsung Electronics Co., Ltd. Digital-to-analog converter and method thereof
JP5176688B2 (ja) * 2007-10-16 2013-04-03 セイコーエプソン株式会社 データドライバ、集積回路装置及び電子機器
EP2204910B1 (en) * 2008-12-30 2013-07-03 ST-Ericsson SA Digital to analogue converter
TWI473438B (zh) * 2011-11-28 2015-02-11 Sitronix Technology Corp Automatic sensing of the drive circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823396A (en) * 1972-04-17 1974-07-09 Electronics Processors Inc Digital to analog converter incorporating multiple time division switching circuits
JPH071870B2 (ja) * 1984-07-31 1995-01-11 日本電気株式会社 ディジタル／アナログ変換回路
JP2751186B2 (ja) * 1988-03-15 1998-05-18 日本電気株式会社 ディジタル・アナログ変換回路
JP2690777B2 (ja) * 1989-04-20 1997-12-17 富士写真フイルム株式会社 画像記録装置
JPH03203777A (ja) * 1989-12-29 1991-09-05 Hitachi Ltd 液晶駆動方式とその駆動電圧発生回路
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
FR2667188A1 (fr) * 1990-09-21 1992-03-27 Senn Patrice Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide.
JP2768548B2 (ja) * 1990-11-09 1998-06-25 シャープ株式会社 パネルディスプレイ表示装置
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JPH0540451A (ja) * 1991-08-06 1993-02-19 Nec Corp 液晶駆動電圧発生回路
US5283580A (en) * 1992-09-28 1994-02-01 Motorola, Inc. Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
US5650784A (en) * 1994-01-13 1997-07-22 Mita Industrial Co., Ltd. Digital AGC circuit for image processing
US5508702A (en) * 1994-06-17 1996-04-16 National Semiconductor Corp. BiCOMS digital-to-analog conversion

Also Published As

Publication number Publication date
KR970061481A (ko) 1997-09-12
TW329505B (en) 1998-04-11
DE69712815D1 (de) 2002-07-04
EP0790707B1 (en) 2002-05-29
DE69712815T2 (de) 2002-11-14
JPH09218671A (ja) 1997-08-19
EP0790707A1 (en) 1997-08-20
US6140989A (en) 2000-10-31
KR100248133B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
JP3171091B2 (ja) 液晶画像信号制御方法及び制御回路
KR100424828B1 (ko) 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치
US5903234A (en) Voltage generating apparatus
EP0929064B1 (en) Data line driver for a matrix display
US6232946B1 (en) Active matrix drive circuits
JP2003280596A (ja) 表示駆動装置およびそれを用いた表示装置
WO1998048317A1 (fr) Circuit et procede d'attaque d'un dispositif electro-optique, dispositif electro-optique et equipement electronique obtenu a l'aide dudit dispositif
JPH06214214A (ja) 能動マトリックス表示装置
US7352314B2 (en) Digital-to-analog converter circuit
JP2003228339A (ja) 液晶表示装置およびその駆動方法
US6271783B1 (en) Digital-to-analogue converters with multiple step movement
JP2000137467A (ja) 液晶ディスプレイ用信号線駆動回路
JP2002328659A (ja) 表示装置
JPH05108030A (ja) 液晶パネルの駆動回路
JP2001337657A (ja) 液晶表示装置
JP3268075B2 (ja) 液晶表示装置の駆動回路
JP2005010697A (ja) 表示装置
KR100438659B1 (ko) 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법
KR20020020419A (ko) 액정표시장치의 소스 구동회로 및 구동방법
JPH10319429A (ja) アクティブマトリクス液晶表示装置
JP2963140B2 (ja) 液晶画像信号制御回路および制御方法
JP2000242233A (ja) 表示装置の駆動回路
JP3415736B2 (ja) 表示装置および表示パネルの駆動方法
JP3216367B2 (ja) 液晶表示装置及びその駆動方法
JP2001042839A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140323

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees