KR100847452B1 - 저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩 - Google Patents

저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩 Download PDF

Info

Publication number
KR100847452B1
KR100847452B1 KR1020070008423A KR20070008423A KR100847452B1 KR 100847452 B1 KR100847452 B1 KR 100847452B1 KR 1020070008423 A KR1020070008423 A KR 1020070008423A KR 20070008423 A KR20070008423 A KR 20070008423A KR 100847452 B1 KR100847452 B1 KR 100847452B1
Authority
KR
South Korea
Prior art keywords
output
digital data
voltage
source driver
power supply
Prior art date
Application number
KR1020070008423A
Other languages
English (en)
Inventor
이돈우
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020070008423A priority Critical patent/KR100847452B1/ko
Application granted granted Critical
Publication of KR100847452B1 publication Critical patent/KR100847452B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

저전압으로 도트 인버전(Dot Inversion) 구동이 가능한 소스 드라이버 및 그 소스 드라이버가 내장된 모바일 원 칩에 관하여 개시한다.
본 발명에 따른 저전압으로 도트 인버전 구동이 가능한 소스 드라이버는 신호처리부, 변환부 및 출력부를 구비하여 이루어진다. 상기 신호처리부는 저장지시신호에 응답하여 디지털데이터를 수신하여 저장하고, 출력지시신호 및 극성지시신호에 응답하여 포지티브 그레이 출력용 디지털데이터 및 네가티브 그레이 출력용 디지털데이터를 출력한다. 상기 변환부는 상기 신호처리부로부터 수신한 상기 포지티브 그레이 출력용 디지털데이터 및 상기 네가티브 그레이 출력용 디지털데이터에 대응하는 포지티브 변환전압 및 네가티브 변환전압을 출력한다. 상기 출력부는 상기 극성지시신호에 응답하여 상기 변환부로부터 수신한 상기 포지티브 변환전압 및 상기 네가티브 변환전압을 스위칭하여 출력신호를 출력한다.
TFT-LCD, 소스 드라이버

Description

저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및 그 소스 드라이버가 내장된 모바일 원 칩{Source Driver drived dot inversion with low voltage and mobile one chip including the source driver}
도 1은 일반적인 모바일 원 칩의 블록도이다.
도 2는 종래의 소스 드라이버의 블록도이다.
도 3은 본 발명에 따른 모바일 원 칩에 장착되는 소스 드라이버의 블록도의 예이다.
도 4는 도 3에 도시된 신호처리부의 블록도이다.
도 5는 도 4에 도시된 신호처리부의 일부를 나타내는 블록도이다.
도 6은 도 5에 도시된 래치블록의 일실시예를 나타내는 회로도이다.
도 7은 도 3에 도시된 제1 D/A 변환기의 블록도이다.
도 8은 본 발명에 이용되는 소스 드라이버의 감마커브의 일예이다.
<도면의 주요 부분에 대한 부호의 설명>
301 : 제어부 302 : SRAM
310 : 신호처리부 320a : 제1 D/A 변환기
320b : 제2 D/A 변환기 330: 출력부
410 : 쉬프트레지스터부 420 : 래치부
421 : 제1래치회로 422 : 제2래치회로
430 : 스위치부 710 : 레벨쉬프터블록
720 : D/A 선택블록 725 : 저항 스트링
730 : 증폭블록 810 : 포지티브 그레이 출력용 감마커브
820 : 네가티브 그레이 출력용 감마커브
본 발명은 모바일 원 칩에 관한 것으로, 더욱 상세하게는 저전압으로 도트 인버전(Dot Inversion) 구동이 가능한 소스 드라이버 및 그 소스 드라이버가 내장된 모바일 원 칩에 관한 것이다.
일반적인 휴대폰, PMP(Portable Multimedia Player), 네비게이션 등에는 TFT-LCD와 같은 액정표시장치가 이용된다. 이러한 액정표시장치가 정상적으로 동작하기 위해서는 소형이면서 하나의 칩 속에 다양한 기능을 가지는 모바일 원 칩이 필요하다.
도 1은 일반적인 모바일 원 칩의 블록도이다.
도 1을 참조하면, 모바일 원 칩(100)은 LCD 패널의 박막트랜지스터(TFT)의 소스를 구동하는 소스 드라이버(110), 박막트랜지스터의 게이트를 구동하는 게이트 드라이버(120), 기준 전압이 입력되면 내부 회로의 전원을 생성하는 DC-DC 변환기, 레귤레이터와 같은 내부전원 생성부(130), 모바일 원 칩의 내부 회로를 제어하는 타이밍 제어부(140), 프레임 이미지 데이터를 저장하는 SRAM(150), 그리고 외부와의 인터페이스를 담당하는 인터페이스 회로(160)를 구비한다.
이 중, 소스 드라이버(200)는 액정의 열화를 방지하기 위하여 통상적으로 인버전(inversion) 방식을 이용하여 구동한다. 인버전 방식에는 라인(Line) 인버전, 컬럼(Column) 인버전, 도트(Dot) 인버전 등이 있으며, 최근에는 도트 인버전 방식을 많이 이용한다.
도 2는 도트 인버전 방식으로 구동되는 종래의 소스 드라이버(200)의 블록도이다.
종래의 소스 드라이버(200)는 도트 인버전을 위해서 하나의 포지티브 그레이 출력용 채널과 하나의 네가티브 그레이 출력용 채널을 하나의 채널 블록(220)으로 구성하여 복수 개의 채널 블록을 구비한다.
각각의 채널 블록(220)에는 쉬프트 레지스터부(240), 2LL부(250), 레벨 쉬프터부(260), D/A 선택부(270) 및 버퍼부(280)를 구비한다. 이들 중 쉬프트 레지스터부(240)와 2LL부(250)는 전압차가 작은 2개의 디지털 전원전압(DVDD, DVSS) 사이에서 동작하는 저전압회로(230a)로 구성되고, 레벨쉬프터부(260), D/A 선택부(270) 및 버퍼부(280)는 전압차가 8V이상으로 비교적 큰 2개의 아날로그 전원전압(AVDD, AVSS) 사이에서 동작하는 고전압회로(230b)로 구성된다.
도트 인버전 방식으로 소스 드라이버(200)를 구동하기 위하여 일반적으로 POL(Polarity) 신호가 이용된다. POL 신호는 각 채널 블록(220)의 포지티브 그레이 출력용 채널과 네가티브 그레이 출력용 채널에서 2LL부(250)의 출력단과 레벨쉬프 터 사이의 점선과 실선의 화살표로 도시한 저전압으로 동작하는 아날로그 스위치에 인가되고, 또한 D/A 선택부(270)의 출력단과 버퍼부(280) 사이의 점선과 실선의 화살표로 도시한 고전압으로 동작하는 아날로그 스위치에도 인가된다. POL 신호가 "H"인 경우, 홀수 번째 출력(out1,out3,…,outM-1, M은 2의 배수인 정수)은 포지티브 그레이를 출력하게 되고, 짝수 번째 출력(out2,out4,…,outM)은 네가티브 그레이를 출력한다. 반면, POL 신호가 "L"인 경우, 홀수번째 출력(out1,out3,…,outM-1)은 네가티브 그레이를 출력하게 되고, 짝수번째 출력(out2,out4,…,outM)은 포지티브 그레이를 출력한다.
종래의 소스 드라이버(200)는 제어부(210)에 의해 디지털 데이터가 순차적으로 쉬프트 레지스터부(240)에 입력되어 2LL부(2 Line Latch, 250)에 일시 저장된다. 출력 지시신호(Load)에 응답하여 2LL부(250)에 일시 저장된 디지털 데이터들은 레벨쉬프터부(260)로 출력된다. D/A 선택부(270)는 저항 스트링(Resistor String, 275)으로부터 출력되는 복수 개(M)의 전압들 중에서 레벨쉬프터부(260)로부터 출력되는 디지털데이터에 대응하는 전압을 선택하여 출력한다. 버퍼부(280)는 바이어스부(285)로부터 바이어스 전류를 공급받아 D/A 선택부(520)로부터 출력되는 전압을 버퍼링한다.
그러나, 종래의 소스 드라이버(200)는 포지티브 그레이 출력용 채널과 네가티브 그레이 출력용 채널을 구비하는 복수 개의 채널 블록(220)으로 구성되어, 하나의 채널 블록(200)에 포지티브 그레이 출력용 D/A 선택부(270)와 네가티브 그레이 출력용 D/A 선택부(270)가 모두 설계되어야 한다. 따라서, 저전압 회로(230a)와 고전압 회로(230b)의 면적 비율이 3:7이나 2:8과 같이 저전압 회로(230a)에 대비하여 고전압 회로(230b)의 면적이 매우 커서 칩 사이즈가 커지는 단점이 있다.
본 발명이 이루고자 하는 하나의 기술적 과제는 포지티브 그레이 출력용 D/A 변환기와 네가티브 그레이 출력용 D/A 변환기가 분리 구성된 저전압으로 도트 인버전 구동이 가능한 소스 드라이버를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 포지티브 그레이 출력용 D/A 변환기와 네가티브 그레이 출력용 D/A 변환기가 분리 구성된 소스 드라이버가 내장되어 전체 칩의 사이즈를 작게 할 수 있는 도트 인버전 구동이 가능한 소스 드라이버가 내장된 모바일 원 칩을 제공하는데 있다.
상기 하나의 기술적 과제를 이루기 위한 본 발명의 일실시예에 따른 저전압으로 도트 인버전 구동이 가능한 소스 드라이버는 신호처리부, 변환부 및 출력부를 구비하여 이루어진다.
상기 신호처리부는 저장지시신호에 응답하여 디지털데이터를 수신하여 저장하고, 출력지시신호 및 극성지시신호에 응답하여 포지티브 그레이 출력용 디지털데이터 및 네가티브 그레이 출력용 디지털데이터를 출력한다. 상기 변환부는 상기 신호처리부로부터 수신한 상기 포지티브 그레이 출력용 디지털데이터 및 상기 네가티브 그레이 출력용 디지털데이터에 대응하는 포지티브 변환전압 및 네가티브 변환전압을 출력한다. 상기 출력부는 상기 극성지시신호에 응답하여 상기 변환부로부터 수신한 상기 포지티브 변환전압 및 상기 네가티브 변환전압을 스위칭하여 출력신호를 출력한다.
상기 다른 하나의 기술적 과제를 이루기 위한 본 발명의 일실시예에 따른 저전압으로 도트 인버전 구동이 가능한 소스 드라이버가 내장된 모바일 원 칩은 상기 신호처리부, 상기 변환부 및 상기 출력부를 구비하는 소스 드라이버가 내장되어 이루어진다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명에 따른 모바일 원 칩에 장착되는 소스 드라이버의 일실시예를 나타낸다.
도 3에 도시된 소스 드라이버(300)는 신호처리부(310), 변환부(320a, 320b) 및 출력부(330)를 구비한다.
신호처리부(310)는 저장지시신호(SRout)에 응답하여 SRAM(302)으로부터 2m(m은 정수)개의 디지털데이터(Data[2m])를 수신하여 저장하고, 출력지시신호(Load) 및 극성지시신호(POL)에 응답하여 포지티브(Positive) 그레이 출력용 디지털데이터들(PIN1 ~ PINm)과 네가티브(Negative) 그레이 출력용 디지털데이터들(NIN1 ~ NINm)을 분리하여 출력한다.
변환부(320a, 320b)는 제1 D/A 변환기(320a) 및 제2 D/A 변환기(320b)를 구비한다. 제1 D/A 변환기(320a)는 신호처리부(310)로부터 전달된 포지티브 그레이 출력용 디지털데이터들(PIN1 ~ PINm)에 대응하는 포지티브 변환전압들(POUT1 ~ POUTm)을 출력한다. 제2 D/A 변환기(320b)는 신호처리부(310)로부터 전달된 네가티브 그레이 출력용 디지털데이터들(NIN1 ~ NINm)에 대응하는 네가티브 변환전압들(NOUT1 ~ NOUTm)을 출력한다.
상기 디지털데이터들에 대응하는 변환전압들은 아날로그전압인 것이 바람직하다. 이 경우, 상기 디지털데이터들에 대응하는 변환전압들은, 제1 D/A 변환기(320a)의 경우에는 제1전원전압(0.5*AVDD) 및 제2전원전압(AVSS)의 사이에 직렬로 연결된 저항 스트링(Resistor String)들에 강하되는 전압들을 이용하고, 제2 D/A 변환기(320b)의 경우에는 제2전원전압(AVSS)과 제1전원전압(0.5*AVDD)과 극성(Polarity)이 반대되는 역 바이어스 제1전원전압(-0.5*AVDD) 사이에 직렬로 연결된 저항 스트링들에 강하되는 전압들을 이용한다.
여기서, 상기 제1전원전압(0.5*AVDD)은 상기 제2전원전압(AVSS)에 비해 상대적으로 높은 전압준위를 가진다. 그리고, 제1전원전압(0.5*AVDD)은 제1 D/A 변환기(320a)에 이용되는 가장 높은 전압준위를 가지며, 제2전원전압(AVSS)은 제1 D/A 변환기(320a)에 이용되는 가장 낮은 전압준위를 가진다. 또한, 제2전원전압(AVSS)는 제2 D/A 변환기(320b)에 이용되는 가장 높은 전압준위를 가지며, 역 바이어스 제1전원전압(-0.5*AVDD)은 제2 D/A 변환기(320b)에 이용되는 가장 낮은 전압준위를 가진다.
출력부(330)는 복수 개의 스위치블록(330-1 ~ 330-m)을 구비한다.
복수 개의 스위치블록(330-1 ~ 330-m) 각각은 제1 D/A 변환기(320a)로부터 하나의 변환전압을 수신하고, 제2 D/A 변환기(320b)로부터 다른 하나의 변환전압을 수신하여, 극성지시신호(POL)에 응답하여 스위칭하여 2개의 출력신호를 출력한다.
도 3에 도시된 예에서, 제1스위치블록(330-1)은 제1 D/A 변환기(320a)로부터 출력되는 포지티브 제1변환전압(POUT1) 및 제2 D/A 변환기(320b)로부터 출력되는 네가티브 제1변환전압(NOUT1)을 수신하고, 극성지시신호(POL)에 응답하여 스위칭하여 제1출력신호(OUT1) 및 제2출력신호(OUT2)를 출력한다. 제2스위치블록(330-2)은 제1 D/A 변환기(320a)로부터 출력되는 포지티브 제2변환전압(POUT2) 및 제2 D/A 변환기(320b)로부터 출력되는 네가티브 제2변환전압(NOUT2)을 수신하고, 극성지시신호(POL)에 응답하여 스위칭하여 제3출력신호(OUT3) 및 제4출력신호(OUT4)를 출력한다. 제m스위치블록(330-m)은 제1 D/A 변환기(320a)로부터 출력되는 포지티브 제m변환전압(POUTm) 및 제2 D/A 변환기(320b)로부터 출력되는 네가티브 제m변환전압(NOUTm)을 수신하고, 극성지시신호(POL)에 응답하여 스위칭하여 제(2m-1)출력신호(OUT(2m-1)) 및 제2m출력신호(OUT2m)를 출력한다.
도 4는 도 3에 도시된 신호처리부(310)의 일실시예이다.
도 4를 참조하면, 신호처리부(310)는, 쉬프트레지스터부(410), 래치부(420) 및 스위치부(430)를 구비한다.
쉬프트레지스터부(410)는 복수 개의 쉬프트레지스터(Shift Register)를 구비하며 디지털데이터(Data)를 순차적(serial)으로 수신한다.
래치부(420)는 복수 개의 래치블록을 구비한다. 상기 각각의 래치블록은 저장지시신호(SRout)에 응답하여 쉬프트레지스터부(410)로부터 해당 디지털데이터(Data)를 수신하여 저장하고, 출력지시신호(Load) 신호에 응답하여 디지털데이 터(Data)를 출력한다.
스위치부(430)는 복수 개의 스위치블록(430-1 ~ 430-m)을 구비하며, 스위치블록(430-1 ~ 430-m) 각각은 극성지시신호(POL)에 응답하여 상기 래치부(420)로부터 출력되는 해당 디지털데이터(Data)를 포지티브 그레이 출력용 디지털데이터들(PIN1 ~ PINm)과 네가티브 그레이 출력용 디지털데이터들(NIN1 ~ NINm)로 분리하여 출력한다.
도 5는 포지티브 그레이 출력용 제1디지털데이터(PIN1) 및 네가티브 그레이 출력용 제1디지털데이터(NIN1)를 출력하는 도 4에 도시된 신호처리부(310)의 일부분을 나타낸다.
도 5를 참조하면, 제1디지털데이터(Data1)는 제1쉬프트레지스터(410-11)로부터 제1래치블록(420-11)을 거쳐 제1스위치블록(430-1)으로 전달되고, 제2디지털데이터(Data2)는 제2쉬프트레지스터(410-12)로부터 제2래치블록(420-12)을 거쳐 제1스위치블록(430-1)로 전달된다.
제1래치블록(420-11)은 저장지시신호(SRout)에 응답하여 제1디지털데이터(Data1)를 저장하고 출력하는 제1래치회로(421-1) 및 출력지시신호(Load)에 응답하여 제1래치회로(421-1)에 저장된 제1디지털데이터(Data1)를 저장하고 출력하는 제2래치회로(422-1)를 구비한다. 제2래치블록(420-12)은 저장지시신호(SRout)에 응답하여 제2디지털데이터(Data2)를 저장하고 출력하는 제1래치회로(421-2) 및 출력지시신호(Load)에 응답하여 제1래치회로(421-2)에 저장된 제2디지털데이터(Data2)를 저장하고 출력하는 제2래치회로(422-2)를 구비한다.
제1스위치블록(430-1)은 제1디지털데이터(Data1) 및 제2디지털데이터(Data2)를 수신하고, 극성지시신호(POL)에 응답하여 포지티브 그레이 출력용 제1디지털데이터(PIN1) 및 네가티브 그레이 출력용 제1디지털데이터(NIN1)로 구별하여 출력한다. 도 3을 참조하면, 포지티브 그레이 출력용 제1디지털데이터(PIN1)는 제1 D/A 변환기(320a)에 전달되고 네가티브 그레이 출력용 제1디지털데이터(NIN1)는 제2 D/A 변환기(320b)에 전달된다.
여기서 극성지시신호(POL)는 포지티브 그레이 출력용 디지털데이터인지, 아니면 네가티브 그레이 출력용 디지털데이터인지를 결정하는 신호이다.
일예로, 극성지시신호(POL)가 "H"라면, 래치부(420)에 저장된 2m개의 디지털데이터들 중 홀수 번째 디지털데이터들(1,3,…,2m-1)은 포지티브 그레이 출력용 디지털데이터들(PIN1 ~ PINm)로 출력되고, 짝수 번째 디지털데이터들(2,4,…,2m)은 네가티브 그레이 출력용 디지털데이터(NIN1 ~ NINm)로 출력된다. 반면, 극성지시신호(POL)가 "L"라면, 래치부(420)에 저장된 2m개의 디지털데이터들 중 홀수 번째 디지털데이터들(1,3,…,2m-1)은 네가티브 그레이 출력용 디지털데이터들(NIN1 ~ NINm)로 출력되고, 짝수 번째 디지털데이터들(2,4,…,2m)은 포지티브 그레이 출력용 디지털데이터(PIN1 ~ PINm)로 출력된다.
설명의 편의를 위하여 상기의 내용을 2m개의 디지털데이터들 중 홀수 번째 디지털데이터들(1,3,…,2m-1)을 기준으로 요약한다. 출력지시신호(Load)가 인에이블 되었을 때 극성지시신호(POL)가 "H"인 경우에는 홀수 번째 디지털데이터들(1,3,…,2m-1)은 그대로 제1 D/A 변환기(320a)로 전달되지만, 극성지시신호(POL) "L"인 경우에는 극성을 바꾸어서 제2 D/A 변환기(320b)에 전달된다.
결국, 극성지시신호(POL)가 "H"인 경우에는 신호처리부(310)에 입력된 디지털데이터들은 최초에 할당된 D/A 변환기(320a, 320b)에 전달되고, 극성지시신호(POL)가 "L"인 경우에는 최초에 할당된 것과 반대되는 D/A 변환기(320b, 320a)에 전달된다. 2개의 D/A 변환기(320a, 320b) 각각은 신호처리부(310)로부터 분리 출력된 디지털데이터들 각각에 대응하는 변환전압을 출력한다.
이는 도 3에서 상술한 출력부(330)에 구비된 복수 개의 스위치블록(330-1 ~ 330-m)에도 적용될 수 있다.
예를 들어, 도 3에 도시된 제m스위치블록(330-m)의 예에서, 최초에 할당된 출력 방향이 포지티브 제m변환전압(POUTm)의 경우 제(2m-1)출력신호(OUT(2m-1))를 출력하고, 네가티브 제m변환전압(NOUTm)의 경우 제2m출력신호(OUT2m)를 출력하는 것이라면, 극성지시신호(POL)가 "H"인 경우, 제m스위치블록(330-m)은 최초에 할당된 출력 방향 그대로, 즉, 제(2m-1)출력신호(OUT(2m-1))로 포지티브 제m변환전압(POUTm)을 출력하고, 제2m출력신호(OUT2m)로 네가티브 제m변환전압(NOUTm)을 출력한다. 반면, 극성지시신호(POL)가 "L"인 경우, 제m스위치블록(330-m)은 최초에 할당된 방향의 반대 방향으로 , 즉, 제(2m-1)출력신호(OUT(2m-1))로 네가티브 제m변환전압(NOUTm)을 출력하고, 제2m출력신호(OUT2m)로 포지티브 제m변환전압(POUTm)을 출력한다.
도 6은 래치부에 구비되는 래치블록의 일부를 나타낸 것으로, 도 5에 도시된 제1래치블록(420-11)의 일실시예이다.
도 6을 참조하면, 제1래치블록(420-11)은 제1래치회로(421-1) 및 제2래치회로(422-1)를 구비한다. 제1래치회로(421-1)는 저장지시신호(SRout)에 응답하여 제1디지털데이터(Data1)를 저장하고 출력한다. 제2래치회로(422-1)는 출력지시신호(Load)에 응답하여 제1래치회로(421-1)에 저장된 제1디지털데이터(Data1)를 저장하고 출력한다.
도 6에 도시된 래치회로들(421-1, 422-1)의 동작은 일반적으로 알려져 있으므로, 여기서 설명은 하지 않는다.
도 7은 도 3에 도시한 2개의 D/A 변환기(320a, 320b) 중 제1 D/A 변환기(320a)의 일실시예이다.
도 7을 참조하면, 2개의 D/A 변환기(320a, 320b) 각각은, 레벨쉬프터블록(710), D/A 선택블록(720) 및 증폭블록(730)을 구비한다.
본 발명에 대한 이해의 편의를 위하여, 이하에서는 제1 D/A 변환기(320a)에 대하여 설명하기로 한다.
레벨쉬프터블록(710)은 복수 개의 레벨쉬프터들(Level Shifter)을 구비하여, 신호처리부(310)로부터 출력되는 포지티브 그레이 출력용 디지털데이터(PIN1 ~ PINm)의 레벨을 변환시킨다.
D/A 선택블록(720)은 복수 개의 D/A 선택기(Digital to Analog Selector)를 구비하여, 레벨쉬프터블록(710)으로부터 출력되는 레벨이 변환된 복수 개의 포지티브 그레이 출력용 디지털데이터들(PIN1 ~ PINm) 각각에 대응하는 포지티브 변환전압을 출력한다.
이를 위해, D/A 선택블록(720)은 저항 스트링(725)으로부터 출력되는 복수 개의 전압들 중 해당 포지티브 그레이 출력용 디지털데이터에 대응하는 전압을 선택하여 출력한다. 여기서, 저항 스트링(725)으로부터 출력되는 복수 개의 전압은 도 3에 대한 설명에서 기술한 바와 같이, 제1전원전압(0.5*AVDD) 및 제2전원전압(AVSS)의 사이에 직렬로 연결된 저항 스트링들에 의해 강하되는 전압들이다.
증폭블록(730)은 D/A 선택블록(720)로부터 출력되는 복수 개의 포지티브 변환전압 각각을 증폭하여, 최종적으로 증폭된 m개의 포지티브 변환전압(POUT1 ~ POUTm)을 출력한다.
결국, 본 발명에 따른 소스 드라이버(300)는 제1 D/A 변환기(320a)에서는 포지티브 그레이 출력용 디지털데이터에 대해서만 각각에 대응하는 포지티브 변환전압을 출력하고, 제2 D/A 변환기(320b)에서는 네가티브 그레이 출력용 디지털데이터에 대해서만 각각에 대응하는 네가티브 변환전압을 출력하면 된다.
종래의 소스 드라이버(도 2의 200)는 포지티브 그레이 출력용 채널과 네가티브 그레이 출력용 채널을 모두 포함하는 복수 개의 채널 블록(도2의 220)을 구비하고 있어서, 전체적으로 모바일 원 칩의 칩 사이즈가 커지는 단점이 있었다. 그러나, 도 3에 도시된 바와 같이, 본 발명에 따른 소스 드라이버(300)는 제1 D/A 변환기(320a)와 제2 D/A 변환기(320b)가 분리되어 있어서 효율적인 설계가 가능하다. 따라서 본 발명에 따른 소스 드라이버(300)를 내장하는 모바일 원 칩의 사이즈도 전체적으로 줄일 수 있다.
또한, 도 3에 도시된 신호처리부(310), 변환부(320) 및 출력부(330)를 구비 하는 소스 드라이버(300)가 도 1에 도시된 모바일 원 칩(100)에 내장되면, 소스 드라이버(300)의 사이즈를 줄일 수 있으므로, 모바일 칩(100) 전체적으로도 칩 사이즈를 줄일 수 있다.
도 8은 제1 D/A 변환기(320a) 및 제2 D/A 변환기(320b)에 이용되는 감마커브의 일실시예이다.
도 8을 참조하면, 제2전원전압(AVSS)을 기준으로 포지티브 그레이 출력용 감마커브(810)와 네가티브 그레이 출력용 감마커브(820)가 서로 대칭형으로 분리되어 있다.
도 8에 도시된 두 감마커브(810,820)를 통해서, 제1 D/A 변환기(320a)는 종래의 전원전압(AVDD)의 하프전압에 해당하는 제1전원전압(0.5*AVDD)의 전압준위와 제2전원전압(AVSS)의 전압준위 사이의 전압준위에서 입력된 데이터(Input Data)에 대응하는 전압이 선택될 수 있고, 제2 D/A 변환기(320b)는 제2전원전압(AVSS)의 전압준위와 역 바이어스 제1전원전압(-0.5*AVDD)의 전압준위 사이의 전압준위에서 입력된 데이터에 대응하는 전압이 선택될 수 있다.
도 8에서 제1전원전압(0.5*AVDD)은, 소스 드라이버(300)가 이용하는 가장 높은 전원전압(AVDD)의 전압준위의 절반(1/2)에 해당하는 전압준위를 갖는 전압일 수 있으며, 제2전원전압(AVSS)은, 소스 드라이버(300)가 이용하는 가장 낮은 전원전압(AVSS)의 전압준위에 해당하는 전압준위를 갖는 전압일 수 있다. 제1전원전압(0.5*AVDD), 제2전원전압(AVSS) 등의 전원전압들은 소스 드라이버(300)나 모바일 원 칩(도 1의 100)의 특성에 따라 정해지는 값이며, 포지티브 그레이 출력용 감마 커브(810)와 네가티브 그레이 출력용 감마커브(820)는 제2전원전압(AVSS)을 기준으로 완전히 대칭일 필요는 없다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
상술한 바와 같이, 본 발명에 따른 저전압으로 도트 인버전 구동이 가능한 모바일 원 칩은, 장착된 소스드라이버에서 2개의 D/A 변환기를 분리함으로써, 칩 사이즈를 줄일 수 있으며, 저전력으로 구동이 가능한 장점이 있다.

Claims (14)

  1. 저장지시신호에 응답하여 디지털데이터를 수신하여 저장하고, 출력지시신호 및 극성지시신호에 응답하여 포지티브 그레이 출력용 디지털데이터 및 네가티브 그레이 출력용 디지털데이터를 출력하는 신호처리부;
    상기 신호처리부로부터 수신한 상기 포지티브 그레이 출력용 디지털데이터에 대응되는 상기 포지티브 변환전압을 출력하되, 저항 스트링으로부터 출력되는 복수개의 전압들 중 상기 포지티브 그레이 출력용 디지털 데이터에 대응하여 제1전원전압과 제2전원전압 사이의 전압을 선택하도록 동작하는 제1 D/A 변환기; 및
    상기 신호처리부로부터 수신한 상기 네가티브 그레이 출력용 디지털데이터에 대응되는 상기 네가티브 변환전압을 출력하되, 저항 스트링으로부터 출력되는 복수개의 전압들 중 상기 네가티브 그레이 출력용 디지털데이터에 대응하여 제2전원전압과 상기 제1전원전압과 극성(Polarity)이 반대되는 역 바이어스 제1전원전압 사이의 전압을 선택하도록 동작하는 제2 D/A 변환기를 구비하는 변환부; 및
    상기 극성지시신호에 응답하여 상기 변환부로부터 수신한 상기 포지티브 변환전압 및 상기 네가티브 변환전압을 스위칭하여 출력신호를 출력하는 출력부를 구비하는 것을 특징으로 하는 저전압으로 도트 인버전(Dot Inversion) 구동이 가능한 소스 드라이버.
  2. 제1항에 있어서, 상기 신호처리부는,
    상기 디지털데이터를 수신하여 저장하는 쉬프트레지스터부(Shift Register Unit);
    상기 저장지시신호에 응답하여 상기 쉬프트레지스터부로부터 디지털데이터를 수신하여 저장하고, 상기 출력지시신호에 응답하여 상기 저장된 디지털데이터를 출력하는 래치부(Latch Unit); 및
    상기 극성지시신호에 응답하여 상기 래치부로부터 수신한 디지털데이터를 스 위칭하여 상기 포지티브 그레이 출력용 디지털데이터 및 상기 네가티브 그레이 출력용 디지털데이터로 분리하는 스위치부(Switch Unit)를 구비하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  3. 제2항에 있어서, 상기 래치부는,
    상기 저장지시신호에 응답하여 디지털데이터를 저장하는 제1래치회로; 및
    상기 출력지시신호에 응답하여 상기 제1래치회로에 저장된 디지털데이터를 저장하고 출력하는 제2래치회로를 각각 포함하는 복수 개의 래치블록을 구비하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  4. 제3항에 있어서, 상기 스위치부는,
    상기 복수 개의 래치블록 중에서 2개의 래치블록으로부터 각각에 저장된 디지털데이터를 수신하고, 상기 극성지시신호에 응답하여 상기 수신된 2개의 디지털데이터들을 스위칭하여 상기 포지티브 그레이 출력용 디지털데이터 및 상기 네가티브 그레이 출력용 디지털데이터를 각각 출력하는 복수 개의 스위치블록을 구비하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  5. 제4항에 있어서, 상기 복수 개의 스위치블록 각각은,
    상기 극성지시신호에 따라서, 상기 수신한 2개의 디지털데이터들을 최초에 할당된 방향으로 전달하거나, 최초에 할당된 것과 반대되는 방향으로 전달하는 것 을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  6. 삭제
  7. 제1항에 있어서, 상기 제1 D/A 변환기 및 상기 제2 D/A 변환기는
    상기 신호처리부로부터 출력되는 디지털데이터들의 레벨(Level)을 변환하는 레벨쉬프터블록(Level Shifter Block);
    상기 레벨쉬프터블록으로부터 출력되는 레벨이 변환된 디지털데이터들 각각에 대응하는 변환전압을 출력하는 D/A 선택블록(Digital to Analog Selector Block); 및
    상기 D/A 선택블록으로부터 출력되는 복수 개의 변환전압을 증폭하는 증폭블록(Amplifier Block)을 구비하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  8. 제7항에 있어서, 상기 소스 드라이버는,
    서로 다른 전압준위를 가지는 복수 개의 전압을 출력하는 저항 스트링(Resistor String)을 더 구비하고,
    상기 D/A 선택블록은, 상기 저항 스트링으로부터 출력되는 복수 개의 전압들 중 해당 디지털데이터에 대응하는 전압을 선택하여 상기 변환전압으로 출력하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  9. 제1항에 있어서, 상기 출력부는,
    상기 극성지시신호에 응답하여, 상기 변환부로부터 수신한 변환전압 중 하나의 포지티브 변환전압 및 하나의 네가티브 변환전압을 스위칭하여 2개의 상기 출력신호를 각각 출력하는 복수 개의 스위치블록을 구비하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  10. 제9항에 있어서, 상기 복수 개의 스위치블록 각각은,
    상기 극성지시신호에 따라서, 상기 수신한 2개의 변환전압을 최초에 할당된 방향으로 출력하거나, 최초에 할당된 방향의 반대 방향으로 출력하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  11. 삭제
  12. 제1항에 있어서,
    상기 제1전원전압은 상기 제2전원전압에 비해 상대적으로 높은 전압준위를 가지는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  13. 제1항에 있어서,
    상기 제1전원전압은, 상기 소스 드라이버가 이용하는 가장 높은 전원전압의 전압준위의 1/2에 해당하는 전압준위를 갖는 전압이고,
    상기 제2전원전압은, 상기 소스 드라이버가 이용하는 가장 낮은 전압준위를 갖는 전압인 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버.
  14. 소스 드라이버가 내장되어 있는 모바일 원 칩에 있어서,
    상기 소스 드라이버는,
    저장지시신호에 응답하여 디지털데이터를 수신하여 저장하고, 출력지시신호 및 극성지시신호에 응답하여 포지티브 그레이 출력용 디지털데이터 및 네가티브 그레이 출력용 디지털데이터를 출력하는 신호처리부;
    상기 신호처리부로부터 수신한 상기 포지티브 그레이 출력용 디지털데이터에 대응되는 상기 포지티브 변환전압을 출력하되, 저항 스트링으로부터 출력되는 복수개의 전압들 중 상기 포지티브 그레이 출력용 디지털 데이터에 대응하여 제1전원전압과 제2전원전압 사이의 전압을 선택하도록 동작하는 제1 D/A 변환기; 및
    상기 신호처리부로부터 수신한 상기 네가티브 그레이 출력용 디지털데이터에 대응되는 상기 네가티브 변환전압을 출력하되, 저항 스트링으로부터 출력되는 복수개의 전압들 중 상기 네가티브 그레이 출력용 디지털데이터에 대응하여 제2전원전압과 상기 제1전원전압과 극성(Polarity)이 반대되는 역 바이어스 제1전원전압 사이의 전압을 선택하도록 동작하는 제2 D/A 변환기를 구비하는 변환부; 및
    상기 극성지시신호에 응답하여 상기 변환부로부터 수신한 상기 포지티브 변환전압 및 상기 네가티브 변환전압을 스위칭하여 출력신호를 출력하는 출력부를 구비하는 것을 특징으로 하는 저전압으로 도트 인버전 구동이 가능한 소스 드라이버가 내장된 모바일 원 칩
KR1020070008423A 2007-01-26 2007-01-26 저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩 KR100847452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070008423A KR100847452B1 (ko) 2007-01-26 2007-01-26 저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008423A KR100847452B1 (ko) 2007-01-26 2007-01-26 저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩

Publications (1)

Publication Number Publication Date
KR100847452B1 true KR100847452B1 (ko) 2008-07-21

Family

ID=39824894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008423A KR100847452B1 (ko) 2007-01-26 2007-01-26 저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩

Country Status (1)

Country Link
KR (1) KR100847452B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056664A (ja) 1999-08-19 2001-02-27 Fujitsu Ltd Ｌｃｄパネル駆動回路
KR20030004988A (ko) * 2001-07-06 2003-01-15 샤프 가부시키가이샤 화상 표시 장치
KR20040060708A (ko) * 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 액정 표시 패널의 데이터 구동 장치 및 방법
KR20070043451A (ko) * 2005-10-21 2007-04-25 비오이 하이디스 테크놀로지 주식회사 저 전력 소모를 위한 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056664A (ja) 1999-08-19 2001-02-27 Fujitsu Ltd Ｌｃｄパネル駆動回路
KR20030004988A (ko) * 2001-07-06 2003-01-15 샤프 가부시키가이샤 화상 표시 장치
KR20040060708A (ko) * 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 액정 표시 패널의 데이터 구동 장치 및 방법
KR20070043451A (ko) * 2005-10-21 2007-04-25 비오이 하이디스 테크놀로지 주식회사 저 전력 소모를 위한 액정표시장치

Similar Documents

Publication Publication Date Title
US10621901B2 (en) Display panel, display driver and method of driving subpixel of display panel
JP2981883B2 (ja) 液晶表示装置の駆動装置
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
US7508368B2 (en) Drive voltage generator circuit for driving LCD panel
US6518708B2 (en) Data signal line driving circuit and image display device including the same
US8330750B2 (en) Liquid crystal drive device and liquid crystal display device using the same
US20110316901A1 (en) Data driver device and display device for reducing power consumption in a charge-share operation
KR20120057214A (ko) 평판 표시 장치의 소스 드라이버 출력 회로
KR100428651B1 (ko) 액정표시소자의 소오스 드라이버 및 액정표시소자 구동방법
US7423572B2 (en) Digital-to-analog converter
KR20030004988A (ko) 화상 표시 장치
JP2008292837A (ja) 表示装置
JP2009014842A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
JP2005266738A (ja) ソースドライバーおよび液晶表示装置
US7650373B2 (en) Source driver with multi-channel shift register
CN101145784A (zh) 用于显示设备的译码器电路、驱动电路以及显示设备
KR102554201B1 (ko) 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
US20070279341A1 (en) Driving circuit and organic electroluminescence display thereof
JP2006154772A (ja) 液晶表示装置、液晶ドライバ及びその動作方法
KR20160130057A (ko) 액정 표시 장치 및 그 구동 방법
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR100865329B1 (ko) 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법
EP1865604A1 (en) Driving circuit and organic electroluminiscence display thereof
JP7544624B2 (ja) 出力回路、表示ドライバ及び表示装置
JP2006195430A (ja) 液晶表示装置のソースドライバ駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130709

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee