JP2003022054A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2003022054A JP2003022054A JP2001206956A JP2001206956A JP2003022054A JP 2003022054 A JP2003022054 A JP 2003022054A JP 2001206956 A JP2001206956 A JP 2001206956A JP 2001206956 A JP2001206956 A JP 2001206956A JP 2003022054 A JP2003022054 A JP 2003022054A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- scanning
- data signal
- signal lines
- scanning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Abstract
(57)【要約】
【課題】 アクティブマトリクス方式の画像表示装置の
省電力化を図る。 【解決手段】 データ信号線Ｄ１，Ｄ２，…方向に相互
に隣接する画素を一対として、相互に極性の異なる階調
表示用電圧Ｖｃｃ／０Ｖを出力することでライン反転駆
動を行う。一方、データドライバＤＤの出力段に、該出
力段とデータ信号線Ｄ１，Ｄ２，…とを切離す切離しス
イッチＳ１，Ｓ２，…を設け、ブランキング期間に、デ
ータ信号線Ｄ１，Ｄ２，…を切離すとともに、前段側の
走査信号線Ｇ１，Ｇ３，…の走査時に、後段側の走査信
号線Ｇ２，Ｇ４，…も併せて選択走査する。したがっ
て、前記ブランキング期間に、隣接する画素容量Ｃ１
１，Ｃ１２：Ｃ３１，Ｃ３２：…の電荷とＣ２１，Ｃ２
２：Ｃ４１，Ｃ４２：…の電荷とが中和され、省電力化
することができる。また、短距離で短絡されるので、波
形鈍りが小さい。これによって、大型画面に好適に用る
ことができる。
省電力化を図る。 【解決手段】 データ信号線Ｄ１，Ｄ２，…方向に相互
に隣接する画素を一対として、相互に極性の異なる階調
表示用電圧Ｖｃｃ／０Ｖを出力することでライン反転駆
動を行う。一方、データドライバＤＤの出力段に、該出
力段とデータ信号線Ｄ１，Ｄ２，…とを切離す切離しス
イッチＳ１，Ｓ２，…を設け、ブランキング期間に、デ
ータ信号線Ｄ１，Ｄ２，…を切離すとともに、前段側の
走査信号線Ｇ１，Ｇ３，…の走査時に、後段側の走査信
号線Ｇ２，Ｇ４，…も併せて選択走査する。したがっ
て、前記ブランキング期間に、隣接する画素容量Ｃ１
１，Ｃ１２：Ｃ３１，Ｃ３２：…の電荷とＣ２１，Ｃ２
２：Ｃ４１，Ｃ４２：…の電荷とが中和され、省電力化
することができる。また、短距離で短絡されるので、波
形鈍りが小さい。これによって、大型画面に好適に用る
ことができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
として好適に実施され、相互に交差する複数の走査信号
線およびデータ信号線によって区画された各画素領域に
電気光学素子ならびにそれに対を成すスイッチング素子
および画素容量を備えるアクティブマトリクス方式の画
像表示装置に関する。
として好適に実施され、相互に交差する複数の走査信号
線およびデータ信号線によって区画された各画素領域に
電気光学素子ならびにそれに対を成すスイッチング素子
および画素容量を備えるアクティブマトリクス方式の画
像表示装置に関する。
【０００２】
【従来の技術】前記液晶表示装置などでは、電気光学素
子である液晶の劣化を抑えるために、従来から、交流駆
動が行われている。しかしながら、交流駆動を行うと、
階調表示用電圧の極性を切換える際に、データ信号線駆
動回路は、逆極性の電荷の注入によって、データ信号線
および画素容量の電荷を放電した後、所望とする階調表
示用電圧まで充電を行うことになり、多くの電力を消費
するという問題がある。そこで、典型的な従来技術であ
る特開平９−２１２１３７号公報が提案された。
子である液晶の劣化を抑えるために、従来から、交流駆
動が行われている。しかしながら、交流駆動を行うと、
階調表示用電圧の極性を切換える際に、データ信号線駆
動回路は、逆極性の電荷の注入によって、データ信号線
および画素容量の電荷を放電した後、所望とする階調表
示用電圧まで充電を行うことになり、多くの電力を消費
するという問題がある。そこで、典型的な従来技術であ
る特開平９−２１２１３７号公報が提案された。
【０００３】図１２は、その特開平９−２１２１３７号
の構成を簡略化して示すブロック図である。この従来技
術では、交流駆動を行うにあたって、相互に隣接するフ
レーム間で、相互に逆極性の階調表示用電圧を出力する
フレーム反転駆動が行われている。また、フリッカーを
抑制するために、データ信号線方向に相互に隣接する画
素間で相互に逆極性の階調表示用電圧を出力するライン
反転駆動および走査信号線方向に相互に隣接する画素間
で相互に逆極性の階調表示用電圧を出力するドット反転
駆動が併用されている。
の構成を簡略化して示すブロック図である。この従来技
術では、交流駆動を行うにあたって、相互に隣接するフ
レーム間で、相互に逆極性の階調表示用電圧を出力する
フレーム反転駆動が行われている。また、フリッカーを
抑制するために、データ信号線方向に相互に隣接する画
素間で相互に逆極性の階調表示用電圧を出力するライン
反転駆動および走査信号線方向に相互に隣接する画素間
で相互に逆極性の階調表示用電圧を出力するドット反転
駆動が併用されている。
【０００４】したがって、表示データの極性は、フレー
ム毎に、たとえば図１３（ａ）と図１３（ｂ）との間で
切換わる。図１３は、液晶パネルの８×６画素分を示し
ている。図１３（ａ）と図１３（ｂ）とでは、フレーム
毎に総ての画素の極性が切換わっていることから前記フ
レーム反転駆動が行われていることが理解され、かつ各
フレーム内で、データ信号線方向（図１３では上下方
向）に相互に隣接する画素の極性が切換わっていること
から前記ライン反転駆動が行われていることが理解さ
れ、さらに走査信号線方向（図１３では左右方向）に相
互に隣接する画素の極性が切換わっていることから前記
ドット反転駆動が行われていることが理解される。
ム毎に、たとえば図１３（ａ）と図１３（ｂ）との間で
切換わる。図１３は、液晶パネルの８×６画素分を示し
ている。図１３（ａ）と図１３（ｂ）とでは、フレーム
毎に総ての画素の極性が切換わっていることから前記フ
レーム反転駆動が行われていることが理解され、かつ各
フレーム内で、データ信号線方向（図１３では上下方
向）に相互に隣接する画素の極性が切換わっていること
から前記ライン反転駆動が行われていることが理解さ
れ、さらに走査信号線方向（図１３では左右方向）に相
互に隣接する画素の極性が切換わっていることから前記
ドット反転駆動が行われていることが理解される。
【０００５】図１２を参照して、データドライバ１から
の前記各データ信号線ｄ１，ｄ２，…，ｄｎには、直列
に切離しスイッチｓ１，ｓ２，…，ｓｎがそれぞれ介在
されており、また各データ信号線ｄ１，ｄ２，…，ｄｎ
間には、前記スイッチｓ１〜ｓｎの下流側で、それらを
短絡する短絡スイッチｓｗ１，ｓｗ２，…，ｓｗｎ−１
が設けられている。図示しない各走査信号線が順次選択
走査されて、各画素のスイッチング素子を介して画素容
量にデータ信号線ｄ１〜ｄｎの階調表示用電圧が取込ま
れてゆくときには、前記スイッチｓ１〜ｓｎは導通し、
前記短絡スイッチｓｗ１〜ｓｗｎ−１は遮断している。
の前記各データ信号線ｄ１，ｄ２，…，ｄｎには、直列
に切離しスイッチｓ１，ｓ２，…，ｓｎがそれぞれ介在
されており、また各データ信号線ｄ１，ｄ２，…，ｄｎ
間には、前記スイッチｓ１〜ｓｎの下流側で、それらを
短絡する短絡スイッチｓｗ１，ｓｗ２，…，ｓｗｎ−１
が設けられている。図示しない各走査信号線が順次選択
走査されて、各画素のスイッチング素子を介して画素容
量にデータ信号線ｄ１〜ｄｎの階調表示用電圧が取込ま
れてゆくときには、前記スイッチｓ１〜ｓｎは導通し、
前記短絡スイッチｓｗ１〜ｓｗｎ−１は遮断している。
【０００６】一方、各画素に前記階調表示用電圧が取込
まれる直前には、ブランキング期間が設定されており、
該ブランキング期間には、スイッチｓ１〜ｓｎは遮断
し、スイッチｓｗ１〜ｓｗｎ−１は導通する。これによ
って、選択走査されているライン上の画素の画素容量
が、各画素のスイッチング素子からデータ信号線ｄ１〜
ｄｎを介して短絡スイッチｓｗ１〜ｓｗｎ−１によって
短絡され、略均等に存在する正の電荷と負の電荷とが中
和して同電位となる。なお、スイッチｓ１〜ｓｎが遮断
することで、データドライバ１の出力段に短絡の影響を
与えることはない。
まれる直前には、ブランキング期間が設定されており、
該ブランキング期間には、スイッチｓ１〜ｓｎは遮断
し、スイッチｓｗ１〜ｓｗｎ−１は導通する。これによ
って、選択走査されているライン上の画素の画素容量
が、各画素のスイッチング素子からデータ信号線ｄ１〜
ｄｎを介して短絡スイッチｓｗ１〜ｓｗｎ−１によって
短絡され、略均等に存在する正の電荷と負の電荷とが中
和して同電位となる。なお、スイッチｓ１〜ｓｎが遮断
することで、データドライバ１の出力段に短絡の影響を
与えることはない。
【０００７】したがって、前記データドライバ１は、前
記同電位から、それぞれ反転した階調表示用電圧となる
まで各画素容量を充電すればよく、該データドライバ１
の消費電力を削減することができる。
記同電位から、それぞれ反転した階調表示用電圧となる
まで各画素容量を充電すればよく、該データドライバ１
の消費電力を削減することができる。
【０００８】
【発明が解決しようとする課題】一般的に、液晶パネル
のデータ信号線数と走査信号線数とを比較すると、デー
タ信号線数が倍程度多いのが普通である。たとえば、携
帯電話に使用されている小型液晶パネルを例にすると、
走査信号線数が８０本に対して、データ信号線数は１６
８本となっている。これは、データ信号線には、カラー
表示のためのＲ，Ｇ，Ｂ表示データの出力にそれぞれ対
応したラインが設けられるためである。このため、上述
のような従来技術では、出力数が多いところに、データ
ドライバ１内に、切離し用のスイッチｓ１〜ｓｎに加え
て、短絡スイッチｓｗ１〜ｓｗｎ−１を造り込む必要が
あり、該データドライバ１のＩＣチップの面積が増大す
るという問題がある。
のデータ信号線数と走査信号線数とを比較すると、デー
タ信号線数が倍程度多いのが普通である。たとえば、携
帯電話に使用されている小型液晶パネルを例にすると、
走査信号線数が８０本に対して、データ信号線数は１６
８本となっている。これは、データ信号線には、カラー
表示のためのＲ，Ｇ，Ｂ表示データの出力にそれぞれ対
応したラインが設けられるためである。このため、上述
のような従来技術では、出力数が多いところに、データ
ドライバ１内に、切離し用のスイッチｓ１〜ｓｎに加え
て、短絡スイッチｓｗ１〜ｓｗｎ−１を造り込む必要が
あり、該データドライバ１のＩＣチップの面積が増大す
るという問題がある。
【０００９】また、選択走査の順位が後ろのライン、す
なわちデータドライバ１から遠いライン程、短絡スイッ
チｓｗ１〜ｓｗｎ−１までのデータ信号線ｄ１〜ｄｎの
配線長が長くなり、配線抵抗の影響による電圧降下によ
って完全に電荷を中和できず、前記消費電力を充分に削
減することができないという問題もある。また、前記配
線長が長くなる程、波形鈍りによる応答時間が大きくな
るという問題もある。このため、データ信号線が長くな
る大画面の表示装置には効果が小さくなる。
なわちデータドライバ１から遠いライン程、短絡スイッ
チｓｗ１〜ｓｗｎ−１までのデータ信号線ｄ１〜ｄｎの
配線長が長くなり、配線抵抗の影響による電圧降下によ
って完全に電荷を中和できず、前記消費電力を充分に削
減することができないという問題もある。また、前記配
線長が長くなる程、波形鈍りによる応答時間が大きくな
るという問題もある。このため、データ信号線が長くな
る大画面の表示装置には効果が小さくなる。
【００１０】本発明の目的は、データ信号線駆動回路を
簡単な構成で実現しつつ、大型画面に適用することがで
きる画像表示装置を提供することである。
簡単な構成で実現しつつ、大型画面に適用することがで
きる画像表示装置を提供することである。
【００１１】
【課題を解決するための手段】本発明の画像表示装置
は、相互に交差する複数の走査信号線およびデータ信号
線によって区画された各画素領域に電気光学素子ならび
にそれに対を成すスイッチング素子および画素容量を備
え、前記スイッチング素子によって前記画素容量に取込
まれた電荷によって電気光学素子を表示駆動するように
した画像表示装置において、データ信号線駆動回路は、
相互に隣接する画素を一対として、相互に極性の異なる
階調表示用電圧を出力し、前記階調表示用電圧の極性を
切換える走査を行う際には、前の走査信号線の選択走査
期間内に、前記一対の画素容量間を短絡する短絡手段を
含むことを特徴とする。
は、相互に交差する複数の走査信号線およびデータ信号
線によって区画された各画素領域に電気光学素子ならび
にそれに対を成すスイッチング素子および画素容量を備
え、前記スイッチング素子によって前記画素容量に取込
まれた電荷によって電気光学素子を表示駆動するように
した画像表示装置において、データ信号線駆動回路は、
相互に隣接する画素を一対として、相互に極性の異なる
階調表示用電圧を出力し、前記階調表示用電圧の極性を
切換える走査を行う際には、前の走査信号線の選択走査
期間内に、前記一対の画素容量間を短絡する短絡手段を
含むことを特徴とする。
【００１２】上記の構成によれば、相互に交差する複数
の走査信号線およびデータ信号線の交点にスイッチング
素子が設けられ、走査信号線の選択走査によって該スイ
ッチング素子がデータ信号線の階調表示用電圧を画素容
量に取込み、その取込まれた電荷によって電気光学素子
を表示駆動することで、非選択期間にも表示を維持する
ようにしたアクティブマトリクス方式の画像表示装置に
おいて、相互に隣接する画素を一対として、データ信号
線駆動回路は、相互に極性の異なる階調表示用電圧を出
力する。すなわち、交流駆動を行うにあたって、データ
信号線方向に相互に隣接する画素間で相互に逆極性の階
調表示用電圧を出力するライン反転駆動および／または
走査信号線方向に相互に隣接する画素間で相互に逆極性
の階調表示用電圧を出力するドット反転駆動を行う。な
お、相互に隣接するフレーム間で、相互に逆極性の階調
表示用電圧を出力するフレーム反転駆動が併用されても
よい。
の走査信号線およびデータ信号線の交点にスイッチング
素子が設けられ、走査信号線の選択走査によって該スイ
ッチング素子がデータ信号線の階調表示用電圧を画素容
量に取込み、その取込まれた電荷によって電気光学素子
を表示駆動することで、非選択期間にも表示を維持する
ようにしたアクティブマトリクス方式の画像表示装置に
おいて、相互に隣接する画素を一対として、データ信号
線駆動回路は、相互に極性の異なる階調表示用電圧を出
力する。すなわち、交流駆動を行うにあたって、データ
信号線方向に相互に隣接する画素間で相互に逆極性の階
調表示用電圧を出力するライン反転駆動および／または
走査信号線方向に相互に隣接する画素間で相互に逆極性
の階調表示用電圧を出力するドット反転駆動を行う。な
お、相互に隣接するフレーム間で、相互に逆極性の階調
表示用電圧を出力するフレーム反転駆動が併用されても
よい。
【００１３】そして、短絡手段は、１または複数フレー
ム毎に前記階調表示用電圧の極性を切換えるにあたっ
て、前の走査信号線の選択走査期間、すなわち対象とな
る走査信号線が選択走査される直前の非選択期間内に、
前記一対の画素容量間を短絡する。
ム毎に前記階調表示用電圧の極性を切換えるにあたっ
て、前の走査信号線の選択走査期間、すなわち対象とな
る走査信号線が選択走査される直前の非選択期間内に、
前記一対の画素容量間を短絡する。
【００１４】したがって、前記階調表示用電圧の極性を
切換えるにあたって、相互に逆極性の隣接画素間で画素
容量の電荷が充分に中和された後に、対象となる走査信
号線が選択走査されてデータ信号が取込まれる。したが
って、データ信号線駆動回路がデータ信号線を充電する
電荷量を少なくすることができ、省電力化を図ることが
できる。また、前記の電荷の中和は、隣接画素間で行わ
れるので、短絡手段は表示パネル上に形成され、前記デ
ータ信号線駆動回路を簡単な構成で実現することができ
るとともに、波形鈍りを小さくすることができる。さら
にまた、そのように短絡される画素間は非選択状態であ
るので、データ信号線から切離されており、データ信号
線駆動回路に影響を及ぼすことはない。これによって、
大型画面に好適に用ることができる。
切換えるにあたって、相互に逆極性の隣接画素間で画素
容量の電荷が充分に中和された後に、対象となる走査信
号線が選択走査されてデータ信号が取込まれる。したが
って、データ信号線駆動回路がデータ信号線を充電する
電荷量を少なくすることができ、省電力化を図ることが
できる。また、前記の電荷の中和は、隣接画素間で行わ
れるので、短絡手段は表示パネル上に形成され、前記デ
ータ信号線駆動回路を簡単な構成で実現することができ
るとともに、波形鈍りを小さくすることができる。さら
にまた、そのように短絡される画素間は非選択状態であ
るので、データ信号線から切離されており、データ信号
線駆動回路に影響を及ぼすことはない。これによって、
大型画面に好適に用ることができる。
【００１５】また、本発明の画像表示装置は、相互に交
差する複数の走査信号線およびデータ信号線によって区
画された各画素領域に電気光学素子ならびにそれに対を
成すスイッチング素子および画素容量を備え、前記スイ
ッチング素子によって前記画素容量に取込まれた電荷に
よって電気光学素子を表示駆動するようにした画像表示
装置において、データ信号線駆動回路の出力段と前記デ
ータ信号線との間に介在され、それらの間を、走査信号
線駆動回路による各走査信号線の選択走査の前半期間に
切離す切離し手段を含み、前記データ信号線駆動回路
は、該データ信号線方向に相互に隣接する画素を一対と
して、相互に極性の異なる階調表示用電圧を出力し、前
記走査信号線駆動回路は、前記階調表示用電圧の極性を
切換える走査を行う際には、前記の対を成す走査信号線
の内、走査順位が前段側の走査信号線の選択走査時の前
記前半期間に、後段側の走査信号線も併せて選択走査す
ることを特徴とする。
差する複数の走査信号線およびデータ信号線によって区
画された各画素領域に電気光学素子ならびにそれに対を
成すスイッチング素子および画素容量を備え、前記スイ
ッチング素子によって前記画素容量に取込まれた電荷に
よって電気光学素子を表示駆動するようにした画像表示
装置において、データ信号線駆動回路の出力段と前記デ
ータ信号線との間に介在され、それらの間を、走査信号
線駆動回路による各走査信号線の選択走査の前半期間に
切離す切離し手段を含み、前記データ信号線駆動回路
は、該データ信号線方向に相互に隣接する画素を一対と
して、相互に極性の異なる階調表示用電圧を出力し、前
記走査信号線駆動回路は、前記階調表示用電圧の極性を
切換える走査を行う際には、前記の対を成す走査信号線
の内、走査順位が前段側の走査信号線の選択走査時の前
記前半期間に、後段側の走査信号線も併せて選択走査す
ることを特徴とする。
【００１６】さらにまた、本発明の画像表示装置は、相
互に交差する複数の走査信号線およびデータ信号線によ
って区画された各画素領域に電気光学素子ならびにそれ
に対を成すスイッチング素子および画素容量を備え、前
記スイッチング素子によって前記画素容量に取込まれた
電荷によって電気光学素子を表示駆動するようにした画
像表示装置において、データ信号線駆動回路の出力段と
前記データ信号線との間に介在され、それらの間を、走
査信号線駆動回路による各走査信号線の選択走査の前に
設けられるブランキング期間に切離す切離し手段を含
み、前記データ信号線駆動回路は、該データ信号線方向
に相互に隣接する画素を一対として、相互に極性の異な
る階調表示用電圧を出力し、前記走査信号線駆動回路
は、前記階調表示用電圧の極性を切換える走査を行う際
には、前記の対を成す走査信号線の内、走査順位が前段
側の走査信号線の選択走査の前の前記ブランキング期間
に、後段側の走査信号線も併せて選択走査することを特
徴とする。
互に交差する複数の走査信号線およびデータ信号線によ
って区画された各画素領域に電気光学素子ならびにそれ
に対を成すスイッチング素子および画素容量を備え、前
記スイッチング素子によって前記画素容量に取込まれた
電荷によって電気光学素子を表示駆動するようにした画
像表示装置において、データ信号線駆動回路の出力段と
前記データ信号線との間に介在され、それらの間を、走
査信号線駆動回路による各走査信号線の選択走査の前に
設けられるブランキング期間に切離す切離し手段を含
み、前記データ信号線駆動回路は、該データ信号線方向
に相互に隣接する画素を一対として、相互に極性の異な
る階調表示用電圧を出力し、前記走査信号線駆動回路
は、前記階調表示用電圧の極性を切換える走査を行う際
には、前記の対を成す走査信号線の内、走査順位が前段
側の走査信号線の選択走査の前の前記ブランキング期間
に、後段側の走査信号線も併せて選択走査することを特
徴とする。
【００１７】上記の構成によれば、相互に交差する複数
の走査信号線およびデータ信号線の交点にスイッチング
素子が設けられ、走査信号線の選択走査によって該スイ
ッチング素子がデータ信号線の階調表示用電圧を画素容
量に取込み、その取込まれた電荷によって電気光学素子
を表示駆動することで、非選択期間にも表示を維持する
ようにしたアクティブマトリクス方式の画像表示装置に
おいて、データ信号線方向に相互に隣接する画素を一対
として、データ信号線駆動回路は、相互に極性の異なる
階調表示用電圧を出力する。すなわち、交流駆動を行う
にあたって、ライン反転駆動を行う。なお、走査信号線
方向に相互に隣接する画素間で相互に逆極性の階調表示
用電圧を出力するドット反転駆動および相互に隣接する
フレーム間で相互に逆極性の階調表示用電圧を出力する
フレーム反転駆動が併用されてもよい。
の走査信号線およびデータ信号線の交点にスイッチング
素子が設けられ、走査信号線の選択走査によって該スイ
ッチング素子がデータ信号線の階調表示用電圧を画素容
量に取込み、その取込まれた電荷によって電気光学素子
を表示駆動することで、非選択期間にも表示を維持する
ようにしたアクティブマトリクス方式の画像表示装置に
おいて、データ信号線方向に相互に隣接する画素を一対
として、データ信号線駆動回路は、相互に極性の異なる
階調表示用電圧を出力する。すなわち、交流駆動を行う
にあたって、ライン反転駆動を行う。なお、走査信号線
方向に相互に隣接する画素間で相互に逆極性の階調表示
用電圧を出力するドット反転駆動および相互に隣接する
フレーム間で相互に逆極性の階調表示用電圧を出力する
フレーム反転駆動が併用されてもよい。
【００１８】そして、走査信号線駆動回路は、１または
複数フレーム毎に前記階調表示用電圧の極性を切換える
にあたって、前記の対を成す走査信号線の内、走査順位
が前段側の走査信号線の選択走査の前の前記ブランキン
グ期間に、後段側の走査信号線も併せて選択走査する。
このとき、データ信号線は、切離し手段によってデータ
信号線駆動回路から切離されている。
複数フレーム毎に前記階調表示用電圧の極性を切換える
にあたって、前記の対を成す走査信号線の内、走査順位
が前段側の走査信号線の選択走査の前の前記ブランキン
グ期間に、後段側の走査信号線も併せて選択走査する。
このとき、データ信号線は、切離し手段によってデータ
信号線駆動回路から切離されている。
【００１９】したがって、前記の対を成す画素では、前
段側の走査信号線の選択走査の前のブランキング期間に
おける走査信号線の同時の選択走査によって、データ信
号線を介して、それらの画素容量間の電荷が中和された
後に、前段側の走査信号線のみが選択走査されてデータ
信号線駆動回路からのデータ信号を画素容量に取込み、
続いて後段側の走査信号線の選択走査の前のブランキン
グ期間ではそれらの走査信号線は共に非選択状態とな
り、その後に後段側の走査信号線のみが選択走査されて
データ信号線駆動回路からのデータ信号を画素容量に取
込むことになる。
段側の走査信号線の選択走査の前のブランキング期間に
おける走査信号線の同時の選択走査によって、データ信
号線を介して、それらの画素容量間の電荷が中和された
後に、前段側の走査信号線のみが選択走査されてデータ
信号線駆動回路からのデータ信号を画素容量に取込み、
続いて後段側の走査信号線の選択走査の前のブランキン
グ期間ではそれらの走査信号線は共に非選択状態とな
り、その後に後段側の走査信号線のみが選択走査されて
データ信号線駆動回路からのデータ信号を画素容量に取
込むことになる。
【００２０】したがって、前記階調表示用電圧の極性を
切換えるにあたって、相互に逆極性の隣接画素間で画素
容量の電荷が充分に中和されており、データ信号線駆動
回路がデータ信号線を充電する電荷量を少なくすること
ができ、省電力化を図ることができるとともに、波形鈍
りを小さくすることができる。これによって、大型画面
に好適に用ることができる。また、前記の電荷の中和
は、各画素のスイッチング素子およびデータ信号線を用
いて行われるので、走査信号線駆動回路の選択走査を変
更するだけで、別途に短絡用のスイッチなどが不要にな
り、簡単な構成で実現することができる。
切換えるにあたって、相互に逆極性の隣接画素間で画素
容量の電荷が充分に中和されており、データ信号線駆動
回路がデータ信号線を充電する電荷量を少なくすること
ができ、省電力化を図ることができるとともに、波形鈍
りを小さくすることができる。これによって、大型画面
に好適に用ることができる。また、前記の電荷の中和
は、各画素のスイッチング素子およびデータ信号線を用
いて行われるので、走査信号線駆動回路の選択走査を変
更するだけで、別途に短絡用のスイッチなどが不要にな
り、簡単な構成で実現することができる。
【００２１】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図１１に基づいて説明すれば、以下のとおりであ
る。
図１〜図１１に基づいて説明すれば、以下のとおりであ
る。
【００２２】図１は、本発明の実施の一形態の液晶表示
装置１１の全体構成を示すブロック図である。この液晶
表示装置１１は、ＴＦＴアクティブマトリクス方式の液
晶パネル１２の一方の端部にドライバＩＣ１３が設けら
れ、隣接するもう一方の端部にドライバＩＣ１４が設け
られ、それらのドライバＩＣ１３，１４がコントロール
回路１５からの出力に応答して、液晶駆動電源１６から
の電圧を選択的に前記液晶パネル１２に印加すること
で、表示が行われる。ドライバＩＣ１３はＮ個のデータ
ドライバＤＤ１〜ＤＤＮ（総称するときには、以下参照
符ＤＤで示す）から成り、ドライバＩＣ１４はＭ個のゲ
ートドライバＤＧ１〜ＤＧＭ（総称するときには、以下
参照符ＤＧで示す）から成る。
装置１１の全体構成を示すブロック図である。この液晶
表示装置１１は、ＴＦＴアクティブマトリクス方式の液
晶パネル１２の一方の端部にドライバＩＣ１３が設けら
れ、隣接するもう一方の端部にドライバＩＣ１４が設け
られ、それらのドライバＩＣ１３，１４がコントロール
回路１５からの出力に応答して、液晶駆動電源１６から
の電圧を選択的に前記液晶パネル１２に印加すること
で、表示が行われる。ドライバＩＣ１３はＮ個のデータ
ドライバＤＤ１〜ＤＤＮ（総称するときには、以下参照
符ＤＤで示す）から成り、ドライバＩＣ１４はＭ個のゲ
ートドライバＤＧ１〜ＤＧＭ（総称するときには、以下
参照符ＤＧで示す）から成る。
【００２３】コントロール回路１５は、ドライバＩＣ１
３に、制御信号として水平同期信号、スタートパルスお
よびクロック信号を出力し、ドライバＩＣ１４には、制
御信号として水平同期信号および垂直同期信号を出力す
る。また、コントロール回路１５からドライバＩＣ１３
には、表示データが与えられる。さらにまた、本発明で
は、コントロール回路１５からドライバＩＣ１３への前
記制御信号には、後述する切離し信号が追加され、コン
トロール回路１５からドライバＩＣ１４への制御信号に
は、後述するブランキング信号が追加される。ただし、
ブランキング信号については、水平同期信号を利用して
ドライバＩＣ１４内部で生成してもよい。
３に、制御信号として水平同期信号、スタートパルスお
よびクロック信号を出力し、ドライバＩＣ１４には、制
御信号として水平同期信号および垂直同期信号を出力す
る。また、コントロール回路１５からドライバＩＣ１３
には、表示データが与えられる。さらにまた、本発明で
は、コントロール回路１５からドライバＩＣ１３への前
記制御信号には、後述する切離し信号が追加され、コン
トロール回路１５からドライバＩＣ１４への制御信号に
は、後述するブランキング信号が追加される。ただし、
ブランキング信号については、水平同期信号を利用して
ドライバＩＣ１４内部で生成してもよい。
【００２４】図２は、データドライバＤＤの一構成例を
示すブロック図である。前記コントロール回路１５から
のデジタル表示データＲ，Ｇ，Ｂ（たとえば、６４階調
表示の場合は、各々６ビット）は、入力ラッチ回路２１
に入力されてラッチされる。一方、クロックＣＫに同期
して、スタートパルスＳＰがシフトレジスタ２２内を順
次転送され、そのシフトレジスタ２２の各段から出力さ
れる制御信号に応答して、前記入力ラッチ回路２１から
出力されるデジタル表示データがサンプリングメモリ２
３に時分割に取込まれ、一旦記憶される。そして、水平
同期信号のタイミングで、すなわち前記サンプリングメ
モリ２３に１ライン分の表示データが取込まれると、該
サンプリングメモリ２３に記憶された表示データは一括
してホールドメモリ２４に格納されるとともに、ラッチ
される。この表示データのラッチは次の水平同期信号が
入力されるまで維持される。
示すブロック図である。前記コントロール回路１５から
のデジタル表示データＲ，Ｇ，Ｂ（たとえば、６４階調
表示の場合は、各々６ビット）は、入力ラッチ回路２１
に入力されてラッチされる。一方、クロックＣＫに同期
して、スタートパルスＳＰがシフトレジスタ２２内を順
次転送され、そのシフトレジスタ２２の各段から出力さ
れる制御信号に応答して、前記入力ラッチ回路２１から
出力されるデジタル表示データがサンプリングメモリ２
３に時分割に取込まれ、一旦記憶される。そして、水平
同期信号のタイミングで、すなわち前記サンプリングメ
モリ２３に１ライン分の表示データが取込まれると、該
サンプリングメモリ２３に記憶された表示データは一括
してホールドメモリ２４に格納されるとともに、ラッチ
される。この表示データのラッチは次の水平同期信号が
入力されるまで維持される。
【００２５】そして、ラッチされた表示データは、レベ
ルシフタ２５において、液晶パネル１２に印加される最
大駆動電圧レベルまでレベル変換された後、Ｄ／Ａ変換
回路２６に入力され、ここで液晶駆動電源１６から出力
される複数の基準電圧に基づいて基準電圧発生回路２７
で生成された液晶パネル１２のデータ信号線Ｄ１〜Ｄｎ
に印加される階調表示電圧（６４階調表示の場合は、６
４レベルの電圧値）の中から、表示データに応じた１つ
の電圧値が選択され、出力回路２８を介して出力され
る。注目すべきは、本発明では、出力回路２８とデータ
信号線Ｄ１〜Ｄｎ（総称するときには、以下参照符Ｄで
示す）との間には、後述する切離しスイッチ回路２９が
介在されている。
ルシフタ２５において、液晶パネル１２に印加される最
大駆動電圧レベルまでレベル変換された後、Ｄ／Ａ変換
回路２６に入力され、ここで液晶駆動電源１６から出力
される複数の基準電圧に基づいて基準電圧発生回路２７
で生成された液晶パネル１２のデータ信号線Ｄ１〜Ｄｎ
に印加される階調表示電圧（６４階調表示の場合は、６
４レベルの電圧値）の中から、表示データに応じた１つ
の電圧値が選択され、出力回路２８を介して出力され
る。注目すべきは、本発明では、出力回路２８とデータ
信号線Ｄ１〜Ｄｎ（総称するときには、以下参照符Ｄで
示す）との間には、後述する切離しスイッチ回路２９が
介在されている。
【００２６】図３は本発明のゲートドライバＤＧの一構
成例を示すブロック図であり、図４はそのタイミングチ
ャートである。このゲートドライバＤＧには、前記コン
トロール回路１５から、水平同期信号ＳＰＤ、垂直同期
信号ＣＬＤおよびブランキング信号Ａが入力される。前
記水平同期信号ＳＰＤおよび垂直同期信号ＣＬＤはシフ
トレジスタ３１に入力され、該シフトレジスタ３１は、
水平同期信号ＳＰＤを転送クロックとして同期を取り、
垂直同期信号ＣＬＤを該シフトレジスタ３１内で転送し
てゆく。シフトレジスタ３１の各段からの出力はＡＮＤ
ゲートＱ１〜Ｑｍの一方の入力端子にそれぞれ入力さ
れ、該ＡＮＤゲートＱ１〜Ｑｍの他方の入力端子には前
記コントロール回路１５から入力されたブランキング信
号Ａがタイミング調整回路３２およびインバータ３３で
反転されて入力される。
成例を示すブロック図であり、図４はそのタイミングチ
ャートである。このゲートドライバＤＧには、前記コン
トロール回路１５から、水平同期信号ＳＰＤ、垂直同期
信号ＣＬＤおよびブランキング信号Ａが入力される。前
記水平同期信号ＳＰＤおよび垂直同期信号ＣＬＤはシフ
トレジスタ３１に入力され、該シフトレジスタ３１は、
水平同期信号ＳＰＤを転送クロックとして同期を取り、
垂直同期信号ＣＬＤを該シフトレジスタ３１内で転送し
てゆく。シフトレジスタ３１の各段からの出力はＡＮＤ
ゲートＱ１〜Ｑｍの一方の入力端子にそれぞれ入力さ
れ、該ＡＮＤゲートＱ１〜Ｑｍの他方の入力端子には前
記コントロール回路１５から入力されたブランキング信
号Ａがタイミング調整回路３２およびインバータ３３で
反転されて入力される。
【００２７】図５は、前記タイミング調整回路３２の一
構成例を示すブロック図である。このタイミング調整回
路３２は、シフトレジスタ３４と、Ｄフリップフロップ
３５と、ＡＮＤゲートＳ１〜Ｓｍ／２とを備えて構成さ
れる。Ｄフリップフロップ３５のクロック入力端子ＣＫ
には前記ブランキング信号Ａが与えられ、データ入力端
子Ｄにはその反転出力／Ｑが帰還される。したがって、
このＤフリップフロップ３５は、前記ブランキング信号
Ａを１／２分周して前記シフトレジスタ３４に与える。
構成例を示すブロック図である。このタイミング調整回
路３２は、シフトレジスタ３４と、Ｄフリップフロップ
３５と、ＡＮＤゲートＳ１〜Ｓｍ／２とを備えて構成さ
れる。Ｄフリップフロップ３５のクロック入力端子ＣＫ
には前記ブランキング信号Ａが与えられ、データ入力端
子Ｄにはその反転出力／Ｑが帰還される。したがって、
このＤフリップフロップ３５は、前記ブランキング信号
Ａを１／２分周して前記シフトレジスタ３４に与える。
【００２８】シフトレジスタ３４は、前記Ｄフリップフ
ロップ３５の反転出力／Ｑをクロックとして、前記垂直
同期信号ＣＬＤを転送する。したがって、該シフトレジ
スタ３４の各段からの出力は、２つのブランキング信号
の期間（≒２水平期間）毎に、ＡＮＤゲートＳ１〜Ｓｍ
／２一方の入力端子にそれぞれ与える。ＡＮＤゲートＳ
１〜Ｓｍ／２の他方の入力端子には前記ブランキング信
号Ａが入力されており、したがってＡＮＤゲートＳ１〜
Ｓｍ／２からの出力Ｂ１〜Ｂｍ／２は、２水平期間毎
に、ブランキング期間だけ出力される。
ロップ３５の反転出力／Ｑをクロックとして、前記垂直
同期信号ＣＬＤを転送する。したがって、該シフトレジ
スタ３４の各段からの出力は、２つのブランキング信号
の期間（≒２水平期間）毎に、ＡＮＤゲートＳ１〜Ｓｍ
／２一方の入力端子にそれぞれ与える。ＡＮＤゲートＳ
１〜Ｓｍ／２の他方の入力端子には前記ブランキング信
号Ａが入力されており、したがってＡＮＤゲートＳ１〜
Ｓｍ／２からの出力Ｂ１〜Ｂｍ／２は、２水平期間毎
に、ブランキング期間だけ出力される。
【００２９】前記出力Ｂ１〜Ｂｍ／２は、相互に隣接す
る奇数番目のＯＲゲートＲ１，Ｒ３，…，Ｒｍ−１と、
偶数番目のＯＲゲートＲ２，Ｒ４，…，Ｒｍとを一対と
して、一方の入力端子にそれぞれ共通に与えられる。Ｏ
ＲゲートＲ１〜Ｒｍの他方の入力端子には、前記ＡＮＤ
ゲートＱ１〜Ｑｍからの出力がそれぞれ入力される。し
たがって、奇数番目の走査信号線、たとえばＧ１に対応
するＯＲゲートＲ１の出力は、該走査信号線Ｇ１の選択
走査の直前のブランキング期間およびそれに続く前記選
択走査の期間に亘ってハイレベルとなり、偶数番目の走
査信号線、たとえばＧ２に対応するＯＲゲートＲ２の出
力は、前記走査信号線Ｇ１のブランキング期間に一旦ハ
イレベルとなった後、その走査信号線Ｇ１の選択走査の
期間および該走査信号線Ｇ２のブランキング期間にはロ
ーレベルに切換わり、該走査信号線Ｇ２の選択走査の期
間に再びハイレベルに切換わる。
る奇数番目のＯＲゲートＲ１，Ｒ３，…，Ｒｍ−１と、
偶数番目のＯＲゲートＲ２，Ｒ４，…，Ｒｍとを一対と
して、一方の入力端子にそれぞれ共通に与えられる。Ｏ
ＲゲートＲ１〜Ｒｍの他方の入力端子には、前記ＡＮＤ
ゲートＱ１〜Ｑｍからの出力がそれぞれ入力される。し
たがって、奇数番目の走査信号線、たとえばＧ１に対応
するＯＲゲートＲ１の出力は、該走査信号線Ｇ１の選択
走査の直前のブランキング期間およびそれに続く前記選
択走査の期間に亘ってハイレベルとなり、偶数番目の走
査信号線、たとえばＧ２に対応するＯＲゲートＲ２の出
力は、前記走査信号線Ｇ１のブランキング期間に一旦ハ
イレベルとなった後、その走査信号線Ｇ１の選択走査の
期間および該走査信号線Ｇ２のブランキング期間にはロ
ーレベルに切換わり、該走査信号線Ｇ２の選択走査の期
間に再びハイレベルに切換わる。
【００３０】こうして、相互に隣接する奇数番目の走査
信号線Ｇ１，Ｇ３，…，Ｇｍ−１と、偶数番目の走査信
号線Ｇ２，Ｇ４，…，Ｇｍとを一対として、前段側であ
る奇数番目の走査信号線Ｇ１〜Ｇｍ−１のブランキング
期間に、共にハイレベルとなって、後に詳述するよう
に、液晶パネル１２において、それらの走査信号線Ｇ１
〜Ｇｍ−１；Ｇ２〜Ｇｍに接続されるスイッチング素子
が共に導通し、画素容量が短絡することになる。
信号線Ｇ１，Ｇ３，…，Ｇｍ−１と、偶数番目の走査信
号線Ｇ２，Ｇ４，…，Ｇｍとを一対として、前段側であ
る奇数番目の走査信号線Ｇ１〜Ｇｍ−１のブランキング
期間に、共にハイレベルとなって、後に詳述するよう
に、液晶パネル１２において、それらの走査信号線Ｇ１
〜Ｇｍ−１；Ｇ２〜Ｇｍに接続されるスイッチング素子
が共に導通し、画素容量が短絡することになる。
【００３１】前記各ＯＲゲートＲ１〜Ｒｍの出力は、レ
ベルシフタ３６において最大液晶駆動電圧までレベルシ
フトされ、バッファ回路である出力回路３７から前記各
走査信号線Ｇ１〜Ｇｍ（総称するときには、以下参照符
Ｇで示す）にそれぞれ出力される。なお、前記図２で
は、データ信号線Ｄはｎ本であるので、前記図１で示す
液晶表示装置１１の全体構成で考えると、ｎ×Ｎ本とな
る。同様に、この図３では、走査信号線Ｇはｍ本である
ので、前記図１で示す液晶表示装置１１の全体構成で考
えると、ｍ×Ｎ本となる。
ベルシフタ３６において最大液晶駆動電圧までレベルシ
フトされ、バッファ回路である出力回路３７から前記各
走査信号線Ｇ１〜Ｇｍ（総称するときには、以下参照符
Ｇで示す）にそれぞれ出力される。なお、前記図２で
は、データ信号線Ｄはｎ本であるので、前記図１で示す
液晶表示装置１１の全体構成で考えると、ｎ×Ｎ本とな
る。同様に、この図３では、走査信号線Ｇはｍ本である
ので、前記図１で示す液晶表示装置１１の全体構成で考
えると、ｍ×Ｎ本となる。
【００３２】図６〜図１０は、本発明の動作を説明する
ための図であり、データドライバＤＤの出力段から液晶
パネル１２の一部までの構成を２出力端子分示すブロッ
ク図である。このデータドライバＤＤは、走査信号線Ｇ
の方向に相互に隣接する画素間で相互に逆極性の階調表
示用電圧を出力するドット反転駆動と、データ信号線Ｄ
の方向に相互に隣接する画素間で相互に逆極性の階調表
示用電圧を出力するライン反転駆動と、隣接するフレー
ム間で相互に逆極性の階調表示用電圧を出力するフレー
ム反転駆動とを併せて行う。
ための図であり、データドライバＤＤの出力段から液晶
パネル１２の一部までの構成を２出力端子分示すブロッ
ク図である。このデータドライバＤＤは、走査信号線Ｇ
の方向に相互に隣接する画素間で相互に逆極性の階調表
示用電圧を出力するドット反転駆動と、データ信号線Ｄ
の方向に相互に隣接する画素間で相互に逆極性の階調表
示用電圧を出力するライン反転駆動と、隣接するフレー
ム間で相互に逆極性の階調表示用電圧を出力するフレー
ム反転駆動とを併せて行う。
【００３３】このため、データドライバＤＤの出力段の
構成も、隣接する奇数番目のデータ信号線Ｄ１，Ｄ３，
…と、偶数番目のデータ信号線Ｄ２，Ｄ４，…とで一対
となっており、前記図２のＤ／Ａ変換回路２６に対応す
るＤ／Ａ変換回路ＤＡ１，ＤＡ２，…および出力回路２
８に対応するオペアンプＯＰ１，ＯＰ２，…は、奇数番
目のＤ／Ａ変換回路ＤＡ１，ＤＡ３，…と偶数番目のＤ
／Ａ変換回路ＤＡ２，ＤＡ４，…とが一対で使用され、
奇数番目のオペアンプＯＰ１，ＯＰ３，…と偶数番目の
オペアンプＯＰ２，ＯＰ４，…とが一対で使用される。
構成も、隣接する奇数番目のデータ信号線Ｄ１，Ｄ３，
…と、偶数番目のデータ信号線Ｄ２，Ｄ４，…とで一対
となっており、前記図２のＤ／Ａ変換回路２６に対応す
るＤ／Ａ変換回路ＤＡ１，ＤＡ２，…および出力回路２
８に対応するオペアンプＯＰ１，ＯＰ２，…は、奇数番
目のＤ／Ａ変換回路ＤＡ１，ＤＡ３，…と偶数番目のＤ
／Ａ変換回路ＤＡ２，ＤＡ４，…とが一対で使用され、
奇数番目のオペアンプＯＰ１，ＯＰ３，…と偶数番目の
オペアンプＯＰ２，ＯＰ４，…とが一対で使用される。
【００３４】前記奇数番目のＤ／Ａ変換回路ＤＡ１，Ｄ
Ａ３，…およびオペアンプＯＰ１，ＯＰ３，…は正の電
圧を出力するものであり、偶数番目のＤ／Ａ変換回路Ｄ
Ａ２，ＤＡ４，…およびオペアンプＯＰ２，ＯＰ４，…
は負の電圧を出力する。そして、出力交流化のために、
これらの入出力を切換えるスイッチＳａ１，Ｓａ２，…
およびスイッチＳｂ１，Ｓｂ２，…が設けられている。
図６〜図１０では、前記レベルシフタ２５は省略してい
る。
Ａ３，…およびオペアンプＯＰ１，ＯＰ３，…は正の電
圧を出力するものであり、偶数番目のＤ／Ａ変換回路Ｄ
Ａ２，ＤＡ４，…およびオペアンプＯＰ２，ＯＰ４，…
は負の電圧を出力する。そして、出力交流化のために、
これらの入出力を切換えるスイッチＳａ１，Ｓａ２，…
およびスイッチＳｂ１，Ｓｂ２，…が設けられている。
図６〜図１０では、前記レベルシフタ２５は省略してい
る。
【００３５】前記各データ信号線Ｄ毎に設けられるホー
ルドメモリＭ１，Ｍ２，…でホールドされている表示デ
ータは、前記コントロール回路１５からの極性反転信号
に応答して動作する前記スイッチＳａ１，Ｓａ２，…を
介して、１水平周期毎に、奇数番目のＤ／Ａ変換回路Ｄ
Ａ１，ＤＡ３，…と、偶数番目のＤ／Ａ変換回路ＤＡ
２，ＤＡ４，…とに切換えられて入力される（図６〜図
１０では、ＤＡ１，ＤＡ２のみを示している）。また、
前記奇数番目のオペアンプＯＰ１，ＯＰ３，…からの階
調表示用電圧と、偶数番目のオペアンプＯＰ２，ＯＰ
４，…からの階調表示用電圧とが、極性反転信号に応答
して、前記スイッチＳｂ１，Ｓｂ２，…を介して、１水
平周期毎に切換えて出力される（図６〜図１０では、Ｏ
Ｐ１，ＯＰ２のみを示している）。
ルドメモリＭ１，Ｍ２，…でホールドされている表示デ
ータは、前記コントロール回路１５からの極性反転信号
に応答して動作する前記スイッチＳａ１，Ｓａ２，…を
介して、１水平周期毎に、奇数番目のＤ／Ａ変換回路Ｄ
Ａ１，ＤＡ３，…と、偶数番目のＤ／Ａ変換回路ＤＡ
２，ＤＡ４，…とに切換えられて入力される（図６〜図
１０では、ＤＡ１，ＤＡ２のみを示している）。また、
前記奇数番目のオペアンプＯＰ１，ＯＰ３，…からの階
調表示用電圧と、偶数番目のオペアンプＯＰ２，ＯＰ
４，…からの階調表示用電圧とが、極性反転信号に応答
して、前記スイッチＳｂ１，Ｓｂ２，…を介して、１水
平周期毎に切換えて出力される（図６〜図１０では、Ｏ
Ｐ１，ＯＰ２のみを示している）。
【００３６】この構成では、正極性のＤ／Ａ変換回路Ｄ
Ａ１，ＤＡ３，…の出力は、直接ＮチャネルＭＯＳトラ
ンジスタ入力のオペアンプを使用したボルテージフォロ
ワから成るオペアンプＯＰ１，ＯＰ３，…へ与えられ、
負極性のＤ／Ａ変換回路ＤＡ２，ＤＡ４，…の出力は、
直接ＰチャネルＭＯＳトランジスタ入力のオペアンプを
使用したボルテージフォロワから成るＯＰ２，ＯＰ４，
…へ与えられ、各々のオペアンプＯＰ１，ＯＰ２，…の
出力が、スイッチＳｂ１，Ｓｂ２，…を介して所望の出
力端子へ与えられる。
Ａ１，ＤＡ３，…の出力は、直接ＮチャネルＭＯＳトラ
ンジスタ入力のオペアンプを使用したボルテージフォロ
ワから成るオペアンプＯＰ１，ＯＰ３，…へ与えられ、
負極性のＤ／Ａ変換回路ＤＡ２，ＤＡ４，…の出力は、
直接ＰチャネルＭＯＳトランジスタ入力のオペアンプを
使用したボルテージフォロワから成るＯＰ２，ＯＰ４，
…へ与えられ、各々のオペアンプＯＰ１，ＯＰ２，…の
出力が、スイッチＳｂ１，Ｓｂ２，…を介して所望の出
力端子へ与えられる。
【００３７】一般に、液晶駆動回路の出力端子の重要な
機能として、電源電圧フルレンジの出力ダイナミックレ
ンジが要求される。通常のＬＳＩで使用され、ゲートが
０Ｖのときに遮断するエンハンスメント型のＭＯＳトラ
ンジスタを使用することを想定すると、その閾値電圧に
よる動作不可領域をなくすために、各データ信号線Ｄ毎
に、ＮチャネルＭＯＳ入力のオペアンプとＰチャンネル
ＭＯＳ入力のオペアンプとの両方を備えていなければな
らない。しかしながら、上述の構成では、正極性のＤ／
Ａ変換回路ＤＡ１，ＤＡ３，…は、電源電圧Ｖｃｃの約
２分の１以上の電圧のみを出力するので、オペアンプと
してＮチャネル入力の回路のみで充分であり、同様に負
極性のＤ／Ａ変換回路ＤＡ２，ＤＡ４，…は、電源電圧
Ｖｃｃの約２分の１以下の電圧のみを出力するので、オ
ペアンプとしてＰチャネル入力の回路のみで充分である
ので、隣接するデータ信号線Ｄ１，Ｄ３，…と、偶数番
目のデータ信号線Ｄ２，Ｄ４，…とを一対として、Ｄ／
Ａ変換回路ＤＡ１，ＤＡ２，…およびオペアンプＯＰ
１，ＯＰ２，…を共用している。
機能として、電源電圧フルレンジの出力ダイナミックレ
ンジが要求される。通常のＬＳＩで使用され、ゲートが
０Ｖのときに遮断するエンハンスメント型のＭＯＳトラ
ンジスタを使用することを想定すると、その閾値電圧に
よる動作不可領域をなくすために、各データ信号線Ｄ毎
に、ＮチャネルＭＯＳ入力のオペアンプとＰチャンネル
ＭＯＳ入力のオペアンプとの両方を備えていなければな
らない。しかしながら、上述の構成では、正極性のＤ／
Ａ変換回路ＤＡ１，ＤＡ３，…は、電源電圧Ｖｃｃの約
２分の１以上の電圧のみを出力するので、オペアンプと
してＮチャネル入力の回路のみで充分であり、同様に負
極性のＤ／Ａ変換回路ＤＡ２，ＤＡ４，…は、電源電圧
Ｖｃｃの約２分の１以下の電圧のみを出力するので、オ
ペアンプとしてＰチャネル入力の回路のみで充分である
ので、隣接するデータ信号線Ｄ１，Ｄ３，…と、偶数番
目のデータ信号線Ｄ２，Ｄ４，…とを一対として、Ｄ／
Ａ変換回路ＤＡ１，ＤＡ２，…およびオペアンプＯＰ
１，ＯＰ２，…を共用している。
【００３８】これによって、各データ信号線Ｄ毎にそれ
ぞれ正負両極性のＤ／Ａ変換回路およびオペアンプを設
ける構成に比べて、略半分の構成ですむので、チップサ
イズの低減および低消費電力化を図っている。
ぞれ正負両極性のＤ／Ａ変換回路およびオペアンプを設
ける構成に比べて、略半分の構成ですむので、チップサ
イズの低減および低消費電力化を図っている。
【００３９】前記スイッチＳｂ１，Ｓｂ２，…からの階
調表示用電圧は、前記コントロール回路１５からの切換
制御信号に応答して導通／遮断し、前記出力回路２８に
対応する切離しスイッチＳ１，Ｓ２，…（総称するとき
には、以下参照符Ｓで示す）を介して前記データ信号線
Ｄに出力されている。この切離しスイッチＳは、ＭＯＳ
トランジスタやトランスミッションゲート等、アナログ
スイッチで構成されている。
調表示用電圧は、前記コントロール回路１５からの切換
制御信号に応答して導通／遮断し、前記出力回路２８に
対応する切離しスイッチＳ１，Ｓ２，…（総称するとき
には、以下参照符Ｓで示す）を介して前記データ信号線
Ｄに出力されている。この切離しスイッチＳは、ＭＯＳ
トランジスタやトランスミッションゲート等、アナログ
スイッチで構成されている。
【００４０】一方、液晶パネル１２は、相互に交差する
複数の走査信号線Ｇ１，Ｇ２，…およびデータ信号線Ｄ
１，Ｄ２，…によって区画された各画素領域に電気光学
素子ならびにそれに対を成すスイッチング素子ＴＦＴ１
１，ＴＦＴ１２，…（総称するときには、以下参照符Ｔ
ＦＴで示す）および画素容量Ｃ１１，Ｃ１２，…を備
え、前記スイッチング素子ＴＦＴ１１，ＴＦＴ１２，…
によって前記画素容量Ｃ１１，Ｃ１２，…に取込まれた
電荷によって電気光学素子である液晶を表示駆動するよ
うにしたアクティブマトリクス方式のパネルである。図
６〜図１０では、液晶容量および補助容量を合わせて、
前記画素容量Ｃ１１，Ｃ１２，…として示している。
複数の走査信号線Ｇ１，Ｇ２，…およびデータ信号線Ｄ
１，Ｄ２，…によって区画された各画素領域に電気光学
素子ならびにそれに対を成すスイッチング素子ＴＦＴ１
１，ＴＦＴ１２，…（総称するときには、以下参照符Ｔ
ＦＴで示す）および画素容量Ｃ１１，Ｃ１２，…を備
え、前記スイッチング素子ＴＦＴ１１，ＴＦＴ１２，…
によって前記画素容量Ｃ１１，Ｃ１２，…に取込まれた
電荷によって電気光学素子である液晶を表示駆動するよ
うにしたアクティブマトリクス方式のパネルである。図
６〜図１０では、液晶容量および補助容量を合わせて、
前記画素容量Ｃ１１，Ｃ１２，…として示している。
【００４１】また、この液晶パネル１２では、説明を簡
単にするために、対向電極の電位をＶｃｏｍの一定電圧
とし、液晶を表示駆動するときには前記階調表示用電圧
としてＶｃｃ（正極電位）または０Ｖ（負極電位）と
し、非表示駆動時には、前記対向電極の電位Ｖｃｏｍに
等しいＶｃｃ／２とする。図６では、示されている総て
の画素が表示を行っている状態を示している。たとえ
ば、走査信号線Ｇ１方向では、ＴＦＴ１１の画素が正極
電位で表示を行っており、ＴＦＴ１２の画素が負極電位
で表示を行っており、前記ドット反転駆動が行われてい
ることを示している。また、データ信号線Ｄ１方向で
は、ＴＦＴ１１，ＴＦＴ３１の画素が正極電位で表示を
行っており、ＴＦＴ２１，ＴＦＴ４１の画素が負極電位
で表示を行っており、前記ライン反転駆動が行われてい
ることを示している。
単にするために、対向電極の電位をＶｃｏｍの一定電圧
とし、液晶を表示駆動するときには前記階調表示用電圧
としてＶｃｃ（正極電位）または０Ｖ（負極電位）と
し、非表示駆動時には、前記対向電極の電位Ｖｃｏｍに
等しいＶｃｃ／２とする。図６では、示されている総て
の画素が表示を行っている状態を示している。たとえ
ば、走査信号線Ｇ１方向では、ＴＦＴ１１の画素が正極
電位で表示を行っており、ＴＦＴ１２の画素が負極電位
で表示を行っており、前記ドット反転駆動が行われてい
ることを示している。また、データ信号線Ｄ１方向で
は、ＴＦＴ１１，ＴＦＴ３１の画素が正極電位で表示を
行っており、ＴＦＴ２１，ＴＦＴ４１の画素が負極電位
で表示を行っており、前記ライン反転駆動が行われてい
ることを示している。
【００４２】さらにまた、切離しスイッチＳ１，Ｓ２，
…は導通しており、データ信号線Ｄ１にはＤ／Ａ変換回
路ＤＡ１およびオペアンプＯＰ１が対応して正の電圧Ｖ
ｃｃが出力されており、データ信号線Ｄ２にはＤ／Ａ変
換回路ＤＡ２およびオペアンプＯＰ２が対応しては負の
電圧０Ｖが出力されている状態を示している。図示され
ているＴＦＴ１１〜ＴＦＴ４１およびＴＦＴ１２〜ＴＦ
Ｔ４２は総て遮断しており、前述のようにスイッチＳ
１，Ｓ２は導通しているので、この図６の状態では、選
択走査の順位がさらに後位の図示しない走査信号線Ｇ５
以降のラインで表示データが取込まれていることを示し
ている。
…は導通しており、データ信号線Ｄ１にはＤ／Ａ変換回
路ＤＡ１およびオペアンプＯＰ１が対応して正の電圧Ｖ
ｃｃが出力されており、データ信号線Ｄ２にはＤ／Ａ変
換回路ＤＡ２およびオペアンプＯＰ２が対応しては負の
電圧０Ｖが出力されている状態を示している。図示され
ているＴＦＴ１１〜ＴＦＴ４１およびＴＦＴ１２〜ＴＦ
Ｔ４２は総て遮断しており、前述のようにスイッチＳ
１，Ｓ２は導通しているので、この図６の状態では、選
択走査の順位がさらに後位の図示しない走査信号線Ｇ５
以降のラインで表示データが取込まれていることを示し
ている。
【００４３】図１１は、上述のように構成される液晶表
示装置１１の動作を説明するためのタイミングチャート
である。この図１１は、データ信号線Ｄ１の１ライン分
の構成に関する波形を示している。図７〜図１０を合わ
せて参照して、図１１に図示しない前記垂直同期信号Ｃ
ＬＤに続いて、第１番目のラインの走査期間となり、そ
の前半には、水平同期信号ＳＰＤの期間ｔ２〜ｔ３を含
む期間ｔ１〜ｔ４に亘って、ブランキング期間が設定さ
れる。
示装置１１の動作を説明するためのタイミングチャート
である。この図１１は、データ信号線Ｄ１の１ライン分
の構成に関する波形を示している。図７〜図１０を合わ
せて参照して、図１１に図示しない前記垂直同期信号Ｃ
ＬＤに続いて、第１番目のラインの走査期間となり、そ
の前半には、水平同期信号ＳＰＤの期間ｔ２〜ｔ３を含
む期間ｔ１〜ｔ４に亘って、ブランキング期間が設定さ
れる。
【００４４】このブランキング期間には、図７で示すよ
うに、切離しスイッチＳ１が遮断するとともに、対を成
す走査信号線Ｇ１，Ｇ２は共にハイレベルとなって、Ｔ
ＦＴ１１，ＴＦＴ２１が導通する。これによって、画素
容量Ｃ１１，Ｃ２１がデータ信号線Ｄ１を介して短絡
し、前記図６で示す画素容量Ｃ１１のハイレベルＶｃｃ
の電荷と、画素容量Ｃ２１のローレベル０Ｖの電荷とが
中和し、画素容量Ｃ１１，Ｃ２１の容量が等しい場合、
前記Ｖｃｃ／２の対向電極の電位Ｖｃｏｍとなる。この
とき、画素容量Ｃ２１が非表示状態（Ｖｃｃ／２）であ
れば、中和された後の電位は３Ｖｃｃ／４となり、画素
容量Ｃ１１が非表示状態であれば、中和された後の電位
はＶｃｃ／４となる。
うに、切離しスイッチＳ１が遮断するとともに、対を成
す走査信号線Ｇ１，Ｇ２は共にハイレベルとなって、Ｔ
ＦＴ１１，ＴＦＴ２１が導通する。これによって、画素
容量Ｃ１１，Ｃ２１がデータ信号線Ｄ１を介して短絡
し、前記図６で示す画素容量Ｃ１１のハイレベルＶｃｃ
の電荷と、画素容量Ｃ２１のローレベル０Ｖの電荷とが
中和し、画素容量Ｃ１１，Ｃ２１の容量が等しい場合、
前記Ｖｃｃ／２の対向電極の電位Ｖｃｏｍとなる。この
とき、画素容量Ｃ２１が非表示状態（Ｖｃｃ／２）であ
れば、中和された後の電位は３Ｖｃｃ／４となり、画素
容量Ｃ１１が非表示状態であれば、中和された後の電位
はＶｃｃ／４となる。
【００４５】時刻ｔ４で前記ブランキング期間が終了す
ると、走査信号線Ｇ１はハイレベルのままで、走査信号
線Ｇ２がローレベルとなって、図８で示すように、ＴＦ
Ｔ２１が遮断するとともに、切離しスイッチＳ１が導通
する。これによって、画素容量Ｃ１１にデータ信号線Ｄ
１を介して、ローレベル０Ｖの新たなフレームの表示デ
ータが取込まれ、表示が開始される。
ると、走査信号線Ｇ１はハイレベルのままで、走査信号
線Ｇ２がローレベルとなって、図８で示すように、ＴＦ
Ｔ２１が遮断するとともに、切離しスイッチＳ１が導通
する。これによって、画素容量Ｃ１１にデータ信号線Ｄ
１を介して、ローレベル０Ｖの新たなフレームの表示デ
ータが取込まれ、表示が開始される。
【００４６】続いて、時刻ｔ５から第２番目のラインの
走査期間となると、走査信号線Ｇ１もローレベルとなっ
て、ＴＦＴ１１が遮断する。ブランキング期間が終了す
る時刻ｔ６で走査信号線Ｇ２がハイレベルとなって、図
９で示すように、ＴＦＴ２１が導通する。前記切離しス
イッチＳ１は、前記時刻ｔ４から導通したままである。
これによって、画素容量Ｃ２１にデータ信号線Ｄ１を介
して、ハイレベルＶｃｃの新たなフレームの表示データ
が取込まれ、表示が開始される。
走査期間となると、走査信号線Ｇ１もローレベルとなっ
て、ＴＦＴ１１が遮断する。ブランキング期間が終了す
る時刻ｔ６で走査信号線Ｇ２がハイレベルとなって、図
９で示すように、ＴＦＴ２１が導通する。前記切離しス
イッチＳ１は、前記時刻ｔ４から導通したままである。
これによって、画素容量Ｃ２１にデータ信号線Ｄ１を介
して、ハイレベルＶｃｃの新たなフレームの表示データ
が取込まれ、表示が開始される。
【００４７】時刻ｔ７で第３番目のラインの走査期間と
なると、図１０で示すように、ＴＦＴ２１が遮断し、前
記ｔ１〜ｔ４と同様に、その前半のブランキング期間に
は、切離しスイッチＳ１が遮断するとともに、対を成す
走査信号線Ｇ３，Ｇ４は共にハイレベルとなって、ＴＦ
Ｔ３１，ＴＦＴ４１が導通する。これによって、画素容
量Ｃ３１，Ｃ４１がデータ信号線Ｄ１を介して短絡し、
前記図６で示す画素容量Ｃ３１のハイレベルＶｃｃの電
荷と、画素容量Ｃ４１のローレベル０Ｖの電荷とが中和
し、画素容量Ｃ３１，Ｃ４１の容量が等しい場合、前記
Ｖｃｃ／２の対向電極の電位Ｖｃｏｍとなる。
なると、図１０で示すように、ＴＦＴ２１が遮断し、前
記ｔ１〜ｔ４と同様に、その前半のブランキング期間に
は、切離しスイッチＳ１が遮断するとともに、対を成す
走査信号線Ｇ３，Ｇ４は共にハイレベルとなって、ＴＦ
Ｔ３１，ＴＦＴ４１が導通する。これによって、画素容
量Ｃ３１，Ｃ４１がデータ信号線Ｄ１を介して短絡し、
前記図６で示す画素容量Ｃ３１のハイレベルＶｃｃの電
荷と、画素容量Ｃ４１のローレベル０Ｖの電荷とが中和
し、画素容量Ｃ３１，Ｃ４１の容量が等しい場合、前記
Ｖｃｃ／２の対向電極の電位Ｖｃｏｍとなる。
【００４８】その後は、前記時刻ｔ４以降と同様に、切
離しスイッチＳ１が導通し、ＴＦＴ３１を介して画素容
量Ｃ３１にローレベル０Ｖの新たなフレームの表示デー
タが取込まれて表示が開始され、ＴＦＴ４１を介して画
素容量Ｃ４１にハイレベルＶｃｃの新たなフレームの表
示データが取込まれて表示が開始される。
離しスイッチＳ１が導通し、ＴＦＴ３１を介して画素容
量Ｃ３１にローレベル０Ｖの新たなフレームの表示デー
タが取込まれて表示が開始され、ＴＦＴ４１を介して画
素容量Ｃ４１にハイレベルＶｃｃの新たなフレームの表
示データが取込まれて表示が開始される。
【００４９】このように本発明の液晶表示装置１１は、
走査信号線Ｇの走査時間が終わり、次の走査信号線Ｇの
走査のための水平同期信号が入った後、次の表示データ
のデータドライバＤＤ内のシフトレジスタ２２での転送
が終わり、出力回路２８で階調表示用電圧が安定するま
でのブランキング期間において、ライン反転駆動では隣
接するライン間の画素は逆極性であることを利用して、
隣接する画素容量Ｃ１１，Ｃ１２；Ｃ３１，Ｃ３２；…
とＣ２１，Ｃ２２；Ｃ４１，Ｃ４２；…とを、データ信
号線Ｄを介して短絡させ、電荷を移動させる。前記電荷
の移動は、液晶表示装置としての消費電力とはならず、
前記データドライバＤＤがデータ信号線Ｄを充電する電
荷量を少なくすることができ、省電力化を図ることがで
きるとともに、波形鈍りを小さくすることができる。
走査信号線Ｇの走査時間が終わり、次の走査信号線Ｇの
走査のための水平同期信号が入った後、次の表示データ
のデータドライバＤＤ内のシフトレジスタ２２での転送
が終わり、出力回路２８で階調表示用電圧が安定するま
でのブランキング期間において、ライン反転駆動では隣
接するライン間の画素は逆極性であることを利用して、
隣接する画素容量Ｃ１１，Ｃ１２；Ｃ３１，Ｃ３２；…
とＣ２１，Ｃ２２；Ｃ４１，Ｃ４２；…とを、データ信
号線Ｄを介して短絡させ、電荷を移動させる。前記電荷
の移動は、液晶表示装置としての消費電力とはならず、
前記データドライバＤＤがデータ信号線Ｄを充電する電
荷量を少なくすることができ、省電力化を図ることがで
きるとともに、波形鈍りを小さくすることができる。
【００５０】これによって、大型画面に好適に用ること
ができる。また、前記の電荷の中和は、各画素のＴＦＴ
およびデータ信号線Ｄを用いて行われるので、ゲートド
ライバＤＧを、たとえば前記図３で示すように構成し
て、その選択走査を変更するだけで、別途に短絡用のス
イッチなどが不要になり、簡単な構成で実現することが
できる。
ができる。また、前記の電荷の中和は、各画素のＴＦＴ
およびデータ信号線Ｄを用いて行われるので、ゲートド
ライバＤＧを、たとえば前記図３で示すように構成し
て、その選択走査を変更するだけで、別途に短絡用のス
イッチなどが不要になり、簡単な構成で実現することが
できる。
【００５１】なお、本発明は、ドット反転駆動に使用さ
れてもよく、その場合には、相互に隣接する逆極性の画
素間に短絡手段としてスイッチを設け、そのスイッチ
を、走査信号線Ｇの走査の直前に、該走査信号線Ｇと平
行に、各画素間に共通に引回された信号線で導通駆動す
ることによって実現することができる。このような構成
では、液晶パネル側に前記スイッチおよび信号線が必要
になるけれども、走査信号線Ｇが走査されていない、す
なわちＴＦＴが遮断し、各画素容量Ｃ１１，Ｃ１２…が
データ信号線Ｄから切離されている状態で短絡が行われ
るので、データドライバＤＤには、切離しスイッチ２９
を備えていない従来のものを使用することができる。
れてもよく、その場合には、相互に隣接する逆極性の画
素間に短絡手段としてスイッチを設け、そのスイッチ
を、走査信号線Ｇの走査の直前に、該走査信号線Ｇと平
行に、各画素間に共通に引回された信号線で導通駆動す
ることによって実現することができる。このような構成
では、液晶パネル側に前記スイッチおよび信号線が必要
になるけれども、走査信号線Ｇが走査されていない、す
なわちＴＦＴが遮断し、各画素容量Ｃ１１，Ｃ１２…が
データ信号線Ｄから切離されている状態で短絡が行われ
るので、データドライバＤＤには、切離しスイッチ２９
を備えていない従来のものを使用することができる。
【００５２】
【発明の効果】本発明の画像表示装置は、以上のよう
に、アクティブマトリクス方式の画像表示装置におい
て、交流駆動を行うにあたって、相互に隣接する画素を
一対として、データ信号線方向に相互に隣接する画素間
で相互に逆極性の階調表示用電圧を出力するライン反転
駆動および／または走査信号線方向に相互に隣接する画
素間で相互に逆極性の階調表示用電圧を出力するドット
反転駆動を行い、１または複数フレーム毎に前記階調表
示用電圧の極性を切換えるにあたって、前の走査信号線
の選択走査期間、すなわち対象となる走査信号線が選択
走査される直前の非選択期間内に、短絡手段が前記一対
の画素容量間を短絡し、それらの電荷を充分に中和した
後に、対象となる走査信号線を選択走査してデータ信号
を取込ませる。
に、アクティブマトリクス方式の画像表示装置におい
て、交流駆動を行うにあたって、相互に隣接する画素を
一対として、データ信号線方向に相互に隣接する画素間
で相互に逆極性の階調表示用電圧を出力するライン反転
駆動および／または走査信号線方向に相互に隣接する画
素間で相互に逆極性の階調表示用電圧を出力するドット
反転駆動を行い、１または複数フレーム毎に前記階調表
示用電圧の極性を切換えるにあたって、前の走査信号線
の選択走査期間、すなわち対象となる走査信号線が選択
走査される直前の非選択期間内に、短絡手段が前記一対
の画素容量間を短絡し、それらの電荷を充分に中和した
後に、対象となる走査信号線を選択走査してデータ信号
を取込ませる。
【００５３】それゆえ、データ信号線駆動回路がデータ
信号線を充電する電荷量を少なくすることができ、省電
力化を図ることができる。また、前記の電荷の中和は、
隣接画素間で行われるので、短絡手段は表示パネル上に
形成され、前記データ信号線駆動回路を簡単な構成で実
現することができるとともに、波形鈍りを小さくするこ
とができる。さらにまた、そのように短絡される画素間
は非選択状態であるので、データ信号線から切離されて
おり、データ信号線駆動回路に影響を及ぼすことはな
い。これによって、大型画面に好適に用ることができ
る。
信号線を充電する電荷量を少なくすることができ、省電
力化を図ることができる。また、前記の電荷の中和は、
隣接画素間で行われるので、短絡手段は表示パネル上に
形成され、前記データ信号線駆動回路を簡単な構成で実
現することができるとともに、波形鈍りを小さくするこ
とができる。さらにまた、そのように短絡される画素間
は非選択状態であるので、データ信号線から切離されて
おり、データ信号線駆動回路に影響を及ぼすことはな
い。これによって、大型画面に好適に用ることができ
る。
【００５４】さらにまた、本発明の画像表示装置は、以
上のように、アクティブマトリクス方式の画像表示装置
において、交流駆動をライン反転駆動で行い、データ信
号線方向に相互に隣接する画素を一対として、１または
複数フレーム毎に階調表示用電圧の極性を切換えるにあ
たって、前記の対を成す走査信号線の内、走査順位が前
段側の走査信号線の選択走査の前のブランキング期間
に、切離し手段によってデータ信号線駆動回路からデー
タ信号線を切離した後、後段側の走査信号線も併せて選
択走査することで、データ信号線を介してそれらの画素
容量間の電荷を中和する。
上のように、アクティブマトリクス方式の画像表示装置
において、交流駆動をライン反転駆動で行い、データ信
号線方向に相互に隣接する画素を一対として、１または
複数フレーム毎に階調表示用電圧の極性を切換えるにあ
たって、前記の対を成す走査信号線の内、走査順位が前
段側の走査信号線の選択走査の前のブランキング期間
に、切離し手段によってデータ信号線駆動回路からデー
タ信号線を切離した後、後段側の走査信号線も併せて選
択走査することで、データ信号線を介してそれらの画素
容量間の電荷を中和する。
【００５５】それゆえ、データ信号線駆動回路がデータ
信号線を充電する電荷量を少なくすることができ、省電
力化を図ることができるとともに、波形鈍りを小さくす
ることができる。これによって、大型画面に好適に用る
ことができる。また、前記の電荷の中和は、各画素のス
イッチング素子およびデータ信号線を用いて行われるの
で、走査信号線駆動回路の選択走査を変更するだけで、
別途に短絡用のスイッチなどが不要になり、簡単な構成
で実現することができる。
信号線を充電する電荷量を少なくすることができ、省電
力化を図ることができるとともに、波形鈍りを小さくす
ることができる。これによって、大型画面に好適に用る
ことができる。また、前記の電荷の中和は、各画素のス
イッチング素子およびデータ信号線を用いて行われるの
で、走査信号線駆動回路の選択走査を変更するだけで、
別途に短絡用のスイッチなどが不要になり、簡単な構成
で実現することができる。
【図１】本発明の実施の一形態の液晶表示装置の全体構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１で示す液晶表示装置におけるデータドライ
バの一構成例を示すブロック図である。
バの一構成例を示すブロック図である。
【図３】図１で示す液晶表示装置におけるゲートドライ
バの一構成例を示すブロック図である。
バの一構成例を示すブロック図である。
【図４】図３で示すゲートドライバのタイミングチャー
トである。
トである。
【図５】前記図３のゲートドライバにおけるタイミング
調整回路の一構成例を示すブロック図である。
調整回路の一構成例を示すブロック図である。
【図６】本発明の動作を説明するための図である。
【図７】本発明の動作を説明するための図である。
【図８】本発明の動作を説明するための図である。
【図９】本発明の動作を説明するための図である。
【図１０】本発明の動作を説明するための図である。
【図１１】図６〜図１０で示す動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図１２】典型的な従来技術の構成を簡略化して示すブ
ロック図である。
ロック図である。
【図１３】交流駆動の様子を説明するための図である。
１１ 液晶表示装置
１２ 液晶パネル
１３，１４ ドライバＩＣ
１５ コントロール回路
１６ 液晶駆動電源
２１ 入力ラッチ回路
２２，３１，３４ シフトレジスタ
２３ サンプリングメモリ
２４ ホールドメモリ
２５，３６ レベルシフタ
２６ Ｄ／Ａ変換回路
２７ 基準電圧発生回路
２８ 出力回路
２９ 切離しスイッチ回路
３２ タイミング調整回路
３３ インバータ
３５ Ｄフリップフロップ
３７ 出力回路
Ｃ１１，Ｃ１２，… 画素容量
Ｄ１〜Ｄｎ データ信号線
ＤＡ１，ＤＡ２，… Ｄ／Ａ変換回路
ＤＤ１〜ＤＤＮ データドライバ
ＤＧ１〜ＤＧＭ ゲートドライバ
Ｇ１〜Ｇｍ 走査信号線
ＯＰ１，ＯＰ２，… オペアンプ
Ｑ１〜Ｑｍ ＡＮＤゲート
Ｓ１〜Ｓｍ／２ ＡＮＤゲート
Ｒ１〜Ｒｍ ＯＲゲート
Ｓ１，Ｓ２，… 切離しスイッチ
Ｓａ１，Ｓａ２，…；Ｓｂ１，Ｓｂ２，… スイッチ
ＴＦＴ１１，ＴＦＴ１２，… スイッチング素子
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６１２ Ｇ０９Ｇ 3/20 ６１２Ｔ
６２１ ６２１Ｂ
６４１ ６４１Ｃ
Ｆターム(参考） 2H093 NA16 NA31 NA41 NA51 NC22
NC23 NC26 NC34 ND10 ND39
5C006 AA01 AA16 AC27 AC28 AF73
AF83 BB16 BC03 BC12 BC20
BF03 BF11 BF46 FA37 FA47
5C080 AA10 BB05 DD03 DD26 EE29
FF11 JJ02 JJ04
Claims (3)
- 【請求項１】相互に交差する複数の走査信号線およびデ
ータ信号線によって区画された各画素領域に電気光学素
子ならびにそれに対を成すスイッチング素子および画素
容量を備え、前記スイッチング素子によって前記画素容
量に取込まれた電荷によって電気光学素子を表示駆動す
るようにした画像表示装置において、 データ信号線駆動回路は、相互に隣接する画素を一対と
して、相互に極性の異なる階調表示用電圧を出力し、 前記階調表示用電圧の極性を切換える走査を行う際に
は、前の走査信号線の選択走査期間内に、前記一対の画
素容量間を短絡する短絡手段を含むことを特徴とする画
像表示装置。 - 【請求項２】相互に交差する複数の走査信号線およびデ
ータ信号線によって区画された各画素領域に電気光学素
子ならびにそれに対を成すスイッチング素子および画素
容量を備え、前記スイッチング素子によって前記画素容
量に取込まれた電荷によって電気光学素子を表示駆動す
るようにした画像表示装置において、 データ信号線駆動回路の出力段と前記データ信号線との
間に介在され、それらの間を、走査信号線駆動回路によ
る各走査信号線の選択走査の前半期間に切離す切離し手
段を含み、 前記データ信号線駆動回路は、該データ信号線方向に相
互に隣接する画素を一対として、相互に極性の異なる階
調表示用電圧を出力し、 前記走査信号線駆動回路は、前記階調表示用電圧の極性
を切換える走査を行う際には、前記の対を成す走査信号
線の内、走査順位が前段側の走査信号線の選択走査時の
前記前半期間に、後段側の走査信号線も併せて選択走査
することを特徴とする画像表示装置。 - 【請求項３】相互に交差する複数の走査信号線およびデ
ータ信号線によって区画された各画素領域に電気光学素
子ならびにそれに対を成すスイッチング素子および画素
容量を備え、前記スイッチング素子によって前記画素容
量に取込まれた電荷によって電気光学素子を表示駆動す
るようにした画像表示装置において、 データ信号線駆動回路の出力段と前記データ信号線との
間に介在され、それらの間を、走査信号線駆動回路によ
る各走査信号線の選択走査の前に設けられるブランキン
グ期間に切離す切離し手段を含み、 前記データ信号線駆動回路は、該データ信号線方向に相
互に隣接する画素を一対として、相互に極性の異なる階
調表示用電圧を出力し、 前記走査信号線駆動回路は、前記階調表示用電圧の極性
を切換える走査を行う際には、前記の対を成す走査信号
線の内、走査順位が前段側の走査信号線の選択走査の前
の前記ブランキング期間に、後段側の走査信号線も併せ
て選択走査することを特徴とする画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001206956A JP2003022054A (ja) | 2001-07-06 | 2001-07-06 | 画像表示装置 |
| US10/092,255 US6977635B2 (en) | 2001-07-06 | 2002-03-07 | Image display device |
| KR10-2002-0012458A KR100445123B1 (ko) | 2001-07-06 | 2002-03-08 | 화상 표시 장치 |
| TW091104477A TW546618B (en) | 2001-07-06 | 2002-03-11 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001206956A JP2003022054A (ja) | 2001-07-06 | 2001-07-06 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003022054A true JP2003022054A (ja) | 2003-01-24 |
Family
ID=19043011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001206956A Pending JP2003022054A (ja) | 2001-07-06 | 2001-07-06 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6977635B2 (ja) |
| JP (1) | JP2003022054A (ja) |
| KR (1) | KR100445123B1 (ja) |
| TW (1) | TW546618B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361915A (ja) * | 2003-05-31 | 2004-12-24 | Hynix Semiconductor Inc | 有機電界発光ディスプレイパネルの駆動方法 |
| CN1310200C (zh) * | 2003-03-07 | 2007-04-11 | 三洋电机株式会社 | 图像表示装置的信号线驱动电路 |
| JP2007114514A (ja) * | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
| KR100849214B1 (ko) | 2007-01-16 | 2008-07-31 | 삼성전자주식회사 | 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치 |
| WO2012157530A1 (ja) * | 2011-05-13 | 2012-11-22 | シャープ株式会社 | 表示装置 |
| KR20160079717A (ko) | 2014-12-26 | 2016-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102608B2 (en) * | 2002-06-21 | 2006-09-05 | Himax Technologies, Inc. | Method and related apparatus for driving pixels located in a row of an LCD panel toward the same average voltage value |
| TWI254899B (en) * | 2002-06-21 | 2006-05-11 | Himax Tech Inc | Method and related apparatus for driving an LCD monitor |
| JP2004077567A (ja) * | 2002-08-09 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| US7271784B2 (en) * | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2005196133A (ja) * | 2003-12-08 | 2005-07-21 | Renesas Technology Corp | 表示用駆動回路 |
| KR101013672B1 (ko) * | 2003-12-30 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시장치의 구동부 |
| KR100698983B1 (ko) * | 2004-03-30 | 2007-03-26 | 샤프 가부시키가이샤 | 표시 장치 및 구동 장치 |
| JP2005338421A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| US7310079B2 (en) * | 2004-07-01 | 2007-12-18 | Himax Technologies, Inc. | Apparatus and method of charge sharing in LCD |
| JP2006039337A (ja) * | 2004-07-29 | 2006-02-09 | Nec Electronics Corp | 液晶表示装置及びその駆動回路 |
| JP4584131B2 (ja) * | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
| TWI277793B (en) * | 2005-05-10 | 2007-04-01 | Novatek Microelectronics Corp | Source driving device and timing control method thereof |
| JP4622674B2 (ja) * | 2005-05-23 | 2011-02-02 | パナソニック株式会社 | 液晶表示装置 |
| KR100633537B1 (ko) * | 2005-08-04 | 2006-10-13 | 한국과학기술원 | 평판 디스플레이 구동용 시분할 샘플링을 이용한 디지털아날로그 회로 및 이의 구현 방법과 이를 이용한 데이터구동회로 |
| KR100583631B1 (ko) | 2005-09-23 | 2006-05-26 | 주식회사 아나패스 | 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로 |
| KR100674999B1 (ko) * | 2005-11-25 | 2007-01-29 | 삼성전자주식회사 | 디스플레이 장치에서 오프셋 제거 기능을 가지는 소스드라이버 및 디스플레이 장치의 소스 라인 구동 방법 |
| JP4783154B2 (ja) * | 2006-01-11 | 2011-09-28 | 東芝モバイルディスプレイ株式会社 | 平面表示装置及びその駆動方法 |
| US20080013228A1 (en) * | 2006-07-14 | 2008-01-17 | Conero Ronald S | Reversible Optical Shutter Driver |
| KR101400383B1 (ko) * | 2006-12-22 | 2014-05-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| KR100847452B1 (ko) * | 2007-01-26 | 2008-07-21 | 주식회사 티엘아이 | 저전압으로 도트 인버전 구동이 가능한 소스 드라이버 및그 소스 드라이버가 내장된 모바일 원 칩 |
| US7839397B2 (en) * | 2007-02-08 | 2010-11-23 | Panasonic Corporation | Display driver and display panel module |
| KR101357306B1 (ko) * | 2007-07-13 | 2014-01-29 | 삼성전자주식회사 | Ｌｃｄ 드라이버 ｉｄ에서 인버젼을 구현하기 위한 데이터매핑 방법 및 상기 데이터 매핑 방법을 구현하기에 적합한액정 표시 장치 |
| TWI373755B (en) * | 2007-10-30 | 2012-10-01 | Univ Nat Taiwan | Method for processing charging/discharging for updating data of array of pixels and circuit system for the same |
| JP2010164919A (ja) * | 2009-01-19 | 2010-07-29 | Renesas Electronics Corp | 表示装置及びドライバ |
| CN102696064B (zh) * | 2010-01-15 | 2015-11-25 | 株式会社半导体能源研究所 | 半导体装置和电子装置 |
| CN101908327A (zh) * | 2010-07-13 | 2010-12-08 | 深圳市力伟数码技术有限公司 | 一种LCoS显示器的电荷共享系统及其共享方法 |
| TWI499209B (zh) * | 2012-03-13 | 2015-09-01 | Raydium Semiconductor Corp | 驅動電路及其資料傳送方法 |
| US10366057B2 (en) * | 2012-12-31 | 2019-07-30 | Teradata Us, Inc. | Designated computing groups or pools of resources for storing and processing data based on its characteristics |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
| JPH09212137A (ja) | 1996-02-02 | 1997-08-15 | Matsushita Electric Ind Co Ltd | 液晶駆動装置 |
| JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
| JPH10123483A (ja) | 1996-10-21 | 1998-05-15 | Nec Corp | 液晶表示装置およびその駆動方法 |
| JPH10293287A (ja) * | 1997-02-24 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
| JPH10326090A (ja) * | 1997-05-23 | 1998-12-08 | Sony Corp | アクティブマトリクス表示装置 |
| JPH1195729A (ja) | 1997-09-24 | 1999-04-09 | Texas Instr Japan Ltd | 液晶ディスプレイ用信号線駆動回路 |
| KR100268904B1 (ko) * | 1998-06-03 | 2000-10-16 | 김영환 | Tft－lcd 구동 회로 |
| JP3678401B2 (ja) | 1999-08-20 | 2005-08-03 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP4806481B2 (ja) * | 1999-08-19 | 2011-11-02 | 富士通セミコンダクター株式会社 | Ｌｃｄパネル駆動回路 |
| JP4472155B2 (ja) * | 2000-10-31 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 液晶表示装置用データドライバ |
-
2001
- 2001-07-06 JP JP2001206956A patent/JP2003022054A/ja active Pending
-
2002
- 2002-03-07 US US10/092,255 patent/US6977635B2/en not_active Expired - Fee Related
- 2002-03-08 KR KR10-2002-0012458A patent/KR100445123B1/ko not_active IP Right Cessation
- 2002-03-11 TW TW091104477A patent/TW546618B/zh active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310200C (zh) * | 2003-03-07 | 2007-04-11 | 三洋电机株式会社 | 图像表示装置的信号线驱动电路 |
| JP2004361915A (ja) * | 2003-05-31 | 2004-12-24 | Hynix Semiconductor Inc | 有機電界発光ディスプレイパネルの駆動方法 |
| JP2007114514A (ja) * | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
| KR100849214B1 (ko) | 2007-01-16 | 2008-07-31 | 삼성전자주식회사 | 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치 |
| WO2012157530A1 (ja) * | 2011-05-13 | 2012-11-22 | シャープ株式会社 | 表示装置 |
| KR20160079717A (ko) | 2014-12-26 | 2016-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9755633B2 (en) | 2014-12-26 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10033371B2 (en) | 2014-12-26 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW546618B (en) | 2003-08-11 |
| KR100445123B1 (ko) | 2004-08-21 |
| US20030006997A1 (en) | 2003-01-09 |
| KR20030004988A (ko) | 2003-01-15 |
| US6977635B2 (en) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445123B1 (ko) | 화상 표시 장치 | |
| KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
| US8358292B2 (en) | Display device, its drive circuit, and drive method | |
| KR100344186B1 (ko) | 액정표시장치의 소오스 구동회로 및 그 구동방법 | |
| US5774106A (en) | Liquid crystal driver and liquid crystal display device using the same | |
| US20070018939A1 (en) | Source driver circuit and driving method for liquid crystal display device | |
| US20090040245A1 (en) | Drive circuit for display apparatus and display apparatus | |
| US20080100603A1 (en) | Driving method of liquid crystal display apparatus and driving circuit of the same | |
| US7154488B2 (en) | Driver circuit, electro-optical device, and drive method | |
| US20090027322A1 (en) | Display Apparatus and Driving Method Thereof | |
| US6717563B2 (en) | Method of driving liquid crystal display panel using superposed gate pulses | |
| KR100365500B1 (ko) | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 | |
| KR100549983B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US5602560A (en) | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage | |
| US6437775B1 (en) | Flat display unit | |
| JP4902185B2 (ja) | 表示装置 | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| KR20050074781A (ko) | 디스플레이 장치 | |
| US20030038795A1 (en) | Display apparatus | |
| JPH08137443A (ja) | 画像表示装置 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| KR101363652B1 (ko) | 액정표시장치 및 그의 고속구동 방법 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| JP3160142B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |