JP2010164919A - 表示装置及びドライバ - Google Patents

Abstract

【課題】ＤＡＣ遅延時間の影響を受けずに高速駆動を実現すること。
【解決手段】本発明の表示装置によれば、１出力にＹ個（Ｙは２以上の整数）のＤＡＣ１３とＹ個のアンプ１４とＹ個のスイッチ１５とを備え、Ｍ個の保持部１１、Ｍ個のスイッチ１２をＹ個のグループに分けている。そこで、スイッチ１５は、時分割タイミング（信号２２）に同期することにより、アンプ１４の出力の切り替えを行う。また、スイッチ１５の切り替わりタイミングの周期をＴとしたとき、ＤＡＣ１３が表示データ５１を入力するタイミングは、時分割タイミングより位相をＴ／Ｙ進めて、周期（Ｙ×Ｔ）としている。即ち、ＤＡＣ１３が、Ｙクロック分の信号２１により表示データ５１を入力した場合、表示データ５１に応じた階調電圧５２は、信号２１のＹクロック目にアンプ１４から出力される。これにより、ＤＡＣ遅延時間の影響を受けずに高速駆動を実現することができる。
【選択図】図３

Description

本発明は、表示データを表示するドライバ及びＴＦＴ型液晶表示装置に関する。

ＴＦＴ型液晶表示装置が普及されている。図１は、ＴＦＴ型液晶表示装置の構成を示している。そのＴＦＴ型液晶表示装置は、表示部（液晶パネル）１４０と、ゲートドライバ（図示しない）と、ソースドライバ１０１と、電源回路１３０と、を具備している。

液晶パネル１４０は、マトリクス状に配置された複数の画素１４３を具備している。複数の画素１４３の各々は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）と、画素容量と、を具備している。画素容量は、画素電極と、画素電極に対向する対向電極と、を具備している。ＴＦＴは、ドレイン電極と、画素電極に接続されたソース電極と、ゲート電極と、を具備している。

液晶パネル１４０は、更に、複数のゲート線１４２と、複数のデータ線１４１と、を具備している。複数のゲート線１４２は、それぞれ、行に設けられた画素１４３のＴＦＴのゲート電極に接続されている。複数のデータ線１４１は、それぞれ、列に設けられた画素１４３のＴＦＴのドレイン電極に接続されている。

電源回路１３０は、直列接続された階調抵抗素子を備えている。電源回路１３０は、基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する。

１水平期間において、ゲートドライバには、複数のゲート線１４２を１番目から最終番目まで順番に選択するための信号が供給される。例えば、ゲートドライバは、その信号に応じて、複数のゲート線１４２のうちの１つのゲート線１４２を選択したものとする。この場合、選択信号を１つのゲート線１４２に出力する。この選択信号は、上記１つのゲート線１４２に対応する１ライン分の画素１４３のＴＦＴのゲート電極に供給され、ＴＦＴは選択信号によりオンする。他のゲート線１４２についても同じである。

ソースドライバ１０１には、１画面（１フレーム）分の表示データと、クロック信号ＣＬＫと、が供給される。１画面分の表示データは、１ライン目から最終ライン目までの表示データを含んでいる。１ライン分の表示データは、複数のデータ線１４１のそれぞれに対応する表示データを含んでいる。ソースドライバ１０１は、クロック信号ＣＬＫに従って、複数の階調電圧の中から、表示データに応じた出力階調電圧を選択して、複数のデータ線１４１に出力する。このとき、複数のゲート線１４２のうちの１つのゲート線１４２と複数のデータ線１４１とに対応する画素１４３のＴＦＴはオンしている。このため、上記画素１４３の画素容量には、表示データが書き込まれ、次の書き込みまで保持される。これにより、１ライン分の表示データが表示される。

ＴＦＴ型液晶表示装置では、通常、液晶パネルは、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の基本３原色に対応する３画素により、実際の表示イメージ１ドット分の色を表示している。例えば、ソースドライバの１出力に対して、液晶パネルには、Ｒ、Ｇ、Ｂの画素に対応付けて３個のスイッチが設けられている。ＴＦＴ型液晶表示装置では、この３個のスイッチを一定時間毎に切り替えることにより、１つのアンプ（１出力分）で３画素分（表示１ドット分）を駆動する。この手法は３時分割駆動と呼ばれる。例えば、特開２００３−２０８１３２号公報に記載されている。

ＴＦＴ型液晶表示装置では、通常、ゲートドライバにより走査（選択）された１ラインに対応した画素を１水平期間（走査期間、又は、水平同期信号周期、以下、１Ｈ）内に駆動しなければならない。従って、ＴＦＴ型液晶表示装置では、時分割駆動を実行する場合、スイッチの切り替えを上記１Ｈ間に実施しなければならない。

一方、コスト低減、パネルサイズの低減、パネル画素数の増大に伴い、ＴＦＴ型液晶表示装置のソースドライバとしてモバイル向けのドライバが普及されつつある。この場合、ドライバの１出力にて６画素分、９画素分、１２画素分を駆動する仕様が求められている。このようなドライバは、当然、時分割数を増やすことにより１Ｈ／６、１Ｈ／９、１Ｈ／１２の時間で各画素を駆動しなければならない。

特開２００３−２０８１３２号公報に記載されたＴＦＴ型液晶表示装置の構成を６時分割駆動にした場合、即ち、６画素（２ドット）分を駆動する場合について図１、２を用いて説明する。図２は、図１の構成の動作を示すタイミングチャートである。

ドライバ１０１は、１番目から６番目までの６個の保持部１１１と、６個の入力切替スイッチ１１２“ＳＷ１〜ＳＷ６”と、Ｄ／Ａコンバータ１１３と、アンプ１１４と、制御部１２０と、を具備している。

液晶パネル１４０は、６個のデータ線切替スイッチ１４４“ＳＷｐ１〜ＳＷｐ６”を具備している。

６個の保持部１１１は、それぞれ、供給される表示データ１５１“ＤＡＴＡｍ１〜ＤＡＴＡｍ６”を保持する。

６個の入力切替スイッチ１１２“ＳＷ１〜ＳＷ６”は、それぞれ、６個の保持部１１１の出力に接続されている。６個の入力切替スイッチ１１２“ＳＷ１〜ＳＷ６”のうちの１つの入力切替スイッチ１１２“ＳＷｊ（ｊ＝１、２、…、６）”は、１クロック分の入力切替制御信号１２１“ＥＮｊ”に応じてオンする。

Ｄ／Ａコンバータ１１３は、６個の入力切替スイッチ１１２“ＳＷ１〜ＳＷ６”に接続されている。Ｄ／Ａコンバータ１１３は、６個の保持部１１１のうちの、上記１つの入力切替スイッチ１１２“ＳＷｊ”に接続された保持部１１１の表示データ１５１“ＤＡＴＡｍｊ”を出力階調電圧１５２“ＤＡＯＵＴｍ”に変換する。

アンプ１１４は、その入力がＤ／Ａコンバータ１１３に接続され、その出力が出力ノードＯＵＴｍに接続されている。アンプ１１４は、Ｄ／Ａコンバータ１１３からの出力階調電圧１５２“ＤＡＯＵＴｍ”を出力ノードＯＵＴｍに出力する。

液晶パネル１４０には、出力ノードＯＵＴｍに接続された６本のデータ線１４１“ＳＯｍ１〜ＳＯｍ６”が設けられている。

６個のデータ線切替スイッチ１４４“ＳＷｐ１〜ＳＷｐ６”は、それぞれ、６本のデータ線１４１“ＳＯｍ１〜ＳＯｍ６”上に設けられている。６個のデータ線切替スイッチ１４４“ＳＷｐ１〜ＳＷｐ６”のうちの１つのデータ線切替スイッチ１４４“ＳＷｐｊ（ｊ＝１、２、…、６）”は、１クロック分のデータ線切替制御信号１２３“ＯＥＮｊ”に応じてオンする。

制御部１２０は、６個の入力切替スイッチ１１２“ＳＷ１〜ＳＷ６”、６個のデータ線切替スイッチ１４４“ＳＷｐ１〜ＳＷｐ６”に接続されている。制御部１２０は、入力切替制御信号１２１“ＥＮ１〜ＥＮ６”をそれぞれ１番目から６番目までこの順に６個の入力切替スイッチ１１２“ＳＷ１〜ＳＷ６”に供給する。制御部１２０は、入力切替制御信号１２１“ＥＮ１〜ＥＮ６”に同期させてデータ線切替制御信号１２３“ＯＥＮ１〜ＯＥＮ６”をそれぞれ１番目から６番目までこの順に６個のデータ線切替スイッチ１４４“ＳＷｐ１〜ＳＷｐ６”に供給する。

特開２００３−２０８１３２号公報 特開２００７−１６３９１３号公報

通常、１水平期間（１Ｈ）は、１画面を書き換える時間（フレーム周波数）を１画面の走査数（表示ライン数）にて割った時間である。そこで、ＴＦＴ型液晶表示装置では、フリッカーと呼ばれるチラツキの影響を避けるため、時分割数が増えてもフレーム周波数を遅くすることはできない。即ち、時分割に対応して１Ｈを大きくすることはできない。そのため、チップ面積削減のために時分割数を増やした場合には、例えば、Ｍ時分割（Ｍは３の倍数）にした時には、１個のソースドライバがＭ画素分を駆動する時間は、１Ｈ÷Ｍ以下である必要がある。逆にこの時間内で１画素を駆動できなければ、Ｍ時分割駆動にて１Ｈを超えるため、次のラインの画素（データ）駆動ができなくなってしまう。

従って、１画素を駆動する期間が、１Ｈ／３、１Ｈ／６、１Ｈ／９、１Ｈ／１２・・・・となるにつれて、高速駆動が必要不可欠になるが、その期間を早くするには、アンプ１１４の入力である、ＤＡＣ（Ｄ／Ａコンバータ１１３）のセットリングを早くし、且つ、アンプ１１４のスルーレート、及び、セットリングを早くする必要がある。

上述のＴＦＴ型液晶表示装置では、６時分割駆動を実行した場合、入力切替制御信号ＥＮ１〜ＥＮ６に同期して表示データ１５１“ＤＡＴＡｍ１〜ＤＡＴＡｍ６”が順次選択されて、出力階調電圧１５２“ＤＡＯＵＴ１〜ＤＡＯＵＴ６”としてデータ線１４１“ＳＯｍ１〜ＳＯｍ６”に出力される。ソースドライバ１０１において、Ｄ／Ａコンバータ１１３が、入力切替制御信号ＥＮｊ（ｊ＝１、２、…、６）に応じた表示データ１５１“ＤＡＴＡｍｊ”を入力し、電源回路１３０により生成された複数の階調電圧の中から、表示データ１５１“ＤＡＴＡｍｊ”に応じた出力階調電圧１５２“ＤＡＯＵＴｊ”を選択し、出力するまでの時間をＤＡＣ遅延時間（Ｔｄ＿ＤＡ）と定義する。また、アンプ１１４が、出力階調電圧１５２“ＤＡＯＵＴｊ”を入力して、その出力が安定（確定）するまでの時間をアンプセットリング時間（Ｔｄ＿Ａｍｐ）と定義する。この場合、入力切替制御信号ＥＮｊ（ｊ＝１、２、…、６）により表示データ１５１“ＤＡＴＡｍｊ”が選択されてから、アンプ１１４から出力階調電圧１５２“ＤＡＯＵＴｊ”が出力されるまでの時間は、ＤＡＣ遅延時間（Ｔｄ＿ＤＡ）とアンプセットリング時間（Ｔｄ＿Ａｍｐ）との和により決まる。

ＤＡＣ遅延時間（Ｔｄ＿ＤＡ）は、電源回路１３０の出力インピーダンスと寄生負荷とで決まるＣＲ時定数と、ＤＡＣ（Ｄ／Ａコンバータ１１３）を構成するトランジスタスイッチのオン抵抗と寄生容量とで決まるＣＲ時定数と、に比例した遅延である。従って、上述のＴＦＴ型液晶表示装置に対して、例えばＤＡＣ遅延時間（Ｔｄ＿ＤＡ）を単純に半減するには、電源回路１３０の階調抵抗素子の総抵抗（Ｒａｌｌ）を半分にして、ＤＡＣ内のトランジスタスイッチの数を倍にしてオン抵抗を半分にすることになる。しかし、この場合、電源回路１３０内の階調抵抗素子に流れる電流は、表示に関わらず倍になる。また、ＤＡＣ内のトランジスタスイッチの数を倍にすることにより、レイアウトサイズも倍となる。

また、上述のＴＦＴ型液晶表示装置では、アンプ１１４のセットリング遅延についてもスルーレート、及び、出力インピーダンスを低減するために、バイアス電流を倍にし、アンプ１１４の出力段のトランジスタサイズを倍にする必要が生じてしまう。従って、現状のソースドライバ１０１でセットリング時間のマージンがない状態の場合は、単純に時分割数を倍にしてソースドライバ１０１の駆動時間を半分にする必要がある。しかし、レイアウトサイズは倍、電流も倍となり、本来のモバイルにおける要求事項を満足しなくなるため、ＬＣＤ向けのソースドライバ１０１として利用価値がなくなってしまうという問題が発生しつつある。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の表示装置は、
表示部（４０）と、
前記表示部（４０）に表示するための表示データ（５１）が供給され、前記表示データ（５１）を保持する１番目からＭ番目までのＭ個（Ｍは３の倍数又は２の倍数である）の保持部（１１）と、ここで、前記Ｍ個の保持部（１１）はＹ個のグループに分けられ、１グループは、１番目からＸ番目までのＸ個の保持部（１１）を含み（Ｙは２以上の整数であり、Ｘは、Ｍ＝Ｘ×Ｙを満たす整数である）、
それぞれ、前記Ｍ個の保持部（１１）の出力に接続されたＭ個の入力切替スイッチ（１２）と、ここで、前記Ｍ個の入力切替スイッチ（１２）はＹ個のグループに分けられ、１グループは、１番目からＸ番目までのＸ個の入力切替スイッチ（１２）を含み、前記Ｙ個のグループにおいて、前記Ｘ個の入力切替スイッチ（１２）のうちの１つの入力切替スイッチ（１２）は、Ｙクロック分の入力切替制御信号（２１）に応じてオンし、
それぞれ、前記Ｙ個のグループの前記Ｘ個の入力切替スイッチ（１２）に接続されたＹ個のＤ／Ａコンバータ（１３）と、前記Ｙ個のＤ／Ａコンバータ（１３）は、それぞれ、前記Ｙ個のグループの前記Ｘ個の保持部（１１）のうちの、前記１つの入力切替スイッチ（１２）に対応する保持部（１１）に保持された前記表示データ（５１）を出力階調電圧（５２）に変換し、
それぞれ、前記Ｙ個のＤ／Ａコンバータ（１３）からの前記出力階調電圧（５２）を出力するＹ個のアンプ（１４）と、
それぞれ、前記Ｙ個のアンプ（１４）の出力と出力ノードとの間に設けられたＹ個の出力切替スイッチ（１５）と、前記Ｙ個の出力切替スイッチ（１５）のうちの１つの出力切替スイッチ（１５）は、１クロック分の出力切替制御信号（２２）に応じてオンし、前記表示部（４０）には、前記出力ノードに接続されたＭ本のデータ線（４１）が設けられ、
それぞれ、前記Ｍ本のデータ線（４１）上に設けられたＭ個のデータ線切替スイッチ（４４）と、前記Ｍ個のデータ線切替スイッチ（４４）のうちの１つのデータ線切替スイッチ（４４）は、１クロック分のデータ線切替制御信号（２３）に応じてオンし、
前記入力切替制御信号（２１）を１番目からＭ番目までこの順にそれぞれ前記Ｍ個の入力切替スイッチ（１２）に供給し、前記出力切替制御信号（２２）を１番目からＹ番目までこの順にそれぞれ前記Ｙ個の出力切替スイッチ（１５）に供給し、前記入力切替制御信号（２１）のＹクロック目に同期させて前記データ線切替制御信号（２３）を１番目からＭ番目までこの順にそれぞれ前記Ｍ個のデータ線切替スイッチ（４４）に供給する制御部（２０）と、
を具備している。

本発明の表示装置によれば、１出力にＹ個（Ｙは２以上の整数）のＤ／Ａコンバータ（１３）とＹ個のアンプ（１４）とＹ個の出力切替スイッチ（１５）とを備え、Ｍ個の保持部（１１）、Ｍ個の入力切替スイッチ（１２）をＹ個のグループに分けている。そこで、出力切替スイッチ（１５）は、時分割タイミング（出力切替制御信号（２２））に同期することにより、アンプ（１４）の出力の切り替えを行う。また、出力切替スイッチ（１５）の切り替わりタイミングの周期をＴとしたとき、Ｄ／Ａコンバータ（１３）が表示データ（５１）を入力するタイミングは、上記の時分割タイミングより位相をＴ／Ｙ進めて、周期（Ｙ×Ｔ）としている。即ち、Ｄ／Ａコンバータ（１３）が、Ｙクロック分の入力切替制御信号（２１）により表示データ（５１）を入力した場合、表示データ（５１）に応じた出力階調電圧（５２）は、入力切替制御信号（２１）のＹクロック目にアンプ（１４）から出力される。これにより、本発明の表示装置によれば、前述のＤＡＣ遅延時間の影響を受けずに高速駆動を実現することができる。また、アンプ（１４）の駆動時におけるスルーレートの制限を受けずに高速駆動を実現することができる。

図１は、特開２００３−２０８１３２号公報に記載されたＴＦＴ型液晶表示装置の構成を６時分割駆動にした場合の構成を示している。 図２は、図１の構成の動作を示すタイミングチャートである。 図３は、本発明の第１実施形態によるＴＦＴ型液晶表示装置の構成として、２アンプによる６時分割駆動にした場合（６画素（２ドット））の構成を示している。 図４は、図３の構成の動作を示すタイミングチャートである。 図５は、本発明の第１実施形態によるＴＦＴ型液晶表示装置の動作の出力（データ）の推移を示すイメージ図である。 図６は、本発明の第２実施形態によるＴＦＴ型液晶表示装置の構成として、３アンプによる３Ｘ時分割駆動にした場合の構成を示している。 図７は、図６の構成の動作を示すタイミングチャートである。 図８は、本発明の第２実施形態によるＴＦＴ型液晶表示装置の動作の出力（データ）の推移を示すイメージ図である。 図９は、本発明の第３実施形態によるＴＦＴ型液晶表示装置の構成として、４アンプによるドット反転駆動にした場合の構成を示している。 図１０は、図９の構成の動作を示すタイミングチャートである。

以下に添付図面を参照して、本発明の実施形態によるＴＦＴ型液晶表示装置について詳細に説明する。

図３は、本発明の実施形態によるＴＦＴ型液晶表示装置の構成を示している。そのＴＦＴ型液晶表示装置は、表示部（液晶パネル）４０と、ゲートドライバ（図示しない）と、ソースドライバ１と、電源回路３０と、を具備している。

液晶パネル４０は、マトリクス状に配置された複数の画素４３を具備している。複数の画素４３の各々は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）と、画素容量と、を具備している。画素容量は、画素電極と、画素電極に対向する対向電極と、を具備している。ＴＦＴは、ドレイン電極と、画素電極に接続されたソース電極と、ゲート電極と、を具備している。

液晶パネル４０は、更に、複数のゲート線４２と、複数のデータ線４１と、を具備している。複数のゲート線４２は、それぞれ、行に設けられた画素４３のＴＦＴのゲート電極に接続されている。複数のデータ線４１は、それぞれ、列に設けられた画素４３のＴＦＴのドレイン電極に接続されている。

電源回路３０は、直列接続された階調抵抗素子を備えている。電源回路３０は、基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する。

１水平期間において、ゲートドライバには、複数のゲート線４２を１番目から最終番目まで順番に選択するための信号が供給される。例えば、ゲートドライバは、その信号に応じて、複数のゲート線４２のうちの１つのゲート線４２を選択したものとする。この場合、選択信号を１つのゲート線４２に出力する。この選択信号は、上記１つのゲート線４２に対応する１ライン分の画素４３のＴＦＴのゲート電極に供給され、ＴＦＴは選択信号によりオンする。他のゲート線４２についても同じである。

ソースドライバ１には、１画面（１フレーム）分の表示データと、クロック信号ＣＬＫと、が供給される。１画面分の表示データは、１ライン目から最終ライン目までの表示データを含んでいる。１ライン分の表示データは、複数のデータ線４１のそれぞれに対応する表示データを含んでいる。ソースドライバ１は、クロック信号ＣＬＫに従って、複数の階調電圧の中から、表示データに応じた出力階調電圧を選択して、複数のデータ線４１に出力する。このとき、複数のゲート線４２のうちの１つのゲート線４２と複数のデータ線４１とに対応する画素４３のＴＦＴはオンしている。このため、上記画素４３の画素容量には、表示データが書き込まれ、次の書き込みまで保持される。これにより、１ライン分の表示データが表示される。

本発明の実施形態によるＴＦＴ型液晶表示装置の構成をＭ時分割駆動にした場合、即ち、Ｍ画素（Ｙドット）分を駆動する場合について図１を用いて説明する。Ｍは３の倍数であり、Ｙは２以上の整数であり、Ｘは、Ｍ＝Ｘ×Ｙを満たす整数である。

ドライバ１は、１番目からＭ番目までのＭ個の保持部１１と、Ｍ個の入力切替スイッチ１２と、Ｙ個のＤ／Ａコンバータ１３と、Ｙ個のアンプ１４と、Ｙ個の出力切替スイッチ１５と、制御部２０と、を具備している。

液晶パネル４０は、Ｍ個のデータ線切替スイッチ４４を具備している。

Ｍ個の保持部１１は、それぞれ、供給される表示データ５１を保持する。Ｍ個の保持部１１はＹ個のグループに分けられる。１グループは、１番目からＸ番目までのＸ個の保持部１１を含んでいる。

Ｍ個の入力切替スイッチ１２は、それぞれ、Ｍ個の保持部１１の出力に接続されている。Ｍ個の入力切替スイッチ１２はＹ個のグループに分けられる。１グループは、１番目からＸ番目までのＸ個の入力切替スイッチ１２を含んでいる。Ｙ個のグループにおいて、Ｘ個の入力切替スイッチ１２のうちの１つの入力切替スイッチ１２は、Ｙクロック分の入力切替制御信号２１に応じてオンする。

Ｙ個のＤ／Ａコンバータ１３は、それぞれ、Ｙ個のグループのＸ個の入力切替スイッチ１２に接続されている。Ｙ個のＤ／Ａコンバータ１３は、それぞれ、Ｙ個のグループのＸ個の保持部１１のうちの、上記１つの入力切替スイッチ１２に接続された保持部１１の表示データ５１を出力階調電圧５２に変換する。

Ｙ個のアンプ１４の入力は、それぞれ、Ｙ個のＤ／Ａコンバータ１３の出力に接続されている。Ｙ個のアンプ１４は、それぞれ、Ｙ個のＤ／Ａコンバータ１３からの出力階調電圧５２を出力する。

Ｙ個の出力切替スイッチ１５は、それぞれ、Ｙ個のアンプ１４の出力と出力ノードＯＵＴｍとの間に設けられている。Ｙ個の出力切替スイッチ１５のうちの１つの出力切替スイッチ１５は、１クロック分の出力切替制御信号２２に応じてオンする。

液晶パネル４０には、出力ノードＯＵＴｍに接続されたＭ本のデータ線４１が設けられている。

Ｍ個のデータ線切替スイッチ４４は、それぞれ、Ｍ本のデータ線４１上に設けられている。Ｍ個のデータ線切替スイッチ４４のうちの１つのデータ線切替スイッチ４４は、１クロック分のデータ線切替制御信号２３に応じてオンする。

制御部２０は、Ｍ個の入力切替スイッチ１２、Ｙ個の出力切替スイッチ１５、Ｍ個のデータ線切替スイッチ４４に接続されている。制御部２０は、入力切替制御信号２１を１番目からＭ番目までこの順にそれぞれＭ個の入力切替スイッチ１２に供給する。制御部２０は、出力切替制御信号２２を１番目からＹ番目までこの順にそれぞれＹ個の出力切替スイッチ１５に供給する。制御部２０は、入力切替制御信号２１のＹクロック目に同期させてデータ線切替制御信号２３を１番目からＭ番目までこの順にそれぞれＭ個のデータ線切替スイッチ４４に供給する。

本発明の実施形態によるＴＦＴ型液晶表示装置によれば、１出力にＹ個（Ｙは２以上の整数）のＤＡＣ（Ｄ／Ａコンバータ１３）とＹ個のアンプ１４とＹ個の出力切替スイッチ１５とを備え、Ｍ個の保持部１１、Ｍ個の入力切替スイッチ１２をＹ個のグループに分けている。そこで、出力切替スイッチ１５は、時分割タイミング（出力切替制御信号２２）に同期することにより、アンプ１４の出力の切り替えを行う。また、出力切替スイッチ１５の切り替わりタイミングの周期をＴとしたとき、Ｄ／Ａコンバータ１３が表示データ５１を入力するタイミングは、上記の時分割タイミングより位相をＴ／Ｙ進めて、周期（Ｙ×Ｔ）としている。即ち、Ｄ／Ａコンバータ１３が、Ｙクロック分の入力切替制御信号２１により表示データ５１を入力した場合、表示データ５１に応じた出力階調電圧５２は、入力切替制御信号２１のＹクロック目にアンプ１４から出力される。これにより、本発明の実施形態によるＴＦＴ型液晶表示装置によれば、前述のＤＡＣ遅延時間（Ｔｄ＿ＤＡ）の影響を受けずに高速駆動を実現することができる。また、アンプ１４の駆動時におけるスルーレートの制限を受けずに高速駆動を実現することができる。

次に、本発明の実施形態によるＴＦＴ型液晶表示装置について具体例を用いて説明する。

（第１実施形態）
図３は、本発明の第１実施形態によるＴＦＴ型液晶表示装置の構成として、２アンプによる６時分割駆動にした場合（６画素（２ドット））の構成を示している。図４は、図３の構成の動作を示すタイミングチャートである。第１実施形態では、上述の実施形態と重複する説明を省略する。

本発明の第１実施形態によるＴＦＴ型液晶表示装置では、液晶パネル４０は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各原色を表すＲＧＢに適用される。Ｍが３の倍数である場合、Ｘは３を表し、Ｙは２以上を表している。本実施形態では、例えば、Ｍ、Ｘ、Ｙがそれぞれ６、３、２を表している場合について説明する。

この場合、ドライバ１は、１番目から６番目までの６個の保持部１１と、６個の入力切替スイッチ１２“ＳＷ１〜ＳＷ６”と、２個のＤ／Ａコンバータ１３“ＤＡＣ１〜ＤＡＣ２”と、２個のアンプ１４“ＯＡＭＰ１〜ＯＡＭＰ２”と、２個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ２”と、制御部２０と、を具備している。

液晶パネル４０は、６個のデータ線切替スイッチ４４“ＳＷｐ１〜ＳＷｐ６”を具備している。

６個の保持部１１は、それぞれ、供給される表示データ５１“ＤＡＴＡｍ１〜ＤＡＴＡｍ６”を保持する。６個の保持部１１は２個のグループに分けられる。２個のグループのうちの第１グループは、６個の保持部１１のうちの、奇数番目の保持部１１である第１、３、５保持部１１を含んでいる。２個のグループのうちの第２グループは、偶数番目の保持部１１である第２、４、６保持部１１を含んでいる。

６個の入力切替スイッチ１２“ＳＷ１〜ＳＷ６”は、それぞれ、６個の保持部１１の出力に接続されている。６個の入力切替スイッチ１２“ＳＷ１〜ＳＷ６”は２個のグループに分けられる。２個のグループのうちの第１グループは、６個の入力切替スイッチ１２“ＳＷ１〜ＳＷ６”のうちの、奇数番目の入力切替スイッチ１２である第１、３、５入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ１、ＳＷ３、ＳＷ５”）を含んでいる。入力切替スイッチ１２“ＳＷ１、ＳＷ３、ＳＷ５”のうちの１つの入力切替スイッチ１２として、入力切替スイッチ１２“ＳＷＩ（Ｉ＝１、３、５）”は、２クロック分の入力切替制御信号２１に応じてオンする。２個のグループのうちの第２グループは、偶数番目の入力切替スイッチ１２である第２、４、６入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ２、ＳＷ４、ＳＷ６”）を含んでいる。入力切替スイッチ１２“ＳＷ２、ＳＷ４、ＳＷ６”のうちの１つの入力切替スイッチ１２として、入力切替スイッチ１２“ＳＷＪ（Ｊ＝２、４、６）”は、２クロック分の入力切替制御信号２１に応じてオンする。ここで、２クロック分を１選択期間（ＴｗＥｎ）とする。

２個のＤ／Ａコンバータ１３“ＤＡＣ１〜ＤＡＣ２”は、それぞれ、２個のグループの３個の入力切替スイッチ１２に接続されている。即ち、２個のＤ／Ａコンバータ１３“ＤＡＣ１〜ＤＡＣ２”のうちの、第１Ｄ／Ａコンバータ１３であるＤ／Ａコンバータ１３“ＤＡＣ１”は、第１グループの３個の入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ１、ＳＷ３、ＳＷ５”）に接続されている。２個のＤ／Ａコンバータ１３“ＤＡＣ１〜ＤＡＣ２”のうちの、第２Ｄ／Ａコンバータ１３であるＤ／Ａコンバータ１３“ＤＡＣ２”は、第２グループの３個の入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ２、ＳＷ４、ＳＷ６”）に接続されている。Ｄ／Ａコンバータ１３“ＤＡＣ１”は、第１グループの第１、３、５保持部１１のうちの、第１グループの上記１つの入力切替スイッチ１２“ＳＷＩ（Ｉ＝１、３、５）”に接続された保持部１１の表示データ５１“ＤＡＴＡｍＩ”を出力階調電圧５２“ＤＡＯＵＴ１”に変換する。Ｄ／Ａコンバータ１３“ＤＡＣ２”は、第２グループの第２、４、６保持部１１のうちの、第２グループの上記１つの入力切替スイッチ１２“ＳＷＪ（Ｊ＝２、４、６）”に接続された保持部１１の表示データ５１“ＤＡＴＡｍＪ”を出力階調電圧５２“ＤＡＯＵＴ２”に変換する。

２個のアンプ１４“ＯＡＭＰ１〜ＯＡＭＰ２”のうちの第１アンプ１４であるアンプ１４“ＯＡＭＰ１”の入力は、Ｄ／Ａコンバータ１３“ＤＡＣ１”の出力に接続されている。第２アンプ１４であるアンプ１４“ＯＡＭＰ２”の入力は、Ｄ／Ａコンバータ１３“ＤＡＣ２”の出力に接続されている。アンプ１４“ＯＡＭＰ１”は、Ｄ／Ａコンバータ１３“ＤＡＣ１”からの出力階調電圧５２“ＤＡＯＵＴ１”を出力する。アンプ１４“ＯＡＭＰ２”は、Ｄ／Ａコンバータ１３“ＤＡＣ２”からの出力階調電圧５２“ＤＡＯＵＴ２”を出力する。

２個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ２”のうちの第１出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ１”は、アンプ１４“ＯＡＭＰ１”の出力と出力ノードＯＵＴｍとの間に設けられている。第２出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ２”は、アンプ１４“ＯＡＭＰ２”の出力と出力ノードＯＵＴｍとの間に設けられている。２個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ２”のうちの１つの出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯＫ（Ｋ＝１、２）”は、１クロック分の出力切替制御信号２２“ＳＥＬＫ（Ｋ＝１、２）”に応じてオンする。

液晶パネル４０には、出力ノードＯＵＴｍに接続された６本のデータ線４１“ＳＯｍ１〜ＳＯｍ６”が設けられている。

６個のデータ線切替スイッチ４４“ＳＷｐ１〜ＳＷｐ６”は、それぞれ、６本のデータ線４１“ＳＯｍ１〜ＳＯｍ６”上に設けられている。６個のデータ線切替スイッチ４４“ＳＷｐ１〜ＳＷｐ６”のうちの１つのデータ線切替スイッチ４４“ＳＷｐｊ（ｊ＝１、２、…、６）”は、１クロック分のデータ線切替制御信号２３“ＯＥＮｊ”に応じてオンする。ここで、１クロック分を１選択期間（ＴｗＯＥｎ）とする。

制御部２０は、６個の入力切替スイッチ１２“ＳＷ１〜ＳＷ６”、２個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ２”、６個のデータ線切替スイッチ４４“ＳＷｐ１〜ＳＷｐ６”に接続されている。制御部２０は、入力切替制御信号２１“ＥＮ１〜ＥＮ６”をそれぞれ１番目から６番目までこの順に６個の入力切替スイッチ１２“ＳＷ１〜ＳＷ６”に供給する。制御部２０は、出力切替制御信号２２“ＳＥＬ１〜ＳＥＬ２”をそれぞれ１番目から２番目までこの順に２個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ２”に供給する。制御部２０は、入力切替制御信号２１“ＥＮ１〜ＥＮ６”の２クロック目に同期させてデータ線切替制御信号２３“ＯＥＮ１〜ＯＥＮ６”をそれぞれ１番目から６番目までこの順に６個のデータ線切替スイッチ４４“ＳＷｐ１〜ＳＷｐ６”に供給する。

図４に示されるように、入力切替制御信号２１“ＥＮ１〜ＥＮ６”の選択期間（ＴｗＥｎ）はそれぞれ、データ線切替制御信号２３“ＯＥＮ１〜ＯＥＮ６”の２倍（２×ＴｗＯＥｎ）であり、入力切替制御信号２１“ＥＮ１〜ＥＮ６”の位相は、それぞれ、データ線切替制御信号２３“ＯＥＮ１〜ＯＥＮ６”の１選択期間分早いタイミングとなっている。

図５は、本発明の第１実施形態によるＴＦＴ型液晶表示装置の動作の出力（データ）の推移を示すイメージ図である。第１Ｄ／Ａコンバータ１３（ＤＡＣ１）の入力、出力をそれぞれＤＡＩＮ１、ＤＡＯＵＴ１とし、第２Ｄ／Ａコンバータ１３（ＤＡＣ２）の入力、出力をそれぞれＤＡＩＮ２、ＤＡＯＵＴ２として、最終出力端子の出力値をＯＵＴｍとした場合の各ポイントでのデータ状態をイメージ的に示したものである。図５によれば、第１、２Ｄ／Ａコンバータ１３の入力／出力の変化ポイントは、丁度、周期Ｔ／２だけずれていて、且つ、第１、２Ｄ／Ａコンバータ１３が時間０〜Ｔ／２に表示データ５１を入力したとき、時間Ｔ／２〜Ｔにおける表示データ５１（出力階調電圧５２）が出力に反映されている。

ここで、本実施形態では、ＤＡＣ入力の変化タイミングは、ＤＡＣ入力周期の半分（ＴｗＯＥｎ）であったが、ＤＡＣ自体に実力があれば、ＤＡＣ入力周期の１／４でも問題ない。アンプ駆動タイミングへ影響しないためには、ＴｗＯＥｎ〜Ｔｄ＿ＤＡＣの範囲で位相をシフトさせても良い。

本発明の第１実施形態によるＴＦＴ型液晶表示装置によれば、１出力に２個のＤＡＣ（Ｄ／Ａコンバータ１３）と２個のアンプ１４と２個の出力切替スイッチ１５とを備え、６個の保持部１１、６個の入力切替スイッチ１２を２個のグループに分けている。そこで、出力切替スイッチ１５は、時分割タイミング（出力切替制御信号２２）に同期することにより、アンプ１４の出力の切り替えを行う。また、出力切替スイッチ１５の切り替わりタイミングの周期をＴとしたとき、Ｄ／Ａコンバータ１３が表示データ５１を入力するタイミングは、上記の時分割タイミングより位相をＴ／２進めて、周期（２×Ｔ）としている。即ち、Ｄ／Ａコンバータ１３が、２クロック分の入力切替制御信号２１により表示データ５１を入力した場合、表示データ５１に応じた出力階調電圧５２は、入力切替制御信号２１の２クロック目にアンプ１４から出力される。これにより、本発明の第１実施形態によるＴＦＴ型液晶表示装置によれば、前述のＤＡＣ遅延時間（Ｔｄ＿ＤＡ）の影響を受けずに高速駆動を実現することができる。また、アンプ１４の駆動時におけるスルーレートの制限を受けずに高速駆動を実現することができる。

（第２実施形態）
液晶パネル４０は、Ｒ、Ｇ、Ｂが並んだ形で画素を構成しているが、白黒のストライプ表示等の一般に表示しないパネルテスト用の特殊表示を除けば、隣り合うＲ、Ｇ、Ｂそれぞれの画素の輝度は近い場合が多い。今、隣り合うドットを、［Ｒ１、Ｇ１、Ｂ１］、［Ｒ２、Ｇ２、Ｂ２］とすれば、［Ｒ１］と［Ｒ２］、［Ｇ１］と［Ｇ２］、［Ｂ１］と［Ｂ２］は、それぞれ近い輝度となる。それは、以下の考察からもわかる。［Ｒ１］と［Ｇ１］は画素の配置としては、［Ｒ１］と［Ｒ２］より近くに配置されるが、例えば、ストライプ表示以外で赤っぽい自然画を表示している場合には、［Ｒ１］＞＞［Ｇ１］、［Ｂ１］と［Ｒ２］＞＞［Ｇ２］、［Ｂ２］であり、明らかに［Ｒ１］＞＞［Ｇ１］であるが、［Ｒ１］＞＞［Ｒ２］ではないことは明白である。従って、表示データ５１（出力階調電圧５２）としては、色の異なる画素間の電圧は、隣り合う同じ色の画素間の電圧より大きく変化する。従って、［Ｒ１］を駆動した駆動回路（ＤＡＣ＋アンプ）が［Ｒ２］を駆動した方が、電圧の変動がより少ない。このため、アンプによる無駄な充放電、ソースドライバ１内のＤＡＣやスイッチの切替時における寄生容量への無駄な充放電が少なく、消費電流においても、アンプのセットリング時間においても有利である。これを実現するために、第２実施形態では、３個の駆動回路（アンプ、ＤＡＣ）を備えて（後述の図６のＤＲＩＶＥＲ参照）、その駆動回路へのデータ入力をＲ、Ｇ、Ｂ毎に対応させることにより、３個のアンプは、それぞれ、Ｒ、Ｇ、Ｂだけの駆動となり、且つ、無駄な回路、及び、パネル負荷の充放電が低減される。

図６は、本発明の第２実施形態によるＴＦＴ型液晶表示装置の構成として、３アンプによる３Ｘ時分割駆動にした場合の構成を示している。図７は、図６の構成の動作を示すタイミングチャートである。第２実施形態では、上述の実施形態と重複する説明を省略する。

本発明の第２実施形態によるＴＦＴ型液晶表示装置では、液晶パネル４０は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各原色を表すＲＧＢに適用される。Ｍが３の倍数である場合、Ｙは３を表し、Ｘは２以上を表している。

この場合、ドライバ１は、１番目からＭ番目までのＭ個の保持部１１と、Ｍ個の入力切替スイッチ１２“ＳＷＲ１、ＳＷＧ１、ＳＷＢ１、…、ＳＷＲＸ、ＳＷＧＸ、ＳＷＢＸ”と、３個のＤ／Ａコンバータ１３と、３個のアンプ１４と、３個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ３”と、制御部２０と、を具備している。

液晶パネル４０は、Ｍ個のデータ線切替スイッチ４４“ＳＷｐＲ１、ＳＷｐＧ１、ＳＷｐＢ１、…、ＳＷｐＲＸ、ＳＷｐＧＸ、ＳＷｐＢＸ”を具備している。

Ｍ個の保持部１１は、それぞれ、供給される表示データ５１“ＤＲ１、ＤＧ１、ＤＢ１、…、ＤＲＸ、ＤＧＸ、ＤＢＸ”を保持する。Ｍ個の保持部１１は３個のグループに分けられる。３個のグループのうちの第１グループは、赤（Ｒｅｄ）に適用される保持部１１として、Ｘ個の保持部１１を含んでいる。３個のグループのうちの第２グループは、緑（Ｇｒｅｅｎ）に適用される保持部１１として、Ｘ個の保持部１１を含んでいる。３個のグループのうちの第３グループは、青（Ｂｌｕｅ）に適用される保持部１１として、Ｘ個の保持部１１を含んでいる。

Ｍ個の入力切替スイッチ１２“ＳＷＲ１、ＳＷＧ１、ＳＷＢ１、…、ＳＷＲＸ、ＳＷＧＸ、ＳＷＢＸ”は、それぞれ、Ｍ個の保持部１１の出力に接続されている。Ｍ個の入力切替スイッチ１２“ＳＷＲ１、ＳＷＧ１、ＳＷＢ１、…、ＳＷＲＸ、ＳＷＧＸ、ＳＷＢＸ”は３個のグループに分けられる。３個のグループのうちの第１グループは、赤（Ｒｅｄ）に適用される入力切替スイッチ１２として、Ｘ個の入力切替スイッチ１２“ＳＷＲ１、…、ＳＷＲＸ”を含んでいる。Ｘ個の入力切替スイッチ１２“ＳＷＲ１、…、ＳＷＲＸ”のうちの１つの入力切替スイッチ１２“ＳＷＲＺ（Ｚ＝１、２、…、Ｘ）”は、３クロック分の入力切替制御信号２１に応じてオンする。３個のグループのうちの第２グループは、緑（Ｇｒｅｅｎ）に適用される入力切替スイッチ１２として、Ｘ個の入力切替スイッチ１２“ＳＷＧ１、…、ＳＷＧＸ”を含んでいる。Ｘ個の入力切替スイッチ１２“ＳＷＧ１、…、ＳＷＧＸ”のうちの１つの入力切替スイッチ１２“ＳＷＧＺ（Ｚ＝１、２、…、Ｘ）”は、３クロック分の入力切替制御信号２１に応じてオンする。３個のグループのうちの第３グループは、青（Ｂｌｕｅ）に適用される入力切替スイッチ１２として、Ｘ個の入力切替スイッチ１２“ＳＷＢ１、…、ＳＷＢＸ”を含んでいる。Ｘ個の入力切替スイッチ１２“ＳＷＢ１、…、ＳＷＢＸ”のうちの１つの入力切替スイッチ１２“ＳＷＢＺ（Ｚ＝１、２、…、Ｘ）”は、３クロック分の入力切替制御信号２１に応じてオンする。ここで、３クロック分を１選択期間（ＴｗＥｎ）とする。

３個のＤ／Ａコンバータ１３は、それぞれ、３個のグループのＸ個の入力切替スイッチ１２に接続されている。即ち、３個のＤ／Ａコンバータ１３のうちの、赤（Ｒｅｄ）に適用される第１Ｄ／Ａコンバータ１３は、第１グループのＸ個の入力切替スイッチ１２“ＳＷＲ１、…、ＳＷＲＸ”に接続されている。緑（Ｇｒｅｅｎ）に適用される第２Ｄ／Ａコンバータ１３は、第２グループのＸ個の入力切替スイッチ１２“ＳＷＧ１、…、ＳＷＧＸ”に接続されている。青（Ｂｌｕｅ）に適用される第３Ｄ／Ａコンバータ１３は、第３グループのＸ個の入力切替スイッチ１２“ＳＷＢ１、…、ＳＷＢＸ”に接続されている。第１Ｄ／Ａコンバータ１３は、第１グループのＸ個の保持部１１のうちの、第１グループの上記１つの入力切替スイッチ１２“ＳＷＲＺ（Ｚ＝１、２、…、Ｘ）”に接続された保持部１１の表示データ５１“ＤＲＺ”を出力階調電圧５２“ＤＡＯＵＴ＿Ｒ”に変換する。第２Ｄ／Ａコンバータ１３は、第２グループのＸ個の保持部１１のうちの、第２グループの上記１つの入力切替スイッチ１２“ＳＷＧＺ（Ｚ＝１、２、…、Ｘ）”に接続された保持部１１の表示データ５１“ＤＧＺ”を出力階調電圧５２“ＤＡＯＵＴ＿Ｇ”に変換する。第３Ｄ／Ａコンバータ１３は、第３グループのＸ個の保持部１１のうちの、第３グループの上記１つの入力切替スイッチ１２“ＳＷＢＺ（Ｚ＝１、２、…、Ｘ）”に接続された保持部１１の表示データ５１“ＤＢＺ”を出力階調電圧５２“ＤＡＯＵＴ＿Ｂ”に変換する。

３個のアンプ１４のうちの第１アンプ１４の入力は、第１Ｄ／Ａコンバータ１３の出力に接続されている。第２アンプ１４の入力は、第２Ｄ／Ａコンバータ１３の出力に接続されている。第３アンプ１４の入力は、第３Ｄ／Ａコンバータ１３の出力に接続されている。第１アンプ１４は、第１Ｄ／Ａコンバータ１３からの出力階調電圧５２“ＤＡＯＵＴ＿Ｒ”を出力する。第２アンプ１４は、第２Ｄ／Ａコンバータ１３からの出力階調電圧５２“ＤＡＯＵＴ＿Ｇ”を出力する。第３アンプ１４は、第３Ｄ／Ａコンバータ１３からの出力階調電圧５２“ＤＡＯＵＴ＿Ｂ”を出力する。

３個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ３”のうちの第１出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ１”は、第１アンプ１４の出力と出力ノードＯＵＴｍとの間に設けられている。第２出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ２”は、第２アンプ１４の出力と出力ノードＯＵＴｍとの間に設けられている。第３出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ３”は、第３アンプ１４の出力と出力ノードＯＵＴｍとの間に設けられている。３個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ３”のうちの１つの出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯＫ（Ｋ＝１、２、３）”は、１クロック分の出力切替制御信号２２“ＡＳＥＬ（Ａ＝Ｒ、Ｇ、Ｂ）”に応じてオンする。

液晶パネル４０には、出力ノードＯＵＴｍに接続されたＭ本のデータ線４１“ＳＯｍＲ１、ＳＯｍＧ１、ＳＯｍＢ１、…、ＳＯｍＲＸ、ＳＯｍＧＸ、ＳＯｍＢＸ”が設けられている。

Ｍ個のデータ線切替スイッチ４４“ＳＷｐＲ１、ＳＷｐＧ１、ＳＷｐＢ１、…、ＳＷｐＲＸ、ＳＷｐＧＸ、ＳＷｐＢＸ”は、それぞれ、Ｍ本のデータ線４１“ＳＯｍＲ１、ＳＯｍＧ１、ＳＯｍＢ１、…、ＳＯｍＲＸ、ＳＯｍＧＸ、ＳＯｍＢＸ”上に設けられている。Ｍ個のデータ線切替スイッチ４４“ＳＷｐＲ１、ＳＷｐＧ１、ＳＷｐＢ１、…、ＳＷｐＲＸ、ＳＷｐＧＸ、ＳＷｐＢＸ”のうちの１つのデータ線切替スイッチ４４は、１クロック分のデータ線切替制御信号２３に応じてオンする。ここで、１クロック分を１選択期間（ＴｗＯＥｎ）とする。

制御部２０は、Ｍ個の入力切替スイッチ１２“ＳＷＲ１、ＳＷＧ１、ＳＷＢ１、…、ＳＷＲＸ、ＳＷＧＸ、ＳＷＢＸ”、３個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ３”、Ｍ個のデータ線切替スイッチ４４“ＳＷｐＲ１、ＳＷｐＧ１、ＳＷｐＢ１、…、ＳＷｐＲＸ、ＳＷｐＧＸ、ＳＷｐＢＸ”に接続されている。制御部２０は、入力切替制御信号２１“ＥＮＲ１、ＥＮＧ１、ＥＮＢ１、…、ＥＮＲＸ、ＥＮＧＸ、ＥＮＢＸ”をそれぞれ１番目からＭ番目までこの順にＭ個の入力切替スイッチ１２“ＳＷＲ１、ＳＷＧ１、ＳＷＢ１、…、ＳＷＲＸ、ＳＷＧＸ、ＳＷＢＸ”に供給する。制御部２０は、出力切替制御信号２２“ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬ”をそれぞれ１番目から３番目までこの順に３個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ３”に供給する。制御部２０は、入力切替制御信号２１の３クロック目に同期させてデータ線切替制御信号２３“ＯＥＲ１、ＯＥＧ１、ＯＥＢ１、…、ＯＥＲＸ、ＯＥＧＸ、ＯＥＢＸ”をそれぞれ１番目からＭ番目までこの順にＭ個のデータ線切替スイッチ４４“ＳＷｐＲ１、ＳＷｐＧ１、ＳＷｐＢ１、…、ＳＷｐＲＸ、ＳＷｐＧＸ、ＳＷｐＢＸ”に供給する。

図７に示されるように、入力切替制御信号２１“ＥＮＲ１、ＥＮＧ１、ＥＮＢ１、…、ＥＮＲＸ、ＥＮＧＸ、ＥＮＢＸ”の選択期間（ＴｗＥｎ）はそれぞれ、データ線切替制御信号２３“ＯＥＲ１、ＯＥＧ１、ＯＥＢ１、…、ＯＥＲＸ、ＯＥＧＸ、ＯＥＢＸ”の３倍（３×ＴｗＯＥｎ）であり、入力切替制御信号２１“ＥＮＲ１、ＥＮＧ１、ＥＮＢ１、…、ＥＮＲＸ、ＥＮＧＸ、ＥＮＢＸ”の位相は、それぞれ、データ線切替制御信号２３“ＯＥＲ１、ＯＥＧ１、ＯＥＢ１、…、ＯＥＲＸ、ＯＥＧＸ、ＯＥＢＸ”の２選択期間分早いタイミングとなっている。

図８は、本発明の第２実施形態によるＴＦＴ型液晶表示装置の動作の出力（データ）の推移を示すイメージ図である。第１Ｄ／Ａコンバータ１３の入力、出力をそれぞれＤＲＩＶＩＮ＿Ｒｍ、ＤＡＯＵＴ＿Ｒとし、第２Ｄ／Ａコンバータ１３の入力、出力をそれぞれＤＲＩＶＩＮ＿Ｇｍ、ＤＡＯＵＴ＿Ｇとし、第３Ｄ／Ａコンバータ１３の入力、出力をそれぞれＤＲＩＶＩＮ＿Ｂｍ、ＤＡＯＵＴ＿Ｂとして、最終出力端子の出力値をＯＵＴｍとした場合の各ポイントでのデータ状態をイメージ的に示したものである。図８によれば、第１〜３Ｄ／Ａコンバータ１３の入力／出力の変化ポイントは、丁度、周期Ｔ／３ずつずれていて、且つ、第１、２Ｄ／Ａコンバータ１３が時間０〜Ｔ／３に表示データ５１を入力したとき、時間２Ｔ／３〜Ｔにおける表示データ５１（出力階調電圧５２）が出力に反映されている。

本発明の第２実施形態によるＴＦＴ型液晶表示装置によれば、１出力に３個のＤＡＣ（Ｄ／Ａコンバータ１３）と３個のアンプ１４と３個の出力切替スイッチ１５とを備え、Ｍ（Ｍ＝３Ｘ）個の保持部１１、（３Ｘ）個の入力切替スイッチ１２を３個のグループに分けている。そこで、出力切替スイッチ１５は、時分割タイミング（出力切替制御信号２２）に同期することにより、アンプ１４の出力の切り替えを行う。また、出力切替スイッチ１５の切り替わりタイミングの周期をＴとしたとき、Ｄ／Ａコンバータ１３が表示データ５１を入力するタイミングは、上記の時分割タイミングより位相をＴ／３進めて、周期（３×Ｔ）としている。即ち、Ｄ／Ａコンバータ１３が、３クロック分の入力切替制御信号２１により表示データ５１を入力した場合、表示データ５１に応じた出力階調電圧５２は、入力切替制御信号２１の３クロック目にアンプ１４から出力される。これにより、本発明の第２実施形態によるＴＦＴ型液晶表示装置によれば、前述のＤＡＣ遅延時間（Ｔｄ＿ＤＡ）の影響を受けずに高速駆動を実現することができる。また、アンプ１４の駆動時におけるスルーレートの制限を受けずに高速駆動を実現することができる。

本発明の第２実施形態によるＴＦＴ型液晶表示装置によれば、３個の駆動回路（アンプ１４、Ｄ／Ａコンバータ１３）へのデータ入力をＲ、Ｇ、Ｂ毎に対応させることにより、３個のアンプ１４は、それぞれ、Ｒ、Ｇ、Ｂだけの駆動となり、且つ、無駄な回路、及び、パネル負荷の充放電が低減される。

（第３実施形態）
ドット反転駆動においては、隣り合う画素出力の極性が異なる為、正極性アンプ、負極性アンプの２個を２出力にアサインして、スイッチにて正、負の極性に合わせて交互に出力をそれぞれ切り替えている（例えば特開２００７−１６３９１３号公報）。そこで、ドット反転駆動においても、時分割駆動を行う際には本発明を適用することができる。これを実現するために、第３実施形態では、駆動回路（後述の図９のＤＲＩＶＥＲ参照）は最低２個×２極性（正、負）で駆動することが必要となる。

図９は、本発明の第３実施形態によるＴＦＴ型液晶表示装置の構成として、４アンプによるドット反転駆動にした場合の構成を示している。図１０は、図９の構成の動作を示すタイミングチャートである。第３実施形態では、上述の実施形態と重複する説明を省略する。

本発明の第３実施形態によるＴＦＴ型液晶表示装置では、液晶パネル４０は、２ドット反転による正極駆動及び負極駆動に適用される。Ｍが２の倍数である場合、Ｙは４を表し、Ｘは２以上を表している。

この場合、ドライバ１は、１番目からＭ番目までのＭ個の保持部１１と、Ｍ個の入力切替スイッチ１２“ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、…、ＳＷ４Ｘ−３、ＳＷ４Ｘ−２、ＳＷ４Ｘ−１、ＳＷ４Ｘ”と、４個のＤ／Ａコンバータ１３と、４個のアンプ１４と、４個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ４”と、Ｍ個のデータ線切替スイッチ４４と、制御部２０と、セレクタ回路１６と、を具備している。

液晶パネル４０は、Ｍ個のデータ線切替スイッチ４４を具備している。

Ｍ個の保持部１１は、それぞれ、供給される表示データ５１“Ｄ１、Ｄ２、Ｄ３、Ｄ４、…、Ｄ４Ｘ−３、Ｄ４Ｘ−２、Ｄ４Ｘ−１、Ｄ４Ｘ”を保持する。Ｍ個の保持部１１は４個のグループに分けられる。４個のグループのうちの第１グループは、Ｍ個の保持部１１のうちの、１、５、…、（４Ｘ−３）番目の保持部１１であるＸ個の保持部１１（第１、５、…、（４Ｘ−３）保持部１１）を含んでいる。４個のグループのうちの第２グループは、２、６、…、（４Ｘ−２）番目の保持部１１であるＸ個の保持部１１（第２、６、…、（４Ｘ−２）保持部１１）を含んでいる。４個のグループのうちの第３グループは、３、７、…、（４Ｘ−１）番目の保持部１１であるＸ個の保持部１１（第３、７、…、（４Ｘ−１）保持部１１）を含んでいる。４個のグループのうちの第４グループは、４、８、…、４Ｘ番目の保持部１１であるＸ個の保持部１１（第４、８、…、４Ｘ保持部１１）を含んでいる。

Ｍ個の入力切替スイッチ１２“ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、…、ＳＷ４Ｘ−３、ＳＷ４Ｘ−２、ＳＷ４Ｘ−１、ＳＷ４Ｘ”は、それぞれ、Ｍ個の保持部１１の出力に接続されている。Ｍ個の入力切替スイッチ１２“ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、…、ＳＷ４Ｘ−３、ＳＷ４Ｘ−２、ＳＷ４Ｘ−１、ＳＷ４Ｘ”は４個のグループに分けられる。４個のグループのうちの第１グループは、Ｍ個の入力切替スイッチ１２“ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、…、ＳＷ４Ｘ−３、ＳＷ４Ｘ−２、ＳＷ４Ｘ−１、ＳＷ４Ｘ”のうちの、１、５、…、（４Ｘ−３）番目の入力切替スイッチ１２である第１、５、…、（４Ｘ−３）入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ１、ＳＷ５、…、ＳＷ（４Ｘ−３）”）を含んでいる。入力切替スイッチ１２“ＳＷ１、ＳＷ５、…、ＳＷ（４Ｘ−３）”のうちの１つの入力切替スイッチ１２は、４クロック分の入力切替制御信号２１に応じてオンする。４個のグループのうちの第２グループは、２、６、…、（４Ｘ−２）番目の入力切替スイッチ１２である第２、６、…、（４Ｘ−２）入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ２、ＳＷ６、…、ＳＷ（４Ｘ−２）”）を含んでいる。入力切替スイッチ１２“ＳＷ２、ＳＷ６、…、ＳＷ（４Ｘ−２）”のうちの１つの入力切替スイッチ１２は、４クロック分の入力切替制御信号２１に応じてオンする。４個のグループのうちの第３グループは、３、７、…、（４Ｘ−１）番目の入力切替スイッチ１２である第３、７、…、（４Ｘ−１）入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ３、ＳＷ７、…、ＳＷ（４Ｘ−１）”）を含んでいる。入力切替スイッチ１２“ＳＷ３、ＳＷ７、…、ＳＷ（４Ｘ−１）”のうちの１つの入力切替スイッチ１２は、４クロック分の入力切替制御信号２１に応じてオンする。４個のグループのうちの第４グループは、４、８、…、４Ｘ番目の入力切替スイッチ１２である第４、８、…、４Ｘ入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ４、ＳＷ８、…、ＳＷ４Ｘ”）を含んでいる。入力切替スイッチ１２“ＳＷ４、ＳＷ８、…、ＳＷ４Ｘ”のうちの１つの入力切替スイッチ１２は、４クロック分の入力切替制御信号２１に応じてオンする。

４個のＤ／Ａコンバータ１３は、それぞれ、４個のグループのＸ個の入力切替スイッチ１２に接続されている。即ち、４個のＤ／Ａコンバータ１３のうちの、第１Ｄ／Ａコンバータ１３は、第１グループのＸ個の入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ１、ＳＷ５、…、ＳＷ（４Ｘ−３）”）に接続されている。４個のＤ／Ａコンバータ１３のうちの、第２Ｄ／Ａコンバータ１３は、第２グループのＸ個の入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ２、ＳＷ６、…、ＳＷ（４Ｘ−２）”）に接続されている。４個のＤ／Ａコンバータ１３のうちの、第３Ｄ／Ａコンバータ１３は、第３グループのＸ個の入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ３、ＳＷ７、…、ＳＷ（４Ｘ−１）”）に接続されている。４個のＤ／Ａコンバータ１３のうちの、第４Ｄ／Ａコンバータ１３は、第４グループのＸ個の入力切替スイッチ１２（入力切替スイッチ１２“ＳＷ４、ＳＷ８、…、ＳＷ４Ｘ”）に接続されている。第１Ｄ／Ａコンバータ１３は、第１グループの第１、５、…、（４Ｘ−３）保持部１１のうちの、第１グループの上記１つの入力切替スイッチ１２に接続された保持部１１の表示データ５１を出力階調電圧５２に変換する。第２Ｄ／Ａコンバータ１３は、第２グループの第２、６、…、（４Ｘ−２）保持部１１のうちの、第２グループの上記１つの入力切替スイッチ１２に接続された保持部１１の表示データ５１を出力階調電圧５２に変換する。第３Ｄ／Ａコンバータ１３は、第３グループの第３、７、…、（４Ｘ−１）保持部１１のうちの、第３グループの上記１つの入力切替スイッチ１２に接続された保持部１１の表示データ５１を出力階調電圧５２に変換する。第４Ｄ／Ａコンバータ１３は、第４グループの第４、８、…、４Ｘ保持部１１のうちの、第４グループの上記１つの入力切替スイッチ１２に接続された保持部１１の表示データ５１を出力階調電圧５２に変換する。

４個のアンプ１４のうちの第１アンプ１４の入力は、第１Ｄ／Ａコンバータ１３の出力に接続されている。第２アンプ１４の入力は、第２Ｄ／Ａコンバータ１３の出力に接続されている。第３アンプ１４の入力は、第３Ｄ／Ａコンバータ１３の出力に接続されている。第４アンプ１４の入力は、第４Ｄ／Ａコンバータ１３の出力に接続されている。第１アンプ１４は、第１Ｄ／Ａコンバータ１３からの出力階調電圧５２を出力する。第２アンプ１４は、第２Ｄ／Ａコンバータ１３からの出力階調電圧５２を出力する。第３アンプ１４は、第３Ｄ／Ａコンバータ１３からの出力階調電圧５２を出力する。第４アンプ１４は、第４Ｄ／Ａコンバータ１３からの出力階調電圧５２を出力する。

４個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ４”のうちの第１出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ１”は、第１アンプ１４の出力と上述の出力ノードＯＵＴｍとして第１出力ノードＯＵＴ＿Ｐとの間に設けられている。第２出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ２”は、第２アンプ１４の出力と第１出力ノードＯＵＴ＿Ｐとの間に設けられている。第３出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ３”は、第３アンプ１４の出力と上述の出力ノードＯＵＴｍとして第２出力ノードＯＵＴ＿Ｎとの間に設けられている。第４出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯ４”は、第４アンプ１４の出力と第２出力ノードＯＵＴ＿Ｎとの間に設けられている。４個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ４”のうちの１つの出力切替スイッチ１５である出力切替スイッチ１５“ＳＷＯＫ（Ｋ＝１、２、３、４）”は、１クロック分の出力切替制御信号２２に応じてオンする。

セレクタ回路１６は、出力切替スイッチ１５“ＳＷＯ１、ＳＷＯ２”が正極駆動と負極駆動との一方の駆動に適用されるように、第１出力ノードＯＵＴ＿Ｐと第１ノードＯＵＴ１とを接続し、出力切替スイッチ１５“ＳＷＯ１、ＳＷＯ２”が正極駆動と負極駆動との他方の駆動に適用されるように、第１出力ノードＯＵＴ＿Ｐと第２ノードＯＵＴ２とを接続する。セレクタ回路１６は、出力切替スイッチ１５“ＳＷＯ３、ＳＷＯ４”が一方の駆動に適用されるように、第２出力ノードＯＵＴ＿Ｎと第２ノードＯＵＴ２とを接続し、出力切替スイッチ１５“ＳＷＯ３、ＳＷＯ４”が他方の駆動に適用されるように、第２出力ノードＯＵＴ＿Ｎと第２ノードＯＵＴ２とを接続する。

液晶パネル４０には、Ｍ本のデータ線４１が設けられている。Ｍ本のデータ線４１のうちの、奇数番目のデータ線４１は、第１ノードＯＵＴ１に接続されている。偶数番目のデータ線４１は、第２ノードＯＵＴ２に接続されている。

前述のように、Ｍ個のデータ線切替スイッチ４４は、それぞれ、Ｍ本のデータ線４１上に設けられている。Ｍ個のデータ線切替スイッチ４４のうちの１つのデータ線切替スイッチ４４は、１クロック分のデータ線切替制御信号２３に応じてオンする。

制御部２０は、Ｍ個の入力切替スイッチ１２“ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、…、ＳＷ４Ｘ−３、ＳＷ４Ｘ−２、ＳＷ４Ｘ−１、ＳＷ４Ｘ”、４個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ４”、Ｍ個のデータ線切替スイッチ４４に接続されている。制御部２０は、入力切替制御信号２１“ＥＮ１、ＥＮ２、ＥＮ３、ＥＮ４、…、ＥＮ４Ｘ−３、ＥＮ４Ｘ−２、ＥＮ４Ｘ−１、ＥＮ４Ｘ”をそれぞれ１番目からＭ番目までこの順にＭ個の入力切替スイッチ１２“ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、…、ＳＷ４Ｘ−３、ＳＷ４Ｘ−２、ＳＷ４Ｘ−１、ＳＷ４Ｘ”に供給する。制御部２０は、出力切替制御信号２２“ＰＳ１、ＰＳ２、ＮＳ１、ＮＳ２”をそれぞれ１番目から４番目までこの順に４個の出力切替スイッチ１５“ＳＷＯ１〜ＳＷＯ４”に供給する。制御部２０は、入力切替制御信号２１のＹクロック目に同期させてデータ線切替制御信号２３をそれぞれ１番目からＭ番目までこの順にＭ個のデータ線切替スイッチ４４に供給する。

本発明の第３実施形態によるＴＦＴ型液晶表示装置によれば、１出力に４個のＤＡＣ（Ｄ／Ａコンバータ１３）と４個のアンプ１４と４個の出力切替スイッチ１５とを備え、Ｍ（Ｍ＝４Ｘ）個の保持部１１、（４Ｘ）個の入力切替スイッチ１２を４個のグループに分けている。そこで、出力切替スイッチ１５は、時分割タイミング（出力切替制御信号２２）に同期することにより、アンプ１４の出力の切り替えを行う。また、出力切替スイッチ１５の切り替わりタイミングの周期をＴとしたとき、Ｄ／Ａコンバータ１３が表示データ５１を入力するタイミングは、上記の時分割タイミングより位相をＴ／４進めて、周期（４×Ｔ）としている。即ち、Ｄ／Ａコンバータ１３が、４クロック分の入力切替制御信号２１により表示データ５１を入力した場合、表示データ５１に応じた出力階調電圧５２は、入力切替制御信号２１の４クロック目にアンプ１４から出力される。これにより、本発明の第３実施形態によるＴＦＴ型液晶表示装置によれば、前述のＤＡＣ遅延時間（Ｔｄ＿ＤＡ）の影響を受けずに高速駆動を実現することができる。また、アンプ１４の駆動時におけるスルーレートの制限を受けずに高速駆動を実現することができる。

本発明の第３実施形態によるＴＦＴ型液晶表示装置によれば、ドット反転駆動も実現できる。

１ ソースドライバ、
１１ 保持部、
１２ 入力切替スイッチ、
１３ Ｄ／Ａコンバータ、
１４ アンプ、
１５ 出力切替スイッチ、
１６ セレクタ回路、
２０ 制御部、
２１ 入力切替制御信号、
２２ 出力切替制御信号、
２３ データ線切替制御信号、
３０ 電源回路、
４０ 表示部（液晶パネル）、
４１ データ線、
４２ ワード線、
４３ 画素、
４４ データ線切替スイッチ、
５１ 表示データ、
５２ 階調電圧、
１０１ ソースドライバ、
１１１ 保持部、
１１２ 入力切替スイッチ、
１１３ Ｄ／Ａコンバータ、
１１４ アンプ、
１２０ 制御部、
１２１ 入力切替制御信号、
１２３ データ線切替制御信号、
１３０ 電源回路、
１４０ 表示部（液晶パネル）、
１４１ データ線、
１４２ ワード線、
１４３ 画素、
１４４ データ線切替スイッチ、
１５１ 表示データ、
１５２ 階調電圧、

Claims (8)

1. 表示部と、
   前記表示部に表示するための表示データが供給され、前記表示データを保持する１番目からＭ番目までのＭ個（Ｍは３の倍数又は２の倍数である）の保持部と、ここで、前記Ｍ個の保持部はＹ個のグループに分けられ、１グループは、１番目からＸ番目までのＸ個の保持部を含み（Ｙは２以上の整数であり、Ｘは、Ｍ＝Ｘ×Ｙを満たす整数である）、
   それぞれ、前記Ｍ個の保持部の出力に接続されたＭ個の入力切替スイッチと、ここで、前記Ｍ個の入力切替スイッチはＹ個のグループに分けられ、１グループは、１番目からＸ番目までのＸ個の入力切替スイッチを含み、前記Ｙ個のグループにおいて、前記Ｘ個の入力切替スイッチのうちの１つの入力切替スイッチは、Ｙクロック分の入力切替制御信号に応じてオンし、
   それぞれ、前記Ｙ個のグループの前記Ｘ個の入力切替スイッチに接続されたＹ個のＤ／Ａコンバータと、前記Ｙ個のＤ／Ａコンバータは、それぞれ、前記Ｙ個のグループの前記Ｘ個の保持部のうちの、前記１つの入力切替スイッチに対応する保持部に保持された前記表示データを出力階調電圧に変換し、
   それぞれ、前記Ｙ個のＤ／Ａコンバータからの前記出力階調電圧を出力するＹ個のアンプと、
   それぞれ、前記Ｙ個のアンプの出力と出力ノードとの間に設けられたＹ個の出力切替スイッチと、前記Ｙ個の出力切替スイッチのうちの１つの出力切替スイッチは、１クロック分の出力切替制御信号に応じてオンし、前記表示部には、前記出力ノードに接続されたＭ本のデータ線が設けられ、
   それぞれ、前記Ｍ本のデータ線上に設けられたＭ個のデータ線切替スイッチと、前記Ｍ個のデータ線切替スイッチのうちの１つのデータ線切替スイッチは、１クロック分のデータ線切替制御信号に応じてオンし、
   前記入力切替制御信号を１番目からＭ番目までこの順にそれぞれ前記Ｍ個の入力切替スイッチに供給し、前記出力切替制御信号を１番目からＹ番目までこの順にそれぞれ前記Ｙ個の出力切替スイッチに供給し、前記入力切替制御信号のＹクロック目に同期させて前記データ線切替制御信号を１番目からＭ番目までこの順にそれぞれ前記Ｍ個のデータ線切替スイッチに供給する制御部と、
   を具備する表示装置。
2. 前記表示部は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各原色を表すＲＧＢに適用され、
   Ｍが３の倍数である場合、Ｘは３を表し、Ｙは２以上を表す、
   請求項１に記載の表示装置。
3. 前記表示部は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各原色を表すＲＧＢに適用され、
   Ｍが３の倍数である場合、Ｙは３を表し、Ｘは２以上を表す、
   請求項１に記載の表示装置。
4. 前記表示部は、２ドット反転による正極駆動及び負極駆動に適用され、
   Ｍが２の倍数である場合、Ｙは４を表し、Ｘは２以上を表し、
   前記Ｙ個の出力切替スイッチのうちの第１、２出力切替スイッチは、正極駆動と負極駆動との一方の駆動に適用され、
   前記Ｙ個の出力切替スイッチのうちの第３、４出力切替スイッチは、正極駆動と負極駆動との他方の駆動に適用される、
   請求項１に記載の表示装置。
5. 供給される表示データを保持する１番目からＭ番目までのＭ個（Ｍは３の倍数又は２の倍数である）の保持部と、ここで、前記Ｍ個の保持部はＹ個のグループに分けられ、１グループは、１番目からＸ番目までのＸ個の保持部を含み（Ｙは２以上の整数であり、Ｘは、Ｍ＝Ｘ×Ｙを満たす整数である）、
   それぞれ、前記Ｍ個の保持部の出力に接続されたＭ個の入力切替スイッチと、ここで、前記Ｍ個の入力切替スイッチはＹ個のグループに分けられ、１グループは、１番目からＸ番目までのＸ個の入力切替スイッチを含み、前記Ｙ個のグループにおいて、前記Ｘ個の入力切替スイッチのうちの１つの入力切替スイッチは、Ｙクロック分の入力切替制御信号に応じてオンし、
   それぞれ、前記Ｙ個のグループの前記Ｘ個の入力切替スイッチに接続されたＹ個のＤ／Ａコンバータと、前記Ｙ個のＤ／Ａコンバータは、それぞれ、前記Ｙ個のグループの前記Ｘ個の保持部のうちの、前記１つの入力切替スイッチに対応する保持部に保持された前記表示データを出力階調電圧に変換し、
   それぞれ、前記Ｙ個のＤ／Ａコンバータからの前記出力階調電圧を出力するＹ個のアンプと、
   それぞれ、前記Ｙ個のアンプの出力と出力ノードとの間に設けられたＹ個の出力切替スイッチと、前記Ｙ個の出力切替スイッチのうちの１つの出力切替スイッチは、１クロック分の出力切替制御信号に応じてオンし、前記表示部には、前記出力ノードに接続されたＭ本のデータ線が設けられ、前記Ｍ本のデータ線上にはそれぞれＭ個のデータ線切替スイッチが設けられ、前記Ｍ個のデータ線切替スイッチのうちの１つのデータ線切替スイッチは、１クロック分のデータ線切替制御信号に応じてオンし、
   前記入力切替制御信号を１番目からＭ番目までこの順にそれぞれ前記Ｍ個の入力切替スイッチに供給し、前記出力切替制御信号を１番目からＹ番目までこの順にそれぞれ前記Ｙ個の出力切替スイッチに供給し、前記入力切替制御信号のＹクロック目に同期させて前記データ線切替制御信号を１番目からＭ番目までこの順にそれぞれ前記Ｍ個のデータ線切替スイッチに供給する制御部と、
   を具備するドライバ。
6. 前記表示部は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各原色を表すＲＧＢに適用され、
   Ｍが３の倍数である場合、Ｘは３を表し、Ｙは２以上を表す、
   請求項５に記載のドライバ。
7. 前記表示部は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各原色を表すＲＧＢに適用され、
   Ｍが３の倍数である場合、Ｙは３を表し、Ｘは２以上を表す、
   請求項５に記載のドライバ。
8. 前記表示部は、ドット反転による正極駆動及び負極駆動に適用され、
   Ｍが２の倍数である場合、Ｙは４を表し、Ｘは２以上を表し、
   前記Ｙ個の出力切替スイッチのうちの第１、２出力切替スイッチは、正極駆動と負極駆動との一方の駆動に適用され、
   前記Ｙ個の出力切替スイッチのうちの第３、４出力切替スイッチは、正極駆動と負極駆動との他方の駆動に適用される、
   請求項５に記載のドライバ。

Images