JPH10326090A - アクティブマトリクス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリクス表示装置をパネルに用
いたディスプレイシステムの全体としての消費電力を抑
制する。 【解決手段】 アクティブマトリクス表示装置１は行状
のゲート線Ｘと、列状の信号線Ｙと、両者の交差部に配
された行列状の画素ＰＸＬと、各ゲート線Ｘを線順次走
査し一水平期間毎に一行分の画素ＰＸＬを選択するＶシ
フトレジスタ２と、一水平期間内で外部から供給された
映像信号ｓｉｇ１〜ｓｉｇｋを各信号線Ｙにサンプリン
グし選択された一行分の画素ＰＸＬに映像信号ｓｉｇ１
〜ｓｉｇｋの書き込みを行なうＨシフトレジスタ３とを
有する。更に、リフレッシュ回路４を備えており、映像
信号ｓｉｇ１〜ｓｉｇｋのブランキング期間に信号線Ｙ
を外部から一時的に切り離すとともに、互いに反対極性
の映像信号ｓｉｇ１〜ｓｉｇｋがサンプリングされてい
た複数の信号線Ｙをブランキング期間で内部的に短絡さ
せ、各信号線Ｙの電荷を外部から切り離した状態で内部
的に中和する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画面を構成する画素
とこれを駆動する薄膜トランジスタなどのスイッチング
素子と周辺の駆動回路とを内蔵したアクティブマトリク
ス表示装置（以下、表示パネルと略称する場合がある）
に関する。又、所定の基準電圧に対して極性を反転する
映像信号を供給するビデオドライバと、映像信号に同期
して制御信号を供給するタイミングジェネレータと、制
御信号に応じて動作し映像信号に基づいて映像を表示す
る表示パネルとからなるディスプレイシステムに関す
る。

【０００２】

【従来の技術】図１５を参照して従来のアクティブマト
リクス表示装置を簡単に説明する。図示する様に、表示
パネル１は行状のゲート線Ｘと、列状の信号線Ｙとを備
えており、両者の交差部に画素ＰＸＬが設けられてい
る。画素ＰＸＬは一方の基板に形成された画素電極と、
他方の基板に形成された対向電極６と、両者の間に保持
された液晶などの電気光学物質とからなる。各画素ＰＸ
Ｌは対応する薄膜トランジスタＴｒによりスイッチング
駆動される。又、各画素ＰＸＬに対応して補助容量Ｃｓ
も形成されている。薄膜トランジスタＴｒのゲート電極
は対応するゲート線Ｘに接続され、ソース電極は対応す
る信号線Ｙに接続され、ドレイン電極は対応する画素電
極に接続されている。表示パネル１はｋ本の入力線５を
備えており、外部のビデオドライバから供給されるｋ個
の映像信号ｓｉｇ１，ｓｉｇ２，・・・，ｓｉｇｋをそ
れぞれ受け入れる。個々の信号線Ｙはｋ本を一単位とし
て水平スイッチＨＳＷを介して所定の入力線５に接続さ
れている。以上の構成に加え、表示パネル１はＶシフト
レジスタ２とＨシフトレジスタ３を内蔵している。Ｖシ
フトレジスタ２は垂直駆動回路を構成し、外部のタイミ
ングジェネレータから供給される垂直スタートパルスＶ
ＳＴや垂直クロックパルスＶＣＫなどのパネル駆動用パ
ルスに応答して動作し、ゲート線Ｘを一本づつ順次走査
して画素を行毎に選択する。一方、Ｈシフトレジスタ３
は同じくタイミングジェネレータから供給される水平ス
タートパルスＨＳＴや水平クロックパルスＨＣＫなどの
パネル駆動用パルスに応答して動作し、順次サンプリン
グパルスを出力し対応する水平スイッチＨＳＷ１，ＨＳ
Ｗ２，・・・，ＨＳＷｉを開閉制御して、ｋ本の信号線
Ｙを一単位としてまとめ駆動する。即ち、ｋ系統の映像
信号ｓｉｇ１，・・・，ｓｉｇｋをそれぞれ対応する信
号線Ｙに一斉サンプリングする。

【０００３】係る複数画素同時サンプリング駆動を行な
う際、ｋ系統の映像信号ｓｉｇ１〜ｓｉｇｋにあらかじ
め画素ピッチに対応する遅延量を相対的に与える為、サ
ンプルホールド回路がビデオドライバに設けられてい
る。ｋ系統の映像信号を逐次サンプルホールドして画素
ピッチに対応する遅延量を相対的に与えるとともに、水
平スイッチＨＳＷをｋ本の信号線の組を単位として同時
に開閉制御することにより、この水平スイッチを駆動す
るＨシフトレジスタ３に含まれる段数を削減して構成を
簡単にすることができる。なお、ＨＳＷ１〜ＨＳＷｉと
Ｈシフトレジスタ３とで水平駆動回路を構成する。

【０００４】図１６は、従来のディスプレイシステムの
全体構成を示すブロック図である。ディスプレイシステ
ムはビデオドライバ８と、図１５に示した表示パネル１
と、タイミングジェネレータ（ＴＧ）９とを備えてい
る。なお、表示パネル１は電気光学物質として液晶（Ｌ
Ｃ）を用いる場合が多いので、ここではＬＣＤと呼ぶ場
合がある。ビデオドライバ８は外部入力されるビデオ信
号ＳＩＧを処理してＬＣＤ１の駆動に適した映像信号ｓ
ｉｇに変換する。例えば、ビデオドライバ８は一水平期
間（１Ｈ）で映像信号ｓｉｇの極性反転処理を行ない、
交流化された映像信号ｓｉｇをＬＣＤ１に出力する。Ｌ
ＣＤ１は図１５に示した通り、行状のゲート線、列状の
信号線、及び両者の交差部に設けた液晶画素を備えてい
る。又、垂直駆動回路及び水平駆動回路を内蔵してい
る。垂直駆動回路はゲート線を順次走査して画素を選択
する。水平駆動回路は１Ｈ毎に交流化映像信号ｓｉｇを
信号線に順次サンプリングし、選択された画素に交流化
映像信号ｓｉｇを書き込む。タイミングジェネレータ９
は同期信号ＳＩＮＣに応じて動作し、ビデオドライバ８
に対し交流化信号ＦＲＰを供給して極性反転処理のタイ
ミング制御を行なう。又、ビデオドライバ８に対しサン
プルホールド信号ＳＨＰを供給し、映像信号ｓｉｇの遅
延処理を制御している。即ち、ビデオドライバ８は画素
の配列ピッチに応じ複数系統の映像信号ｓｉｇを相対的
に遅延処理してＬＣＤ１に供給している。タイミングジ
ェネレータ９は更に、ＨＳＴ，ＨＣＫ，ＶＳＴ，ＶＣＫ
などのパネル駆動用パルスをＬＣＤ１に供給し、垂直駆
動回路及び水平駆動回路の動作制御を行なう。

【０００５】ビデオドライバ８は、例えばクランプ回路
ＣＬＰ、ブライト回路ＢＲＴ、ガンマ補正回路γ、ゲイ
ン回路ＧＡＩＮ、反転回路ＩＮＶ．ＡＭＰ、極性反転ス
イッチＳＷ、サンプルホールド回路Ｓ／Ｈ、負荷駆動用
バッファＢＵＦＦなどで構成されている。

【０００６】図１７を参照して、図１６に示したディス
プレイシステムの動作を簡潔に説明する。外部から入力
されたビデオ信号ＳＩＧはクランプ回路ＣＬＰでペデス
タルクランプされ、基準となる電圧が決められる。ペデ
スタルクランプされた信号は、ブライト回路ＢＲＴで輝
度を調整する為にブライトコントロールされる。ブライ
トコントロールされた信号はガンマ補正回路γでＬＣＤ
１の特性に合わせたγ補正を行なう。γ補正された信号
はゲイン回路ＧＡＩＮでゲイン調整を施される。ゲイン
調整された信号ＡＭＰＩＮは極性反転スイッチＳＷによ
って交流化される。この極性反転スイッチＳＷはタイミ
ングジェネレータ９から供給されるＦＲＰによりオン／
オフ制御される。交流化された信号は複数画素同時駆動
を採用するＬＣＤ１に適した位相差を付ける為、サンプ
ルホールド回路Ｓ／Ｈを通る。なお、このサンプルホー
ルド回路Ｓ／Ｈはタイミングジェネレータ９から供給さ
れるＳＨＰにより制御されている。サンプルホールドさ
れた映像信号ｓｉｇはバッファＢＵＦＦを介してＬＣＤ
１に供給される。前述した様に、複数系統の映像信号ｓ
ｉｇ１〜ｓｉｇｋは順次開閉制御されるＨＳＷ１〜ＳＨ
Ｗｉによってｋドット毎同時に画素に書き込まれる。な
お、図１７から明らかな様に、ＬＣＤ１に供給される映
像信号ｓｉｇは１Ｈ毎に所定の基準電圧に対して極性が
反転している。この基準電圧は図１５に示した対向電極
６に印加される共通電圧ＣＯＭにほぼ等しい。

【０００７】図１８は、ＬＣＤ１の各画素ＰＸＬに書き
込まれる映像信号ｓｉｇの極性を模式的に表わしてい
る。この例では、ｋ＝６として、６画素毎同時に６系統
の映像信号ｓｉｇ１〜ｓｉｇ６が書き込まれる。なお、
画素ＰＸＬは全体としてｎ行ｍ列のマトリクスを構成し
ている。本例は、所謂ドット反転駆動を採用している。
ゲート線Ｘ１に対応する１ライン目では、信号線Ｙ１〜
Ｙ６を介して６個の画素１−１，１−２，１−３，１−
４，１−５，１−６に＋−＋−＋−の極性の映像信号ｓ
ｉｇ１〜ｓｉｇ６が書き込まれる。次の２ライン目で
は、画素２−１，２−２，２−３，２−４，２−５，２
−６に、−＋−＋−＋の極性の映像信号ｓｉｇ１〜ｓｉ
ｇ６が書き込まれる。この様に、ドット反転駆動では、
ｎ×ｍの画素ＰＸＬに対して互いに反対極性の映像信号
ｓｉｇが千鳥状に書き込まれる。

【０００８】

【発明が解決しようとする課題】以上の様に、通常ＬＣ
Ｄ１は液晶の劣化を防ぐ為交流駆動が必要であり、映像
信号ｓｉｇを共通電圧ＣＯＭに対して反転する必要があ
る。この為、例えば共通電圧ＣＯＭに対して最大Ｖｍａ
ｘの電圧を画素ＰＸＬに書き込む場合には、極性反転毎
に最大で２Ｖｍａｘの電圧を遷移させる必要がある。従
って、短時間の間に最大で２Ｖｍａｘの電圧を遷移させ
ることができる能力を備えたバッファＢＵＦＦが外部の
ビデオドライバ８に必要となる。従来のＬＣＤを用いた
ディスプレイシステムでは、このバッファＢＵＦＦ及び
画素ＰＸＬや信号線Ｙなどの負荷を充放電する為に大量
の電流が流れており、これがディスプレイシステムの消
費電力の大半を占めていた。

【０００９】この問題を解決する為、充放電の対象とな
る画素や信号線の負荷を軽減したり、画素に印加する電
圧を低減化していた。しかしながら、前者の場合には物
理的な限界があり、必ずしも充分な対策とはならない。
又、後者の場合はコントラストの低下など画質劣化の副
作用が現われていた。

【００１０】

【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。即ち、本発明に係
るアクティブマトリクス表示装置（表示パネル）は、基
本的な構成として、行状のゲート線と、列状の信号線
と、両者の各交差部に配された行列状の画素と、各ゲー
ト線を線順次走査し一水平期間毎に一行分の画素を選択
する垂直駆動回路と、一水平期間内で外部から供給され
た映像信号を各信号線にサンプリングし選択された一行
分の画素に映像信号の書き込みを行なう水平駆動回路と
を有する。特徴事項として、本アクティブマトリクス表
示装置はリフレッシュ回路を備えており、映像信号のブ
ランキング期間に信号線を外部から一時的に切り離すと
ともに、互いに反対極性の映像信号がサンプリングされ
ていた複数の信号線を該ブランキング期間で内部的に短
絡させ、各信号線の電荷を外部から切り離した状態で内
部的に中和する。好ましくは、前記リフレッシュ回路
は、全信号線を外部から切り離すとともに、全信号線を
内部的に短絡させる。あるいは、前記リフレッシュ回路
は、全信号線を複数本づつ組に分け組同志で短絡させて
もよい。なお、前記水平駆動回路は、例えば列状に配列
した信号線に対して交互に反対極性の映像信号をサンプ
リングする。

【００１１】本発明は、上述したアクティブマトリクス
表示装置を表示パネルに用いたディスプレイシステムを
包含している。本ディスプレイシステムは基本的な構成
として、所定の基準電圧に対して極性が反転する映像信
号を供給するビデオドライバと、該映像信号に同期して
制御信号を供給するタイミングジェネレータと、該制御
信号に応じて動作し該映像信号に基づいて映像を表示す
る表示パネルとからなる。前記表示パネルは、行状のゲ
ート線と、列状の信号線と、両者の各交差部に配された
行列状の画素と、各ゲート線を線順次走査し一水平期間
毎に一行分の画素を選択する垂直駆動回路と、一水平期
間内で外部の該ビデオドライバから供給された映像信号
を各信号線にサンプリングし選択された一行分の画素に
映像信号を書き込んで映像を表示する水平駆動回路とを
備えている。特徴事項として、本表示パネルはリフレッ
シュ回路を内蔵しており、該タイミングジェネレータか
ら供給された制御信号に応じて映像信号のブランキング
期間に信号線を外部の該ビデオドライバから一時的に切
り離すとともに、互いに反対極性の映像信号がサンプリ
ングされていた複数の信号線を該ブランキング期間で内
部的に短絡させ、各信号線の電荷を外部から切り離した
状態で内部的に中和する。

【００１２】通常、ＬＣＤなどの表示パネルは映像信号
を基準電圧に対して反転する為、画素に書き込む電圧の
２倍を充放電する必要がある。本発明では、ブランキン
グ期間にＬＣＤ内部で正極性の映像信号がサンプリング
された信号線と負極性の映像信号がサンプリングされた
信号線を互いに短絡（ショート）し、電荷を中和（キャ
ンセル）している。これにより、有効期間に充放電する
電荷を減らし、ディスプレイシステムの低消費電力化を
図っている。具体的には、アクティブマトリクス表示パ
ネルにおいて、例えばドット反転駆動を採用した場合、
一水平期間毎の映像ブランキング期間に、全信号線をシ
ョートさせることによって、パネル内の信号線を一度基
準電圧付近の電圧にリフレッシュする。この時、表示パ
ネル内の信号線と外部のビデオドライバは完全に分離す
ることにより、パネル内部の電荷のみでリフレッシュす
る。あるいは、ドット反転駆動において、一水平期間毎
の映像ブランキング期間に、隣り合う複数本の信号線毎
にそれぞれショートさせることによって、表示パネル内
の信号線を基準電圧付近の電圧にリフレッシュすること
も可能である。従来の表示パネルではビデオドライバ側
で基準電圧に対して負極性側から正極性側あるいは正極
性側から負極性側に信号線を充放電していた。本発明に
よれば、パネル内部の電荷のみで信号線の電位を基準電
圧付近にリフレッシュできる為、外部回路からの充放電
を大幅に削減することができ、ディスプレイシステム全
体での消費電力を低減化可能である。本発明によれば、
負荷を削減したり画素に書き込む電圧を低減化すること
なしに、低消費電力化を達成することが可能である。

【００１３】

【発明の実施の形態】以下図面を参照して本発明の実施
形態を詳細に説明する。図１は、本発明に係るアクティ
ブマトリクス表示装置（表示パネル）の基本的な構成を
示す回路図である。なお、図１５に示した従来のアクテ
ィブマトリクス表示装置と対応する部分には対応する参
照番号を付して理解を容易にしている。本実施形態は、
所謂複数画素同時駆動方式を採用している。但し、本発
明はこれに限られるものではなく、画素１個毎に映像信
号を書き込む点順次方式あるいは一行分の画素に一括で
映像信号を書き込む線順次方式にも適用可能である。図
示する様に、表示パネル１は行状のゲート線Ｘと、列状
の信号線Ｙとを備えており、両者の交差部に画素ＰＸＬ
が設けられている。各画素ＰＸＬは対応する薄膜トラン
ジスタＴｒによりスイッチング駆動される。薄膜トラン
ジスタＴｒのゲート電極は対応するゲート線Ｘに接続さ
れ、ソース電極は対応する信号線Ｙに接続され、ドレイ
ン電極は対応する画素電極に接続されている。各画素電
極は対向電極６に対面しており、両者の間に液晶などの
電気光学物質が保持されている。対向電極６には外部か
ら共通電圧ＣＯＭが印加されている。表示パネル１はｋ
本の入力線５を備えており、外部のビデオドライバから
供給されるｋ個の映像信号ｓｉｇ１〜ｓｉｇｋをそれぞ
れ受け入れる。個々の信号線Ｙはｋ本を一単位として水
平スイッチＨＳＷを介して所定の入力線５に接続されて
いる。以上の構成に加え、表示パネル１はＶシフトレジ
スタ２とＨシフトレジスタ３を内蔵している。Ｖシフト
レジスタ２は外部のタイミングジェネレータから供給さ
れる垂直スタートパルスＶＳＴや垂直クロックパルスＶ
ＣＫなどのパネル駆動用パルスに応答して動作し、ゲー
ト線Ｘを一本づつ順次走査して画素を行毎に選択する。
即ち、Ｖシフトレジスタ２は垂直駆動回路を構成する。
一方、Ｈシフトレジスタ３は同じくタイミングジェネレ
ータから供給される水平スタートパルスＨＳＴや水平ク
ロックパルスＨＣＫなどのパネル駆動用パルスに応答し
て動作し、順次サンプリングパルスを出力し対応する水
平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、ｋ本の
信号線Ｙを一単位としてまとめ駆動する。即ち、ｋ系統
の映像信号ｓｉｇ１〜ｓｉｇｋをそれぞれ対応する信号
線Ｙに一斉サンプリングする。Ｈシフトレジスタ３とＨ
ＳＷとで水平駆動回路を構成する。

【００１４】特徴事項として、本表示パネル１はリフレ
ッシュ回路４を備えている。このリフレッシュ回路４は
外部のタイミングジェネレータから供給される制御信号
ＢＬＫＰに応じて動作し、映像信号ｓｉｇ１〜ｓｉｇｋ
のブランキング期間に信号線Ｙを外部のビデオドライバ
から一時的に切り離すとともに、互いに反対極性の映像
信号ｓｉｇ１〜ｓｉｇｋがサンプリングされていた複数
の信号線Ｙをブランキング期間で内部的に短絡させ、各
信号線Ｙの電荷を外部から切り離した状態で内部的に中
和する。具体的には、リフレッシュ回路４はＢＬＫＰに
応じて水平スイッチＨＳＷ１〜ＨＳＷｉをブランキング
期間中一時的にオフ状態にするとともに、リフレッシュ
回路４の本体内で各信号線Ｙを電気的に接続する。

【００１５】図２はリフレッシュ回路４の具体的な構成
例を示す。（Ａ）に示した例では、全信号線Ｙを外部か
ら切り離すとともに、ＢＬＫＰに応じて全信号線Ｙを内
部的に短絡させる為のスイッチＲＳＷを備えている。一
方（Ｂ）の例では、信号線Ｙを例えばｋ本づつ組に分
け、２組づつ互いに短絡させている。なお、本発明はこ
れに限られるものではなく、基本的に正極性の映像信号
がサンプリングされた信号線と負極性の映像信号がサン
プリングされた信号線を、同数本づつ短絡させればよ
い。

【００１６】図３は、本発明に係るディスプレイシステ
ムを示すブロック図である。なお、理解を容易にする
為、図１６に示した従来のディスプレイシステムと対応
する部分には対応する参照番号を付している。図示する
様に、本ディスプレイシステムはビデオドライバ８とタ
イミングジェネレータ９と表示パネル（ＬＣＤ）１とを
備えている。ビデオドライバ８は所定の基準電圧に対し
て極性反転する映像信号ｓｉｇを供給する。タイミング
ジェネレータ９は映像信号ｓｉｇに同期してパネル駆動
用パルスや制御信号ＢＬＫＰを供給する。ＬＣＤ１はパ
ネル駆動用パルスや制御信号ＢＬＫＰに応じて動作し映
像信号ｓｉｇに基づいて映像を表示する。前述した様
に、ＬＣＤ１は行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、各ゲート線を
線順次走査し一水平期間毎に一行分の画素を選択する垂
直駆動回路と、一水平期間内で外部のビデオドライバ８
から供給された映像信号ｓｉｇを各信号線にサンプリン
グし選択された一行分の画素に映像信号を書き込んで映
像を表示する水平駆動回路とを備えている。なお、垂直
駆動回路はＶシフトレジスタから構成されており、水平
駆動回路はＨシフトレジスタと水平スイッチＨＳＷとの
組合わせで構成されている。特徴事項として、ＬＣＤ１
はリフレッシュ回路を内蔵している。このリフレッシュ
回路はタイミングジェネレータ９から供給される制御信
号ＢＬＫＰに応じて映像信号ｓｉｇのブランキング期間
に信号線を外部のビデオドライバ８から一時的に切り離
すとともに、互いに反対極性の映像信号がサンプリング
されていた複数の信号線をブランキング期間で内部的に
短絡させ、各信号線の電荷を外部から切り離した状態で
内部的に中和する。

【００１７】図４は、本発明に係るディスプレイシステ
ムの実施例を示すブロック図である。本実施例は６画素
同時駆動方式（ｋ＝６）を採用し且つドット反転駆動方
式を採用している。ビデオドライバ８はビデオ信号ＳＩ
Ｇを処理して６系統の映像信号ｓｉｇ１〜６をＬＣＤ１
に供給する。ｓｉｇ１〜６は交流化されており且つ位相
調整が施されている。ｓｉｇ１及びｓｉｇ２には例えば
赤色の映像信号が割り当てられており、ｓｉｇ３及びｓ
ｉｇ４には緑色の映像信号が割り当てられており、ｓｉ
ｇ５及びｓｉｇ６には青色の映像信号が割り当てられて
いる。タイミングジェネレータ９は同期信号ＳＹＮＣに
応じて動作し、ビデオドライバ８に交流化信号ＦＲＰ及
びサンプルホールド信号ＳＨＰを供給している。又、タ
イミングジェネレータ９はＬＣＤ１に対してＨＳＴ，Ｈ
ＣＫ，ＶＳＴ，ＶＣＫなどのパネル駆動用パルスと制御
信号ＢＬＫＰを供給している。

【００１８】図５は、図４に示した各映像信号の極性を
模式的に表わしている。ビデオ信号ｓｉｇは一水平期間
（１Ｈ）毎に有効期間とそれ以外のブランキング期間を
含んでいる。有効期間内に一行分の画素に対応した薄膜
トランジスタのゲートが開き、信号線を介して各画素に
映像信号が書き込まれる。映像信号ｓｉｇ１，ｓｉｇ３
及びｓｉｇ５は基準電圧に対して１Ｈ毎に極性が反転す
る。この基準電圧はＬＣＤ１の対向電極に供給される共
通電圧ＣＯＭと実質的に等しい。同様に、映像信号ｓｉ
ｇ２，ｓｉｇ４及びｓｉｇ６も１Ｈ毎に極性が反転す
る。但し、ｓｉｇ１，３，５とｓｉｇ２，４，６は互い
に反対極性となっている。例えば、一行目（１ライン
目）に着目すると、ｓｉｇ１，３，５はＣＯＭに対して
＋Ｖの電圧を有し、ｓｉｇ２，４，６はＣＯＭに対して
−Ｖの電圧を有する。

【００１９】図６は、図４に示したＬＣＤ１の具体的な
構成を示す回路図である。図示する様に、画素ＰＸＬは
ｎ行×ｍ行のマトリクス配置になっている。合計でｎ本
のゲート線Ｘは図示しないがＶシフトレジスタに接続さ
れている。又、合計でｍ本の信号線ＹはＨＳＷを介して
６本の入力線５に接続されており、それぞれｓｉｇ１〜
ｓｉｇ６がサンプリングされる。各ＨＳＷはＨシフトレ
ジスタ３により開閉制御される。本例では６画素同時駆
動方式を採用している為、ＨＳＷの個数はｍ／６とな
る。各ＨＳＷには切り離し用のスイッチＣＳＷが内蔵さ
れており、制御信号ＢＬＫＰに応じて各ＨＳＷをオフ状
態にし、信号線Ｙと入力線５を互いに切り離す。又、各
信号線Ｙの他端側にはＲＳＷを内蔵したリフレッシュ回
路４が接続されている。このリフレッシュ回路４はＢＬ
ＫＰに応じて全てのＲＳＷをオン状態とし、全ての信号
線Ｙを互いに短絡させる。

【００２０】次に、図７ないし図１０を参照して図６に
示したＬＣＤの動作を詳細に説明する。まず図７に示す
様に、１ライン目につながる薄膜トランジスタＴｒを全
てオンすることにより、１ライン目の画素１−１〜１−
ｍは全て対応する信号線Ｙに電気的に接続される。この
時、各ＨＳＷに内蔵したＣＳＷは全てＨシフトレジスタ
３側に投入されている。まず、Ｈシフトレジスタ３の制
御によりＨＳＷ１が導通状態となり、ＨＳＷ１につなが
る６本の信号線Ｙ１〜Ｙ６を介して、画素１−１〜１−
６に一度に映像信号ｓｉｇ１〜ｓｉｇ６の信号電位が書
き込まれる。この結果、画素１−１，１−２，１−３，
１−４，１−５，１−６はそれぞれ＋一＋一＋一の極性
となる。次いでＨＳＷ１が開き、画素１−１〜１−６に
書き込まれた電位はホールドされる。この時、ＨＳＷ１
につながる６本の信号線Ｙ１〜Ｙ６も対応する画素１−
１〜１−６と同様な極性の信号電位にホールドされる。

【００２１】次に図８に示す様に、ＨＳＷ２が導通状態
となり、信号線Ｙ７〜Ｙ１２を介して画素１−７〜１−
１２に＋−＋−＋−の極性の信号電位が書き込まれる。
次いでＨＳＷ２が非導通状態となり、画素１−７〜１−
１２及びこれらにつながる信号線Ｙ７〜Ｙ１２に図示の
極性の信号電位がホールドされる。この様にして、６画
素毎に画素と信号線に所定の映像信号ｓｉｇ１〜ｓｉｇ
６が書き込まれホールドされていく。１ライン目の画素
１−１〜１−ｍの全てに信号電位が書き込まれると、１
ライン目の薄膜トランジスタＴｒが全て非導通状態とな
り、一行分の走査は完了する。

【００２２】この様にして一水平期間の内の有効期間が
終了しブランキング期間に入る。この時、図９に示す様
にタイミングジェネレータから制御信号ＢＬＫＰが入力
し、ＣＳＷを介して全てのＨＳＷがオフ状態に置かれ
る。同時に、リフレッシュ回路４内の全てのＲＳＷがオ
ン状態となり、全信号線Ｙが互いにショートされる。即
ち、＋Ｖにチャージされていた奇数列の信号線と−Ｖに
チャージされていた偶数列の信号線が互いに短絡状態と
なり、全信号線Ｙは±０付近の電位（ＣＯＭ）になる。
この時、ＨＳＷは全てオフ状態となっているので、ＬＣ
Ｄ外部からの電流の出入りは一切ない。＋Ｖにチャージ
されている信号線と−Ｖにチャージされている信号線が
ショートされることによって、信号線は全て同電位（Ｃ
ＯＭ付近）にリフレッシュされる。

【００２３】次に図１０に示す様に、２ライン目の走査
が始まる。この時には、ビデオドライバから、１ライン
目とは逆極性となるｓｉｇ１〜ｓｉｇ６が供給される。
即ち、ｓｉｇ１，３，５はＣＯＭに対して−Ｖの電位を
有し、ｓｉｇ２，４，６はＣＯＭに対して＋Ｖの電位と
なる。２ライン目に対応した薄膜トランジスタＴｒが導
通状態になる。この後、ＨＳＷが順次開閉制御され、ｓ
ｉｇ１〜ｓｉｇ６は対応する信号線Ｙを介して対応する
画素に書き込まれる。即ち、ｓｉｇ１，３，５がサンプ
リングされた信号線は電位が０から−Ｖに移行し、ｓｉ
ｇ２，４，６がサンプリングされた信号線は電位が０か
ら＋Ｖに移行する。信号線はあらかじめ全て共通電圧付
近にリフレッシュされている為、外部のビデオドライバ
は各信号線にＶだけチャージあるいはディスチャージす
ればよい。従って、ビデオドライバ内のバッファで消費
される電力は従来と比べ大幅に削減可能である。

【００２４】上述した実施例はドット反転駆動の場合で
あるが、本発明はこれに限られるものではない。基本的
に、ある時間に着目してＬＣＤの共通電圧に対して、正
極性にホールドされている画素及び信号線と、負極性に
ホールドされている画素及び信号線が存在すれば、駆動
方法によらず本発明は適用可能である。例えば、列毎交
互に反対極性の映像信号をサンプリングするコラム反転
駆動にも適用可能である。又、行毎に極性が反転する１
Ｈ反転においても、例えば一垂直ブランキング期間にリ
フレッシュを行なうことができる。一垂直ブランキング
期間に、全ゲート線につながる薄膜トランジスタをオン
状態におくとともに、全信号線を互いに短絡させること
で、所望のリフレッシュを行なうことが可能である。

【００２５】図１１は、アクティブマトリクス表示装置
の参考例を示すブロック図である。図６に示した実施例
と対応する部分には対応する参照番号を付して理解を容
易にしている。この参考例はリフレッシュ機能を備えて
いない。

【００２６】続いて図１２〜図１４を参照して、図１１
に示した参考例の動作を簡潔に説明する。まず図１２に
示す様に、１ライン目につながる薄膜トランジスタＴｒ
が全て導通状態となることにより、１ライン目の画素１
−１〜１−ｍは全て信号線Ｙにつながる。次いで、ＨＳ
Ｗ１が閉じることにより、これにつながる６本の信号線
Ｙ１〜Ｙ６を介して、画素１−１〜１−６に一度に信号
電位が書き込まれる。次いでＨＳＷ１が開き、画素１−
１〜１−６に書き込まれた電位はホールドされる。この
時、ＨＳＷ１につながる６本の信号線Ｙ１〜Ｙ６も、画
素と同様に信号電位がホールドされる。即ち、信号線Ｙ
１，Ｙ３，Ｙ５は＋Ｖにチャージされ、信号線Ｙ２，Ｙ
４，Ｙ６は−Ｖにチャージされる。

【００２７】続いて図１３に示す様に、ＨＳＷ２が導通
状態となり、画素１−７〜１−１２に信号電位が書き込
まれる。この後、ＨＳＷ２が非導通状態となり、画素１
−７〜１−１２と信号線Ｙ７〜Ｙ１２に信号電位がホー
ルドされる。Ｙ７，Ｙ９，Ｙ１１は＋Ｖにホールドさ
れ、Ｙ８，Ｙ１０，Ｙ１２は−Ｖにホールドされる。以
下同様にして、６画素毎に画素と信号線に信号電位が書
き込まれホールドされていく。１ライン目の画素１−１
〜１−ｍに全て信号電位が書き込まれると、１ライン目
の薄膜トランジスタ（画素スイッチ）Ｔｒが全てオフ状
態となり、１ライン目の走査は完了する。

【００２８】この後図１４に示す様に、ビデオドライバ
から１ライン目とは逆極性の映像信号ｓｉｇ１〜ｓｉｇ
６が供給される。ｓｉｇ１，３，５はＣＯＭに対して負
極性の電位となり、ｓｉｇ２，４，６はＣＯＭに対して
正極性の電位となる。次いで、２ライン目の薄膜トラン
ジスタＴｒがオン状態となった後、ＨＳＷが順次開閉制
御され、ｓｉｇ１〜ｓｉｇ６が各信号線を介して画素に
書き込まれていく。信号線Ｙ１，Ｙ３，Ｙ５に着目する
と、１ライン目では＋Ｖにホールドされていた電位が２
ライン目では−Ｖに書き換えられる。この時、ビデオド
ライバ側のバッファは２Ｖのディスチャージを行わなけ
ればならない。又信号線Ｙ２，Ｙ４，Ｙ６に着目する
と、１ライン目では−Ｖにホールドされていた電位が２
ライン目では＋Ｖに書き換えられる。この時、ビデオド
ライバ側のバッファは２Ｖのチャージを行なわなければ
ならない。この様に、ビデオドライバ内のバッファは大
きな電力を消費する。

【００２９】

【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス表示装置はリフレッシュ回路を内
蔵しており、映像信号のブランキング期間に信号線を外
部から一時的に切り離すとともに、互いに反対極性の映
像信号がサンプリングされていた複数の信号線をブラン
キング期間で内部的に短絡させ、各信号線の電荷を外部
から切り離した状態で内部的に中和する。従来のアクテ
ィブマトリクス表示装置では、外部と接続した状態で信
号線の電位を共通電圧（基準電圧）に対して負側から正
側、あるいは正側から負側に充放電していた。これに対
し、本発明を用いれば、アクティブマトリクス表示装置
内部の電荷のみで信号線電位を共通電圧付近にリフレッ
シュできる為、外部回路からの充放電を大幅に減らすこ
とができ、ディスプレイシステム全体での消費電力を削
減することが可能である。

【図面の簡単な説明】

【図１】本発明に係るアクティブマトリクス表示装置の
実施形態を示す回路図である。

【図２】図１に示した実施形態に含まれるリフレッシュ
回路の具体的な構成を示す回路図である。

【図３】本発明に係るディスプレイシステムの全体構成
を示すブロック図である。

【図４】本発明に係るディスプレイシステムの実施例を
示すブロック図である。

【図５】図４に示した実施例の動作説明に供するタイミ
ングチャートである。

【図６】図４に示した実施例に含まれるアクティブマト
リクス表示装置の具体的な構成を示す回路図である。

【図７】図６に示したアクティブマトリクス表示装置の
動作説明に供する回路図である。

【図８】図６に示したアクティブマトリクス表示装置の
動作説明に供する回路図である。

【図９】図６に示したアクティブマトリクス表示装置の
動作説明に供する回路図である。

【図１０】図６に示したアクティブマトリクス表示装置
の動作説明に供する回路図である。

【図１１】アクティブマトリクス表示装置の参考例を示
す回路図である。

【図１２】図１１に示した参考例の動作説明に供する回
路図である。

【図１３】図１１に示した参考例の動作説明に供する回
路図である。

【図１４】図１１に示した参考例の動作説明に供する回
路図である。

【図１５】従来のアクティブマトリクス表示装置の一例
を示す回路図である。

【図１６】従来のディスプレイシステムの一例を示すブ
ロック図である。

【図１７】図１６に示した従来のディスプレイシステム
の動作説明に供する波形図である。

【図１８】図１５に示した従来のアクティブマトリクス
表示装置の動作説明に供する模式図である。

【符号の説明】

１・・・表示パネル、２・・・Ｖシフトレジスタ、３・
・・Ｈシフトレジスタ、４・・・リフレッシュ回路、５
・・・入力線、６・・・対向電極、８・・・ビデオドラ
イバ、９・・・タイミングジェネレータ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 行状のゲート線と、列状の信号線と、両
   者の各交差部に配された行列状の画素と、各ゲート線を
   線順次走査し一水平期間毎に一行分の画素を選択する垂
   直駆動回路と、一水平期間内で外部から供給された映像
   信号を各信号線にサンプリングし選択された一行分の画
   素に映像信号の書き込みを行なう水平駆動回路とを有す
   るアクティブマトリクス表示装置であって、 映像信号のブランキング期間に信号線を外部から一時的
   に切り離すとともに、互いに反対極性の映像信号がサン
   プリングされていた複数の信号線を該ブランキング期間
   で内部的に短絡させ各信号線の電荷を外部から切り離し
   た状態で内部的に中和するリフレッシュ回路を有するこ
   とを特徴とするアクティブマトリクス表示装置。
2. 【請求項２】 前記リフレッシュ回路は、全信号線を外
   部から切り離すとともに全信号線を内部的に短絡させる
   ことを特徴とする請求項１記載のアクティブマトリクス
   表示装置。
3. 【請求項３】 前記リフレッシュ回路は、全信号線を複
   数本づつ組に分け組同志で短絡させることを特徴とする
   請求項１記載のアクティブマトリクス表示装置。
4. 【請求項４】 前記水平駆動回路は、列状に配列した信
   号線に対して交互に反対極性の映像信号をサンプリング
   することを特徴とする請求項１記載のアクティブマトリ
   クス表示装置。
5. 【請求項５】 所定の基準電圧に対して極性が反転する
   映像信号を供給するビデオドライバと、該映像信号に同
   期して制御信号を供給するタイミングジェネレータと、
   該制御信号に応じて動作し該映像信号に基づいて映像を
   表示する表示パネルとからなるディスプレイシステムで
   あって、 前記表示パネルは、行状のゲート線と、列状の信号線
   と、両者の各交差部に配された行列状の画素と、各ゲー
   ト線を線順次走査し一水平期間毎に一行分の画素を選択
   する垂直駆動回路と、一水平期間内で外部の該ビデオド
   ライバから供給された映像信号を各信号線にサンプリン
   グし選択された一行分の画素に映像信号を書き込んで映
   像を表示する水平駆動回路とを備え、 該タイミングジェネレータから供給された制御信号に応
   じて映像信号のブランキング期間に信号線を外部の該ビ
   デオドライバから一時的に切り離すとともに、互いに反
   対極性の映像信号がサンプリングされていた複数の信号
   線を該ブランキング期間で内部的に短絡させ各信号線の
   電荷を外部から切り離した状態で内部的に中和するリフ
   レッシュ回路を有することを特徴とするディスプレイシ
   ステム。