JP3262908B2 - Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 - Google Patents

Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法

Info

Publication number
JP3262908B2
JP3262908B2 JP18183393A JP18183393A JP3262908B2 JP 3262908 B2 JP3262908 B2 JP 3262908B2 JP 18183393 A JP18183393 A JP 18183393A JP 18183393 A JP18183393 A JP 18183393A JP 3262908 B2 JP3262908 B2 JP 3262908B2
Authority
JP
Japan
Prior art keywords
group
row
substrate
display
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18183393A
Other languages
English (en)
Other versions
JPH0713528A (ja
Inventor
エヌ．リー サイウェ
Original Assignee
ユエン フオーング ユ エイチ．ケイ．カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユエン フオーング ユ エイチ．ケイ．カンパニー リミテッド filed Critical ユエン フオーング ユ エイチ．ケイ．カンパニー リミテッド
Publication of JPH0713528A publication Critical patent/JPH0713528A/ja
Application granted granted Critical
Publication of JP3262908B2 publication Critical patent/JP3262908B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的にビデオディスプ
レイおよび関連するドライブ回路に関し、特に多重化構
成を使用して入力ビデオデータ線数を低減しかつビデオ
データ信号が加わる前にプリチャージされるデータ線お
よびピクセルキャパシタを使用してセレクトされたデー
タ線およびピクセルキャパシタが到来するビデオデータ
信号により適切なレベルへディスチャージされディスプ
レイ動作が一層良くされるＬＣＤビデオディスプレイ列
ドライブ回路に関する。
【０００２】
【従来の技術】マトリクスディスプレイデバイスは一般
的に行列マトリクス構成とされ電気光学材薄層の両側に
支持された複数個のディスプレイエレメントを利用して
いる。スイッチングデバイスがディスプレイエレメント
に付随していてデータ信号の印加を制御する。このディ
スプレイエレメントはスイッチングデバイスとしてのト
ランジスタにより駆動されるピクセルキャパシタを含ん
でいる。ピクセル電極の一つがマトリクスディスプレイ
の一方側にあり各ピクセルに対する共通電極がマトリク
スディスプレイの反対側に形成されている。トランジス
タは通常ガラス等の透明基板上に堆積される薄膜トラン
ジスタ（ＴＦＴ）である。スイッチング素子トランジス
タはスイッチングトランジスタとして、ディスプレイマ
トリクスと同じ側でガラス上に堆積されたピクセル電極
に接続されているソース電極を有する。所与の列内の全
スイッチングトランジスタのドレーン電極がデータ信号
が印加される同じ列導体に接続されている。所与の行内
の全スイッチングトランジスタのゲート電極が共通行導
体に接続されており、それには行選定信号が加えられて
セレクトされた行内の全トランジスタがＯＮ状態に切り
替えられる。行選定信号により行導体を走査することに
より、所与の行内の全スイッチングトランジスタがＯＮ
とされて全行が順次セレクトされる。同時に、各行の選
定に同期して列導体にビデオデータ信号が加えられる。
行セレクト信号により所与の行内のスイッチングトラン
ジスタがセレクトされると、スイッチングトランジスタ
に送られるビデオデータ信号によりピクセルキャパシタ
は列導体上のデータ信号に対応する値にチャージされ
る。ディスプレイの両側に電極を有する各ピクセルはキ
ャパシタとして作用する。セレクトされた行に対する信
号が除去されると、ピクセルキャパシタ内の電荷は次の
繰返しまで蓄積されそこでその行が行セレクト信号によ
り再びセレクトされて新しい電圧が蓄積される。このよ
うにして、ピクセルキャパシタに蓄積された電荷により
マトリクスディスプレイ上に画像が形成される。
【０００３】“ビデオ”という用語は一般的にテレビジ
ョン信号に対して使用されているが、ここではＴＶ画像
即ちディスプレイ以外のディスプレイをカバーするもの
とする。このようなディスプレイは動く図柄等を表示す
るＬＣＤディスプレイを有するハンドヘルドゲームとす
ることができる。
【０００４】生じる画像の分解能は像形成ピクセル数に
依存する。市販の非走査の白黒アクティブマトリクス液
晶ディスプレイでは１０２４列７６８行のディスプレイ
が普通である。このようなディスプレイは１７９２本の
行および列ドライバリード線を必要とする。
【０００５】明らかに、マトリクス内のピクセル数が多
いほど多くの所要列および行ドライブ線をディスプレイ
に接続することが困難になる。したがって、マトリクス
外部回路とマトリクス自体上に堆積された回路間に必要
な接続数を低減するための多くのデバイスが開発されて
いる。米国特許第４，９２２，２４０号にはＬＣＤ素子
のピクセルドライバの製造に使用するのと同じ技術を使
用してディスプレイ基板上に走査機構電子装置を集積す
ることが提案されている。さらに、個別ピクセルをセレ
クトするためにアクティブディスプレイで使用されるの
と同じマトリクス構成に基いた交換器もしくはスイッチ
構成を使用してマトリクスとの接続数を低減することも
提案されている。ＴＶディスプレイとして使用する操作
については記載されていない。
【０００６】米国特許第５，１５１，６８９号には、少
くとも２個のディスプレイ素子を各行内の信号線に接続
するスイッチング構成を使用して各行を順次走査しディ
スプレイ信号が同じ信号線を介してその信号線に接続さ
れた少くとも２個のディスプレイ素子の各々にタイムシ
リアルに加えられるようにする列信号線数が低減された
ディスプレイデバイスが開示されている。したがって、
信号線の総数を行方向のディスプレイ素子数以下に低減
することができる。
【０００７】米国特許第４，９３１，７８７号には、画
像素子を少くとも２個の画像素子の群（グループとも言
う）構成とし各群の画像素子を同じスイッチング信号お
よびデータ導体によりアドレスすることによりアドレス
導体数を低減することが提案されている。各群のピクセ
ル素子に関連するスイッチングトランジスタはスイッチ
ング信号のそれぞれ異なる電圧レベルで作動することが
できる。したがって、選択された振幅範囲にわたり所定
の方法で電圧レベルが変化するドライブ手段から得られ
るスイッチング信号を使用することにより、各群の画像
素子に関連するスイッチングトランジスタを選択的にコ
ントロールすることができる。このようにして、１本の
導体にいくつかの異なる電圧を印加して同数のピクセル
を作動させることができる。
【０００８】これらの公知の例以外でも、市販のアクテ
ィブマトリクス液晶ディスプレイのほとんど全てが非走
査型である。このような非走査型ディスプレイは各列お
よび行線ごとに１本の外部リード線を必要とする。前記
したように、黒白７６８×１０２４コンピュータディス
プレイ用ダイレクトラインインターフェイスドライバは
１７９２本のリード線を必要とする。前記したように、
ディスプレイドライバ内でこれだけ多くのリード線を処
理することは大変な問題である。これはディスプレイの
分解能および複雑度が増すほど悪化していく問題であ
る。問題を解決するための２つの主目標は所要入力リー
ド線数を低減しシフトレジスタ、ラツチおよびドライバ
からなるドライバ回路をディスプレイ基板上に集積する
ことである。個々の基板上へ集積回路を実装する必要が
なくなるため、これによりコストが低減され信頼度が向
上する。
【０００９】
【発明の概要】本発明はディスプレイ基板上に直接集積
することができる新しいデータドライバ回路および新し
いドライブ方式に関するものである。これにより、非走
査型アクティブマトリクス液晶ディスプレイをアレイに
接続するのに必要な周辺集積回路およびハイブリッドア
センブリのコストが不要となる。したがって本発明で
は、３８４×２４０ピクセルカラーハンドヘルドＴＶを
例として使用して、ディスプレイ自体の上にデマルチプ
レクシング回路およびプリチャージ回路を薄膜トランジ
スタ（ＴＦＴ）により製作し、これによりビデオデータ
を転送し、ディスプレイをビデオソースに直接仲介して
結びつける。ディスプレイ上にないビデオ源からのビデ
オ信号は指示されたライン時間間隔の１／６を使用して
入力データリード線を介してディスプレイへ行くような
多重化構成とされている。前記したように、これは単な
る例であり、入力リード線数の異なる他のディスプレイ
に対しては異なる比率を使用することができる。コント
ロール信号により第１ブロックのデマルチプレクシング
回路は第１群（群はグループとも言う）のディスプレイ
内部データ線にビデオ信号を転送することができる。第
１群の垂直列すなわち列への最初のデータ転送完了後、
指示ライン時間間隔の第２の１／６期間中に第２群の内
部データ線へ第２群のビデオ信号が転送される。これは
第２のデマルチプレクシング回路のコントロール信号を
イネーブルすることにより行われる。使用例におけるデ
マルチプレクシング回路１〜６もしくは列数の異なる他
のディスプレイの１〜Ｎに対してこの操作が順次継続さ
れる。
【００１０】したがって、割り付けられたデータ入力時
間ｔ中にセレクトされたＺ行内のＸ群Ｙ個のスイッチン
グ素子へのビデオ信号を切り換えることにより全行のビ
デオ情報が内部データ線へ転送される。この新しいデマ
ルチプレクシングドライブ方式の利点は外部リード線接
続数が例における３８４から６４本の入力データ線と必
要なコントロールおよびクロック信号を含む７９まで低
減され、コネクタピッチの小さいＴＦＴ ＬＣＤアセン
ブリと実装上の問題点が著しく解決されることである。
その結果、製造コストが低減される。
【００１１】デマルチプレクシング方式の他に、プリチ
ャージ回路が各データ線に使用される。これらの回路は
関連するピクセルキャパシタをハイもしくはローの予選
定電圧レベルへ同時にプリチャージして割り付けられた
データ信号入力時間間隔ｔ中にデータ線とピクセルキャ
パシタを所要レベルへ放電するだけでよいようにするの
に使用される。各データ線には２個のトランジスタしか
使用されず、入力信号デマルチプレクシング用と内部デ
ータ線のプリチャージ用である。したがって、高い収率
でマトリックスを製造するのが容易になる。
【００１２】したがって、薄膜トランジスタを使用して
ディスプレイ自体上に堆積されたデマルチプレクシング
回路およびプリチャージ回路を有するＬＣＤを製造する
ことが本発明の主な特徴となる。
【００１３】セレクトされた行内の全データ線およびピ
クセルキャパシタを所定の電圧レベルへプリチャージ
し、データ信号入力時間間隔中にデータ線およびピクセ
ルキャパシタが所要レベルに放電するようにして、ピク
セルキャパシタおよびデータ線をチャージングするより
も少い時間で済むようにする、プリチャージトランジス
タを各データ線に対して有する、自己走査ＴＦＴＬＣＤ
デバイス用の新しいデータドライバ回路を提供すること
が本発明のもう一つの特徴である。各データ線に対して
１個のデマルチプレクシング用トランジスタと１個のプ
リチャージトランジスタだけを使用して製造中の収率を
高めることも本発明の特徴である。
【００１４】
【実施例】図１はディスプレイデバイス１４および独立
してディスプレイ１４に接続されてその上の素子を駆動
する“オフグラス（ｏｆｆ−ｇｌａｓｓ）”コントロー
ル回路１２を含む新しいディスプレイシステム１０の基
本ブロック図である。図１に示すアクティブマトリクス
液晶ディスプレイ（ＡＭＬＣＤ）は代表的に２００，０
００個以上のディスプレイ素子により構成される。明ら
かに、テレビジョン画像のディスプレイに関しては、デ
ィスプレイ素子数が多いほど画像の分解能が高くなる。
例えば、ハンドヘルドＴＶについては、アレイは３８４
列および２４０行を含むことができる。このような場
合、９２，０００個を越えるディスプレイ素子やピクセ
ルが必要とされる。もちろん、大型セットについてはこ
の数は増大する。ピクセルの駆動に使用されるトランジ
スタは通常ガラス等の基板上に堆積される薄膜トランジ
スタ（ＴＦＴ）である。ディスプレイ素子はガラス上に
堆積された電極および対向基板上の共通素子を含み、対
向する基板は電気光学材により分離されている。ガラス
とすることができる基板１４（基板１４はディスプレイ
本体を形成するためディスプレイ１４としても言及され
る）上で、列データドライバ回路１６はビデオデータ信
号により列線２４を駆動する。行セレクトドライバ２５
は公知の任意タイプのものとすることができ、セレクト
された各行内のピクセルが順次活性化されて行１〜２４
０が順次駆動される。
【００１５】ディスプレイ１４とは独立した外部コント
ロール回路１２において、サンプルキャパシタ５０はシ
フトレジスタ４９を介して入力回路６４からデータを受
信する。シフトレジスタ４９内のデータと協調して赤、
緑および青ビデオ信号が回路５８からサンプルキャパシ
タ５０へ接続される。クロック信号および水平垂直同期
化信号がコントロール論理６０から供給される。高電圧
発生器６２が必要な高電圧電力を供給する。サンプルキ
ャパシタ５０の出力は６４個の出力アンプ５２に接続さ
れている。したがって、１行を形成するピクセルに３８
４個のディスプレイ素子が含まれる場合、６４本のデー
タ入力線１３が、一時に６４ビットづつ、基板１４上の
３８４個のディスプレイ素子に多重接続される。後記す
るように、６４のビデオ出力は線１３により列データド
ライバ１６を介して列導体２４に接続される。線１８に
より、コントロール回路１２から６対のビデオセレクト
信号線がガラス１４上の列データドライバ１６に加えら
れ６４個の出力信号が切り換えられてガラス１４上のＺ
（２４０）行の中のセレクトされた行内の異なるＸ
（６）群のＹ（６４）列２４へ順次接続される。後記す
るように、行セレクトドライバ信号、クロックおよびパ
ワー線がコントロール回路１２から線２１を介して行セ
レクトドライバ回路２５に接続される。行セレクトドラ
イバ回路２５は公知の任意の回路とすることができる。
プリチャージ信号は線４８を介して基板１４に接続され
る。
【００１６】後記するように、第１の行２６がセレクト
されると、図１の行１のディスプレイ素子１９，３６，
４２が活性化される。次に、順次、列データドライバ回
路１６内のプリチャージ回路により第１群内の各データ
線および各ピクセルキャパシタ２２を所定電圧へチャー
ジする信号が与えられる。次に、列線２４にデータ信号
が加えられると、列線２４に加わるデータ信号のレベル
に依存する量だけキャパシタが放電される。プリチャー
ジ回路を使用してデータ信号によりキャパシタ２２を放
電できるようにする理由は、図４に示す場合よりも遙か
に早く放電するためである。図４に示すように、キャパ
シタが０から番号２３で示す値まで充電するのに要する
時間量はｘである。しかしながら、キャパシタが最大値
から同じレベルへ放電するのに要する時間量はｘよりも
遙かに小さいｙである。さらに、全量充電するのに時間
ｔを要し完全放電するのに要する時間ｚは短い。放電時
間は充電時間よりも遙かに迅速であるためデータ信号入
力時間間隔中にデータ線キャパシタは適切な電圧レベル
へ放電することができる。これにより、データ入力時間
間隔に要する時間を短縮できる。
【００１７】したがって、各行が順次励起されると、セ
レクトされた行内の全群の全ピクセルキャパシタが同時
にフルバリュー（full value）へ充電されＸ群内で順次
放電される。このようにして、Ｚ行のＸ群のＹ個のスイ
ッチングトランジスタ１９，３６，４２が基板１４上に
堆積される。ディスプレイが例えば３８４×２４０ピク
セルディスプレイである場合には、２４０行の６４個の
スイッチング素子の６群が基板上に堆積されたものとな
る。このような例についてここで検討を行う。
【００１８】図２は基板１４の詳細線図である。ここで
も、基板外部の列コントロール回路１２により線１３を
介して基板１４へビデオ信号が与えられる。また、図１
の線２１を介したコントロール回路１２からのコントロ
ール信号により作動するＴＦＴトランジスタを含む公知
の行ドライバ回路２５により公知のように順次行がセレ
クトされる。行は図２に１〜Ｚ行として示され、最初と
最後の行だけを示す。残りの行は同じである。また、図
２にはＸ群のＹ個のスイッチング素子もある。スイッチ
ング素子はトランジスタおよび関連するピクセルキャパ
シタにより構成される。番号７２で示す第１群には、簡
単にするために４個のスイッチング素子８６，８８，９
０，９２しか示されていない。実際にはＸ群が６群であ
って使用する列数が３８４列であれば、このようなスイ
ッチング素子は６４個となる。ガラス基板１４上に堆積
された薄膜トランジスタとすることができるトランジス
タ７８，８０，８２，８４のゲートは行導体１を介して
行ドライバ回路２５に接続されている。ピクセルキャパ
シタすなわちディスプレイ素子９４，９６，９８，１０
０はトランジスタ７８，８０，８２，８４の各ソース電
極に接続される。電極２８はピクセルキャパシタの第２
プレートでありディスプレイ１４の対向基板上に配置さ
れた共通電極セグメントである。
【００１９】プリチャージ回路１１６は３８４個の全プ
リチャージトランジスタに接続された線１１８を介して
出力信号を発生し、各プリチャージトランジスタが基板
１４上の３８４本の各列線に接続されている。プリチャ
ージトランジスタのサンプルを番号６６で示すグループ
１内に示す。プリチャージトランジスタ１２０のドレー
ンは電圧源Ｖ＋に接続され、ソース電極は内部データ線
列Ｄ1に接続されている。奇数番列線の全てにこのよう
なトランジスタが接続されている。例えば図２におい
て、トランジスタ１２０および１２４のドレーン電極は
Ｖ＋電圧源１２８に接続されている。偶数番列線のトラ
ンジスタ１２２および１２６のドレーン電極はＶ−電圧
源１２７に接続されている。番号１３で示す列ドライバ
回路１２からの６４本の出力線Ｄ1-64はＸ群の各々に並
列接続されたビデオ信号を含んでいる。列数が３８４と
される本例では、入力線１３から多重化ビデオ入力信号
を受信する６４列（Ｙ＝６４）の６群（Ｘ＝６）があ
る。デマルチプレクサドライバ回路１０２はブロック１
のグループ１内のデマルチプレクシング用トランジスタ
１０８，１１０……１１２，１１４のゲートに接続され
るフェーズ１およびフェーズ２パルスを発生する。デマ
ルチプレクサドライバ回路１０２からの線対１３０およ
び１３２上の同様な信号により番号６８および７０で示
すグループ５および６（Ｘ−１およびＸ）が駆動され
る。このようにして、デマルチプレクサドライバ回路１
０２により最初に６４本のビデオデータ入力線１３がス
イッチング素子８６，８８……９０，９２の第１群７２
内の６４列に接続され、次に６４線が連続するグループ
２〜Ｘの各々に順次接続される。したがって、６４本の
データ入力線１３は図示するグループ７４，７６を含む
次の５群のスイッチング素子に順次接続される。各行１
〜Ｚも順次セレクトされ、本例ではＺは２４０行に等し
い。６４本の入力データ線が６群１〜Ｘの全てと順次接
続されるたびに次ぎの１行がセレクトされる。
【００２０】したがって、要約すれば、図２は集積され
たデータドライバ回路のブロック図を示している。それ
は、単なる例として、３８４×２４０ピクセルカラーハ
ンドヘルドＴＶを提供するディスプレイを有している。
水平ピクセルカウントは３８４である。デマルチプレク
シングおよびプリチャージ回路６６〜１３０および１３
２、６群、はディスプレイ自体上の薄膜トランジスタに
より製作されて、これにより入力線１３からビデオデー
タを転送し、ディスプレイを線１３を介したビデオ源か
らのビデオ信号に直接仲介し結びつける。図２に示すよ
うに、ビデオ源（オフグラス集積回路）からのビデオ信
号は指示されたライン時間間隔を使用して入力データリ
ード線１３（Ｄ1-64）を介して一時にディスプレイ１４
の６４本のデータ線へ到来するようにされている。線１
０４，１０６上等のデマルチプレクサドライバ回路１０
２からの２つのコントロール信号によりブロック６６内
の第１ブロックのデマルチプレクシング用トランジスタ
１０８，１１０……１１２、１１４がイネーブルされて
ディスプレイの第１の６４本の内部データ線Ｄ1〜Ｄ64
に接続されたスイッチング素子へ線１３を介してビデオ
信号が転送される。第１の６４個の列スイッチング素子
へのデータ転送完了後、指示されたライン時間間隔の次
の１／６期間中に内部データ線Ｄ65〜Ｄ128へ次の６４
のビデオ信号が転送される。これは第２のデマルチプレ
クシング回路（図示せず）の第２の対のコントロール信
号をイネーブルして行われる。グループ３〜６内のデマ
ルチプレクシング回路に対して同じ操作が順次継続され
る。このようにして、４２μＳの割付けられたデータ入
力時間内にビデオ情報の１行線全部が内部データ線へ転
送される。ピクセルを安定化させるための７μＳが付加
される。したがって、総データ入力時間は４９μＳとな
る。
【００２１】この新しいデマルチプレクシング駆動方式
の利点は、外部接続数が３８４から７９へ低減されるこ
とと、コネクタピッチの小さいことに起因するＴＦＴＬ
ＣＤのアセンブリおよび実装の問題が著しく解決される
ことである。その結果、製造コストが低減される。１０
８，１１０……１１２，１１４等のトランジスタを使用
するデマルチプレクシング方式に加えて、トランジスタ
１２０，１２２……１２４，１２６等のプリチャージト
ランジスタを使用して関連するデータ線およびスイッチ
ング素子を所定の電圧レベルＶ＋もしくはＶ−へ同時に
プリチャージして、データ信号、入力時間間隔中のみデ
ータ線を所定のビデオ信号レベルへ放電すればよいよう
にされる。このような１個のプリチャージトランジスタ
には各列線が関連している。本発明では、各データ線に
２個のトランジスタしか使用せず、それはデマルチプレ
クシング用トランジスタおよびプリチャージトランジス
タである。したがって、高い収率で回路を製造すること
ができる。
【００２２】次に図３のタイミング図と一緒に図２を参
照すれば、図３の（ａ）線から、ＮＴＳＣ ＴＶシステ
ムと接続して動作する３８４×２４０ピクセルディスプ
レイの走査線時間間隔はおよそ６３μＳとなることが判
る。予定として立てられたラインタイムは、前のライン
ディセレクション（非選択）に対しては８μＳ、走査デ
ータ線プリチャージに対しては６μＳ、外部ビデオ源か
らディスプレイのＸ群のデータ線へのビデオデータの多
重転送に対しては４２μＳであり、ピクセルの安定化に
対しては７μＳである。これを（ｃ）線に示す。このよ
うにして、図３の（ｄ）線を見れば、最初の８μＳのデ
ィセレクト時間中に、前に走査された線ln-1は図３の
（ｅ）線に示すように２０Ｖ等のセレクトレベルから−
５Ｖのディセレクト(非選択)レベルへ放電される。これ
によりｎ−１線内の全ピクセルキャパシタが切り離され
てそのビデオデータ電荷を保持するようにされる。８μ
Ｓのディセレクト時間に続いて、（ｆ）線に示す行ｎの
プリチャージ信号が６μＳだけ２５Ｖ等の所定電圧へ上
昇する。トランジスタ１２０，１２２……１２４，１２
６がオンとされ６μＳ内に奇数番内部データ線Ｄ1，Ｄ3
……Ｄ383がＶ＋レベルへプリチャージされ偶数番内部
データ線Ｄ2，Ｄ4……Ｄ384がＶ−レベルへプリチャー
ジされる。例えば、Ｖ＋電圧レベルはおよそ５Ｖであ
る。しかしながら、Ｖ＋レベルは５Ｖよりも幾分低くし
てデバイスの動作速度を高めるのが有利である。図５に
示すように、６μＳのプリチャージ期間中に、内部デー
タ線およびピクセルキャパシタを５Ｖの最大電圧よりも
低いＶ＋値に充電することができる。次に、データ線に
よりピクセルキャパシタがデータ入力電圧レベルへ充電
される７μＳ期間中に、ΔＶ2に関してＶ＋から最大デ
ータ電圧となる時間と、ΔＶ1に関して最小データ電圧
へ放電される時間は同じ時間を要する。いずれの場合に
も、ΔＶ2に関する充電時間およびΔＶ1に関する放電時
間を短縮すなわち最適化することができる。データ線お
よびピクセルキャパシタ充電時間はΔＶ2を得るのに要
する時間量へ短縮されており、所要のデータ線所定電圧
が５Ｖよりも低ければ、所要レベルまでの放電時間はΔ
Ｖ2の放電に等しい時間量だけ短縮される。このように
して、Ｖ＋電圧レベルを最適化して内部データ線と関連
するピクセルキャパシタを例えば５Ｖの最大入力ビデオ
データ信号レベルへ充電する時と内部データ線と関連す
るピクセルキャパシタを例えば０Ｖの最小入力ビデオデ
ータ信号レベルへ放電する時の時間差が最小となるよう
にすることができる。このようにして、プリチャージ期
間中にピクセルキャパシタは５Ｖのフルバリューへ充電
されないため所要プリチャージ時間は短くなる。同じ分
析は偶数番プリチャージトランジスタ１２２……１２６
のＶ−電圧レベル１２７にも適用される。９４，９６…
…９８，１００等のセレクトされた行内の全内部データ
線およびピクセルキャパシタがＶ＋もしくはＶ−レベル
へプリチャージされた後で、到来するビデオデータ信号
（赤、緑、青）およびその相補信号がデータ入力線Ｄ１
〜Ｄ６４へ送られる。この場合、Ｄ1，Ｄ3……Ｄ63は正
極性ビデオ信号でありＤ2，Ｄ4……Ｄ64はその相補極性
ビデオ信号である。これらのビデオ信号電圧を図３の
（ｊ）および（ｋ）線に示す。線１０４および１０６を
介したデマルチプレクサドライバ回路１０２からのコン
トロール信号は、図３の（ｇ）線に示すように、それぞ
れ７μＳだけ２５Ｖおよび３０Ｖへ引き上げられる。こ
の場合Ｘ＝６である他のＸ群の各入力線は図３の
（ｇ）、（ｈ）、（ｉ）線に示すように７μＳだけ線１
３を介してビデオデータが接続される。データ線を奇偶
の２群へ分割するのは本システムにおいてデータ電圧極
性反転方式が使用されるためである。データ電圧極性は
ＴＶフレームの２フィールド間で変えられる。６３μＳ
時間間隔の最終７μＳは最終グループ、グループＸ、内
のピクセルを安定化するのに使用される。
【００２３】デマルチプレクシング用トランジスタ１０
８，１１０……１１２，１１４は、本例において７μＳ
である割付けられた時間間隔内に、内部データ線Ｄ1〜
Ｄ64が、到来するビデオデータカラー信号の１５mV以内
に放電できるようなサイズとされる。６６〜６８および
７０の各デマルチプレクシング回路、あるいは６群全部
に対して連続動作が繰り返される。
【００２４】第ｎ行線走査動作開始時に、行ｎのピクセ
ルスイッチングトランジスタは既に完全にＯＮとされて
いる。したがって、走査された行（ｎ−１）がディセレ
クト（非選択）された後で、次に行ｎのピクセルがプリ
チャージされる。残りの４９μＳデータ入力転送時間が
各８μＳの本質的に等しい時間に割付けられる場合に
は、行ｎのＤ1〜Ｄ64列の第１ブロックのピクセルトラ
ンジスタがピクセル放電及び安定化時間のための全４９
μＳを有し、Ｄ65〜Ｄ128列に接続された行ｎの第２ブ
ロックのピクセルトランジスタがおよそ４１μＳの放電
及び安定化時間を有している。第３ブロックはおよそ３
３μＳとなり、以下同様である。行ｎの最終ブロックピ
クセルトランジスタには実質的に僅か９μＳのピクセル
放電及び安定化時間しか残されていない。図３（ｄ）に
示すように６群のピクセルトランジスタの各々へ７μＳ
の放電時間を割り付け最後の群（＃６）に対して最終７
μＳをピクセル安定化用とすると、全ピクセルトランジ
スタに充分な放電及び安定化時間が与えられる。放電時
間が短いとピクセルの第６ブロックに対するエラー電圧
ΔＶを発生する。ΔＶを低減して２５６グレイレベルの
分解能とするために、最後の群（＃６）に対してさらに
７μＳをピクセル安定化時間に割付けることが望まし
い。この場合、第６群のピクセルキャパシタがそのビデ
オ信号レベルへ放電し、安定化するために１４μＳを利
用できる。（ｅ）線に示すようにｎ−１線がディセレク
トされていると、ｎ線がセレクトされておりその線に印
加される電圧は（l）に示すように２０Ｖの最大値であ
る。
【００２５】デマルチプレクシング比はビデオリード線
数および信号入力リード線数に影響を及ぼす。それは製
品の応用に応じて最適化もしくは妥協することができ
る。例えば、高分解能および／もしくは高画像品質に対
しては、小さいデマルチプレクシング比を使用して６４
ではなくグループ当りより多くのビデオ信号リード線を
基板１４へ接続することができる。また、要求グレード
の低い、もしくは低速ビデオ製品に対しては入力リード
線数を大幅に低減することができる。
【００２６】さらに、本出願では、信号転送にＮチャネ
ルトランジスタが使用され、また正確な信号電圧を得る
ためにデータ線やピクセルを充電するよりも放電する方
が遙かに容易かつ迅速に行われるため、ビデオ信号の入
力中にデータ線やピクセルが放電されるという事実によ
り、データ線およびピクセルは必要最高電圧レベルにプ
リチャージされる。
【００２７】さらに、Φ1,eおよびΦ1,o（線１０４およ
び１０６）を結合してグループ１内のデマルチプレクシ
ング用トランジスタ１０８，１１０……１１２，１１４
の全ゲートに供給する一つのコントロール線信号とする
ことができる。信号Φ1,eおよびΦ1,oの結合はゲート電
圧ストレスが問題ではなくデマルチプレクシング用トラ
ンジスタ１０８，１１０……１１２，１１４のデバイス
特性が内部データ線およびピクセルキャパシタを均一に
放電させるのに充分なほど良好である場合に行うことが
できる。同様に、図２の６８および７０を含む、他の５
群への１３０および１３２等の他のデマルチプレクシン
グ線対を結合して各対に対する１本のコントロール線と
することができる。このような場合には、マルチプレク
サゲートコントロール線数を半減することができる。
【００２８】本発明により所要データ入力リード線数が
低減され列および行ドライバ回路がディスプレイ基板上
に直接集積されるアクティブマトリックス液晶ディスプ
レイが開示される。独立基板上に集積回路を実装する必
要性が無くなるため、これによりコストが低減され信頼
度が向上する。
【００２９】本例について、３８４×２４０ピクセルカ
ラーハンドヘルドＴＶが使用される。水平ピクセル数は
３８４である。デマルチプレクシングおよびプリチャー
ジ回路をディスプレイ自体の上に薄膜トランジスタによ
り製作してビデオデータを転送し、ディスプレイをビデ
オ源に直接仲介し結びつける。ディスプレイ外部のビデ
オ源からのビデオ信号は指示されたライン時間間隔の１
／６を使用してディスプレイの６４本のデータ線へ一時
に到来するようにされる。６群の各々に２個ずつの１２
個のコントロール信号により、異なる６ブロック内のデ
マルチプレクシング用トランジスタは到来するビデオ信
号をディスプレイの６群の６４本の内部データ線へ順次
転送することができる。第１の６４本の内部データ線へ
のビデオデータ転送完了後に、次の６４個のビデオ信号
が内部データ線Ｄ65〜Ｄ128へ転送される。これはデマ
ルチプレクシング回路の第２セットのコントロール信号
をイネーブルして行われる。各ビデオデータ信号の転送
は指示されたライン時間間隔の１／６期間中に行われ
る。この操作は６つのデマルチプレクシング回路全部に
ついて順次継続される。４２μＳの割付けられたデータ
入力時間内に１行のビデオ情報全体が内部データ線へ転
送される。
【００３０】実施例について本発明を説明してきたが、
発明の範囲を開示した特定形式に限定するものではな
く、特許請求の範囲に明記された発明の精神および範囲
に入る変更、修正、等価発明は全て本発明に含まれるも
のとする。
【図面の簡単な説明】
【図１】自己走査ＴＦＴＬＣＤビデオディスプレイ用の
新システムおよびデータドライバ回路の基本ブロック
図。
【図２】マトリクスアレイおよびその上のデータ走査回
路の詳細図。
【図３】本発明の波形およびタイミングを示す図。
【図４】キャパシタが充電よりも迅速に放電することを
示すキャパシタ充電波形図。
【図５】ピクセルキャパシタに全プリチャージ電圧Ｖ＋
もしくはＶ−よりも低い電圧を印加して時間を節減する
ことを示す波形図。
【符号の説明】 １０ ディスプレイシステム １２ 列ドライバ回路 １４ ガラスディスプレイ １６ 列データドライバ ２５ 行セレクトドライバ ４９ シフトレジスタ ５０ サンプルキャパシタ ５２ 出力アンプ ５８ ビデオ ６０ コントロール論理 ６２ 高電圧発生器 ６４ 入力ＣＬＲ ６６ グループ１ ６８ グループ（Ｘ−１） ７０ グループＸ ７２ スイッチング素子 ７４ スイッチング素子 ７６ スイッチング素子 １０２ デマルチプレクサドライバ回路 １１６ プリチャージ回路 うにｎ−１線がディセレクトされていると、ｎ線がセレ
クトされておりその線に印加される電圧は（ｅ）に示す
ように２０Ｖの最大値である。
【００２５】デマルチプレクス比はビデオリード数およ
び信号入力リード数に影響を及ぼす。それは製品の応用
に応じて最適化もしくは妥協することができる。例え
ば、高分解能および／もしくは高ピクチュア品質に対し
ては、小さいデマルチプレクス比を使用して６４ではな
くグループ当りよく多くのビデオ信号リードを基板１４
へ接続することができる。また、要求グレードの低いも
しくは低速ビデオ製品に対しては入力リード数を大幅に
低減することができる。
【００２６】さらに、本出願では信号転送にＮチャネル
トランジスタが使用されまた正確な信号電圧を得るため
に放電するよりも充電する方が遥かに容易かつ迅速に行
われるためのビデオ信号の入力中にデータ線やピクセル
が放電されるという事実により、データ線およびピクセ
ルは必要最高電圧レベルプリチャージされる。
【００２７】さらに、Φ１，ｅおよびΦ１，ｏ（線１０
４および１０６）を結合してグループ１内の多重化トラ
ンジスタ１０８，１１０……１１２，１１４の全ゲート
に供給する一つのコントロール線信号とすることができ
る。信号Φ１，ｅおよびΦ１，ｏの結合はゲート電圧ス
トレスが問題ではなくデマルチプレクストランジスタ１
０８，１１０……１１２，１１４のデバイス特性が内部
データ線およびピクセルキャパシタを均一に放電させる
のに充分なほど良好である場合に行うことができる。同
様に、図２の６８および７０を含む、他の５群への１３
０および１３２等の他のデマルチプレクス線対を結合し
て各対に対する１本のコントロール線とすることができ
る。このような場合には、マルチプレクサゲートコント
ロール線数を半減することができる。
【００２８】本発明により所要データ入力リード数が低
減されコラムおよびロードライバ回路がディスプレイ基
板上に直接集積されるアクティブマトリックス液晶ディ
スプレイが開示される。独立基板上に集積回路を実装す
る必要性が無くなるため、これによりコストが低減され
信頼度が向上する。
【００２９】本例について、３８４×２４０ピクセルカ
ラーハンドヘルドＴＶが使用される。水平ピクセル数は
３８４である。デマルチプレクサおよびプリチャージ回
路をディスプレイ自体の上に薄膜トランジスタにより製
作してビデオデータを転送しディスプレイがビデオ源に
直接インターフェイスされる。ディスプレイ外部のビデ
オ源からのビデオ信号は指示されたライン時間間隔の１
／６を使用してディスプレイ６４のデータ線へ一時に到
来するようにされる。６群の各々に２個ずつの１２個の
コントロール信号により、異なる６ブロック内のデマル
チプレクストランジスタは到来するビデオ信号をディス
プレイの６群の６４本内部データ線へ逐次転送すること
ができる。第１の６４本内部データ線へのビデオデータ
転送完了後に、次の６４個のビデオ信号が内部データ線
Ｄ６５〜Ｄ１２８へ転送される。これはデマルチプレク
ス回路の第２セットのコントロール信号をイネーブルし
て行われる。各ビデオデータ信号の転送は指示されたラ
イン時間間隔の１／６期間中に行われる。この操作は６
つのデマルチプレクス回路全部について逐次継続され
る。４２μＳの割付けられたデータ入力時間内に１ロー
のビデオ情報全体が内部データ線へ転送される。
【００３０】実施例について本発明を説明してきたが、
発明の範囲を開示した特定形式に限定するものではな
く、特許請求の範囲に明記された発明の精神および範囲
に入る変更、修正、等価発明は全て本発明に含まれるも
のとする。
【図面の簡単な説明】
【図１】自己走査ＴＦＴＬＣＤビデオディスプレイ用の
新システムおよびデータドライバ回路の基本ブロック
図。
【図２】マトリクスアレイおよびその上のデータ走査回
路の詳細図。
【図３】本発明の波形およびタイミングを示す図。
【図４】キャパシタが充電よりも迅速に放電することを
示すキャパシタ充電波形図。
【図５】ピクセルキャパシタに全プリチャージ電圧Ｖ＋
もしくはＶ−よりも低い電圧を印加して時間を節減する
ことを示す波形図。
【符号の説明】
１０ ディスプレイシステム １２ コラムドライバ回路 １４ ガラスディスプレイ １６ コラムデータドライバ ２５ ローセレクトドライバ ４９ シフトレジスタ ５０ サンプルキャパシタ ５２ 出力アンプ ５８ ビデオ ６０ コントロール論理 ６２ 高電圧発生器 ６４ 入力ＣＬＲ ６６ グループＩ ６８ グループ（Ｘ−１） ７０ グループＸ ７２ スイッチング素子 ７４ スイッチング素子 ７６ スイッチング素子 １０２ デマルチプレクサドライバ回路 １１６ プリチャージ回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−81629（ＪＰ，Ａ) 特開 昭62−191832（ＪＰ，Ａ) 特開 昭63−249897（ＪＰ，Ａ) 特開 平２−204718（ＪＰ，Ａ) 特開 昭59−123884（ＪＰ，Ａ) 特開 昭63−118128（ＪＰ，Ａ) 特開 平４−179992（ＪＰ，Ａ) 特開 平１−214824（ＪＰ，Ａ) 特開 平４−233514（ＪＰ，Ａ) 特開 平４−217295（ＪＰ，Ａ) 特開 平４−159520（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/18 G02F 1/133 G09G 3/36

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 電気光学材料の薄層で分離され、少なく
    とも一方がガラスである、第１および第２の対向基板を
    有するディスプレイを駆動する回路において、該回路
    は、 第１の基板上に各群Ｙ個でＸ群Ｚ行の行列状に堆積され
    各々がディスプレイ素子を形成するピクセルキャパシタ
    およびスイッチングトランジスタを含む複数のスイッチ
    ング素子と、 第２の基板上のピクセルキャパシタ用共通電極と、 各々が入力データ電圧レベルを有するＹ本の信号データ
    入力線と、行１〜Ｚを順次選択し、選択された行のスイッチング素
    子を活性化する行ドライブ回路と 、 第１の基板上に堆積され、Ｙ本の信号データ入力線を選
    択された行に属するＸ群の各群のＹ個のスイッチング素
    子に順次接続するＸ群のデマルチプレクシング回路と、第１の基板上に堆積され、対応するスイッチング素子に
    直接接続されているＸ群のプリチャージ素子と、を有
    し、 このプリチャージ素子は、選択された行内のピクセルキ
    ャパシタを２種類の所定のＤＣ電圧レベルにプリチャー
    ジし、各行が選択される時に、Ｙ本のデータ入力線上の
    入力データにより、選択されたピクセルキャパシタが入
    力データ電圧レベルに放電されて画像を形成することを
    特徴とする、 ディスプレイ駆動回路 。
  2. 【請求項２】 請求項１のディスプレイ駆動回路は更
    に、 各プリチャージ素子を形成するソース、ドレーンおよび
    ゲート電極を有し、ソース電極はその関連するデータ線
    の中の一本に接続されている薄膜トランジスタと、前記各薄膜トランジスタ のドレーン電極に接続されてい
    る電圧源と、前記各薄膜トランジスタ のゲート電極に接続され、Ｙ本
    の入力データ線上のデータが前記スイッチング素子に接
    続される前に、前記各薄膜トランジスタを導通させ、選
    択された行の関連するピクセルキャパシタをプリチャー
    ジして所定の２種類のＤＣ電圧レベルとし、データ線に
    より各ピクセルキャパシタが画像を形成する入力データ
    電圧レベルに放電することを可能にするプリチャージ信
    号線とを含むプリチャージ回路を有するディスプレイ駆
    動回路。
  3. 【請求項３】 請求項２のディスプレイ駆動回路は更
    に、 奇数番入力データ線Ｄ1，Ｄ3，……Ｄn-1に接続された
    前記薄膜トランジスタのドレーン電極に接続された第１
    の所定電圧と、 偶数番の入力データ線Ｄ2，Ｄ4，……Ｄnに接続された
    前記薄膜トランジスタのドレーン電極に接続された第１
    の所定電圧と異なる第２の所定電圧とを含むプリチャー
    ジ回路を有するディスプレイ駆動回路。
  4. 【請求項４】 ディスプレイ装置へのデータドライブ線
    数を低減するシステムにおいて、前記ディスプレイ装置
    は、電気光学材料の薄層により分離された対向する第１
    および第２の対向基板を有し、少なくとも第１の基板は
    ガラスであり、複数本の内部データ線が各群Ｙ個でＸ群
    Ｚ行として第１の基板上に堆積された複数個のピクセル
    キャパシタに接続されていて、チャージされると画像を
    発生するようにされており、各列は内部データ線とピク
    セルキャパシタを有し、かつ該システムは第１と第２の
    回路を有し、第１の回路は、行ｎに関し、Ｙ本の信号データ入力線
    を、第１の固定時間ｔ内において各群のＹ本の列に順次
    切り換えてゆき、一方、一つの群のＹ本の列において
    は、第２の固定時間ｔ／Ｘ内において該群のピクセルキ
    ャパシタを入力データ電圧レベルに向けて充放電させ、
    Ｘ群の最後の群の第２の固定時間の後に、該最後の群の
    ピクセルキャパシタの電圧レベルが入力データ電圧レベ
    ルに落ち付くのに十分な時間として第３の付加的な固定
    時間ｔ／Ｘが付加されており、 行（ｎ−１）のすべてのピクセルキャパシタは、第４の
    固定時間切り離されている間に画像を形成し、 第２の回路は、第５の固定時間内で、行ｎのピクセルキ
    ャパシタをプリチャージして所定のＤＣ電圧レベルに
    し、次いで該所定のＤＣ電圧レベルを指定された時間内
    に入力データ電圧レベルに変える、 ことを特徴とするシステム。
  5. 【請求項５】 電気光学材料の薄層により分離され少な
    くとも第１の基板がガラスである対向する第１および第
    ２の基板を有し且つ各群Ｙ個でＸ群Ｚ行として第１の基
    板上に堆積されてチャージされた時にディスプレイ上に
    画像を発生する複数個のピクセルキャパシタを有するデ
    ィスプレイのデータドライブ線数低減方法において、該
    方法は、 （ａ）Ｙ本の信号データ入力線を、第１の固定時間ｔ内
    に、Ｚ行の選択された１つの行ｎのＹ列Ｘ群の全てのピ
    クセルキャパシタに順次切り換え、第２の固定時間の
    間、Ｚ行の選択された１つの行のＹ列Ｘ群の各々の群に
    順次切り換え、各データ線とその関連する選択されたピ
    クセルキャパシタが入力データ電圧レベルとなるように
    し、前記第２の固定時間と同じ長さの第３の付加的な固
    定時間で、Ｘ群の最後の群の選択されたピクセルキャパ
    シタが入力データ電圧レベルに落ち着くための十分の時
    間が得られるようにし、 （ｂ）第４の固定時間の間、行（ｎ−１）の全ピクセル
    キャパシタを切り離し、 （ｃ）第５の固定時間の間、行ｎ内の全ピクセルキャパ
    シタをプリチャージして所定のＤＣ電圧レベルにし、 （ｄ）Ｚ行の各々に対してステップ（ａ）から（ｃ）を
    連続して繰り返し、画像を形成するステップを含む。
  6. 【請求項６】 電気光学材料の薄層により分離され、少
    なくとも一方がガラスである対向する第１および第２の
    基板を有するディスプレイを駆動する回路において、該
    回路は、 第１の基板上に各群Ｙ個でＸ群Ｚ行として行列状に堆積
    され各々がディスプレイ素子を形成する、ピクセルキャ
    パシタとスイッチングトランジスタを含む、複数のスイ
    ッチング素子と、 第２の基板上のピクセルキャパシタ用共通電極と、 各々が入力データ電圧レベルを有するＹ本の信号データ
    入力線と、所与の行を順次選択し、 選択された各行内のスイッチン
    グトランジスタを活性化する行ドライブ回路と、 第１の基板上に堆積され、対応するスイッチング素子に
    接続されて選択された行内の各データ線およびピクセル
    キャパシタを２種類の所定のＤＣ電圧レベルにプリチャ
    ージする各群Ｙ個でＸ群のプリチャージ素子とを含み、 前記ピクセルキャパシタがプリチャージされた後、順次
    Ｙ本の信号データ入力線をＸ群のそれぞれのＹ個の対応
    するスイッチング素子に結合するデマルチプレクシング
    回路を第１基板上に堆積し、Ｙ本の信号データ入力線の
    信号データが選択されたピクセルキャパシタを充放電し
    て入力データ電圧レベルとし、各行が選択されて、画像
    を形成するようにした前記回路。
  7. 【請求項７】 電気光学材料の薄層で分離され、少なく
    とも一方がガラスである、第１および第２の対向基板を
    有するディスプレイであって、該ディスプレイは、 第１基板上に堆積されたＹ本の信号データ入力線と、 第１基板上に堆積された各群Ｙ個でＸ群Ｚ行のスイッチ
    ング素子と、 第２基板上のすべてのスイッチング素子用の共通電極
    と、 各スイッチング素子を形成しているスイッチングトラン
    ジスタとピクセルキャパシタと、 Ｚ行のスイッチングトランジスタに結合され、各行のス
    イッチングトランジスタを活性化する行ドライブ線と、前記ピクセルキャパシタは、前記スイッチングトランジ
    スタの対応する１つに結合している第１基板上に堆積さ
    れた第１電極と、第２基板上に堆積された共通電極とを
    有し、 第１基板に堆積され、Ｘ群のＹ個のスイッチング素子と
    Ｙ本の信号データ入力線に結合され、画像を形成するた
    めに、Ｙ本の信号データ入力線上の信号データを各群Ｙ
    個でＸ群のスイッチング素子に一定の順序で順次結合す
    る各群Ｙ個でＸ群のデマルチプレクシング用トランジス
    タと、 各々がデマルチプレクシング用トランジスタと対応する
    スイッチングトランジスタ間において、Ｘ群の各々のＹ
    本のデータ線の個々の１つに結合され、データが加えら
    れる前に、行内のデータ線とピクセルキャパシタを２種
    類の所定のＤＣ電圧レベルにプリチャージする、第１基
    板に堆積された各群Ｙ個でＸ群のプリチャージ素子とを
    含むディスプレイ。
  8. 【請求項８】 請求項７のディスプレイは更に、各デマルチプレクシング用トランジスタを形成する薄膜
    トランジスタと、 第１基板に堆積されたＸ群のデマルチプレクシング回路
    の各々に対して設けられており、各群の偶数番目のデマ
    ルチプレクシング用トランジスタに接続されていて、各
    行が順次活性化された時、各群において、偶数番目の信
    号データ入力線を前記活性化された行の偶数番目のスイ
    ッチングトランジスタに接続するための第１の制御線
    と、 第１基板に堆積されたＸ群のデマルチプレクシング回路
    の各々に対して設けられており、各群の奇数番目のデマ
    ルチプレクシング用トランジスタに接続されていて、各
    行が順次活性化された時、各群において、奇数番目の信
    号データ入力線を前記活性化された行の奇数番目のスイ
    ッチングトランジスタに接続するための第２の制御線と
    を含む。
  9. 【請求項９】 請求項８のディスプレイにおいて、前記プリチャージ素子は薄膜トランジスタで形成され、
    前記スイッチングトランジスタは薄膜トランジスタで形
    成されている。
  10. 【請求項１０】 請求項９のディスプレイにおいて、Ｘ
    は６群であり、Ｙは６４であり、Ｚは２４０である。
  11. 【請求項１１】 請求項７のディスプレイにおいて、画
    像はテレビの画像である。
  12. 【請求項１２】 請求項７のディスプレイは更に、各デマルチプレクシング用トランジスタを形成する薄膜
    トランジスタと、 第１基板に堆積されたＸ群のデマルチプレクシング回路
    の各々に対して設けられおり、各群のデマルチプレクシ
    ング用トランジスタに接続されていて、各行が順次活性
    化された時、各群において、信号データ入力線を前記活
    性化された行のスイッチングトランジスタに接続するた
    めの制御線とを含む。
JP18183393A 1992-11-04 1993-06-16 Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 Expired - Lifetime JP3262908B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/971,721 US5426447A (en) 1992-11-04 1992-11-04 Data driving circuit for LCD display
US971721 1992-11-04

Publications (2)

Publication Number Publication Date
JPH0713528A JPH0713528A (ja) 1995-01-17
JP3262908B2 true JP3262908B2 (ja) 2002-03-04

Family

ID=25518717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18183393A Expired - Lifetime JP3262908B2 (ja) 1992-11-04 1993-06-16 Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法

Country Status (16)

Country Link
US (1) US5426447A (ja)
EP (1) EP0667022B1 (ja)
JP (1) JP3262908B2 (ja)
KR (1) KR100318152B1 (ja)
CN (1) CN1071025C (ja)
AT (1) ATE152850T1 (ja)
AU (1) AU667597B2 (ja)
BR (1) BR9307368A (ja)
CA (1) CA2148351C (ja)
DE (1) DE69310534T2 (ja)
DK (1) DK0667022T3 (ja)
ES (1) ES2105337T3 (ja)
GR (1) GR3024364T3 (ja)
MY (1) MY110010A (ja)
RU (1) RU2160933C2 (ja)
WO (1) WO1994010676A1 (ja)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JPH06337400A (ja) * 1993-05-31 1994-12-06 Sharp Corp マトリクス型表示装置及び駆動方法
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JPH07129122A (ja) * 1993-10-28 1995-05-19 Sharp Corp 表示駆動装置およびそのデータ伝送方法
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
US5633653A (en) * 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
EP0731440B1 (en) * 1995-03-06 2002-08-28 THOMSON multimedia Data line drivers with common reference ramp for a display device
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP3376220B2 (ja) * 1995-10-03 2003-02-10 キヤノン株式会社 画像形成装置とその製造方法
US5757351A (en) * 1995-10-10 1998-05-26 Off World Limited, Corp. Electrode storage display addressing system and method
FR2743658B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
WO1997029548A1 (fr) * 1996-02-09 1997-08-14 Seiko Epson Corporation Dispositif generateur de potentiel
US5781167A (en) * 1996-04-04 1998-07-14 Northrop Grumman Corporation Analog video input flat panel display interface
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
US6124853A (en) * 1996-09-03 2000-09-26 Lear Automotive Dearborn, Inc. Power dissipation control for a visual display screen
JP3297986B2 (ja) * 1996-12-13 2002-07-02 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
US6157360A (en) * 1997-03-11 2000-12-05 Silicon Image, Inc. System and method for driving columns of an active matrix display
WO1999004384A1 (fr) * 1997-07-14 1999-01-28 Seiko Epson Corporation Dispositif a cristaux liquides, procede d'excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif
US6100868A (en) * 1997-09-15 2000-08-08 Silicon Image, Inc. High density column drivers for an active matrix display
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
WO1999021161A2 (en) * 1997-10-20 1999-04-29 Koninklijke Philips Electronics N.V. Display device
FR2776107A1 (fr) * 1998-03-10 1999-09-17 Thomson Lcd Procede d'affichage de donnees sur un afficheur matriciel
JP4232227B2 (ja) * 1998-03-25 2009-03-04 ソニー株式会社 表示装置
US20120162161A1 (en) * 1998-03-25 2012-06-28 Sony Corporation Liquid crystal display
US6046736A (en) 1998-08-17 2000-04-04 Sarnoff Corporation Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
FR2784489B1 (fr) * 1998-10-13 2000-11-24 Thomson Multimedia Sa Procede d'affichage de donnees sur un afficheur matriciel
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
JP2000193938A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 液晶表示装置の駆動方法
US7595771B1 (en) * 1998-12-31 2009-09-29 Texas Instruments Incorporated Electro-optical, tunable, broadband color modulator
US6278428B1 (en) * 1999-03-24 2001-08-21 Intel Corporation Display panel
JP3482908B2 (ja) 1999-05-26 2004-01-06 日本電気株式会社 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置
GB9925060D0 (en) * 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
DE10100569A1 (de) * 2001-01-09 2002-07-11 Koninkl Philips Electronics Nv Treiberschaltung für Anzeigevorrichtung
TW525139B (en) * 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP2002297110A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置の駆動方法
US20020145584A1 (en) * 2001-04-06 2002-10-10 Waterman John Karl Liquid crystal display column capacitance charging with a current source
JP3981252B2 (ja) * 2001-06-07 2007-09-26 株式会社日立製作所 画像表示パネル及び画像表示パネルを有する画像ビューア
JP3642042B2 (ja) * 2001-10-17 2005-04-27 ソニー株式会社 表示装置
US20030085856A1 (en) * 2001-11-02 2003-05-08 Klein Terence R System and method for minimizing image degradation in LCD microdisplays
KR100649243B1 (ko) * 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
JP2003323160A (ja) * 2002-04-30 2003-11-14 Sony Corp 液晶表示装置およびその駆動方法、ならびに携帯端末
JP4794801B2 (ja) * 2002-10-03 2011-10-19 ルネサスエレクトロニクス株式会社 携帯型電子機器の表示装置
US7116296B2 (en) * 2003-01-07 2006-10-03 Tpo Displays Corp. Layout method for improving image quality
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
JP3879716B2 (ja) 2003-07-18 2007-02-14 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
US7295199B2 (en) 2003-08-25 2007-11-13 Motorola Inc Matrix display having addressable display elements and methods
KR100989344B1 (ko) * 2003-09-02 2010-10-25 삼성전자주식회사 데이터 구동 방법 및 그 장치와, 이를 갖는 표시 장치
KR100560468B1 (ko) * 2003-09-16 2006-03-13 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
KR100778409B1 (ko) * 2003-10-29 2007-11-22 삼성에스디아이 주식회사 화상 표시 패널 및 그 구동 방법
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
TWI274316B (en) * 2003-12-15 2007-02-21 Tpo Displays Corp Display circuitry of display panel
US7050027B1 (en) 2004-01-16 2006-05-23 Maxim Integrated Products, Inc. Single wire interface for LCD calibrator
JP4285314B2 (ja) * 2004-04-22 2009-06-24 セイコーエプソン株式会社 電気光学装置
KR20050104892A (ko) * 2004-04-30 2005-11-03 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 프리차지 방법
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
US20060012595A1 (en) * 2004-07-19 2006-01-19 Chien-Chih Chen Driving circuit and driving process of display system
TWI297484B (en) * 2005-04-01 2008-06-01 Au Optronics Corp Time division driven display and method for driving same
KR100739335B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN101303489B (zh) * 2007-05-09 2010-11-10 群康科技(深圳)有限公司 液晶显示器及其矩阵电路
TWI352233B (en) * 2007-08-21 2011-11-11 Au Optronics Corp Liquid crystal display with a precharge circuit
KR100924143B1 (ko) * 2008-04-02 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치 및 그의 구동 방법
CN101978315B (zh) * 2008-04-25 2012-05-16 夏普株式会社 液晶显示装置、电视接收机
GB0807767D0 (en) * 2008-04-29 2008-06-04 Plastic Logic Ltd Off-set top pixel electrode configuration
RU2475866C2 (ru) * 2008-07-23 2013-02-20 Шарп Кабусики Кайся Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства
KR101247050B1 (ko) * 2008-12-09 2013-03-25 샤프 가부시키가이샤 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기
RU2489756C2 (ru) * 2009-05-13 2013-08-10 Шарп Кабушики Каиша Дисплейное устройство
KR101372760B1 (ko) * 2009-06-04 2014-03-10 샤프 가부시키가이샤 표시 장치 및 표시 장치의 구동 방법
BRPI1013286A2 (pt) * 2009-06-17 2019-05-14 Sharp Kk circuito de acionamento de exibição, dispositivo de exibição e método de acionamento de visor
EP2453432B1 (en) * 2009-07-10 2017-02-15 Sharp Kabushiki Kaisha Display device
JP5346381B2 (ja) * 2009-09-07 2013-11-20 シャープ株式会社 画素回路及び表示装置
RU2487422C1 (ru) * 2009-09-07 2013-07-10 Шарп Кабусики Кайся Схема пикселя и устройство отображения
BR112012005091A2 (pt) * 2009-09-07 2016-05-03 Sharp Kk circuito de pixel e dispositivo de exibição
CN102483551B (zh) * 2009-09-10 2016-01-20 夏普株式会社 液晶显示装置
RU2494474C1 (ru) * 2009-10-16 2013-09-27 Шарп Кабусики Кайся Схема возбуждения дисплея, устройство отображения и способ управления дисплеем
EP2495718B1 (en) * 2009-10-29 2014-04-09 Sharp Kabushiki Kaisha Pixel circuit and display apparatus
JP5589441B2 (ja) 2010-02-26 2014-09-17 ソニー株式会社 フィルタ装置及びプロジェクタ装置
RU2494472C1 (ru) * 2012-02-15 2013-09-27 Открытое Акционерное Общество "Научно-Исследовательский Институт Микроэлектронной Аппаратуры "Прогресс" (Оао "Ниима "Прогресс") Драйвер пиксельной ячейки oled дисплея
WO2015122365A1 (ja) * 2014-02-17 2015-08-20 凸版印刷株式会社 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法
CN104882105B (zh) * 2015-05-28 2017-05-17 武汉华星光电技术有限公司 一种液晶驱动电路及液晶显示装置
CN107221277A (zh) * 2016-03-21 2017-09-29 北京小米移动软件有限公司 显示屏组件、终端以及显示屏控制方法
CN109801585B (zh) * 2019-03-25 2022-07-29 京东方科技集团股份有限公司 显示面板驱动电路及驱动方法、显示面板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL169647B (nl) * 1977-10-27 1982-03-01 Philips Nv Weergeefinrichting met een vloeibaar kristal.
US4233603A (en) * 1978-11-16 1980-11-11 General Electric Company Multiplexed varistor-controlled liquid crystal display
US4403217A (en) * 1981-06-18 1983-09-06 General Electric Company Multiplexed varistor-controlled liquid crystal display
JPS59123884A (ja) * 1982-12-29 1984-07-17 シャープ株式会社 液晶表示装置の駆動方法
JPS6211829A (ja) * 1985-03-28 1987-01-20 Toshiba Corp アクテイブマトリツクス形液晶表示装置
JPH0685108B2 (ja) * 1985-08-29 1994-10-26 キヤノン株式会社 マトリクス表示パネル
JPS6281629A (ja) * 1985-10-07 1987-04-15 Canon Inc 液晶表示装置の駆動方法
FR2590394B1 (fr) * 1985-11-15 1987-12-18 Thomson Csf Ecran de visualisation electro-optique a transistors de commande
JPS62191832A (ja) * 1986-02-18 1987-08-22 Canon Inc 駆動装置
ES2064306T3 (es) * 1986-02-21 1995-02-01 Canon Kk Aparato visualizador.
JPH077159B2 (ja) * 1986-11-05 1995-01-30 沖電気工業株式会社 アクテイブマトリクス型液晶表示装置の駆動方法
NL8700627A (nl) * 1987-03-17 1988-10-17 Philips Nv Werkwijze voor het besturen van een vloeibaar kristalweergeefinrichting en bijbehorende weergeefinrichting.
GB2205191A (en) * 1987-05-29 1988-11-30 Philips Electronic Associated Active matrix display system
US4870399A (en) * 1987-08-24 1989-09-26 North American Philips Corporation Apparatus for addressing active displays
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
US5151689A (en) * 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0289091A (ja) * 1988-09-26 1990-03-29 Oki Electric Ind Co Ltd アクティブマトリクス型液晶表示装置の駆動方法
NL8802436A (nl) * 1988-10-05 1990-05-01 Philips Electronics Nv Werkwijze voor het besturen van een weergeefinrichting.
US5061920A (en) * 1988-12-20 1991-10-29 Honeywell Inc. Saturating column driver for grey scale LCD
JP2830004B2 (ja) * 1989-02-02 1998-12-02 ソニー株式会社 液晶ディスプレイ装置
JPH03168617A (ja) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd 表示装置の駆動方法
US5170155A (en) * 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore
JPH04242788A (ja) * 1990-12-29 1992-08-31 Nec Corp 液晶駆動回路
US5206633A (en) * 1991-08-19 1993-04-27 International Business Machines Corp. Self calibrating brightness controls for digitally operated liquid crystal display system

Also Published As

Publication number Publication date
KR100318152B1 (ko) 2002-04-22
US5426447A (en) 1995-06-20
ATE152850T1 (de) 1997-05-15
DK0667022T3 (da) 1997-12-08
CN1087728A (zh) 1994-06-08
RU2160933C2 (ru) 2000-12-20
EP0667022B1 (en) 1997-05-07
CA2148351C (en) 2002-12-31
DE69310534T2 (de) 1997-09-11
CA2148351A1 (en) 1994-05-11
BR9307368A (pt) 1999-08-31
GR3024364T3 (en) 1997-11-28
ES2105337T3 (es) 1997-10-16
AU667597B2 (en) 1996-03-28
MY110010A (en) 1997-11-29
EP0667022A1 (en) 1995-08-16
AU5341994A (en) 1994-05-24
WO1994010676A1 (en) 1994-05-11
CN1071025C (zh) 2001-09-12
DE69310534D1 (de) 1997-06-12
JPH0713528A (ja) 1995-01-17

Similar Documents

Publication Publication Date Title
JP3262908B2 (ja) Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法
US5510807A (en) Data driver circuit and associated method for use with scanned LCD video display
KR100445675B1 (ko) 픽셀의사전충전을사용하여평면화면의어드레스를지정하는방법,상기방법을수행하는구동기,및대형화면에서의상기방법의응용
US5648793A (en) Driving system for active matrix liquid crystal display
KR100686312B1 (ko) 액정표시장치
US6268841B1 (en) Data line driver for a matrix display and a matrix display
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
KR101393628B1 (ko) 액정 표시 장치
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
JP2001042287A (ja) 液晶表示装置およびその駆動方法
JP4219991B2 (ja) アクティブマトリックス液晶表示装置
JP4007239B2 (ja) 表示装置
JP2000275611A (ja) 液晶表示装置
KR101006442B1 (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
JPH10326090A (ja) アクティブマトリクス表示装置
KR100486900B1 (ko) 액정 표시장치
JP3234965B2 (ja) カラー液晶表示装置
KR20040087933A (ko) 표시장치
KR20070070639A (ko) 표시 장치의 구동 장치
JP2006098785A (ja) Ｔｆｔｌｃｄパネルの予備充電スキャン方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 12

EXPY Cancellation because of completion of term