JPH0713528A - Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 - Google Patents
Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法Info
- Publication number
- JPH0713528A JPH0713528A JP5181833A JP18183393A JPH0713528A JP H0713528 A JPH0713528 A JP H0713528A JP 5181833 A JP5181833 A JP 5181833A JP 18183393 A JP18183393 A JP 18183393A JP H0713528 A JPH0713528 A JP H0713528A
- Authority
- JP
- Japan
- Prior art keywords
- row
- video data
- substrate
- group
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【目的】 ＬＣＤディスプレイ基板上に直接集積して非
走査型アクティブマトリックス液晶ディスプレイをアレ
イに接続するのに必要な周辺集積回路およびハイブリッ
ドアセンブリのコストを削除することができるデータド
ライバ回路およびシステム駆動方式を提供する。 【構成】 デマルチプレクサ回路１０２がディスプレイ
１４上に堆積されて１群のＹコラムの多重化ビデオデー
タ入力信号が同じく基板上にＺローとして堆積されるＸ
群のＹ個のピクセルキャパシタへデマルチプレクスされ
る。さらに、プリチャージ回路１１６が基板上に堆積さ
れてピクセルキャパシタを第１の電圧レベルへプリチャ
ージしそこへデマルチプレクス接続されたビデオデータ
入力信号によりピクセルは第２の所定電圧レベルへ放電
してピクセルローが逐次走査される時にビデオディスプ
レイが得られる。
走査型アクティブマトリックス液晶ディスプレイをアレ
イに接続するのに必要な周辺集積回路およびハイブリッ
ドアセンブリのコストを削除することができるデータド
ライバ回路およびシステム駆動方式を提供する。 【構成】 デマルチプレクサ回路１０２がディスプレイ
１４上に堆積されて１群のＹコラムの多重化ビデオデー
タ入力信号が同じく基板上にＺローとして堆積されるＸ
群のＹ個のピクセルキャパシタへデマルチプレクスされ
る。さらに、プリチャージ回路１１６が基板上に堆積さ
れてピクセルキャパシタを第１の電圧レベルへプリチャ
ージしそこへデマルチプレクス接続されたビデオデータ
入力信号によりピクセルは第２の所定電圧レベルへ放電
してピクセルローが逐次走査される時にビデオディスプ
レイが得られる。
Description
【０００１】
【産業上の利用分野】本発明は一般的にビデオディスプ
レイおよび関連するドライブ回路に関し、特に多重化構
成を使用して入力ビデオデータ線数を低減しかつビデオ
データ信号が加わる前にプリチャージされるデータ線お
よびピクセルキャパシタを使用してセレクトされたもの
が到来するビデオデータ信号により適切なレベルへディ
スチャージされディスプレイ動作が強化されるＬＣＤビ
デオディスプレイコラムドライブ回路に関する。
レイおよび関連するドライブ回路に関し、特に多重化構
成を使用して入力ビデオデータ線数を低減しかつビデオ
データ信号が加わる前にプリチャージされるデータ線お
よびピクセルキャパシタを使用してセレクトされたもの
が到来するビデオデータ信号により適切なレベルへディ
スチャージされディスプレイ動作が強化されるＬＣＤビ
デオディスプレイコラムドライブ回路に関する。
【０００２】
【従来の技術】マトリクスディスプレイデバイスは一般
的に行列マトリクス構成とされ電気光学材薄層の両側に
支持された複数個のディスプレイエレメントを利用して
いる。スイッチングデバイスがディスプレイエレメント
に付随していてデータ信号の印加を制御する。このディ
スプレイエレメントはスイッチングデバイスとしてのト
ランジスタにより駆動されるピクセルキャパシタを含ん
でいる。ピクセル電極の一つがマトリクスディスプレイ
の一方側にあり各ピクセルに対する共通電極がマトリク
スディスプレイの反対側に形成されている。トランジス
タは通常ガラス等の透明基板上に堆積される薄膜トラン
ジスタ（ＴＦＴ）である。スイッチング素子トランジス
タのソース電極はディスプレイマトリクスのスイッチン
グトランジスタと同じ側でガラス上に堆積されたピクセ
ル電極に接続されている。所与のコラム内の全スイッチ
ングトランジスタのドレーン電極がデータ信号が印加さ
れる同じコラム導体に接続されている。所与のロー内の
全スイッチングトランジスタのゲート電極が共通ロー導
体に接続されており、それにはロー選定信号が加えられ
てセレクトされたロー内の全トランジスタがＯＮ状態に
切り替えられる。ロー選定信号によりロー導体を走査す
ることにより、所与のロー内の全スイッチングトランジ
スタがＯＮとされて全ローが逐次セレクトされる。同時
に、各ローの選定に同期してコラム導体にビデオデータ
信号が加えられる。ローセレクト信号により所与のロー
内のスイッチングトランジスタがセレクトされると、ス
イッチングトランジスタに送られるビデオデータ信号に
よりピクセルキャパシタはコラム導体上のデータ信号に
対応する値にチャージされる。ディスプレイの両側に電
極を有する各ピクセルはキャパシタとして作用する。セ
レクトされたローに対する信号が除去されると、ピクセ
ルキャパシタ内の電荷は次の繰返しまで蓄積されそこで
そのローがローセレクト信号により再びセレクトされて
新しい電圧が蓄積される。このようにして、ピクセルキ
ャパシタに蓄積された電荷によりマトリクスディスプレ
イ上にピクチュアが形成される。
的に行列マトリクス構成とされ電気光学材薄層の両側に
支持された複数個のディスプレイエレメントを利用して
いる。スイッチングデバイスがディスプレイエレメント
に付随していてデータ信号の印加を制御する。このディ
スプレイエレメントはスイッチングデバイスとしてのト
ランジスタにより駆動されるピクセルキャパシタを含ん
でいる。ピクセル電極の一つがマトリクスディスプレイ
の一方側にあり各ピクセルに対する共通電極がマトリク
スディスプレイの反対側に形成されている。トランジス
タは通常ガラス等の透明基板上に堆積される薄膜トラン
ジスタ（ＴＦＴ）である。スイッチング素子トランジス
タのソース電極はディスプレイマトリクスのスイッチン
グトランジスタと同じ側でガラス上に堆積されたピクセ
ル電極に接続されている。所与のコラム内の全スイッチ
ングトランジスタのドレーン電極がデータ信号が印加さ
れる同じコラム導体に接続されている。所与のロー内の
全スイッチングトランジスタのゲート電極が共通ロー導
体に接続されており、それにはロー選定信号が加えられ
てセレクトされたロー内の全トランジスタがＯＮ状態に
切り替えられる。ロー選定信号によりロー導体を走査す
ることにより、所与のロー内の全スイッチングトランジ
スタがＯＮとされて全ローが逐次セレクトされる。同時
に、各ローの選定に同期してコラム導体にビデオデータ
信号が加えられる。ローセレクト信号により所与のロー
内のスイッチングトランジスタがセレクトされると、ス
イッチングトランジスタに送られるビデオデータ信号に
よりピクセルキャパシタはコラム導体上のデータ信号に
対応する値にチャージされる。ディスプレイの両側に電
極を有する各ピクセルはキャパシタとして作用する。セ
レクトされたローに対する信号が除去されると、ピクセ
ルキャパシタ内の電荷は次の繰返しまで蓄積されそこで
そのローがローセレクト信号により再びセレクトされて
新しい電圧が蓄積される。このようにして、ピクセルキ
ャパシタに蓄積された電荷によりマトリクスディスプレ
イ上にピクチュアが形成される。
【０００３】“ビデオ”という用語は一般的にテレビジ
ョン信号に対して使用されているが、ここではＴＶピク
チュアやディスプレイ以外のディスプレイをカバーする
ものとする。このようなディスプレイは移動フィギュア
ＬＣＤディスプレイを有するハンドヘルドゲーム等とす
ることができる。
ョン信号に対して使用されているが、ここではＴＶピク
チュアやディスプレイ以外のディスプレイをカバーする
ものとする。このようなディスプレイは移動フィギュア
ＬＣＤディスプレイを有するハンドヘルドゲーム等とす
ることができる。
【０００４】展開されるピクチュアの分解能は像形成ピ
クセル数に依存する。市販の白黒アクティブマトリクス
液晶ディスプレイでは非走査で１０２４コラム７６８ロ
ーのディスプレイが普通である。このようなディスプレ
イは１７９２本のローおよびコラムドライバリードを必
要とする。
クセル数に依存する。市販の白黒アクティブマトリクス
液晶ディスプレイでは非走査で１０２４コラム７６８ロ
ーのディスプレイが普通である。このようなディスプレ
イは１７９２本のローおよびコラムドライバリードを必
要とする。
【０００５】明らかに、マトリクス内のピクセル数が多
いほど多くの所要コラムおよびロードライブ線をディス
プレイに接続することが困難になる。したがって、マト
リクス外部回路とマトリクス自体上に堆積された回路間
に必要な接続数を低減するための多くのデバイスが開発
されている。米国特許第４，９２２，２４０号にはＬＣ
Ｄ素子のピクセルドライバの製造に使用するのと同じ技
術を使用してディスプレイ基板上にスキャナ電子装置を
集積することが提案されている。さらに、個別ピクセル
をセレクトするためにアクティブディスプレイで使用さ
れるのと同じマトリクス構成に基いたコミュテータもし
くはスイッチ構成を使用してマトリクスとの接続数を低
減することも提案されている。ＴＶディスプレイとして
使用する操作については記載されていない。
いほど多くの所要コラムおよびロードライブ線をディス
プレイに接続することが困難になる。したがって、マト
リクス外部回路とマトリクス自体上に堆積された回路間
に必要な接続数を低減するための多くのデバイスが開発
されている。米国特許第４，９２２，２４０号にはＬＣ
Ｄ素子のピクセルドライバの製造に使用するのと同じ技
術を使用してディスプレイ基板上にスキャナ電子装置を
集積することが提案されている。さらに、個別ピクセル
をセレクトするためにアクティブディスプレイで使用さ
れるのと同じマトリクス構成に基いたコミュテータもし
くはスイッチ構成を使用してマトリクスとの接続数を低
減することも提案されている。ＴＶディスプレイとして
使用する操作については記載されていない。
【０００６】米国特許第５，１５１，６８９号には、少
くとも２個のディスプレイ素子を各ロー内の信号線に接
続するスイッチング構成を使用して各ローを逐次走査し
ディスプレイ信号が同じ信号線を介してその信号線に接
続された少くとも２個のディスプレイ素子の各々にタイ
ムシリアルに加えられるようにするコラム信号線数が低
減されたディスプレイデバイスが開示されている。した
がって、信号線の総数をロー方向のディスプレイ素子数
以下に低減することができる。
くとも２個のディスプレイ素子を各ロー内の信号線に接
続するスイッチング構成を使用して各ローを逐次走査し
ディスプレイ信号が同じ信号線を介してその信号線に接
続された少くとも２個のディスプレイ素子の各々にタイ
ムシリアルに加えられるようにするコラム信号線数が低
減されたディスプレイデバイスが開示されている。した
がって、信号線の総数をロー方向のディスプレイ素子数
以下に低減することができる。
【０００７】米国特許第４，９３１，７８７号には、ピ
クチュア素子を少くとも２個のピクチュア素子の群構成
とし各群のピクチュア素子を同じスイッチング信号およ
びデータ導体によりアドレスすることによりアドレス導
体数を低減することが提案されている。各群のピクセル
素子に関連するスイッチングトランジスタはスイッチン
グ信号のそれぞれ異なる電圧レベルで作動することがで
きる。したがって、選定振幅範囲にわたり所定の方法で
電圧レベルが変化するドライブ手段から得られるスイッ
チング信号を使用することにより、各群のピクチュア素
子に関連するスイッチングトランジスタを選択的にコン
トロールすることができる。このようにして、１本の導
体にいくつかの異なる電圧を印加して同数のピクセルを
作動させることができる。
クチュア素子を少くとも２個のピクチュア素子の群構成
とし各群のピクチュア素子を同じスイッチング信号およ
びデータ導体によりアドレスすることによりアドレス導
体数を低減することが提案されている。各群のピクセル
素子に関連するスイッチングトランジスタはスイッチン
グ信号のそれぞれ異なる電圧レベルで作動することがで
きる。したがって、選定振幅範囲にわたり所定の方法で
電圧レベルが変化するドライブ手段から得られるスイッ
チング信号を使用することにより、各群のピクチュア素
子に関連するスイッチングトランジスタを選択的にコン
トロールすることができる。このようにして、１本の導
体にいくつかの異なる電圧を印加して同数のピクセルを
作動させることができる。
【０００８】これらの公知の例以外でも、市販のアクテ
ィブマトリクス液晶ディスプレイのほとんど全てが非走
査型である。このような非走査型ディスプレイは各コラ
ムおよびロー線ごとに１本の外部リードを必要とする。
前記したように、黒白７６８×１０２４コンピュータデ
ィスプレイ用ダイレクトラインインターフェイスドライ
バは１７９２本のリードを必要とする。前記したよう
に、ディスプレイドライバ内でこれだけ多くのリードを
処理することは大変な問題である。これはディスプレイ
の分解能および複雑度が増すほど悪化していく問題であ
る。問題を解決するための２つの主目標は所要入力リー
ド数を低減しシフトレジスタ、ラツチおよびドライバか
らなるドライバ回路をディスプレイ基板上に集積するこ
とである。個々の基板上へ集積回路を実装する必要がな
くなるため、これによりコストが低減され信頼度が向上
する。
ィブマトリクス液晶ディスプレイのほとんど全てが非走
査型である。このような非走査型ディスプレイは各コラ
ムおよびロー線ごとに１本の外部リードを必要とする。
前記したように、黒白７６８×１０２４コンピュータデ
ィスプレイ用ダイレクトラインインターフェイスドライ
バは１７９２本のリードを必要とする。前記したよう
に、ディスプレイドライバ内でこれだけ多くのリードを
処理することは大変な問題である。これはディスプレイ
の分解能および複雑度が増すほど悪化していく問題であ
る。問題を解決するための２つの主目標は所要入力リー
ド数を低減しシフトレジスタ、ラツチおよびドライバか
らなるドライバ回路をディスプレイ基板上に集積するこ
とである。個々の基板上へ集積回路を実装する必要がな
くなるため、これによりコストが低減され信頼度が向上
する。
【０００９】
【発明の概要】本発明はディスプレイ基板上に直接集積
することができる新しいデータドライバ回路および新し
いドライブ方式に関するものである。これにより、非走
査型アクティブマトリクス液晶ディスプレイをアレイに
接続するのに必要な周辺集積回路およびハイブリッドア
センブリのコストが不要となる。したがって本発明で
は、３８４×２４０ピクセルカラーハンドヘルドＴＶを
例として使用して、ディスプレイ自体の上にデマルチプ
レクサおよびプリチャージ回路を薄膜トランジスタ（Ｔ
ＦＴ）により製作しビデオデータを転送してディスプレ
イをビデオソースに直接インターフェイスする。ディス
プレイ上にないビデオ源からのビデオ信号は指示された
ライン時間間隔の１／６を使用して入力データリードを
介してディスプレイへ行くような多重化構成とされてい
る。前記したように、これは単なる例であり、入力リー
ド数の異なる他のディスプレイに対しては異なる比率を
使用することができる。コントロール信号により第１ブ
ロックのデマルチプレクス回路は第１群のディスプレイ
内部データ線にビデオ信号を転送することができる。第
１群の垂直列すなわちコラムへの最初のデータ転送完了
後、指示ライン時間間隔の第２の１／６期間中に第２群
の内部データ線へ第２群のビデオ信号を転送することが
できる。これは第２のデマルチプレクス回路のコントロ
ール信号をイネーブルすることにより行われる。使用例
におけるデマルチプレクス回路１〜６もしくはコラム数
の異なる他のディスプレイの１−Ｎに対してこの操作が
逐次継続される。
することができる新しいデータドライバ回路および新し
いドライブ方式に関するものである。これにより、非走
査型アクティブマトリクス液晶ディスプレイをアレイに
接続するのに必要な周辺集積回路およびハイブリッドア
センブリのコストが不要となる。したがって本発明で
は、３８４×２４０ピクセルカラーハンドヘルドＴＶを
例として使用して、ディスプレイ自体の上にデマルチプ
レクサおよびプリチャージ回路を薄膜トランジスタ（Ｔ
ＦＴ）により製作しビデオデータを転送してディスプレ
イをビデオソースに直接インターフェイスする。ディス
プレイ上にないビデオ源からのビデオ信号は指示された
ライン時間間隔の１／６を使用して入力データリードを
介してディスプレイへ行くような多重化構成とされてい
る。前記したように、これは単なる例であり、入力リー
ド数の異なる他のディスプレイに対しては異なる比率を
使用することができる。コントロール信号により第１ブ
ロックのデマルチプレクス回路は第１群のディスプレイ
内部データ線にビデオ信号を転送することができる。第
１群の垂直列すなわちコラムへの最初のデータ転送完了
後、指示ライン時間間隔の第２の１／６期間中に第２群
の内部データ線へ第２群のビデオ信号を転送することが
できる。これは第２のデマルチプレクス回路のコントロ
ール信号をイネーブルすることにより行われる。使用例
におけるデマルチプレクス回路１〜６もしくはコラム数
の異なる他のディスプレイの１−Ｎに対してこの操作が
逐次継続される。
【００１０】したがって、割り付けられたデータ入力時
間ｔ中にセレクトされたＺロー内のＸ群Ｙ個のスイッチ
ング素子へのビデオ信号をデマルチプレクスすることに
よりビデオ情報の全ローが内部データ線へ転送される。
この新しいデマルチプレクスドライブ方式の利点は外部
リード接続数が例における３８４から６４本の入力デー
タ線と必要なコントロールおよびクロック信号を含む７
９まで低減され、コネクタピッチの小さいＴＦＴ ＬＣ
Ｄアセンブリと実装上の問題点が著しく解決されること
である。その結果、製造コストが低減される。
間ｔ中にセレクトされたＺロー内のＸ群Ｙ個のスイッチ
ング素子へのビデオ信号をデマルチプレクスすることに
よりビデオ情報の全ローが内部データ線へ転送される。
この新しいデマルチプレクスドライブ方式の利点は外部
リード接続数が例における３８４から６４本の入力デー
タ線と必要なコントロールおよびクロック信号を含む７
９まで低減され、コネクタピッチの小さいＴＦＴ ＬＣ
Ｄアセンブリと実装上の問題点が著しく解決されること
である。その結果、製造コストが低減される。
【００１１】デマルチプレクス方式の他に、プリチャー
ジ回路が各データ線に使用される。これらの回路は関連
するピクセルキャパシタをハイもしくはローの予選定電
圧レベルへ同時にプリチャージして割り付けられたデー
タ信号入力時間間隔ｔ中にデータ線とピクセルキャパシ
タを所要レベルへディスチャージするだけでよいように
するのに使用される。各データ線には２個のトランジス
タしか使用されず、入力信号デマルチプレクス用と内部
データ線のプリチャージ用である。したがって、高い収
率でマトリックスを製造するのが容易になる。
ジ回路が各データ線に使用される。これらの回路は関連
するピクセルキャパシタをハイもしくはローの予選定電
圧レベルへ同時にプリチャージして割り付けられたデー
タ信号入力時間間隔ｔ中にデータ線とピクセルキャパシ
タを所要レベルへディスチャージするだけでよいように
するのに使用される。各データ線には２個のトランジス
タしか使用されず、入力信号デマルチプレクス用と内部
データ線のプリチャージ用である。したがって、高い収
率でマトリックスを製造するのが容易になる。
【００１２】したがって、薄膜トランジスタを使用して
ディスプレイ自体上に堆積されたデマルチプレクサ回路
およびプリチャージ回路を有するＬＣＤを製造すること
が本発明の主な特徴となる。
ディスプレイ自体上に堆積されたデマルチプレクサ回路
およびプリチャージ回路を有するＬＣＤを製造すること
が本発明の主な特徴となる。
【００１３】セレクトされたロー内の全データ線および
ピクセルキャパシタを所定の電圧レベルへプリチャージ
してデータ信号入力時間間隔中にデータ線およびピクセ
ルキャパシタを所要レベルへディスチャージする必要が
生じてピクセルキャパシタおよびデータ線をチャージン
グするよりも少い時間で済むようにするプリチャージト
ランジスタを各データ線に対して有する自己走査ＴＦＴ
ＬＣＤデバイス用の新しいデータドライバ回路を提供す
ることが本発明のもう一つの特徴である。各データ線に
対して１個のデマルチプレクストランジスタと１個のプ
リチャージトランジスタだけを使用して製造中の収率を
高めることも本発明の特徴である。
ピクセルキャパシタを所定の電圧レベルへプリチャージ
してデータ信号入力時間間隔中にデータ線およびピクセ
ルキャパシタを所要レベルへディスチャージする必要が
生じてピクセルキャパシタおよびデータ線をチャージン
グするよりも少い時間で済むようにするプリチャージト
ランジスタを各データ線に対して有する自己走査ＴＦＴ
ＬＣＤデバイス用の新しいデータドライバ回路を提供す
ることが本発明のもう一つの特徴である。各データ線に
対して１個のデマルチプレクストランジスタと１個のプ
リチャージトランジスタだけを使用して製造中の収率を
高めることも本発明の特徴である。
【００１４】
【実施例】図１はディスプレイデバイス１４および独立
してディスプレイ１４に接続されてその上の素子を駆動
する“オフグラス（ｏｆｆ−ｇｌａｓｓ）”コントロー
ル回路１２を含む新しいディスプレイシステム１０の基
本ブロック図である。図１に示すアクティブマトリクス
液晶ディスプレイ（ＡＭＬＣＤ）は代表的に２００，０
００個以上のディスプレイ素子により構成される。明ら
かに、テレビジョンピクチュアのディスプレイに関して
は、ディスプレイ素子数が多いほどピクチュアの分解能
が高くなる。例えば、ハンドヘルドＴＶについては、ア
レイは３８４コラムおよび２４０ローを含むことができ
る。このような場合、９２，０００個を越えるディスプ
レイ素子やピクセルが必要とされる。もちろん、大型セ
ットについてはこの数は増大する。ピクセルの駆動に使
用されるトランジスタは通常ガラス等の基板上に堆積さ
れる薄膜トランジスタ（ＴＦＴ）である。ディスプレイ
素子はガラス上に堆積された電極および対向基板上の共
通素子を含み、対向する基板は電気光学材により分離さ
れている。ガラスとすることができる基板１４上で、コ
ラムデータドライバ回路１６はビデオデータ信号により
コラム線２４を駆動する。ローセレクトドライバ２５は
公知の任意タイプのものとすることができ、セレクトさ
れた各ロー内のピクセルが逐次活性化されてロー１〜２
４０が逐次駆動される。
してディスプレイ１４に接続されてその上の素子を駆動
する“オフグラス（ｏｆｆ−ｇｌａｓｓ）”コントロー
ル回路１２を含む新しいディスプレイシステム１０の基
本ブロック図である。図１に示すアクティブマトリクス
液晶ディスプレイ（ＡＭＬＣＤ）は代表的に２００，０
００個以上のディスプレイ素子により構成される。明ら
かに、テレビジョンピクチュアのディスプレイに関して
は、ディスプレイ素子数が多いほどピクチュアの分解能
が高くなる。例えば、ハンドヘルドＴＶについては、ア
レイは３８４コラムおよび２４０ローを含むことができ
る。このような場合、９２，０００個を越えるディスプ
レイ素子やピクセルが必要とされる。もちろん、大型セ
ットについてはこの数は増大する。ピクセルの駆動に使
用されるトランジスタは通常ガラス等の基板上に堆積さ
れる薄膜トランジスタ（ＴＦＴ）である。ディスプレイ
素子はガラス上に堆積された電極および対向基板上の共
通素子を含み、対向する基板は電気光学材により分離さ
れている。ガラスとすることができる基板１４上で、コ
ラムデータドライバ回路１６はビデオデータ信号により
コラム線２４を駆動する。ローセレクトドライバ２５は
公知の任意タイプのものとすることができ、セレクトさ
れた各ロー内のピクセルが逐次活性化されてロー１〜２
４０が逐次駆動される。
【００１５】ディスプレイ１４とは独立した外部コント
ロール回路１２において、サンプルキャパシタ５０はシ
フトレジスタ４９を介して入力回路６４からデータを受
信する。シフトレジスタ４９内のデータと調和して赤、
緑および青ビデオ信号が回路５８からサンプルキャパシ
タ５０へ接続される。クロック信号および水平垂直同期
化信号がコントロール論理６０から供給される。高電圧
発生器６２が必要な高電圧電力を供給する。サンプルキ
ャパシタ５０の出力は６４の出力アンプ５２に接続され
ている。したがって、１ローのピクセルに３８４のディ
スプレイ素子が含まれる場合、６４本のデータ入力線１
３が、一時に６４ビットづつ、基板１４上の３８４個の
ディスプレイ素子に多重接続される。後記するように、
６４のビデオ出力は線１３によりコラムデータドライバ
１６を介してコラム導体２４に接続される。線１８によ
り、コントロール回路１２から６対のビデオセレクト信
号線がガラス１４上のコラムデータドライバ１６に加え
られ６４の出力信号がデマルチプレクスされてガラス１
４上のＺ（２４０）ローの中のセレクトされたロー内の
異なるＸ（６）群のＹ（６４）コラム２４へ逐次接続さ
れる。後記するように、ローセレクトドライバ信号、ク
ロックおよびパワー線がコントロール回路１２から線１
２を介してローセレクトドライバ回路２５に接続され
る。ローセレクトドライバ回路２５は公知の任意の回路
とすることができる。プリチャージ信号は線４８を介し
て基板１４に接続される。
ロール回路１２において、サンプルキャパシタ５０はシ
フトレジスタ４９を介して入力回路６４からデータを受
信する。シフトレジスタ４９内のデータと調和して赤、
緑および青ビデオ信号が回路５８からサンプルキャパシ
タ５０へ接続される。クロック信号および水平垂直同期
化信号がコントロール論理６０から供給される。高電圧
発生器６２が必要な高電圧電力を供給する。サンプルキ
ャパシタ５０の出力は６４の出力アンプ５２に接続され
ている。したがって、１ローのピクセルに３８４のディ
スプレイ素子が含まれる場合、６４本のデータ入力線１
３が、一時に６４ビットづつ、基板１４上の３８４個の
ディスプレイ素子に多重接続される。後記するように、
６４のビデオ出力は線１３によりコラムデータドライバ
１６を介してコラム導体２４に接続される。線１８によ
り、コントロール回路１２から６対のビデオセレクト信
号線がガラス１４上のコラムデータドライバ１６に加え
られ６４の出力信号がデマルチプレクスされてガラス１
４上のＺ（２４０）ローの中のセレクトされたロー内の
異なるＸ（６）群のＹ（６４）コラム２４へ逐次接続さ
れる。後記するように、ローセレクトドライバ信号、ク
ロックおよびパワー線がコントロール回路１２から線１
２を介してローセレクトドライバ回路２５に接続され
る。ローセレクトドライバ回路２５は公知の任意の回路
とすることができる。プリチャージ信号は線４８を介し
て基板１４に接続される。
【００１６】後記するように、第１のロー２６がセレク
トされると、図１のロー１のディスプレイ素子１９，３
６，４２が活性化される。次に、順次、コラムデータド
ライバ回路１６内のプリチャージ回路により第１群内の
各データ線および各ピクセルキャパシタ２２を所定電圧
へチャージする信号が与えられる。次に、コラム線２４
にデータ信号が加えられると、コラム線２４に加わるデ
ータ信号のレベルに依存する量だけキャパシタが放電さ
れる。プリチャージ回路を使用してデータ信号によりキ
ャパシタ２２を放電できるようにする理由は図４に示す
場合よりも遥かに早く放電するためである。図４に示す
ように、キャパシタが０から番号２３で示す値まで充電
するのに要する時間量はＸである。しかしながら、キャ
パシタが最大値から同じレベルへ放電するのに要する時
間量はＸよりも遥かに小さいＹである。さらに、全量充
電するのに時間ｔを要し完全放電するのに要する時間Ｚ
は短い。放電時間は充電時間よりも遥かに迅速であるた
めデータ信号入力時間間隔中にデータ線キャパシタは適
切な電圧レベルへ放電することができる。これにより、
データ入力時間間隔に要する時間を短縮できる。
トされると、図１のロー１のディスプレイ素子１９，３
６，４２が活性化される。次に、順次、コラムデータド
ライバ回路１６内のプリチャージ回路により第１群内の
各データ線および各ピクセルキャパシタ２２を所定電圧
へチャージする信号が与えられる。次に、コラム線２４
にデータ信号が加えられると、コラム線２４に加わるデ
ータ信号のレベルに依存する量だけキャパシタが放電さ
れる。プリチャージ回路を使用してデータ信号によりキ
ャパシタ２２を放電できるようにする理由は図４に示す
場合よりも遥かに早く放電するためである。図４に示す
ように、キャパシタが０から番号２３で示す値まで充電
するのに要する時間量はＸである。しかしながら、キャ
パシタが最大値から同じレベルへ放電するのに要する時
間量はＸよりも遥かに小さいＹである。さらに、全量充
電するのに時間ｔを要し完全放電するのに要する時間Ｚ
は短い。放電時間は充電時間よりも遥かに迅速であるた
めデータ信号入力時間間隔中にデータ線キャパシタは適
切な電圧レベルへ放電することができる。これにより、
データ入力時間間隔に要する時間を短縮できる。
【００１７】したがって、各ローが逐次励起されると、
セレクトされたロー内の全群の全ピクセルキャパシタが
同時に全値へ充電されＸ群内で逐次放電される。このよ
うにして、ＺローのＸ群のＹ個のスイッチングトランジ
スタ１９，３６，４２が基板１４上に堆積される。ディ
スプレイが例えば３８４×２４０ピクセルディスプレイ
である場合には、２４ローの６４個のスイッチング素子
の６群が基板上に堆積される。このような例についてこ
こで検討を行う。
セレクトされたロー内の全群の全ピクセルキャパシタが
同時に全値へ充電されＸ群内で逐次放電される。このよ
うにして、ＺローのＸ群のＹ個のスイッチングトランジ
スタ１９，３６，４２が基板１４上に堆積される。ディ
スプレイが例えば３８４×２４０ピクセルディスプレイ
である場合には、２４ローの６４個のスイッチング素子
の６群が基板上に堆積される。このような例についてこ
こで検討を行う。
【００１８】図２は基板１４の詳細線図である。ここで
も、基板外部のコラムコントロール回路１２により線１
３を介して基板１４へビデオ信号が与えられる。また、
図１の線２１を介したコントロール回路１２からのコン
トロール信号により作動するＴＦＴトランジスタを含む
公知のロードライバ回路２５により公知のように逐次ロ
ーがセレクトされる。ローは図２に１〜Ｚローとして示
され、最初と最後のローだけを示す。残りのローは同じ
である。また、図２にはＸ群のＹ個のスイッチング素子
もある。スイッチング素子はトランジスタおよび関連す
るピクセルキャパシタにより構成される。番号７２で示
す第１群には、簡単にするために４個のスイッチング素
子８６，８８，９０，９２しか示されていない。実際に
はＸ群が６群であって使用するコラム数が３８４コラム
であれば、このようなスイッチング素子は６４個とな
る。ガラス基板１４上に堆積された薄膜トランジスタと
することができるトランジスタ７８，８０，８２，８４
のゲートはロー導体１を介してロードライバ回路２５に
接続されている。ピクセルキャパシタすなわちディスプ
レイ素子９４，９６，９８，１００はトランジスタ７
８，８０，８２，８４の各ソース電極に接続される。電
極２８はピクセルキャパシタの第２プレートでありディ
スプレイ１４の対向基板上に配置された共通電極セグメ
ントである。
も、基板外部のコラムコントロール回路１２により線１
３を介して基板１４へビデオ信号が与えられる。また、
図１の線２１を介したコントロール回路１２からのコン
トロール信号により作動するＴＦＴトランジスタを含む
公知のロードライバ回路２５により公知のように逐次ロ
ーがセレクトされる。ローは図２に１〜Ｚローとして示
され、最初と最後のローだけを示す。残りのローは同じ
である。また、図２にはＸ群のＹ個のスイッチング素子
もある。スイッチング素子はトランジスタおよび関連す
るピクセルキャパシタにより構成される。番号７２で示
す第１群には、簡単にするために４個のスイッチング素
子８６，８８，９０，９２しか示されていない。実際に
はＸ群が６群であって使用するコラム数が３８４コラム
であれば、このようなスイッチング素子は６４個とな
る。ガラス基板１４上に堆積された薄膜トランジスタと
することができるトランジスタ７８，８０，８２，８４
のゲートはロー導体１を介してロードライバ回路２５に
接続されている。ピクセルキャパシタすなわちディスプ
レイ素子９４，９６，９８，１００はトランジスタ７
８，８０，８２，８４の各ソース電極に接続される。電
極２８はピクセルキャパシタの第２プレートでありディ
スプレイ１４の対向基板上に配置された共通電極セグメ
ントである。
【００１９】プリチャージ回路１１６は３８４個の全プ
リチャージトランジスタに接続された線１１８を介して
出力信号を発生し、各プリチャージトランジスタが基板
１４上の３８４本の各コラム線に接続されている。プリ
チャージトランジスタのサンプルを番号６６で示すグル
ープ１内に示す。プリチャージトランジスタ１２０のド
レーンは電圧源Ｖ＋に接続され、ソース電極は内部デー
タ線コラムＤ１に接続されている。奇数番コラム線の全
てにこのようなトランジスタが接続されている。例えば
図２において、トランジスタ１２０および１２４のドレ
ーン電極はＶ＋電圧源１２８に接続されている。偶数番
コラム線のトランジスタ１２２および１２６のドレーン
電極はＶ−電圧源１２７に接続されている。番号１３で
示すコラムドライバ回路１２からの６４本の出力線Ｄ
１−６４はＸ群の各々に並列接続されたビデオ信号を含
んでいる。コラム数が３８４とされる本例では、入力線
１３から多重化ビデオ入力信号を受信する６４コラム
（Ｙ＝６４）の６群（Ｘ＝６）がある。デマルチプレク
サ回路１０２はブロック１のグループ１内のデマルチプ
レクストランジスタ１０８，１１０……１１２，１１４
のゲートに接続されるフェーズ１およびフェーズ２パル
スを発生する。デマルチプレクサ１０２からの線対１３
０および１３２上の同様な信号により番号６８および７
０で示すグループ５および６（Ｘ−１およびＸ）が駆動
される。このようにして、デマルチプレクサ駆動回路１
０２により最初に６４本のビデオデータ入力線１３がス
イッチング素子８６，８８……９０，９２の第１群７２
内の６４コラムに接続され、次に６４線が連続するグル
ープ２〜Ｘの各々に逐次接続される。したがって、６４
本のデータ入力線１３は図示するグループ７４，７６を
含む次の５群のスイッチング素子に逐次接続される。各
ロー１〜Ｚも逐次セレクトされ、本例ではＺは２４０ロ
ーに等しい。６４本の入力データ線が６群１〜Ｘの全て
と逐次接続されるたびに１ローがセレクトされる。
リチャージトランジスタに接続された線１１８を介して
出力信号を発生し、各プリチャージトランジスタが基板
１４上の３８４本の各コラム線に接続されている。プリ
チャージトランジスタのサンプルを番号６６で示すグル
ープ１内に示す。プリチャージトランジスタ１２０のド
レーンは電圧源Ｖ＋に接続され、ソース電極は内部デー
タ線コラムＤ１に接続されている。奇数番コラム線の全
てにこのようなトランジスタが接続されている。例えば
図２において、トランジスタ１２０および１２４のドレ
ーン電極はＶ＋電圧源１２８に接続されている。偶数番
コラム線のトランジスタ１２２および１２６のドレーン
電極はＶ−電圧源１２７に接続されている。番号１３で
示すコラムドライバ回路１２からの６４本の出力線Ｄ
１−６４はＸ群の各々に並列接続されたビデオ信号を含
んでいる。コラム数が３８４とされる本例では、入力線
１３から多重化ビデオ入力信号を受信する６４コラム
（Ｙ＝６４）の６群（Ｘ＝６）がある。デマルチプレク
サ回路１０２はブロック１のグループ１内のデマルチプ
レクストランジスタ１０８，１１０……１１２，１１４
のゲートに接続されるフェーズ１およびフェーズ２パル
スを発生する。デマルチプレクサ１０２からの線対１３
０および１３２上の同様な信号により番号６８および７
０で示すグループ５および６（Ｘ−１およびＸ）が駆動
される。このようにして、デマルチプレクサ駆動回路１
０２により最初に６４本のビデオデータ入力線１３がス
イッチング素子８６，８８……９０，９２の第１群７２
内の６４コラムに接続され、次に６４線が連続するグル
ープ２〜Ｘの各々に逐次接続される。したがって、６４
本のデータ入力線１３は図示するグループ７４，７６を
含む次の５群のスイッチング素子に逐次接続される。各
ロー１〜Ｚも逐次セレクトされ、本例ではＺは２４０ロ
ーに等しい。６４本の入力データ線が６群１〜Ｘの全て
と逐次接続されるたびに１ローがセレクトされる。
【００２０】したがって、要約すれば、図２は集積され
たデータドライバ回路のブロック図を示している。それ
は、単なる例として、３８４×２４０ピクセルカラーハ
ンドヘルドＴＶを提供するディスプレイを有している。
水平ピクセルカウントは３８４である。マルチプレクサ
およびプリチャージ回路６６〜１３０および１３２、６
群、はディスプレイ自体上の薄膜トランジスタにより製
作されて入力線１３からインターフェイスへビデオデー
タを転送しディスプレイは線１３を介したビデオ源から
のビデオ信号と直接インターフェイスされる。図２に示
すように、ビデオ源（オフグラス集積回路）からのビデ
オ信号は指示されたライン時間間隔を使用して入力デー
タリード１３（Ｄ１−６４）を介して一時にディスプレ
イ１４の６４本のデータ線へ到来するようにされてい
る。線１０４，１０６上等のデマルチプレクサ回路１０
２からの２つのコントロール信号によりブロック６６内
の第１ブロックのデマルチプレクストランジスタ１０
８，１１０……１１２、１１４がイネーブルされてディ
スプレイの第１の６４本の内部データ線Ｄ１〜Ｄ６４に
接続されたスイッチング素子へ線１３を介してビデオ信
号が転送される。第１の６４個のコラムスイッチング素
子へのデータ転送完了後、指示されたライン時間間隔の
次の１／６期間中に内部データ線Ｄ６５〜Ｄ１２８へ次
の６４のビデオ信号が転送される。これは第２のデマル
チプレクス回路（図示せず）の第２対のコントロール信
号をイネーブルして行われる。グループ３〜６内のデマ
ルチプレクス回路に対して同じ操作が逐次継続される。
このようにして、４２μＳの割付けられたデータ入力時
間内にビデオ情報の１ロー線全部が内部データ線へ転送
される。ピクセルを安定化させるための７μＳが付加さ
れる。したがって、総データ入力時間は４９μＳとな
る。
たデータドライバ回路のブロック図を示している。それ
は、単なる例として、３８４×２４０ピクセルカラーハ
ンドヘルドＴＶを提供するディスプレイを有している。
水平ピクセルカウントは３８４である。マルチプレクサ
およびプリチャージ回路６６〜１３０および１３２、６
群、はディスプレイ自体上の薄膜トランジスタにより製
作されて入力線１３からインターフェイスへビデオデー
タを転送しディスプレイは線１３を介したビデオ源から
のビデオ信号と直接インターフェイスされる。図２に示
すように、ビデオ源（オフグラス集積回路）からのビデ
オ信号は指示されたライン時間間隔を使用して入力デー
タリード１３（Ｄ１−６４）を介して一時にディスプレ
イ１４の６４本のデータ線へ到来するようにされてい
る。線１０４，１０６上等のデマルチプレクサ回路１０
２からの２つのコントロール信号によりブロック６６内
の第１ブロックのデマルチプレクストランジスタ１０
８，１１０……１１２、１１４がイネーブルされてディ
スプレイの第１の６４本の内部データ線Ｄ１〜Ｄ６４に
接続されたスイッチング素子へ線１３を介してビデオ信
号が転送される。第１の６４個のコラムスイッチング素
子へのデータ転送完了後、指示されたライン時間間隔の
次の１／６期間中に内部データ線Ｄ６５〜Ｄ１２８へ次
の６４のビデオ信号が転送される。これは第２のデマル
チプレクス回路（図示せず）の第２対のコントロール信
号をイネーブルして行われる。グループ３〜６内のデマ
ルチプレクス回路に対して同じ操作が逐次継続される。
このようにして、４２μＳの割付けられたデータ入力時
間内にビデオ情報の１ロー線全部が内部データ線へ転送
される。ピクセルを安定化させるための７μＳが付加さ
れる。したがって、総データ入力時間は４９μＳとな
る。
【００２１】この新しいデマルチプレクス駆動方式の利
点は外部接続数が３８４から７９へ低減されコネクタピ
ッチの小さいＴＦＴＬＣＤアセンブリおよび実装問題が
著しく解決されることである。その結果、製造コストが
低減される。１０８，１１０……１１２，１１４等のト
ランジスタを使用するデマルチプレクス方式に加えて、
トランジスタ１２０，１２２……１２４，１２６等のプ
リチャージトランジスタを使用して関連するデータ線お
よびスイッチング素子を所定の電圧レベルＶ＋もしくは
Ｖ−へ同時にプリチャージして、データ信号、入力時間
間隔中のみデータ線を所定のビデオ信号レベルへ放電す
ればよいようにされる。このような１個のプリチャージ
トランジスタには各コラム線が付随している。本発明で
は、各データ線に２個のトランジスタしか使用せず、そ
れはデマルチプレクストランジスタおよびプリチャージ
トランジスタである。したがって、高い収率で回路を製
造することができる。
点は外部接続数が３８４から７９へ低減されコネクタピ
ッチの小さいＴＦＴＬＣＤアセンブリおよび実装問題が
著しく解決されることである。その結果、製造コストが
低減される。１０８，１１０……１１２，１１４等のト
ランジスタを使用するデマルチプレクス方式に加えて、
トランジスタ１２０，１２２……１２４，１２６等のプ
リチャージトランジスタを使用して関連するデータ線お
よびスイッチング素子を所定の電圧レベルＶ＋もしくは
Ｖ−へ同時にプリチャージして、データ信号、入力時間
間隔中のみデータ線を所定のビデオ信号レベルへ放電す
ればよいようにされる。このような１個のプリチャージ
トランジスタには各コラム線が付随している。本発明で
は、各データ線に２個のトランジスタしか使用せず、そ
れはデマルチプレクストランジスタおよびプリチャージ
トランジスタである。したがって、高い収率で回路を製
造することができる。
【００２２】次に図３のタイミング図と一緒に図２を参
照すれば、図３の（ａ）線からＮＴＳＣ ＴＶシステム
とインターフェイスする３８４×２４０ピクセルディス
プレイの走査線時間間隔はおよそ６３μＳとなることが
判る。予定ラインタイムは前のラインディセレクション
に対しては８μＳ、走査データ線プリチャージに対して
は６μＳ、外部ビデオ源からディスプレイのＸ群のデー
タ線へのビデオデータの多重転送に対しては４２μＳで
あり、ピクセルの安定化に対しては７μＳである。これ
を（ｃ）線に示す。このようにして、図３の（ｄ）線を
見れば、最初の８μＳのディセレクト時間中に、前に走
査された線１ｎ−１は図３の（ｅ）線に示すように２０
Ｖ等のセレクトレベルから−５Ｖのディセレクトレベル
へ放電される。これによりｎ−１線内の全ピクセルキャ
パシタが分離されてそのビデオデータ電荷を保持するよ
うにされる。８μＳのディセレクト時間に続いて、
（ｆ）線に示すローｎのプリチャージ信号が６μＳだけ
２５Ｖ等の所定電圧へ上昇する。トランジスタ１２０，
１２２……１２４，１２６がオンとされ６μＳ内に奇数
番内部データ線Ｄ１，Ｄ３……Ｄ３８３がＶ＋レベルへ
プリチャージされ偶数番内部データ線Ｄ２，Ｄ４……Ｄ
３８４がＶ−レベルへプリチャージされる。例えば、Ｖ
＋電圧レベルはおよそ５ＶでありＶ−電圧レベルはおよ
そ０Ｖである。しかしながら、Ｖ＋レベルは５Ｖよりも
幾分低くしてデバイスの動作速度を高めるのが有利であ
る。図５に示すように、６μＳのプリチャージ期間中
に、内部データ線およびピクセルキャパシタを５Ｖの最
大電圧よりも低いＶ＋値に充電することができる。次
に、データ線によりピクセルキャパシタがデータ入力電
圧レベルへ充電される７μＳ期間中に、ΔＶ２がＶ＋か
ら最大データ電圧となりかつΔＶ１が最小データ電圧へ
放電されるのに同じ時間を要する。いずれの場合にも、
ΔＶ２の充電時間およびΔＶ１の放電時間を短縮すなわ
ち最適化することができる。データ線およびピクセルキ
ャパシタ充電時間はΔＶ２を得るのに要する時間量へ短
縮されており、所要のデータ線所定電圧が５Ｖよりも低
ければ、所要レベルまでの放電時間はΔＶ２の放電に等
しい時間量だけ短縮される。このようにして、Ｖ＋電圧
レベルを最適化して内部データ線と関連するピクセルキ
ャパシタを例えば５Ｖの最大入力ビデオデータ信号レベ
ルへ充電する時と内部データ線と関連するピクセルキャ
パシタを例えば０Ｖの最小入力ビデオデータ信号レベル
へ放電する時の時間差が最小となるようにすることがで
きる。このようにして、プリチャージ期間中にピクセル
キャパシタは５Ｖの全値へ充電されないため所要プリチ
ャージ時間は短くなる。同じ分析は偶数番プリチャージ
トランジスタ１２２……１２６のＶ−電圧レベル１２７
にも適用される。９４，９６……９８，１００等のセレ
クトされたロー内の全内部データ線およびピクセルキャ
パシタがＶ＋もしくはＶ−レベルへプリチャージされた
後で、到来するビデオデータ信号（赤、緑、青）および
その相補信号がデータ入力線Ｄ１〜Ｄ６４へ送られる。
この場合、Ｄ１，Ｄ３……Ｄ６３は正極性ビデオ信号で
ありＤ２，Ｄ４……Ｄ６４はその相補極性ビデオ信号で
ある。これらのビデオ信号電圧を図３の（ｊ）および
（ｋ）線に示す。線１０４および１０６を介したデマル
チプレクサドライバ回路１０２からのコントロール信号
は、図３の（ｇ）線に示すように、それぞれ７μＳだけ
２５Ｖおよび３０Ｖへ引き上げられる。この場合Ｘ＝６
である他のＸ群の各入力線は図３の（ｇ）、（ｈ）、
（ｉ）線に示すように７μＳだけ線１３を介してビデオ
データが接続される。データ線を奇偶の２群へ分割する
のは本システムにおいてデータ電圧極性反転方式が使用
されるためである。データ電圧極性はＴＶフレームのス
フィールド間で変えられる。６３μＳ時間間隔の最終７
μＳは最終グループ、グループＸ、内のピクセルを安定
化するのに使用される。
照すれば、図３の（ａ）線からＮＴＳＣ ＴＶシステム
とインターフェイスする３８４×２４０ピクセルディス
プレイの走査線時間間隔はおよそ６３μＳとなることが
判る。予定ラインタイムは前のラインディセレクション
に対しては８μＳ、走査データ線プリチャージに対して
は６μＳ、外部ビデオ源からディスプレイのＸ群のデー
タ線へのビデオデータの多重転送に対しては４２μＳで
あり、ピクセルの安定化に対しては７μＳである。これ
を（ｃ）線に示す。このようにして、図３の（ｄ）線を
見れば、最初の８μＳのディセレクト時間中に、前に走
査された線１ｎ−１は図３の（ｅ）線に示すように２０
Ｖ等のセレクトレベルから−５Ｖのディセレクトレベル
へ放電される。これによりｎ−１線内の全ピクセルキャ
パシタが分離されてそのビデオデータ電荷を保持するよ
うにされる。８μＳのディセレクト時間に続いて、
（ｆ）線に示すローｎのプリチャージ信号が６μＳだけ
２５Ｖ等の所定電圧へ上昇する。トランジスタ１２０，
１２２……１２４，１２６がオンとされ６μＳ内に奇数
番内部データ線Ｄ１，Ｄ３……Ｄ３８３がＶ＋レベルへ
プリチャージされ偶数番内部データ線Ｄ２，Ｄ４……Ｄ
３８４がＶ−レベルへプリチャージされる。例えば、Ｖ
＋電圧レベルはおよそ５ＶでありＶ−電圧レベルはおよ
そ０Ｖである。しかしながら、Ｖ＋レベルは５Ｖよりも
幾分低くしてデバイスの動作速度を高めるのが有利であ
る。図５に示すように、６μＳのプリチャージ期間中
に、内部データ線およびピクセルキャパシタを５Ｖの最
大電圧よりも低いＶ＋値に充電することができる。次
に、データ線によりピクセルキャパシタがデータ入力電
圧レベルへ充電される７μＳ期間中に、ΔＶ２がＶ＋か
ら最大データ電圧となりかつΔＶ１が最小データ電圧へ
放電されるのに同じ時間を要する。いずれの場合にも、
ΔＶ２の充電時間およびΔＶ１の放電時間を短縮すなわ
ち最適化することができる。データ線およびピクセルキ
ャパシタ充電時間はΔＶ２を得るのに要する時間量へ短
縮されており、所要のデータ線所定電圧が５Ｖよりも低
ければ、所要レベルまでの放電時間はΔＶ２の放電に等
しい時間量だけ短縮される。このようにして、Ｖ＋電圧
レベルを最適化して内部データ線と関連するピクセルキ
ャパシタを例えば５Ｖの最大入力ビデオデータ信号レベ
ルへ充電する時と内部データ線と関連するピクセルキャ
パシタを例えば０Ｖの最小入力ビデオデータ信号レベル
へ放電する時の時間差が最小となるようにすることがで
きる。このようにして、プリチャージ期間中にピクセル
キャパシタは５Ｖの全値へ充電されないため所要プリチ
ャージ時間は短くなる。同じ分析は偶数番プリチャージ
トランジスタ１２２……１２６のＶ−電圧レベル１２７
にも適用される。９４，９６……９８，１００等のセレ
クトされたロー内の全内部データ線およびピクセルキャ
パシタがＶ＋もしくはＶ−レベルへプリチャージされた
後で、到来するビデオデータ信号（赤、緑、青）および
その相補信号がデータ入力線Ｄ１〜Ｄ６４へ送られる。
この場合、Ｄ１，Ｄ３……Ｄ６３は正極性ビデオ信号で
ありＤ２，Ｄ４……Ｄ６４はその相補極性ビデオ信号で
ある。これらのビデオ信号電圧を図３の（ｊ）および
（ｋ）線に示す。線１０４および１０６を介したデマル
チプレクサドライバ回路１０２からのコントロール信号
は、図３の（ｇ）線に示すように、それぞれ７μＳだけ
２５Ｖおよび３０Ｖへ引き上げられる。この場合Ｘ＝６
である他のＸ群の各入力線は図３の（ｇ）、（ｈ）、
（ｉ）線に示すように７μＳだけ線１３を介してビデオ
データが接続される。データ線を奇偶の２群へ分割する
のは本システムにおいてデータ電圧極性反転方式が使用
されるためである。データ電圧極性はＴＶフレームのス
フィールド間で変えられる。６３μＳ時間間隔の最終７
μＳは最終グループ、グループＸ、内のピクセルを安定
化するのに使用される。
【００２３】デマルチプレクストランジスタ１０８，１
１０……１１２，１１４は本例において７μＳである割
付けられた時間間隔内に内部データ線Ｄ１〜Ｄ６４が到
来するビデオデータカラー信号の１５ｍＶ以内に放電で
きるようなサイズとされる。６６〜６８および７０の各
デマルチプレクサ回路、あるいは６群全部に対して連続
動作が繰り返される。
１０……１１２，１１４は本例において７μＳである割
付けられた時間間隔内に内部データ線Ｄ１〜Ｄ６４が到
来するビデオデータカラー信号の１５ｍＶ以内に放電で
きるようなサイズとされる。６６〜６８および７０の各
デマルチプレクサ回路、あるいは６群全部に対して連続
動作が繰り返される。
【００２４】第ｎロー線走査動作開始時に、ローｎのピ
クセルスイッチングトランジスタは既に完全にＯＮとさ
れている。したがって、走査されたローｎ−１がディセ
レクトされた後で、次にローｎのピクセルがプリチャー
ジされる。残りの４９μＳデータ入力転送時間が各８μ
Ｓの本質的に等しい時間に割付けられる場合には、ロー
ｎのＤ１〜Ｄ６４コラムの第１ブロックのピクセルトラ
ンジスタがピクセル放電時間のための全４９μＳを有
し、Ｄ６５〜Ｄ１２８コラムに接続されたローｎの第２
ブロックのピクセルトランジスタがおよそ４１μＳの放
電時間を有している。第３ブロックはおよそ３３μＳと
なり、以下同様である。ローｎの最終ブロックピクセル
トランジスタには実質的に僅か９μＳのピクセル放電時
間しか残されていない。図３（ｄ）に示すように６群の
ピクセルトランジスタの各々へ７μＳの時間を割り付け
最終７μＳをピクセル安定化用とすると、全ピクセルト
ランジスタに充分な放電時間が与えられる。放電時間が
短いとピクセルの第６ブロックに対するエラー電圧ΔＶ
を発生することができる。ΔＶを低減して２５６グレイ
レベルの分解能とするために、さらに７μＳをピクセル
安定化時間に割付けることが望ましい。この場合、第６
群のピクセルキャパシタがそのビデオ信号レベルへ安定
化するための１４μＳを利用できる。（ｅ）線に示すよ
うにｎ−１線がディセレクトされていると、ｎ線がセレ
クトされておりその線に印加される電圧は（ｅ）に示す
ように２０Ｖの最大値である。
クセルスイッチングトランジスタは既に完全にＯＮとさ
れている。したがって、走査されたローｎ−１がディセ
レクトされた後で、次にローｎのピクセルがプリチャー
ジされる。残りの４９μＳデータ入力転送時間が各８μ
Ｓの本質的に等しい時間に割付けられる場合には、ロー
ｎのＤ１〜Ｄ６４コラムの第１ブロックのピクセルトラ
ンジスタがピクセル放電時間のための全４９μＳを有
し、Ｄ６５〜Ｄ１２８コラムに接続されたローｎの第２
ブロックのピクセルトランジスタがおよそ４１μＳの放
電時間を有している。第３ブロックはおよそ３３μＳと
なり、以下同様である。ローｎの最終ブロックピクセル
トランジスタには実質的に僅か９μＳのピクセル放電時
間しか残されていない。図３（ｄ）に示すように６群の
ピクセルトランジスタの各々へ７μＳの時間を割り付け
最終７μＳをピクセル安定化用とすると、全ピクセルト
ランジスタに充分な放電時間が与えられる。放電時間が
短いとピクセルの第６ブロックに対するエラー電圧ΔＶ
を発生することができる。ΔＶを低減して２５６グレイ
レベルの分解能とするために、さらに７μＳをピクセル
安定化時間に割付けることが望ましい。この場合、第６
群のピクセルキャパシタがそのビデオ信号レベルへ安定
化するための１４μＳを利用できる。（ｅ）線に示すよ
うにｎ−１線がディセレクトされていると、ｎ線がセレ
クトされておりその線に印加される電圧は（ｅ）に示す
ように２０Ｖの最大値である。
【００２５】デマルチプレクス比はビデオリード数およ
び信号入力リード数に影響を及ぼす。それは製品の応用
に応じて最適化もしくは妥協することができる。例え
ば、高分解能および／もしくは高ピクチュア品質に対し
ては、小さいデマルチプレクス比を使用して６４ではな
くグループ当りよく多くのビデオ信号リードを基板１４
へ接続することができる。また、要求グレードの低いも
しくは低速ビデオ製品に対しては入力リード数を大幅に
低減することができる。
び信号入力リード数に影響を及ぼす。それは製品の応用
に応じて最適化もしくは妥協することができる。例え
ば、高分解能および／もしくは高ピクチュア品質に対し
ては、小さいデマルチプレクス比を使用して６４ではな
くグループ当りよく多くのビデオ信号リードを基板１４
へ接続することができる。また、要求グレードの低いも
しくは低速ビデオ製品に対しては入力リード数を大幅に
低減することができる。
【００２６】さらに、本出願では信号転送にＮチャネル
トランジスタが使用されまた正確な信号電圧を得るため
に放電するよりも充電する方が遥かに容易かつ迅速に行
われるためのビデオ信号の入力中にデータ線やピクセル
が放電されるという事実により、データ線およびピクセ
ルは必要最高電圧レベルプリチャージされる。
トランジスタが使用されまた正確な信号電圧を得るため
に放電するよりも充電する方が遥かに容易かつ迅速に行
われるためのビデオ信号の入力中にデータ線やピクセル
が放電されるという事実により、データ線およびピクセ
ルは必要最高電圧レベルプリチャージされる。
【００２７】さらに、Φ１，ｅおよびΦ１，ｏ（線１０
４および１０６）を結合してグループ１内の多重化トラ
ンジスタ１０８，１１０……１１２，１１４の全ゲート
に供給する一つのコントロール線信号とすることができ
る。信号Φ１，ｅおよびΦ１，ｏの結合はゲート電圧ス
トレスが問題ではなくデマルチプレクストランジスタ１
０８，１１０……１１２，１１４のデバイス特性が内部
データ線およびピクセルキャパシタを均一に放電させる
のに充分なほど良好である場合に行うことができる。同
様に、図２の６８および７０を含む、他の５群への１３
０および１３２等の他のデマルチプレクス線対を結合し
て各対に対する１本のコントロール線とすることができ
る。このような場合には、マルチプレクサゲートコント
ロール線数を半減することができる。
４および１０６）を結合してグループ１内の多重化トラ
ンジスタ１０８，１１０……１１２，１１４の全ゲート
に供給する一つのコントロール線信号とすることができ
る。信号Φ１，ｅおよびΦ１，ｏの結合はゲート電圧ス
トレスが問題ではなくデマルチプレクストランジスタ１
０８，１１０……１１２，１１４のデバイス特性が内部
データ線およびピクセルキャパシタを均一に放電させる
のに充分なほど良好である場合に行うことができる。同
様に、図２の６８および７０を含む、他の５群への１３
０および１３２等の他のデマルチプレクス線対を結合し
て各対に対する１本のコントロール線とすることができ
る。このような場合には、マルチプレクサゲートコント
ロール線数を半減することができる。
【００２８】本発明により所要データ入力リード数が低
減されコラムおよびロードライバ回路がディスプレイ基
板上に直接集積されるアクティブマトリックス液晶ディ
スプレイが開示される。独立基板上に集積回路を実装す
る必要性が無くなるため、これによりコストが低減され
信頼度が向上する。
減されコラムおよびロードライバ回路がディスプレイ基
板上に直接集積されるアクティブマトリックス液晶ディ
スプレイが開示される。独立基板上に集積回路を実装す
る必要性が無くなるため、これによりコストが低減され
信頼度が向上する。
【００２９】本例について、３８４×２４０ピクセルカ
ラーハンドヘルドＴＶが使用される。水平ピクセル数は
３８４である。デマルチプレクサおよびプリチャージ回
路をディスプレイ自体の上に薄膜トランジスタにより製
作してビデオデータを転送しディスプレイがビデオ源に
直接インターフェイスされる。ディスプレイ外部のビデ
オ源からのビデオ信号は指示されたライン時間間隔の１
／６を使用してディスプレイ６４のデータ線へ一時に到
来するようにされる。６群の各々に２個ずつの１２個の
コントロール信号により、異なる６ブロック内のデマル
チプレクストランジスタは到来するビデオ信号をディス
プレイの６群の６４本内部データ線へ逐次転送すること
ができる。第１の６４本内部データ線へのビデオデータ
転送完了後に、次の６４個のビデオ信号が内部データ線
Ｄ６５〜Ｄ１２８へ転送される。これはデマルチプレク
ス回路の第２セットのコントロール信号をイネーブルし
て行われる。各ビデオデータ信号の転送は指示されたラ
イン時間間隔の１／６期間中に行われる。この操作は６
つのデマルチプレクス回路全部について逐次継続され
る。４２μＳの割付けられたデータ入力時間内に１ロー
のビデオ情報全体が内部データ線へ転送される。
ラーハンドヘルドＴＶが使用される。水平ピクセル数は
３８４である。デマルチプレクサおよびプリチャージ回
路をディスプレイ自体の上に薄膜トランジスタにより製
作してビデオデータを転送しディスプレイがビデオ源に
直接インターフェイスされる。ディスプレイ外部のビデ
オ源からのビデオ信号は指示されたライン時間間隔の１
／６を使用してディスプレイ６４のデータ線へ一時に到
来するようにされる。６群の各々に２個ずつの１２個の
コントロール信号により、異なる６ブロック内のデマル
チプレクストランジスタは到来するビデオ信号をディス
プレイの６群の６４本内部データ線へ逐次転送すること
ができる。第１の６４本内部データ線へのビデオデータ
転送完了後に、次の６４個のビデオ信号が内部データ線
Ｄ６５〜Ｄ１２８へ転送される。これはデマルチプレク
ス回路の第２セットのコントロール信号をイネーブルし
て行われる。各ビデオデータ信号の転送は指示されたラ
イン時間間隔の１／６期間中に行われる。この操作は６
つのデマルチプレクス回路全部について逐次継続され
る。４２μＳの割付けられたデータ入力時間内に１ロー
のビデオ情報全体が内部データ線へ転送される。
【００３０】実施例について本発明を説明してきたが、
発明の範囲を開示した特定形式に限定するものではな
く、特許請求の範囲に明記された発明の精神および範囲
に入る変更、修正、等価発明は全て本発明に含まれるも
のとする。
発明の範囲を開示した特定形式に限定するものではな
く、特許請求の範囲に明記された発明の精神および範囲
に入る変更、修正、等価発明は全て本発明に含まれるも
のとする。
【図１】自己走査ＴＦＴＬＣＤビデオディスプレイ用の
新システムおよびデータドライバ回路の基本ブロック
図。
新システムおよびデータドライバ回路の基本ブロック
図。
【図２】マトリクスアレイおよびその上のデータ走査回
路の詳細図。
路の詳細図。
【図３】本発明の波形およびタイミングを示す図。
【図４】キャパシタが充電よりも迅速に放電することを
示すキャパシタ充電波形図。
示すキャパシタ充電波形図。
【図５】ピクセルキャパシタに全プリチャージ電圧Ｖ＋
もしくはＶ−よりも低い電圧を印加して時間を節減する
ことを示す波形図。
もしくはＶ−よりも低い電圧を印加して時間を節減する
ことを示す波形図。
１０ ディスプレイシステム １２ コラムドライバ回路 １４ ガラスディスプレイ １６ コラムデータドライバ ２５ ローセレクトドライバ ４９ シフトレジスタ ５０ サンプルキャパシタ ５２ 出力アンプ ５８ ビデオ ６０ コントロール論理 ６２ 高電圧発生器 ６４ 入力ＣＬＲ ６６ グループＩ ６８ グループ（Ｘ−１） ７０ グループＸ ７２ スイッチング素子 ７４ スイッチング素子 ７６ スイッチング素子 １０２ デマルチプレクサドライバ回路 １１６ プリチャージ回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２６】 電気光学材料の層で分離され、少くと
も一方がガラスである、第１および第２の対向基板を有
するディスプレイを駆動するデータ線およびピクセルプ
リチャージ回路において、該回路は、第１の基板上に行
列堆積され各々がピクセルキャパシタおよびディスプレ
イ素子を形成するスイッチングトランジスタを含むＹ個
のスイッチング素子と、第２の基板上のピクセルキャパ
シタ用共通電極と、各々が入力ビデオデータ電圧レベル
を有するＹ本のビデオデータ入力線と、ロースイッチン
グ素子に接続され所与ローを逐次セレクトして逐次セレ
クトされた各ロー内のスイッチング素子を活性化するロ
ードライブ回路と、第１の基板上に堆積されＹ個の各ス
イッチングエレメントの対応するエレメントに接続され
てセレクトされたロー内の各データ線およびピクセルキ
ャバシタをプリチャージし各ローがセレクトされる時に
Ｙ本の入力ビデオデータ線上のビデオデータによりセレ
クトされたピクセルキャパシタが入力ビデオデータ電圧
レベルへチャージ及びディスチャージされてビデオディ
スプレイピクチュアを形成するＹ個のプリチャージ素
子、を具備する回路。 ─────────────────────────────────────────────────────
も一方がガラスである、第１および第２の対向基板を有
するディスプレイを駆動するデータ線およびピクセルプ
リチャージ回路において、該回路は、第１の基板上に行
列堆積され各々がピクセルキャパシタおよびディスプレ
イ素子を形成するスイッチングトランジスタを含むＹ個
のスイッチング素子と、第２の基板上のピクセルキャパ
シタ用共通電極と、各々が入力ビデオデータ電圧レベル
を有するＹ本のビデオデータ入力線と、ロースイッチン
グ素子に接続され所与ローを逐次セレクトして逐次セレ
クトされた各ロー内のスイッチング素子を活性化するロ
ードライブ回路と、第１の基板上に堆積されＹ個の各ス
イッチングエレメントの対応するエレメントに接続され
てセレクトされたロー内の各データ線およびピクセルキ
ャバシタをプリチャージし各ローがセレクトされる時に
Ｙ本の入力ビデオデータ線上のビデオデータによりセレ
クトされたピクセルキャパシタが入力ビデオデータ電圧
レベルへチャージ及びディスチャージされてビデオディ
スプレイピクチュアを形成するＹ個のプリチャージ素
子、を具備する回路。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月２日
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
Claims (25)
- 【請求項１】 少くとも第１の基板がガラスである、電
気光学材層により分離された対向する第１および第２の
基板を有するＬＣＤディスプレイにおいて、該ディスプ
レイは、第１の基板上に堆積されたＹ本のビデオデータ
入力線と、第１の基板上に堆積されたＺ行のＹ個のスイ
ッチング素子のＸ群と、第２の基板上の全スイッチング
素子用の共通電極と、第１の基板上に堆積されＺ行のス
イッチング素子に接続されて各ローのスイッチング素子
を活性化させるロードライブ線と、第１の基板上に堆積
されＸ群のＹ個のスイッチング素子およびＹ本のビデオ
データ入力線に接続されて逐次連続的にＹ本の入力線上
のビデオデータをＸ群のＹ個のスイッチング素子の各々
に接続してビデオピクチュアを形成するＸ群のＹ個のデ
マルチプレクシング素子、を具備するＬＣＤディスプレ
イ。 - 【請求項２】 請求項１記載のディスプレイにおいて、
さらに、スイッチングトランジスタおよびＹ個の各スイ
ッチング素子を形成する各容量ピクセル素子を具備し、
各容量ピクセル素子は第１の基板上に堆積された第１の
電極および第２の基板上の共通電極を有し、各第１の電
極はＸ群のＹ個の各スイッチング素子内のＹ個のトラン
ジスタの中の対応する１個に接続されており、さらに、
第１の基板上に堆積されたＹ個のプリチャージ素子を具
備し、その各々がデマルチプレクシング素子と対応する
スイッチングトランジスタ間のＹ本のビデオデータ入力
線の各々に接続されていてビデオ入力線にビデオデータ
信号が加えられる前にデータ線およびピクセル素子をプ
リチャージする、ディスプレイ。 - 【請求項３】 請求項２記載のディスプレイにおいて、
さらに、各デマルチプレクシング素子を形成する薄膜ト
ランジスタと、第１の基板上に堆積され偶数番の各デマ
ルチプレクシング素子にそれぞれ接続されて各ローが逐
次活性化される時に偶数番のビデオ入力線をＸ群のスイ
ッチング素子の各々のＺ行の中の選定行内の偶数番のス
イッチングトランジスタに接続するＸ群のデマルチプレ
クサの各々に対する第１のコントロール線と、第１の基
板上に堆積され奇数番の各デマルチプレクシング素子に
接続されて各ローが逐次活性化される時に奇数番のビデ
オ入力線をＸ群のスイッチング素子の各々のＺ行の中の
選定行内の奇数番のスイッチングトランジスタに接続し
てビデオディスプレイ画を生成するＸ群のデマルチプレ
クサの各々に対する第２のコントロール線、を具備する
ディスプレイ。 - 【請求項４】 請求項３記載のディスプレイにおいて、
さらに、Ｙ個の各プリチャージ素子を形成する薄膜トラ
ンジスタと、Ｘ群の各スイッチング素子のＹ個の各スイ
ッチングトランジスタを形成する薄膜トランジスタ、を
具備するディスプレイ。 - 【請求項５】 請求項４記載のディスプレイにおいて、
Ｘ＝６群、Ｙ＝６４、Ｚ＝２４０であるディスプレイ。 - 【請求項６】 請求項１記載のディスプレイにおいて、
ビデオピクチュアはテレビジョンピクチュアであるディ
スプレイ。 - 【請求項７】 電気光学材料の薄層で分離され、少くと
も一方がガラスである、第１および第２の対向基板を有
するＬＣＤディスプレイを駆動するデータ線およびピク
セルプリチャージ回路において、該回路は、第１の基板
上に行列堆積され各々がピクセルキャパシタおよびディ
スプレイ素子を形成するスイッチングトランジスタを含
む複数個のスイッチング素子と、第２の基板上のピクセ
ルキャパシタ用共通電極と、各々が入力ビデオデータ電
圧レベルを有するＹ本のビデオデータ入力線と、ロース
イッチング素子に接続され所与ローを逐次セレクトして
逐次セレクトされた各ローを１〜Ｚ内のスイッチング素
子を活性化するロードライブ回路と、第１の基板上に堆
積されＹ本のビデオデータ入力線を各ロー１〜Ｚ内のセ
レクトされたＸ群のＹ個のスイッチング素子に逐次接続
するＸ群のデマルチプレクシング回路と、第１の基板上
に堆積されセレクトされたＸ群内のＹ個の各スイッチン
グエレメントの対応するエレメントに接続されてセレク
トされたロー１〜Ｚ内の各データ線およびピクセルキャ
パシタをプリチャージし各ローがセレクトされる時にＹ
本の入力ビデオデータ線上のビデオデータによりデータ
線およびセレクトされたピクセルキャパシタが入力ビデ
オデータ電圧レベルへディスチャージされてビデオディ
スプレイピクチュアを形成するＹ個のプリチャージ素
子、を具備する回路。 - 【請求項８】 請求項７記載のピクセルプリチャージ回
路において、さらに、各プリチャージ素子を形成するソ
ース、ドレーンおよびゲート電極を有しソース電極はそ
の関連するＹ本の入力データ線の中の１本に接続されて
いる薄膜トランジスタと、各プリチャージトランジスタ
のドレーン電極に接続されている電圧源と、各プリチャ
ージ薄膜トランジスタのゲート電極に接続されＹ本のビ
デオ入力データ線上のデータがスイッチング素子に接続
される前に全データ線およびセレクトされたＸ群のスイ
ッチング素子内のセレクトされたローの関連するピクセ
ルキャパシタを導通かつプリチャージしてデータ線によ
り各ピクセルキャパシタがディスプレイピクチュアを形
成する入力ビデオデータ電圧レベルへディスチャージで
きるようにするプリチャージ信号線、を具備するピクセ
ルプリチャージ回路。 - 【請求項９】 請求項８記載のピクセルプリチャージ回
路において、さらに、奇数番入力データ線Ｄ１，Ｄ３・
・Ｄｎ−１に接続されたプリチャージトランジスタのド
レーン電極に接続された第１の所定電圧と、偶数番の入
力データ線Ｄ２，Ｄ４・・Ｄｎに接続されたプリチャー
ジトランジスタのドレーン電極に接続された第２の異な
る所定電圧、を有するピクセルプリチャージ回路。 - 【請求項１０】 電気光学材の膜により分離され、少く
とも一方がガラスである、第１および第２の基板が対向
するＬＣＤディスプレイの入力線を低減するシステムに
おいて、該システムは、第１の基板上にＺ行に堆積され
所定の電圧レベル（Ｖ＋もしくはＶ−）と入力ビデオデ
ータ電圧レベルとの間で充放電を行ってＬＣＤディスプ
レイ像を生成するＸ群のＹ列のスイッチング素子と、第
１の基板上に堆積されたＹ列のビデオデータ入力線と、
第１の基板上に堆積されＹ列のビデオデータ入力線をＸ
群の各々のＹ列のスイッチング素子の中の対応する素子
に逐次接続するデマルチプレクシング回路と、デマルチ
プレクシング回路がＹ列のビデオデータ入力線を固定時
間ｔにわたってＸ群のスイッチング素子に逐次接続でき
るようにし、ビデオデータ線は第１の時間だけＸ群の各
々に逐次接されて、最終群Ｘのスイッチング素子が入力
ビデオデータ電圧レベルに安定化するための第２の固定
時間がさらに得られるようにするコントロール手段、を
具備するシステム。 - 【請求項１１】 請求項１０記載のシステムにおいて、
さらに、Ｘ群のスイッチング素子のＺ行に接続されＺ行
のスイッチング素子の各々を逐次セレクトする信号を発
生するロードライブ手段と、Ｙ列のＺ行に接続されＸ群
のスイッチング素子のビデオデータ入力線をデマルチプ
レクスする前にセレクトされた各ローの各スイッチング
素子を第３の時間だけプリチャージするプリチャージ回
路、を含むシステム。 - 【請求項１２】 請求項１１記載のシステムにおいて、
さらに、ローセレクト信号を除去してスイッチング素子
がそのビデオデータ電荷を保持するように絶縁すること
によりローｎ−１内のスイッチング素子をディセレクト
する第３のプリチャージ期間に先行する第４の時間を含
む、システム。 - 【請求項１３】 請求項１２記載のシステムにおいて、
ｔ＝４２μＳ、Ｘ＝６、Ｙ＝６４である、システム。 - 【請求項１４】 ＬＣＤディスプレイシステムへのデー
タドライブ線数を低減するシステムにおいて、ディスプ
レイは電気光学材層により分離された対向する第１およ
び第２の基板を有し、少くとも第１の基板はガラスであ
り、複数本の内部データ線がＸ群Ｙ列Ｚ行内の第１の基
板上に堆積された同様に複数個のピクセルキャパシタに
接続されていてチャージされるとピクチュアを表示する
ようにされており、該システムは、Ｘ群Ｙ列の内部デー
タ線およびピクセルキャパシタの全てに対するＹ本のビ
デオデータ入力信号線を第１の固定時間ｔ内に逐次デマ
ルチプレクスし、Ｘ群Ｙ列の各々に対しては第２の固定
時間だけ逐次デマルチプレクスして全内部データ線およ
びセレクトされたピクセルを入力ビデオデータ電圧レベ
ルへディスチャージさせＸ群の最後のセレクトされたピ
クセルキャパシタが入力ビデオデータ電圧レベルへ安定
化するのに充分な時間を持つことができるようにする第
３の固定時間が得られるようにする第１の回路と、第４
の固定時間中にローｎ−１内の全ピクセルキャパシタを
絶縁する第２の回路と、第５の固定時間中ににローｎ内
の全内部データ線およびピクセルキャパシタを第１の電
圧レベルへプリチャージする第３の回路であって、ピク
セルの連続する各ローは第１の電圧レベルへ逐次チャー
ジされ次に表示された時間だけデマルチプレクスされた
データ信号により入力ビデオデータ電圧レベルへ変えら
れかつ各連続ローｎ−１内のピクセルが絶縁されてディ
スプレイピクチュアを形成する前記第３の回路、を具備
するシステム。 - 【請求項１５】 逐次走査されるＺ行内のＸ群のＹ列線
内の複数個のピクセルキャパシタに多重化ビデオデータ
信号が接続されている入力ビデオデータ線を有するＬＣ
Ｄディスプレイの動作改善回路において、該回路は、ロ
ーｎ内の全データ線およびピクセルキャパシタを第１の
固定時間だけ第１の所定電圧レベルへプリチャージする
第１の回路手段と、走査されたローｎ内のＸ群のピクセ
ルキャパシタへのビデオデータ入力信号を後続する第２
の固定時間内にデマルチプレクスして走査されたロー内
のＸ群の各々のピクセルキャパシタの第１の所定電圧レ
ベルが入力ビデオデータ電圧レベルへ変えられてＺロー
の逐次走査時にビデオディスプレイが形成される第２の
回路手段、を具備する回路。 - 【請求項１６】 請求項１５記載の回路において、さら
に第３の固定時間中にＺローを逐次走査してローｎ−１
内の全ピクセルキャパシタを絶縁しその後第１の固定時
間中にローｎ内の全ピクセルキャパシタをプリチャージ
する第３の回路手段を含む回路。 - 【請求項１７】 請求項１６記載の回路において、第２
の回路手段は所与ローｎ内のＸ群のピクセルキャパシタ
の全てに対するビデオ入力信号を第２の時間ｔ内にデマ
ルチプレクスして各ピクセルキャパシタの電圧を第２の
入力ビデオデータ電圧レベルに変え、第１の回路手段は
全データ線およびセレクトされたローｎ内の各ピクセル
キャパシタを第１の固定時間内にプリチャージして各ピ
クセルキャパシタを第１の所定電圧レベルへプリチャー
ジし、第３の回路手段はローｎ−１内の全ピクセルキャ
パシタを第３の固定時間内に分離することによりローｎ
−１をディセレクトする回路。 - 【請求項１８】 請求項１７記載の回路において、第２
の回路手段はＸ群の各ピクセルキャパシタへのビデオデ
ータ入力信号をｔ／Ｘ時間内にデマルチプレクスしその
後付加時間を得てローｎがローｎ−１としてディセレク
トされる前にＸ群内の各ピクセルキャパシタがその入力
ビデオデータ電圧レベルへ安定化するのに充分な時間を
持つようにする回路。 - 【請求項１９】 電気光学材層により分離され少くとも
第１の基板がガラスである対向する第１および第２の基
板を有しかつＸローＹコラムのＸ群の第１の基板上に堆
積されてチャージされた時にピクチュアを発生する複数
個のピクセルキャパシタを有するＬＣＤディスプレイの
データドライブ線数低減方法において、該方法は次のス
テップ、すなわち、（ａ）Ｘ群Ｙコラムの全ピクセルキ
ャパシタに対するＹ本のビデオデータ入力線を固定時間
ｔ内に逐次マルチプレクスし、Ｘ群Ｙコラムの各々に対
しては第１の固定時間だけ逐次マルチプレクスして各デ
ータ線および関連するセレクトされたピクセルが予め選
定された電圧レベルを受信してＸ群の最後のセレクトさ
れたピクセルキャパシタが所定電圧レベルに安定化する
ための充分な時間を持つことができるようにするさらに
第２の固定時間が得られるようにし、（ｂ）第１の固定
時間よりも大きい第３の固定時間中にローｎ−１内の全
ピクセルキャパシタを分離し、（ｃ）第１の固定時間よ
りも小さい第４の固定時間中にローｎ内の全ピクセルキ
ャパシタを所定の第１電圧レベルにプリチャージし、
（ｄ）Ｚローの各々についてステップ（ａ）〜（ｃ）を
逐次繰り返してディスプレイピクチュアを形成する、こ
とからなる方法。 - 【請求項２０】 電気光学材により分離され少くとも第
１の基板がガラスである対向する第１および第２の基板
を有するＬＣＤディスプレイの形成方法において、該方
法は次のステップ、すなわち、第１の基板上にＹ本のビ
デオデータ入力線を堆積し、第１の基板上にＺローのＹ
個のスイッチングエレメントのＸ群を堆積し、全スイッ
チングエレメントに対する共通電極を第２の基板上に形
成し、第１の基板上にロードライブ線を堆積してロード
ライブ線を逐次Ｚローのスイッチングエレメントのセレ
クトされたエレメントに接続して各ローのスイッチング
エレメントを活性化させ、第１の基板上にＸ群Ｙ個のデ
マルチプレクシングエレメントを堆積し、Ｘ群Ｙ個のデ
マルチプレクシング素子をＸ群Ｙ個のスイッチング素子
およびＹ本のビデオデータ入力線に接続してＹ本のビデ
オデータ入力線が逐次連続的にＸ群Ｙ個のスイッチング
素子の各々に接続されて入力線上のビデオデータにより
ビデオピクチュアを形成する、ことからなる方法。 - 【請求項２１】 電気光学材料層により分離され少くと
も一方がガラスである対向する第１および第２の基板を
有するＬＣＤディスプレイを駆動するピクセルプリチャ
ージ回路の形成方法において、該方法は次のステップ、
すなわち、各々がディスプレイエレメントを形成するス
イッチングトランジスタおよびピクセルキャパシタを含
む複数個のスイッチング素子を第１の基板上にＺローＹ
コラムのＸ群として堆積し、ピクセルキャパシタ用共通
電極を第２の基板上に形成し、第１の基板上にＹ本のビ
デオデータ入力線を形成し、スイッチング素子に接続さ
れて所与のローを逐次セレクトし逐次セレクトされる各
ロー１〜Ｚ内のスイッチング素子を活性化させるロード
ライブ回路を第１の基板上に堆積し、Ｙ本のビデオデー
タ入力線を各ロー１〜Ｚ内のＸ群Ｙコラムのスイッチン
グ素子に逐次接続するＸ群のデマルチプレクシング回路
を第１の基板上に堆積し、セレクトされたＸ群内のＹ個
のスイッチング素子の中の対応する素子に接続されるＹ
個のプリチャージ素子を第１の基板上に堆積してセレク
トされたロー１〜Ｚ内の各ピクセルキャパシタを第１の
所定電圧へプリチャージしてＹ本の入力ビデオデータ線
上のビデオデータ電圧レベルによりセレクトされた各ピ
クセルキャパシタの電圧が入力ビデオデータ電圧レベル
に変化して各ローのセレクト時にビデオディスプレイピ
クチュアが形成される、ことからなる方法。 - 【請求項２２】 電気光学材膜により分離され少くとも
一方がガラスである対向する第１および第２の基板から
なるＬＣＤディスプレイへの入力線低減方法において、
該方法は次のステップ、すなわち、Ｘ群Ｙコラムのスイ
ッチング素子を第１の基板上にＺローに堆積して所定の
電圧レベル（Ｖ＋）および入力ビデオデータ電圧レベル
間で充放電を行いＬＣＤディスプレイ像を生成し、Ｙコ
ラムのビデオデータ入力線を第１の基板上に堆積し、 デマルチプレクシング回路を第１の基板上に堆積してＹ
コラムのビデオデータ入力線をＸ群の各々のＹコラムス
イッチング素子の中の対応する素子に逐次接続し、コン
トロール手段をデマルチプレクシング回路に接続してＹ
コラムのビデオデータ入力線を固定時間ｔにわたってＸ
群のスイッチング素子に逐次接続できるようにし、ビデ
オデータ線は第１の時間ｔ／ＸだけＸ群の各々に逐次接
続されて最終群Ｘのスイッチング素子が所定の電圧レベ
ル（Ｖ＋）から入力ビデオデータ電圧レベルへ安定化す
るための付加時間が得られる、ことからなる方法。 - 【請求項２３】 少くとも第１の基板がガラスであり電
気光学材層で分離された第１および第２の対向基板を有
し、かつ複数個のピクセルキャパシタが第１の基板上に
Ｘ群のＹコラムＺローとして堆積されていてＹデータ入
力線上で多重化されたデータ信号によりチャージされる
とディスプレイピクチュアを発生するＬＣＤディスプレ
イのデータドライブ線数低減方法において、該方法は次
のステップ、すなわち、第１の時間中第１の回路により
ローｎ−１内の全キャパシタを分離し、第２の時間中に
第２の回路によりローｎ内の全ピクセルキャパシタを所
定電圧へプリチャージし、Ｘ群Ｙコラムの全ピクセルキ
ャパシタに対するＹ個のビデオデータ入力信号を第３の
固定時間ｔ内に、またＸ群Ｙコラムの個々のピクセルキ
ャパシタに対しては第４の固定時間ｔ／Ｘだけ第３の回
路により逐次デマルチプレクスしてセレクトされたピク
セルキャパシタの所定のプリチャージ電圧を所定のビデ
オデータ信号電圧レベルに変えさらにＸ群の最後のセレ
クトされたピクセルキャパシタがビデオデータ電圧レベ
ルへ安定化するのに充分な時間を持つことができるよう
にするためにさらに第５の時間を与え、ピクセルの各連
続ローｎは逐次繰返しチャージされ、その所定のプリチ
ャージ電圧はデマルチプレクスされたビデオデータ信号
によりビデオデータ電圧へ変化され各連続ローｎ−１内
で分離されてディスプレイピクチュアが形成される、こ
とからなる方法。 - 【請求項２４】 逐次走査されるＺローのＸ群Ｙコラム
線内の複数個のピクセルキャパシタへデマルチプレクス
された線上に多重化入力ビデオデータを有するＬＣＤデ
ィスプレイの動作改良方法において、該方法は次のステ
ップ、すなわち、ローｎ内の全コラム線およびピクセル
キャパシタを第１の回路手段によりある時間所定のプリ
チャージ電圧レベルへプリチャージした後で入力信号を
Ｘ群へデマルチプレクスし、第２の回路手段により入力
ビデオデータ信号を走査されるロー内のＸ群のピクセル
キャパシタへデマルチプレクスしてＺローが逐次走査さ
れる時にセレクトされたロー内のＸ群の各々の各ピクセ
ルキャパシタのプリチャージ電圧レベルが入力ビデオデ
ータ電圧レベルへ変化してビデオディスプレイが形成さ
れる、ことからなる方法。 - 【請求項２５】 請求項２４記載の方法において、さら
に第３の回路手段によりＺローを逐次走査してローｎ−
１内の全ピクセルキャパシタを分離しその後でローｎ内
の全ピクセルキャパシタをプリチャージするステップを
含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/971,721 US5426447A (en) | 1992-11-04 | 1992-11-04 | Data driving circuit for LCD display |
| US971721 | 1992-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713528A true JPH0713528A (ja) | 1995-01-17 |
| JP3262908B2 JP3262908B2 (ja) | 2002-03-04 |
Family
ID=25518717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18183393A Expired - Lifetime JP3262908B2 (ja) | 1992-11-04 | 1993-06-16 | Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 |
Country Status (16)
| Country | Link |
|---|---|
| US (1) | US5426447A (ja) |
| EP (1) | EP0667022B1 (ja) |
| JP (1) | JP3262908B2 (ja) |
| KR (1) | KR100318152B1 (ja) |
| CN (1) | CN1071025C (ja) |
| AT (1) | ATE152850T1 (ja) |
| AU (1) | AU667597B2 (ja) |
| BR (1) | BR9307368A (ja) |
| CA (1) | CA2148351C (ja) |
| DE (1) | DE69310534T2 (ja) |
| DK (1) | DK0667022T3 (ja) |
| ES (1) | ES2105337T3 (ja) |
| GR (1) | GR3024364T3 (ja) |
| MY (1) | MY110010A (ja) |
| RU (1) | RU2160933C2 (ja) |
| WO (1) | WO1994010676A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11502325A (ja) * | 1996-01-11 | 1999-02-23 | トムソン−エルセデ | 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用 |
| US7463229B2 (en) | 2003-07-18 | 2008-12-09 | Seiko Epson Corporation | Display driver, display device, and drive method |
| JP2009009156A (ja) * | 1998-03-25 | 2009-01-15 | Sony Corp | 液晶表示装置 |
| US9207520B2 (en) | 2010-02-26 | 2015-12-08 | Sony Corporation | Projector apparatus having a foldable filter device |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
| JPH06337400A (ja) * | 1993-05-31 | 1994-12-06 | Sharp Corp | マトリクス型表示装置及び駆動方法 |
| US5589406A (en) * | 1993-07-30 | 1996-12-31 | Ag Technology Co., Ltd. | Method of making TFT display |
| JPH07129122A (ja) * | 1993-10-28 | 1995-05-19 | Sharp Corp | 表示駆動装置およびそのデータ伝送方法 |
| US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
| JP3451717B2 (ja) * | 1994-04-22 | 2003-09-29 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| US5633653A (en) * | 1994-08-31 | 1997-05-27 | David Sarnoff Research Center, Inc. | Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect |
| DE69623153T2 (de) * | 1995-03-06 | 2003-04-17 | Thomson Multimedia Sa | Treiberschaltungen für Datenleitungen mit einem gemeinsamen Rampensignal für ein Anzeigesystem |
| JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
| JP3376220B2 (ja) * | 1995-10-03 | 2003-02-10 | キヤノン株式会社 | 画像形成装置とその製造方法 |
| US5757351A (en) * | 1995-10-10 | 1998-05-26 | Off World Limited, Corp. | Electrode storage display addressing system and method |
| DE69734491T2 (de) * | 1996-02-09 | 2006-06-01 | Seiko Epson Corp. | Potentialerzeugungsvorrichtung |
| US5781167A (en) * | 1996-04-04 | 1998-07-14 | Northrop Grumman Corporation | Analog video input flat panel display interface |
| US6100879A (en) * | 1996-08-27 | 2000-08-08 | Silicon Image, Inc. | System and method for controlling an active matrix display |
| US6124853A (en) * | 1996-09-03 | 2000-09-26 | Lear Automotive Dearborn, Inc. | Power dissipation control for a visual display screen |
| JP3297986B2 (ja) * | 1996-12-13 | 2002-07-02 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| US6157360A (en) * | 1997-03-11 | 2000-12-05 | Silicon Image, Inc. | System and method for driving columns of an active matrix display |
| WO1999004384A1 (fr) * | 1997-07-14 | 1999-01-28 | Seiko Epson Corporation | Dispositif a cristaux liquides, procede d'excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif |
| US6100868A (en) * | 1997-09-15 | 2000-08-08 | Silicon Image, Inc. | High density column drivers for an active matrix display |
| KR100239413B1 (ko) * | 1997-10-14 | 2000-01-15 | 김영환 | 액정표시소자의 구동장치 |
| JP2001506381A (ja) * | 1997-10-20 | 2001-05-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示デバイス |
| FR2776107A1 (fr) * | 1998-03-10 | 1999-09-17 | Thomson Lcd | Procede d'affichage de donnees sur un afficheur matriciel |
| US20120162161A1 (en) * | 1998-03-25 | 2012-06-28 | Sony Corporation | Liquid crystal display |
| US6046736A (en) | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
| TW530287B (en) * | 1998-09-03 | 2003-05-01 | Samsung Electronics Co Ltd | Display device, and apparatus and method for driving display device |
| FR2784489B1 (fr) * | 1998-10-13 | 2000-11-24 | Thomson Multimedia Sa | Procede d'affichage de donnees sur un afficheur matriciel |
| US6806862B1 (en) * | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| JP2000193938A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置の駆動方法 |
| US7595771B1 (en) * | 1998-12-31 | 2009-09-29 | Texas Instruments Incorporated | Electro-optical, tunable, broadband color modulator |
| US6278428B1 (en) * | 1999-03-24 | 2001-08-21 | Intel Corporation | Display panel |
| JP3482908B2 (ja) | 1999-05-26 | 2004-01-06 | 日本電気株式会社 | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 |
| GB9925060D0 (en) * | 1999-10-23 | 1999-12-22 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
| KR100685942B1 (ko) * | 2000-08-30 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| DE10100569A1 (de) * | 2001-01-09 | 2002-07-11 | Koninkl Philips Electronics Nv | Treiberschaltung für Anzeigevorrichtung |
| TW525139B (en) * | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
| KR100752602B1 (ko) | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
| JP2002297110A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | アクティブマトリクス型液晶表示装置の駆動方法 |
| US20020145584A1 (en) * | 2001-04-06 | 2002-10-10 | Waterman John Karl | Liquid crystal display column capacitance charging with a current source |
| JP3981252B2 (ja) * | 2001-06-07 | 2007-09-26 | 株式会社日立製作所 | 画像表示パネル及び画像表示パネルを有する画像ビューア |
| JP3642042B2 (ja) * | 2001-10-17 | 2005-04-27 | ソニー株式会社 | 表示装置 |
| US20030085856A1 (en) * | 2001-11-02 | 2003-05-08 | Klein Terence R | System and method for minimizing image degradation in LCD microdisplays |
| KR100649243B1 (ko) * | 2002-03-21 | 2006-11-24 | 삼성에스디아이 주식회사 | 유기 전계발광 표시 장치 및 그 구동 방법 |
| JP2003323160A (ja) * | 2002-04-30 | 2003-11-14 | Sony Corp | 液晶表示装置およびその駆動方法、ならびに携帯端末 |
| JP4794801B2 (ja) * | 2002-10-03 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 携帯型電子機器の表示装置 |
| US7116296B2 (en) * | 2003-01-07 | 2006-10-03 | Tpo Displays Corp. | Layout method for improving image quality |
| KR100515299B1 (ko) * | 2003-04-30 | 2005-09-15 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 및 구동 방법 |
| US7295199B2 (en) | 2003-08-25 | 2007-11-13 | Motorola Inc | Matrix display having addressable display elements and methods |
| KR100989344B1 (ko) * | 2003-09-02 | 2010-10-25 | 삼성전자주식회사 | 데이터 구동 방법 및 그 장치와, 이를 갖는 표시 장치 |
| KR100560468B1 (ko) * | 2003-09-16 | 2006-03-13 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 |
| KR100515306B1 (ko) * | 2003-10-29 | 2005-09-15 | 삼성에스디아이 주식회사 | 유기ｅｌ 표시패널 |
| KR100778409B1 (ko) * | 2003-10-29 | 2007-11-22 | 삼성에스디아이 주식회사 | 화상 표시 패널 및 그 구동 방법 |
| KR100529077B1 (ko) * | 2003-11-13 | 2005-11-15 | 삼성에스디아이 주식회사 | 화상 표시 장치, 그 표시 패널 및 그 구동 방법 |
| KR100578911B1 (ko) * | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 |
| KR100578914B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
| KR100589381B1 (ko) * | 2003-11-27 | 2006-06-14 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR100578913B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| TWI274316B (en) * | 2003-12-15 | 2007-02-21 | Tpo Displays Corp | Display circuitry of display panel |
| US7050027B1 (en) | 2004-01-16 | 2006-05-23 | Maxim Integrated Products, Inc. | Single wire interface for LCD calibrator |
| JP4285314B2 (ja) * | 2004-04-22 | 2009-06-24 | セイコーエプソン株式会社 | 電気光学装置 |
| KR20050104892A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그의 프리차지 방법 |
| KR100600350B1 (ko) * | 2004-05-15 | 2006-07-14 | 삼성에스디아이 주식회사 | 역다중화 및 이를 구비한 유기 전계발광 표시 장치 |
| KR100622217B1 (ko) * | 2004-05-25 | 2006-09-08 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 역다중화부 |
| US20060012595A1 (en) * | 2004-07-19 | 2006-01-19 | Chien-Chih Chen | Driving circuit and driving process of display system |
| TWI297484B (en) * | 2005-04-01 | 2008-06-01 | Au Optronics Corp | Time division driven display and method for driving same |
| KR100739335B1 (ko) * | 2006-08-08 | 2007-07-12 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| CN101303489B (zh) * | 2007-05-09 | 2010-11-10 | 群康科技(深圳)有限公司 | 液晶显示器及其矩阵电路 |
| TWI352233B (en) * | 2007-08-21 | 2011-11-11 | Au Optronics Corp | Liquid crystal display with a precharge circuit |
| KR100924143B1 (ko) * | 2008-04-02 | 2009-10-28 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그의 구동 방법 |
| WO2009130826A1 (ja) * | 2008-04-25 | 2009-10-29 | シャープ株式会社 | 液晶表示装置、テレビジョン受像機 |
| GB0807767D0 (en) * | 2008-04-29 | 2008-06-04 | Plastic Logic Ltd | Off-set top pixel electrode configuration |
| JP4982609B2 (ja) | 2008-07-23 | 2012-07-25 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JP5318888B2 (ja) * | 2008-12-09 | 2013-10-16 | シャープ株式会社 | 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 |
| RU2489756C2 (ru) * | 2009-05-13 | 2013-08-10 | Шарп Кабушики Каиша | Дисплейное устройство |
| KR101372760B1 (ko) * | 2009-06-04 | 2014-03-10 | 샤프 가부시키가이샤 | 표시 장치 및 표시 장치의 구동 방법 |
| WO2010146742A1 (ja) * | 2009-06-17 | 2010-12-23 | シャープ株式会社 | 表示駆動回路、表示装置及び表示駆動方法 |
| JP5214030B2 (ja) * | 2009-07-10 | 2013-06-19 | シャープ株式会社 | 表示装置 |
| BR112012005091A2 (pt) * | 2009-09-07 | 2016-05-03 | Sharp Kk | circuito de pixel e dispositivo de exibição |
| RU2487422C1 (ru) * | 2009-09-07 | 2013-07-10 | Шарп Кабусики Кайся | Схема пикселя и устройство отображения |
| EP2477181A4 (en) * | 2009-09-07 | 2013-03-20 | Sharp Kk | PIXEL CIRCUIT AND DISPLAY DEVICE |
| BR112012005353A2 (pt) * | 2009-09-10 | 2016-03-29 | Sharp Kk | dispositivo de exibição de cristal líquido |
| EP2490209A1 (en) * | 2009-10-16 | 2012-08-22 | Sharp Kabushiki Kaisha | Display driving circuit, display device, and display driving method |
| US8654291B2 (en) * | 2009-10-29 | 2014-02-18 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
| RU2494472C1 (ru) * | 2012-02-15 | 2013-09-27 | Открытое Акционерное Общество "Научно-Исследовательский Институт Микроэлектронной Аппаратуры "Прогресс" (Оао "Ниима "Прогресс") | Драйвер пиксельной ячейки oled дисплея |
| JPWO2015122365A1 (ja) * | 2014-02-17 | 2017-03-30 | 凸版印刷株式会社 | 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法 |
| CN104882105B (zh) * | 2015-05-28 | 2017-05-17 | 武汉华星光电技术有限公司 | 一种液晶驱动电路及液晶显示装置 |
| CN107221277A (zh) * | 2016-03-21 | 2017-09-29 | 北京小米移动软件有限公司 | 显示屏组件、终端以及显示屏控制方法 |
| CN109801585B (zh) * | 2019-03-25 | 2022-07-29 | 京东方科技集团股份有限公司 | 显示面板驱动电路及驱动方法、显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123884A (ja) * | 1982-12-29 | 1984-07-17 | シャープ株式会社 | 液晶表示装置の駆動方法 |
| JPS6281629A (ja) * | 1985-10-07 | 1987-04-15 | Canon Inc | 液晶表示装置の駆動方法 |
| JPS62191832A (ja) * | 1986-02-18 | 1987-08-22 | Canon Inc | 駆動装置 |
| JPS63118128A (ja) * | 1986-11-05 | 1988-05-23 | Oki Electric Ind Co Ltd | アクテイブマトリクス型液晶表示装置の駆動方法 |
| JPS63249897A (ja) * | 1987-03-17 | 1988-10-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 表示装置 |
| JPH02204718A (ja) * | 1989-02-02 | 1990-08-14 | Sony Corp | 液晶ディスプレイ装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL169647B (nl) * | 1977-10-27 | 1982-03-01 | Philips Nv | Weergeefinrichting met een vloeibaar kristal. |
| US4233603A (en) * | 1978-11-16 | 1980-11-11 | General Electric Company | Multiplexed varistor-controlled liquid crystal display |
| US4403217A (en) * | 1981-06-18 | 1983-09-06 | General Electric Company | Multiplexed varistor-controlled liquid crystal display |
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| JPH0685108B2 (ja) * | 1985-08-29 | 1994-10-26 | キヤノン株式会社 | マトリクス表示パネル |
| FR2590394B1 (fr) * | 1985-11-15 | 1987-12-18 | Thomson Csf | Ecran de visualisation electro-optique a transistors de commande |
| DE3750855T2 (de) * | 1986-02-21 | 1995-05-24 | Canon Kk | Anzeigegerät. |
| GB2205191A (en) * | 1987-05-29 | 1988-11-30 | Philips Electronic Associated | Active matrix display system |
| US4870399A (en) * | 1987-08-24 | 1989-09-26 | North American Philips Corporation | Apparatus for addressing active displays |
| US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| US5151689A (en) * | 1988-04-25 | 1992-09-29 | Hitachi, Ltd. | Display device with matrix-arranged pixels having reduced number of vertical signal lines |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JPH0289091A (ja) * | 1988-09-26 | 1990-03-29 | Oki Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置の駆動方法 |
| NL8802436A (nl) * | 1988-10-05 | 1990-05-01 | Philips Electronics Nv | Werkwijze voor het besturen van een weergeefinrichting. |
| US5061920A (en) * | 1988-12-20 | 1991-10-29 | Honeywell Inc. | Saturating column driver for grey scale LCD |
| JPH03168617A (ja) * | 1989-11-28 | 1991-07-22 | Matsushita Electric Ind Co Ltd | 表示装置の駆動方法 |
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| JPH04242788A (ja) * | 1990-12-29 | 1992-08-31 | Nec Corp | 液晶駆動回路 |
| US5206633A (en) * | 1991-08-19 | 1993-04-27 | International Business Machines Corp. | Self calibrating brightness controls for digitally operated liquid crystal display system |
-
1992
- 1992-11-04 US US07/971,721 patent/US5426447A/en not_active Expired - Lifetime
-
1993
- 1993-06-16 JP JP18183393A patent/JP3262908B2/ja not_active Expired - Lifetime
- 1993-10-25 CA CA002148351A patent/CA2148351C/en not_active Expired - Lifetime
- 1993-10-25 AU AU53419/94A patent/AU667597B2/en not_active Expired
- 1993-10-25 EP EP93923613A patent/EP0667022B1/en not_active Expired - Lifetime
- 1993-10-25 RU RU95111379/09A patent/RU2160933C2/ru active
- 1993-10-25 KR KR1019950701823A patent/KR100318152B1/ko not_active IP Right Cessation
- 1993-10-25 BR BR9307368-2A patent/BR9307368A/pt not_active IP Right Cessation
- 1993-10-25 DE DE69310534T patent/DE69310534T2/de not_active Expired - Lifetime
- 1993-10-25 DK DK93923613.9T patent/DK0667022T3/da active
- 1993-10-25 ES ES93923613T patent/ES2105337T3/es not_active Expired - Lifetime
- 1993-10-25 WO PCT/GB1993/002195 patent/WO1994010676A1/en active IP Right Grant
- 1993-10-25 AT AT93923613T patent/ATE152850T1/de not_active IP Right Cessation
- 1993-11-03 MY MYPI93002306A patent/MY110010A/en unknown
- 1993-11-03 CN CN93114395A patent/CN1071025C/zh not_active Expired - Lifetime
-
1997
- 1997-08-06 GR GR970402011T patent/GR3024364T3/el unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123884A (ja) * | 1982-12-29 | 1984-07-17 | シャープ株式会社 | 液晶表示装置の駆動方法 |
| JPS6281629A (ja) * | 1985-10-07 | 1987-04-15 | Canon Inc | 液晶表示装置の駆動方法 |
| JPS62191832A (ja) * | 1986-02-18 | 1987-08-22 | Canon Inc | 駆動装置 |
| JPS63118128A (ja) * | 1986-11-05 | 1988-05-23 | Oki Electric Ind Co Ltd | アクテイブマトリクス型液晶表示装置の駆動方法 |
| JPS63249897A (ja) * | 1987-03-17 | 1988-10-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 表示装置 |
| JPH02204718A (ja) * | 1989-02-02 | 1990-08-14 | Sony Corp | 液晶ディスプレイ装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11502325A (ja) * | 1996-01-11 | 1999-02-23 | トムソン−エルセデ | 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用 |
| JP2009009156A (ja) * | 1998-03-25 | 2009-01-15 | Sony Corp | 液晶表示装置 |
| US7463229B2 (en) | 2003-07-18 | 2008-12-09 | Seiko Epson Corporation | Display driver, display device, and drive method |
| US9207520B2 (en) | 2010-02-26 | 2015-12-08 | Sony Corporation | Projector apparatus having a foldable filter device |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE152850T1 (de) | 1997-05-15 |
| EP0667022A1 (en) | 1995-08-16 |
| RU2160933C2 (ru) | 2000-12-20 |
| GR3024364T3 (en) | 1997-11-28 |
| CA2148351C (en) | 2002-12-31 |
| DK0667022T3 (da) | 1997-12-08 |
| BR9307368A (pt) | 1999-08-31 |
| MY110010A (en) | 1997-11-29 |
| CN1071025C (zh) | 2001-09-12 |
| CN1087728A (zh) | 1994-06-08 |
| DE69310534D1 (de) | 1997-06-12 |
| AU667597B2 (en) | 1996-03-28 |
| CA2148351A1 (en) | 1994-05-11 |
| KR100318152B1 (ko) | 2002-04-22 |
| EP0667022B1 (en) | 1997-05-07 |
| AU5341994A (en) | 1994-05-24 |
| ES2105337T3 (es) | 1997-10-16 |
| JP3262908B2 (ja) | 2002-03-04 |
| DE69310534T2 (de) | 1997-09-11 |
| US5426447A (en) | 1995-06-20 |
| WO1994010676A1 (en) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318152B1 (ko) | 디스플레이구동용데이터선및픽셀프리챠지회로,데이터구동선수절감시스템및절감방법,픽셀프리챠지회로의형성방법,입력선절감방법및,그디스플레이 | |
| US5510807A (en) | Data driver circuit and associated method for use with scanned LCD video display | |
| US6268841B1 (en) | Data line driver for a matrix display and a matrix display | |
| KR100686312B1 (ko) | 액정표시장치 | |
| JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
| KR100468339B1 (ko) | 디스플레이 | |
| KR100342790B1 (ko) | 액티브매트릭스장치 | |
| US20080150852A1 (en) | Active Matrix Display Devices | |
| WO2003042964A2 (en) | Liquid crystal display | |
| GB2324191A (en) | Driver circuit for TFT-LCD | |
| JP2002533766A (ja) | アクティブマトリックス液晶表示装置 | |
| KR101006442B1 (ko) | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 | |
| KR100486900B1 (ko) | 액정 표시장치 | |
| EP1116207A1 (en) | Driving of data lines in active matrix liquid crystal display | |
| KR20040087933A (ko) | 표시장치 | |
| JPH04237093A (ja) | 液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |