JP2002533766A - アクティブマトリックス液晶表示装置 - Google Patents

アクティブマトリックス液晶表示装置

Info

Publication number
JP2002533766A
JP2002533766A JP2000590152A JP2000590152A JP2002533766A JP 2002533766 A JP2002533766 A JP 2002533766A JP 2000590152 A JP2000590152 A JP 2000590152A JP 2000590152 A JP2000590152 A JP 2000590152A JP 2002533766 A JP2002533766 A JP 2002533766A
Authority
JP
Japan
Prior art keywords
column
group
row
liquid crystal
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000590152A
Other languages
English (en)
Inventor
ヘー クナップ アラン
イェー エドワーズ マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002533766A publication Critical patent/JP2002533766A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 行および列駆動回路（３０，３５）に各々接続された行および列アドレス導体（１４，１６）の組を経てアドレスされる表示素子（１０）を具え、前記列駆動回路（３５）が、１行の前記表示素子用データ信号を、列アドレス導体（１６）のグループに、多重化方法において個々のグループアドレス周期において順次に伝送するように動作できる種類である、アクティブマトリックス液晶表示装置において、望ましくない表示アーティファクトの発生を、１グループのグループアドレス周期中に、前充電信号を、次にアドレスされるグループの隣接する列アドレス導体に、前記あるグループにおける列導体に関するデータ信号の値に応じて印加することによって軽減する。これを、前記隣接列導体に関する多重化スイッチ（３６）に加え、前にアドレスされるグループの多重化スイッチと同時に動作するビデオ入力ライン（Ｖ１，Ｖ２，Ｖ３）に接続された追加スイッチ（Ｔｘ）を設けることによって便利に達成する。

Description

【発明の詳細な説明】
【０００１】 本発明は、各々が関連するスイッチング装置を有する液晶表示素子の行および
列アレイと、前記表示素子に接続され、選択信号およびデータ信号を各々前記表
示素子に印加する行および列アドレス導体の組と、選択信号を前記行アドレス導
体の組に印加する行駆動回路と、データ信号を前記列アドレス導体に印加する列
駆動回路とを具え、前記列駆動回路を、ある行の表示素子に関するデータ信号を
、列アドレス導体のグループに、順次に、個々のグループアドレス周期において
移動し、各グループが複数の列アドレス導体を具える、アクティブマトリックス
液晶表示装置に関する。
【０００２】 アクティブマトリックス液晶表示装置は、よく知られており、これらの代表的
な例と、これらが動作する一般的な方法とは、米国特許明細書第５１３０８２９
号に記載されている。これらの装置において、表示素子電極を、第１基板上に、
ＴＦＴ（薄膜トランジスタ）の形態におけるスイッチング装置と、行および列ア
ドレス導体の組と共に設ける。透明共通電極を載せた第２基板を、前記第１基板
から間隔を空けて配置し、ＬＣ（液晶）材料を前記２枚の基板間に配置する。１
行の表示素子におけるすべてのＴＦＴのゲートを個々の行アドレス導体に接続し
、１列の表示素子におけるすべてのＴＦＴのソース電極を個々の列アドレス導体
に接続する。前記行アドレス導体の組に接続された行駆動回路は、前記行導体を
、選択信号を各行導体に順次に印加することによって走査し、１行の表示素子の
ＴＦＴをターンオンし、前記列導体の組に接続された列駆動回路は、データ信号
を前記列導体に、前記行導体の前記行駆動回路による走査と同期して印加し、こ
れによって、選択された行の表示素子を、これらの個々のＴＦＴを経て、これら
の関連する列導体におけるデータ信号の値に応じたレベルに変化させ、必要な表
示出力を発生する。前記行を、このように個々の行アドレス周期中に個々に駆動
し、表示画像を１フィールド周期に渡って構成するようにし、前記表示素子のア
レイを同様に順次のフィールド周期において反復的にアドレスする。
【０００３】 製造および小型化に便利なため、いくつかの表示装置と、特に、ポリシリコン
ＴＦＴを使用するこれらにおける行および／または列駆動回路を、前記表示素子
アレイの周辺に前記ＴＦＴを載せた基板上に、同時に製造され、ＴＦＴ、導体ラ
イン等を同様に具える前記アレイのアクティブマトリックス回路網に用いたのと
同じ大面積エレクトロニクス技術を使用して集積した。ＴＦＴおよびＴＦＴを使
用する場合に可能な回路の種類の動作性能における特定の制限によって、前記列
駆動回路を、慣例的に簡単な多重化回路の形態において設け、これらの例は、米
国特許明細書第４８９０１０１号と、Ｙ．Ｎｉｓｈｉｈａｒａ等によるＳＩＤ
９２ Ｄｉｇｅｓｔの８１ないし８４ページにおける「Fully integrated Poly-
Si TFT CMOS Drivers for Self-Scanned Light Valve」という表題の論文と、Ｓ
．Ｈｉｇａｓｈｉ等によるＳＩＤ ９５ Ｄｉｇｅｓｔの６０９ないし６１２ペ
ージにおける「A 1.8-in Poly-Si TFT-LCD for HDTV Projectors with a 5-V Fu
lly Integrated Driver」という表題の論文とにおいて記載されている。この形
式の列駆動回路は、序章において記載したように動作し、アナログビデオ情報（
データ）を、多重化スイッチを経て、ビデオ情報が同時に印加される複数のビデ
オ入力ラインから、前記表示装置における列アドレス導体の対応するグループま
たはブロックに順次に転送し、１つのグループにおける各列導体を、多重化スイ
ッチを経て異なったビデオ入力ラインに接続する。各々の列アドレス導体を前記
回路の個々の出力部に接続し、代表的にこれらの回路において、前記動作を、１
本の列導体に関連する出力部が、隣接する列導体に関するデータ信号が印加され
る前、またはこの間にハイインピーダンスになるようにする。行アドレス（ビデ
オライン）周期中、前記多重化回路は動作し、列導体の各グループを順番に、前
記表示装置におけるすべての列導体が前記入力ラインにおけるビデオ情報のレベ
ルに対応するレベルに充電されるまで充電する。列導体のあるグループが充電さ
れると、関連する多重化スイッチが開き、前記列導体は、列導体キャパシタンス
に保持されている印加電圧を有するハイインピーダンスノードになり、次に、次
のグループが充電される。前記回路は、このように、すべてのグループを順次に
充電し、各行の表示素子を順番に個々の行アドレス周期中にこのように駆動する
ように動作する。
【０００４】 集積多重化形式列駆動回路の設備は、前記表示装置の製造の単純化に関して利
益を有するが、前記装置の動作中に前記表示素子アレイからの表示出力において
問題が生じる恐れがあることがわかっている。特に、前記アレイにおける特定の
列が、不正確な駆動レベルを有するこれらの列における表示素子によってエラー
を示し、例えば、一様なグレイ領域を表示する場合、表示された画像における強
い可視垂直ラインとして現れる表示の一様さの欠落を結果として生じるかもしれ
ない。
【０００５】 本発明の目的は、上述した許容し得ない表示出力アーティファクトを克服する
、または、少なくともある程度低減する、多重化回路の方法において動作する列
駆動回路を使用する種類のアクティブマトリックス表示装置を提供することであ
る。
【０００６】 本発明によれば、序章において記載した種類のアクティブマトリックス液晶表
示装置において、前記列駆動回路を、１グループに関して１アドレス周期中、前
充電信号を次にアドレスされたグループの隣接する列アドレス導体に、前記１グ
ループにおける列アドレス導体に関するデータ信号の値にしたがって印加するよ
うに配置する。１グループにおける列導体を、前のグループが充電されていると
きに前充電することは、前記列導体が次のグループアドレス周期において充電さ
れるときに生じる前記列導体における電圧変化の大きさを減らすことを目的とす
る。この前充電の結果として、望ましくない表示アーティファクトがかなり低減
することがわかっている。
【０００７】 本発明は、多重化形式の列駆動回路を使用するときのこれらの表示アーティフ
ァクトに関する理由の理解から生じる。容量性結合が、隣接する列アドレス導体
間で、直接的または間接的に生じるかもしれない。各列導体が１行における表示
素子電極の隣接する対の対面するエッジまたは側面間に延在する場合、行アドレ
ス導体の隣接する対間の、前記電極を介した間接的な容量性結合が重要になるか
もしれない。２つの列導体間の直接容量性結合は、列導体の対を互いに隣接して
設け、表示素子電極の列を前記対のいずれかの側に隣接して設け、ある列の電極
を１本の列導体によってアドレスし、他の列の電極を第２列導体によってアドレ
スする他のレイアウトの場合において生じるかもしれない。このような間接的ま
たは直接的キャパシタンスの存在は、１グループの第１列導体における電圧が前
記列駆動回路の動作において変化するため、この電圧における変化が、前にアド
レスされたグループの最後の列導体において、このキャパシタンスを経て結合す
る恐れがあり、これによって、前記最後の列導体における電圧セットを妨害する
ことを意味する。この結果、（最後のものは別として）各グループの最後の列導
体における電圧にエラーが生じ、このエラーは、表示された画像における上述し
た可視垂直ラインを生じる。この問題は、前記表示素子電極を、前記アクティブ
マトリックス回路網全体に延在する絶縁層上に載せ、前記ＴＦＴおよび行および
列アドレス導体の組を前記基板上に具え、前記表示素子電極の一部を前記２つの
隣接する列アドレス導体（および行アドレス導体）に部分的に重なるように配置
し、これらの実際の開口が増すようにした高開口率形式の表示装置において特に
明らかである。このような重なりは、結果として、ある列アドレス導体と前記表
示素子電極の隣接する部分との間に存在する重大なキャパシタンスを生じる
【０００８】 本発明によれば、この妨害を生じる前記列導体を前充電することによって、前
記列駆動回路によってその後アドレスされたときに前記列導体において生じる電
圧変化の大きさが低減され、これによって、前にアドレスされたグループにおけ
る隣接列導体において生じるエラーが低減する。
【０００９】 最も大きい利益に関して、前記列導体を、好適には、該列導体に向けられたデ
ータ信号の値に応じたその期待される最終的な電圧に近い値に前充電し、この前
充電を、前記電圧変化および誘発されるエラーが、前記誘発されるエラーの可視
効果が最も重大な平坦領域に関して、ゼロに向かうように行う。
【００１０】 好適実施形態において、既知の多重化列駆動回路のように、前記データ信号を
、複数のビデオ入力ラインから、出力部を個々の列導体に各々結合した多重化ス
イッチを経て伝送し、前記次にアドレスされるグループの隣接列導体をビデオ入
力ラインにその関連する多重化スイッチに加えて補助スイッチを介して接続し、
前記補助スイッチを、前記前にアドレスされるグループの多重化スイッチと同時
に動作するように配置する。前記導体に関連する前記補助スイッチおよび多重化
スイッチを、好適には、同じビデオ入力ラインに接続する。このようにして、前
のグループが選択されたとき、次のグループにおける第１列導体を、前記補助ス
イッチを経て、その関連するビデオラインにそのとき存在する電位レベルに充電
する。その後、前記次のグループが選択されたとき、このグループの第１列導体
をその個々の多重化スイッチを経て再びアドレスし、前記ビデオラインにおいて
そのとき存在する電位、すなわち、目的とするデータ信号レベルに充電する。こ
のとき、前記その後にアドレスされたグループにおけるこの第１列導体における
電圧変化は、前記２つのグループが選択された連続する時間周期間の、その関連
するビデオラインにおける電位における差にちょうど対応する。平坦領域表示の
場合において、前記ビデオライン電圧は一定のままであり、前記差はゼロである
。いくつかの場合において、例えば、列反転駆動方法を用いた場合、前記補助ス
イッチを、前記多重化スイッチを接続したのとは異なるビデオ入力ラインに接続
するのが望ましいかもしれない。
【００１１】 本発明によるアクティブマトリックス表示装置の実施形態を、例として、添付
した図面の参照と共に説明する。
【００１２】 前記図面は一定の比率に合わせて描かれておらず、特定のディメンションは誇
張されているかもしれず、他のディメンションは減少されているかもしれないこ
とは明らかであろう。同じ参照符を、前記図面を通じて、同じまたは同様の部分
を示すのに使用した。
【００１３】 図１を参照し、液晶ディスプレイ素子１０の行および列アレイを具える一般的
で慣例的なアクティブマトリックス液晶表示装置の単純化した図式的な回路図を
示す。前記表示素子は、スイッチング装置として機能する関連するＴＦＴ１２を
各々有し、行および列アドレス導体１４および１６の組を経てアドレスされる。
簡単にするために、いくつかの表示素子のみをここに示す。実際には、数１００
の表示素子の行および列が存在しうる。ＴＦＴ１２のドレインを、個々の行およ
び列アドレス導体の交点に隣接して位置する個々の表示素子電極１８に接続し、
表示素子１０の個々の行に関連するすべてのＴＦＴのゲートを同じ行アドレス導
体１４に接続し、前記表示素子の個々の列に関係するすべてのＴＦＴのソースを
同じ列アドレス導体１６に接続する。列および行アドレス導体１４、１６の組と
、ＴＦＴ１２と、画素電極１８とを、例えばガラスの同じ絶縁基板上にすべて載
せ、種々の導電層、絶縁層および半導体層の堆積およびフォトリソグラフィック
パターン化を含む既知の薄膜技術を使用して製造する。前記アレイにおけるすべ
ての表示素子に共通の連続透明電極を載せた第２ガラス基板（図示せず）を、基
板２５から間隔を空けて配置し、前記２枚の基板を前記表示素子アレイの周囲を
取り囲んで一緒に密封し、スペーサによって分離し、液晶材料を含む閉じた空間
を規定する。各々の表示素子電極１８は、前記共通電極の重なっている部分と、
これらの間の液晶材料と共に、光変調表示素子を規定する。
【００１４】 この装置の一般的な構造および動作の双方は、例えば、その内容がここに含ま
れる米国特許明細書第５１３０８２９号に記載のような慣例的な習慣に従う。走
査（ゲート）信号を各々の行アドレス導体１４に、例えばディジタルシフトレジ
スタを具える行駆動回路３０によって印加し、データ信号を列導体１６に、前記
ゲート信号と同期して、列駆動回路３５によって印加する。各行導体にゲート信
号を印加するのに応じて、該行導体に接続されたＴＦＴ１２はターンオンし、個
々の表示素子をそのときこれらに関係する列導体において存在するデータ信号の
レベルにしたがって充電する。１行の表示素子が、例えば、印加されたビデオ信
号のライン周期に対応する個々の行アドレス周期においてアドレスされた後、 前記フィールド周期の残りの間、前記表示素子を電気的に絶縁し、印加された電
化がＬＣキャパシタンスに格納され、これらの表示出力を、これらがその後のフ
ィールド周期において再びアドレスされるまで保持することを保証するため、前
記ゲート信号の終了に応じて、これらの関係するＴＦＴはターンオフする。
【００１５】 透過モードの動作に関して、表示素子電極１８を、ＩＴＯのような光透過性導
電材料によって形成し、個々の表示素子は、前記装置、例えば基板２５の一方の
側に向けられてもよい、バックライトからの光を、これらの印加されたデータ信
号電圧にしたがって変調し、前記アレイにおけるすべての行の表示素子をアドレ
スすることによって構成される表示画像が他方の側から見ることができるように
する。反射モードの動作において、表示素子電極１８を金属のような光反射導電
材料によって形成し、前記装置の前面に前記共通電極を載せた前記基板を通過し
て入射する光は、各表示素子におけるＬＣ材料によって変調され、これらの表示
状態に応じて、前記反射表示素子電極によって、その基板を通過して反射し、前
記装置の前面において、見る人に見える表示画像を発生する
【００１６】 前記アレイの一部における表示素子電極と、行および列アドレス導体の代表的
な物理的配置の一例を、図２に図式的に示す。ＴＦＴ１２を、簡単にするために
省略するが、関係する行および列導体の交点に隣接して位置する。個々の表示素
子電極１８にＰｎ，ｍとラベル付けし、ここでｎおよびｍは、これらの個々の行
および列番号を示す。したがって、電極Ｐｎ，ｍを関連する行および列導体Ｒｎ
およびＣｍを経てアドレスし、電極Ｐｎ，ｍ＋１を行および列導体ＲｎおよびＣ
ｍ＋１を経てアドレスし、電極Ｐｎ＋１，ｍを関連する行および列導体Ｒｎ＋１
およびＣｍを経てアドレスする、等である。この特別な例において、表示素子構
造を、高開口率を与える種類のものとする。この目的のため、表示素子電極１８
を、絶縁材料、例えばシリコン窒化物か、ポリイミドまたはレジストのような有
機材料の層に載せ、前記層は、前記アクティブマトリックス回路網上に堆積され
、前記基板上に載せられたアドレス導体の組およびＴＦＴを具え、図２に示すよ
うに、これらの上部および下部エッジにおいて隣接する列導体１６と部分的に重
なり、これらの対面する垂直横エッジにおいて隣接する行導体１４と部分的に重
なるように延在する。したがって、明らかなように、各列導体は、２つの隣接す
る表示素子列における表示素子電極の一部に重なる。各表示素子電極１８を、前
記絶縁層において形成された接触開口部（図示せず）を通じて前記絶縁層の下に
あるその関連するＴＦＴのドレインに接続する。個々の表示素子電極１８を、こ
れらの隣から、前記行および列導体上に位置する小さい間隙によって分離する。
この形式の構造の例は、米国特許明細書第５６４１９７４号および欧州特許出願
公開明細書第０６１７３１０号に記載されており、これらに対する参照は、より
詳細な説明のためである。
【００１７】 行および列駆動回路３０および３５を、便利かつ簡単なため、基板２５におい
て集積し、前記ＴＦＴと行および列アドレス導体の組とを具えるアクティブマト
リックスアレイと同時に、同じ薄膜処理技術を使用して形成する。集積駆動回路
は、既知であり、これらの例は、上述した論文において記載されている。通常、
ポリシリコン技術を使用するが、アモルファスシリコン技術を特定の場合におい
て代わりに用いることができる。集積列駆動回路３５に関して、これを多重化形
式の回路の形態において設ける。このような回路の一般的な動作は、アナログビ
デオ情報を複数のビデオ入力ラインから前記表示素子における対応する数の列ア
ドレス導体のグループに順次に伝送する多重化技術に基づく。前記ビデオ情報を
、ＮＭＯＳ ＴＦＴ、ＰＭＯＳ ＴＦＴまたはＣＭＯＳ伝送ゲートから成っても
よい多重化スイッチを経て伝送する。各々が個々の列導体に関連する回路の出力
部に構成する前記スイッチをグループにおいて動作し、スイッチのグループがタ
ーンオンする場合、対応する列が、そのとき前記個々のビデオラインに存在する
前記データ信号電圧レベルに充電される。前記スイッチがターンオフする場合、
前記列導体における電圧が、前記列導体のキャパシタンスと、これらと並列に接
続されているかもしれないなんらかの追加の格納キャパシタンスとにおいて格納
される。ビデオライン行アドレス周期中、多重化スイッチの各グループは、前記
表示素子のすべての行が適切なビデオ情報によって充電されるまで、順次にター
ンオンする。
【００１８】 図３は、既知の多重化列駆動回路３５の一部を、単純化した図式的な形態にお
いて示す。この比較的簡単な例において、３つのビデオ入力ラインＶ１、Ｖ２お
よびＶ３が存在し、これらのビデオ入力ラインには並列入力ビデオ信号を印加し
、多重化スイッチ３６を３つのグループにおいて配置し、これら出力部を個々の
連続的な列アドレス導体１６に接続する。基板２５において前記多重化回路と共
に集積してもしなくてもよいシフトレジスタを具える制御回路３７は、前記多重
化スイッチのグループの各々を、制御信号Ｇ１、Ｇ２、Ｇ３等を使用し、前記ビ
デオライン周期の終了時に前記アレイにおける列のすべてが充電されるように、
順次に選択する。Ｇ１がハイになる場合、最初の３つの多重化スイッチ３６は閉
になり、最初の３つの列Ｓ１、Ｓ２およびＳ３はビデオラインＶ１、Ｖ２および
Ｖ３における電圧レベルに各々充電される。次にＧ１はロウになり、前記３つの
多重化スイッチは開になり、列Ｓ１、Ｓ２およびＳ３は前記ビデオラインから絶
縁される。このとき、前記列における電圧は前記列キャパシタンスにおいて格納
される。次に、制御信号Ｇ２はハイになり、スイッチ３６の次のグループを閉に
し、３つの列の次のグループＳ４、Ｓ５およびＳ６を、このとき前記ビデオライ
ンにおいて存在する電圧に充電する。前記多重化スイッチの動作は、このように
して続き、行の各グループを、前記アレイにおけるすべての列導体が充電される
まで、連続的に適切に充電する。
【００１９】 多重化列駆動回路を使用する表示装置の動作において、問題は、規則正しい間
隔において可視垂直ラインの形態において生じる表示アーティファクトによって
経験されている。これらのアーティファクトは、前記列駆動回路の動作において
特定の列導体に故意でなく容量性結合されている電圧によって生じ、結果として
、これらの列導体に関係する前記表示素子の電圧と、したがってこれらの出力輝
度とにおいてエラーを生じることが確認されている。このような容量性結合は、
列導体１６が表示素子電極１８の隣接する列に延在することによって起こる。結
果として、重大なキャパシタンスが、列アドレス導体と、隣接する表示素子電極
との間に存在する。これは、特に、前記表示素子電極が部分的に前記列導体と重
なる高開口率形式の表示素子レイアウトの場合である。
【００２０】 この影響を、前記アレイにおける代表的に少数の表示素子に関するほぼ同じ等
価回路を示す図４と、図３の回路に動作におけるいくつかの電圧波形の例を示す
図５も参照して説明する。前記表示装置の表示素子は、各々が、多数のキャパシ
タンスを含み、これらのいくつかを図４に示す。Ｃ１およびＣ２は、表示素子電
極１８と、２つの隣接する列導体１６との間のキャパシタンスを表す。Ｃ３は、
前記表示素子キャパシタンスを表し、これを、液晶キャパシタンスおよび表示素
子格納キャパシタの組み合わせとしてもよい。Ｃ４は、前記列導体のキャパシタ
ンスを表し、前記行導体と列導体との間のキャパシタンスと、前記列導体と前記
表示アレイの共通電極との間のキャパシタンスと、前記ＴＦＴのゲート−ソース
キャパシタンスとを含む。他のキャパシタンスも存在するかもしれず、ここで説
明する影響に寄与するかもしれないが、明瞭にするために省略した。
【００２１】 前記列電圧エラーの源は、例えば、列導体Ｓ２におけるビデオ情報における変
化の影響を考慮することによって明らかになる。この電圧における変化は、表示
素子キャパシタＣ３にキャパシタＣ２を経て結合し、したがって、前記表示素子
電圧における変化を引き起こす。列導体Ｓ１における電圧が前記列駆動回路によ
って保持されていない場合、すなわち、関連する列駆動回路出力がハイインピー
ダンスになり、列導体Ｓ１が浮動状態の場合、この表示素子電圧における変化は
、さらに、列導体Ｓ１にキャパシタＣ１を経て結合するかもしれない。ある列導
体における電圧の変化の、隣接する列導体へのこの結合を、結合係数Ｋｃによっ
て示すことができる。第１列導体における電圧がΔＶだけ変化する場合、これが
第２列導体において発生する電圧における変化を、ＫｃΔＶによって与える。こ
の影響を、さらに、図３および５の参照と共に説明する。ここで、簡単にするた
めに、前記表示アレイが一様なグレイ領域によってアドレスされており、前記ビ
デオ情報駆動電圧の極性の行反転およびフィールド反転を使用し、列駆動回路３
５がちょうど３つのビデオ入力ラインを有するとする。同様の影響が、他の反転
方法に関しても、異なった数のビデオラインを有する回路に関しても、表示され
たビデオ情報がより複雑な場合でも生じる。図５において、Ｇ１、Ｇ２およびＧ
３は、多重化スイッチ３６の最初の３つのグループに印加される制御波形であり
、これのスイッチをターンオンする電圧信号を含み、Ｓ１ないしＳ９は、最初の
９本の列導体に印加する電圧波形である。前記表示が一様なグレイ領域を表示し
ているため、３本のビデオラインＶ１ないしＶ３に印加される電圧波形は、図５
に示すように同じである。前記ビデオ信号の極性は、各ビデオライン周期（Ｔｌ
）後に反転する。前記列駆動回路内の制御回路３７は、前記グループの各々を、
制御信号Ｇ１、Ｇ２およびＧ３を使用し、ビデオライン周期Ｔｌの終了において
前記表示におけるすべての列が充電されるように順次に選択する。第２グループ
がその後すぐにＧ２がハイになることによって選択された場合、列導体Ｓ４にお
ける電圧は変化するため、この変化は、図３においてノードｐ３によって表され
る第２列における表示素子の表示素子電極に減少した振幅で結合される。表示素
子電圧におけるこの変化は、さらに、前にアドレスされたグループにおける最後
の列導体Ｓ３において、この導体が今は前記ビデオラインから絶縁されているた
め、結合される。この結果、図５におけるＳ３に関する電圧波形において示すよ
うに、前記列電圧におけるエラーが生じる。前記電圧変化は、さらに、列導体Ｓ
２に表示素子ノードｐ２を経て結合され、列導体Ｓ１にノードｐ１を経て結合さ
れる。しかしながら、結合の各段において、結合された信号の大きさは係数Ｋｃ
によって減少する。したがって、Ｓ３における電圧におけるエラーが、前記表示
された画像の一様さに最も重要なものである。
【００２２】 前記３本の列の第２グループが充電されると、信号Ｇ２はロウになり、前記多
重化スイッチの第２の組はターンオフする。前記列の第３グループが、Ｇ３がハ
イになることによって充電される場合、列導体Ｓ７における電圧における変化の
結合が、列導体Ｓ６における電圧におけるエラーを引き起こす。この影響は、前
記アレイにおける列の各グループに関して同様に、一般的に、各多重化スイッチ
グループにおける最後の列が、次のグループにおける隣接する列導体、すなわち
、次に選択されるグループにおける第１列導体における電圧変化による重大な電
圧エラーを受けるように生じる。クロストークの一種であるこのエラーは、それ
自身、前記表示された画像において可視である垂直ラインの形態において現れ、
前記ラインのピッチは前記多重化スイッチグループの幅に対応する。
【００２３】 このようなエラーの可視性を回避または有意に低減するために、１グループに
おける第１列を、関連するグループが実際に、このグループに関連する前記制御
信号がハイになることによって選択される前に、選択順序の観点においてすぐ前
のグループが選択される周期中に予め充電する。この前充電は、該グループの第
１列における電圧変化の大きさを最小限にするようなものであり、したがって、
前記前のグループ、すなわち、すぐ前に選択されたグループの最後の列において
容量性結合されたエラー電圧の大きさを最小限にするようなものである。特に、
前記エラー電圧は、輝度が変化せず、前記エラーが最も高く可視になる前記表示
画像の部分である前記画像の平坦領域において、少なくともゼロに近く低下する
。望ましくは、前記列を、前記列に予定されたデータ信号の値によって決定され
るその予定された最終電圧に近い値に前充電する。
【００２４】 図６は、この目的を達成する本発明による表示装置の好適実施形態における列
駆動回路の一部を図式的に示す。図示した回路のこの部分は、２つの隣接する多
重化スイッチグループを具え、各々を３本の連続する列導体に再び結合する。Ｔ
ＦＴを具える６個の多重化スイッチ３６に、Ｔ１ないしＴ６とラベル付けする。
ＴＦＴ Ｔ１ないしＴ３を、制御信号Ｇ１によって動作可能な第１多重化スイッ
チグループとし、ＴＦＴ Ｔ４ないしＴ６を制御信号Ｇ２によって動作可能な後
続する、すなわち、次にアドレスされる多重化スイッチグループとする。この回
路において、再びＴＦＴの形態における追加のスイッチを、各グループにおける
第１列導体（順序において最初のグループの第１列導体は別として）と、適切な
前記ビデオラインとの間に、前記列導体に関係する多重化スイッチと並列に接続
する。したがって、図６を参照すると、追加ＴＦＴ Ｔｘを、ＴＦＴ Ｔ４と並
列に、列Ｓ４とビデオラインＶ１との間に接続する。これと異なり、そのゲート
に印加される制御信号Ｇ２によって動作する多重化スイッチＴ４（と、Ｔ５およ
びＴ６）は、追加ＴＦＴ Ｔｘのゲートを、制御信号Ｇ１を運ぶ制御ラインに接
続し、したがって、前のグループのＴＦＴ Ｔ１ないしＴ３によって同時に動作
可能である。最初のものを別として各々の多重化スイッチグループは、このよう
に接続された追加ＴＦＴを有し、一般に、Ｎ番目のグループにおける第１列導体
は、これらに接続され、（Ｎ−１）番目のグループに関する制御信号によって動
作可能な追加ＴＦＴを有する。
【００２５】 これら２つのグループに関する列駆動回路３５の動作を図７に示し、この図に
おいて、ＶｆおよびＶｌは、各々、あるグループの第１列、例えば、（Ｎ＋１）
番目のグループにおける列Ｓ４に印加される電圧と、前のグループの最終列、例
えば、Ｎ番目のグループにおける列Ｓ３に印加される電圧とを表す。これら２つ
の列電圧波形を、明瞭にするために図７において垂直にオフセットして示す。第
１グループ、すなわち、Ｎ番目のグループに関する選択信号がアクティブな場合
（すなわち、このグループに関する選択信号Ｇ１がハイになる）場合、Ｎ番目の
グループのすべての列Ｓ１ないしＳ３は、ビデオラインＶ１ないしＶ３における
これらの適切なデータ信号レベルに、ＴＦＴ Ｔ１ないしＴ３を経て、各々充電
される。したがって、Ｖｌ（Ｓ３）は、Ｖ３におけるレベルにしたがってある値
に上昇する。同時に、次の（Ｎ＋１）番目のグループの第１列Ｓ４も、ビデオラ
インＶ１の電位にＴＦＴ Ｔｘを経て充電され、Ｖｆ（Ｓ４）もこの周期中に上
昇する。この次の（Ｎ＋１）番目のグループが、その後すぐに、Ｇ２がハイにな
ることによって選択されると、第１列Ｓ４における電圧変化は、ここでは、制御
信号Ｇ１およびＧ２の選択周期に対応する隣接する時間周期間のビデオラインＶ
１における電位差にのみ対応する。この周期におけるＶｆにおける変化Ｖｓｔｅ
ｐと、したがって列３において引き起こされる電圧エラーＶｅｒｒとは、最小限
になる。
【００２６】 前記列電圧におけるどのようなエラーの影響も最も著しくなる平坦領域におい
て、列駆動回路３５に印加されるビデオ信号によって決定されるビデオライン電
圧は一定であり、ブロックＮ＋１の第１列、すなわちＳ４は、正確な電圧にＴｘ
を経て充電される。したがって、電圧ステップＶｓｔｅｐはゼロになり、エラー
電圧Ｖｅｒｒも同様にゼロになる。関連するビデオラインにおける電圧に変化が
ある他の場合において、Ｖｓｔｅｐは実際にゼロにはならない。しかしながら、
画像輝度における水平段階的変化がある前記画像の領域におけるものであるため
、正信号から負信号への完全な変化に対応するステップより小さく、残りの小さ
いエラーは見えない。全体的な影響は、Ｖｓｔｅｐのサイズと、したがってＶｅ
ｒｒのサイズとが、Ｎ番目のグループにおける最終列と、（Ｎ＋１）番目のグル
ープにおける第１列との間の電圧差に比例することである。この同じ電圧が水平
方向における表示素子における輝度の差を決定するため、前記エラーの影響は、
前記輝度変化が小さく、前記エラーを隠す大きい輝度変化が存在する場所のみ大
きいため、不可視になる。
【００２７】 図６に示す配置は、前記表示装置が、どのようなモードにおいても、前記入力
ビデオラインにおけるビデオ信号の極性が前記ライン周期中に変化せずに駆動さ
れる場合に適する。これは常に、前記表示装置が、フィールドまたは行（ライン
）反転モードにおいてと、画素および列反転のいくつかのインプリメンテーショ
ンにおける場合である。しかしながら、前記表示装置が、各入力ビデオラインに
おける入力ビデオ信号を周期的に反転することによって反転が行われる列または
画素反転において駆動される場合、ＴＦＴ Ｔｘを、図６に示す配置とは異なる
ビデオラインに接続する必要がある。この理由を、図６の配置を考察することに
よって見つけることができる。所定の行に沿って、列Ｓ１を、例えば、正に充電
すべきであり、列Ｓ２を負に充電すべきであり、列Ｓ３を正に充電すべきである
場合、ビデオラインＶ１の極性は、Ｇ１グループ選択周期中は正になり、Ｇ２グ
ループ選択周期中は負になる。これは、列Ｓ４が、Ｇ１グループ選択中に誤った
極性（正）に前充電されることを意味する。これは、グループＧ２が選択された
（負に充電された）場合、列Ｓ４において大きい電圧変化を発生し、ＴＸが存在
しない場合に生じるのと同じ望ましくない高いレベルの結合を列Ｓ３において与
える。このような場合における解決法は、追加ＴＦＴ Ｔｘを、Ｇ１グループ選
択周期中はＶ１がＧ２グループ選択中に有するのと同じ極性を有するビデオライ
ンの１つに接続することである。この場合において、これを、前記追加ＴＦＴを
ビデオラインＶ２に接続することによって達成することができる。
【００２８】 カラーディスプレイ装置において、カラーフィルター素子を前記他方の基板上
に慣例的な方法において搭載し、この場合において、ビデオ入力ラインＶ１、Ｖ
２およびＶ３は、各々、個々のカラー、赤、緑および青ビデオ情報成分を運んで
もよく、前記アレイにおける隣接する列を、赤、緑および青情報を表示するよう
に配置する。
【００２９】 本発明を、特に、前記表示素子電極を絶縁層上のアクティブマトリックス回路
網上に載せた種類の表示装置に関連して説明したが、例えば、米国特許明細書第
５１３０８２９号に記載の種類の、電極１８が前記ＴＦＴおよびアドレス導体の
組と同様のレベルにおいて前記ＴＦＴおよびアドレス導体の側部に位置する他の
種類の表示装置構造に用いることもできる。
【００３０】 前記ビデオ信号を前記ビデオ入力ライン（例えば、Ｖ１、Ｖ２およびＶ３）に
供給する行駆動回路３０の部分と、制御信号Ｇ１、Ｇ２、Ｇ３等を前記多重化ス
イッチに印加する制御回路３７とを、基板２５において集積する必要があるが、
代わりに、別個に形成し、前記基板上の多重化回路に接続してもよい。
【００３１】 さらに、少なくとも前記列駆動回路の多重化回路を前記アクティブマトリック
ス回路網と同じ基板上に完全に集積すると特に便利であるが、前記駆動回路のこ
の部分と、同様に前記列駆動回路とを、例えば、チップオンガラス技術を使用し
、別個の構成部分として形成し、前記アクティブマトリックス回路網によって電
気的に相互接続することもできる。
【００３２】 本発明を、前記多重化形式以外の行駆動回路を使用するが、ある列導体に関連
する出力部が、隣接する列導体にデータ信号が供給される前とその間、ハイイン
ピーダンスになるように動作し、同様の問題を生じる表示装置においても有益に
使用することができる。
【００３３】 本開示を読むことによって、他の変形が当業者には明らかになるであろう。こ
れらのような変形は、アクティブマトリックス液晶表示装置とその構成部品の分
野において既知であり、ここにすでに記載した特長の代わり、または、これらに
追加して使用することができる他の特徴を含んでもよい。
【図面の簡単な説明】
【図１】 図１は、アクティブマトリックスＬＣ表示装置の単純化した図式的な
回路図である。
【図２】 図２は、高開口率形式の既知のアクティブマトリックスＬＣ表示装置
の代表的な部分における表示素子電極と行および列アドレス導体のレイアウトを
図式的に示す。
【図３】 図３は、既知の多重化形式の列駆動回路を、いくつかの列導体とこれ
らの関係するキャパシタンスと共に図式的に示す。
【図４】 図４は、図１の表示装置の表示素子アレイの一部の等価回路を示す。
【図５】 図５は、表示素子の動作において存在する代表的な駆動波形を示す。
【図６】 図６は、本発明による表示装置の一実施形態の列駆動回路の一部を図
式的に示す。
【図７】 図７は、動作における列電圧および制御信号波形の例を示す。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 2H093 NC11 NC12 NC32 ND09 5C006 AC21 AF43 BB16 BC11 FA22 5C080 AA10 BB05 DD05 FF11 JJ02 JJ03 JJ04

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 各々が関連するスイッチング装置を有する液晶表示素子の行およ
    び列アレイと、前記表示素子に接続され、選択信号およびデータ信号を各々前記
    表示素子に印加する行および列アドレス導体の組と、選択信号を前記行アドレス
    導体の組に印加する行駆動回路と、データ信号を前記列アドレス導体に印加する
    列駆動回路とを具え、前記列駆動回路を、ある行の表示素子に関するデータ信号
    を、列アドレス導体のグループに、順次に、個々のグループアドレス周期におい
    て移動し、各グループが複数の列アドレス導体を具える、アクティブマトリック
    ス液晶表示装置において、前記列駆動回路を、１グループに関して１アドレス周
    期中、前充電信号を次にアドレスされたグループの隣接する列アドレス導体に、
    前記１グループにおける列アドレス導体に関するデータ信号の値にしたがって印
    加するように配置したことを特徴とするアクティブマトリックス液晶表示装置。
  2. 【請求項２】 請求項１に記載のアクティブマトリックス液晶表示装置において
    、１行に関する前記データ信号を、複数のビデオ入力ラインから、出力部を個々
    の列導体に各々結合した多重化スイッチを経て伝送し、前記次にアドレスされる
    グループの隣接列導体をビデオ入力ラインにその関連する多重化スイッチに加え
    て補助スイッチを介して接続し、前記補助スイッチを、前記前にアドレスされる
    グループの多重化スイッチと同時に動作するように配置したことを特徴とするア
    クティブマトリックス液晶表示装置。
  3. 【請求項３】 請求項２に記載のアクティブマトリックス液晶表示装置において
    、前記隣接列アドレス導体に関連する多重化スイッチおよび補助スイッチを、同
    じビデオ入力ラインに接続したことを特徴とするアクティブマトリックス液晶表
    示装置。
  4. 【請求項４】 請求項１または２に記載のアクティブマトリックス液晶表示装置
    において、前記表示素子のスイッチング装置と、前記行および列アドレス導体の
    組とを基板上に設け、表示素子電極を搭載した絶縁材料の層で覆ったことを特徴
    とするアクティブマトリックス液晶表示装置。
  5. 【請求項５】 請求項２または３に記載のアクティブマトリックス液晶表示装置
    において、前記表示素子のスイッチング装置と前記多重化スイッチとが、共通基
    板上に形成された薄膜トランジスタを具えることを特徴とするアクティブマトリ
    ックス液晶表示装置。
JP2000590152A 1998-12-19 1999-12-03 アクティブマトリックス液晶表示装置 Pending JP2002533766A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9827988.8 1998-12-19
GBGB9827988.8A GB9827988D0 (en) 1998-12-19 1998-12-19 Active matrix liquid crystal display devices
PCT/EP1999/009451 WO2000038165A1 (en) 1998-12-19 1999-12-03 Active matrix liquid crystal display devices

Publications (1)

Publication Number Publication Date
JP2002533766A true JP2002533766A (ja) 2002-10-08

Family

ID=10844555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590152A Pending JP2002533766A (ja) 1998-12-19 1999-12-03 アクティブマトリックス液晶表示装置

Country Status (7)

Country Link
US (1) US6700562B1 (ja)
EP (1) EP1055219B1 (ja)
JP (1) JP2002533766A (ja)
KR (1) KR100628937B1 (ja)
DE (1) DE69938037T2 (ja)
GB (1) GB9827988D0 (ja)
WO (1) WO2000038165A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156473A (ja) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd 液晶パネルのデータ駆動方法及び装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW526464B (en) 2000-03-10 2003-04-01 Sharp Kk Data transfer method, image display device and signal line driving circuit, active-matrix substrate
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100771516B1 (ko) * 2001-01-20 2007-10-30 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2002236542A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 信号検出装置
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
KR100861629B1 (ko) * 2001-06-08 2008-10-07 톰슨 라이센싱 Ｌｃｏｓ 컬럼 메모리 효과 축소
JP3659246B2 (ja) * 2002-11-21 2005-06-15 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
KR101029406B1 (ko) * 2003-12-17 2011-04-14 엘지디스플레이 주식회사 액정표시장치의 디멀티플렉서와 그 구동방법
KR100649249B1 (ko) * 2004-06-30 2006-11-24 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널
US7483010B2 (en) * 2004-12-22 2009-01-27 Himax Technologies Limited Frame-varying addressing method of color sequential display
KR20070052051A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
JP5200344B2 (ja) * 2006-08-02 2013-06-05 富士ゼロックス株式会社 画像表示媒体、画像書込み装置、および画像形成装置
KR20080107855A (ko) * 2007-06-08 2008-12-11 삼성전자주식회사 표시 장치 및 이의 구동 방법
KR101484291B1 (ko) * 2008-06-17 2015-01-20 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
KR102122529B1 (ko) * 2013-12-10 2020-06-12 엘지디스플레이 주식회사 표시장치용 구동회로
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
KR102378589B1 (ko) 2015-08-21 2022-03-28 삼성디스플레이 주식회사 디멀티플렉서, 이를 포함한 표시장치 및 그의 구동방법
CN111048051A (zh) * 2019-12-23 2020-04-21 武汉华星光电技术有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028813A (ja) * 1988-06-28 1990-01-12 Nec Home Electron Ltd 液晶駆動回路
JPH06266314A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 表示装置の駆動回路
JPH07152350A (ja) * 1993-11-30 1995-06-16 Sharp Corp 表示装置及びその駆動方法
JPH07295520A (ja) * 1994-04-22 1995-11-10 Sony Corp アクティブマトリクス表示装置及びその駆動方法
JPH08286641A (ja) * 1995-04-11 1996-11-01 Sony Corp アクティブマトリクス表示装置
JP2000089194A (ja) * 1998-09-03 2000-03-31 Samsung Electronics Co Ltd 表示装置とその駆動装置及び駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680477B2 (ja) * 1985-02-06 1994-10-12 キヤノン株式会社 液晶表示パネル及び駆動方法
US4890101A (en) 1987-08-24 1989-12-26 North American Philips Corporation Apparatus for addressing active displays
GB2245741A (en) 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
US5648793A (en) * 1992-01-08 1997-07-15 Industrial Technology Research Institute Driving system for active matrix liquid crystal display
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JP2812851B2 (ja) 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP3297986B2 (ja) * 1996-12-13 2002-07-02 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3639416B2 (ja) * 1997-10-03 2005-04-20 三洋電機株式会社 駆動回路内蔵型液晶表示装置
GB9915572D0 (en) * 1999-07-02 1999-09-01 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028813A (ja) * 1988-06-28 1990-01-12 Nec Home Electron Ltd 液晶駆動回路
JPH06266314A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 表示装置の駆動回路
JPH07152350A (ja) * 1993-11-30 1995-06-16 Sharp Corp 表示装置及びその駆動方法
JPH07295520A (ja) * 1994-04-22 1995-11-10 Sony Corp アクティブマトリクス表示装置及びその駆動方法
JPH08286641A (ja) * 1995-04-11 1996-11-01 Sony Corp アクティブマトリクス表示装置
JP2000089194A (ja) * 1998-09-03 2000-03-31 Samsung Electronics Co Ltd 表示装置とその駆動装置及び駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156473A (ja) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd 液晶パネルのデータ駆動方法及び装置

Also Published As

Publication number Publication date
WO2000038165A1 (en) 2000-06-29
GB9827988D0 (en) 1999-02-10
KR100628937B1 (ko) 2006-09-27
KR20010041022A (ko) 2001-05-15
US6700562B1 (en) 2004-03-02
DE69938037T2 (de) 2009-01-22
EP1055219A1 (en) 2000-11-29
EP1055219B1 (en) 2008-01-23
DE69938037D1 (de) 2008-03-13

Similar Documents

Publication Publication Date Title
US6703994B2 (en) Active matrix array devices
JP2002533766A (ja) アクティブマトリックス液晶表示装置
US8183570B2 (en) Thin film transistor array panel
KR960700494A (ko) 엘씨디(lcd) 디스플레이용 데이터 드라이버회로(a data driver circuit for use with an lcd display)
JPH04233516A (ja) アクティブマトリクス液晶表示装置
JPH09288261A (ja) 液晶表示装置及びその駆動方法
US7355575B1 (en) Matrix panel display apparatus and driving method therefor wherein auxiliary signals are applied to non-selected picture elements
EP1049955B1 (en) Active matrix liquid crystal display devices
JP2003280036A (ja) 液晶表示装置
US20100001937A1 (en) System and Method for Driving a Display Panel
WO2005020206A1 (ja) 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
EP1116207B1 (en) Driving of data lines in active matrix liquid crystal display
US7123232B1 (en) Active matrix array devices
JP2003308055A (ja) 走査信号線駆動回路及び画像表示装置
JP3411496B2 (ja) 画像表示装置
JPH09329809A (ja) 液晶表示装置
US20030112211A1 (en) Active matrix liquid crystal display devices
KR100637529B1 (ko) 액정 표시 장치 및 이의 구동방법
US20100001934A1 (en) Display Panel and Multi-Branch Pixel Structure Thereof
WO2001018780A1 (en) Active matrix liquid crystal display devices
JPH11231343A (ja) アクティブマトリクス型液晶表示装置、及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921