KR101484291B1 - 데이터 드라이버 및 이를 갖는 표시장치 - Google Patents

데이터 드라이버 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR101484291B1
KR101484291B1 KR20080056901A KR20080056901A KR101484291B1 KR 101484291 B1 KR101484291 B1 KR 101484291B1 KR 20080056901 A KR20080056901 A KR 20080056901A KR 20080056901 A KR20080056901 A KR 20080056901A KR 101484291 B1 KR101484291 B1 KR 101484291B1
Authority
KR
South Korea
Prior art keywords
gamma voltage
gamma
data signal
voltage
data
Prior art date
Application number
KR20080056901A
Other languages
English (en)
Other versions
KR20090131107A (ko
Inventor
짠지펑
정원창
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080056901A priority Critical patent/KR101484291B1/ko
Priority to US12/269,792 priority patent/US8599188B2/en
Priority to JP2008303321A priority patent/JP5461001B2/ja
Priority to CN200910000186XA priority patent/CN101609654B/zh
Publication of KR20090131107A publication Critical patent/KR20090131107A/ko
Application granted granted Critical
Publication of KR101484291B1 publication Critical patent/KR101484291B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

데이터 드라이버에서, 인버터는 다수의 데이터 신호 중 제1 그룹에 포함된 제1 데이터 신호를 반전시킨다. 컨버터는 제1 및 제2 변환회로로 이루어진다. 제1 변환회로는 다수의 데이터 신호 중 제2 그룹에 포함된 제2 데이터 신호를 입력받아서 제1 감마 전압으로 변환한다. 제2 변환회로는 상기 제1 변환회로와 반전된 회로로 이루어지고, 인버터로부터 상기 반전된 제1 데이터 신호를 입력받아서 제2 감마 전압으로 변환한다. 출력 버퍼는 컨버터로부터 출력된 제1 및 제2 감마 전압을 일시적으로 저장한 후 출력한다. 따라서, 컨버터 내에서 발생하는 커플링 현상으로 인해서 표시패널 상에 비정상적으로 계조가 표시되는 것을 방지할 수 있다.

Description

데이터 드라이버 및 이를 갖는 표시장치{DATA DRIVER AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 데이터 드라이버 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 표시패널 상에 원하는 계조를 정상적으로 표시할 수 있는 데이터 드라이버 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 액정표시장치(Liquid Crystal Display: LCD)는 영상을 표시하는 액정표시패널을 구비하고, 액정표시패널에 구비되는 박막 트랜지스터의 형태에 따라서 폴리 실리콘형 LCD 및 아몰퍼스 실리콘형 LCD로 구분된다.
폴리 실리콘형 LCD의 경우 액정표시패널에 게이트 신호를 공급하는 게이트 드라이버와 감마 전압을 공급하는 데이터 드라이버가 액정표시패널에 박막 공정을 통해서 집적된다. 뿐만 아니라, 액정표시패널에는 타이밍 컨트롤러, 감마전압 발생부 등이 더 집적된다.
액정표시패널에 집적되는 데이터 드라이버의 구성을 살펴보면, 데이터 드라이버는 쉬프트 레지스터, 래치, 컨버터 및 출력 버퍼 등을 포함한다. 여기서, 컨버터는 감마전압 발생부로부터 다수의 감마전압을 입력받고, 다수의 감마전압 중에서 타이밍 컨트롤러로부터 공급된 데이터 신호에 대응하는 감마전압을 선택하여 출력한다.
컨버터 내에서 다수의 감마전압을 입력받는 다수의 감마전압라인은 데이터 신호가 인가되는 신호 라인들과 교차한다. 따라서, 신호 라인들로 인가되는 데이터 신호와 다수의 감마전압라인으로 인가되는 감마전압들 사이에서 커플링이 발생하고, 그 결과 감마전압은 데이터 신호의 논리 상태에 따라서 상승 또는 하강한다. 그로 인해서 컨버터에서는 데이터 신호에 대응하는 정상적인 감마전압이 출력될 수 없고, 이러한 감마전압의 변화로 인해서 액정표시패널은 원하는 계조를 정상적으로 표시할 수 없다.
따라서, 본 발명의 목적은 컨버터 내에서 발생하는 커플링 현상으로 인해서 비정상적으로 계조가 표시되는 것을 방지하기 위한 데이터 드라이버를 제공하는 것이다.
본 발명의 다른 목적은 상기한 데이터 드라이버를 채용하는 표시장치를 제공하는 것이다.
본 발명에 따른 데이터 드라이버는 인버터, 컨버터 및 출력 버퍼를 포함한다. 상기 인버터는 다수의 데이터 신호 중 제1 그룹에 포함된 제1 데이터 신호를 반전시킨다. 상기 컨버터는 제1 및 제2 변환회로로 이루어진다. 상기 제1 변환회로 는 상기 다수의 데이터 신호 중 제2 그룹에 포함된 제2 데이터 신호를 입력받아서 제1 감마 전압으로 변환한다. 상기 제2 변환회로는 상기 제1 변환회로와 반전된 회로로 이루어지고, 상기 반전된 제1 데이터 신호를 입력받아서 제2 감마 전압으로 변환한다. 상기 출력 버퍼는 상기 컨버터로부터 출력된 상기 제1 및 제2 감마 전압을 일시적으로 저장한 후 출력한다.
본 발명에 따른 표시장치는 게이트 전압을 순차적으로 출력하는 게이트 드라이버, 다수의 감마전압을 출력하는 데이터 드라이버, 및 상기 게이트 전압에 응답하여 상기 다수의 감마전압에 대응하는 영상을 표시하는 표시부를 포함한다. 상기 데이터 드라이버는 인버터, 컨버터 및 출력 버퍼를 포함한다. 상기 인버터는 다수의 데이터 신호 중 제1 그룹에 포함된 제1 데이터 신호를 반전시킨다. 상기 컨버터는 제1 및 제2 변환회로로 이루어진다. 상기 제1 변환회로는 상기 다수의 데이터 신호 중 제2 그룹에 포함된 제2 데이터 신호를 입력받아서 제1 감마 전압으로 변환한다. 상기 제2 변환회로는 상기 제1 변환회로와 반전된 회로로 이루어지고, 상기 반전된 제1 데이터 신호를 입력받아서 제2 감마 전압으로 변환한다. 상기 출력 버퍼는 상기 컨버터로부터 출력된 상기 제1 및 제2 감마 전압을 일시적으로 저장한 후 출력한다.
이와 같은 데이터 드라이버 및 이를 갖는 표시장치에 따르면, 컨버터와 래치 사이에 데이터 신호의 제1 그룹을 반전시키는 인버터를 구비하고, 컨버터는 반전되지 않은 제2 그룹의 데이터 신호를 감마전압으로 변환하는 제1 변환회로 및 상기 제1 변환회로와 반전된 회로 구성을 갖고 반전된 제1 그룹의 데이터 신호를 제2 변환회로로 구성된다. 따라서, 커플링 현상에 의한 감마전압의 변화를 상쇄시킬 수 있고, 그 결과 원하는 계조를 정상적으로 표시하여 그레이 그라데이션 에러를 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 데이터 드라이버의 블럭도이다.
도 1을 참조하면, 데이터 드라이버(100)는 쉬프트 레지스터(110), 래치부(120), 인버터부(130), 컨버터부(140) 및 출력 버퍼부(150)로 이루어진다.
상기 쉬프트 레지스터(110)는 종속적으로 연결된 k(2이상의 자연수)개의 스테이지(SRC1, SRC2, SRC3, SRC4...)로 이루어진다. 상기 쉬프트 레지스터(110)의 각 스테이지에는 클럭신호(CKH)가 제공되고, 첫번째 스테이지(SRC1)에는 수평개시신호(STH)가 인가된다. 상기 수평개시신호(STH)가 인가되는 첫번째 스테이지(SRC1)의 동작이 개시되면, k개의 스테이지(SRC1, SRC2, SRC3, SRC4...)는 상기 클럭신호(CKH)에 응답하여 순차적으로 제어신호를 출력한다.
상기 래치부(120)는 k개의 래치(121)로 이루어지고, 상기 k개의 래치(121)는 상기 k개의 스테이지(SRC1, SRC2, SRC3, SRC4...)와 일대일 대응하여 연결된다. 따라서, 상기 k개의 래치(121)는 상기 k개의 스테이지(SRC1, SRC2, SRC3, SRC4...)로부터 순차적으로 출력된 제어신호에 응답하여 k개의 데이터 신호(I-Data)를 각각 저장한다. 본 발명의 일 예로, 각 데이터 신호는 6비트로 이루어진다.
상기 래치부(120)는 저장된 상기 k개의 데이터 신호(I-Data) 중 제1 그룹에 포함된 제1 데이터 신호를 상기 인버터부(130)로 제공하고, 상기 k개의 데이터 신호(I-Data) 중 제2 그룹에 포함된 제2 데이터 신호를 상기 컨버터부(140)로 제공한다. 본 발명의 일 예로, 상기 제1 그룹은 상기 k개의 데이터 신호(I-Data) 중 짝수번째 데이터 신호들을 포함할 수 있고, 상기 제2 그룹은 k개의 데이터 신호(I-Data) 중 홀수번째 데이터 신호들을 포함할 수 있다.
상기 인버터부(130)는 k/2개의 인버터(131)로 이루어져, 상기 래치부(120)로부터 공급된 상기 k/2개의 데이터 신호를 반전시켜 상기 컨버터부(140)로 인가한다.
상기 컨버터부(140)는 상기 래치부(120)로부터 공급된 상기 제2 데이터 신호를 제1 감마 전압으로 변환하는 다수의 제1 변환회로(141), 및 상기 인버터부(130)에 의해서 반전된 제1 데이터 신호를 제2 감마 전압으로 변환하는 다수의 제2 변환회로(142)로 이루어진다. 여기서, 상기 각 제2 변환회로(142)는 상기 각 제1 변환회로(141)와 반전된 회로로 이루어진다.
상기 컨버터부(140)는 일정한 레벨 간격으로 순차적으로 증가된 2j개의 감마 전압을 입력받는다. 여기서, j는 각 데이터 신호의 비트수이다. 본 발명의 일 예로, 상기 각 데이터 신호가 6비트로 이루어지면, 상기 컨버터부(140)는 64개의 감마 전압(V1 ~ V64)을 입력받는다. 상기 컨버터부(140)의 구체적인 회로 구성에 대 해서는 이후 도 2를 참조하여 구체적으로 설명하기로 한다.
한편, 상기 출력 버퍼부(150)는 k개의 오피 엠프(151)로 이루어지고, 상기 컨버터부(140)로부터 k개의 감마전압을 입력받아서 일시적으로 저장한 후 동일한 시점에서 출력한다.
도 2는 도 1에 도시된 컨버터부의 회로 구성을 나타낸 회로도이다. 단, 도 2에서는 다수의 제1 변환회로 중 하나의 제1 변환회로와 이에 인접한 제2 변환회로를 도시하였다.
도 2를 참조하면, 컨버터부(140)는 일정한 레벨 간격으로 순차적으로 증가된 2j개의 감마 전압(...V61, V62, V63, V64)을 입력받는 2j개의 감마전압라인(...VL61, VL62, VL63, VL64)을 구비한다. 상기 2j개의 감마전압라인(...VL61, VL62, VL63, VL64)은 제1 및 제2 변환회로(141, 142)에 공통으로 연결된다.
상기 제1 변환회로(141)는 다수의 제1 감마전압 선택회로(141c)로 이루어져 상기 제2 데이터 신호에 응답하여 상기 2j개의 감마 전압(...V61, V62, V63, V64) 중에서 상기 제2 데이터 신호에 대응하는 제1 감마전압을 선택하여 출력한다. 상기 제2 변환회로(142)는 다수의 제2 감마전압 선택회로(142c)로 이루어져 반전된 제1 데이터 신호에 응답하여 상기 2j개의 감마 전압(...V61, V62, V63, V64) 중에서 상기 제1 데이터 신호에 대응하는 제2 감마전압을 선택하여 출력한다.
각 제1 감마전압 선택회로(141c)는 2j개의 감마전압라인(...VL61, VL62, VL63, VL64) 중 2i(i는 1 이상의 자연수)번째 감마전압을 입력받는 2i번째 감마전압라인과 2i-1번째 감마전압을 입력받는 2i-1번째 감마전압라인 사이에 구비된다. 따라서, 각 제1 감마전압 선택회로(141c)는 상기 제2 데이터 신호에 응답해서 2i번째 감마전압 및 2i-1번째 감마전압 중 어느 하나를 선택하여 출력한다.
상기 각 제1 감마전압 선택회로(141c)는 제1 전압 선택부(141a) 및 제1 스위칭부(141b)로 이루어진다. 상기 제1 전압 선택부(141a)는 수신된 상기 제2 데이터 신호의 최하위 비트(D0)에 응답하여 상기 2i번째 감마전압과 2i-1번째 감마전압 중 어느 하나를 출력한다.
도 2에 도시된 바와 같이, 상기 제1 전압 선택부(141a)는 제1 N형 트랜지스터(NT1) 및 제1 P형 트랜지스터(PT1)로 이루어진다. 상기 제1 N형 트랜지스터(NT1)는 상기 제2 데이터 신호의 최하위 비트(D0)를 입력받는 제1 신호라인에 연결된 제어단, 상기 2i번째 감마전압라인으로부터 상기 2i번째 감마전압을 입력받는 입력단, 및 상기 제1 전압 선택부(141a)의 출력단자에 연결된 출력단을 포함한다. 상기 제1 P형 트랜지스터(PT1)는 상기 제2 데이터 신호의 최하위 비트(D0)를 입력받는 상기 제1 신호라인에 연결된 제어단, 상기 2i-1번째 감마전압라인으로부터 상기 2i-1번째 감마전압을 입력받는 입력단, 및 상기 제1 전압 선택부(141a)의 출력단자에 연결된 출력단을 포함한다.
상기 제2 데이터 신호가 6비트로 이루어진다고 가정하면, 상기 제1 스위칭부(141b)는 수신된 상기 제2 데이터 신호의 나머지 5개 비트들(D1, D2, D3, D4, D5)에 응답하여 상기 제1 전압 선택부(141a)로부터 출력된 감마전압을 상기 출력 버퍼부(150) 측으로 전송하거나 차단한다. 그러기 위해서 상기 제1 스위칭부(141b)는 상기 제1 전압 선택부(141a)의 출력단자와 상기 출력 버퍼부(150, 도 1에 도시됨)의 입력단자(OPin) 사이에 직렬로 연결된 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5)를 구비한다.
상기 제1 내지 제5 트랜지스터(ST1 ~ ST5)의 제어단은 각각 상기 데이터 신호의 나머지 5개의 비트(D1 ~ D5)를 입력받는 제1 내지 제5 신호라인에 전기적으로 연결된다. 따라서, 상기 제1 내지 제5 트랜지스터(ST1 ~ ST5)는 상기 나머지 비트의 논리 상태에 따라서 턴-온 또는 턴-오프되어서 상기 제1 전압 선택부(141a)로부터 출력된 감마 전압을 전송하거나 차단하는 역할을 수행한다.
한편, 각 제2 감마전압 선택회로(142c)는 2j개의 감마전압라인(...VL61, VL62, VL63, VL64) 중 상기 2i번째 감마전압라인과 상기 2i-1번째 감마전압라인 사이에 구비되어, 상기 제1 데이터 신호에 응답해서 2i번째 감마전압 및 2i-1번째 감마전압 중 어느 하나를 선택하여 출력한다.
상기 각 제2 감마전압 선택회로(142c)는 상기 제1 전압 선택부(141a)와 반전된 회로로 이루어진 제2 전압 선택부(142a) 및 상기 제1 스위칭부(141c)와 반전된 회로로 이루어진 제2 스위칭부(142b)로 이루어진다. 상기 제2 전압 선택부(142a)는 상기 반전된 제1 데이터 신호의 최하위 비트(D0)에 응답하여 상기 2i번째 감마전압과 상기 2i-1번째 감마전압 중 어느 하나를 선택하여 출력한다. 상기 제2 스위칭부(142b)는 상기 반전된 제1 데이터 신호의 나머지 비트들(D1 ~ D5)에 응답하여 상 기 제2 전압 선택부(142a)로부터 출력된 감마전압을 상기 출력 버퍼(150) 측으로 전송하거나 차단한다.
도 2에 도시된 바와 같이, 상기 제2 전압 선택부(142a)는 제2 P형 트랜지스터(PT2) 및 제2 N형 트랜지스터(NT2)로 이루어진다. 상기 제2 P형 트랜지스터(PT2)는 상기 반전된 제1 데이터 신호의 최하위 비트(D0)를 입력받는 제6 신호라인에 연결된 제어단, 상기 2i번째 감마전압라인으로부터 상기 2i번째 감마전압을 입력받는 입력단, 및 상기 제2 전압 선택부(142a)의 출력단자에 연결된 출력단을 구비한다. 상기 제2 N형 트랜지스터(NT2)는 상기 반전된 제1 데이터 신호의 최하위 비트(D0)를 입력받는 상기 제6 신호라인에 연결된 제어단, 상기 2i-1번째 감마전압라인으로부터 상기 2i-1번째 감마전압을 입력받는 입력단, 및 상기 제2 전압 선택부(142a)의 출력단자에 연결된 출력단을 구비한다.
상기 제1 데이터 신호가 6비트로 이루어진다고 가정하면, 상기 제2 스위칭부(142b)는 상기 반전된 제1 데이터 신호의 나머지 5개의 비트들(D1 ~ D5)에 응답하여 상기 제2 전압 선택부(142a)로부터 출력된 감마전압을 상기 출력 버퍼부(150) 측으로 전송하거나 차단한다. 그러기 위해서, 상기 제2 스위칭부(142b)는 상기 제2 전압 선택부(142a)의 출력단자와 상기 출력 버퍼부(150)의 입력단자(OPin) 사이에 직렬로 연결된 제6 내지 제10 트랜지스터(ST6, ST7, ST8, ST9, ST10)를 포함한다.
상기 제6 내지 제10 트랜지스터(ST6 ~ ST10)의 제어단은 각각 상기 제1 데이터 신호의 나머지 5개의 비트(D1 ~ D5)를 입력받는 제7 내지 제10 신호라인에 전기 적으로 연결된다. 따라서, 상기 제6 내지 제10 트랜지스터(ST6 ~ ST10)는 상기 나머지 비트의 논리 상태에 따라서 턴-온 또는 턴-오프되어서 상기 제2 전압 선택부(142a)로부터 출력된 감마 전압을 전송하거나 차단하는 역할을 수행한다.
도 2에 도시된 제1 변환회로(141)에 111111의 제2 데이터 신호가 입력되면, 상기 다수의 제1 감마전압 선택회로(141c)에 구비된 다수의 제1 전압 선택부(141a)는 최하위 비트(D0)의 논리 1에 응답하여 대응하는 2개의 감마전압 중에서 큰 감마전압을 선택하여 출력한다. 상기 제2 데이터 신호의 나머지 5개 비트(D1 ~ D5)의 논리 11111에 응답하여 상기 다수의 제1 스위칭부(142b) 중에서 마지막단의 제1 내지 제5 트랜지스터들(ST1, ST2, ST3, ST4, ST5)이 모두 턴-온되어 마지막단의 제1 전압 선택부(141a)로부터 출력된 제64 감마전압(V64)만이 상기 출력 버퍼부(150) 측으로 제공된다. 이로써, 상기 제1 변환회로(141)는 111111의 상기 제2 데이터 신호에 대응하는 제64 감마전압(V64)을 선택할 수 있다.
한편, 본 발명의 일 예로 111111의 제1 데이터 신호가 인버터부(130)를 통해서 반전된 후, 000000의 반전 데이터 신호가 제2 변환회로(142)로 제공된다. 상기 다수의 제2 감마전압 선택회로(142c)에 구비된 다수의 제2 전압 선택부(142a)는 최하위 비트(D0)의 논리 0에 응답하여 대응하는 2개의 감마전압 중에서 큰 감마전압을 선택하여 출력한다. 그러나, 상기 다수의 제2 감마전압 선택회로(142c)에 구비된 다수의 제2 스위칭부(142b) 중에서 나머지 5개 비트(D1 ~ D5)의 논리 00000에 응답하여 마지막단의 제6 내지 제10 트랜지스터들(ST6, ST7, ST8, ST9, ST10)이 모두 턴-온되어 마지막단의 제2 전압 선택부(142a)로부터 출력된 제64 감마전압(V64)만이 상기 출력 버퍼부(150) 측으로 제공된다. 이로써, 상기 제2 변환회로(142)는 000000의 반전 데이터 신호를 입력받아서 111111의 상기 제1 데이터 신호에 대응하는 제64 감마전압(V64)을 선택할 수 있다.
상술한 바와 같이, 64 계조를 표현하기 위하여 제1 및 제2 데이터 신호가 111111로 발생되었을 때, 제1 변환회로(141)에는 111111의 제2 데이터 신호가 인가되지만, 제2 변환회로(142)에는 000000의 반전된 제1 데이터 신호가 인가된다. 따라서, 감마전압라인들로 인가된 감마전압들은 제1 변환회로(141) 내에서 111111의 제2 데이터 신호에 의해서 상승 방향으로 커플링된다. 특히, 최하위 비트에 연결된 회로가 다른 비트에 연결된 회로보다 복잡한 구성을 가지므로, 최하위 비트가 0인 경우보다 최하위 비트가 1인 경우에 커플링 현상에 의한 감마전압의 변화폭이 증가한다. 제2 변환회로(142) 내에서 000000의 반전된 제1 데이터 신호에 의해서 하강 방향으로 커플링된다. 따라서, 64 계조를 표현하는데 있어서, 상기 제1 변환회로(141)에서는 상기 제64 감마전압라인(VL64)으로 인가된 정상 제64 감마전압보다 높은 제1 감마전압이 출력되고, 상기 제2 변환회로(142)에서는 상기 정상 제64 감마전압(V64)보다 낮은 제2 감마전압이 출력된다.
그러나, 상기한 커플링 현상에 의해서 제1 및 제2 변환회로(141, 142)로부터 각각 비정상적인 값으로 출력된 상기 제1 및 제2 감마전압은 표시패널로 인가된 후 상호 상쇄작용을 일으킨다. 그 결과, 사용자는 표시패널 상에 정상 제64 감마전압(V64)에 대응하는 64 계조가 정상적으로 표시된 것으로 인식할 수 있다.
이와 같이 제1 및 제2 변환회로(141, 142)를 서로 반전된 회로로 구성함으로써, 신호라인과 감마전압라인 사이의 커플링 현상에 의한 감마전압의 변화를 그레이 그라데이션 에러로써 사용자가 인식할 수 없도록 상쇄시킬 수 있고, 그로 인해서 표시패널 상에는 정상적인 계조가 표시될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 표시장치의 블럭도이고, 도 4는 도 3에 도시된 데이터 드라이버의 블럭도이다. 단, 도 4에 도시된 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기한다.
도 3을 참조하면, 표시장치는 영상을 표시하는 액정표시패널(200)을 포함한다. 상기 액정표시패널(200)을 형성하는 일 기판에는 영상을 표시하는 표시부(210)가 구비되고, 상기 표시부(210)에 인접하여 상기 기판 상에는 게이트 드라이버(220)와 데이터 드라이버(230)가 배치된다.
상기 표시부(210)는 상기 기판 상에 구비된 다수의 게이트 라인(GL1 ~ GLn), 다수의 데이터 라인(DL1 ~ DLm) 및 다수의 화소를 포함한다. 상기 다수의 게이트 라인(GL1 ~ GLn)은 상기 다수의 데이터 라인(DL1 ~ DLm)과 절연되게 교차하고, 상기 다수의 게이트 라인(GL1 ~ GLn)과 상기 다수의 데이터 라인(DL1 ~ DLm)이 교차하여 형성된 다수의 화소영역에는 다수의 화소가 각각 배치된다.
각 화소는 대응하는 게이트 라인과 대응하는 데이터 라인에 연결된 박막 트랜지스터(Tr) 및 상기 박막 트랜지스터(Tr)의 출력단에 연결된 액정 커패시터(Clc)를 포함한다. 도면에 도시하지는 않았지만, 상기 각 화소는 스토리지 커패시터를 더 포함할 수 있다.
상기 게이트 드라이버(220)와 상기 데이터 드라이버(230)는 상기 표시부(210)에 상기 다수의 화소를 형성하는데 이용되는 박막 공정을 통해서 상기 기판 상에 집적된다. 상기 게이트 드라이버(220)는 상기 다수의 게이트 라인(GL1 ~ GLn)과 전기적으로 연결되고, 상기 데이터 드라이버(230)는 상기 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결된다.
상기 표시장치는 상기 게이트 드라이버(220)와 상기 데이터 드라이버(230)를 구동하기 위한 제어신호들을 출력하는 타이밍 컨트롤러(240) 및 상기 데이터 드라이버(230)로 다수의 감마전압(V1 ~ V64)을 제공하는 감마전압 발생부(250)를 더 포함한다. 본 발명의 일 예로, 상기 타이밍 컨트롤러(240)와 상기 감마전압 발생부(250)는 상기 박막 공정을 통해서 상기 기판 상에 집적된다.
상기 타이밍 컨트롤러(240)는 외부로부터 제어신호(O-CS) 및 영상 신호(O-Data)를 입력받아서, 게이트 드라이버(220)에 수직개시신호(STV) 및 클럭신호(CKV)를 공급하고, 데이터 드라이버(230)에 수평개시신호(STH) 및 클럭신호(CKH)를 공급한다.
상기 게이트 드라이버(220)는 서로 종속적으로 연결된 다수의 스테이지로 이루어진 쉬프트 레지스터를 포함한다. 상기 쉬프트 레지스터는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 입력받고, 수직개시신호(STV)에 응답하여 동작을 개시하며, 클럭신호(CKV)에 의해서 순차적으로 상기 게이트 온 전압(Von)을 출력한다.
상기 데이터 드라이버(230)는 도 4에 도시된 구성을 갖는다. 도 4를 참조하면, 상기 데이터 드라이버(230)는 쉬프트 레지스터(110), 래치부(120), 인버터부(130), 컨버터부(140), 출력 버퍼부(150) 및 전송 게이트회로(160)를 포함한다. 상기 데이터 드라이버(230)를 설명하는데 있어서, 도 1과 중복된 내용은 생략한다.
상기 전송 게이트회로(160)는 상기 출력 버퍼부(150)와 상기 표시부(210)에 구비된 다수의 데이터 라인(DL1 ~ DLm)과의 사이에 배치된다. 상기 전송 게이트회로(160)는 상기 출력 버퍼부(150)로부터 k개의 감마전압을 입력받고, 상기 k개의 감마전압을 멀티 플렉싱한다.
본 발명의 일 예로, 상기 다수의 데이터 라인(DL1 ~ DLm)은 제1 내지 제3 그룹으로 분할된다. 즉, 제1 그룹은 3k-2번째 데이터 라인들로 이루어지고, 제2 그룹은 3k-1번째 데이터 라인들로 이루어지며, 제3 그룹은 3k번째 데이터 라인들로 이루어진다. 여기서, k는 1 이상의 자연수이며, m/3과 동일한 수이다.
따라서, 상기 전송 게이트회로(160)는 상기 제1 내지 제3 그룹 중에서 상기 제1 그룹에 포함된 데이터 라인들을 선택하여 k개의 감마전압을 인가하고, 이후 제2 그룹에 포함된 데이터 라인들을 선택하여 k개의 감마전압을 인가하며, 마지막으로 제3 그룹에 포함된 데이터 라인들을 선택하여 k개의 감마전압을 인가한다.
상기 데이터 드라이버(230)에 구비된 컨버터부(140)는 도 2에 도시된 회로와 동일한 구성으로 이루어진다. 즉, 상기 컨버터부(140)는 서로 반전된 회로로 구성된 제1 및 제2 변환회로(141, 142)를 구비함으로써, 신호라인과 감마전압라인 사이의 커플링 현상에 의한 감마전압의 변화를 그레이 그라데이션 에러로써 사용자가 인식할 수 없도록 상쇄시킬 수 있고, 그로 인해서 표시패널 상에 정상적인 계조가 표시될 수 있다.
도 1은 본 발명의 일 실시예에 따른 데이터 드라이버의 블럭도이다.
도 2는 도 1에 도시된 컨버터부의 회로 구성을 나타낸 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 표시장치의 블럭도이다.
도 4는 도 3에 도시된 데이터 드라이버의 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 230 : 데이터 드라이버 110 : 쉬프트 레지스터
120 : 래치부 130 : 인버터부
140 : 컨버터부 150 : 출력 버퍼부
160 : 전송 게이트회로 200 : 액정표시패널
210 : 표시부 220 : 게이트 드라이버
240 : 타미잉 컨트롤러 250 : 감마전압 발생부

Claims (20)

  1. j비트(j는 1 이상의 자연수)의 데이터 신호 중 제1 그룹에 포함된 제1 데이터 신호를 반전시키는 인버터;
    상기 다수의 데이터 신호 중 제2 그룹에 포함된 제2 데이터 신호를 입력받아서 제1 감마 전압으로 변환하는 제1 변환회로, 및 상기 반전된 제1 데이터 신호를 입력받아서 제2 감마 전압으로 변환하는 제2 변환회로, 및 상기 제1 변환회로와 상기 제2 변환회로에 공통으로 연결되고 2j개의 감마전압을 입력받는 2j개의 감마전압라인을 포함하는 컨버터; 및
    상기 컨버터로부터 출력된 제1 및 제2 감마 전압을 일시적으로 저장한 후 출력하는 출력 버퍼를 포함하되,
    상기 제1 변환회로는 다수의 제1 감마전압 선택회로로 이루어져 상기 2j개의 감마전압 중에서 상기 제2 데이터 신호에 대응하는 상기 제1 감마전압을 선택하고,
    상기 각 제1 감마전압 선택회로는 2j개의 감마전압라인 중 2i(i는 1 이상의 자연수)번째 감마전압을 입력받는 2i번째 감마전압라인과 2i-1번째 감마전압을 입력받는 2i-1번째 감마전압라인 사이에 구비되며,
    상기 제2 변환회로는 다수의 제2 감마전압 선택회로로 이루어져 상기 2j개의 감마전압 중에서 상기 제1 데이터 신호에 대응하는 제2 감마전압을 선택하고,
    상기 각 제2 감마전압 선택회로는 상기 2j개의 감마전압라인 중 상기 2i번째 감마전압라인과 상기 2i-1번째 감마전압라인 사이에 구비되며,
    상기 제1 감마전압 선택회로가 상기 제2 데이터 신호에 응답해서 2i번째 감마 전압 라인을 선택할 경우, 상기 제2 감마전압 선택회로는 상기 반전된 제1 데이터 신호에 응답해서 2i번째 감마 전압 라인을 선택하는 것을 특징으로 하는 데이터 드라이버.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 각 제1 감마전압 선택회로는,
    수신된 상기 제2 데이터 신호의 최하위 비트에 응답하여 상기 2i번째 감마전압과 상기 2i-1번째 감마전압 중 어느 하나를 출력하는 제1 전압 선택부; 및
    수신된 상기 제2 데이터 신호의 나머지 비트들에 응답하여 상기 제1 전압 선택부로부터 출력된 감마전압을 상기 출력 버퍼 측으로 전송하거나 차단하는 제1 스위칭부를 포함하고,
    상기 각 제2 감마전압 선택회로는,
    상기 반전된 제1 데이터 신호의 최하위 비트에 응답하여 상기 2i번째 감마전압과 상기 2i-1번째 감마전압 중 어느 하나를 출력하고, 상기 제1 전압 선택부와 반전된 회로로 이루어진 제2 전압 선택부; 및
    상기 반전된 제1 데이터 신호의 나머지 비트들에 응답하여 상기 제2 전압 선택부로부터 출력된 감마전압을 상기 출력 버퍼 측으로 전송하거나 차단하고, 상기 제1 스위칭부와 반전된 회로로 이루어진 제2 스위칭부를 포함하는 것을 특징으로 하는 데이터 드라이버.
  7. 제6항에 있어서, 상기 제1 전압 선택부는,
    상기 제2 데이터 신호의 최하위 비트를 입력받는 제어단, 상기 2i번째 감마전압라인으로부터 상기 2i번째 감마전압을 입력받는 입력단, 및 상기 제1 전압 선택부의 출력단자에 연결된 출력단을 포함하는 제1 N형 트랜지스터; 및
    상기 제2 데이터 신호의 최하위 비트를 입력받는 제어단, 상기 2i-1번째 감마전압라인으로부터 상기 2i-1번째 감마전압을 입력받는 입력단, 및 상기 제1 전압 선택부의 출력단자에 연결된 출력단을 포함하는 제1 P형 트랜지스터를 포함하고,
    상기 제2 전압 선택부는,
    상기 반전된 제1 데이터 신호의 최하위 비트를 입력받는 제어단, 상기 2i번 째 감마전압라인으로부터 상기 2i번째 감마전압을 입력받는 입력단, 및 상기 제2 전압 선택부의 출력단자에 연결된 출력단을 포함하는 제1 P형 트랜지스터; 및
    상기 반전된 제1 데이터 신호의 최하위 비트를 입력받는 제어단, 상기 2i-1번째 감마전압라인으로부터 상기 2i-1번째 감마전압을 입력받는 입력단, 및 상기 제2 전압 선택부의 출력단자에 연결된 출력단을 포함하는 제1 N형 트랜지스터를 포함하는 것을 특징으로 하는 데이터 드라이버.
  8. 제6항에 있어서, 상기 제1 스위칭부는 상기 제1 전압 선택부의 출력단자와 상기 출력 버퍼의 입력단자 사이에 직렬로 연결된 j-1개(j는 2 이상의 자연수)의 트랜지스터를 포함하고,
    상기 제2 스위칭부는 상기 제2 전압 선택부의 출력단자와 상기 출력 버퍼의 입력단자 사이에 직렬로 연결된 j-1개의 트랜지스터를 포함하는 것을 특징으로 하는 데이터 드라이버.
  9. 제1항에 있어서, 상기 제1 그룹은 상기 다수의 데이터 신호 중 짝수번째 데이터 신호들로 이루어지고, 상기 제2 그룹은 홀수번째 데이터 신호들로 이루어진 것을 특징으로 하는 데이터 드라이버.
  10. 제1항에 있어서, 종속적으로 연결된 다수의 스테이지로 이루어지고, 순차적으로 제어신호를 출력하는 쉬프트 레지스터; 및
    상기 쉬프트 레지스터로부터 출력된 상기 제어신호에 응답하여 상기 다수의 데이터 신호를 저장하는 래치를 더 포함하고,
    상기 래치는 상기 제1 그룹에 포함된 상기 제1 데이터 신호는 상기 인버터로 제공하고, 상기 제2 그룹에 포함된 상기 제2 데이터 신호는 상기 컨버터로 제공하는 것을 특징으로 하는 데이터 드라이버.
  11. 게이트 전압을 순차적으로 출력하는 게이트 드라이버;
    다수의 감마전압을 출력하는 데이터 드라이버; 및
    상기 게이트 전압에 응답하여 상기 다수의 감마전압에 대응하는 영상을 표시하는 표시부를 포함하고,
    상기 데이터 드라이버는,
    j비트(j는 1 이상의 자연수)의 데이터 신호 중 제1 그룹에 포함된 제1 데이터 신호를 반전시키는 인버터;
    상기 다수의 데이터 신호 중 제2 그룹에 포함된 제2 데이터 신호를 입력받아서 제1 감마 전압으로 변환하는 제1 변환회로, 및 상기 제1 변환회로와 반전된 회로로 이루어지고 상기 반전된 제1 데이터 신호를 입력받아서 제2 감마 전압으로 변환하는 제2 변환회로, 및 상기 제1 변환회로와 상기 제2 변환회로에 공통으로 연결되고 2j개의 감마전압을 입력받는 2j개의 감마전압라인을 포함하는 컨버터; 및
    상기 컨버터로부터 출력된 상기 제1 및 제2 감마 전압을 일시적으로 저장한 후 출력하는 출력 버퍼를 포함하되,
    상기 제1 변환회로는 다수의 제1 감마전압 선택회로로 이루어져 상기 제2 데이터 신호에 응답하여 상기 2j개의 감마전압 중에서 상기 제2 데이터 신호에 대응하는 상기 제1 감마전압을 선택하고,
    상기 각 제1 감마전압 선택회로는 2j개의 감마전압라인 중 2i(i는 1 이상의 자연수)번째 감마전압을 입력받는 2i번째 감마전압라인과 2i-1번째 감마전압을 입력받는 2i-1번째 감마전압라인 사이에 구비되며,
    상기 제2 변환회로는 다수의 제2 감마전압 선택회로로 이루어져 상기 반전된 제1 데이터 신호에 응답하여 상기 2j개의 감마전압 중에서 상기 제1 데이터 신호에 대응하는 제2 감마전압을 선택하고,
    상기 각 제2 감마전압 선택회로는 상기 2j개의 감마전압라인 중 상기 2i번째 감마전압라인과 상기 2i-1번째 감마전압라인 사이에 구비되며,
    상기 제1 감마전압 선택회로가 상기 제2 데이터 신호에 응답해서 2i번째 감마 전압 라인을 선택할 경우, 상기 제2 감마전압 선택회로는 상기 반전된 제1 데이터 신호에 응답해서 2i번째 감마 전압 라인을 선택하는 것을 특징으로 하는 표시장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제11항에 있어서, 상기 각 제1 감마전압 선택회로는,
    수신된 상기 제2 데이터 신호의 최하위 비트에 응답하여 상기 2i번째 감마전압과 상기 2i-1번째 감마전압 중 어느 하나를 출력하는 제1 전압 선택부; 및
    수신된 상기 제2 데이터 신호의 나머지 비트들에 응답하여 상기 제1 전압 선택부로부터 출력된 감마전압을 상기 출력 버퍼 측으로 전송하거나 차단하는 제1 스위칭부를 포함하고,
    상기 각 제2 감마전압 선택회로는,
    상기 반전된 제1 데이터 신호의 최하위 비트에 응답하여 상기 2i번째 감마전압과 상기 2i-1번째 감마전압 중 어느 하나를 출력하고, 상기 제1 전압 선택부와 반전된 회로로 이루어진 제2 전압 선택부; 및
    상기 반전된 제1 데이터 신호의 나머지 비트들에 응답하여 상기 제2 전압 선택부로부터 출력된 감마전압을 상기 출력 버퍼 측으로 전송하거나 차단하고, 상기 제1 스위칭부와 반전된 회로로 이루어진 제2 스위칭부를 포함하는 것을 특징으로 하는 표시장치.
  17. 제11항에 있어서, 상기 데이터 드라이버는,
    종속적으로 연결된 다수의 스테이지로 이루어지고, 순차적으로 제어신호를 출력하는 쉬프트 레지스터; 및
    상기 쉬프트 레지스터로부터 출력된 상기 제어신호에 응답하여 상기 다수의 데이터 신호를 저장하는 래치를 더 포함하고,
    상기 래치는 상기 제1 그룹에 포함된 상기 제1 데이터 신호를 상기 인버터로 제공하고, 상기 제2 그룹에 포함된 상기 제2 데이터 신호를 상기 컨버터로 제공하는 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 표시부는 k×n개의 데이터 라인을 포함하고,
    상기 데이터 드라이버는 상기 출력 버퍼와 상기 표시부 사이에 구비되고, k개의 전송 게이트 신호에 응답하여 상기 n개의 감마전압을 n개의 데이터 라인으로 이루어진 k개의 그룹에 순차적으로 인가하는 전송 게이트회로를 더 포함하는 것을 특징으로 하는 표시장치.
  19. 제11항에 있어서, 상기 게이트 드라이버와 상기 데이터 드라이버는 상기 표시부가 구비된 기판 상에 집적된 것을 특징으로 하는 표시장치.
  20. 제11항에 있어서, 상기 제1 그룹은 상기 다수의 데이터 신호 중 짝수번째 데이터 신호들로 이루어지고, 상기 제2 그룹은 홀수번째 데이터 신호들로 이루어진 것을 특징으로 하는 표시장치.
KR20080056901A 2008-06-17 2008-06-17 데이터 드라이버 및 이를 갖는 표시장치 KR101484291B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20080056901A KR101484291B1 (ko) 2008-06-17 2008-06-17 데이터 드라이버 및 이를 갖는 표시장치
US12/269,792 US8599188B2 (en) 2008-06-17 2008-11-12 Data driver and display apparatus having the same
JP2008303321A JP5461001B2 (ja) 2008-06-17 2008-11-28 データドライバ及びこれを備えた表示装置
CN200910000186XA CN101609654B (zh) 2008-06-17 2009-01-15 数据驱动器和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080056901A KR101484291B1 (ko) 2008-06-17 2008-06-17 데이터 드라이버 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20090131107A KR20090131107A (ko) 2009-12-28
KR101484291B1 true KR101484291B1 (ko) 2015-01-20

Family

ID=41414305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080056901A KR101484291B1 (ko) 2008-06-17 2008-06-17 데이터 드라이버 및 이를 갖는 표시장치

Country Status (4)

Country Link
US (1) US8599188B2 (ko)
JP (1) JP5461001B2 (ko)
KR (1) KR101484291B1 (ko)
CN (1) CN101609654B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086837A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102148005B (zh) * 2010-02-10 2014-02-05 联咏科技股份有限公司 显示器的源极驱动装置
KR102218392B1 (ko) * 2014-06-30 2021-02-23 엘지디스플레이 주식회사 표시장치 및 데이터 구동 집적회로
TWI646837B (zh) * 2017-09-14 2019-01-01 友達光電股份有限公司 抗干擾顯示面板和抗干擾線路
CN108962180B (zh) * 2018-09-19 2020-11-24 昆山龙腾光电股份有限公司 伽马切换电路和液晶显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230264A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd 液晶表示装置の駆動方法および液晶表示装置の駆動回路
WO1997049080A1 (fr) * 1996-06-20 1997-12-24 Seiko Epson Corporation Appareil d'affichage d'images
KR20010041022A (ko) * 1998-12-19 2001-05-15 요트.게.아. 롤페즈 능동 매트릭스 액정 디스플레이 장치
JP2006173779A (ja) * 2004-12-13 2006-06-29 Sony Corp デジタルアナログ変換回路および表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304241B1 (en) 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
JP2000029438A (ja) 1998-07-10 2000-01-28 Fujitsu Ltd 表示パネルの駆動方法、表示パネルの駆動回路及び表示装置
JP2000156639A (ja) 1998-11-20 2000-06-06 Fujitsu Ltd 選択回路並びにこれを備えた半導体装置、ｄ／ａ変換回路及び液晶表示装置
JP2003241716A (ja) 2002-02-14 2003-08-29 Fujitsu Ltd 液晶表示パネルの駆動回路
KR100474200B1 (ko) * 2002-07-18 2005-03-10 주식회사 하이닉스반도체 플래시 메모리의 로우 디코더 및 이를 이용한 플래시메모리 셀의 소거 방법
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR100894644B1 (ko) 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100905330B1 (ko) 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP4424946B2 (ja) 2003-09-03 2010-03-03 三菱電機株式会社 表示装置
US7215271B2 (en) * 2004-06-30 2007-05-08 Texas Instruments Incorporated Method and apparatus for forming transient response characteristics
JP4661324B2 (ja) 2005-04-26 2011-03-30 日本電気株式会社 デジタルアナログ回路とデータドライバ及び表示装置
KR20070111791A (ko) 2006-05-19 2007-11-22 삼성전자주식회사 표시 장치, 그 구동 장치 및 방법
JP4611948B2 (ja) 2006-08-21 2011-01-12 株式会社 沖マイクロデザイン 液晶表示装置の駆動回路
US8179389B2 (en) * 2008-05-15 2012-05-15 Himax Technologies Limited Compact layout structure for decoder with pre-decoding and source driving circuit using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230264A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd 液晶表示装置の駆動方法および液晶表示装置の駆動回路
WO1997049080A1 (fr) * 1996-06-20 1997-12-24 Seiko Epson Corporation Appareil d'affichage d'images
KR20010041022A (ko) * 1998-12-19 2001-05-15 요트.게.아. 롤페즈 능동 매트릭스 액정 디스플레이 장치
JP2006173779A (ja) * 2004-12-13 2006-06-29 Sony Corp デジタルアナログ変換回路および表示装置

Also Published As

Publication number Publication date
KR20090131107A (ko) 2009-12-28
CN101609654B (zh) 2013-12-25
US8599188B2 (en) 2013-12-03
US20090309862A1 (en) 2009-12-17
CN101609654A (zh) 2009-12-23
JP2009301000A (ja) 2009-12-24
JP5461001B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
KR101921990B1 (ko) 액정표시장치
US9721494B2 (en) Controller
US8552958B2 (en) Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit
US7663586B2 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
US7193551B2 (en) Reference voltage generator for use in display applications
CN109949769B (zh) 能够灰度扩展的显示装置
KR100863638B1 (ko) 중간 전압에 대해 대칭인 출력 전압의 생성 방법
KR101404545B1 (ko) 표시 장치의 구동 장치 및 구동 방법과 표시 장치
US20060181494A1 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
KR101484291B1 (ko) 데이터 드라이버 및 이를 갖는 표시장치
KR20110072115A (ko) 구동 회로 및 이를 갖는 표시 장치
US20060198009A1 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
KR20140025169A (ko) 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
KR101630335B1 (ko) 액정표시장치
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20070087358A (ko) 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법
KR20070073265A (ko) 액정 표시 장치 및 그 구동 방법
KR101584989B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2009047812A (ja) シフトレジスタ回路システム及びシフトレジスタ回路システムを含む電気光学装置
KR20070118743A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee