JP2000029438A - 表示パネルの駆動方法、表示パネルの駆動回路及び表示装置 - Google Patents

Abstract

(57)【要約】 【課題】ドット反転駆動方式を用いた表示パネルの駆動
回路において、画像のちらつきを低減する。 【解決手段】データドライバ２３は、画像信号Ｄ1n〜Ｄ
4nが入力される複数の入力部と、複数の入力部と対応し
た複数の出力部（Ｐ１〜Ｐ４）と、その出力が正極性で
あるＤ／Ａ変換器１１，１３とその出力が負極性である
Ｄ／Ａ変換器１２，１４とを備えそれらの合計が複数の
入力部と同数で構成されたＤ／Ａ変換器群とを有してい
る。又、ドライバ２３には切替回路２５ａ，１５ｂ，２
６ａ，１６ｂが備えられ、当該切替回路は複数の入出力
部の対を複数のブロックに分割し、各ブロック毎で個別
に前記画像信号Ｄ1n〜Ｄ4nをＤ／Ａ変換器１１，１３或
いはＤ／Ａ変換器１２，１４のいずれに入力するかを選
択するとともに、選択されたＤ／Ａ変換器１１〜１４の
出力を前記対応する出力部へ出力する制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に備えられ
て表示パネルを駆動する駆動回路、及びその駆動方法に
関するものである。

【０００２】近年の液晶表示装置では、液晶パネル（Ｌ
ＣＤパネル）の各画素セルに供給する画像電圧の極性を
ドット単位で反転させる、所謂ドット反転駆動方式が採
用され、この駆動方式により、液晶パネルの長寿命化が
図られている。このようなドット反転駆動方式を採用し
た液晶パネルの駆動回路では、画像のちらつき（フリッ
カ）を防止することが要求されている。

【０００３】

【従来の技術】図１２は、従来の液晶パネルに備えられ
るデータドライバの一例を示す。データドライバ１０に
は、第１〜第４ディジタルアナログ変換器（Ｄ／Ａ変換
器）１１〜１４、入力側切替回路１５ａ，１５ｂ、出力
側切替回路１６ａ，１６ｂ、図示しないシフトレジスタ
及びラッチ回路が備えられる。データドライバ１０は、
隣接する第１，第２Ｄ／Ａ変換器１１，１２、及び第
３，第４Ｄ／Ａ変換器１３，１４をそれぞれ１組として
構成される。

【０００４】第１，第２Ｄ／Ａ変換器１１，１２には、
入力側切替回路１５ａを介してｎビットの画像信号Ｄ1
n，Ｄ2nが入力される。入力側切替回路１５ａには極性
切替信号Ｓ１が入力される。入力側切替回路１５ａは、
この極性切替信号Ｓ１に基づいて、第１Ｄ／Ａ変換器１
１に画像信号Ｄ1n，Ｄ2nのいずれか一方を選択して出力
し、第２Ｄ／Ａ変換器１２に画像信号Ｄ1n，Ｄ2nのいず
れか他方を選択して出力する。

【０００５】第３，第４Ｄ／Ａ変換器１３，１４には、
入力側切替回路１５ｂを介してｎビットの画像信号Ｄ3
n，Ｄ4nが入力される。入力側切替回路１５ｂには極性
切替信号Ｓ１が入力される。入力側切替回路１５ｂは、
この極性切替信号Ｓ１に基づいて、第３Ｄ／Ａ変換器１
３に画像信号Ｄ3n，Ｄ4nのいずれか一方を選択して出力
し、第４Ｄ／Ａ変換器１４に画像信号Ｄ3n，Ｄ4nのいず
れか他方を選択して出力する。

【０００６】尚、前記各画像信号Ｄ1n〜Ｄ4nは、図示し
ない前記ラッチ回路から供給される。そのラッチ回路
は、シフトレジスタから入力されるラッチ制御パルス信
号により外部から供給されるディジタルの各画像信号を
ラッチし、そのラッチ信号を各画像信号Ｄ1n〜Ｄ4nとし
て出力する。

【０００７】第１Ｄ／Ａ変換器１１は、入力側切替回路
１５ａから出力されるｎビットの画像信号Ｄ1n，Ｄ2nの
いずれか一方に基づいて、複数段階に階調された階調電
圧のうちの１つを選択し、コモン電圧よりも高いセグメ
ント電圧（＋極性電圧）Ｖs1を出力側切替回路１６ａに
出力する。

【０００８】第２Ｄ／Ａ変換器１２は、前記他方の画像
信号Ｄ1n，Ｄ2nに基づいて、複数段階に階調された階調
電圧のうちの１つを選択し、コモン電圧よりも低いセグ
メント電圧（−極性電圧）Ｖs2を出力側切替回路１６ａ
に出力する。

【０００９】第３Ｄ／Ａ変換器１３は、入力側切替回路
１５ｂから出力されるｎビットの画像信号Ｄ3n，Ｄ4nの
いずれか一方に基づいて、複数段階に階調された階調電
圧のうちの１つを選択し、コモン電圧よりも高いセグメ
ント電圧（＋極性電圧）Ｖs3を出力側切替回路１６ｂに
出力する。

【００１０】第４Ｄ／Ａ変換器１４は、前記他方の画像
信号Ｄ3n，Ｄ4nに基づいて、複数段階に階調された階調
電圧のうちの１つを選択し、コモン電圧よりも低いセグ
メント電圧（−極性電圧）Ｖs4を出力側切替回路１６ｂ
に出力する。

【００１１】前記出力側切替回路１６ａには出力端子Ｐ
１，Ｐ２がそれぞれ接続される。又、出力側切替回路１
６ａには前記極性切替信号Ｓ１が入力される。そして、
出力側切替回路１６ａは、この極性切替信号Ｓ１に基づ
いて、出力端子Ｐ１に第１Ｄ／Ａ変換器１１の＋極性電
圧Ｖs1又は第２Ｄ／Ａ変換器１２の−極性電圧Ｖs2のい
ずれか一方を選択して出力し、出力端子Ｐ２に該極性電
圧Ｖs1，Ｖs2のいずれか他方を選択して出力する。

【００１２】前記出力側切替回路１６ｂには出力端子Ｐ
３，Ｐ４がそれぞれ接続される。又、出力側切替回路１
６ｂには前記極性切替信号Ｓ１が入力される。そして、
出力側切替回路１６ｂは、この極性切替信号Ｓ１に基づ
いて、出力端子Ｐ３に第３Ｄ／Ａ変換器１３の＋極性電
圧Ｖs3又は第４Ｄ／Ａ変換器１４の−極性電圧Ｖs4のい
ずれか一方を選択して出力し、出力端子Ｐ４に該極性電
圧Ｖs3，Ｖs4のいずれか他方を選択して出力する。

【００１３】そして、出力端子Ｐ１〜Ｐ４は、図示しな
い液晶パネルの各画素セルに接続される各データ線に接
続され、各Ｄ／Ａ変換器１１〜１４の極性電圧Ｖs1〜Ｖ
s4を画像電圧として各データ線に供給する。

【００１４】ここで、前記出力側切替回路１６ａは、具
体的には図１３に示すように４つのＣＭＯＳ形転送ゲー
ト１７ａ〜１７ｄ及びインバータ回路１８から構成され
る。第１Ｄ／Ａ変換器１１の出力端子は、転送ゲート１
７ａ，１７ｃをそれぞれ介して各出力端子Ｐ１，Ｐ２に
接続される。又、第２Ｄ／Ａ変換器１２の出力端子は、
転送ゲート１７ｂ，１７ｄをそれぞれ介して各出力端子
Ｐ１，Ｐ２に接続される。

【００１５】転送ゲート１７ａ，１７ｄのＮＭＯＳトラ
ンジスタのゲートと、転送ゲート１７ｂ，１７ｃのＰＭ
ＯＳトランジスタのゲートには前記極性切替信号Ｓ１が
入力される。又、転送ゲート１７ａ，１７ｄのＰＭＯＳ
トランジスタのゲートと、転送ゲート１７ｂ，１７ｃの
ＮＭＯＳトランジスタのゲートには前記極性切替信号Ｓ
１がインバータ回路１８を介して入力される。

【００１６】このような出力側切替回路１６ａでは、Ｈ
レベルの極性切替信号Ｓ１が入力されると、転送ゲート
１７ａ，１７ｄが導通状態となり、転送ゲート１７ｂ，
１７ｃが非導通状態となる。そのため、第１Ｄ／Ａ変換
器１１の＋極性電圧Ｖs1が転送ゲート１７ａを介して出
力端子Ｐ１に供給され、第２Ｄ／Ａ変換器１２の−極性
電圧Ｖs2が転送ゲート１７ｄを介して出力端子Ｐ２に供
給される。

【００１７】一方、Ｌレベルの極性切替信号Ｓ１が入力
されると、転送ゲート１７ｂ，１７ｃが導通状態とな
り、転送ゲート１７ａ，１７ｄが非導通状態となる。そ
のため、第１Ｄ／Ａ変換器１１の＋極性電圧Ｖs1が転送
ゲート１７ｃを介して出力端子Ｐ２に供給され、第２Ｄ
／Ａ変換器１２の−極性電圧Ｖs2が転送ゲート１７ｂを
介して出力端子Ｐ１に供給される。

【００１８】又、出力側切替回路１６ｂは、前記出力側
切替回路１６ａと同一構成であって、Ｈレベルの極性切
替信号Ｓ１が入力されると、第３Ｄ／Ａ変換器１３の＋
極性電圧Ｖs3が出力端子Ｐ３に供給され、第４Ｄ／Ａ変
換器１４の−極性電圧Ｖs4が出力端子Ｐ４に供給され
る。一方、Ｌレベルの極性切替信号Ｓ１が入力される
と、第３Ｄ／Ａ変換器１３の＋極性電圧Ｖs3が出力端子
Ｐ４に供給され、第４Ｄ／Ａ変換器１４の−極性電圧Ｖ
s4が出力端子Ｐ３に供給される。

【００１９】更に、前記入力側切替回路１５ａ，１５ｂ
も、前記出力側切替回路１６ａと同様に構成されてい
る。即ち、入力側切替回路１５ａでは、Ｈレベルの極性
切替信号Ｓ１が入力されると、画像信号Ｄ1nが第１Ｄ／
Ａ変換器１１に出力され、画像信号Ｄ2nが第２Ｄ／Ａ変
換器１２に出力される。一方、Ｌレベルの極性切替信号
Ｓ１が入力されると、画像信号Ｄ1nが第２Ｄ／Ａ変換器
１２に出力され、画像信号Ｄ2nが第１Ｄ／Ａ変換器１１
に出力される。

【００２０】又、入力側切替回路１５ｂでは、Ｈレベル
の極性切替信号Ｓ１が入力されると、画像信号Ｄ3nが第
３Ｄ／Ａ変換器１３に出力され、画像信号Ｄ4nが第４Ｄ
／Ａ変換器１４に出力される。一方、Ｌレベルの極性切
替信号Ｓ１が入力されると、画像信号Ｄ3nが第４Ｄ／Ａ
変換器１４に出力され、画像信号Ｄ4nが第３Ｄ／Ａ変換
器１３に出力される。

【００２１】このように構成されたデータドライバ１０
では、入力される極性切替信号Ｓ１が１水平走査期間毎
にＨレベル又はＬレベルのいずれかに切り替えられる。
極性切替信号Ｓ１がＨレベルのとき、入力側切替回路１
５ａ，１５ｂ及び出力側切替回路１６ａ，１６ｂが図１
４に示すように動作する。即ち、各画像信号Ｄ1n〜Ｄ4n
がそれぞれ第１〜第４Ｄ／Ａ変換器１１〜１４に入力さ
れる。第１〜第４Ｄ／Ａ変換器１１〜１４は、各画像信
号Ｄ1n〜Ｄ4nに基づいた階調電圧を各極性電圧Ｖs1〜Ｖ
s4として出力端子Ｐ１〜Ｐ４にそれぞれ供給する。する
と、出力端子Ｐ１，Ｐ３には＋極性の画像電圧が供給さ
れ、出力端子Ｐ２，Ｐ４には−極性の画像電圧が供給さ
れる。

【００２２】一方、極性切替信号Ｓ１がＬレベルのと
き、入力側切替回路１５ａ，１５ｂ及び出力側切替回路
１６ａ，１６ｂが図１５に示すように動作する。即ち、
画像信号Ｄ1nが第２Ｄ／Ａ変換器１２に入力され、画像
信号Ｄ2nが第１Ｄ／Ａ変換器１１に入力される。又、画
像信号Ｄ3nが第４Ｄ／Ａ変換器１４に入力され、画像信
号Ｄ4nが第３Ｄ／Ａ変換器１３に入力される。第１，第
２Ｄ／Ａ変換器１１，１２は、各画像信号Ｄ2n，Ｄ1nに
基づいた階調電圧を各極性電圧Ｖs1，Ｖs2として出力端
子Ｐ２，Ｐ１にそれぞれ出力する。第３，第４Ｄ／Ａ変
換器１３，１４は、各画像信号Ｄ4n，Ｄ3nに基づいた階
調電圧を各極性電圧Ｖs3，Ｖs4として出力端子Ｐ４，Ｐ
３にそれぞれ出力する。すると、出力端子Ｐ１，Ｐ３に
は−極性の画像電圧が供給され、出力端子Ｐ２，Ｐ４に
は＋極性の画像電圧が供給される。

【００２３】つまり、前記データドライバ１０では、隣
接する各出力端子Ｐ１〜Ｐ４毎に＋極性と−極性の画像
電圧が交互に供給されるとともに、１水平走査期間毎に
各出力端子Ｐ１〜Ｐ４に＋極性電圧と−極性電圧が交互
に供給されるように構成されている。このようにして、
液晶パネルの各画素セルに供給する画像電圧の極性を１
画素セル毎（１ドット毎）に反転させて、各画素セルの
長寿命化が図られている。

【００２４】

【発明が解決しようとする課題】ところで、上記した液
晶表示装置が、何らかの原因で、例えば各画素セルの反
転動作が遅くなると、その液晶パネルにおいて画像にち
らつきが生じる場合がある。特に、上記したように１画
素セル毎（１ドット毎）に極性を反転すると、隣接する
各画素セル毎の輝度むらが大きくなるため、画像のちら
つき度合いが大きい。

【００２５】本発明は、上記問題点を解決するためにな
されたものであって、その目的は、ドット反転駆動方式
を用いた表示パネルの駆動方法、その駆動回路、及びそ
の駆動回路を備えた表示装置において、画像のちらつき
を低減することにある。

【００２６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、デジタル値が入力される
複数の入力部と、前記複数の入力部と対応して設けられ
た複数の出力部と、その出力が正極性である第１Ｄ／Ａ
変換器とその出力が負極性である第２Ｄ／Ａ変換器とを
備えそれらの合計が前記複数の入力部と同数で構成され
たＤ／Ａ変換器群とを有する表示パネルの駆動回路に対
し、前記複数の入力部と複数の出力部との対を複数のブ
ロックに分割し、各ブロック毎で個別に、前記デジタル
値を前記第１或いは第２Ｄ／Ａ変換器のいずれに入力す
るかを選択するとともに、選択された前記第１或いは第
２Ｄ／Ａ変換器の出力を前記対応する出力部へ出力する
制御を行うことを特徴とする表示パネルの駆動方法であ
る。

【００２７】請求項２に記載の発明は、請求項１に記載
の表示パネルの駆動方法において、前記出力部の各々に
対し、１又は複数の水平走査期間の単位で、前の期間と
は異なる極性の出力がなされるように前記第１或いは第
２Ｄ／Ａ変換器の接続を変更する。

【００２８】請求項３に記載の発明は、デジタル値が入
力される複数の入力部と、前記複数の入力部と対応して
設けられた複数の出力部と、その出力が正極性である第
１Ｄ／Ａ変換器とその出力が負極性である第２Ｄ／Ａ変
換器とを備えそれらの合計が前記複数の入力部と同数で
構成されたＤ／Ａ変換器群とを有する表示パネルの駆動
回路であって、前記複数の入力部と複数の出力部との対
を複数のブロックに分割し、各ブロック毎で個別に、前
記デジタル値を前記第１或いは第２Ｄ／Ａ変換器のいず
れに入力するかを選択するとともに、選択された前記第
１或いは第２Ｄ／Ａ変換器の出力を前記対応する出力部
へ出力する制御を行う切替回路部を備えることを特徴と
する表示パネルの駆動回路である。

【００２９】請求項４に記載の発明は、請求項３に記載
の表示パネルの駆動回路において、前記Ｄ／Ａ変換器群
は、第１Ｄ／Ａ変換器と第２Ｄ／Ａ変換器とを交互に配
置されてなる。

【００３０】請求項５に記載の発明は、請求項３に記載
の表示パネルの駆動回路において、前記Ｄ／Ａ変換器群
は、第１Ｄ／Ａ変換器と第２Ｄ／Ａ変換器とをそれぞれ
２個ずつ交互に配置されてなる。

【００３１】請求項６に記載の発明は、請求項３〜５の
いずれか１項に記載の表示パネルの駆動回路において、
前記切替回路部は、前記出力部の各々に対し、１又は複
数の水平走査期間の単位で、前の期間とは異なる極性の
出力がなされるように前記第１或いは第２Ｄ／Ａ変換器
の接続を変更する。

【００３２】請求項７に記載の発明は、請求項３〜６の
いずれか１項に記載の表示パネルの駆動回路において、
前記第１或いは第２Ｄ／Ａ変換器の出力と前記出力部と
の間にはバッファ回路が設けられている。

【００３３】請求項８に記載の発明は、請求項３〜６の
いずれか１項に記載の表示パネルの駆動回路において、
前記表示パネルは、液晶パネルである。請求項９に記載
の発明は、請求項３〜８のいずれか１項に記載の駆動回
路を備えた表示装置である。

【００３４】（作用）従って、請求項１に記載の発明に
よれば、第１或いは第２Ｄ／Ａ変換器の出力が各ブロッ
ク毎で個別に選択された出力部に出力され、出力部の極
性が１つ単位で交互に反転されるか、又は出力部の極性
が複数単位で交互に反転される。即ち、各出力部の極性
反転動作に基づいて、通常時には表示パネルの各画素セ
ルが１ドット毎に反転され、表示パネルがちらつく場合
には各画素セルが複数ドット毎に反転される。従って、
表示パネルがちらつく場合、隣接する複数の画素セルに
同一の極性電圧が供給されるので、各画素セルの輝度む
らが小さくなり、画像のちらつきが抑えられる。

【００３５】請求項２に記載の発明によれば、出力部の
各々に対し、１又は複数の水平走査期間の単位で、前の
期間とは異なる極性の出力がなされるように第１或いは
第２Ｄ／Ａ変換器の接続が変更される。つまり、各出力
部の極性反転動作が、１又は複数の水平走査期間の単位
で行われる。

【００３６】請求項３に記載の発明によれば、切替回路
部によって、第１或いは第２Ｄ／Ａ変換器の出力が各ブ
ロック毎で個別に選択された出力部に出力され、出力部
の極性が１つ単位で交互に反転されるか、又は出力部の
極性が複数単位で交互に反転される。即ち、各出力部の
極性反転動作に基づいて、通常時には表示パネルの各画
素セルが１ドット毎に反転され、表示パネルがちらつく
場合には各画素セルが複数ドット毎に反転される。従っ
て、表示パネルがちらつく場合、隣接する複数の画素セ
ルに同一の極性電圧が供給されるので、各画素セルの輝
度むらが小さくなり、画像のちらつきが抑えられる。

【００３７】請求項４に記載の発明によれば、Ｄ／Ａ変
換器群は、第１Ｄ／Ａ変換器と第２Ｄ／Ａ変換器とが交
互に配置される。従って、駆動回路の回路構成が簡単に
なる。

【００３８】請求項５に記載の発明によれば、第１，第
２Ｄ／Ａ変換器が、それぞれ２個ずつ連続で配置され
る。ここで、正極性電圧を生成する第１Ｄ／Ａ変換器は
ｎウェル領域に形成され、負極性電圧を生成する第２Ｄ
／Ａ変換器はＰ基板領域に形成される。上記したよう
に、同一極性のＤ／Ａ変換器が隣接して配置されるの
で、ｎウェル領域とＰ基板領域を分離する分離領域の数
が少なくなる。その結果、全Ｄ／Ａ変換器を形成する領
域、ひいては駆動回路の回路面積が小さくなる。

【００３９】請求項６に記載の発明によれば、切替回路
部の切替動作によって、出力部の各々に対し、１又は複
数の水平走査期間の単位で、前の期間とは異なる極性の
出力がなされるように第１或いは第２Ｄ／Ａ変換器の接
続が変更される。つまり、各出力部の極性反転動作が、
１又は複数の水平走査期間の単位で行われる。

【００４０】請求項７に記載の発明によれば、第１或い
は第２Ｄ／Ａ変換器の出力と出力部との間にバッファ回
路が設けられるので、駆動回路の駆動能力が高められ
る。請求項８に記載の発明によれば、液晶パネルに表示
される画像のちらつきが抑えられる。

【００４１】請求項９に記載の発明によれば、請求項３
〜８のいずれか１項に記載の駆動回路を備えることによ
って、表示装置の表示パネルに表示される画像のちらつ
きが抑えられる。

【００４２】

【発明の実施の形態】（第１の実施の形態）以下、本発
明を具体化した第１の実施の形態を図１〜図７に従って
説明する。尚、説明の便宜上、図１２及び図１３に示す
従来例と同様の構成については同一の符号を付してその
詳細な説明を省略する。

【００４３】図１は、液晶表示装置のブロック回路図を
示す。液晶表示装置２０には、液晶パネル（ＬＣＤパネ
ル）２１、垂直駆動回路（ゲートドライバ）２２、水平
駆動回路（データドライバ）２３が備えられる。

【００４４】液晶パネル２１には、それぞれ直交する走
査線（ゲート配線）ＧＬ１〜ＧＬｙと、データ線（ドレ
イン配線）ＤＬ１〜ＤＬｘとが備えられている。尚、ｘ
及びｙは整数である。各走査線ＧＬ１〜ＧＬｙと各デー
タ線ＤＬ１〜ＤＬｘとの交点には、画素セルＧＣが接続
されている。各画素セルＧＣは、信号蓄積素子としての
補助（蓄積）容量ＣＳと液晶セルＬＣとを含む。画素セ
ルＧＣは、ＴＦＴ（Thin Film Transistor: 薄膜トラン
ジスタ）２４を介して走査線ＧＬ１〜ＧＬｙとデータ線
ＤＬ１〜ＤＬｘとに接続されている。

【００４５】即ち、各走査線ＧＬ１〜ＧＬｙには各ＴＦ
Ｔ２４のゲートが接続され、各データ線ＤＬ１〜ＤＬｘ
には各ＴＦＴ２４のドレインが接続されている。各ＴＦ
Ｔ２４のソースには、液晶セルＬＣの第１電極（表示電
極）が接続され、液晶セルＬＣの第２電極（共通電極）
にはコモン電圧Ｖcom が印加されている。液晶セルＬＣ
には、補助容量ＣＳが並列に接続されている。尚、図１
において、図が煩雑になって見にくくなるのを防ぐため
に、走査線ＧＬ１とデータ線ＤＬ３との交点に接続され
た画素セルＧＣについてのみ符号を付してある。

【００４６】各走査線ＧＬ１〜ＧＬｙは、ゲートドライ
バ２２に接続されている。ゲートドライバ２２には、制
御信号が入力される。ゲートドライバ２２は、制御信号
に基づいて、走査信号（ゲート信号）を走査線ＧＬ１〜
ＧＬｙに順次印加する。データ線ＤＬ１〜ＤＬｘは、デ
ータドライバ２３に接続されている。データドライバ２
３には、制御信号と画像信号が入力される。データドラ
イバ２３は、制御信号，画像信号に基づいて、各データ
線ＤＬ１〜ＤＬｘにセグメント電圧を供給する。これに
より、ゲートドライバ２２，データドライバ２３は、そ
れぞれ制御信号に基づいて水平走査，垂直走査を行う。
このようにして、表示装置２０は、制御信号，画像信号
に基づく出力画像を液晶パネル２１に表示する。

【００４７】図２は、前記データドライバ２３の具体的
構成を示す。データドライバ２３には、第１〜第４ディ
ジタルアナログ変換器（Ｄ／Ａ変換器）１１〜１４、入
力側切替回路２５ａ，１５ｂ、出力側切替回路２６ａ，
１６ｂ、図示しないシフトレジスタ及びラッチ回路が備
えられる。データドライバ２３は、隣接する第１，第２
Ｄ／Ａ変換器１１，１２、及び第３，第４Ｄ／Ａ変換器
１３，１４をそれぞれ１組として構成される。

【００４８】本実施の形態のデータドライバ２３では、
従来例で示した入力側切替回路１５ａ及び出力側切替回
路１６ａが、新規な入力側切替回路２５ａ及び出力側切
替回路２６ａに置換されている。尚、図示しないが、入
力側切替回路は、同一構成の新規な回路２５ａ，２５
ｃ，・・・と、従来の回路１５ｂ，１５ｄ，・・・とが
交互に配置される（２５ａ，１５ｂ，２５ｃ，１５ｄ，
・・・）。又、同様にして、出力側切替回路は、同一構
成の新規な回路２６ａ，２６ｃ，・・・と、従来の回路
１６ｂ，１６ｄ，・・・とが交互に配置される（２６
ａ，１６ｂ，２６ｃ，１６ｄ，・・・）。

【００４９】因みに、説明の便宜上、図２ではｘ本のデ
ータ線ＤＬ１〜ＤＬｘのうち、４本のデータ線ＤＬ１〜
ＤＬ４のみが示されている。そのため、Ｄ／Ａ変換器も
データ線ＤＬ１〜ＤＬ４に対応して、４つの第１〜第４
Ｄ／Ａ変換器１１〜１４のみが示される。

【００５０】第１，第２Ｄ／Ａ変換器１１，１２には、
入力側切替回路２５ａを介してｎビットの画像信号Ｄ1
n，Ｄ2nが入力される。入力側切替回路２５ａには極性
切替信号Ｓ１及び画素数選択信号Ｓ２が入力される。入
力側切替回路２５ａは、この極性切替信号Ｓ１及び画素
数選択信号Ｓ２に基づいて、第１Ｄ／Ａ変換器１１に画
像信号Ｄ1n，Ｄ2nのいずれか一方を選択して出力し、第
２Ｄ／Ａ変換器１２に画像信号Ｄ1n，Ｄ2nのいずれか他
方を選択して出力する。

【００５１】第３，第４Ｄ／Ａ変換器１３，１４には、
入力側切替回路１５ｂを介してｎビットの画像信号Ｄ3
n，Ｄ4nが入力される。入力側切替回路１５ｂは、従来
と同様に極性切替信号Ｓ１に基づいて、第３Ｄ／Ａ変換
器１３に画像信号Ｄ3n，Ｄ4nのいずれか一方を選択して
出力し、第４Ｄ／Ａ変換器１４に画像信号Ｄ3n，Ｄ4nの
いずれか他方を選択して出力する。

【００５２】尚、前記各画像信号Ｄ1n〜Ｄ4nは、図示し
ない前記ラッチ回路から供給される。そのラッチ回路
は、シフトレジスタから入力されるラッチ制御パルス信
号により外部から供給されるディジタルの各画像信号を
ラッチし、そのラッチ信号を各画像信号Ｄ1n〜Ｄ4nとし
て出力する。

【００５３】第１Ｄ／Ａ変換器１１は、入力側切替回路
２５ａから出力されるｎビットの画像信号Ｄ1n，Ｄ2nの
いずれか一方に基づいて、複数段階に階調された階調電
圧のうちの１つを選択し、前記コモン電圧Ｖcom よりも
高いセグメント電圧（＋極性電圧）Ｖs1を出力側切替回
路２６ａに出力する。

【００５４】第２Ｄ／Ａ変換器１２は、前記他方の画像
信号Ｄ1n，Ｄ2nに基づいて、複数段階に階調された階調
電圧のうちの１つを選択し、前記コモン電圧Ｖcom より
も低いセグメント電圧（−極性電圧）Ｖs2を出力側切替
回路２６ａに出力する。

【００５５】第３Ｄ／Ａ変換器１３は、入力側切替回路
１５ｂから出力されるｎビットの画像信号Ｄ3n，Ｄ4nの
いずれか一方に基づいて、複数段階に階調された階調電
圧のうちの１つを選択し、前記コモン電圧Ｖcom よりも
高いセグメント電圧（＋極性電圧）Ｖs3を出力側切替回
路１６ｂに出力する。

【００５６】第４Ｄ／Ａ変換器１４は、前記他方の画像
信号Ｄ3n，Ｄ4nに基づいて、複数段階に階調された階調
電圧のうちの１つを選択し、前記コモン電圧Ｖcom より
も低いセグメント電圧（−極性電圧）Ｖs4を出力側切替
回路１６ｂに出力する。

【００５７】前記出力側切替回路２６ａには出力端子Ｐ
１，Ｐ２がそれぞれ接続される。又、出力側切替回路２
６ａには前記極性切替信号Ｓ１及び画素数選択信号Ｓ２
が入力される。そして、出力側切替回路２６ａは、この
極性切替信号Ｓ１及び画素数選択信号Ｓ２に基づいて、
出力端子Ｐ１に第１Ｄ／Ａ変換器１１の＋極性電圧Ｖs1
又は第２Ｄ／Ａ変換器１２の−極性電圧Ｖs2のいずれか
一方を選択して出力し、出力端子Ｐ２に該極性電圧Ｖs
1，Ｖs2のいずれか他方を選択して出力する。

【００５８】前記出力側切替回路１６ｂには出力端子Ｐ
３，Ｐ４がそれぞれ接続される。又、出力側切替回路１
６ｂは、従来と同様に極性切替信号Ｓ１に基づいて、出
力端子Ｐ３に第３Ｄ／Ａ変換器１３の＋極性電圧Ｖs3又
は第４Ｄ／Ａ変換器１４の−極性電圧Ｖs4のいずれか一
方を選択して出力し、出力端子Ｐ４に該極性電圧Ｖs3，
Ｖs4のいずれか他方を選択して出力する。

【００５９】そして、出力端子Ｐ１〜Ｐ４は、液晶パネ
ル２１の各画素セルＧＣに接続される各データ線ＤＬ１
〜ＤＬ４に接続され、各Ｄ／Ａ変換器１１〜１４の極性
電圧Ｖs1〜Ｖs4を画像電圧として各データ線ＤＬ１〜Ｄ
Ｌ４に供給する。

【００６０】ここで、前記出力側切替回路２６ａは、具
体的には図３に示すように４つのＣＭＯＳ形転送ゲート
１７ａ〜１７ｄ、インバータ回路１８、及びＥＯＲ回路
２７から構成される。

【００６１】前記転送ゲート１７ａ〜１７ｄ及びインバ
ータ回路１８は、従来と同様に接続される。即ち、第１
Ｄ／Ａ変換器１１の出力端子は、転送ゲート１７ａ，１
７ｃをそれぞれ介して各出力端子Ｐ１，Ｐ２に接続され
る。又、第２Ｄ／Ａ変換器１２の出力端子は、転送ゲー
ト１７ｂ，１７ｄをそれぞれ介して各出力端子Ｐ１，Ｐ
２に接続される。

【００６２】転送ゲート１７ａ，１７ｄのＮＭＯＳトラ
ンジスタのゲートと、転送ゲート１７ｂ，１７ｃのＰＭ
ＯＳトランジスタのゲートはインバータ回路１８の入力
端子、即ちノードＮ１に接続される。又、転送ゲート１
７ａ，１７ｄのＰＭＯＳトランジスタのゲートと、転送
ゲート１７ｂ，１７ｃのＮＭＯＳトランジスタのゲート
は前記インバータ回路１８の出力端子、即ちノードＮ２
に接続される。そして、ノードＮ１には、ＥＯＲ回路２
７の出力信号が入力される。

【００６３】ＥＯＲ回路２７は、２つのＣＭＯＳ形転送
ゲート２８ａ，２８ｂ及び３つのインバータ回路２９ａ
〜２９ｃから構成される。前記極性切替信号Ｓ１は、イ
ンバータ回路２９ａ、転送ゲート２８ａ、及びインバー
タ回路２９ｂを介してノードＮ１に入力される。又、極
性切替信号Ｓ１は、転送ゲート２８ｂ、及び前記インバ
ータ回路２９ｂを介してノードＮ１に入力される。

【００６４】転送ゲート２８ａのＰＭＯＳトランジスタ
のゲートと、転送ゲート２８ｂのＮＭＯＳトランジスタ
のゲートには前記画素数選択信号Ｓ２が入力される。
又、転送ゲート２８ａのＮＭＯＳトランジスタのゲート
と、転送ゲート２８ｂのＰＭＯＳトランジスタのゲート
には前記画素数選択信号Ｓ２がインバータ回路２９ｃを
介して入力される。

【００６５】このような出力側切替回路２６ａでは、Ｌ
レベルの画素数選択信号Ｓ２が入力されると、転送ゲー
ト２８ａが導通状態となり、転送ゲート２８ｂが非導通
状態となる。この場合、出力側切替回路２６ａは、前記
極性切替信号Ｓ１に基づいて従来の出力側切替回路１６
ａと同様に動作する。

【００６６】即ち、極性切替信号Ｓ１がＨレベルの場
合、転送ゲート１７ａ，１７ｄが導通状態となり、転送
ゲート１７ｂ，１７ｃが非導通状態となる。そのため、
第１Ｄ／Ａ変換器１１の＋極性電圧Ｖs1が転送ゲート１
７ａを介して出力端子Ｐ１に供給され、第２Ｄ／Ａ変換
器１２の−極性電圧Ｖs2が転送ゲート１７ｄを介して出
力端子Ｐ２に供給される。

【００６７】又、極性切替信号Ｓ１がＬレベルの場合、
転送ゲート１７ｂ，１７ｃが導通状態となり、転送ゲー
ト１７ａ，１７ｄが非導通状態となる。そのため、第１
Ｄ／Ａ変換器１１の＋極性電圧Ｖs1が転送ゲート１７ｃ
を介して出力端子Ｐ２に供給され、第２Ｄ／Ａ変換器１
２の−極性電圧Ｖs2が転送ゲート１７ｂを介して出力端
子Ｐ１に供給される。

【００６８】一方、Ｈレベルの画素数選択信号Ｓ２が入
力されると、転送ゲート２８ｂが導通状態となり、転送
ゲート２８ａが非導通状態となる。この場合、出力側切
替回路２６ａは、前記極性切替信号Ｓ１に基づいて従来
の出力側切替回路１６ａと対称に動作する。

【００６９】即ち、極性切替信号Ｓ１がＨレベルの場
合、転送ゲート１７ｂ，１７ｃが導通状態となり、転送
ゲート１７ａ，１７ｄが非導通状態となる。そのため、
第１Ｄ／Ａ変換器１１の＋極性電圧Ｖs1が転送ゲート１
７ｃを介して出力端子Ｐ２に供給され、第２Ｄ／Ａ変換
器１２の−極性電圧Ｖs2が転送ゲート１７ｂを介して出
力端子Ｐ１に供給される。

【００７０】又、極性切替信号Ｓ１がＬレベルの場合、
転送ゲート１７ａ，１７ｄが導通状態となり、転送ゲー
ト１７ｂ，１７ｃが非導通状態となる。そのため、第１
Ｄ／Ａ変換器１１の＋極性電圧Ｖs1が転送ゲート１７ａ
を介して出力端子Ｐ１に供給され、第２Ｄ／Ａ変換器１
２の−極性電圧Ｖs2が転送ゲート１７ｄを介して出力端
子Ｐ２に供給される。

【００７１】前記出力側切替回路１６ｂは、従来と同様
に、Ｈレベルの極性切替信号Ｓ１が入力されると、第３
Ｄ／Ａ変換器１３の＋極性電圧Ｖs3が出力端子Ｐ３に供
給され、第４Ｄ／Ａ変換器１４の−極性電圧Ｖs4が出力
端子Ｐ４に供給される。一方、Ｌレベルの極性切替信号
Ｓ１が入力されると、第３Ｄ／Ａ変換器１３の＋極性電
圧Ｖs3が出力端子Ｐ４に供給され、第４Ｄ／Ａ変換器１
４の−極性電圧Ｖs4が出力端子Ｐ３に供給される。

【００７２】更に、前記入力側切替回路２５ａも、前記
出力側切替回路２６ａと同様に構成されている。即ち、
入力側切替回路２５ａでは、極性切替信号Ｓ１，画素数
選択信号Ｓ２がＨ，Ｌレベルのとき、画像信号Ｄ1nが第
１Ｄ／Ａ変換器１１に出力され、画像信号Ｄ2nが第２Ｄ
／Ａ変換器１２に出力される。又、極性切替信号Ｓ１，
画素数選択信号Ｓ２がともにＬレベルのとき、画像信号
Ｄ1nが第２Ｄ／Ａ変換器１２に出力され、画像信号Ｄ2n
が第１Ｄ／Ａ変換器１１に出力される。

【００７３】一方、極性切替信号Ｓ１，画素数選択信号
Ｓ２がともにＨレベルのとき、画像信号Ｄ1nが第２Ｄ／
Ａ変換器１２に出力され、画像信号Ｄ2nが第１Ｄ／Ａ変
換器１１に出力される。又、極性切替信号Ｓ１，画素数
選択信号Ｓ２がＬ，Ｈレベルのとき、画像信号Ｄ1nが第
１Ｄ／Ａ変換器１１に出力され、画像信号Ｄ2nが第２Ｄ
／Ａ変換器１２に出力される。

【００７４】前記入力側切替回路１５ｂでは、従来と同
様に、Ｈレベルの極性切替信号Ｓ１が入力されると、画
像信号Ｄ3nが第３Ｄ／Ａ変換器１３に出力され、画像信
号Ｄ4nが第４Ｄ／Ａ変換器１４に出力される。一方、Ｌ
レベルの極性切替信号Ｓ１が入力されると、画像信号Ｄ
3nが第４Ｄ／Ａ変換器１４に出力され、画像信号Ｄ4nが
第３Ｄ／Ａ変換器１３に出力される。

【００７５】このように構成されたデータドライバ２３
では、入力される極性切替信号Ｓ１が１水平走査期間毎
にＨレベル又はＬレベルのいずれかに切り替えられる。
又、前記画素数選択信号Ｓ２は、通常１ドット（１画素
セルＧＣ）反転制御すべくＬレベルに切り替えられ、液
晶パネル２１において画像にちらつきが生じる場合には
２ドット（２画素セルＧＣ）反転制御すべくＨレベルに
切り替えられ、入力側及び出力側切替回路２５ａ，２６
ａと、入力側及び出力側切替回路１５ｂ，１６ｂとが個
別に切替動作を行う。

【００７６】［１ドット反転制御時］この場合では、入
力側切替回路２５ａ及び出力側切替回路２６ａにＬレベ
ルの画素数選択信号Ｓ２が入力される。

【００７７】そして、Ｈレベルの極性切替信号Ｓ１に基
づいて、入力側切替回路２５ａ，１５ｂ及び出力側切替
回路２６ａ，１６ｂが図４に示すように動作する。即
ち、各画像信号Ｄ1n〜Ｄ4nがそれぞれ第１〜第４Ｄ／Ａ
変換器１１〜１４に入力される。第１〜第４Ｄ／Ａ変換
器１１〜１４は、各画像信号Ｄ1n〜Ｄ4nに基づいた階調
電圧を各極性電圧Ｖs1〜Ｖs4として出力端子Ｐ１〜Ｐ４
にそれぞれ供給する。すると、出力端子Ｐ１，Ｐ３には
＋極性の画像電圧が供給され、出力端子Ｐ２，Ｐ４には
−極性の画像電圧が供給される。

【００７８】一方、Ｌレベルの極性切替信号Ｓ１に基づ
いて、入力側切替回路２５ａ，１５ｂ及び出力側切替回
路２６ａ，１６ｂが図５に示すように動作する。即ち、
画像信号Ｄ1nが第２Ｄ／Ａ変換器１２に入力され、画像
信号Ｄ2nが第１Ｄ／Ａ変換器１１に入力される。又、画
像信号Ｄ3nが第４Ｄ／Ａ変換器１４に入力され、画像信
号Ｄ4nが第３Ｄ／Ａ変換器１３に入力される。第１，第
２Ｄ／Ａ変換器１１，１２は、各画像信号Ｄ2n，Ｄ1nに
基づいた階調電圧を各極性電圧Ｖs1，Ｖs2として出力端
子Ｐ２，Ｐ１にそれぞれ出力する。第３，第４Ｄ／Ａ変
換器１３，１４は、各画像信号Ｄ4n，Ｄ3nに基づいた階
調電圧を各極性電圧Ｖs3，Ｖs4として出力端子Ｐ４，Ｐ
３にそれぞれ出力する。すると、出力端子Ｐ１，Ｐ３に
は−極性の画像電圧が供給され、出力端子Ｐ２，Ｐ４に
は＋極性の画像電圧が供給される。

【００７９】［２ドット反転制御時］この場合では、入
力側切替回路２５ａ及び出力側切替回路２６ａにＨレベ
ルの画素数選択信号Ｓ２が入力される。

【００８０】そして、Ｈレベルの極性切替信号Ｓ１に基
づいて、入力側切替回路２５ａ，１５ｂ及び出力側切替
回路２６ａ，１６ｂが図６に示すように動作する。即
ち、画像信号Ｄ1nが第２Ｄ／Ａ変換器１２に入力され、
画像信号Ｄ2nが第１Ｄ／Ａ変換器１１に入力される。
又、画像信号Ｄ3nが第３Ｄ／Ａ変換器１３に入力され、
画像信号Ｄ4nが第４Ｄ／Ａ変換器１４に入力される。第
１，第２Ｄ／Ａ変換器１１，１２は、各画像信号Ｄ2n，
Ｄ1nに基づいた階調電圧を各極性電圧Ｖs1，Ｖs2として
出力端子Ｐ２，Ｐ１にそれぞれ出力する。第３，第４Ｄ
／Ａ変換器１３，１４は、各画像信号Ｄ3n，Ｄ4nに基づ
いた階調電圧を各極性電圧Ｖs3，Ｖs4として出力端子Ｐ
３，Ｐ４にそれぞれ出力する。すると、出力端子Ｐ１，
Ｐ４には−極性の画像電圧が供給され、隣接する出力端
子Ｐ２，Ｐ３には＋極性の画像電圧が供給される。尚、
図示しないが、このとき、出力端子Ｐ４の次の出力端子
にも該端子Ｐ４と同じく−極性の画像電圧が供給され
る。

【００８１】一方、Ｌレベルの極性切替信号Ｓ１に基づ
いて、入力側切替回路２５ａ，１５ｂ及び出力側切替回
路２６ａ，１６ｂが図７に示すように動作する。即ち、
画像信号Ｄ1nが第１Ｄ／Ａ変換器１１に入力され、画像
信号Ｄ2nが第２Ｄ／Ａ変換器１２に入力される。又、画
像信号Ｄ3nが第４Ｄ／Ａ変換器１４に入力され、画像信
号Ｄ4nが第３Ｄ／Ａ変換器１３に入力される。第１，第
２Ｄ／Ａ変換器１１，１２は、各画像信号Ｄ1n，Ｄ2nに
基づいた階調電圧を各極性電圧Ｖs1，Ｖs2として出力端
子Ｐ１，Ｐ２にそれぞれ出力する。第３，第４Ｄ／Ａ変
換器１３，１４は、各画像信号Ｄ4n，Ｄ3nに基づいた階
調電圧を各極性電圧Ｖs3，Ｖs4として出力端子Ｐ４，Ｐ
３にそれぞれ出力する。すると、隣接する出力端子Ｐ
２，Ｐ３には−極性の画像電圧が供給され、出力端子Ｐ
１，Ｐ４には＋極性の画像電圧が供給される。尚、図示
しないが、このとき、出力端子Ｐ４の次の出力端子にも
該端子Ｐ４と同じく＋極性の画像電圧が供給される。

【００８２】こうして、本実施の形態のデータドライバ
２３では、１水平走査期間毎に各出力端子Ｐ１〜Ｐ４に
＋極性電圧と−極性電圧が交互に供給されるように構成
されている。このようにして、液晶パネル２１の各画素
セルＧＣに供給する画像電圧の極性を１画素セルＧＣ毎
（１ドット毎）又は２画素セルＧＣ毎（２ドット毎）に
反転させて、各画素セルＧＣの長寿命化が図られてい
る。しかも、液晶パネル２１において画像にちらつきが
生じる場合には、Ｈレベルの画素数選択信号Ｓ２が入力
側切替回路２５ａ及び出力側切替回路２６ａに入力さ
れ、入力側及び出力側切替回路２５ａ，２６ａと、入力
側及び出力側切替回路１５ｂ，１６ｂとが個別に切替動
作を行い、データドライバ２３が２ドット（２画素セル
ＧＣ）反転動作に切り替えられる。すると、隣接する２
つの画素セルＧＣに同一の極性の画像電圧が供給される
ため、各画素セルＧＣ毎の輝度むらが小さくなり、画像
のちらつきが抑えられる。

【００８３】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）液晶パネル２１において画像にちらつきが生じる
場合には、Ｈレベルの画素数選択信号Ｓ２が入力側切替
回路２５ａ及び出力側切替回路２６ａに入力される。す
ると、入力側及び出力側切替回路２５ａ，２６ａと、入
力側及び出力側切替回路１５ｂ，１６ｂとが個別に切替
動作を行い、データドライバ２３が通常の１ドット（１
画素セルＧＣ）反転動作から２ドット（２画素セルＧ
Ｃ）反転動作に切り替えられる。従って、隣接する２つ
の画素セルＧＣに同一の極性の画像電圧が供給されるた
め、各画素セルＧＣ毎の輝度むらを小さくすることがで
きる。その結果、画像のちらつきを抑えることができ
る。

【００８４】（２）しかも、本実施の形態のデータドラ
イバ２３は、従来の各切替回路１５ｂ，１６ｂを使用で
きるので、データドライバ２３の回路設計を容易とする
ことができる。

【００８５】（３）又、本実施の形態の各切替回路２５
ａ，２６ａは、従来の各切替回路１５ａ，１６ａにＥＯ
Ｒ回路２７を新たに付加して構成できるので、各切替回
路２５ａ，２６ａを簡単な回路で構成することができ
る。

【００８６】（４）又、本実施の形態では、＋極性電圧
を出力する第１，第３Ｄ／Ａ変換器１１，１３と、−極
性電圧を出力する第２，第４Ｄ／Ａ変換器１２，１４と
が交互に配置される。従って、データドライバ２３の回
路構成を簡単にすることができる。

【００８７】（第２の実施の形態）以下、本発明を具体
化した第２の実施の形態を図８に従って説明する。尚、
説明の便宜上、図２に示す第１の実施の形態と同様の構
成については同一の符号を付してその詳細な説明を省略
する。

【００８８】図８は、本実施の形態のデータドライバを
示す。データドライバ２３ａでは、前記第１の実施の形
態のデータドライバ２３と比較して、従来の各切替回路
１５ｂ，１６ｂに接続される第３，第４Ｄ／Ａ変換器１
３，１４の配置が入れ替えられる。つまり、−極性電圧
を生成する第２，第４Ｄ／Ａ変換器１２，１４が隣接し
て配置される。又、＋極性電圧を生成する第３Ｄ／Ａ変
換器１３と、図示しないが＋極性電圧を生成する次のＤ
／Ａ変換器が隣接して配置される。又、本実施の形態で
は、画素数選択信号Ｓ２の論理を前記第１の実施の形態
と逆にする。

【００８９】このようにしても、本実施の形態のデータ
ドライバ２３ａは、第１の実施の形態と同様に動作する
ため、同様の作用効果がある。ここで、＋極性電圧を生
成するＤ／Ａ変換器はｎウェル領域に形成され、−極性
電圧を生成するＤ／Ａ変換器はＰ基板領域に形成され
る。そのため、前記第１の実施の形態に示すように、＋
極性電圧を生成するＤ／Ａ変換器１１，１３と、−極性
電圧を生成するＤ／Ａ変換器１２，１４とを交互に形成
すると、各Ｄ／Ａ変換器１１〜１４間にｎウェル領域と
Ｐ基板領域を分離する分離領域を形成する必要がある。
しかしながら、本実施の形態では、同一極性のＤ／Ａ変
換器を隣接して配置するので、前記分離領域の数を少な
くすることができる。その結果、全Ｄ／Ａ変換器を形成
する領域、ひいてはデータドライバ２３ａの回路面積を
第１の実施の形態のデータドライバ２３よりも小さくす
ることができる。

【００９０】（第３の実施の形態）以下、本発明を具体
化した第３の実施の形態を図９に従って説明する。尚、
説明の便宜上、図２に示す第１の実施の形態と同様の構
成については同一の符号を付してその詳細な説明を省略
する。

【００９１】図９は、本実施の形態のデータドライバを
示す。データドライバ２３ｂは、隣接する第１〜第４Ｄ
／Ａ変換器１１〜１４を１組として構成される。第１，
第２Ｄ／Ａ変換器１１，１２には、入力側切替回路３０
にて画像信号Ｄ1n，Ｄ2nのいずれかが選択されて入力さ
れる。第３，第４Ｄ／Ａ変換器１３，１４には、入力側
切替回路３０にて画像信号Ｄ3n，Ｄ4nのいずれかが選択
されて入力される。

【００９２】そして、第１，第２Ｄ／Ａ変換器１１，１
２にて生成された各極性電圧Ｖs1，Ｖs2は、出力側切替
回路３１にて出力端子Ｐ１，Ｐ２のいずれかに出力され
る。第３，第４Ｄ／Ａ変換器１３，１４にて生成された
各極性電圧Ｖs3，Ｖs4は、出力側切替回路３１にて出力
端子Ｐ３，Ｐ４のいずれかに出力される。

【００９３】前記入力側切替回路３０及び出力側切替回
路３１には、８つの接続パターンＡ１〜Ａ８があり、そ
れぞれ制御信号φ１〜φ８にて制御される。そして、こ
の制御信号φ１〜φ８に基づいて、各切替回路３０，３
１は図４〜図７に示すように第１の実施の形態と同様に
切替動作される。従って、このように構成しても、第１
の実施の形態と同様の作用効果がある。

【００９４】尚、本発明は前記実施の形態の他、以下の
態様で実施してもよい。 ○上記第１の実施の形態において、図１０に示すように
第１〜第４Ｄ／Ａ変換器１１〜１４の出力端子と、出力
側切替回路２６ａ，１６ｂとの間にそれぞれバッファ回
路３２を介在させてもよい。又、図１１に示すように、
出力側切替回路２６ａ，１６ｂと、各出力端子Ｐ１〜Ｐ
４との間にそれぞれバッファ回路３３を介在させてもよ
い。このようにすれば、各画素セルＧＣの駆動能力を高
めることができる。尚、バッファ回路３２，３３を両方
備えていてもよい。更に、第１の実施の形態に限らず、
第２，第３の実施の形態に適応してもよい。

【００９５】○上記各実施の形態において、入力側切替
回路２５ａ及び出力側切替回路２６ａの回路構成は、上
記各実施の形態で示した構成に限定されるものではな
い。 ○上記各実施の形態において、ＥＯＲ回路２７の回路構
成は、上記各実施の形態で示した構成に限定されるもの
ではない。

【００９６】○上記各実施の形態において、データドラ
イバ２３を液晶パネル２１に一体形成した、所謂ドライ
バ一体型の液晶パネルに具体化してもよい。 ○上記各実施の形態では、１水平走査期間毎に極性切替
信号Ｓ１の論理を反転させたが、２以上の複数水平走査
期間毎に極性切替信号Ｓ１の論理を反転するようにして
もよい。

【００９７】○上記第３実施の形態では、各切替回路３
０，３１の切替動作に基づいて、２つのＤ／Ａ変換器か
ら出力される各極性電圧を２つの出力端子のいずれかに
出力するようにしたが、上記実施の形態を応用して３つ
以上の複数のＤ／Ａ変換器から出力される各極性電圧
を、そのＤ／Ａ変換器と同数の複数の出力端子のいずれ
かに出力するようにしてもよい。このようにすれば、３
ドット以上の複数の反転動作を行うことができる。

【００９８】○上記各実施の形態では、液晶パネル２１
を備えた液晶表示装置に具体化したが、例えばプラズマ
表示パネル（ＰＤＰ）やエレクトロルミネセンス（Ｅ
Ｌ）等を備えた他の表示装置に具体化してもよい。

【００９９】

【発明の効果】以上詳述したように、本発明によれば、
ドット反転駆動方式を用いた表示パネルの駆動方法、そ
の駆動回路、及びその駆動回路を備えた表示装置におい
て、画像のちらつきを低減することができる。

【図面の簡単な説明】

【図１】 液晶パネルのブロック回路図。

【図２】 第１の実施の形態のデータドライバのブロッ
ク回路図。

【図３】 出力側切替回路の回路図。

【図４】 データドライバの動作を説明するための説明
図。

【図５】 データドライバの動作を説明するための説明
図。

【図６】 データドライバの動作を説明するための説明
図。

【図７】 データドライバの動作を説明するための説明
図。

【図８】 第２の実施の形態のデータドライバのブロッ
ク回路図。

【図９】 第３の実施の形態のデータドライバのブロッ
ク回路図。

【図１０】 別例におけるデータドライバのブロック回
路図。

【図１１】 別例におけるデータドライバのブロック回
路図。

【図１２】 従来のデータドライバのブロック回路図。

【図１３】 出力側切替回路の回路図。

【図１４】 データドライバの動作を説明するための説
明図。

【図１５】 データドライバの動作を説明するための説
明図。

【符号の説明】

１１，１３ 第１Ｄ／Ａ変換器としての第１，第３
Ｄ／Ａ変換器 １２，１４ 第２Ｄ／Ａ変換器としての第２，第４
Ｄ／Ａ変換器 １５ｂ，２５ａ 切替回路部を構成する入力側切替回路 １６ｂ，２６ａ 切替回路部を構成する出力側切替回路 ２１ 表示パネルとしての液晶パネル Ｄ1n〜Ｄ4n デジタル値としての画像信号 Ｐ１〜Ｐ４ 出力部としての出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鵜戸 真也 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 國分 政利 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 2H093 NA16 NA31 NA43 NA53 NA64 NC13 NC21 NC22 NC26 NC34 NC35 ND06 ND10 ND17 5C006 AA01 AA16 AC27 AF42 AF83 BB16 BC03 BC13 BC16 BF03 BF04 BF26 BF27 BF32 FA23 5C058 AA09 AB06 BA01 BA06 BA09 BB04 BB05 BB09 BB25

Claims (9)

【特許請求の範囲】
1. 【請求項１】 デジタル値が入力される複数の入力部
   と、 前記複数の入力部と対応して設けられた複数の出力部
   と、 その出力が正極性である第１Ｄ／Ａ変換器とその出力が
   負極性である第２Ｄ／Ａ変換器とを備えそれらの合計が
   前記複数の入力部と同数で構成されたＤ／Ａ変換器群と
   を有する表示パネルの駆動回路に対し、 前記複数の入力部と複数の出力部との対を複数のブロッ
   クに分割し、各ブロック毎で個別に、前記デジタル値を
   前記第１或いは第２Ｄ／Ａ変換器のいずれに入力するか
   を選択するとともに、選択された前記第１或いは第２Ｄ
   ／Ａ変換器の出力を前記対応する出力部へ出力する制御
   を行うことを特徴とする表示パネルの駆動方法。
2. 【請求項２】 請求項１に記載の表示パネルの駆動方法
   において、 前記出力部の各々に対し、１又は複数の水平走査期間の
   単位で、前の期間とは異なる極性の出力がなされるよう
   に前記第１或いは第２Ｄ／Ａ変換器の接続を変更するこ
   とを特徴とする表示パネルの駆動方法。
3. 【請求項３】 デジタル値が入力される複数の入力部
   と、 前記複数の入力部と対応して設けられた複数の出力部
   と、 その出力が正極性である第１Ｄ／Ａ変換器とその出力が
   負極性である第２Ｄ／Ａ変換器とを備えそれらの合計が
   前記複数の入力部と同数で構成されたＤ／Ａ変換器群と
   を有する表示パネルの駆動回路であって、 前記複数の入力部と複数の出力部との対を複数のブロッ
   クに分割し、各ブロック毎で個別に、前記デジタル値を
   前記第１或いは第２Ｄ／Ａ変換器のいずれに入力するか
   を選択するとともに、選択された前記第１或いは第２Ｄ
   ／Ａ変換器の出力を前記対応する出力部へ出力する制御
   を行う切替回路部を備えることを特徴とする表示パネル
   の駆動回路。
4. 【請求項４】 請求項３に記載の表示パネルの駆動回路
   において、 前記Ｄ／Ａ変換器群は、第１Ｄ／Ａ変換器と第２Ｄ／Ａ
   変換器とを交互に配置されてなることを特徴とする表示
   パネルの駆動回路。
5. 【請求項５】 請求項３に記載の表示パネルの駆動回路
   において、 前記Ｄ／Ａ変換器群は、第１Ｄ／Ａ変換器と第２Ｄ／Ａ
   変換器とをそれぞれ２個ずつ交互に配置されてなること
   を特徴とする表示パネルの駆動回路。
6. 【請求項６】 請求項３〜５のいずれか１項に記載の表
   示パネルの駆動回路において、 前記切替回路部は、前記出力部の各々に対し、１又は複
   数の水平走査期間の単位で、前の期間とは異なる極性の
   出力がなされるように前記第１或いは第２Ｄ／Ａ変換器
   の接続を変更することを特徴とする表示パネルの駆動回
   路。
7. 【請求項７】 請求項３〜６のいずれか１項に記載の表
   示パネルの駆動回路において、 前記第１或いは第２Ｄ／Ａ変換器の出力と前記出力部と
   の間にはバッファ回路が設けられていることを特徴とす
   る表示パネルの駆動回路。
8. 【請求項８】 請求項３〜６のいずれか１項に記載の表
   示パネルの駆動回路において、 前記表示パネルは、液晶パネルであることを特徴とする
   表示パネルの駆動回路。
9. 【請求項９】 請求項３〜８のいずれか１項に記載の駆
   動回路を備えた表示装置。