JP2003308055A

JP2003308055A - 走査信号線駆動回路及び画像表示装置

Info

Publication number: JP2003308055A
Application number: JP2003038925A
Authority: JP
Inventors: Yasushi Kubota; 靖久保田; Ichiro Shiraki; 一郎白木; Tamotsu Sakai; 保酒井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-02-17
Filing date: 2003-02-17
Publication date: 2003-10-31
Anticipated expiration: 2018-02-24
Also published as: JP3779279B2

Abstract

(57)【要約】【課題】比較的単純な構成により複数の画像フォーマ
ットを表示することができ、かつ良好な表示品位での表
示を可能とする。【解決手段】走査信号線駆動回路ＧＤ１〜ＧＤ３は、
マトリクス状に配列された複数のスイッチング素子の開
閉を制御する走査信号線を駆動する。この走査信号線駆
動回路ＧＤ１〜ＧＤ３は、走査信号線が設けられた領域
のうち、複数の走査信号線を順次に駆動する領域と複数
の走査信号線を同時に駆動する領域に対応して分割され
ている。また、外部回路と接続される電源線が、前記複
数の走査信号線を順次に駆動する領域と前記複数の走査
信号線を同時に駆動する領域に対応して分割されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス状に配
列された画素の全体又は一部を用いて複数の画像フォー
マットに対応する画像を表示する機能を有する画像表示
装置に備えられる走査信号線駆動回路、及び画像表示装
置に関するものである。

【０００２】

【従来の技術】従来から用いられている画像表示装置と
しては様々なタイプのものが有るが、ここではアクティ
ブマトリクス型液晶表示装置を例に挙げて説明する。

【０００３】一般に液晶表示装置は、画素や信号線等が
多数形成されたアクティブ基板と、表示領域全面に透明
電極やカラーフィルタ等が形成された対向基板とが所定
の間隙を保って貼り合わされ、該間隙に液晶が注入され
た液晶セルに所望の信号を書き込んで表示を行うもので
ある。

【０００４】図１１は、従来のアクティブマトリクス型
液晶表示装置の構成の一例を示すものである。この液晶
表示装置は、図１１に示すように、画素アレイＡＲＹ
と、走査信号線駆動回路ＧＤと、データ信号線駆動回路
ＳＤとを有している。前記画素アレイＡＲＹ内には、前
記走査信号線駆動回路ＧＤに接続された複数の走査信号
線ＧＬと、前記データ信号線駆動回路ＳＤに接続された
複数のデータ信号線ＳＬとで囲まれた部分に、画素ＰＩ
Ｘがマトリクス状に配置されている。

【０００５】前記各画素ＰＩＸは、図１２に示すよう
に、電界効果トランジスタなどからなるスイッチング素
子ＳＷと、画素容量（液晶容量ＣＬと、必要によって付
加される補助容量ＣＳとから成る）とによって構成され
る。図１２において、スイッチング素子ＳＷのドレイン
及びソースを介してデータ信号線ＳＬと画素容量の一方
の電極とが接続され、スイッチング素子ＳＷのゲートは
走査信号線ＧＬに接続され、画素容量の他方の電極は全
画素に共通な共通電極線に接続されている。

【０００６】前記データ信号線駆動回路ＳＤは、クロッ
ク信号ＣＫＳ等のタイミング信号に同期して、図示しな
い外部回路より入力された映像信号ＤＡＴをサンプリン
グし、必要に応じて増幅して各データ信号線ＳＬに書き
込む。一方、前記走査信号線駆動回路ＧＤは、クロック
信号ＣＫＧ等のクロック信号に同期して走査信号線ＧＬ
を順次選択し、画素ＰＩＸ内に設けられたスイッチング
素子ＳＷの開閉を制御する。これにより、各データ信号
線ＳＬに書き込まれた映像信号ＤＡＴを各画素ＰＩＸに
書き込むと共に、各画素ＰＩＸに書き込まれたデータを
保持する。これにより、各液晶容量ＣＬに印加される電
圧に応じて液晶の透過率又は反射率が変調され、表示を
行っている。

【０００７】従来のアクティブマトリクス型液晶表示装
置は、それぞれ１つの画像フォーマットに対応するもの
が主であった。すなわち、例えばＶＧＡ仕様の液晶表示
装置における画素数は６４０×４８０個であり、ＸＧＡ
仕様の液晶表示装置における画素数は１０２４×７６８
個である。なお、カラー表示の場合は、この画素数はそ
れぞれ３倍になる。そして、表示は画素アレイＡＲＹを
全て用いて行っていた。

【０００８】ところで、近年１つの画像表示装置で複数
の画像フォーマットに対応する画像表示装置の開発が行
われている。つまり、１つの画像表示装置で、ＸＧＡ仕
様とＶＧＡ仕様の両画像を切り替えて表示する場合や、
ハイビジョン仕様とＮＴＳＣ仕様の両画像を切り替えて
表示する場合等である。

【０００９】例えば、画像表示装置がＸＧＡ仕様の画像
フォーマットに対応している場合、その画素数は１０２
４×７６８個であるが、この画像表示装置を用いて、縦
横比１６：９のテレビ画像（画素数は１０２４×４８０
個）や、ＳＶＧＡ仕様の画像フォーマット（画素数は８
００×６００個）を表示しようとする場合、外部で補
間信号を生成し、補間走査を行うことにより画面全体で
表示を行う方法と、図１３の（ａ）又は（ｂ）に示す
ように、画面の一部を用いて本来の画素数で表示を行う
方法とがある。なお、図１３の（ａ）は画像表示領域の
上下に非表示領域を設けた場合であり、（ｂ）は画像表
示領域の上下及び左右に非表示領域を設けた場合であ
る。

【００１０】前者の場合、補間走査を行うことによ
り、画面内の位置によって微妙に表示パターンが変わ
り、特に文字表示において字体が崩れるなどの不具合が
生ずる可能性がある。一方、後者の場合、補間走査を
行わないので文字表示における字体崩れなどは生じな
い。したがって、手法としては後者を用いるほうが好
ましい。

【００１１】ところで、前記の手法を用いた場合に
は、画面内で表示に寄与しない領域（以下、非表示領域
という）が生じてしまうが、該領域には一般的に適当な
パターンや黒色を表示させている。例えば、特開平６−
１８９２３１号公報では、表示に寄与しない領域に木目
調等の所定のパターンを有する映像を表示させる技術が
開示されている。

【００１２】

【特許文献１】特開平６−１８９２３１号公報（公開日
平成０６年０７月０８日）

【００１３】

【特許文献２】特開平９−２１２１３９号公報（公開日
平成０９年０８月１５日）

【００１４】

【特許文献３】特開平８−０４３８５２号公報（公開日
平成０８年０２月１６日）

【００１５】

【発明が解決しようとする課題】しかしながら、特開平
６−１８９２３１号公報のように、非表示領域に映像を
表示させる場合には、この表示のための新たなクロック
信号と映像信号とを必要とするため、外部回路の構成が
複雑になってしまうという問題点があった。

【００１６】また、前記非表示領域が、表示を行ってい
る領域の上下に存在した場合、本来の画像フォーマット
の表示に必要な走査信号線よりも多くの走査信号線を所
定の期間内に走査させることが必要となるため、走査信
号線駆動回路のクロック信号ＣＫＧの周波数を高める、
あるいは新たなクロック信号を生成する必要があり、そ
のために外部回路が更に複雑になってしまうという問題
点があった。

【００１７】そこで、特開平９−２１２１３９号公報に
は、非表示領域を黒表示とし、更にこの非表示領域が、
表示領域の上下に存在した場合、前記非表示領域の走査
信号線を垂直帰線期間中に一斉に動作させて前記非表示
領域の画素に黒表示に対応するデータ信号を書き込む技
術が開示されている。これにより、走査信号線駆動回路
のクロック信号ＣＫＧの周波数を高める必要がなくな
る。

【００１８】しかしながら、特開平９−２１２１３９号
公報の技術によれば、非表示領域に対応する複数の走査
信号線に接続された複数のスイッチング素子ＳＷの開閉
が同時に制御されるので、前記スイッチング素子ＳＷが
開状態（ＯＰＥＮ）から閉状態（ＣＬＯＳＥ）、あるい
は閉状態から開状態に変化する時、つまり、非表示領域
に対応する複数の走査信号線の電位レベルが切り替わる
時に、走査信号線駆動回路に大きな電流が流れてしま
い、その影響で表示領域に対応する走査信号線の電位レ
ベルが変動する可能性があるという新たな問題点があっ
た。特に、前記スイッチング素子ＳＷを開状態とする電
位のレベル（スイッチング素子ＳＷがｎ−ｃｈの場合、
低電位電源のレベル）が変動すると、画素スイッチの保
持特性が損なわれる場合があり、表示品位を著しく低下
させてしまう。

【００１９】なお、スイッチング素子ＳＷを閉状態にす
るとはスイッチング素子ＳＷをＯＮにすることを意味
し、開状態にするとはスイッチング素子ＳＷをＯＦＦに
することを意味している。

【００２０】本発明は上述したような問題点に鑑みてな
されたものであり、比較的単純な構成により複数の画像
フォーマットに対応可能であり、かつ表示品位の良好な
画像表示を可能とする走査信号線駆動回路及び画像表示
装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明の走査信号線駆動
回路は、マトリクス状に配列された複数のスイッチング
素子の開閉を制御する走査信号線を駆動する走査信号線
駆動回路において、走査信号線が設けられた領域のう
ち、複数の走査信号線を順次に駆動する領域と複数の走
査信号線を同時に駆動する領域に対応して分割されると
ともに、外部回路と接続される電源線が、前記複数の走
査信号線を順次に駆動する領域と前記複数の走査信号線
を同時に駆動する領域に対応して分割されていることを
特徴としている。

【００２２】上記の走査信号線駆動回路は、前記外部回
路と接続される電源線のうち、前記走査信号線に接続さ
れたスイッチング素子を開状態にさせる信号を供給する
ための電源線のみが、前記複数の走査信号線を順次に駆
動する領域と前記複数の走査信号線を同時に駆動する領
域に対応して分離されている構成としてもよい。

【００２３】また、本発明の画像表示装置は、マトリク
ス状に配列された複数の画素及びスイッチング素子と、
前記スイッチング素子の開閉を制御する走査信号線と、
前記各画素に前記スイッチング素子を介して選択的にデ
ータ信号を供給するためのデータ信号線と、前記走査信
号線及びデータ信号線を駆動する走査信号線駆動回路及
びデータ信号線駆動回路と、前記各駆動回路に所望の信
号を供給するための外部回路とを含んで構成され、前記
画素の全体または一部を用いて複数の画像フォーマット
に対応する画像を表示し、画素の一部を用いる画像フォ
ーマットの場合に、前記走査信号線駆動回路が画像を表
示しない非表示領域に対応する走査信号線を複数同時に
走査する画像表示装置において、前記走査信号線駆動回
路は、前記複数の画像フォーマットに対応して分割さ
れ、前記外部回路と前記走査信号線駆動回路とを接続す
る電源線は、各画像フォーマットに対応して分離されて
いることを特徴としている。

【００２４】上記の画像表示装置は、前記外部回路と前
記走査信号線駆動回路とを接続する電源線のうち、前記
走査信号線に接続されたスイッチング素子を開状態にさ
せる信号を供給するための電源線のみが、各画像フォー
マットに対応して分離されている構成としてもよい。

【００２５】上記の画像表示装置は、前記外部回路と前
記走査信号線駆動回路とを接続する前記分離された電源
線は、それぞれ別個の端子を有している構成としてもよ
い。

【００２６】上記の画像表示装置は、前記外部回路と前
記走査信号線駆動回路とを接続する前記分離された電源
線は、それぞれ共通の端子を有して構成としてもよい。

【００２７】上記の画像表示装置は、前記複数の画素、
スイッチング素子、走査信号線駆動回路及びデータ信号
線駆動回路が、同一基板上に形成されている構成として
もよい。

【００２８】上記の画像表示装置は、少なくとも前記走
査信号線駆動回路及びデータ信号線駆動回路を構成する
トランジスタは、６００℃以下のプロセスで形成された
多結晶シリコン薄膜トランジスタである構成としてもよ
い。

【００２９】以下、上記構成による作用について説明す
る。本発明の画像表示装置においては、外部回路と走査
信号線駆動回路とを接続する電源線を、各画像フォーマ
ットに対応して分離させることによって、画素の一部を
用いて表示を行う場合に、非表示領域に対応する複数の
走査信号線に接続されたスイッチング素子の開閉が同時
に制御されるため、前記スイッチング素子ＳＷが開状態
から閉状態、あるいは閉状態から開状態に変化する時、
つまり、非表示領域に対応する走査信号線の電位レベル
が切り替わる時に、走査信号線駆動回路に大きな電流が
流れた場合であっても、その影響で表示領域に対応する
走査信号線の電位レベルが変動することがなくなり、表
示不良の発生を抑えることが可能となる。

【００３０】また、前記外部回路と前記走査信号線駆動
回路とを接続する電源線のうち、前記走査信号線に接続
されたスイッチング素子を開状態にさせる信号を供給す
るための電源線のみを、各画像フォーマットに対応して
分離させるようにしても良い。これは、表示領域に対応
する走査信号線に入力される電位レベルのうち、前記走
査信号線に接続されたスイッチング素子を開状態にさせ
る信号の電位レベルが変動した場合、該スイッチング素
子の保持特性が損なわれてしまうので、表示に与える影
響が非常に大きいためである。また、これにより電源線
の増加を極力抑えることが可能となる。

【００３１】前記外部回路と前記走査信号線駆動回路と
を接続する前記分離された電源線は、それぞれ別個の端
子を有していても良い。この場合、各電源線に生ずる電
位の変動の影響を更に低減させることが可能となる。

【００３２】また、前記外部回路と前記走査信号線駆動
回路とを接続する前記分離された電源線は、それぞれ共
通の端子を有していても良い。この場合、前記外部回路
と前記走査信号線駆動回路との接続端子数の増加を回避
することができるので、回路規模や実装コストの増加を
抑えることが可能となる。

【００３３】また、前記複数の画素、スイッチング素
子、走査信号線駆動回路、及びデータ信号線駆動回路を
同一基板上に形成することによって、各駆動回路の部品
コストと実装コストの削減や、信頼性の向上を図ること
が可能となる。

【００３４】また、少なくとも前記走査信号線駆動回路
及びデータ信号線駆動回路を構成するトランジスタを、
６００℃以下のプロセスで形成された多結晶シリコン薄
膜トランジスタとすることによって、ガラス等の低コス
ト基板上に大面積の画像表示装置を形成することが可能
となる。また、充分な駆動能力を有する走査信号線駆動
回路及びデータ信号線駆動回路を構成することができる
ので、外部回路の回路規模を抑えることが可能となる。

【００３５】

【発明の実施の形態】〔実施の形態１〕本発明の第１の
実施形態について、図１乃至図１０を用いて説明する。
本実施形態では、図１に示すように、画素アレイＡＲＹ
と、走査信号線駆動回路ＧＤと、データ信号線駆動回路
ＳＤとが同一のガラス基板ＳＵＢ上に形成された、いわ
ゆるドライバモノリシック構造を有するアクティブ基板
と、対向電極やカラーフィルタなどが形成された対向基
板（図示せず）とが所定の間隙を保って貼り合わされ、
この間隙に液晶材料（図示せず）が注入され、さらに背
面に照明装置（図示せず）を備えた直視型の液晶表示装
置について説明する。

【００３６】この液晶表示装置におけるアクティブ基板
は、画素アレイＡＲＹ内に、走査信号線駆動回路ＧＤに
接続されて行方向に配置された複数の走査信号線ＧＬ
と、データ信号線ＳＤに接続されて列方向に配置された
複数のデータ信号線ＳＬと、走査信号線ＧＬとデータ信
号線ＳＬとに囲まれた領域にマトリクス状に配置された
複数の画素ＰＩＸとが形成されている。また、走査信号
線駆動回路ＧＤ及びデータ信号線駆動回路ＳＤは、外部
コントロール回路ＣＴＬからの信号と、外部電源回路Ｖ
ＧＥＮからの電源電位とによって駆動される。

【００３７】前記各画素ＰＩＸは、図１２に示したよう
に、電界効果トランジスタなどからなるスイッチング素
子ＳＷと、画素容量（液晶容量ＣＬと、必要によって付
加される補助容量ＣＳとから成る）とによって構成され
る。

【００３８】このように、走査信号線駆動回路ＧＤとデ
ータ信号線駆動回路ＳＤとを、画素アレイＡＲＹと同一
基板上に、つまりモノリシックに形成することにより、
これらを別々に構成して実装するよりも、駆動回路の製
造コストや実装コストの低減を図ることができると共
に、信頼性の向上を図ることもできる。

【００３９】ドライバモノリシック構造を達成させるた
めには、前記走査信号線駆動回路ＧＤとデータ信号線駆
動回路ＳＤとを、電子移動度の大きな多結晶シリコン薄
膜トランジスタを用いて構成することが望ましい。この
多結晶シリコン薄膜トランジスタの構造の一例を図２に
示す。

【００４０】図２において、１は絶縁基板、２はベース
コート層、３はソース領域、４はチャネル領域、５はド
レイン領域、６はゲート絶縁膜、７はゲート電極、８は
層間絶縁膜、９、１０は金属配線である。前記ソース領
域３、チャネル領域４、ドレイン領域５は多結晶シリコ
ン薄膜からなっており、特にソース領域３、ドレイン領
域５には不純物イオンが注入されている。

【００４１】以下に、この多結晶薄膜トランジスタをガ
ラス基板上に形成するときの製造プロセスを、図３を用
いて簡単に説明する。なお、図３はｎ型トランジスタと
ｐ型トランジスタとを組み合わせて構成されるＣＭＯＳ
−ＴＦＴについて説明したものである。

【００４２】まず、図３（ａ）に示すようにガラス基板
１１上に非晶質シリコン薄膜１２を堆積させ、続いて図
３（ｂ）に示すように非晶質シリコン薄膜１２にエキシ
マレーザを照射する。このとき、前記非晶質シリコン１
２は結晶化されて多結晶シリコン１３になる。なお、図
３では省略しているが、前記ガラス基板１上にはガラス
中のイオンの拡散を防止するためにＳｉＯ₂などからな
るオーバーコート層を形成しておく。

【００４３】次に、図３（ｃ）乃至（ｅ）に示すよう
に、前記多結晶シリコン１３を所望の形状にパターニン
グし、ＳｉＯ₂などからなるゲート絶縁膜１４を形成
し、更にトランジスタのゲート電極１５をアルミニウム
などで形成する。その後、図３（ｆ）に示すように、ｐ
型トランジスタの形成領域をレジスト１６で覆った状態
でｎ型トランジスタのソース及びドレイン領域に不純物
としてＰ（リン）を添加し、続いて図３（ｇ）に示すよ
うに、ｎ型トランジスタの形成領域をレジスト１７で覆
った状態でｐ型トランジスタのソース及びドレイン領域
に不純物としてＢ（ボロン）を添加する。

【００４４】その後、図３（ｈ）乃至（ｊ）に示すよう
に、ＳｉＯ₂またはＳｉＮ_Xなどからなる層間絶縁膜１８
を堆積してコンタクトホール１９を開口させた後、アル
ミニウムなどの金属配線２０を形成することにより、Ｃ
ＭＯＳ−ＴＦＴが完成する。

【００４５】上述した製造方法によれば、プロセスの最
高温度はゲート絶縁膜１４の形成時の６００℃程度であ
るので、例えば米国コーニング社製の１７３７ガラスな
どの高耐熱性ガラスを用いることができ、安価に大面積
化を実現することができる。

【００４６】なお、画素アレイＡＲＹ内の各画素ＰＩＸ
に設けられる電界効果型スイッチング素子ＳＷとして、
図２に示したような多結晶シリコン薄膜トランジスタを
用いれば、前記走査信号線駆動回路ＧＤ及びデータ信号
線駆動回路ＳＤ内のトランジスタと各画素ＰＩＸに設け
られるトランジスタとをほぼ同一の工程で作製すること
が可能となる。

【００４７】続いて、本実施形態の画像表示装置を用い
て表示を行う場合について、以下に説明する。ここで
は、画素アレイＡＲＹ全てを用いて表示する画像フォー
マット（以下、第１の画像フォーマットという）と、図
１３の（ａ）、（ｂ）に示したような、少なくとも画素
アレイＡＲＹの上下に黒表示が行われる非表示領域を設
けて、この非表示領域を除く画素アレイＡＲＹを用いて
表示する画像フォーマット（以下、第２の画像フォーマ
ットという）とを表示することができる液晶表示装置を
例に挙げて、前記第２の画像フォーマットを表示させる
場合について説明する。

【００４８】表示領域の左右に黒表示領域（非表示領
域）が存在する場合、この黒表示領域に関しては、例え
ば黒表示データを書き込むための専用の回路を用いるこ
とにより、本来の画像データの書き込みと同時に黒表示
データをデータ信号線ＳＬに書き込むことが可能であ
る。そして、走査信号線ＧＬをアクティブにすることに
より、データ信号線ＳＬに書き込まれた黒表示データと
画像データとを、それぞれ対応する画素に書き込むこと
ができる。なお、黒表示データを書き込むための専用の
回路は、一定レベルの電位を供給するだけの回路で良い
ため単純な構成で形成することができ、回路構成の複雑
化を招くことはない。

【００４９】一方、表示領域の上下の黒表示領域（非表
示領域）に関しては、全てのデータ信号線ＳＬに黒表示
データを書き込む必要があり、本来の画像データと同時
に書き込むことができないので、垂直帰線期間を用いて
黒表示データを書き込む。また、表示領域の上下の黒表
示領域（非表示領域）に対応する走査信号線ＧＬの数が
多い場合は、垂直帰線期間中にこれら全てを順次走査す
ることが不可能である。例えば、第１の画像フォーマッ
トがＸＧＡフォーマット（画素数１０２４×７６８）で
あり、第２の画像フォーマットがワイドテレビ画像（画
素数１０２４×４８０）である場合、前記非表示領域に
対応する走査信号線ＧＬの数は２８８本であり、これら
全てを垂直帰線期間中に順次走査することは不可能であ
る。したがって、前記垂直帰線期間中に前記非表示領域
に対応する走査信号線ＧＬを複数同時に走査して黒表示
データを書き込む。

【００５０】このときの走査信号線ＧＬの信号波形を図
４及び図５に示す。ここでは例として、走査信号線ＧＬ
が全部でｋ本であり、ｉ行目〜ｊ−１行目の走査信号線
ＧＬｉ〜ＧＬｊ−１が第２の画像フォーマットの表示領
域に対応する場合を示している。

【００５１】図４においては、画像表示期間（映像信号
ＤＡＴが出力されている期間）中には走査信号線ＧＬｉ
〜ＧＬｊ−１が順次走査されており、垂直帰線期間中に
は非表示領域に対応する走査信号線ＧＬ１〜ＧＬｉ−１
及びＧＬｊ〜ＧＬｋが同時に閉状態となっている。ま
た、図５においては、垂直帰線期間を２つの期間に分割
しており、垂直帰線期間の前半で画像表示領域の上側の
非表示領域に対応する走査信号線ＧＬ１〜ＧＬｉ−１を
同時に閉状態とし、垂直帰線期間の後半で画像表示領域
の下側の非表示領域に対応する走査信号線ＧＬｊ〜ＧＬ
ｋを同時に閉状態としている。

【００５２】そして、前記垂直帰線期間中に映像信号Ｄ
ＡＴを黒表示データとすることにより、表示領域の上下
の非表示領域に黒表示データを書き込むことが可能とな
る。

【００５３】図４のように動作させた場合、非表示領域
の全領域を一種類のタイミング信号で制御することがで
き、回路構成を簡単にすることができる。また、図５に
ように動作させた場合、非表示領域を２分割してタイミ
ングをずらしているため、非表示領域に対応する走査信
号線の電位レベルを切り替える時に生ずる電位変動のピ
ークを抑えることができ、電源を供給する外部電源回路
ＶＧＥＮの供給能力を小さくして回路規模の縮小や消費
電力の低減を図ることができる。

【００５４】次に、走査信号線駆動回路ＧＤの構成につ
いて、以下に詳細に説明する。本実施形態の液晶表示装
置に用いられる走査信号線駆動回路ＧＤは、上述したよ
うな表示を可能とするため、図６の（ａ）、（ｂ）に示
されるように３つの走査信号線駆動回路ＧＤ１、ＧＤ
２、ＧＤ３に分けられている。そして、第１の画像フォ
ーマットは全ての走査信号線駆動回路ＧＤ１、ＧＤ２、
ＧＤ３に対応する領域を用いて表示され、第２の画像フ
ォーマットは中央の走査信号線駆動回路ＧＤ２のみに対
応する領域を用いて表示される。

【００５５】図６の（ａ）は、外部電源回路ＶＧＥＮと
各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続
する電源線のうち、走査信号線駆動回路ＧＤ１及びＧＤ
３を駆動させる電源電位ＶＧＬ１、ＶＧＨ１を入力する
ための電源線と、走査信号線駆動回路ＧＤ２を駆動させ
る電源電位ＶＧＬ２、ＶＧＨ２を入力するための電源線
とを別々に設けたものである。また、図６の（ｂ）は、
各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を駆動さ
せる各電源電位ＶＧＬ１、ＶＧＬ２、ＶＧＬ３、ＶＧＨ
１、ＶＧＨ２、ＶＧＨ３を入力するための電源線を別々
に設けたものである。

【００５６】このような構成とすることにより、ある走
査信号線駆動回路に大きな電流が流れた場合であって
も、それが他の走査信号線駆動回路の電位に影響を与え
ないので表示不良の発生を抑えることができる。つま
り、第２の画像フォーマットを表示させる場合、垂直帰
線期間中に非表示領域に対応する複数の走査信号線ＧＬ
の電位レベルが同時に切り替わる時に、走査信号線駆動
回路ＧＤ１、ＧＤ３に大きな電流が流れ、該駆動回路内
に電位変動が生じたとしても、上述したように電源線を
分離することにより、この電位変動が表示領域に対応す
る走査信号線駆動回路ＧＤ２の電位に影響を与えること
がない。したがって、表示領域に対応する走査信号線駆
動回路ＧＤ２に接続された走査信号線の電位が乱される
ことがなくなり、良好な画像表示を得ることが可能とな
る。

【００５７】なお、上述した電位変動の影響を抑える効
果をより小さくするためには、図７に示すように、前記
分離された電源線がそれぞれ別個の端子を持つように形
成すれば良い。

【００５８】一方、端子数の増加やそれに伴う実装コス
トの増加、あるいは回路規模の増加を防ぐためには、図
８に示すように、前記分離された電源線がそれぞれ共通
の端子を持つように形成すれば良い。

【００５９】〔実施の形態２〕以下、本発明の第２の実
施形態について説明する。本実施形態における走査信号
線駆動回路ＧＤの構成を図９に示す。

【００６０】図９に示されるように、本実施形態におけ
る走査信号線駆動回路ＧＤは、３つの走査信号線駆動回
路ＧＤ１、ＧＤ２、ＧＤ３に分けられている点は実施形
態１と同じであるが、各画素ＰＩＸ内に設けられている
スイッチング素子ＳＷを開状態にさせる電源電位ＶＧＬ
を入力するための電源線のみが別々に設けられており、
前記スイッチング素子ＳＷを閉状態にさせる電源電位Ｖ
ＧＨを入力するための電源線は共通となっている点が実
施形態１と異なっている。

【００６１】このような構成において、第２の画像フォ
ーマットを表示する場合には、実施形態１で示したよう
に、図４又は図５に示す駆動波形に基づいて各走査信号
線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を動作させる。

【００６２】この場合、垂直帰線期間中に非表示領域に
対応する複数の走査信号線ＧＬが同時に閉状態から開状
態に変化する時、走査信号線駆動回路ＧＤ１、ＧＤ３に
大きな電流が流れて、スイッチング素子ＳＷを開状態と
する電源線に電位変動が生ずる。また、非表示領域に対
応する複数の走査信号線ＧＬが同時に開状態から閉状態
に変化する時は、スイッチング素子ＳＷを閉状態とする
電源線電位変動が生ずる。

【００６３】垂直帰線期間中に表示領域に対応する走査
信号線駆動回路ＧＤ２に接続される走査信号線にはスイ
ッチング素子ＳＷを開状態とする電位（スイッチング素
子ＳＷとして用いる画素トランジスタがｎ−ｃｈの場合
は低電位）が印加されているので、スイッチング素子Ｓ
Ｗを開状態とする電源線に電位変動が生じた場合に、こ
のスイッチング素子ＳＷにリーク電流が生じてしまい、
該スイッチング素子ＳＷの保持特性が損なわれて表示品
位を大きく低下させることになる。

【００６４】したがって、外部電源回路ＶＧＥＮと各走
査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する
電源線のうち、各画素ＰＩＸ内に設けられているスイッ
チング素子ＳＷを開状態にさせる電源電位ＶＧＬを入力
するための電源線のみを別々に設けておけば良い。この
ような構成とすることにより、電源線の増加が抑えられ
るので回路規模の増加を抑えることができる。

【００６５】なお、本実施形態においても、上述した実
施形態１と同様に、スイッチング素子ＳＷを開状態にす
るための電源電位ＶＧＬを入力するための電源線を、走
査信号線駆動回路ＧＤ１とＧＤ３とでさらに分離しても
良い。また、これらの分離された電源線の端子は、実施
形態１と同様に共通にして設けても分離して設けても良
い。

【００６６】なお、上述した実施形態１及び実施形態２
で説明した画像表示装置は、透過型に限らず反射型とし
て用いることも可能である。さらに、直視型に限らず投
射型として用いることも可能である。に、本発明の画像
表示装置を投射型に適用した場合の光学系を含めたシス
テム構成を示す。図１０において、２１は光源、２２は
特定の波長の光を反射し、その他の光を透過させるダイ
クロイックミラー、２３は反射ミラー、２４Ｒ、２４
Ｇ、２４Ｂはそれぞれ赤色、緑色、青色の表示に対応し
た３枚の液晶表示パネル、２５は投射レンズ、２６はス
クリーンである。

【００６７】このような投射型の画像表示装置において
は、複数の画像フォーマットを切り替えて表示させる場
合に、非表示領域を黒表示として投射倍率を適宜変化さ
せることによって、非表示領域を画面内からなくすこと
ができ、違和感の無い表示を得ることができる。なお、
投射型としては、フロント投射型、リア投射型のどちら
にも適用することができる。

【００６８】

【発明の効果】以上説明したように、本発明の画像表示
装置においては、外部回路と走査信号線駆動回路とを接
続する電源線を、各画像フォーマットに対応して分離さ
せることによって、画素の一部を用いて表示を行う場合
に、非表示領域に対応する複数の走査信号線に接続され
たスイッチング素子の開閉が同時に制御されるため、前
記スイッチング素子ＳＷが開状態から閉状態、あるいは
閉状態から開状態に変化する時、つまり、非表示領域に
対応する走査信号線の電位レベルが切り替わる時に、走
査信号線駆動回路に大きな電流が流れた場合であって
も、その影響で表示領域に対応する走査信号線の電位レ
ベルが変動することがなくなり、表示不良の発生を抑え
ることができるという効果を奏する。

【００６９】また、前記外部回路と前記走査信号線駆動
回路とを接続する電源線のうち、前記走査信号線に接続
されたスイッチング素子を開状態にさせる信号を供給す
るための電源線のみを、各画像フォーマットに対応して
分離させることにより、電源線の増加を極力抑えること
ができ、回路規模の増加を抑えることができるという効
果を奏する。

【００７０】また、前記外部回路と前記走査信号線駆動
回路とを接続する前記分離された電源線は、それぞれ別
個の端子を有していることにより、各電源線に生ずる電
位の変動の影響を最小限に低減させることができるとい
う効果を奏する。

【００７１】また、前記外部回路と前記走査信号線駆動
回路とを接続する前記分離された電源線は、それぞれ共
通の端子を有していることにより、前記外部回路と前記
走査信号線駆動回路との接続端子数の増加を回避するこ
とができるので、回路規模や実装コストの増加を抑える
ことができるという効果を奏する。

【００７２】また、前記複数の画素、スイッチング素
子、走査信号線駆動回路、及びデータ信号線駆動回路を
同一基板上に形成することによって、各駆動回路の部品
コストと実装コストの削減や、信頼性の向上を図ること
ができるという効果を奏する。

【００７３】また、少なくとも前記走査信号線駆動回路
及びデータ信号線駆動回路を構成するトランジスタを、
６００℃以下のプロセスで形成された多結晶シリコン薄
膜トランジスタとすることによって、ガラス等の低コス
ト基板上に大面積の画像表示装置を形成することができ
るという効果を奏する。また、充分な駆動能力を有する
走査信号線駆動回路及びデータ信号線駆動回路を構成す
ることができるので、外部回路の回路規模を抑えること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の画像表示装置の構成図である。

【図２】本発明の画像表示装置に用いられる多結晶シリ
コン薄膜トランジスタの断面構成図である。

【図３】図２に示す多結晶シリコン薄膜トランジスタの
製造工程を示す断面フロー図である。

【図４】本発明の画像表示装置を駆動させるときの駆動
波形の一例を示す図である。

【図５】本発明の画像表示装置を駆動させるときの駆動
波形の他の例を示す図である。

【図６】本発明の実施形態１における走査信号線駆動回
路の構成及びこれらに接続される電源線の構成を示す図
であって、図６（ａ）は、外部電源回路ＶＧＥＮと各走
査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する
電源線のうち、走査信号線駆動回路ＧＤ１及びＧＤ３を
駆動させる電源電位ＶＧＬ１、ＶＧＨ１を入力するため
の電源線と、走査信号線駆動回路ＧＤ２を駆動させる電
源電位ＶＧＬ２、ＶＧＨ２を入力するための電源線とを
別々に設けた場合を示すもの、図６（ｂ）は、各走査信
号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を駆動させる各電
源電位ＶＧＬ１、ＶＧＬ２、ＶＧＬ３、ＶＧＨ１、ＶＧ
Ｈ２、ＶＧＨ３を入力するための電源線を別々に設けた
場合を示すものである。

【図７】図６の（ａ）に示した電源線の端子構造を示す
図である。

【図８】図６の（ａ）に示した電源線の他の端子構造を
示す図である。

【図９】本発明の実施形態２における走査信号線駆動回
路の構成及びこれらに接続される電源線の構成を示す図
である。

【図１０】本発明の画像表示装置を投射型表示装置に適
用させたときの構成図である。

【図１１】従来のアクティブマトリクス型液晶表示装置
の構成例を示す図である。

【図１２】図１１における画素ＰＩＸの詳細図である。

【図１３】一部の画素を用いて表示を行う場合の表示例
を示した図であって、図１３（ａ）は画像表示領域の上
下に非表示領域を設けた場合であり、図１３（ｂ）は画
像表示領域の上下及び左右に非表示領域を設けた場合で
ある。

【符号の説明】

１絶縁基板２ベースコート層３ソース領域４チャネル領域５ドレイン領域６ゲート絶縁膜７ゲート電極８層間絶縁層９金属配線１０金属配線ＡＲＹ画素アレイＧＤ走査信号線駆動回路ＧＬ走査信号線ＳＤデータ信号線駆動回路ＳＬデータ信号線ＰＩＸ画素ＣＴＬ外部コントロール回路ＶＧＥＮ外部電源回路ＳＷスイッチング素子ＣＬ液晶容量ＣＳ補助容量ＶＧＬ走査信号線駆動回路を駆動させるための電源電
位ＶＧＨ走査信号線駆動回路を駆動させるための電源電
位

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６３１Ｇ０９Ｇ 3/20 ６３１ＴＨ０４Ｎ 5/66 １０２Ｈ０４Ｎ 5/66 １０２Ｂ (72)発明者酒井保大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 2H092 GA59 JA24 KA04 KA07 KA10 MA29 NA25 PA01 PA06 2H093 NA16 NC10 NC34 ND10 ND42 ND49 ND54 NE01 5C006 AC22 AF36 AF42 BB16 BC03 BC16 BC22 BF42 FA05 5C058 AA08 AB04 AB06 BA03 BA33 EA01 EA02 EA26 5C080 AA10 BB05 DD30 EE32 FF11 JJ01 JJ02 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配列された複数のスイッチ
ング素子の開閉を制御する走査信号線を駆動する走査信
号線駆動回路において、走査信号線が設けられた領域のうち、複数の走査信号線
を順次に駆動する領域と複数の走査信号線を同時に駆動
する領域に対応して分割されるとともに、外部回路と接
続される電源線が、前記複数の走査信号線を順次に駆動
する領域と前記複数の走査信号線を同時に駆動する領域
に対応して分割されていることを特徴とする走査信号線
駆動回路。
【請求項２】前記外部回路と接続される電源線のうち、
前記走査信号線に接続されたスイッチング素子を開状態
にさせる信号を供給するための電源線のみが、前記複数
の走査信号線を順次に駆動する領域と前記複数の走査信
号線を同時に駆動する領域に対応して分離されているこ
とを特徴とする請求項１に記載の走査信号線駆動回路。
【請求項３】マトリクス状に配列された複数の画素及び
スイッチング素子と、前記スイッチング素子の開閉を制
御する走査信号線と、前記各画素に前記スイッチング素
子を介して選択的にデータ信号を供給するためのデータ
信号線と、前記走査信号線及びデータ信号線を駆動する
走査信号線駆動回路及びデータ信号線駆動回路と、前記
各駆動回路に所望の信号を供給するための外部回路とを
含んで構成され、前記画素の全体または一部を用いて複
数の画像フォーマットに対応する画像を表示し、画素の
一部を用いる画像フォーマットの場合に、前記走査信号
線駆動回路が画像を表示しない非表示領域に対応する走
査信号線を複数同時に走査する画像表示装置において、前記走査信号線駆動回路は、前記複数の画像フォーマッ
トに対応して分割され、前記外部回路と前記走査信号線
駆動回路とを接続する電源線は、各画像フォーマットに
対応して分離されていることを特徴とする画像表示装
置。
【請求項４】前記外部回路と前記走査信号線駆動回路と
を接続する電源線のうち、前記走査信号線に接続された
スイッチング素子を開状態にさせる信号を供給するため
の電源線のみが、各画像フォーマットに対応して分離さ
れていることを特徴とする請求項３に記載の画像表示装
置。
【請求項５】前記外部回路と前記走査信号線駆動回路と
を接続する前記分離された電源線は、それぞれ別個の端
子を有していることを特徴とする請求項３に記載の画像
表示装置。
【請求項６】前記外部回路と前記走査信号線駆動回路と
を接続する前記分離された電源線は、それぞれ共通の端
子を有していることを特徴とする請求項３に記載の画像
表示装置。
【請求項７】前記複数の画素、スイッチング素子、走査
信号線駆動回路及びデータ信号線駆動回路が、同一基板
上に形成されていることを特徴とする請求項３から６の
何れか１項に記載の画像表示装置。
【請求項８】少なくとも前記走査信号線駆動回路及びデ
ータ信号線駆動回路を構成するトランジスタは、６００
℃以下のプロセスで形成された多結晶シリコン薄膜トラ
ンジスタであることを特徴とする請求項３から７の何れ
か１項に記載の画像表示装置。