JPH10198321A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH10198321A JPH10198321A JP1468897A JP1468897A JPH10198321A JP H10198321 A JPH10198321 A JP H10198321A JP 1468897 A JP1468897 A JP 1468897A JP 1468897 A JP1468897 A JP 1468897A JP H10198321 A JPH10198321 A JP H10198321A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- precharge
- line
- display device
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 サンプリングレートの高速化に伴うビデオラ
インの電位揺れを抑制する。 【解決手段】 Ｖスキャナー１Ｌ，１Ｒは各ゲート線Ｘ
１・・・を順次走査し、一水平期間毎に一行分の液晶画
素ＬＣを選択する。Ｈスキャナー４は各信号線Ｙ１〜Ｙ
４に対して映像信号Ｖｓｉｇをサンプリングし、一水平
期間内に選択された一行分の液晶画素ＬＣに映像信号Ｖ
ｓｉｇを書き込む。プリチャージ手段５は液晶画素ＬＣ
に対して映像信号Ｖｓｉｇを書き込む前に、各信号線Ｙ
にプリチャージ信号Ｐｓｉｇを供給する。ゲート線Ｘ１
は行列状の画素ＬＣを含む画面の中央で左右に分割され
ており、Ｖスキャナー１Ｌ，１Ｒは左右に分割されたゲ
ート線Ｘ１に対応して左右に分かれて設けられ、一水平
期間内で各々位相をずらして左半行及び右半行の画素Ｌ
Ｃを選択する。プリチャージ手段５は左半分の画素に映
像信号を書き込む前に左半分の信号線Ｙ１，Ｙ２にプリ
チャージ信号ＰｓｉｇＬを供給し、右半分の画素に映像
信号を書き込む前に右半分の信号線Ｙ３，Ｙ４にプリチ
ャージ信号ＰｓｉｇＲを供給する。
インの電位揺れを抑制する。 【解決手段】 Ｖスキャナー１Ｌ，１Ｒは各ゲート線Ｘ
１・・・を順次走査し、一水平期間毎に一行分の液晶画
素ＬＣを選択する。Ｈスキャナー４は各信号線Ｙ１〜Ｙ
４に対して映像信号Ｖｓｉｇをサンプリングし、一水平
期間内に選択された一行分の液晶画素ＬＣに映像信号Ｖ
ｓｉｇを書き込む。プリチャージ手段５は液晶画素ＬＣ
に対して映像信号Ｖｓｉｇを書き込む前に、各信号線Ｙ
にプリチャージ信号Ｐｓｉｇを供給する。ゲート線Ｘ１
は行列状の画素ＬＣを含む画面の中央で左右に分割され
ており、Ｖスキャナー１Ｌ，１Ｒは左右に分割されたゲ
ート線Ｘ１に対応して左右に分かれて設けられ、一水平
期間内で各々位相をずらして左半行及び右半行の画素Ｌ
Ｃを選択する。プリチャージ手段５は左半分の画素に映
像信号を書き込む前に左半分の信号線Ｙ１，Ｙ２にプリ
チャージ信号ＰｓｉｇＬを供給し、右半分の画素に映像
信号を書き込む前に右半分の信号線Ｙ３，Ｙ４にプリチ
ャージ信号ＰｓｉｇＲを供給する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス表示装置に関する。より詳しくは、信号線の高速走査
に伴うビデオラインの電位揺れ抑制技術に関する。
ス表示装置に関する。より詳しくは、信号線の高速走査
に伴うビデオラインの電位揺れ抑制技術に関する。
【０００２】
【従来の技術】図６を参照して従来のアクティブマトリ
クス表示装置の一般的な構成を簡潔に説明する。図示す
る様に、アクティブマトリクス表示装置は行状のゲート
線Ｘと列状の信号線Ｙとを備えている。両者の交差部に
は行列状の画素が配置している。個々の画素は、例えば
液晶セルＬＣとこれを駆動する薄膜トランジスタＴｒか
らなる。また、Ｖスキャナー（垂直走査回路）１０１を
有しており、各ゲート線Ｘを順次走査して、一水平期間
毎に一行分の画素を選択する。また、水平走査回路を備
えており、各信号線Ｙに対し映像信号Ｖｓｉｇをサンプ
リングし、一水平期間毎に選択された一行分の画素に映
像信号Ｖｓｉｇを書き込む。この水平走査回路は個々の
信号線Ｙの端部に設けられた水平スイッチＨＳＷと、こ
れらを順次開閉制御するＨスキャナー１０２とからな
る。各信号線Ｙは上述した水平スイッチＨＳＷを介して
ビデオラインに接続されている。このビデオラインには
シグナルドライバ１０３から上述した映像信号Ｖｓｉｇ
が供給される。Ｈスキャナー１０２は各水平スイッチＨ
ＳＷを順次開閉制御する為、サンプリングパルスφH1，
φH2，φH3，・・・，φHNを出力する。
クス表示装置の一般的な構成を簡潔に説明する。図示す
る様に、アクティブマトリクス表示装置は行状のゲート
線Ｘと列状の信号線Ｙとを備えている。両者の交差部に
は行列状の画素が配置している。個々の画素は、例えば
液晶セルＬＣとこれを駆動する薄膜トランジスタＴｒか
らなる。また、Ｖスキャナー（垂直走査回路）１０１を
有しており、各ゲート線Ｘを順次走査して、一水平期間
毎に一行分の画素を選択する。また、水平走査回路を備
えており、各信号線Ｙに対し映像信号Ｖｓｉｇをサンプ
リングし、一水平期間毎に選択された一行分の画素に映
像信号Ｖｓｉｇを書き込む。この水平走査回路は個々の
信号線Ｙの端部に設けられた水平スイッチＨＳＷと、こ
れらを順次開閉制御するＨスキャナー１０２とからな
る。各信号線Ｙは上述した水平スイッチＨＳＷを介して
ビデオラインに接続されている。このビデオラインには
シグナルドライバ１０３から上述した映像信号Ｖｓｉｇ
が供給される。Ｈスキャナー１０２は各水平スイッチＨ
ＳＷを順次開閉制御する為、サンプリングパルスφH1，
φH2，φH3，・・・，φHNを出力する。
【０００３】図７は、図６に示したＨスキャナー１０２
から順次出力されるサンプリングパルスφH1，φH2，φ
H3を示す波形図である。アクティブマトリクス表示装置
の高精細化が進み画素数が顕著に増大すると、これに応
じて映像信号のサンプリングレートが高速化される。こ
の結果、各サンプリングパルスの幅τH にばらつきが発
生する様になる。サンプリングパルスが対応する水平ス
イッチＨＳＷに印加されると、ビデオラインから供給さ
れた映像信号Ｖｓｉｇが導通したＨＳＷを介して各信号
線Ｙにサンプリングされる。個々の信号線Ｙには所定の
容量成分がある為サンプリングパルスに応じて信号線Ｙ
の充放電が生じ、これによりビデオラインの電位が揺ら
ぐ。前述した様に、サンプリングレートが高速化された
場合各サンプリングパルスのパルス幅がばらつく為、充
放電量が一定せず、ビデオラインの電位が変動する。こ
の電位変動が映像信号Ｖｓｉｇに重畳され、表示された
画像に縦筋が発生し画像品位を著しく損なうという欠点
がある。
から順次出力されるサンプリングパルスφH1，φH2，φ
H3を示す波形図である。アクティブマトリクス表示装置
の高精細化が進み画素数が顕著に増大すると、これに応
じて映像信号のサンプリングレートが高速化される。こ
の結果、各サンプリングパルスの幅τH にばらつきが発
生する様になる。サンプリングパルスが対応する水平ス
イッチＨＳＷに印加されると、ビデオラインから供給さ
れた映像信号Ｖｓｉｇが導通したＨＳＷを介して各信号
線Ｙにサンプリングされる。個々の信号線Ｙには所定の
容量成分がある為サンプリングパルスに応じて信号線Ｙ
の充放電が生じ、これによりビデオラインの電位が揺ら
ぐ。前述した様に、サンプリングレートが高速化された
場合各サンプリングパルスのパルス幅がばらつく為、充
放電量が一定せず、ビデオラインの電位が変動する。こ
の電位変動が映像信号Ｖｓｉｇに重畳され、表示された
画像に縦筋が発生し画像品位を著しく損なうという欠点
がある。
【０００４】上述した欠点に対処する為所謂プリチャー
ジ技術が提案されており、例えば特開平７−２９５５２
１号公報に開示されている。図８を参照してプリチャー
ジ技術を採用したアクティブマトリクス表示装置を簡潔
に説明する。この表示装置は行状に配列したゲート線Ｘ
と列状に配列した信号線Ｙを備えている。また、ゲート
線Ｘと信号線Ｙの交差部には液晶画素ＬＣが行列状に配
されている。液晶画素ＬＣは薄膜トランジスタＴｒによ
り駆動される。薄膜トランジスタＴｒのソース電極は対
応する信号線Ｙに接続され、ゲート電極は対応するゲー
ト線Ｘに接続され、ドレイン電極は対応する液晶画素Ｌ
Ｃに接続されている。各ゲート線ＸにはＶスキャナー１
が接続されており垂直走査回路を構成する。このＶスキ
ャナー１は所定のクロック信号ＶＣＫに応じて垂直スタ
ートパルスＶＳＴを順次転送し、各ゲート線Ｘに対して
選択パルスＶＧ１，・・・，ＶＧＭを供給する。これに
より、各ゲート線Ｘを順次走査し、一水平期間毎に一行
分の液晶画素ＬＣを選択する。一方、個々の信号線Ｙは
対応する水平スイッチング素子ＨＳＷを介してビデオラ
イン２に接続されている。このビデオライン２には外部
のシグナルドライバ３から映像信号Ｖｓｉｇが供給され
る。また、Ｈスキャナー４を備えており、各水平スイッ
チング素子ＨＳＷの開閉制御を行なう。即ち、Ｈスキャ
ナー４は所定のクロック信号ＨＣＫに同期して水平スタ
ートパルスＨＳＴを順次転送し、サンプリングパルスφ
H1，φH2，φH3，・・・，φHNを出力して水平スイッチ
ング素子ＨＳＷを開閉する。このＨスキャナー４と水平
スイッチング素子ＨＳＷとにより水平走査回路が構成さ
れ、各信号線Ｙに対して映像信号Ｖｓｉｇをサンプリン
グし、一水平期間内に選択された一行分の画素ＬＣに対
して導通状態にある薄膜トランジスタＴｒを介し映像信
号Ｖｓｉｇを書き込む。
ジ技術が提案されており、例えば特開平７−２９５５２
１号公報に開示されている。図８を参照してプリチャー
ジ技術を採用したアクティブマトリクス表示装置を簡潔
に説明する。この表示装置は行状に配列したゲート線Ｘ
と列状に配列した信号線Ｙを備えている。また、ゲート
線Ｘと信号線Ｙの交差部には液晶画素ＬＣが行列状に配
されている。液晶画素ＬＣは薄膜トランジスタＴｒによ
り駆動される。薄膜トランジスタＴｒのソース電極は対
応する信号線Ｙに接続され、ゲート電極は対応するゲー
ト線Ｘに接続され、ドレイン電極は対応する液晶画素Ｌ
Ｃに接続されている。各ゲート線ＸにはＶスキャナー１
が接続されており垂直走査回路を構成する。このＶスキ
ャナー１は所定のクロック信号ＶＣＫに応じて垂直スタ
ートパルスＶＳＴを順次転送し、各ゲート線Ｘに対して
選択パルスＶＧ１，・・・，ＶＧＭを供給する。これに
より、各ゲート線Ｘを順次走査し、一水平期間毎に一行
分の液晶画素ＬＣを選択する。一方、個々の信号線Ｙは
対応する水平スイッチング素子ＨＳＷを介してビデオラ
イン２に接続されている。このビデオライン２には外部
のシグナルドライバ３から映像信号Ｖｓｉｇが供給され
る。また、Ｈスキャナー４を備えており、各水平スイッ
チング素子ＨＳＷの開閉制御を行なう。即ち、Ｈスキャ
ナー４は所定のクロック信号ＨＣＫに同期して水平スタ
ートパルスＨＳＴを順次転送し、サンプリングパルスφ
H1，φH2，φH3，・・・，φHNを出力して水平スイッチ
ング素子ＨＳＷを開閉する。このＨスキャナー４と水平
スイッチング素子ＨＳＷとにより水平走査回路が構成さ
れ、各信号線Ｙに対して映像信号Ｖｓｉｇをサンプリン
グし、一水平期間内に選択された一行分の画素ＬＣに対
して導通状態にある薄膜トランジスタＴｒを介し映像信
号Ｖｓｉｇを書き込む。
【０００５】この表示装置は更にプリチャージ手段５を
備えており、一行分の液晶画素ＬＣに映像信号Ｖｓｉｇ
を書き込む直前、各信号線Ｙに所定のプリチャージ信号
Ｐｓｉｇを供給し、映像信号Ｖｓｉｇをサンプリングす
る際生じる各信号線Ｙの充放電量を低減化する。プリチ
ャージ手段５は各信号線Ｙの端部に接続した複数のスイ
ッチング素子ＰＳＷと、各スイッチング素子ＰＳＷを一
斉に開閉してプリチャージ信号Ｐｓｉｇを各信号線Ｙに
印加する制御手段６とから構成されている。この制御手
段６は制御パルスＰＣＧを出力する。なお、プリチャー
ジ信号Ｐｓｉｇはシグナルドライバ３とは別に設けられ
た信号源７から供給される。このプリチャージ信号Ｐｓ
ｉｇは白レベルと黒レベルとの間で変化する映像信号Ｖ
ｓｉｇに対して中間の灰レベルを有している。
備えており、一行分の液晶画素ＬＣに映像信号Ｖｓｉｇ
を書き込む直前、各信号線Ｙに所定のプリチャージ信号
Ｐｓｉｇを供給し、映像信号Ｖｓｉｇをサンプリングす
る際生じる各信号線Ｙの充放電量を低減化する。プリチ
ャージ手段５は各信号線Ｙの端部に接続した複数のスイ
ッチング素子ＰＳＷと、各スイッチング素子ＰＳＷを一
斉に開閉してプリチャージ信号Ｐｓｉｇを各信号線Ｙに
印加する制御手段６とから構成されている。この制御手
段６は制御パルスＰＣＧを出力する。なお、プリチャー
ジ信号Ｐｓｉｇはシグナルドライバ３とは別に設けられ
た信号源７から供給される。このプリチャージ信号Ｐｓ
ｉｇは白レベルと黒レベルとの間で変化する映像信号Ｖ
ｓｉｇに対して中間の灰レベルを有している。
【０００６】次に、図９のタイミングチャートを参照し
て、図８に示した表示装置の動作を簡潔に説明する。Ｖ
スキャナー１に入力される垂直クロック信号ＶＣＫは一
水平期間（１Ｈ）に相当するパルス幅を有する。また、
制御手段６から出力される制御パルスＰＣＧは例えば水
平ブランキング区間などの水平非有効期間内に出力され
る。この制御パルスＰＣＧが水平有効期間内にまでかか
ると、液晶画素にプリチャージ信号Ｐｓｉｇが書き込ま
れる恐れがある。次にＨスキャナー４に供給される水平
スタートパルスＨＳＴは一水平期間毎制御パルスＰＣＧ
の直後に出力され、映像信号Ｖｓｉｇのサンプリングを
開始する。このサンプリングパルスはＨスキャナー４に
供給される水平クロック信号ＨＣＫに同期して順次出力
される。一方、シグナルドライバ３からビデオライン２
を介して供給される映像信号Ｖｓｉｇは一水平期間毎に
極性反転しており交流駆動が行なわれる。これに応じ
て、信号源７から供給されるプリチャージ信号Ｐｓｉｇ
も一水平期間毎に反転し、映像信号Ｖｓｉｇに対して極
性を一致させている。このプリチャージ信号Ｐｓｉｇは
映像信号Ｖｓｉｇの中心電位に対してＶｐの電位レベル
を有し、丁度白レベルと黒レベルの中間に位置する灰レ
ベルを表わしている。図９のタイミングチャートの最後
の波形は、個々の信号線Ｙに印加される電位ＶＹの変化
を表わしている。一水平期間の最初に制御信号ＰＣＧが
出力され追加のスイッチング素子ＰＳＷが導通すると、
全信号線Ｙにプリチャージ信号Ｐｓｉｇが印加され、容
量成分に対して充放電が行なわれる。このプリチャージ
信号Ｐｓｉｇの印加により、各信号線Ｙの電位ＶＹはＶ
p のレベルになる。この後、各信号線Ｙに対して実際の
映像信号Ｖｓｉｇがサンプリングされ、その電位ＶＹは
Ｖｓｉｇに応じて変化し書き込みが実行される。書き込
みに伴う電位変化ΔＶはＶｓｉｇ−Ｖp に低減されてお
り、充放電量が少なくなる。これにより、ビデオライン
２の電位揺れを抑制でき、ユニフォーミティは大きく向
上する。
て、図８に示した表示装置の動作を簡潔に説明する。Ｖ
スキャナー１に入力される垂直クロック信号ＶＣＫは一
水平期間（１Ｈ）に相当するパルス幅を有する。また、
制御手段６から出力される制御パルスＰＣＧは例えば水
平ブランキング区間などの水平非有効期間内に出力され
る。この制御パルスＰＣＧが水平有効期間内にまでかか
ると、液晶画素にプリチャージ信号Ｐｓｉｇが書き込ま
れる恐れがある。次にＨスキャナー４に供給される水平
スタートパルスＨＳＴは一水平期間毎制御パルスＰＣＧ
の直後に出力され、映像信号Ｖｓｉｇのサンプリングを
開始する。このサンプリングパルスはＨスキャナー４に
供給される水平クロック信号ＨＣＫに同期して順次出力
される。一方、シグナルドライバ３からビデオライン２
を介して供給される映像信号Ｖｓｉｇは一水平期間毎に
極性反転しており交流駆動が行なわれる。これに応じ
て、信号源７から供給されるプリチャージ信号Ｐｓｉｇ
も一水平期間毎に反転し、映像信号Ｖｓｉｇに対して極
性を一致させている。このプリチャージ信号Ｐｓｉｇは
映像信号Ｖｓｉｇの中心電位に対してＶｐの電位レベル
を有し、丁度白レベルと黒レベルの中間に位置する灰レ
ベルを表わしている。図９のタイミングチャートの最後
の波形は、個々の信号線Ｙに印加される電位ＶＹの変化
を表わしている。一水平期間の最初に制御信号ＰＣＧが
出力され追加のスイッチング素子ＰＳＷが導通すると、
全信号線Ｙにプリチャージ信号Ｐｓｉｇが印加され、容
量成分に対して充放電が行なわれる。このプリチャージ
信号Ｐｓｉｇの印加により、各信号線Ｙの電位ＶＹはＶ
p のレベルになる。この後、各信号線Ｙに対して実際の
映像信号Ｖｓｉｇがサンプリングされ、その電位ＶＹは
Ｖｓｉｇに応じて変化し書き込みが実行される。書き込
みに伴う電位変化ΔＶはＶｓｉｇ−Ｖp に低減されてお
り、充放電量が少なくなる。これにより、ビデオライン
２の電位揺れを抑制でき、ユニフォーミティは大きく向
上する。
【０００７】
【発明が解決しようとする課題】ところで、表示装置を
テレビやパーソナルコンピュータのモニターとして用い
る場合、種々の規格（フォーマット）が存在しており、
例えばＮＴＳＣ、ＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＳＸＧ
Ａ、ＨＤなどが挙げられる。比較的低精細のＶＧＡやＳ
ＶＧＡ規格では水平ブランキング区間は５μｓｅｃ以上
であるが、比較的高精細のＸＧＡ，ＳＸＧＡになると水
平ブランキング区間は３乃至４μｓｅｃと短くなり、こ
の時間ではプリチャージを行なうことは非常に困難であ
る。ＸＧＡフォーマット（１０２４Ｈ×７６８Ｖ）、Ｓ
ＸＧＡフォーマット（１２８０Ｈ×１０２４Ｖ）などに
プリチャージ方式を適用した場合、垂直画素数が多くな
る為、図１０に示す様に配線クロス容量Ｃが増加する。
このクロス容量Ｃはゲート線Ｘと信号線Ｙの交差部に現
れる。この結果、信号線Ｘの容量が増加する。また、前
述した様にＸＧＡやＳＸＧＡのフォーマットでは水平ブ
ランキング区間が極めて短い。
テレビやパーソナルコンピュータのモニターとして用い
る場合、種々の規格（フォーマット）が存在しており、
例えばＮＴＳＣ、ＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＳＸＧ
Ａ、ＨＤなどが挙げられる。比較的低精細のＶＧＡやＳ
ＶＧＡ規格では水平ブランキング区間は５μｓｅｃ以上
であるが、比較的高精細のＸＧＡ，ＳＸＧＡになると水
平ブランキング区間は３乃至４μｓｅｃと短くなり、こ
の時間ではプリチャージを行なうことは非常に困難であ
る。ＸＧＡフォーマット（１０２４Ｈ×７６８Ｖ）、Ｓ
ＸＧＡフォーマット（１２８０Ｈ×１０２４Ｖ）などに
プリチャージ方式を適用した場合、垂直画素数が多くな
る為、図１０に示す様に配線クロス容量Ｃが増加する。
このクロス容量Ｃはゲート線Ｘと信号線Ｙの交差部に現
れる。この結果、信号線Ｘの容量が増加する。また、前
述した様にＸＧＡやＳＸＧＡのフォーマットでは水平ブ
ランキング区間が極めて短い。
【０００８】この為、図１１に示すように、プリチャー
ジを行なう為の制御信号ＰＣＧのパルス幅が短く、本来
信号線Ｘに書き込みたいレベルに到達しないまま信号線
電位ＶＹをホールドしてしまう。仮に、プリチャージ用
制御パルスＰＣＧ’の様に充分パルス幅が長ければ、信
号線電位ＶＹ’で示す様に信号線Ｘに書き込みたいレベ
ルをホールドすることができる。しかしながら、実際に
はこの様に充分なプリチャージ信号の書き込み時間を確
保することは困難である。
ジを行なう為の制御信号ＰＣＧのパルス幅が短く、本来
信号線Ｘに書き込みたいレベルに到達しないまま信号線
電位ＶＹをホールドしてしまう。仮に、プリチャージ用
制御パルスＰＣＧ’の様に充分パルス幅が長ければ、信
号線電位ＶＹ’で示す様に信号線Ｘに書き込みたいレベ
ルをホールドすることができる。しかしながら、実際に
はこの様に充分なプリチャージ信号の書き込み時間を確
保することは困難である。
【０００９】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。即ち、本発明に係
るアクティブマトリクス表示装置は基本的な構成とし
て、行状のゲート線と、列状の信号線と、両者の交差部
に配された行列状の画素とを備えている。また、各ゲー
ト線を順次走査し一水平期間毎に一行分の画素を選択す
る垂直走査回路と、各信号線に対して映像信号をサンプ
リングし、一水平期間内に選択された一行分の画素に映
像信号を書き込む水平走査回路とを有してる。更に、プ
リチャージ手段を備えており、画素に対して映像信号を
書き込む前に各信号線に所定のプリチャージ信号を供給
する。特徴事項として、前記ゲート線は行列状の画素を
含む画面の中央で左右に分割されている。また、前記垂
直走査回路は左右に分割された該ゲート線に対応して左
右に分かれて設けられ、一水平期間内で各々位相をずら
して左半行及び右半行の画素を選択する。更に、前記プ
リチャージ手段は左半行の画素に映像信号を書き込む前
に左半分の信号線にプリチャージ信号を供給し、右半行
の画素に映像信号を書き込む前に右半分の信号線にプリ
チャージ信号を供給する。好ましくは前記プリチャージ
手段は、一水平期間のブランキング区間内で左右何れか
半分の信号線に対するプリチャージ信号の供給を開始
し、更に該ブランキング区間が終わる前に残り半分の信
号線に対するプリチャージ信号の供給を開始する。また
好ましくは、前記画面は画素毎に分かれた画素電極とこ
れに対向配置された対向電極とを含む。該対向電極は画
面の左右分割に対応して左右に分かれており、左右の対
向電極に対して別々の配線を介して所定の対向電圧を供
給する。同時に、左右の垂直走査回路に対して別々の配
線を介して所定の接地電圧を供給する。
を解決する為に以下の手段を講じた。即ち、本発明に係
るアクティブマトリクス表示装置は基本的な構成とし
て、行状のゲート線と、列状の信号線と、両者の交差部
に配された行列状の画素とを備えている。また、各ゲー
ト線を順次走査し一水平期間毎に一行分の画素を選択す
る垂直走査回路と、各信号線に対して映像信号をサンプ
リングし、一水平期間内に選択された一行分の画素に映
像信号を書き込む水平走査回路とを有してる。更に、プ
リチャージ手段を備えており、画素に対して映像信号を
書き込む前に各信号線に所定のプリチャージ信号を供給
する。特徴事項として、前記ゲート線は行列状の画素を
含む画面の中央で左右に分割されている。また、前記垂
直走査回路は左右に分割された該ゲート線に対応して左
右に分かれて設けられ、一水平期間内で各々位相をずら
して左半行及び右半行の画素を選択する。更に、前記プ
リチャージ手段は左半行の画素に映像信号を書き込む前
に左半分の信号線にプリチャージ信号を供給し、右半行
の画素に映像信号を書き込む前に右半分の信号線にプリ
チャージ信号を供給する。好ましくは前記プリチャージ
手段は、一水平期間のブランキング区間内で左右何れか
半分の信号線に対するプリチャージ信号の供給を開始
し、更に該ブランキング区間が終わる前に残り半分の信
号線に対するプリチャージ信号の供給を開始する。また
好ましくは、前記画面は画素毎に分かれた画素電極とこ
れに対向配置された対向電極とを含む。該対向電極は画
面の左右分割に対応して左右に分かれており、左右の対
向電極に対して別々の配線を介して所定の対向電圧を供
給する。同時に、左右の垂直走査回路に対して別々の配
線を介して所定の接地電圧を供給する。
【００１０】点順次方式を採用したアクティブマトリク
ス表示装置において、ＸＧＡ，ＳＸＧＡ，ＨＤなどのフ
ォーマットの様に水平ブランキング区間が短くなると、
この時間内で充分なプリチャージを行なうことはできな
い。そこで本発明ではゲート線などを画面の中央で切り
離し、例えば画面左半分が映像信号を書き込んでいる
時、画面右半分はプリチャージを行なう様にする。ま
た、画面の右半分が映像信号を書き込んでいる時は、左
半分にプリチャージを行なう。これにより、プリチャー
ジ時間が充分に確保でき、表示のユニフォーミティが改
善可能になる。
ス表示装置において、ＸＧＡ，ＳＸＧＡ，ＨＤなどのフ
ォーマットの様に水平ブランキング区間が短くなると、
この時間内で充分なプリチャージを行なうことはできな
い。そこで本発明ではゲート線などを画面の中央で切り
離し、例えば画面左半分が映像信号を書き込んでいる
時、画面右半分はプリチャージを行なう様にする。ま
た、画面の右半分が映像信号を書き込んでいる時は、左
半分にプリチャージを行なう。これにより、プリチャー
ジ時間が充分に確保でき、表示のユニフォーミティが改
善可能になる。
【００１１】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明に係るアク
ティブマトリクス表示装置の第１実施形態を示す模式的
な回路図である。図示する様に、本アクティブマトリク
ス表示装置は行状に配列したゲート線と列状に配列した
信号線とを備えている。図示を簡略化する為、一本のゲ
ート線Ｘ１及び４本の信号線Ｙ１乃至Ｙ４のみを表わし
ている。また、ゲート線Ｘと信号線Ｙの交差部には液晶
画素ＬＣが行列状に配されている。本実施形態のアクテ
ィブマトリクス表示装置は液晶画素を備えているが、他
の電気光学物質からなる画素であってもよいことは勿論
である。この液晶画素ＬＣは画素電極と対向電極との間
に電気光学物質として液晶を介在させたものである。ま
た、本実施形態では液晶画素ＬＣと平行に補助容量Ｃｓ
も形成されている。液晶画素ＬＣは薄膜トランジスタＴ
ｒにより駆動される。薄膜トランジスタＴｒのソース電
極は対応する信号線Ｙに接続され、ゲート電極は対応す
るゲート線Ｘに接続され、ドレイン電極は対応する液晶
画素ＬＣの画素電極に接続されている。更に、ドレイン
電極は対応する補助容量Ｃｓの一方の電極にも接続され
ている。補助容量Ｃｓの他方の電極は補助線Ｚ１に接続
されている。この補助線Ｚ１には所定の対向電圧Ｖｃｏ
ｍが印加されている。なお、液晶画素ＬＣの対向電極に
もこの対向電圧Ｖｃｏｍが印加されている。従って、補
助線Ｚ１と対向電極は表示装置内で互いに結線されてい
る。
な実施形態を詳細に説明する。図１は本発明に係るアク
ティブマトリクス表示装置の第１実施形態を示す模式的
な回路図である。図示する様に、本アクティブマトリク
ス表示装置は行状に配列したゲート線と列状に配列した
信号線とを備えている。図示を簡略化する為、一本のゲ
ート線Ｘ１及び４本の信号線Ｙ１乃至Ｙ４のみを表わし
ている。また、ゲート線Ｘと信号線Ｙの交差部には液晶
画素ＬＣが行列状に配されている。本実施形態のアクテ
ィブマトリクス表示装置は液晶画素を備えているが、他
の電気光学物質からなる画素であってもよいことは勿論
である。この液晶画素ＬＣは画素電極と対向電極との間
に電気光学物質として液晶を介在させたものである。ま
た、本実施形態では液晶画素ＬＣと平行に補助容量Ｃｓ
も形成されている。液晶画素ＬＣは薄膜トランジスタＴ
ｒにより駆動される。薄膜トランジスタＴｒのソース電
極は対応する信号線Ｙに接続され、ゲート電極は対応す
るゲート線Ｘに接続され、ドレイン電極は対応する液晶
画素ＬＣの画素電極に接続されている。更に、ドレイン
電極は対応する補助容量Ｃｓの一方の電極にも接続され
ている。補助容量Ｃｓの他方の電極は補助線Ｚ１に接続
されている。この補助線Ｚ１には所定の対向電圧Ｖｃｏ
ｍが印加されている。なお、液晶画素ＬＣの対向電極に
もこの対向電圧Ｖｃｏｍが印加されている。従って、補
助線Ｚ１と対向電極は表示装置内で互いに結線されてい
る。
【００１２】ゲート線Ｘは行状の画素ＬＣを含む画面の
中央で左右に分割されている。また補助線Ｚ及び対向電
極も左右に分割されている。左右に分割されたゲート線
Ｘに対応して左Ｖスキャナー１Ｌ及び右Ｖスキャナー１
Ｒが設けられている。一対の左Ｖスキャナー１Ｌ及び右
Ｖスキャナー１Ｒは合わせて垂直走査回路を構成し、各
ゲート線Ｘを順次走査し一水平期間毎に１行分の画素Ｌ
Ｃを選択する。左Ｖスキャナー１Ｌは所定のクロック信
号ＶＣＫＬに応じて垂直スタートパルスＶＳＴを順次転
送し、ゲート線Ｘに対して選択パルスＶＧＬを供給す
る。これにより、左半分の各ゲート線Ｘを順次走査し、
一水平期間毎に左半行分の液晶画素ＬＣを選択する。同
様に、右Ｖスキャナー１Ｒは所定のクロック信号ＶＣＫ
Ｒに応じて垂直スタートパルスＶＳＴを順次転送し、各
ゲート線Ｘに対して選択パルスＶＧＲを供給する。これ
により、各ゲート線Ｘを順次走査し、一水平期間毎に右
半行分の液晶画素ＬＣを選択する。この際、ＶＣＫＬと
ＶＣＫＲは位相がずれている。この様に、本発明では垂
直走査回路は左右に分割されたゲート線Ｘに対応して左
右に分かれて設けられ、一水平期間内で各々位相をずら
して左半行及び右半行の画素を選択している。
中央で左右に分割されている。また補助線Ｚ及び対向電
極も左右に分割されている。左右に分割されたゲート線
Ｘに対応して左Ｖスキャナー１Ｌ及び右Ｖスキャナー１
Ｒが設けられている。一対の左Ｖスキャナー１Ｌ及び右
Ｖスキャナー１Ｒは合わせて垂直走査回路を構成し、各
ゲート線Ｘを順次走査し一水平期間毎に１行分の画素Ｌ
Ｃを選択する。左Ｖスキャナー１Ｌは所定のクロック信
号ＶＣＫＬに応じて垂直スタートパルスＶＳＴを順次転
送し、ゲート線Ｘに対して選択パルスＶＧＬを供給す
る。これにより、左半分の各ゲート線Ｘを順次走査し、
一水平期間毎に左半行分の液晶画素ＬＣを選択する。同
様に、右Ｖスキャナー１Ｒは所定のクロック信号ＶＣＫ
Ｒに応じて垂直スタートパルスＶＳＴを順次転送し、各
ゲート線Ｘに対して選択パルスＶＧＲを供給する。これ
により、各ゲート線Ｘを順次走査し、一水平期間毎に右
半行分の液晶画素ＬＣを選択する。この際、ＶＣＫＬと
ＶＣＫＲは位相がずれている。この様に、本発明では垂
直走査回路は左右に分割されたゲート線Ｘに対応して左
右に分かれて設けられ、一水平期間内で各々位相をずら
して左半行及び右半行の画素を選択している。
【００１３】一方、個々の信号線Ｙは対応する水平スイ
ッチング素子ＨＳＷを介してビデオライン２に接続され
ている。このビデオライン２には外部から映像信号Ｖｓ
ｉｇが供給される。また、Ｈスキャナー４を備えてお
り、各水平スイッチング素子ＨＳＷの開閉制御を行な
う。即ち、Ｈスキャナー４は所定のクロック信号ＨＣＫ
に同期して、水平スタートパルスＨＳＴを順次転送し、
サンプリングパルスを出力して水平スイッチング素子Ｈ
ＳＷを開閉する。このＨスキャナー４と水平スイッチン
グ素子ＨＳＷとにより水平走査回路が構成され、各信号
線Ｙに対して映像信号Ｖｓｉｇをサンプリングし、一水
平期間内に選択された一行分の画素ＬＣに対して導通状
態にある薄膜トランジスタＴｒを介し映像信号Ｖｓｉｇ
を書き込む。
ッチング素子ＨＳＷを介してビデオライン２に接続され
ている。このビデオライン２には外部から映像信号Ｖｓ
ｉｇが供給される。また、Ｈスキャナー４を備えてお
り、各水平スイッチング素子ＨＳＷの開閉制御を行な
う。即ち、Ｈスキャナー４は所定のクロック信号ＨＣＫ
に同期して、水平スタートパルスＨＳＴを順次転送し、
サンプリングパルスを出力して水平スイッチング素子Ｈ
ＳＷを開閉する。このＨスキャナー４と水平スイッチン
グ素子ＨＳＷとにより水平走査回路が構成され、各信号
線Ｙに対して映像信号Ｖｓｉｇをサンプリングし、一水
平期間内に選択された一行分の画素ＬＣに対して導通状
態にある薄膜トランジスタＴｒを介し映像信号Ｖｓｉｇ
を書き込む。
【００１４】本アクティブマトリクス表示装置はプリチ
ャージ手段５を備えており、画素ＬＣに対して映像信号
Ｖｓｉｇを書き込む前に各信号線Ｙに所定のプリチャー
ジ信号Ｐｓｉｇを供給し、映像信号Ｖｓｉｇをサンプリ
ングする際生じる各信号線Ｙの充放電量を低減化する。
特徴事項として、このプリチャージ手段５は左半分の画
素ＬＣに映像信号Ｖｓｉｇを書き込む前に左半分の信号
線Ｙ１，Ｙ２にプリチャージ信号ＰｓｉｇＬを供給し、
右半分の画素ＬＣに映像信号Ｖｓｉｇを書き込む前に右
半分の信号線Ｙ３，Ｙ４にプリチャージ信号ＰｓｉｇＲ
を供給する。このように、本発明ではゲート線Ｘ、補助
線Ｚ、対向電極を画面の中央付近で切り離したのに対応
して、プリチャージ手段５はプリチャージ信号Ｐｓｉｇ
Ｌ，ＰｓｉｇＲを左右別々に設けている。また、プリチ
ャージ手段５に含まれるスイッチング素子ＰＳＷを開閉
制御する為の制御パルスＰＣＧＬ，ＰＣＧＲも左右別々
に設けている。更に、左Ｖスキャナー１Ｌ及び右Ｖスキ
ャナー１Ｒに入力されるクロック信号ＶＣＫＬ，ＶＣＫ
Ｒも別々に設ける。このＶＣＫＬとＶＣＫＲ、ＰＣＧＬ
とＰＣＧＲ、ＰｓｉｇＬとＰｓｉｇＲはそれぞれ一水平
期間（１Ｈ）の約半分程度の位相をずらす。係る構成に
より、画面の左半分が映像信号Ｖｓｉｇを書き込んでい
る時は画面右半分はプリチャージ信号ＰｓｉｇＲを書き
込む。また、画面右半分が映像信号Ｖｓｉｇを書いてい
る時は画面左半分にプリチャージ信号ＰｓｉｇＬを書き
込む。ＰｓｉｇＬとＰｓｉｇＲは位相のみずれるだけ
で、信号レベルは同じにしても、代えても構わない。
ャージ手段５を備えており、画素ＬＣに対して映像信号
Ｖｓｉｇを書き込む前に各信号線Ｙに所定のプリチャー
ジ信号Ｐｓｉｇを供給し、映像信号Ｖｓｉｇをサンプリ
ングする際生じる各信号線Ｙの充放電量を低減化する。
特徴事項として、このプリチャージ手段５は左半分の画
素ＬＣに映像信号Ｖｓｉｇを書き込む前に左半分の信号
線Ｙ１，Ｙ２にプリチャージ信号ＰｓｉｇＬを供給し、
右半分の画素ＬＣに映像信号Ｖｓｉｇを書き込む前に右
半分の信号線Ｙ３，Ｙ４にプリチャージ信号ＰｓｉｇＲ
を供給する。このように、本発明ではゲート線Ｘ、補助
線Ｚ、対向電極を画面の中央付近で切り離したのに対応
して、プリチャージ手段５はプリチャージ信号Ｐｓｉｇ
Ｌ，ＰｓｉｇＲを左右別々に設けている。また、プリチ
ャージ手段５に含まれるスイッチング素子ＰＳＷを開閉
制御する為の制御パルスＰＣＧＬ，ＰＣＧＲも左右別々
に設けている。更に、左Ｖスキャナー１Ｌ及び右Ｖスキ
ャナー１Ｒに入力されるクロック信号ＶＣＫＬ，ＶＣＫ
Ｒも別々に設ける。このＶＣＫＬとＶＣＫＲ、ＰＣＧＬ
とＰＣＧＲ、ＰｓｉｇＬとＰｓｉｇＲはそれぞれ一水平
期間（１Ｈ）の約半分程度の位相をずらす。係る構成に
より、画面の左半分が映像信号Ｖｓｉｇを書き込んでい
る時は画面右半分はプリチャージ信号ＰｓｉｇＲを書き
込む。また、画面右半分が映像信号Ｖｓｉｇを書いてい
る時は画面左半分にプリチャージ信号ＰｓｉｇＬを書き
込む。ＰｓｉｇＬとＰｓｉｇＲは位相のみずれるだけ
で、信号レベルは同じにしても、代えても構わない。
【００１５】図２のタイミングチャートを参照して、図
１に示したアクティブマトリクス表示装置の動作を説明
する。ＨＳＴに応じてＨスキャナー４が動作を開始し、
初めに左半分の画素に映像信号Ｖｓｉｇを書き込み始
め、次に右半分の画素に映像信号を書き込む。一行分の
映像信号の書き込み期間は１Ｈ内に納まる。ＶＣＫＬと
ＶＣＫＲは互いに位相が１Ｈの半分程度ずれている。同
様に、ＰＣＧＬとＰＣＧＲの位相も半分程ずれている。
更に、左右のプリチャージ信号ＰｓｉｇＬとＰｓｉｇＲ
も位相が半分程度ずれている。ＦＲＰは１Ｈ毎に映像信
号Ｖｓｉｇを反転する為の信号である。左Ｖスキャナー
１Ｌ及び右Ｖスキャナー１Ｒから順次出力される選択パ
ルスＶＧＬ及びＶＧＲも互いに位相がずれている。係る
タイミングにおいて、画面の左半分に映像信号Ｖｓｉｇ
を書き始める前にプリチャージ用の制御パルスＰＣＧＬ
が出力され、画面左半分の信号線に対してプリチャージ
信号ＰｓｉｇＬが書き込まれる。この後、画面の左半分
に映像信号が実際に書き込まれる。この時、画面の右半
分に映像信号が書き込まれる前に、プリチャージ用の制
御パルスＰＣＧＲが出力される。これにより、画面の右
半分の信号線にプリチャージ信号ＰｓｉｇＲが書き込ま
れる。この後、画面の右半分に映像信号が書き込まれ
る。そして画面の左半分に対する映像信号の書き込みが
終了した後、ＶＧＬ１が立ち下がり、画素に書き込まれ
た映像信号がホールドされる。この後再び次の制御パル
スＰＣＧＬが出力され、画面の左半分の信号線に対して
反対極性のＰｓｉｇＬが書き込まれる。以上の様にし
て、画面左半分が映像信号を書き込んでいる時、画面右
半分はプリチャージ信号ＰｓｉｇＲを書き込み、逆に右
半分が映像信号を書き込んでいる時は左半分にプリチャ
ージ信号ＰｓｉｇＬを書き込むことができ、１Ｈ期間の
約半分近くの時間をプリチャージ信号書き込み時間に当
てられる。
１に示したアクティブマトリクス表示装置の動作を説明
する。ＨＳＴに応じてＨスキャナー４が動作を開始し、
初めに左半分の画素に映像信号Ｖｓｉｇを書き込み始
め、次に右半分の画素に映像信号を書き込む。一行分の
映像信号の書き込み期間は１Ｈ内に納まる。ＶＣＫＬと
ＶＣＫＲは互いに位相が１Ｈの半分程度ずれている。同
様に、ＰＣＧＬとＰＣＧＲの位相も半分程ずれている。
更に、左右のプリチャージ信号ＰｓｉｇＬとＰｓｉｇＲ
も位相が半分程度ずれている。ＦＲＰは１Ｈ毎に映像信
号Ｖｓｉｇを反転する為の信号である。左Ｖスキャナー
１Ｌ及び右Ｖスキャナー１Ｒから順次出力される選択パ
ルスＶＧＬ及びＶＧＲも互いに位相がずれている。係る
タイミングにおいて、画面の左半分に映像信号Ｖｓｉｇ
を書き始める前にプリチャージ用の制御パルスＰＣＧＬ
が出力され、画面左半分の信号線に対してプリチャージ
信号ＰｓｉｇＬが書き込まれる。この後、画面の左半分
に映像信号が実際に書き込まれる。この時、画面の右半
分に映像信号が書き込まれる前に、プリチャージ用の制
御パルスＰＣＧＲが出力される。これにより、画面の右
半分の信号線にプリチャージ信号ＰｓｉｇＲが書き込ま
れる。この後、画面の右半分に映像信号が書き込まれ
る。そして画面の左半分に対する映像信号の書き込みが
終了した後、ＶＧＬ１が立ち下がり、画素に書き込まれ
た映像信号がホールドされる。この後再び次の制御パル
スＰＣＧＬが出力され、画面の左半分の信号線に対して
反対極性のＰｓｉｇＬが書き込まれる。以上の様にし
て、画面左半分が映像信号を書き込んでいる時、画面右
半分はプリチャージ信号ＰｓｉｇＲを書き込み、逆に右
半分が映像信号を書き込んでいる時は左半分にプリチャ
ージ信号ＰｓｉｇＬを書き込むことができ、１Ｈ期間の
約半分近くの時間をプリチャージ信号書き込み時間に当
てられる。
【００１６】図３は本発明に係るアクティブマトリクス
表示装置の第２実施形態を示す模式的な回路図である。
図１に示した第１実施形態と対応する部分には対応する
参照番号を付して理解を容易にしている。なお、図示を
簡略化する為、液晶画素ＬＣは省略してある。第１実施
形態と同様に、ゲート線Ｘ及び補助線Ｚは画面のほぼ中
央で左右に分割されている。しかしながら、左右に分か
れた補助線Ｚには外部から共通の対向電圧Ｖｃｏｍが内
部配線を介して供給されている。左右に分かれたゲート
線Ｘはそれぞれインバータからなるバッファ１０を介し
て左右のＶスキャナー１Ｌ，１Ｒの出力段に接続されて
いる。各バッファ１０には内部配線を介して共通の接地
電位ＶＳＳが供給されている。
表示装置の第２実施形態を示す模式的な回路図である。
図１に示した第１実施形態と対応する部分には対応する
参照番号を付して理解を容易にしている。なお、図示を
簡略化する為、液晶画素ＬＣは省略してある。第１実施
形態と同様に、ゲート線Ｘ及び補助線Ｚは画面のほぼ中
央で左右に分割されている。しかしながら、左右に分か
れた補助線Ｚには外部から共通の対向電圧Ｖｃｏｍが内
部配線を介して供給されている。左右に分かれたゲート
線Ｘはそれぞれインバータからなるバッファ１０を介し
て左右のＶスキャナー１Ｌ，１Ｒの出力段に接続されて
いる。各バッファ１０には内部配線を介して共通の接地
電位ＶＳＳが供給されている。
【００１７】次に図４のタイミングチャートを参照して
図３に示したアクティブマトリクス表示装置の動作を説
明する。（Ａ）は図２に示したタイミングチャートと同
様のタイミングにより動作を行なった場合を表わしてい
る。例えばＸＧＡフォーマットの場合一水平期間（１
Ｈ）は１４μｓｅｃ程度である。この内、実際の映像信
号の書き込み期間には１０μｓｅｃ程度が割り当てら
れ、水平ブランキング区間には３．７μｓｅｃの時間が
割り当てられる。画面の左半分に対するプリチャージ信
号の書き始めタイミングはＰＣＧＬの立ち上がり時であ
り、画面の右半分に対するプリチャージ信号の書き始め
タイミングはＰＣＧＲの立ち上がり時となる。ＰＣＧＬ
が立ち上がった時プリチャージ信号の書き始めに応じて
左半分の補助線の電位ＶｃｏｍＬが揺れる。同様に、Ｐ
ＣＧＲが立ち上がった時右半分の補助線の電位Ｖｃｏｍ
Ｒも揺れる。ところが、左右の補助線は内部配線で接続
されているため、一方の電位揺れが他方の電位揺れをも
たらし、Ｖｃｏｍライン全体が揺らぐことになる。な
お、図示しないがＶＳＳラインについても同様に揺らぎ
が生じる。この為、画面片半分のプリチャージによる電
位揺れが画面他半分の映像信号書き込みに乗ってくる
為、画品位を損なう場合がある。
図３に示したアクティブマトリクス表示装置の動作を説
明する。（Ａ）は図２に示したタイミングチャートと同
様のタイミングにより動作を行なった場合を表わしてい
る。例えばＸＧＡフォーマットの場合一水平期間（１
Ｈ）は１４μｓｅｃ程度である。この内、実際の映像信
号の書き込み期間には１０μｓｅｃ程度が割り当てら
れ、水平ブランキング区間には３．７μｓｅｃの時間が
割り当てられる。画面の左半分に対するプリチャージ信
号の書き始めタイミングはＰＣＧＬの立ち上がり時であ
り、画面の右半分に対するプリチャージ信号の書き始め
タイミングはＰＣＧＲの立ち上がり時となる。ＰＣＧＬ
が立ち上がった時プリチャージ信号の書き始めに応じて
左半分の補助線の電位ＶｃｏｍＬが揺れる。同様に、Ｐ
ＣＧＲが立ち上がった時右半分の補助線の電位Ｖｃｏｍ
Ｒも揺れる。ところが、左右の補助線は内部配線で接続
されているため、一方の電位揺れが他方の電位揺れをも
たらし、Ｖｃｏｍライン全体が揺らぐことになる。な
お、図示しないがＶＳＳラインについても同様に揺らぎ
が生じる。この為、画面片半分のプリチャージによる電
位揺れが画面他半分の映像信号書き込みに乗ってくる
為、画品位を損なう場合がある。
【００１８】そこで本実施形態では（Ｂ）に示す様に、
プリチャージ信号の書き始めタイミングを水平ブランキ
ング区間に納めることで、Ｖｃｏｍライン及びＶＳＳラ
インの電位揺れに起因する問題を解決している。具体的
には、ＰＣＧＬ’及びＰＣＧＲ’で示す様に立ち上がり
タイミングを水平ブランキング区間に納め、Ｖｃｏｍ
Ｌ’及びＶｃｏｍＲ’が揺れている時間を水平ブランキ
ング区間内に置く様にする。即ち、左右分割プリチャー
ジを行なう際、一方のプリチャージ信号書き込み時にお
けるＶｃｏｍライン及びＶＳＳラインの揺れが、もう一
方の映像信号書き込みに影響しない様にする為、左右の
プリチャージ信号ＰｓｉｇＬ，ＰｓｉｇＲの書き始めタ
イミングを水平ブランキング区間内にする。より正確に
は、プリチャージ信号の書き始めからこれによって生じ
る電位揺れが納まるまでの時間を水平ブランキング区間
内に置く。以上の様に、本実施形態では、一水平期間の
ブランキング区間内で左右何れか半分の信号線に対する
プリチャージ信号の供給を開始し、更に該ブランキング
区間が終わる前に残り半分の信号線に対するプリチャー
ジ信号の供給を開始する。
プリチャージ信号の書き始めタイミングを水平ブランキ
ング区間に納めることで、Ｖｃｏｍライン及びＶＳＳラ
インの電位揺れに起因する問題を解決している。具体的
には、ＰＣＧＬ’及びＰＣＧＲ’で示す様に立ち上がり
タイミングを水平ブランキング区間に納め、Ｖｃｏｍ
Ｌ’及びＶｃｏｍＲ’が揺れている時間を水平ブランキ
ング区間内に置く様にする。即ち、左右分割プリチャー
ジを行なう際、一方のプリチャージ信号書き込み時にお
けるＶｃｏｍライン及びＶＳＳラインの揺れが、もう一
方の映像信号書き込みに影響しない様にする為、左右の
プリチャージ信号ＰｓｉｇＬ，ＰｓｉｇＲの書き始めタ
イミングを水平ブランキング区間内にする。より正確に
は、プリチャージ信号の書き始めからこれによって生じ
る電位揺れが納まるまでの時間を水平ブランキング区間
内に置く。以上の様に、本実施形態では、一水平期間の
ブランキング区間内で左右何れか半分の信号線に対する
プリチャージ信号の供給を開始し、更に該ブランキング
区間が終わる前に残り半分の信号線に対するプリチャー
ジ信号の供給を開始する。
【００１９】図５は、本発明に係るアクティブマトリク
ス表示装置の第３実施形態を示す模式的な回路図であ
る。理解を容易にする為、図３に示した第２実施形態と
対応する部分には対応する参照番号を付してある。この
実施形態でも、左右分割プリチャージを行なう為、画面
のほぼ中央でゲート線Ｘ及び補助線Ｚを左右に切り離し
ている。しかしながら、第２実施形態の様にＶｃｏｍラ
インやＶＳＳラインを共通にすると、画面の片半分がプ
リチャージ信号の書き込みによってゲート線Ｘや補助線
Ｚが揺れると、この共通のＶＳＳ配線及びＶｃｏｍ配線
を介して画面の他半分に乗ってくる為画品位を損なう場
合もある。そこで本実施形態では上記問題を回避する
為、画面の左右別々にＶＳＳライン及びＶｃｏｍライン
を設けて外部から入力する様にしている。即ち、本実施
形態ではプリチャージの電位揺れの系を電気的に完全に
切り離す為、画面の左側と右側各々にＶＳＳライン及び
Ｖｃｏｍラインを設けている。以上の様に、本発明では
画面は画素毎に分かれた画素電極とこれに対向配置され
た対向電極とを含み、対向電極は補助線Ｚと同様に画面
の左右分割に対応して左右に分かれている。左右の対向
電極に対して別々の配線を介して所定の対向電圧Ｖｃｏ
ｍを供給している。また、左右のＶスキャナー１Ｌ，１
Ｒに対しても別々の配線を介して所定の接地電圧ＶＳＳ
を供給している。
ス表示装置の第３実施形態を示す模式的な回路図であ
る。理解を容易にする為、図３に示した第２実施形態と
対応する部分には対応する参照番号を付してある。この
実施形態でも、左右分割プリチャージを行なう為、画面
のほぼ中央でゲート線Ｘ及び補助線Ｚを左右に切り離し
ている。しかしながら、第２実施形態の様にＶｃｏｍラ
インやＶＳＳラインを共通にすると、画面の片半分がプ
リチャージ信号の書き込みによってゲート線Ｘや補助線
Ｚが揺れると、この共通のＶＳＳ配線及びＶｃｏｍ配線
を介して画面の他半分に乗ってくる為画品位を損なう場
合もある。そこで本実施形態では上記問題を回避する
為、画面の左右別々にＶＳＳライン及びＶｃｏｍライン
を設けて外部から入力する様にしている。即ち、本実施
形態ではプリチャージの電位揺れの系を電気的に完全に
切り離す為、画面の左側と右側各々にＶＳＳライン及び
Ｖｃｏｍラインを設けている。以上の様に、本発明では
画面は画素毎に分かれた画素電極とこれに対向配置され
た対向電極とを含み、対向電極は補助線Ｚと同様に画面
の左右分割に対応して左右に分かれている。左右の対向
電極に対して別々の配線を介して所定の対向電圧Ｖｃｏ
ｍを供給している。また、左右のＶスキャナー１Ｌ，１
Ｒに対しても別々の配線を介して所定の接地電圧ＶＳＳ
を供給している。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
画面を左右に分割しタイミングをずらしてプリチャージ
信号を書き込んでいる。これにより、水平ブランキング
区間が短いフォーマット（ＸＧＡ，ＳＸＧＡ，ＨＤ）で
あっても、充分プリチャージを行なうことができ、従来
問題となっていた縦筋、クロストーク、シェーディング
などの欠陥を抑制して画品位を大幅に改善することが可
能になる。
画面を左右に分割しタイミングをずらしてプリチャージ
信号を書き込んでいる。これにより、水平ブランキング
区間が短いフォーマット（ＸＧＡ，ＳＸＧＡ，ＨＤ）で
あっても、充分プリチャージを行なうことができ、従来
問題となっていた縦筋、クロストーク、シェーディング
などの欠陥を抑制して画品位を大幅に改善することが可
能になる。
【図１】本発明に係るアクティブマトリクス表示装置の
第１実施形態を示す回路図である。
第１実施形態を示す回路図である。
【図２】第１実施形態の動作説明に供するタイミングチ
ャートである。
ャートである。
【図３】本発明に係るアクティブマトリクス表示装置の
第２実施形態を示す回路図である。
第２実施形態を示す回路図である。
【図４】第２実施形態の動作説明に供するタイミングチ
ャートである。
ャートである。
【図５】本発明に係るアクティブマトリクス表示装置の
第３実施形態を示す回路図である。
第３実施形態を示す回路図である。
【図６】従来のアクティブマトリクス表示装置の一例を
示す回路図である。
示す回路図である。
【図７】図６に示した従来のアクティブマトリクス表示
装置の動作説明に供するタイミングチャートである。
装置の動作説明に供するタイミングチャートである。
【図８】従来のアクティブマトリクス表示装置の他の例
を示す回路図である。
を示す回路図である。
【図９】図８に示した従来のアクティブマトリクス表示
装置の動作説明に供するタイミングチャートである。
装置の動作説明に供するタイミングチャートである。
【図１０】図８に示した従来のアクティブマトリクス表
示装置の課題説明に供する回路図である。
示装置の課題説明に供する回路図である。
【図１１】同じく課題説明に供するタイミングチャート
である。
である。
１Ｌ・・・左Ｖスキャナー、１Ｒ・・・右Ｖスキャナ
ー、２・・・ビデオライン、４・・・Ｈスキャナー、５
・・・プリチャージ手段
ー、２・・・ビデオライン、４・・・Ｈスキャナー、５
・・・プリチャージ手段
Claims (3)
- 【請求項１】 行状のゲート線と、列状の信号線と、両
者の交差部に配された行列状の画素と、各ゲート線を順
次走査し一水平期間毎に一行分の画素を選択する垂直走
査回路と、各信号線に対して映像信号をサンプリングし
一水平期間内に選択された一行分の画素に映像信号を書
き込む水平走査回路と、画素に対して映像信号を書き込
む前に各信号線に所定のプリチャージ信号を供給するプ
リチャージ手段とを備えたアクティブマトリクス表示装
置であって、 前記ゲート線は行列状の画素を含む画面の中央で左右に
分割されており、 前記垂直走査回路は左右に分割された該ゲート線に対応
して左右に分かれて設けられ、一水平期間内で各々位相
をずらして左半行及び右半行の画素を選択し、 前記プリチャージ手段は、左半行の画素に映像信号を書
き込む前に左半分の信号線にプリチャージ信号を供給
し、右半行の画素に映像信号を書き込む前に右半分の信
号線にプリチャージ信号を供給することを特徴とするア
クティブマトリクス表示装置。 - 【請求項２】 前記プリチャージ手段は、一水平期間の
ブランキング区間内で左右いずれか半分の信号線に対す
るプリチャージ信号の供給を開始し、さらに該ブランキ
ング区間が終る前に残り半分の信号線に対するプリチャ
ージ信号の供給を開始することを特徴とする請求項１記
載のアクティブマトリクス表示装置。 - 【請求項３】 前記画面は画素毎に分かれた画素電極と
これに対向配置された対向電極とを含み、該対向電極は
画面の左右分割に対応して左右に分かれており、左右の
対向電極に対して別々の配線を介して所定の対向電圧を
供給するとともに、左右の垂直走査回路に対して別々の
配線を介して所定の接地電圧を供給することを特徴とす
る請求項１記載のアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01468897A JP3666161B2 (ja) | 1997-01-10 | 1997-01-10 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01468897A JP3666161B2 (ja) | 1997-01-10 | 1997-01-10 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10198321A true JPH10198321A (ja) | 1998-07-31 |
| JP3666161B2 JP3666161B2 (ja) | 2005-06-29 |
Family
ID=11868148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01468897A Expired - Fee Related JP3666161B2 (ja) | 1997-01-10 | 1997-01-10 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666161B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073739A1 (en) * | 2000-02-12 | 2001-10-04 | Gouvea Nereu | Changes introduced on matrix analog system for the reproduction of images |
| JP2004191544A (ja) * | 2002-12-10 | 2004-07-08 | Seiko Epson Corp | 電気光学装置 |
| JP2005208085A (ja) * | 2004-01-20 | 2005-08-04 | Sony Corp | 表示装置及び補助信号線駆動回路 |
| US7176875B2 (en) | 2000-03-10 | 2007-02-13 | Sharp Kabushiki Kaisha | Data transfer method, image display device and signal line driving circuit, active-matrix substrate |
| US7301518B2 (en) | 2003-04-16 | 2007-11-27 | Seiko Epson Corporation | Driving method for electro-optical apparatus, electro-optical apparatus and electronic equipment |
-
1997
- 1997-01-10 JP JP01468897A patent/JP3666161B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073739A1 (en) * | 2000-02-12 | 2001-10-04 | Gouvea Nereu | Changes introduced on matrix analog system for the reproduction of images |
| US7176875B2 (en) | 2000-03-10 | 2007-02-13 | Sharp Kabushiki Kaisha | Data transfer method, image display device and signal line driving circuit, active-matrix substrate |
| US7474305B2 (en) | 2000-03-10 | 2009-01-06 | Sharp Kabushiki Kaisha | Data transfer method, image display device and signal line driving circuit, active-matrix substrate |
| JP2004191544A (ja) * | 2002-12-10 | 2004-07-08 | Seiko Epson Corp | 電気光学装置 |
| US7301518B2 (en) | 2003-04-16 | 2007-11-27 | Seiko Epson Corporation | Driving method for electro-optical apparatus, electro-optical apparatus and electronic equipment |
| JP2005208085A (ja) * | 2004-01-20 | 2005-08-04 | Sony Corp | 表示装置及び補助信号線駆動回路 |
| JP4556433B2 (ja) * | 2004-01-20 | 2010-10-06 | ソニー株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3666161B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2505864B2 (ja) | デイスプレ―のクロスト―ク減少方法と装置 | |
| JP3424387B2 (ja) | アクティブマトリクス表示装置 | |
| US7136040B1 (en) | Liquid crystal display and a method for driving the same | |
| US5764207A (en) | Active matrix display device and its driving method | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| KR950003345B1 (ko) | 액정 표시 장치 | |
| US7999781B2 (en) | Liquid crystal display device, driving device, display control device, and method of driving at a frequency higher than an audible frequency band for a human being having a drive period and drive suspension period | |
| US6229516B1 (en) | Display a driving circuit and a driving method thereof | |
| US7042431B1 (en) | Image display device and driving method of the same | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04249291A (ja) | 液晶表示コントローラ、液晶表示装置、及び情報処理装置 | |
| JP2002149127A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| JP3666147B2 (ja) | アクティブマトリクス表示装置 | |
| KR100559224B1 (ko) | 액정 표시 장치의 비순차 스캐닝 구동 방법 | |
| JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JPH10186326A (ja) | マトリックス型液晶表示装置 | |
| JPH0950263A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JP3666148B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP3633152B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP2002132227A (ja) | 表示装置およびその駆動方法 | |
| JP3343011B2 (ja) | 液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041122 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |