JP2005208085A - 表示装置及び補助信号線駆動回路 - Google Patents

表示装置及び補助信号線駆動回路 Download PDF

Info

Publication number
JP2005208085A
JP2005208085A JP2004011334A JP2004011334A JP2005208085A JP 2005208085 A JP2005208085 A JP 2005208085A JP 2004011334 A JP2004011334 A JP 2004011334A JP 2004011334 A JP2004011334 A JP 2004011334A JP 2005208085 A JP2005208085 A JP 2005208085A
Authority
JP
Japan
Prior art keywords
signal line
auxiliary signal
line
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004011334A
Other languages
English (en)
Other versions
JP4556433B2 (ja
Inventor
Hiroshi Kobayashi
寛 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004011334A priority Critical patent/JP4556433B2/ja
Publication of JP2005208085A publication Critical patent/JP2005208085A/ja
Application granted granted Critical
Publication of JP4556433B2 publication Critical patent/JP4556433B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】ブラック電位の印加時に横クロストーク又はW帯が発生する。
【解決手段】表示単位がマトリクス状に配置された表示部と、表示単位にデータ値を書き込む複数のデータ信号線と、表示単位へのデータ値の書き込みを制御する複数の走査信号線と、データ信号線を駆動する水平駆動回路と、走査信号線を駆動する垂直駆動回路とを有する表示装置に、補助信号線とその駆動回路を付与する。この際、補助信号線には、データ信号線に印加される信号線電位とは逆電位の対称信号を印加する。
【選択図】図9

Description

発明の1つは、データ信号線に沿って配線された補助信号線を駆動する補助信号線駆動回路に関する。また、発明の1つは、当該補助信号線駆動回路を搭載した表示装置に関する。
今日、液晶表示装置(LCD:liquid Crystal Display )は、ますます高画質化し、高精細化している。これに伴い、更なる画質の向上が求められている。かかる高解像度化は、投射型の液晶表示装置においても同様である。
例えば、SVGA(H:800×V:600)、XGA(H:1024×V:768)といった従来モデルよりも解像度が高い高解像度モデルの開発が求められている。高解像度モデルには、例えば、UXGA(H:1600×V:1200)、QXGA(H:2048×V:1536)がある。
これら高解像度モデルは、従来モデルよりも画素数が各段に多い。このため、映像信号Svideo の同時サンプリング数も従来モデルに比べて各段に増加する。同様に、高解像度モデルでは、従来モデルに比して画角も大きくなる。
このため、高解像度モデルでは、パネル全体の負荷抵抗や容量も増大する。この結果、高解像度モデルには、従来モデルには見られなかった画質不良に対する対策が必要になる。例えば、パネル構造に起因する横クロストーク(図1)に対する対策が必要になる。
図2に、横クロストークの発生原理を示す。なお、図2(A)は、ノーマリーホワイト状態を示す。横クロストークは、この状態において背景色が黒の矩形窓が表示される場合に発生する。図2(B)に、背景色が黒の矩形窓が表示される場合の電位関係を示す。
このとき、図3に示すデータ信号線1に印加された映像信号Svideo が、データ信号線1と交差する部分に寄生するカップリング容量C1を通じてコモン電極線2に飛び込む。このため、図2(B)に示すように、コモン電極線2の電位が本来の電位よりもブラック電位側に揺れる。
この結果、液晶を挟む一方の電極に保持される電位(保持電位)とコモン電極電位との電位差が、本来の電位差よりも小さくなる。この電位差の低下に起因して、黒の矩形窓の横方向に本来の濃さよりも白い領域が形成される。この横方向に広がる白い領域が、横クロストークである。
高解像度モデルでは、パネルの負荷抵抗や容量が大きいため、コモン電極線2の揺れ量も大きく、また揺れが減衰する速度も遅くなる。このため、横クロストークの継続時間も長い。
この他、高解像度モデルには、W帯(図4)に対する対策も必要になる。図5に、W帯の発生原理を示す。なお、図5(A)は、ブラック電位の映像信号Svideo を示す。また、図5(B)〜(D)は、データ信号線に映像信号Svideo を書き込むためのドットパルス(サンプリングパルス)である。
W帯の発生原理を説明する。まず、図6に示すデータ信号線1にブラック電位の映像信号Svideo を印加すると、その揺らぎがデータ信号線1と交差する部分に寄生するカップリング容量C1及びC2を通じて、当該映像信号Svideo
がコモン電極線2及びゲート線3に飛び込む。
この際、コモン電極線2及びゲート線3に飛び込んだ揺らぎが、再びデータ信号線1に帰還してその電位を揺らす、又は、コモン電極線2の電位を揺らす(図5(C))。この揺らぎがサンプルホールド期間内に収まらない場合、同時サンプリング数に相当するドット分の帯、すなわちW帯が画面上に出現する。
特開平10−301100号公報
かかる揺れを防止する技術の1つに、図7に示すドット−ライン反転方式がある。ドット−ライン反転方式は、同一面内で隣接するデータ信号線に互い逆電位を印加する。このため、揺れ成分が相殺され、W帯や横クロストークの発生を抑制することができる。
しかし、ドット−ライン反転方式を適用した液晶パネルは、開口率が小さいという問題がある。また、データ信号線の容量負荷は重いため、書き込み時間が長くなる問題もある。これらの理由から、ドット−ライン反転方式は高解像度モデルには適さない。
そこで、一般的には図8に示す1H反転方式が用いられる。1H反転方式は、1水平走査期間(1H)毎に映像信号の極性を反転する駆動方式である。
しかし、1H反転方式では、画素数や画角が増えるに従って、前述したW帯や横クロストークによる画質の低下が顕著になる問題がある。
本発明は、以上の技術的課題を考慮してなされたもので、前述した問題の1つを解決することを目的とする。
かかる目的を実現するため、発明の一つでは、以下の構成を有する補助信号線とその駆動回路を、表示単位がマトリクス状に配置された表示部と、表示単位にデータ値を書き込む複数のデータ信号線と、表示単位へのデータ値の書き込みを制御する複数の走査信号線と、データ信号線を駆動する水平駆動回路と、走査信号線を駆動する垂直駆動回路とを有する表示装置に付与したものを提案する。
ここでの補助信号線は、コモン電極線との間に寄生するカップリング容量が、データ信号線と前記コモン電極線との間に寄生するカップリング容量と同等になるように配線されたものをいう。また、補助信号線駆動回路は、データ信号線に印加される信号線電位とは逆電位の信号を、補助信号線に印加するものをいう。
図9に、発明を適用する場合のデータ信号線に印加される信号線電位と、補助信号線に印加される補助信号線電位との関係を示す。中心線は、コモン電極線電位を表している。従来技術の課題で説明したように、データ信号線とコモン電極線との間にはカップリング容量が寄生する。
また、高解像度モデルでは、表示領域(表示部)の大型化や画角の拡大に伴い、配線間のカップリング容量が増加(パスが増加)し、サンプリング期間も短縮化(パルス幅が狭化)する。このため、コモン電極線の電位との電位差が大きくなるブラック電位の書き込み時に、コモン電極線の電位が揺れて画質が劣化すると考えられる。
そこで、この発明では、コモン電極線との間に寄生するカップリング容量がデータ信号線とコモン電極線との間に寄生するカップリング容量と同等になるように補助信号線を配置し、これにデータ信号線に印加される信号線電位を打ち消すような反対電位を印加する。
これにより、コモン電極電位との電位差が大きいブラック電位がデータ信号線に印加される場合でも、そのコモン電極線に対する影響は補助信号線に印加される反対電位によってキャンセルできる。この結果、高解像度モデル化により表示領域の大型化や画角の拡大が進んでも、コモン電極電位の変動による画質の劣化を回避することができる。
なお、補助信号線は、データ信号線と一定の間隔を隔てて対向するようにデータ信号線に沿って配線されることが望ましい。すなわち、層間絶縁膜を挟んでデータ信号線と補助信号線が重なるように配線されることが望ましい。
表示面に対して垂直方向から見て同一位置にデータ信号線と補助信号線を配置すれば、開口率の低下を防止できる。データ信号線と補助信号線が配線された表示装置の断面を側面から見た位置関係の例を図10及び図11に示す。
因みに、図10は、データ信号線12がコモン電極線11の上位層に配置され、補助信号線13がコモン電極線11の下位層に配置される例である。また、図11は、データ信号線12がコモン電極線11の下位層に配置され、補助信号線13がコモン電極線11の上位層に配置される例である。
なお、図10及び図11は、データ信号線12と補助信号線13が全く同じ(すなわち、断面形状が同じ)ものとして描いている。ただし、補助信号線13は、コモン電極線11との間に寄生するカップリング容量が、データ信号線12とコモン電極線11との間に寄生するカップリング容量等になるように配線されていれば良い。
従って、図12(A)及び(B)に示すように、補助信号線13の線幅がデータ信号線12の線幅よりも狭くとも、反対に広くとも構わない。因みに、図12(A)の場合、補助信号線13の厚みはデータ信号線12の厚みより厚い。一方、図12(B)の場合、補助信号線13の厚みはデータ信号線12の厚みより薄い。
ただし、これはデータ信号線12と補助信号線13がコモン電極線11を挟んで対称位置に配置されている(等距離)であるのに加え、互いに対称逆電位の信号が印加されるためである。
従って、コモン電極線11に飛び込む電位の揺れを打ち消すことができれば、補助信号線13とコモン電極線11との間隔は、データ信号線12とコモン電極線11との間隔よりも狭くすることもできるし、反対に広くすることもできる。
また、補助信号についても、コモン電極線11に飛び込む電位の揺れを打ち消すことができれば、データ信号線に印加される電位の対称逆電位(コモン電極線の電位を挟んで対称)である必要はない。
また、補助信号線13の材料は、データ信号線12と同じであるのが望ましい。ただし、補助信号線13の配線材料にデータ信号線12と別の配線材料を用いても良い。配線材料には、例えば、ITO(Indium Tin Oxide, インジウムスズ酸化物)、アルミニウム、チタンその他を用いる。
なお、これらの配線条件(幅、厚み、コモン電極線との距離、配線材料等)は、配線間に寄生するカップリング容量の条件を満たす範囲で任意に選択できる。また、図10〜図12においては、補助信号線を1本とする場合について説明したが複数本でも良い。
この場合、複数本の補助信号線全体を1つの補助信号線とみなし、前述の条件を満たすように補助信号線の配線条件を決定すれば良い。この際、2本の補助信号線でデータ信号線を上層と下層の両側から挟むように配置することもできる。
一方、補助信号線の駆動回路は、表示領域を形成する基体(例えば、表示パネル)上に形成しても良いし、基体とは別に設けても良い。なお、補助信号線駆動回路を表示パネル上に形成する場合、当該回路は水平駆動回路側に配置しても良いし、プリチャージ回路側に配置しても良い。また、当該回路は垂直駆動回路側に配置することも可能である。
因みに、補助信号線駆動回路を水平駆動回路側に配置する場合には、信号の伝搬遅延も含めてデータ信号線と同じ条件での駆動を実現できる。一方、補助信号線駆動回路をプリチャージ回路側に配置する場合には、比較的大きな回路が表示パネルの一辺側に集中するのを回避できる。また、周波数の高いクロックを扱う水平駆動回路と補助信号線駆動回路間の相互干渉も低減できる。
前述した発明を用いれば、ブラック電位の印加時にもコモン電極線1の電位の変動を防止できる。これにより、電位の揺れが伝搬することによる横クロストークやW帯の発生のない表示装置を実現できる。
以下、アクティブマトリックス型の液晶表示装置を例に、ブラック電位の印加時にもクロストークを原因とした画質劣化を生じさせない表示装置について説明する。なお、本明細書で特に図示又は記載していない技術は、当該技術分野において知られているものを適用する。
(1)第1の実施形態
(1−1)液晶表示装置の構成
図13に、液晶表示装置のパネル構成例を示す。液晶パネル21は、画素がマトリクス状に配置された表示領域22と、その他の周辺回路23〜27とを有する。ここでの周辺回路は、水平駆動回路23、補助信号線駆動用の水平駆動回路(以下「補助信号線駆動回路」という。)24、プリチャージ回路25、垂直駆動回路26、駆動パルス分配回路27である。
(a)表示領域
表示領域22には、図14に示すように、互いに交差するデータ信号線22Aとゲート線22Bが形成されている。交点位置には、表示単位のドットを点灯又は消灯するアクティブ素子22Cが配置される。アクティブ素子22Cには、通常、TFT(Thin Film Transistor)が使用される。
アクティブ素子22CがNチャネル型の場合、ゲート線22Bに正パルスが印加されたとき、データ信号線22Aの映像信号Svideo (信号電位)が液晶を挟むように配置された一方の電極に印加される。
液晶を挟む他方の電極は、コモン電極線22Dに接続される。コモン電極線22Dは、ゲート線22Bと並行に配線される。すなわち、コモン電極線22Dは、データ信号線22Aと直交するように配置される。なお、図14の場合、コモン電極線22Dは、データ信号線22Aの上側(液晶側)に配置される。
この他、液晶パネル21には、補助信号線22Eが設けられる。補助信号線22Eは、データ信号線22Aとコモン電極線22Dの更に上側に配置される。なお図14では、作図上の都合からデータ信号線22Aに対して補助信号線22Eをずらして描画している。
ただし実際には、液晶パネル面に対して垂直の方向から見て、補助信号線22Eがデータ信号線22Aに完全に重なるように配置する。なお、補助信号線22Eは、データ信号線22Aに沿って延長されているが、アクティブ素子22Cには接続されていない。
補助信号線22Eは、データ信号線22Aによるコモン電極電位の揺れを相殺する目的のためだけに配置されている。
(b)水平駆動回路
図15に、水平駆動回路23の内部構成を示す。水平駆動回路23は、スタートパルス回路23A、シフトレジスタ23B、クロック抜き出し回路23C、位相調整回路23D、信号線スイッチ回路23Eを有する。
スタートパルス回路23Aは、スタートパルスHSTを発生する回路である。スタートパルスHSTは、水平方向に配列されたシフトレジスタ23Bの先頭位置に供給される。スタートパルスHSTは、多段接続されたシフトレジスタ23Bを転送される。
シフトレジスタ23Bは、水平クロックHCK、HCKX(HCKの逆位相遅延クロック)に基づいて、スタートパルスHSTを水平方向に転送する回路である。シフトレジスタ23Bは、それぞれ表示単位のドットに対応して配列されている。各シフトレジスタ23Bの出力は、クロック抜き出し回路23Cにイネーブル信号として与えられる。
クロック抜き出し回路23Cは、対応するシフトレジスタ23Bからイネーブル信号が与えられている期間に入力されたドットクロックDCK1又はDCK2をサンプリングパルスとして抜き出す回路である。
なお、抜き出されたドットクロックDCK1又はDCK2は、位相調整回路23Dによる位相調整後、サンプリングパルスとして信号線スイッチ回路23Eに与えられる。信号線スイッチ回路23Eは、ドットクロックが有意レベルのとき、スイッチを閉じるように動作する。
このとき、信号線23Fに印加されている映像信号Svideo が、データ信号線22Aを通じてアクティブ素子(TFT)に供給される。
(c)補助信号線駆動回路
図16に、補助信号線駆動回路24の内部構成を示す。補助信号線駆動回路24は、その出力が補助信号として補助信号線22Eに印加される点を除き、水平駆動回路23の構成と同一構成でなる。
すなわち、補助信号線駆動回路24は、スタートパルス回路24A、シフトレジスタ24B、クロック抜き出し回路24C、位相調整回路24D、信号線スイッチ回路24Eを有する。違いは、信号線24Fに映像信号Svideo の反転信号(補助信号)Svideo-i が印加される点のみである。
なお、補助信号Svideo-i は、映像信号Svideo
とは対称逆電位の関係にある。この実施例の場合、補助信号Svideo-i は、外部駆動回路から供給される。補助信号Svideo-i は、分岐した映像信号Svideo を位相反転することで生成可能である。
図17に、補助信号生成回路24Gの回路例を示す。補助信号生成回路24Gは、例えば差動増幅回路として構成できる。この場合、映像信号Svideo を入力するトランジスタTR1のコレクタ端に現れる電位を、補助信号Svideo-i として出力する。一方、映像信号Svideo
は、他方のトランジスタTR2のコレクタ端に現れる電位を用いれば良い。
なお図17においては、各トランジスタTR1及びTR2の負荷抵抗をR1、R2とする。また、定電流源として、抵抗R3を使用する。なお、トランジスタTR2には、基準電位Vref を与えている。
(d)プリチャージ回路
図18に、プリチャージ回路25の内部構成を示す。プリチャージ回路25は、表示領域22の水平方向に沿って延びる2本の信号線25A、25Bと、データ信号線22Aへのプリチャージ信号の供給と停止を切り替えるスイッチ回路25Cとを有する。
このうち信号線25Aには、プリチャージ信号のサンプリングに用いられるスイッチ回路25Cの開閉信号が印加されている。また、信号線25Bには、プリチャージ信号が印加されている。
プリチャージ信号は、信号線25Aに印加された開閉信号によりスイッチ回路25Cが閉じられた時、データ信号線22Aに印加される。
(e)垂直駆動回路
図19に、垂直駆動回路26の内部構成を示す。垂直駆動回路26は、スタートパルス回路26A、シフトレジスタ26B、オーバーラップ禁止回路26C、ゲートパルス生成回路26D、ストライプドメイン抑圧回路26Eを有する。
スタートパルス回路26Aは、スタートパルスVSTを発生する回路である。スタートパルスVSTは、垂直方向に配列されたシフトレジスタ26Bの先頭位置に供給される。スタートパルスVSTは、シフトレジスタ26Bを転送される。なお実際には、スタートパルスVSTを2分周したスタートパルス2VSTが転送される。
シフトレジスタ26Bは、垂直クロック2VCK、2VCKXに基づいて、スタートパルスVSTを垂直方向に転送する回路である。因みに、垂直クロック2VCK、2VCKXは、垂直クロックVCKの2分周クロックである。2VCKXは、2VCKの逆位相遅延クロックである。
シフトレジスタ26Bは、それぞれ走査線に対応して配列されている。各シフトレジスタ26Bの出力は、オーバーラップ禁止回路26Cに転送パルスTP1〜3として与えられる。
オーバーラップ禁止回路26Cは、隣り合う2つの走査線間でゲートパルス(走査線を選択するパルス)がオーバーラップするのを禁止する回路である。オーバーラップ禁止回路26Cは、オーバーラップ期間をイネーブル信号で無効化するために使用する。このため、オーバーラップ禁止回路26Cを、NANDゲート26C1とインバータ26C2で構成する。
NANDゲート26C1には、前段ラインの転送パルス、自段ラインの転送パルス、イネーブル信号を入力する。なお、転送パルスがオーバーラップしている期間に論理値が変化するのはイネーブル信号だけである。この結果、オーバーラップ禁止回路26Cからは、オーバーラップ期間のイネーブル信号だけが抽出される。
ゲートパルス生成回路26Dは、各走査線に対応するゲートパルスの取出用回路である。各走査線に対応するゲートパルス生成回路26Dは、NANDゲート26D1とインバータ26D2を有する。
1つのインバータ26D2は、2つの走査線に対応する。このため、NANDゲート26D1には、2VCKと2VCKXのそれぞれに対して位相が90°遅延したhalf2VCKとhalf2VCKXを入力する。
half2VCKとhalf2VCKXは逆位相である。このため、一組のゲートパルス生成回路26Dでは、入力信号に現れる2つのイネーブル信号のうち一方のみが相補的に選択される。
かくして、ゲートパルス生成回路26Dは、オーバーラップ期間の無い独立パルスを出力する。この結果、各走査線を順番に選択状態に制御することができる。
(f)駆動パルス分配回路
駆動パルス分配回路は、外部駆動回路から入力のあった駆動パルスHST、HCK、DCKを2つに分岐し、その一つを水平駆動回路23に供給し、残る1つを補助信号線駆動回路24に供給する。
(1−2)表示動作
次に、液晶表示装置による映像信号の表示動作を説明する。この際、水平駆動回路23は、駆動パルスHST、HCK、DCKに基づき、映像信号書き込み用のサンプリングパルスを生成する。また、垂直駆動回路26は、駆動パルスVST、VCK、ENBに基づき、走査線選択用のゲートパルスを生成する。
これらのパルスは、対応するスイッチ回路を順番に開閉駆動する。結果として、ゲートパルスで選択された走査線とサンプリングパルスで選択されたデータ信号線との交点に位置するアクティブ素子が順番にオン状態になる。そして、データ信号線22Aを通じて映像信号Svideo の書き込みが行われる。
この際、補助信号線22Eには、図9に示すように、データ信号線22Aの電位とは対称逆電位の補助信号Svideo-i が印加される。このため、データ信号線22Aに書き込まれる電位に起因して発生する電位の揺れは、補助信号線22Eに書き込まれる逆電位の揺れにより相殺される。
この相殺動作は、コモン電極電位との電位差が大きくなるブラック電位の印加時にも実行される。結果的に、コモン電極電位に飛び込む電位の揺れは無くなるか、ほとんど無視できる程度になる。結果として、本来の電位差が液晶に印加される。
(1−3)実施形態の効果
データ信号線22Aの真上(パネルの厚み方向)に重なるように配置した補助信号線22Eに、映像信号Svideo とは対称逆電位の補助信号Svideo-i を印加することにより、ブラック電位印加時における横クロストーク及びW帯の発生を防ぐことができる。
(2)他の実施形態
前述の実施形態においては、補助信号線駆動回路24を水平駆動回路23側に配置した。しかし、補助信号線駆動回路24はプリチャージ回路25側に配置することもできる。図20に、その回路配置例を示す。
また前述の実施形態においては、液晶パネル21内に駆動パルス分配回路27を配置した。しかし、液晶パネル21内で駆動パルスを分配するのではなく、分配後の駆動パルスをそれぞれ与えることもできる。すなわち、水平駆動回路用の駆動パルスと、補助信号線駆動回路用の駆動パルスを液晶パネル21に与えても良い。
前述の実施形態においては、補助信号線22Eに映像信号Svideo の対称逆電位を常に印加した。しかし、横クロストーク及びW帯が発生し易いブラック電位の印加時(大きな電位の揺れが発生し得る範囲の電位を含む。例えば、グレイ電位の印加時)にのみ、補助信号Svideo-i
を印加する構成としても良い。
前述の実施形態においては、補助信号線駆動回路24に水平駆動回路23と同じ駆動パルスを与えて駆動した。しかし、補助信号線駆動回路24には、補助信号発生用の別の駆動パルスを入力しても良い。
前述の実施形態においては、液晶パネル21の外部に補助信号生成回路24Gを設けた。しかし、液晶パネル21の内部に補助信号生成回路24Gを設けても良い。この場合、信号線数を1つ削減できる。
横クロストークを示す図である。 横クロストークの発生メカニズムを示す図である。 コモン電極線とデータ信号線の交点付近に発生するカップリング容量を示す図である。 コモン電極電位の揺らぎに起因したW帯を示す図である。 W帯の発生メカニズムを示す図である。 コモン電極線とデータ信号線及びゲート線とデータ信号線の各交点付近に発生するカップリング容量を示す図である。 ドット反転駆動方式を示す図である。 1H反転駆動方式を示す図である。 信号線電位と補助信号線電位の関係を示す図である。 補助信号線とデータ信号線の配置関係(1)を示す図である。 補助信号線とデータ信号線の配置関係(2)を示す図である。 補助信号線とデータ信号線の配置関係(3)を示す図である。 液晶表示装置を構成するパネル構成例を示す図である。 補助信号線の配置例を示す図である。 水平駆動回路の構成例を示すブロック図である。 補助信号線駆動回路の構成例を示す図である。 補助信号生成回路の構成例を示す図である。 プリチャージ回路の構成例を示す図である。 垂直駆動回路の構成例を示すブロック図である。 液晶表示装置の他の実施形態例を示す図である。
符号の説明
1、12、22A データ信号線
2、11、22D コモン電極線
3、13、22B ゲート線
21 液晶パネル
22 表示領域
22E 補助信号線
23 水平駆動回路
24 補助信号駆動回路
24G 補助信号生成回路
25 プリチャージ回路
26 垂直駆動回路
27 駆動パルス分配回路

Claims (5)

  1. 表示単位がマトリクス状に配置された表示部と、前記表示単位にデータ値を書き込む複数のデータ信号線と、前記表示単位へのデータ値の書き込みを制御する複数の走査信号線と、前記データ信号線を駆動する水平駆動回路と、前記走査信号線を駆動する垂直駆動回路とを有する表示装置において、
    コモン電極線との間に寄生するカップリング容量が、前記データ信号線と前記コモン電極線との間に寄生するカップリング容量と同等になるように配線された補助信号線と、
    前記データ信号線に印加される信号線電位とは逆電位の信号を、前記補助信号線に印加する補助信号線駆動回路と
    を有することを特徴とする表示装置。
  2. 請求項1に記載の表示装置において、
    前記補助信号線は、前記データ信号線と一定の間隔を隔てて対向するように前記データ信号線に沿って配線される
    ことを特徴とする表示装置。
  3. 請求項1に記載の表示装置において、
    前記補助信号線駆動回路は、水平駆動回路側に配置される
    ことを特徴とする表示装置。
  4. 請求項1に記載の表示装置において、
    前記補助信号線駆動回路は、プリチャージ回路側に配置される
    ことを特徴とする表示装置。
  5. 表示単位がマトリクス状に配置された表示部と、前記表示単位にデータ値を書き込む複数のデータ信号線と、前記表示単位へのデータ値の書き込みを制御する複数の走査信号線と、コモン電極線との間に寄生するカップリング容量が、前記データ信号線と前記コモン電極線との間に寄生するカップリング容量と同等になるように配線された補助信号線と、前記データ信号線を駆動する水平駆動回路と、前記走査信号線を駆動する垂直駆動回路とを有する表示装置に、前記補助信号線を駆動する補助信号を印加する補助信号線駆動回路において、
    前記補助信号として、前記データ信号線に印加される信号線電位とは逆電位の信号を印加する
    ことを特徴とする補助信号線駆動回路。
JP2004011334A 2004-01-20 2004-01-20 表示装置 Expired - Fee Related JP4556433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004011334A JP4556433B2 (ja) 2004-01-20 2004-01-20 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004011334A JP4556433B2 (ja) 2004-01-20 2004-01-20 表示装置

Publications (2)

Publication Number Publication Date
JP2005208085A true JP2005208085A (ja) 2005-08-04
JP4556433B2 JP4556433B2 (ja) 2010-10-06

Family

ID=34898050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004011334A Expired - Fee Related JP4556433B2 (ja) 2004-01-20 2004-01-20 表示装置

Country Status (1)

Country Link
JP (1) JP4556433B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1927976A2 (en) * 2006-12-01 2008-06-04 TPO Displays Corp. Liquid crystal display system capable of improving display quality and method for driving the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204592A (en) * 1981-06-11 1982-12-15 Sony Corp Two-dimensional address device
JPH01286493A (ja) * 1988-05-13 1989-11-17 Hitachi Ltd 多層配線基板
JPH05257169A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd アクティブマトリクス液晶表示装置
JPH07325287A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH10149141A (ja) * 1996-11-20 1998-06-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH10198321A (ja) * 1997-01-10 1998-07-31 Sony Corp アクティブマトリクス表示装置
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JPH10319914A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001255855A (ja) * 2000-03-13 2001-09-21 Seiko Epson Corp 電気光学装置および電子機器
JP2002055656A (ja) * 2000-08-08 2002-02-20 Casio Comput Co Ltd 液晶表示装置
JP2003140625A (ja) * 2001-11-06 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP2003143240A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd データ伝送回路、及び半導体集積回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204592A (en) * 1981-06-11 1982-12-15 Sony Corp Two-dimensional address device
JPH01286493A (ja) * 1988-05-13 1989-11-17 Hitachi Ltd 多層配線基板
JPH05257169A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd アクティブマトリクス液晶表示装置
JPH07325287A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH10149141A (ja) * 1996-11-20 1998-06-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH10198321A (ja) * 1997-01-10 1998-07-31 Sony Corp アクティブマトリクス表示装置
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JPH10319914A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001255855A (ja) * 2000-03-13 2001-09-21 Seiko Epson Corp 電気光学装置および電子機器
JP2002055656A (ja) * 2000-08-08 2002-02-20 Casio Comput Co Ltd 液晶表示装置
JP2003143240A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd データ伝送回路、及び半導体集積回路
JP2003140625A (ja) * 2001-11-06 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1927976A2 (en) * 2006-12-01 2008-06-04 TPO Displays Corp. Liquid crystal display system capable of improving display quality and method for driving the same
EP1927976A3 (en) * 2006-12-01 2009-08-19 TPO Displays Corp. Liquid crystal display system capable of improving display quality and method for driving the same
US8111227B2 (en) 2006-12-01 2012-02-07 Chimei Innolux Corporation Liquid crystal display system capable of improving display quality and method for driving the same

Also Published As

Publication number Publication date
JP4556433B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
TW459158B (en) A liquid crystal display
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
JP5089252B2 (ja) 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器
TWI397893B (zh) 液晶裝置
US8362995B2 (en) Liquid crystal display
TWI383359B (zh) A liquid crystal device, a driving method of a liquid crystal device, and an electronic device
TW200919435A (en) Electro-optical device, driving circuit, and electronic apparatus
US7847775B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
JPH11272226A (ja) データ信号線駆動回路及び画像表示装置
JP5022651B2 (ja) 表示装置
JP2009003207A (ja) 表示装置ならびにその駆動回路
JP4556433B2 (ja) 表示装置
JP3304706B2 (ja) アクティブマトリクス表示装置
JP2604200B2 (ja) 液晶表示装置およびその駆動方法
JPH04318512A (ja) 薄膜トランジスタ型液晶表示装置
JP4870215B2 (ja) 表示装置
US20060145977A1 (en) Liquid crystal panel and liquid crystal display device having the same
JP4093270B2 (ja) 電気光学装置および電子機器
KR20070041878A (ko) 액정표시장치
JP5007495B2 (ja) 電気光学装置及び電子機器
KR20020056707A (ko) 액정 표시 장치의 도트 인버젼 드라이빙 방법
WO2012111551A1 (ja) 表示装置
JP4127602B2 (ja) 液晶表示装置の駆動方法
JP3082225B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees