JP2003140625A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP2003140625A JP2003140625A JP2001341210A JP2001341210A JP2003140625A JP 2003140625 A JP2003140625 A JP 2003140625A JP 2001341210 A JP2001341210 A JP 2001341210A JP 2001341210 A JP2001341210 A JP 2001341210A JP 2003140625 A JP2003140625 A JP 2003140625A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- liquid crystal
- column signal
- signal
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 クロストークによる画素電圧の変動を補償す
ることにより、クロストークによる画質劣化の小さいア
クティブマトリクス型液晶表示装置を提供する。 【解決手段】 複数の列信号電極Ｄ１〜Ｄｎと、複数の
行走査電極Ｇ１〜Ｇｍと、前記列信号電極と前記行走査
電極との各交差部にマトリクス状に配列したスイッチン
グトランジスタＴｒおよび画素電極を含む表示画素ＰＩ
Ｘと、前記複数の列信号電極に表示信号を順次サンプリ
ングするためにシフトレジスタ回路とスイッチング回路
群ＳＷ１〜ＳＷｎを含む列信号電極駆動回路２と、前記
複数の行走査電極に行選択パルスを供給するシフトレジ
スタ回路を含む行走査電極駆動回路５とを備えたアクテ
ィブマトリクス型液晶表示装置において、前記列信号電
極と同一方向に併設した信号補償のための補償信号電極
群Ｌ１〜Ｌｎを設け、前記補償信号電極群に前記列信号
電極でサンプリングする表示信号と逆極性の信号となる
補償信号を供給する補償信号供給手段３０を設けるよう
に構成したことを特徴とするアクティブマトリクス型液
晶表示装置である。
ることにより、クロストークによる画質劣化の小さいア
クティブマトリクス型液晶表示装置を提供する。 【解決手段】 複数の列信号電極Ｄ１〜Ｄｎと、複数の
行走査電極Ｇ１〜Ｇｍと、前記列信号電極と前記行走査
電極との各交差部にマトリクス状に配列したスイッチン
グトランジスタＴｒおよび画素電極を含む表示画素ＰＩ
Ｘと、前記複数の列信号電極に表示信号を順次サンプリ
ングするためにシフトレジスタ回路とスイッチング回路
群ＳＷ１〜ＳＷｎを含む列信号電極駆動回路２と、前記
複数の行走査電極に行選択パルスを供給するシフトレジ
スタ回路を含む行走査電極駆動回路５とを備えたアクテ
ィブマトリクス型液晶表示装置において、前記列信号電
極と同一方向に併設した信号補償のための補償信号電極
群Ｌ１〜Ｌｎを設け、前記補償信号電極群に前記列信号
電極でサンプリングする表示信号と逆極性の信号となる
補償信号を供給する補償信号供給手段３０を設けるよう
に構成したことを特徴とするアクティブマトリクス型液
晶表示装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、投射型液晶ディス
プレイ等に好適なアクティブマトリクス型液晶表示装置
に関する。
プレイ等に好適なアクティブマトリクス型液晶表示装置
に関する。
【０００２】
【従来の技術】一般に、小型で且つ消費電力が非常に少
ない等の理由から、ＣＲＴに代わる表示装置として、例
えば特開平５−１０８０２８号公報や特開平１１−２５
９０５３号公報等に開示されるような液晶を用いた表示
装置が注目され、多用されている。ここで従来の液晶表
示装置の一例を図６乃至図１１を参照して説明する。図
６は従来のアクティブマトリクス型液晶表示装置を示す
構成図、図７は表示画素を示す回路構成図、図８は表示
画素を示す断面構成図、図９は列信号電極の一例の接続
状態を模式的に示す図、図１０は列信号電極の電圧の変
化分が画素電極側にクロストークする時の状況を説明す
る説明図、図１１は画素電極側にクロストークが生じた
時の画素表示への影響を説明する説明図である。図６中
において、複数の列信号電極Ｄ１、Ｄ２…Ｄｎおよび行
走査電極Ｇ１、Ｇ２…Ｇｍが互いに直交する方向に形成
され、各交差部には表示画素ＰＩＸ が形成されてい
る。尚、ｎ、ｍは任意の整数である。
ない等の理由から、ＣＲＴに代わる表示装置として、例
えば特開平５−１０８０２８号公報や特開平１１−２５
９０５３号公報等に開示されるような液晶を用いた表示
装置が注目され、多用されている。ここで従来の液晶表
示装置の一例を図６乃至図１１を参照して説明する。図
６は従来のアクティブマトリクス型液晶表示装置を示す
構成図、図７は表示画素を示す回路構成図、図８は表示
画素を示す断面構成図、図９は列信号電極の一例の接続
状態を模式的に示す図、図１０は列信号電極の電圧の変
化分が画素電極側にクロストークする時の状況を説明す
る説明図、図１１は画素電極側にクロストークが生じた
時の画素表示への影響を説明する説明図である。図６中
において、複数の列信号電極Ｄ１、Ｄ２…Ｄｎおよび行
走査電極Ｇ１、Ｇ２…Ｇｍが互いに直交する方向に形成
され、各交差部には表示画素ＰＩＸ が形成されてい
る。尚、ｎ、ｍは任意の整数である。
【０００３】列信号電極駆動回路２は、シフトレジスタ
回路４およびスイッチ回路群ＳＷ１〜ＳＷｎより構成さ
れ、図示しない駆動タイミング生成回路よりHST （水平
スタート信号）、HCK （水平シフトクロック信号）1 、
HCK （水平シフトクロック信号）2 の各駆動信号を供給
することにより、シフトレジスタ回路４はスイッチ回路
群ＳＷ１〜ＳＷｎに対し順次オンパルスを送出し、表示
信号入力線Ｓからの表示信号ＳＩＧを対応する列信号電
極Ｄ１〜Ｄｎに順次サンプリングする。
回路４およびスイッチ回路群ＳＷ１〜ＳＷｎより構成さ
れ、図示しない駆動タイミング生成回路よりHST （水平
スタート信号）、HCK （水平シフトクロック信号）1 、
HCK （水平シフトクロック信号）2 の各駆動信号を供給
することにより、シフトレジスタ回路４はスイッチ回路
群ＳＷ１〜ＳＷｎに対し順次オンパルスを送出し、表示
信号入力線Ｓからの表示信号ＳＩＧを対応する列信号電
極Ｄ１〜Ｄｎに順次サンプリングする。
【０００４】一方、行走査電極駆動回路６はシフトレジ
スタ回路で構成され、図示しない駆動タイミング生成回
路よりVST （垂直スタート信号）、VCK （垂直シフトク
ロック）1 、VCK （垂直シフトクロック）2 の各駆動信
号を供給することにより、行走査電極Ｇ１〜Ｇｍに順次
選択パルスを送出する。列信号電極Ｄ１〜Ｄｎと行走査
電極Ｇ１〜Ｇｍの各交差部には図７に示すような表示画
素ＰＩＸが構成されている。図７の表示画素ＰＩＸは、
スイッチングトランジスタＴｒ、補助容量Cs、図示しな
い表示画素電極および液晶表示体ＬＣＭ で構成されて
いる。ここではスイッチングトランジスタＴｒとして例
えばＭＯＳトランジスタが用いられ、また、列信号電極
を代表してＤで表し、行走査電極を代表してＧで表して
いる。行走査電極Gに行選択パルスが供給されると対応
する行の表示画素ＰＩＸのスイッチングトランジスタＴ
ｒがオンとなり、列信号電極Ｄ にサンプリングした表
示信号ＳＩＧがスイッチングトランジスタＴｒを介して
液晶表示体ＬＣＭに供給される。補助容量Csはスイッチ
ングトランジスタＴｒがオフの期間での液晶駆動電圧を
保持し、高デューティ駆動を実現する目的で設けられ
る。
スタ回路で構成され、図示しない駆動タイミング生成回
路よりVST （垂直スタート信号）、VCK （垂直シフトク
ロック）1 、VCK （垂直シフトクロック）2 の各駆動信
号を供給することにより、行走査電極Ｇ１〜Ｇｍに順次
選択パルスを送出する。列信号電極Ｄ１〜Ｄｎと行走査
電極Ｇ１〜Ｇｍの各交差部には図７に示すような表示画
素ＰＩＸが構成されている。図７の表示画素ＰＩＸは、
スイッチングトランジスタＴｒ、補助容量Cs、図示しな
い表示画素電極および液晶表示体ＬＣＭ で構成されて
いる。ここではスイッチングトランジスタＴｒとして例
えばＭＯＳトランジスタが用いられ、また、列信号電極
を代表してＤで表し、行走査電極を代表してＧで表して
いる。行走査電極Gに行選択パルスが供給されると対応
する行の表示画素ＰＩＸのスイッチングトランジスタＴ
ｒがオンとなり、列信号電極Ｄ にサンプリングした表
示信号ＳＩＧがスイッチングトランジスタＴｒを介して
液晶表示体ＬＣＭに供給される。補助容量Csはスイッチ
ングトランジスタＴｒがオフの期間での液晶駆動電圧を
保持し、高デューティ駆動を実現する目的で設けられ
る。
【０００５】図８は従来のアクティブマトリクス型液晶
表示装置の表示画素ＰＩＸの断面構造の一例を表してい
る。まず、単結晶シリコン基板８上に例えばMOS型のス
イッチングトランジスタＴｒがマトリクス状に配列・形
成されている。トランジスタＴｒのゲート１０はポリシ
リコン層で形成され、行走査電極Ｇとして同一行のスイ
ッチングトランジスタＴｒについて共通配線されてい
る。スイッチングトランジスタＴｒのドレイン１２の端
子側には例えばアルミニウムよりなる第１の配線層１３
の一部１３Ａが接続され、この第１の配線層１３の一部
１３Ａは列信号電極Ｄとして各列のスイッチングトラン
ジスタＴｒに共通配線される。スイッチングトランジス
タＴｒのソース端子側には上記第１の配線層１３の他の
部分１３Ｂを介して酸化シリコン層で形成した補助容量
Csが接続されると共に、更に、このソース１４の端子側
には、第２の配線層１６を介して表面層の画素電極１８
が接続されている。上記第２の配線層１６は画素電極１
８の配線の中継を行うとともに、入射する光が下地のト
ランジスタＴｒに到達しない様に遮光層としての機能も
有する。
表示装置の表示画素ＰＩＸの断面構造の一例を表してい
る。まず、単結晶シリコン基板８上に例えばMOS型のス
イッチングトランジスタＴｒがマトリクス状に配列・形
成されている。トランジスタＴｒのゲート１０はポリシ
リコン層で形成され、行走査電極Ｇとして同一行のスイ
ッチングトランジスタＴｒについて共通配線されてい
る。スイッチングトランジスタＴｒのドレイン１２の端
子側には例えばアルミニウムよりなる第１の配線層１３
の一部１３Ａが接続され、この第１の配線層１３の一部
１３Ａは列信号電極Ｄとして各列のスイッチングトラン
ジスタＴｒに共通配線される。スイッチングトランジス
タＴｒのソース端子側には上記第１の配線層１３の他の
部分１３Ｂを介して酸化シリコン層で形成した補助容量
Csが接続されると共に、更に、このソース１４の端子側
には、第２の配線層１６を介して表面層の画素電極１８
が接続されている。上記第２の配線層１６は画素電極１
８の配線の中継を行うとともに、入射する光が下地のト
ランジスタＴｒに到達しない様に遮光層としての機能も
有する。
【０００６】そして、この画素電極１８上には、２つの
配向層２０、２２内に封じ込められた液晶２４が設けら
れており、更に、上部の配向層２２上に各表示画素ＰＩ
Ｘに共通に設けられた透明な共通電極２６及びガラス基
板２８が設置されている。ここで上記各画素電極１８、
両配向層２０、２２、液晶２４及び共通電極２６で１つ
の表示画素ＰＩＸの液晶表示体ＬＣＭを形成することに
なる。このようにシリコン基板８上に反射型の画素電極
１８を配列した液晶表示装置では、画素電極１８が各画
素のスイッチングトランジスタＴｒを覆うように構成さ
れる結果、画素ピッチを縮小しても開口率の低下がな
く、高精細で、かつ高光利用率の投射型のアクティブマ
トリクス液晶表示装置が実現できる。
配向層２０、２２内に封じ込められた液晶２４が設けら
れており、更に、上部の配向層２２上に各表示画素ＰＩ
Ｘに共通に設けられた透明な共通電極２６及びガラス基
板２８が設置されている。ここで上記各画素電極１８、
両配向層２０、２２、液晶２４及び共通電極２６で１つ
の表示画素ＰＩＸの液晶表示体ＬＣＭを形成することに
なる。このようにシリコン基板８上に反射型の画素電極
１８を配列した液晶表示装置では、画素電極１８が各画
素のスイッチングトランジスタＴｒを覆うように構成さ
れる結果、画素ピッチを縮小しても開口率の低下がな
く、高精細で、かつ高光利用率の投射型のアクティブマ
トリクス液晶表示装置が実現できる。
【０００７】
【発明が解決しようとする課題】ところで、以上述べた
従来の液晶表示装置の課題として、スイッチングトラン
ジスタＴｒのドレイン・ソース端子間の寄生容量による
クロストークの問題がある。これについて図９乃至図１
１も参照して説明する。図９は列信号電極１列について
スイッチングトランジスタの接続を模式的に表した図で
ある。表示画素ＰＩＸａ、ＰＩＸｂ、ＰＩＸｃは各々表
示エリアの上部、中央部、下部に位置する表示画素を表
している。各スイッチングトランジスタＴｒのドレイン
・ソース端子間には配線パターン等に起因する寄生容量
Cdsが存在する。
従来の液晶表示装置の課題として、スイッチングトラン
ジスタＴｒのドレイン・ソース端子間の寄生容量による
クロストークの問題がある。これについて図９乃至図１
１も参照して説明する。図９は列信号電極１列について
スイッチングトランジスタの接続を模式的に表した図で
ある。表示画素ＰＩＸａ、ＰＩＸｂ、ＰＩＸｃは各々表
示エリアの上部、中央部、下部に位置する表示画素を表
している。各スイッチングトランジスタＴｒのドレイン
・ソース端子間には配線パターン等に起因する寄生容量
Cdsが存在する。
【０００８】今、表示エリアの中央部の表示画素ＰＩＸ
ｂの部分にボックスパターンが表示される場合を考える
と、列信号電極Ｄ の電圧は図１０中の最上段のように
ボックスパターンに対応して垂直走査期間の中央付近で
レベルが高くなるように変化する波形となる。表示エリ
アの上部及び下部に位置する表示画素ＰＩＸａ、ＰＩＸ
ｃは上記列信号電極Ｄの電圧のボックス部の表示期間に
はいずれもフローティングとなっている。従って、列信
号電極Ｄの電圧の変化分が画素電極側にクロストークす
ると、本来一定レベルを維持すべき保持期間の画素電圧
のレベルが変動してしまう、といった不都合があった。
尚、図１０中の最下段は、背景となるグレーバック部の
電圧を示す。
ｂの部分にボックスパターンが表示される場合を考える
と、列信号電極Ｄ の電圧は図１０中の最上段のように
ボックスパターンに対応して垂直走査期間の中央付近で
レベルが高くなるように変化する波形となる。表示エリ
アの上部及び下部に位置する表示画素ＰＩＸａ、ＰＩＸ
ｃは上記列信号電極Ｄの電圧のボックス部の表示期間に
はいずれもフローティングとなっている。従って、列信
号電極Ｄの電圧の変化分が画素電極側にクロストークす
ると、本来一定レベルを維持すべき保持期間の画素電圧
のレベルが変動してしまう、といった不都合があった。
尚、図１０中の最下段は、背景となるグレーバック部の
電圧を示す。
【０００９】図１１（Ａ）は、図中のクロストークによ
る画素電圧の変動で現れる画像表示への影響を表してい
る。上部エリアの表示画素ＰＩＸａではクロストークに
よる画素電圧の変動が液晶駆動実効電圧を上げる方向に
作用し、これに対して下部エリアの表示画素ＰＩＸｃで
は液晶駆動実効電圧を下げる方向に作用する。その結
果、白ボックスパターンを表示した場合には上部エリア
の表示画素ＰＩＸａではより明るく、下部エリアの表示
画素ＰＩＸｃでは暗く表示され、縦方向に帯状の「引
き」が発生してしまう問題があった。また、ボックスパ
ターンを黒で表示した場合には、図１１（Ｂ）に示すよ
うに、上部エリアと下部エリアとの輝度変化が逆転す
る。
る画素電圧の変動で現れる画像表示への影響を表してい
る。上部エリアの表示画素ＰＩＸａではクロストークに
よる画素電圧の変動が液晶駆動実効電圧を上げる方向に
作用し、これに対して下部エリアの表示画素ＰＩＸｃで
は液晶駆動実効電圧を下げる方向に作用する。その結
果、白ボックスパターンを表示した場合には上部エリア
の表示画素ＰＩＸａではより明るく、下部エリアの表示
画素ＰＩＸｃでは暗く表示され、縦方向に帯状の「引
き」が発生してしまう問題があった。また、ボックスパ
ターンを黒で表示した場合には、図１１（Ｂ）に示すよ
うに、上部エリアと下部エリアとの輝度変化が逆転す
る。
【００１０】以上説明したとおり、従来のアクティブマ
トリクス型液晶表示装置では寄生容量Cdsの影響による
画面縦方向のクロストークパターンが発生し、画像表示
の品位が低下するという問題があった。本発明は、以上
のような問題点に着目し、これを有効に解決すべく創案
されたものであり、その目的は、クロストークによる画
素電圧の変動を補償することにより、クロストークによ
る画質劣化の小さいアクティブマトリクス型液晶表示装
置を提供することにある。
トリクス型液晶表示装置では寄生容量Cdsの影響による
画面縦方向のクロストークパターンが発生し、画像表示
の品位が低下するという問題があった。本発明は、以上
のような問題点に着目し、これを有効に解決すべく創案
されたものであり、その目的は、クロストークによる画
素電圧の変動を補償することにより、クロストークによ
る画質劣化の小さいアクティブマトリクス型液晶表示装
置を提供することにある。
【００１１】
【課題を解決するための手段】請求項１に規定する発明
は、複数の列信号電極と、複数の行走査電極と、前記列
信号電極と前記行走査電極との各交差部にマトリクス状
に配列したスイッチングトランジスタおよび画素電極を
含む表示画素と、前記複数の列信号電極に表示信号を順
次サンプリングするためにシフトレジスタ回路とスイッ
チング回路群を含む列信号電極駆動回路と、前記複数の
行走査電極に行選択パルスを供給するシフトレジスタ回
路を含む行走査電極駆動回路とを備えたアクティブマト
リクス型液晶表示装置において、前記列信号電極と同一
方向に併設した信号補償のための補償信号電極群を設
け、前記補償信号電極群に前記列信号電極でサンプリン
グする表示信号と逆極性の信号となる補償信号を供給す
る補償信号供給手段を設けるように構成したことを特徴
とするアクティブマトリクス型液晶表示装置である。
は、複数の列信号電極と、複数の行走査電極と、前記列
信号電極と前記行走査電極との各交差部にマトリクス状
に配列したスイッチングトランジスタおよび画素電極を
含む表示画素と、前記複数の列信号電極に表示信号を順
次サンプリングするためにシフトレジスタ回路とスイッ
チング回路群を含む列信号電極駆動回路と、前記複数の
行走査電極に行選択パルスを供給するシフトレジスタ回
路を含む行走査電極駆動回路とを備えたアクティブマト
リクス型液晶表示装置において、前記列信号電極と同一
方向に併設した信号補償のための補償信号電極群を設
け、前記補償信号電極群に前記列信号電極でサンプリン
グする表示信号と逆極性の信号となる補償信号を供給す
る補償信号供給手段を設けるように構成したことを特徴
とするアクティブマトリクス型液晶表示装置である。
【００１２】この場合、例えば請求項２に規定するよう
に、前記スイッチングトランジスタ端子のドレインとソ
ース端子との間の第１の寄生容量の値と、前記補償信号
電極とソース端子との間の第２の寄生容量の値との比率
に対応して、前記補償信号電極群に供給する前記補償信
号の振幅を設定する。
に、前記スイッチングトランジスタ端子のドレインとソ
ース端子との間の第１の寄生容量の値と、前記補償信号
電極とソース端子との間の第２の寄生容量の値との比率
に対応して、前記補償信号電極群に供給する前記補償信
号の振幅を設定する。
【００１３】
【発明の実施の形態】以下に、本発明に係るアクティブ
マトリクス型液晶表示装置の一実施例を添付図面に基づ
いて詳述する。図１は本発明に係るアクティブマトリク
ス型液晶表示装置の一実施例を示すブロック図、図２は
表示画素のレイアウトの概要を示す図、図３は液晶表示
装置の一部の列回路を示す図、図４は極性反転信号形成
部の一例を示す回路構成図、図５は図３の各表示画素に
対応した画素電極の電圧波形を示す波形図である。尚、
図６乃至図１１に示した構成部分と同一構成部分につい
ては同一符号を付して説明する。
マトリクス型液晶表示装置の一実施例を添付図面に基づ
いて詳述する。図１は本発明に係るアクティブマトリク
ス型液晶表示装置の一実施例を示すブロック図、図２は
表示画素のレイアウトの概要を示す図、図３は液晶表示
装置の一部の列回路を示す図、図４は極性反転信号形成
部の一例を示す回路構成図、図５は図３の各表示画素に
対応した画素電極の電圧波形を示す波形図である。尚、
図６乃至図１１に示した構成部分と同一構成部分につい
ては同一符号を付して説明する。
【００１４】図１に示すように、このアクティブマトリ
クス型液晶表示装置では、複数の列信号電極Ｄ１、Ｄ２
…Ｄｎおよび行走査電極Ｇ１、Ｇ２…Ｇｍが互いに直交
する方向に形成され、各交差部には表示画素ＰＩＸ が
形成されている。尚、ｎ、ｍは任意の整数である。
クス型液晶表示装置では、複数の列信号電極Ｄ１、Ｄ２
…Ｄｎおよび行走査電極Ｇ１、Ｇ２…Ｇｍが互いに直交
する方向に形成され、各交差部には表示画素ＰＩＸ が
形成されている。尚、ｎ、ｍは任意の整数である。
【００１５】列信号電極駆動回路２は、シフトレジスタ
回路４およびスイッチ回路群ＳＷ１〜ＳＷｎより構成さ
れ、図示しない駆動タイミング生成回路よりHST （水平
スタート信号）、HCK （水平シフトクロック信号）1 、
HCK （水平シフトクロック信号）2 の各駆動信号を供給
することにより、シフトレジスタ回路４はスイッチ回路
群ＳＷ１〜ＳＷｎに対し順次オンパルスを送出し、表示
信号入力線Ｓからの表示信号ＳＩＧを対応する列信号電
極Ｄ１〜Ｄｎに順次サンプリングする。
回路４およびスイッチ回路群ＳＷ１〜ＳＷｎより構成さ
れ、図示しない駆動タイミング生成回路よりHST （水平
スタート信号）、HCK （水平シフトクロック信号）1 、
HCK （水平シフトクロック信号）2 の各駆動信号を供給
することにより、シフトレジスタ回路４はスイッチ回路
群ＳＷ１〜ＳＷｎに対し順次オンパルスを送出し、表示
信号入力線Ｓからの表示信号ＳＩＧを対応する列信号電
極Ｄ１〜Ｄｎに順次サンプリングする。
【００１６】一方、行走査電極駆動回路６はシフトレジ
スタ回路で構成され、図示しない駆動タイミング生成回
路よりVST （垂直スタート信号）、VCK （垂直シフトク
ロック）1 、VCK （垂直シフトクロック）2 の各駆動信
号を供給することにより、行走査電極Ｇ１〜Ｇｍに順次
選択パルスを送出する。列信号電極Ｄ１〜Ｄｎと行走査
電極Ｇ１〜Ｇｍの各交差部には図７に示すような表示画
素ＰＩＸが構成されている。図７の表示画素ＰＩＸは、
スイッチングトランジスタＴｒ、補助容量Cs、図示しな
い表示画素電極および液晶表示体ＬＣＭ で構成されて
いる。ここではスイッチングトランジスタＴｒとして例
えばＭＯＳトランジスタが用いられ、また、列信号電極
を代表してＤで表し、行走査電極を代表してＧで表して
いる。行走査電極Gに行選択パルスが供給されると対応
する行の表示画素ＰＩＸのスイッチングトランジスタＴ
ｒがオンとなり、列信号電極Ｄ にサンプリングした表
示信号ＳＩＧがスイッチングトランジスタＴｒを介して
液晶表示体ＬＣＭに供給される。補助容量Csはスイッチ
ングトランジスタＴｒがオフの期間での液晶駆動電圧を
保持し、高デューティ駆動を実現する目的で設けられ
る。
スタ回路で構成され、図示しない駆動タイミング生成回
路よりVST （垂直スタート信号）、VCK （垂直シフトク
ロック）1 、VCK （垂直シフトクロック）2 の各駆動信
号を供給することにより、行走査電極Ｇ１〜Ｇｍに順次
選択パルスを送出する。列信号電極Ｄ１〜Ｄｎと行走査
電極Ｇ１〜Ｇｍの各交差部には図７に示すような表示画
素ＰＩＸが構成されている。図７の表示画素ＰＩＸは、
スイッチングトランジスタＴｒ、補助容量Cs、図示しな
い表示画素電極および液晶表示体ＬＣＭ で構成されて
いる。ここではスイッチングトランジスタＴｒとして例
えばＭＯＳトランジスタが用いられ、また、列信号電極
を代表してＤで表し、行走査電極を代表してＧで表して
いる。行走査電極Gに行選択パルスが供給されると対応
する行の表示画素ＰＩＸのスイッチングトランジスタＴ
ｒがオンとなり、列信号電極Ｄ にサンプリングした表
示信号ＳＩＧがスイッチングトランジスタＴｒを介して
液晶表示体ＬＣＭに供給される。補助容量Csはスイッチ
ングトランジスタＴｒがオフの期間での液晶駆動電圧を
保持し、高デューティ駆動を実現する目的で設けられ
る。
【００１７】以上の構成は、従来の技術で説明した構成
と同じである。そして、図１に戻って、本発明では、上
記列信号電極群Ｄ１〜Ｄｎに並行して補償信号電極群Ｌ
１、Ｌ２…Ｌｎが形成されている。そして、表示画素Ｐ
ＩＸ群を挟んで、上記列信号電極駆動回路２と反対側の
エリアには上記補償信号電極群Ｌ１〜Ｌｎに補償信号を
供給するための補償信号供給手段である補償信号電極駆
動回路３０が配置されている。この補償信号電極駆動回
路３０の回路構成は前記列信号電極駆動回路２と同等で
ある。
と同じである。そして、図１に戻って、本発明では、上
記列信号電極群Ｄ１〜Ｄｎに並行して補償信号電極群Ｌ
１、Ｌ２…Ｌｎが形成されている。そして、表示画素Ｐ
ＩＸ群を挟んで、上記列信号電極駆動回路２と反対側の
エリアには上記補償信号電極群Ｌ１〜Ｌｎに補償信号を
供給するための補償信号供給手段である補償信号電極駆
動回路３０が配置されている。この補償信号電極駆動回
路３０の回路構成は前記列信号電極駆動回路２と同等で
ある。
【００１８】すなわち、図示しない駆動タイミング生成
回路よりHST （水平スタート信号）、HCK （水平シフト
クロック信号）1 、HCK （水平シフトクロック信号）2
の各駆動信号を供給することにより、内蔵されるシフト
レジスタ回路３２はスイッチ回路群ＳＷＷ１〜ＳＷＷｎ
に対し順次オンパルスを送出し、補償信号ＳＩＧ２を補
償信号電極群Ｌ１〜Ｌｎに順次送出するようになってい
る。ここで重要な点は、上記補償信号ＳＩＧ２は、上記
列信号電極Ｄ１〜Ｄｎに供給される表示信号ＳＩＧに対
して極性が反転されたものを用いる。上記表示信号ＳＩ
Ｇから補償信号ＳＩＧ２である極性反転信号を形成する
補償信号形成部３４は、図４に示されている。すなわ
ち、この補償信号形成部３４は、上記列信号電極Ｄ１〜
Ｄｎに供給する表示信号ＳＩＧを極性反転する極性反転
回路３６と表示信号に対する補償信号の振幅の比率を調
節するためのレベル調整回路３８とより主に構成されて
おり、これにより補償信号ＳＩＧ２を形成できるように
なっている。尚、必要に応じて上記レベル調整回路３８
の下流側に時間調整用のバッファ等を用いる場合もあ
る。
回路よりHST （水平スタート信号）、HCK （水平シフト
クロック信号）1 、HCK （水平シフトクロック信号）2
の各駆動信号を供給することにより、内蔵されるシフト
レジスタ回路３２はスイッチ回路群ＳＷＷ１〜ＳＷＷｎ
に対し順次オンパルスを送出し、補償信号ＳＩＧ２を補
償信号電極群Ｌ１〜Ｌｎに順次送出するようになってい
る。ここで重要な点は、上記補償信号ＳＩＧ２は、上記
列信号電極Ｄ１〜Ｄｎに供給される表示信号ＳＩＧに対
して極性が反転されたものを用いる。上記表示信号ＳＩ
Ｇから補償信号ＳＩＧ２である極性反転信号を形成する
補償信号形成部３４は、図４に示されている。すなわ
ち、この補償信号形成部３４は、上記列信号電極Ｄ１〜
Ｄｎに供給する表示信号ＳＩＧを極性反転する極性反転
回路３６と表示信号に対する補償信号の振幅の比率を調
節するためのレベル調整回路３８とより主に構成されて
おり、これにより補償信号ＳＩＧ２を形成できるように
なっている。尚、必要に応じて上記レベル調整回路３８
の下流側に時間調整用のバッファ等を用いる場合もあ
る。
【００１９】このように形成されたアクティブマトリク
ス型液晶表示装置の表示画素のレイアウトの概要を図２
に示す。表示画素ＰＩＸのスイッチングトランジスタＴ
ｒのドレイン１２とソース１４との間はポリシリコンゲ
ートによる行走査電極Gが行方向に配線される。また、
列方向には列信号電極Ｄ が金属配線層で形成され、同
じ列のスイッチングトランジスタＴｒのドレイン１２に
コンタクトされている。さらに、列信号電極Ｄ と同じ
金属配線層でこれと並行する方向に補償信号電極Lが形
成されている。尚、ここでは補償信号電極群Ｌ１〜Ｌｎ
の補償信号電極をＬとして代表して表す。この補償信号
電極Ｌは画素電極が接続されるスイッチングトランジス
タＴｒのソース１４の配線パターンと近接して配置され
ている。
ス型液晶表示装置の表示画素のレイアウトの概要を図２
に示す。表示画素ＰＩＸのスイッチングトランジスタＴ
ｒのドレイン１２とソース１４との間はポリシリコンゲ
ートによる行走査電極Gが行方向に配線される。また、
列方向には列信号電極Ｄ が金属配線層で形成され、同
じ列のスイッチングトランジスタＴｒのドレイン１２に
コンタクトされている。さらに、列信号電極Ｄ と同じ
金属配線層でこれと並行する方向に補償信号電極Lが形
成されている。尚、ここでは補償信号電極群Ｌ１〜Ｌｎ
の補償信号電極をＬとして代表して表す。この補償信号
電極Ｌは画素電極が接続されるスイッチングトランジス
タＴｒのソース１４の配線パターンと近接して配置され
ている。
【００２０】以上に説明したように構成されたアクティ
ブマトリクス型液晶表示装置の列回路の構成を図３に示
す。図３からわかるように、本発明の表示画素では各ス
イッチングトランジスタＴｒのドレイン・ソース間に従
来装置と同様の寄生容量Cdsが発生しているが、これに
加えて補償信号電極Ｌとソース１４との間に寄生容量Cp
を積極的に追加して設けたようになっている。図３にお
いて、各表示画素ＰＩＸａ、ＰＩＸｂ、ＰＩＸｃは、図
９にて説明したと同様に、各々表示エリアの上部、中央
部、下部に位置する各表示画素を代表して表している。
さて、次にこのように構成されたアクティブマトリクス
型液晶表示装置の動作を説明する。
ブマトリクス型液晶表示装置の列回路の構成を図３に示
す。図３からわかるように、本発明の表示画素では各ス
イッチングトランジスタＴｒのドレイン・ソース間に従
来装置と同様の寄生容量Cdsが発生しているが、これに
加えて補償信号電極Ｌとソース１４との間に寄生容量Cp
を積極的に追加して設けたようになっている。図３にお
いて、各表示画素ＰＩＸａ、ＰＩＸｂ、ＰＩＸｃは、図
９にて説明したと同様に、各々表示エリアの上部、中央
部、下部に位置する各表示画素を代表して表している。
さて、次にこのように構成されたアクティブマトリクス
型液晶表示装置の動作を説明する。
【００２１】図５は列信号電極Ｄ、補償信号電極Ｌおよ
び図３に対応した各表示画素ＰＩＸａ、ＰＩＸｂ、ＰＩ
Ｘｃ（各々表示エリアの上部、中央部、下部に対応）の
画素電極の電圧波形を表したものである。なお、表示パ
ターンは従来装置で説明した図１０と同じボックスパタ
ーンを想定している。従って、列信号電極Ｄの表示信号
は、垂直走査期間の中央付近でレベルが高く変化する波
形となる。本発明によれば、列信号電極Ｄにサンプリン
グされる電圧波形と、補償信号電極Ｌへ供給する補償信
号の電圧を互いに逆極性としている、このためスイッチ
ングトランジスタＴｒのソースへのクロストークについ
ては列信号電極Ｄ側からの寄生容量Cdsを介した成分
と、補償信号電極Ｌからの寄生容量Cpを介した成分が逆
極性で打ち消し合い、各表示画素ＰＩＸａ、ＰＩＸｂ、
ＰＩＸｃのいずれの位置の画素電圧の変動も発生しない
ようにすることができる。すなわち、各表示画素ＰＩＸ
ａ、ＰＩＸｂ、ＰＩＸｃに対する電圧波形は、図１０に
示した場合と異なり、クロストークを受けていないこと
から適正な歪みのないパルス状になっており、画質が劣
化することを大幅に抑制することが可能となる。
び図３に対応した各表示画素ＰＩＸａ、ＰＩＸｂ、ＰＩ
Ｘｃ（各々表示エリアの上部、中央部、下部に対応）の
画素電極の電圧波形を表したものである。なお、表示パ
ターンは従来装置で説明した図１０と同じボックスパタ
ーンを想定している。従って、列信号電極Ｄの表示信号
は、垂直走査期間の中央付近でレベルが高く変化する波
形となる。本発明によれば、列信号電極Ｄにサンプリン
グされる電圧波形と、補償信号電極Ｌへ供給する補償信
号の電圧を互いに逆極性としている、このためスイッチ
ングトランジスタＴｒのソースへのクロストークについ
ては列信号電極Ｄ側からの寄生容量Cdsを介した成分
と、補償信号電極Ｌからの寄生容量Cpを介した成分が逆
極性で打ち消し合い、各表示画素ＰＩＸａ、ＰＩＸｂ、
ＰＩＸｃのいずれの位置の画素電圧の変動も発生しない
ようにすることができる。すなわち、各表示画素ＰＩＸ
ａ、ＰＩＸｂ、ＰＩＸｃに対する電圧波形は、図１０に
示した場合と異なり、クロストークを受けていないこと
から適正な歪みのないパルス状になっており、画質が劣
化することを大幅に抑制することが可能となる。
【００２２】また、図２及び図３に示すように、列信号
電極Ｄ とトランジスタＴｒのソースの配線パターンと
の間に寄生容量Cdsが自然発生的に形成され、これに対
して補償信号電極Ｌとソースとの間に寄生容量Cpを積極
的に形成しているが、これら２つの寄生容量Cds、Cpの各
値が異なる場合においても、次の条件式を満たすように
補償信号のレベルをレベル調整回路３８（図４参照）に
て調整して設定することにより、クロストークを良好に
補償することができる。 VSIG2/VSIG ≒ Cds／Cp 但し VSIG2 ：補償信号の電圧振幅 VSIG ：列信号電極の電圧（表示信号）振幅 Cds ：列信号電極とソース間の寄生容量 Cp ：補償信号電極とソース間の寄生容量
電極Ｄ とトランジスタＴｒのソースの配線パターンと
の間に寄生容量Cdsが自然発生的に形成され、これに対
して補償信号電極Ｌとソースとの間に寄生容量Cpを積極
的に形成しているが、これら２つの寄生容量Cds、Cpの各
値が異なる場合においても、次の条件式を満たすように
補償信号のレベルをレベル調整回路３８（図４参照）に
て調整して設定することにより、クロストークを良好に
補償することができる。 VSIG2/VSIG ≒ Cds／Cp 但し VSIG2 ：補償信号の電圧振幅 VSIG ：列信号電極の電圧（表示信号）振幅 Cds ：列信号電極とソース間の寄生容量 Cp ：補償信号電極とソース間の寄生容量
【００２３】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型液晶表示装置によれば、寄生容量に起因
して発生するクロストークによる画素電圧の変動を良好
に補償することができるため、クロストークによる画質
の劣化を大幅に抑制することができる。
ブマトリクス型液晶表示装置によれば、寄生容量に起因
して発生するクロストークによる画素電圧の変動を良好
に補償することができるため、クロストークによる画質
の劣化を大幅に抑制することができる。
【図１】本発明に係るアクティブマトリクス型液晶表示
装置の一実施例を示すブロック図である。
装置の一実施例を示すブロック図である。
【図２】表示画素のレイアウトの概要を示す図である。
【図３】液晶表示装置の一部の列回路を示す図である。
【図４】極性反転信号形成部の一例を示す回路構成図で
ある。
ある。
【図５】図３の各表示画素に対応した画素電極の電圧波
形を示す波形図である。
形を示す波形図である。
【図６】従来のアクティブマトリクス型液晶表示装置を
示す構成図である。
示す構成図である。
【図７】表示画素を示す回路構成図である。
【図８】表示画素を示す断面構成図である。
【図９】列信号電極の一例の接続状態を模式的に示す図
である。
である。
【図１０】列信号電極の電圧の変化分が画素電極側にク
ロストークする時の状況を説明する説明図である。
ロストークする時の状況を説明する説明図である。
【図１１】画素電極側にクロストークが生じた時の画素
表示への影響を説明する説明図である。
表示への影響を説明する説明図である。
２…列信号電極駆動回路、４…シフトレジスタ回路、６
…行走査電極駆動回路、１０…ゲート、１２…ドレイ
ン、１４…ソース、１８…画素電極、２４…液晶、３０
…補償信号電極駆動回路（補償信号供給手段）、３４…
補償信号形成部、３６…極性反転回路、３８…レベル調
整回路、Cds，Cp…寄生容量、Ｄ１〜Ｄｎ…列信号電
極、Ｇ１〜Ｇｍ…行走査電極、Ｌ１〜Ｌｎ…補償信号電
極、ＳＷ１〜ＳＷｎ，ＳＷＷ１〜ＳＷＷｎ…スイッチ回
路群、ＳＩＧ２…補償信号、ＰＩＸ…表示画素。
…行走査電極駆動回路、１０…ゲート、１２…ドレイ
ン、１４…ソース、１８…画素電極、２４…液晶、３０
…補償信号電極駆動回路（補償信号供給手段）、３４…
補償信号形成部、３６…極性反転回路、３８…レベル調
整回路、Cds，Cp…寄生容量、Ｄ１〜Ｄｎ…列信号電
極、Ｇ１〜Ｇｍ…行走査電極、Ｌ１〜Ｌｎ…補償信号電
極、ＳＷ１〜ＳＷｎ，ＳＷＷ１〜ＳＷＷｎ…スイッチ回
路群、ＳＩＧ２…補償信号、ＰＩＸ…表示画素。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ａ
Ｆターム(参考） 2H093 NA16 NA31 NC22 NC23 NC34
ND15 NE03 NE06 NG02
5C006 AC26 AF46 AF50 AF51 AF52
AF53 AF59 AF64 BB16 BB27
BC03 BC13 BF03 BF11 EC11
FA18 FA22 FA26 FA37
5C080 AA10 BB05 DD05 DD10 EE28
FF11 JJ02 JJ04 JJ06
Claims (2)
- 【請求項１】 複数の列信号電極と、 複数の行走査電極と、 前記列信号電極と前記行走査電極との各交差部にマトリ
クス状に配列したスイッチングトランジスタおよび画素
電極を含む表示画素と、 前記複数の列信号電極に表示信号を順次サンプリングす
るためにシフトレジスタ回路とスイッチング回路群を含
む列信号電極駆動回路と、 前記複数の行走査電極に行選択パルスを供給するシフト
レジスタ回路を含む行走査電極駆動回路とを備えたアク
ティブマトリクス型液晶表示装置において、 前記列信号電極と同一方向に併設した信号補償のための
補償信号電極群を設け、前記補償信号電極群に前記列信
号電極でサンプリングする表示信号と逆極性の信号とな
る補償信号を供給する補償信号供給手段を設けるように
構成したことを特徴とするアクティブマトリクス型液晶
表示装置。 - 【請求項２】 請求項１記載のアクティブマトリクス型
液晶表示装置において、前記スイッチングトランジスタ
端子のドレインとソース端子との間の第１の寄生容量の
値と、前記補償信号電極とソース端子との間の第２の寄
生容量の値との比率に対応して、前記補償信号電極群に
供給する前記補償信号の振幅を設定することを特徴とす
るアクティブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001341210A JP2003140625A (ja) | 2001-11-06 | 2001-11-06 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001341210A JP2003140625A (ja) | 2001-11-06 | 2001-11-06 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003140625A true JP2003140625A (ja) | 2003-05-16 |
Family
ID=19155276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001341210A Pending JP2003140625A (ja) | 2001-11-06 | 2001-11-06 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003140625A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208085A (ja) * | 2004-01-20 | 2005-08-04 | Sony Corp | 表示装置及び補助信号線駆動回路 |
| RU2488175C1 (ru) * | 2009-06-17 | 2013-07-20 | Шарп Кабусики Кайся | Схема возбуждения устройства отображения, устройство отображения и способ возбуждения устройства отображения |
| US9564095B2 (en) | 2012-12-07 | 2017-02-07 | Sakai Display Products Corporation | Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented |
| CN110767085A (zh) * | 2019-03-29 | 2020-02-07 | 昆山国显光电有限公司 | 显示基板、显示面板及显示装置 |
-
2001
- 2001-11-06 JP JP2001341210A patent/JP2003140625A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208085A (ja) * | 2004-01-20 | 2005-08-04 | Sony Corp | 表示装置及び補助信号線駆動回路 |
| JP4556433B2 (ja) * | 2004-01-20 | 2010-10-06 | ソニー株式会社 | 表示装置 |
| RU2488175C1 (ru) * | 2009-06-17 | 2013-07-20 | Шарп Кабусики Кайся | Схема возбуждения устройства отображения, устройство отображения и способ возбуждения устройства отображения |
| US9564095B2 (en) | 2012-12-07 | 2017-02-07 | Sakai Display Products Corporation | Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented |
| CN110767085A (zh) * | 2019-03-29 | 2020-02-07 | 昆山国显光电有限公司 | 显示基板、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696970B2 (en) | Driving circuit, display device, and driving method for the display device | |
| US7190358B2 (en) | Picture display device and method of driving the same | |
| US7088328B2 (en) | Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel | |
| US7812805B2 (en) | Driver circuit and display device | |
| US8259046B2 (en) | Active matrix substrate and display device having the same | |
| US7193602B2 (en) | Driver circuit, electro-optical device, and driving method | |
| KR100433064B1 (ko) | 액정표시장치 및 그 구동제어방법 | |
| US6437775B1 (en) | Flat display unit | |
| KR100350726B1 (ko) | 액정표시장치의 게이트 구동방법 | |
| US7002563B2 (en) | Driving method for flat-panel display device | |
| JP2003114659A (ja) | 液晶駆動装置 | |
| KR100752070B1 (ko) | 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치 | |
| US20100118016A1 (en) | Video voltage supplying circuit, electro-optical apparatus and electronic apparatus | |
| JPH04247491A (ja) | 液晶表示装置の駆動回路 | |
| JPH06138440A (ja) | 表示装置及びその駆動方法 | |
| US6864868B2 (en) | Control device of a liquid crystal display device | |
| JP2003140625A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10253942A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3481349B2 (ja) | 画像表示装置 | |
| KR100266217B1 (ko) | 플리커 방지용 액정표시장치 | |
| JPH10301538A (ja) | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 | |
| JP2003308055A (ja) | 走査信号線駆動回路及び画像表示装置 | |
| JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| WO2007052421A1 (ja) | 表示装置、データ信号線駆動回路、および表示装置の駆動方法 | |
| JP3533476B2 (ja) | 液晶表示装置 |