JP4127602B2 - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法 Download PDFInfo
- Publication number
- JP4127602B2 JP4127602B2 JP2001084773A JP2001084773A JP4127602B2 JP 4127602 B2 JP4127602 B2 JP 4127602B2 JP 2001084773 A JP2001084773 A JP 2001084773A JP 2001084773 A JP2001084773 A JP 2001084773A JP 4127602 B2 JP4127602 B2 JP 4127602B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- liquid crystal
- potential
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ベンド配向を有する液晶層によって構成された液晶表示装置において、液晶層を初期のホモジニアス状態からベンド配向に高速に転移させる駆動方法に係る。
【０００２】
【従来の技術】
液晶表示装置は薄型、軽量であり、従来のブラウン管に代替するものとして、近年一層用途が拡大されてきた。しかし、現在広く使用されているＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）配向液晶パネルは視野角が狭く、また応答速度が遅く、液晶素子が保持型であることもあって動画表示時には尾を引くように見える等、ブラウン管より画質が劣る。
【０００３】
特開昭６１−１１６３２９号公報にあるようなベンド配向を有する液晶を用いれば、高速応答かつ広視野角で動画表示や大画面化に十分対応でき、ブラウン管よりも薄型で低消費電力の大画面ディスプレイを提供することができる。しかし、ベンド配向に転移するために液晶層に高い電位差を一定時間以上付与する必要があり、汎用的に実現する手段が具体化されていないために、現在のところ実用化されるには至っていない。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、ベンド配向を有する液晶を用いた液晶表示装置において、短時間でベンド配向に転移する駆動方法を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するために第１の発明は、画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび薄膜トランジスタに接続する画素電極が形成された第一の基板と、第一の基板に対向する対向電極が形成された第二の基板と、第一の基板と第二の基板との間に位置し、ベンド配向を有する液晶層と、ソース線を駆動するソースドライバと、ゲート線を駆動するゲートドライバを具備する液晶表示装置に適用される。そして、液晶層をベンド配向させるために、画素電極と対向電極間に第一の電位差を与える第一の期間と、画素電極と対向電極間の電位差を第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法において、第一の期間と第二の期間を挟んで、第二の期間よりも短く、かつ第一の期間よりも短い期間、ゲートドライバからゲート線に薄膜トランジスタをオンさせる電圧を印加することを特徴とするものである。
【０００６】
これのようにベンド配向の核の発生とベンド領域の拡大を行うのに十分大きい第一の電位差である第一の期間と、ベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うのに十分小さい第二の電位差である第二の期間を交互に繰り返すことによって、パネル全体を完全に短時間でベンド配向にすることが可能になる。
【０００７】
第２の発明は、画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび薄膜トランジスタに接続する画素電極が形成された第一の基板と、第一の基板に対向する対向電極が形成された第二の基板と、第一の基板と第二の基板との間に位置し、ベンド配向を有する液晶層と、ソース線を駆動するソースドライバと、ゲート線を駆動するゲートドライバを具備する液晶表示装置に適用される。そして、液晶層をベンド配向させるために、画素電極と対向電極間に第一の電位差を与える第一の期間と、画素電極と対向電極間の電位差を第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法において、第一の期間の全期間と第二の期間を挟んで、第一の期間よりも長く、かつ第二の期間と第一の期間を合わせた期間よりも短い期間、ゲートドライバからゲート線に薄膜トランジスタをオンさせる電圧を印加することを特徴とするものである。
【０００８】
これにより、さらに短時間でパネル全体を完全にベンド配向にすることが可能になる。
【０００９】
第３の発明は、画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび薄膜トランジスタに接続する画素電極が形成された第一の基板と、第一の基板に対向する対向電極が形成された第二の基板と、第一の基板と第二の基板との間に位置し、ベンド配向を有する液晶層と、ソース線を駆動するソースドライバと、ゲート線を駆動するゲートドライバを具備する液晶表示装置に適用される。そして、液晶層をベンド配向させるために、画素電極と対向電極間に第一の電位差を与える第一の期間と、画素電極と対向電極間の電位差を第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法において、第二の期間の全期間と第一の期間を挟んで、第二の期間よりも長く、かつ第二の期間と第一の期間を合わせた期間よりも短い期間、ゲートドライバからゲート線に薄膜トランジスタをオンさせる電圧を印加することを特徴とするものである。
【００１０】
これにより、第二の期間において薄膜トランジスタが常時オン状態であるので、ソース線電位と対向電極電位を同じ電位にするだけで第二の電位差をゼロにすることが容易にできるという効果がさらに得られる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態については図１から図５を用いて説明する。
【００１２】
図４は本発明の実施形態で用いた液晶パネルの１画素分の構成図を示す。
【００１３】
（実施の形態１）
図１は実施の形態１に係る転移動作中のタイムチャートである。
【００１４】
以下、図１についてその実際の動作を説明する。
【００１５】
液晶層をベンド配向にするための転移動作期間１１０において、対向電極電位１０２は１回目の第二の期間１０５と２回目の第二の期間１０７に通常映像表示期間１０９とは異なる第二の直流電位にし、１回目の第一の期間１０６と２回目の第一の期間１０８には第二の直流電位より十分に低い第一の直流電位にする。
【００１６】
ゲート線電位１０１には１回目の第二の期間１０５における初期期間および第二の期間と第一の期間を挟んだ期間で、第二の期間および第一の期間より短い期間、画素トランジスタ４０１をオンさせる電位を与える。その他の期間には画素トランジスタ４０１をオフさせる電位を与えている。このように、対向電極電位１０２の変化時に画素トランジスタ４０１をオンにしておくことで、対向電極電位１０２が変化した方向に画素電極電位１０４が変化する現象を防止している。例えば、画素トランジスタ４０１がオフ状態で電流の供給がない場合に対向電極電位１０２がΔVcomだけ変化すると、その変化した方向に画素電極電位１０４が次に示すΔVｐだけ変化してしまう。
【００１７】
ΔＶｐ＝ΔＶｃｏｍ＊Ｃｌｃ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ）
ここで、Ｃｌｃは液晶層の容量４０５、Ｃｓｔは蓄積容量４０４、Ｃｇｄはゲート・ドレイン間容量４０３であり、いずれも図４の等価回路に示す１画素当たりの値である。この現象を防止することで、第一の期間にはベンド配向の拡大を行うために十分大きい電位差を、第二の期間にはベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うために十分小さい電位差を常時、画素電極電位１０４と対向電極電位１０２との間に与えることができる。とくに第二の期間における画素電極電位１０４と対向電極電位１０２との電位差は液晶層の再整列を確実に行うために±１Ｖ以下であることが望ましい。
【００１８】
ゲート線電位１０１が画素トランジスタ４０１をオンからオフにするときにゲート線電位１０１の変動の影響で画素電極電位１０４が多少低下するので、この低下分を補償するためにソース線電位１０３には対向電極電位１０２の第二の直流電位に上乗せした直流電位を与えている。
【００１９】
画素電極電位１０４はゲート線電位１０１が画素トランジスタ４０１をオンにしている期間ではソース線電位１０３を充電しているので、この電位と同じ電位になり、またゲート線電位１０１が画素トランジスタ４０１をオフにしている期間では対向電極電位１０２の第二の直流電位とほぼ同じ電位になっている。
【００２０】
第二の期間における画素電極電位１０４と対向電極電位１０２との電位差(液晶層に印加される電圧であり、以下、Ｖｐｃ電位差と呼ぶ)は画素トランジスタ４０１がオン時以外では、ほぼゼロである第二の電位差になる。また第一の期間におけるＶｐｃ電位差は画素トランジスタ４０１がオン時では、ソース線電位１０３と対向電極電位１０２との電位差であり、それがオフ時では、対向電極電位１０２の第二の直流電位と第一の直流電位との電位差にほぼ等しい電位差である大きい第一の電位差になる。
【００２１】
本実施の形態における駆動方式を用いて、Ｖｐｃ電位差がベンド配向の核の発生とベンド領域の拡大を行うのに十分大きい第一の電位差である第一の期間と、Ｖｐｃ電位差がベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うのに十分小さい第二の電位差である第二の期間を交互に繰り返すことによって、パネル全体を完全に短時間でベンド配向にすることが可能である。
【００２２】
なお、図５のVg（ｎ-1）、Vg（ｎ）、Vg(ｎ+1)に示すように、画素トランジスタをオンさせる各ゲート線電位のタイミングを変えるのが好ましい。このようにすることによって、同時に全ゲート線にトランジスタをオンさせる電位を与える場合と比べ、ゲートドライバの電流集中を低減でき、電源回路の構成を簡素化できるので、低電力化が可能となる。
【００２３】
（実施の形態２）
図２は実施の形態２に係る転移動作中のタイムチャートである。 以下、図２についてその実際の動作を説明する。
【００２４】
液晶層をベンド配向にするための転移動作期間２１０において、対向電極電位２０２およびソース線電位２０３の電位およびタイミング等は（実施の形態１）と同様である。
【００２５】
ゲート線電位２０１には１回目の第二の期間２０５における初期期間で第二の期間より短い期間と、第一の期間の全期間とそれに隣接する第二の期間の一部を含んだ期間で第一の期間よりも長くかつ第二の期間と第一の期間を合わせた期間よりも短い期間、画素トランジスタ４０１をオンさせる電位を与える。その他の期間には画素トランジスタ４０１をオフさせる電位を与えている。ここでも、対向電極電位２０２の変化時に画素トランジスタ４０１をオンにしておくことで、（実施の形態１）で説明した現象を防止している。
【００２６】
画素電極電位２０４も（実施の形態１）と同様であり、ゲート線電位２０１が画素トランジスタ４０１をオンにしている期間ではソース線電位２０３を充電しているので、この電位と同じ電位になり、またゲート線電位２０１が画素トランジスタ４０１をオフにしている期間では対向電極電位２０２の第二の直流電位とほぼ同じ電位になっている。
【００２７】
第二の期間におけるＶｐｃ電位差は（実施の形態１）と同様、画素トランジスタ４０１がオン時以外では、ほぼゼロである第二の電位差になる。また第一の期間におけるＶｐｃ電位差は全期間、画素トランジスタ４０１がオン状態であるので、ソース線電位２０３と対向電極電位２０２との電位差である大きい第一の電位差になる。
【００２８】
本実施の形態における駆動方式を用いると、（実施の形態１）の駆動方式に比べ、第一の期間において画素電極電位２０４の低下がない分、Ｖｐｃ電位差をより大きい第一の電位差にすることができる。その結果、ベンド配向の核の発生とベンド領域の拡大を行うために十分大きい第一の電位差である第一の期間と、Ｖｐｃ電位差がベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うために十分小さい第二の電位差である第二の期間を交互に繰り返すことによって、（実施の形態１）の駆動方式よりも短時間でパネル全体を完全にベンド配向にすることが可能である。
【００２９】
本実施の形態および（実施の形態１）の駆動方式において、ベンド配向に転移するのに必要な期間を比較したものを表１に示す。ソース線電位および対向電極電位は両方の駆動方式ともに同じ電位である。
【００３０】
【表１】
【００３１】
（実施の形態３）
図３は実施の形態３に係る転移動作中のタイムチャートである。
【００３２】
以下、図３についてその実際の動作を説明する。
【００３３】
液晶層をベンド配向にするための転移動作期間３１０において、対向電極電位３０２の電位およびタイミング等は（実施の形態１）と同様である。
【００３４】
ゲート線電位３０１には第二の期間の全期間とそれに隣接する第一の期間の一部を含んだ期間で第二の期間よりも長くかつ第二の期間と第一の期間を合わせた期間よりも短い期間、画素トランジスタ４０１をオンさせる電位を与える。その他の期間には画素トランジスタ４０１をオフさせる電位を与えている。ここでも、対向電極電位３０２の変化時に画素トランジスタ４０１をオンにしておくことで、（実施の形態１）で説明した現象を防止している。
【００３５】
ソース線電位３０３には第二の期間における対向電極電位３０２と等しい直流電位を与えている。
【００３６】
画素電極電位３０４はゲート線電位３０１が画素トランジスタ４０１をオンにしている期間ではソース線電位３０３を充電しているので、この電位と同じ電位になり、またゲート線電位３０１が画素トランジスタ４０１をオフにしている期間では、画素トランジスタ４０１をオンからオフにしたときにゲート線電位３０１の変動の影響で画素電極電位３０４が多少低下するので、ソース線電位３０３からこの低下分を差し引いた電位になっている。
【００３７】
第二の期間におけるＶｐｃ電位差は全期間、画素トランジスタ４０１がオン状態であるので、ゼロになる。また第一の期間におけるＶｐｃ電位差は、画素トランジスタ４０１がオン時では、ソース線電位３０３と対向電極電位３０２との電位差であり、それがオフ時では、ゲート線電位３０１の変動の影響でソース線電位から低下した電位と対向電極電位３０２との電位差になる。
【００３８】
本実施の形態における駆動方式では、第二の期間において画素トランジスタが常時オン状態であるので、ソース線電位と対向電極電位を同じ電位にするだけでＶｐｃ電位差をゼロにすることが容易にできる。しかし、（実施の形態１）および（実施の形態２）の駆動方式では、第二の期間においてＶｐｃ電位差をゼロにするためには、画素トランジスタをオンからオフにするときにゲート線電位の変動の影響で画素電極電位が低下する分を対向電極電位に上乗せした電位をソース線電位として設定する必要がある。またゲート線電位の変化量、トランジスタの性能等が異なるとソース線電位の設定値も異なってしまう。
【００３９】
（実施の形態１）の駆動方式において、ゲート線電位の変化量、トランジスタの性能等が異なるパネルＡ、Ｂ、Ｃの最適なソース線電位を表２に示す。
【００４０】
【表２】
【００４１】
本実施の形態における駆動方式を用いることによって、ゲート線電位の変化量、トランジスタの性能等が異なるパネルにおいても、第二の期間のＶｐｃ電位差を容易かつ正確にゼロにすることが可能であるので、転移動作中にベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を確実に行なうことができる。
【００４２】
【発明の効果】
以上のように本発明の第１の実施形態によれば、対向電極電位の変化点で画素トランジスタをオンにしておくことで、対向電極電位変化による画素電極電位変化を防ぎ、画素電極と対向電極の間に短時間で液晶層をベンド配向にするのに最適な電位差を付与することが可能になった。また本発明の第２の実施形態によれば、第一の期間に画素トランジスタを常時オンすることで画素電極と対向電極の間に十分に大きい電位差を付与でき、より短時間で液晶をベンド配向にすることが可能になった。また本発明の第３の実施形態によれば、第二の期間に画素トランジスタを常時オンし、ソース線電位と対向電極電位を同じ電位にするだけでゲート線電位の変化量、トランジスタの性能等が異なるパネルにおいても画素電極電位と対向電極電位との電位差を正確にゼロにすることができ、転移動作中にベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を確実に行なうことが可能になった。
【００４３】
なお、本発明を用いれば、高速応答かつ広視野角で動画表示や大画面化に十分対応できる液晶ディスプレイを提供することができ、またブラウン管に比べ低電力であるため、地球環境、宇宙環境に優しいことになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るタイムチャート
【図２】本発明の第２の実施形態に係るタイムチャート
【図３】本発明の第３の実施形態に係るタイムチャート
【図４】本発明の実施形態で用いた液晶パネルの１画素分の構成図
【図５】本発明の第１の実施形態に係るゲート線電位のタイムチャート
【符号の説明】
１０１，２０１，３０１ ゲート線電位
１０２，２０２，３０２ 対向電極電位
１０３，２０３，３０３ ソース線電位
１０４，２０４，３０４ 画素電極電位
１０５，２０５，３０５ １回目の第二の期間
１０６，２０６，３０６ １回目の第一の期間
１０７，２０７，３０７ ２回目の第二の期間
１０８，２０８，３０８ ２回目の第一の期間
１０９，２０９，３０９ 通常映像表示期間
１１０，２１０，３１０ 転移動作期間
４０１ 画素トランジスタ
４０２ 画素電極
４０３ Ｃｇｄ
４０４ Ｃｓｔ
４０５ Ｃｌｃ
４０６ Ｃｇｓ
４０７ ソース線
４０８ 次のソース線
４０９ ゲート線
４１０ 対向電極
４１１ 共通電極
【発明の属する技術分野】
本発明は、ベンド配向を有する液晶層によって構成された液晶表示装置において、液晶層を初期のホモジニアス状態からベンド配向に高速に転移させる駆動方法に係る。
【０００２】
【従来の技術】
液晶表示装置は薄型、軽量であり、従来のブラウン管に代替するものとして、近年一層用途が拡大されてきた。しかし、現在広く使用されているＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）配向液晶パネルは視野角が狭く、また応答速度が遅く、液晶素子が保持型であることもあって動画表示時には尾を引くように見える等、ブラウン管より画質が劣る。
【０００３】
特開昭６１−１１６３２９号公報にあるようなベンド配向を有する液晶を用いれば、高速応答かつ広視野角で動画表示や大画面化に十分対応でき、ブラウン管よりも薄型で低消費電力の大画面ディスプレイを提供することができる。しかし、ベンド配向に転移するために液晶層に高い電位差を一定時間以上付与する必要があり、汎用的に実現する手段が具体化されていないために、現在のところ実用化されるには至っていない。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、ベンド配向を有する液晶を用いた液晶表示装置において、短時間でベンド配向に転移する駆動方法を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するために第１の発明は、画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび薄膜トランジスタに接続する画素電極が形成された第一の基板と、第一の基板に対向する対向電極が形成された第二の基板と、第一の基板と第二の基板との間に位置し、ベンド配向を有する液晶層と、ソース線を駆動するソースドライバと、ゲート線を駆動するゲートドライバを具備する液晶表示装置に適用される。そして、液晶層をベンド配向させるために、画素電極と対向電極間に第一の電位差を与える第一の期間と、画素電極と対向電極間の電位差を第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法において、第一の期間と第二の期間を挟んで、第二の期間よりも短く、かつ第一の期間よりも短い期間、ゲートドライバからゲート線に薄膜トランジスタをオンさせる電圧を印加することを特徴とするものである。
【０００６】
これのようにベンド配向の核の発生とベンド領域の拡大を行うのに十分大きい第一の電位差である第一の期間と、ベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うのに十分小さい第二の電位差である第二の期間を交互に繰り返すことによって、パネル全体を完全に短時間でベンド配向にすることが可能になる。
【０００７】
第２の発明は、画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび薄膜トランジスタに接続する画素電極が形成された第一の基板と、第一の基板に対向する対向電極が形成された第二の基板と、第一の基板と第二の基板との間に位置し、ベンド配向を有する液晶層と、ソース線を駆動するソースドライバと、ゲート線を駆動するゲートドライバを具備する液晶表示装置に適用される。そして、液晶層をベンド配向させるために、画素電極と対向電極間に第一の電位差を与える第一の期間と、画素電極と対向電極間の電位差を第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法において、第一の期間の全期間と第二の期間を挟んで、第一の期間よりも長く、かつ第二の期間と第一の期間を合わせた期間よりも短い期間、ゲートドライバからゲート線に薄膜トランジスタをオンさせる電圧を印加することを特徴とするものである。
【０００８】
これにより、さらに短時間でパネル全体を完全にベンド配向にすることが可能になる。
【０００９】
第３の発明は、画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび薄膜トランジスタに接続する画素電極が形成された第一の基板と、第一の基板に対向する対向電極が形成された第二の基板と、第一の基板と第二の基板との間に位置し、ベンド配向を有する液晶層と、ソース線を駆動するソースドライバと、ゲート線を駆動するゲートドライバを具備する液晶表示装置に適用される。そして、液晶層をベンド配向させるために、画素電極と対向電極間に第一の電位差を与える第一の期間と、画素電極と対向電極間の電位差を第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法において、第二の期間の全期間と第一の期間を挟んで、第二の期間よりも長く、かつ第二の期間と第一の期間を合わせた期間よりも短い期間、ゲートドライバからゲート線に薄膜トランジスタをオンさせる電圧を印加することを特徴とするものである。
【００１０】
これにより、第二の期間において薄膜トランジスタが常時オン状態であるので、ソース線電位と対向電極電位を同じ電位にするだけで第二の電位差をゼロにすることが容易にできるという効果がさらに得られる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態については図１から図５を用いて説明する。
【００１２】
図４は本発明の実施形態で用いた液晶パネルの１画素分の構成図を示す。
【００１３】
（実施の形態１）
図１は実施の形態１に係る転移動作中のタイムチャートである。
【００１４】
以下、図１についてその実際の動作を説明する。
【００１５】
液晶層をベンド配向にするための転移動作期間１１０において、対向電極電位１０２は１回目の第二の期間１０５と２回目の第二の期間１０７に通常映像表示期間１０９とは異なる第二の直流電位にし、１回目の第一の期間１０６と２回目の第一の期間１０８には第二の直流電位より十分に低い第一の直流電位にする。
【００１６】
ゲート線電位１０１には１回目の第二の期間１０５における初期期間および第二の期間と第一の期間を挟んだ期間で、第二の期間および第一の期間より短い期間、画素トランジスタ４０１をオンさせる電位を与える。その他の期間には画素トランジスタ４０１をオフさせる電位を与えている。このように、対向電極電位１０２の変化時に画素トランジスタ４０１をオンにしておくことで、対向電極電位１０２が変化した方向に画素電極電位１０４が変化する現象を防止している。例えば、画素トランジスタ４０１がオフ状態で電流の供給がない場合に対向電極電位１０２がΔVcomだけ変化すると、その変化した方向に画素電極電位１０４が次に示すΔVｐだけ変化してしまう。
【００１７】
ΔＶｐ＝ΔＶｃｏｍ＊Ｃｌｃ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ）
ここで、Ｃｌｃは液晶層の容量４０５、Ｃｓｔは蓄積容量４０４、Ｃｇｄはゲート・ドレイン間容量４０３であり、いずれも図４の等価回路に示す１画素当たりの値である。この現象を防止することで、第一の期間にはベンド配向の拡大を行うために十分大きい電位差を、第二の期間にはベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うために十分小さい電位差を常時、画素電極電位１０４と対向電極電位１０２との間に与えることができる。とくに第二の期間における画素電極電位１０４と対向電極電位１０２との電位差は液晶層の再整列を確実に行うために±１Ｖ以下であることが望ましい。
【００１８】
ゲート線電位１０１が画素トランジスタ４０１をオンからオフにするときにゲート線電位１０１の変動の影響で画素電極電位１０４が多少低下するので、この低下分を補償するためにソース線電位１０３には対向電極電位１０２の第二の直流電位に上乗せした直流電位を与えている。
【００１９】
画素電極電位１０４はゲート線電位１０１が画素トランジスタ４０１をオンにしている期間ではソース線電位１０３を充電しているので、この電位と同じ電位になり、またゲート線電位１０１が画素トランジスタ４０１をオフにしている期間では対向電極電位１０２の第二の直流電位とほぼ同じ電位になっている。
【００２０】
第二の期間における画素電極電位１０４と対向電極電位１０２との電位差(液晶層に印加される電圧であり、以下、Ｖｐｃ電位差と呼ぶ)は画素トランジスタ４０１がオン時以外では、ほぼゼロである第二の電位差になる。また第一の期間におけるＶｐｃ電位差は画素トランジスタ４０１がオン時では、ソース線電位１０３と対向電極電位１０２との電位差であり、それがオフ時では、対向電極電位１０２の第二の直流電位と第一の直流電位との電位差にほぼ等しい電位差である大きい第一の電位差になる。
【００２１】
本実施の形態における駆動方式を用いて、Ｖｐｃ電位差がベンド配向の核の発生とベンド領域の拡大を行うのに十分大きい第一の電位差である第一の期間と、Ｖｐｃ電位差がベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うのに十分小さい第二の電位差である第二の期間を交互に繰り返すことによって、パネル全体を完全に短時間でベンド配向にすることが可能である。
【００２２】
なお、図５のVg（ｎ-1）、Vg（ｎ）、Vg(ｎ+1)に示すように、画素トランジスタをオンさせる各ゲート線電位のタイミングを変えるのが好ましい。このようにすることによって、同時に全ゲート線にトランジスタをオンさせる電位を与える場合と比べ、ゲートドライバの電流集中を低減でき、電源回路の構成を簡素化できるので、低電力化が可能となる。
【００２３】
（実施の形態２）
図２は実施の形態２に係る転移動作中のタイムチャートである。 以下、図２についてその実際の動作を説明する。
【００２４】
液晶層をベンド配向にするための転移動作期間２１０において、対向電極電位２０２およびソース線電位２０３の電位およびタイミング等は（実施の形態１）と同様である。
【００２５】
ゲート線電位２０１には１回目の第二の期間２０５における初期期間で第二の期間より短い期間と、第一の期間の全期間とそれに隣接する第二の期間の一部を含んだ期間で第一の期間よりも長くかつ第二の期間と第一の期間を合わせた期間よりも短い期間、画素トランジスタ４０１をオンさせる電位を与える。その他の期間には画素トランジスタ４０１をオフさせる電位を与えている。ここでも、対向電極電位２０２の変化時に画素トランジスタ４０１をオンにしておくことで、（実施の形態１）で説明した現象を防止している。
【００２６】
画素電極電位２０４も（実施の形態１）と同様であり、ゲート線電位２０１が画素トランジスタ４０１をオンにしている期間ではソース線電位２０３を充電しているので、この電位と同じ電位になり、またゲート線電位２０１が画素トランジスタ４０１をオフにしている期間では対向電極電位２０２の第二の直流電位とほぼ同じ電位になっている。
【００２７】
第二の期間におけるＶｐｃ電位差は（実施の形態１）と同様、画素トランジスタ４０１がオン時以外では、ほぼゼロである第二の電位差になる。また第一の期間におけるＶｐｃ電位差は全期間、画素トランジスタ４０１がオン状態であるので、ソース線電位２０３と対向電極電位２０２との電位差である大きい第一の電位差になる。
【００２８】
本実施の形態における駆動方式を用いると、（実施の形態１）の駆動方式に比べ、第一の期間において画素電極電位２０４の低下がない分、Ｖｐｃ電位差をより大きい第一の電位差にすることができる。その結果、ベンド配向の核の発生とベンド領域の拡大を行うために十分大きい第一の電位差である第一の期間と、Ｖｐｃ電位差がベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行うために十分小さい第二の電位差である第二の期間を交互に繰り返すことによって、（実施の形態１）の駆動方式よりも短時間でパネル全体を完全にベンド配向にすることが可能である。
【００２９】
本実施の形態および（実施の形態１）の駆動方式において、ベンド配向に転移するのに必要な期間を比較したものを表１に示す。ソース線電位および対向電極電位は両方の駆動方式ともに同じ電位である。
【００３０】
【表１】
（実施の形態３）
図３は実施の形態３に係る転移動作中のタイムチャートである。
【００３２】
以下、図３についてその実際の動作を説明する。
【００３３】
液晶層をベンド配向にするための転移動作期間３１０において、対向電極電位３０２の電位およびタイミング等は（実施の形態１）と同様である。
【００３４】
ゲート線電位３０１には第二の期間の全期間とそれに隣接する第一の期間の一部を含んだ期間で第二の期間よりも長くかつ第二の期間と第一の期間を合わせた期間よりも短い期間、画素トランジスタ４０１をオンさせる電位を与える。その他の期間には画素トランジスタ４０１をオフさせる電位を与えている。ここでも、対向電極電位３０２の変化時に画素トランジスタ４０１をオンにしておくことで、（実施の形態１）で説明した現象を防止している。
【００３５】
ソース線電位３０３には第二の期間における対向電極電位３０２と等しい直流電位を与えている。
【００３６】
画素電極電位３０４はゲート線電位３０１が画素トランジスタ４０１をオンにしている期間ではソース線電位３０３を充電しているので、この電位と同じ電位になり、またゲート線電位３０１が画素トランジスタ４０１をオフにしている期間では、画素トランジスタ４０１をオンからオフにしたときにゲート線電位３０１の変動の影響で画素電極電位３０４が多少低下するので、ソース線電位３０３からこの低下分を差し引いた電位になっている。
【００３７】
第二の期間におけるＶｐｃ電位差は全期間、画素トランジスタ４０１がオン状態であるので、ゼロになる。また第一の期間におけるＶｐｃ電位差は、画素トランジスタ４０１がオン時では、ソース線電位３０３と対向電極電位３０２との電位差であり、それがオフ時では、ゲート線電位３０１の変動の影響でソース線電位から低下した電位と対向電極電位３０２との電位差になる。
【００３８】
本実施の形態における駆動方式では、第二の期間において画素トランジスタが常時オン状態であるので、ソース線電位と対向電極電位を同じ電位にするだけでＶｐｃ電位差をゼロにすることが容易にできる。しかし、（実施の形態１）および（実施の形態２）の駆動方式では、第二の期間においてＶｐｃ電位差をゼロにするためには、画素トランジスタをオンからオフにするときにゲート線電位の変動の影響で画素電極電位が低下する分を対向電極電位に上乗せした電位をソース線電位として設定する必要がある。またゲート線電位の変化量、トランジスタの性能等が異なるとソース線電位の設定値も異なってしまう。
【００３９】
（実施の形態１）の駆動方式において、ゲート線電位の変化量、トランジスタの性能等が異なるパネルＡ、Ｂ、Ｃの最適なソース線電位を表２に示す。
【００４０】
【表２】
本実施の形態における駆動方式を用いることによって、ゲート線電位の変化量、トランジスタの性能等が異なるパネルにおいても、第二の期間のＶｐｃ電位差を容易かつ正確にゼロにすることが可能であるので、転移動作中にベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を確実に行なうことができる。
【００４２】
【発明の効果】
以上のように本発明の第１の実施形態によれば、対向電極電位の変化点で画素トランジスタをオンにしておくことで、対向電極電位変化による画素電極電位変化を防ぎ、画素電極と対向電極の間に短時間で液晶層をベンド配向にするのに最適な電位差を付与することが可能になった。また本発明の第２の実施形態によれば、第一の期間に画素トランジスタを常時オンすることで画素電極と対向電極の間に十分に大きい電位差を付与でき、より短時間で液晶をベンド配向にすることが可能になった。また本発明の第３の実施形態によれば、第二の期間に画素トランジスタを常時オンし、ソース線電位と対向電極電位を同じ電位にするだけでゲート線電位の変化量、トランジスタの性能等が異なるパネルにおいても画素電極電位と対向電極電位との電位差を正確にゼロにすることができ、転移動作中にベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を確実に行なうことが可能になった。
【００４３】
なお、本発明を用いれば、高速応答かつ広視野角で動画表示や大画面化に十分対応できる液晶ディスプレイを提供することができ、またブラウン管に比べ低電力であるため、地球環境、宇宙環境に優しいことになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るタイムチャート
【図２】本発明の第２の実施形態に係るタイムチャート
【図３】本発明の第３の実施形態に係るタイムチャート
【図４】本発明の実施形態で用いた液晶パネルの１画素分の構成図
【図５】本発明の第１の実施形態に係るゲート線電位のタイムチャート
【符号の説明】
１０１，２０１，３０１ ゲート線電位
１０２，２０２，３０２ 対向電極電位
１０３，２０３，３０３ ソース線電位
１０４，２０４，３０４ 画素電極電位
１０５，２０５，３０５ １回目の第二の期間
１０６，２０６，３０６ １回目の第一の期間
１０７，２０７，３０７ ２回目の第二の期間
１０８，２０８，３０８ ２回目の第一の期間
１０９，２０９，３０９ 通常映像表示期間
１１０，２１０，３１０ 転移動作期間
４０１ 画素トランジスタ
４０２ 画素電極
４０３ Ｃｇｄ
４０４ Ｃｓｔ
４０５ Ｃｌｃ
４０６ Ｃｇｓ
４０７ ソース線
４０８ 次のソース線
４０９ ゲート線
４１０ 対向電極
４１１ 共通電極
Claims (13)
- 画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび前記薄膜トランジスタに接続する画素電極が形成された第一の基板と、前記第一の基板に対向する対向電極が形成された第二の基板と、前記第一の基板と前記第二の基板との間に位置し、ベンド配向を有する液晶層と、前記ソース線を駆動するソースドライバと、前記ゲート線を駆動するゲートドライバを具備する液晶表示装置において、前記液晶層をベンド配向させるために、前記画素電極と前記対向電極間に第一の電位差を与える第一の期間と、前記画素電極と前記対向電極間の電位差を前記第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法であって、前記第一の期間と前記第二の期間を挟んで、前記第二の期間よりも短く、かつ前記第一の期間よりも短い期間、前記ゲートドライバから前記ゲート線に前記薄膜トランジスタをオンさせる電圧を印加することを特徴とする液晶表示装置の駆動方法。
- 前記第一の期間または前記第二の期間に、前記薄膜トランジスタを複数回オンさせることを特徴とする請求項1記載の液晶表示装置の駆動方法。
- 画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび前記薄膜トランジスタに接続する画素電極が形成された第一の基板と、前記第一の基板に対向する対向電極が形成された第二の基板と、前記第一の基板と前記第二の基板との間に位置し、ベンド配向を有する液晶層と、前記ソース線を駆動するソースドライバと、前記ゲート線を駆動するゲートドライバを具備する液晶表示装置において、前記液晶層をベンド配向させるために、前記画素電極と前記対向電極間に第一の電位差を与える第一の期間と、前記画素電極と前記対向電極間の電位差を前記第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法であって、前記第一の期間の全期間とそれに隣接する前記第二の期間の一部を含んで、前記第一の期間よりも長く、かつ前記第二の期間と前記第一の期間を合わせた期間よりも短い期間、前記ゲートドライバから前記ゲート線に前記薄膜トランジスタをオンさせる電圧を印加することを特徴とする液晶表示装置の駆動方法。
- 前記第二の期間に、前記薄膜トランジスタを複数回オンさせることを特徴とする請求項3記載の液晶表示装置の駆動方法。
- 前記第二の期間に前記薄膜トランジスタをオンからオフにする際に前記ゲート線の電位変動に誘起されて前記画素電極に生じる電位変動分を前記対向電極の電位に反映した電位を前記ソース線に与えて、前記画素電極の充電を行うことを特徴とする請求項1または3いずれか記載の液晶表示装置の駆動方法。
- 画素データが供給される複数のソース線と、走査信号が供給される複数のゲート線の交点に対応して、マトリクス状に形成された薄膜トランジスタおよび前記薄膜トランジスタに接続する画素電極が形成された第一の基板と、前記第一の基板に対向する対向電極が形成された第二の基板と、前記第一の基板と前記第二の基板との間に位置し、ベンド配向を有する液晶層と、前記ソース線を駆動するソースドライバと、前記ゲート線を駆動するゲートドライバを具備する液晶表示装置において、前記液晶層をベンド配向させるために、前記画素電極と前記対向電極間に第一の電位差を与える第一の期間と、前記画素電極と前記対向電極間の電位差を前記第一の電位差よりも小さい第二の電位差にする第二の期間を1回以上、交互に繰り返す駆動方法であって、前記第二の期間の全期間とそれに隣接する前記第一の期間の一部を含んで、前記第二の期間よりも長く、かつ前記第二の期間と前記第一の期間を合わせた期間よりも短い期間、前記ゲートドライバから前記ゲート線に前記薄膜トランジスタをオンさせる電圧を印加することを特徴とする液晶表示装置の駆動方法。
- 前記第一の期間に、前記薄膜トランジスタを複数回オンさせることを特徴とする請求項6記載の液晶表示装置の駆動方法。
- 前記第二の期間での前記第二の電位差を±１Ｖ以内にする請求項6記載の液晶表示装置の駆動方法。
- 前記薄膜トランジスタのオン期間には、前記ソースドライバから前記画素電極に一定の直流電圧を印加することを特徴とする請求項1または3または6いずれか記載の液晶表示装置の駆動方法。
- 前記トランジスタのオン期間に、前記対向電極の電位を変化させることを特徴とする請求項1または3または6いずれか記載の液晶表示装置の駆動方法。
- 前記ゲートドライバから前記複数のゲート線に前記薄膜トランジスタをオンまたはオフさせる電圧を各ライン毎にタイミングを変えて印加することを特徴とする請求項1または3または6いずれか記載の液晶表示装置の駆動方法。
- 前記ゲートドライバから前記複数のゲート線に前記薄膜トランジスタをオンさせる電圧を複数ライン同時に印加することを特徴とする請求項1または3または6いずれか記載の液晶表示装置の駆動方法。
- 前記ゲートドライバから前記複数のゲート線に前記薄膜トランジスタをオンさせる電圧を全ライン同時に印加することを特徴とする請求項12記載の液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084773A JP4127602B2 (ja) | 2001-03-23 | 2001-03-23 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084773A JP4127602B2 (ja) | 2001-03-23 | 2001-03-23 | 液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002287113A JP2002287113A (ja) | 2002-10-03 |
| JP4127602B2 true JP4127602B2 (ja) | 2008-07-30 |
Family
ID=18940393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084773A Expired - Fee Related JP4127602B2 (ja) | 2001-03-23 | 2001-03-23 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127602B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2955964A1 (fr) * | 2010-02-02 | 2011-08-05 | Commissariat Energie Atomique | Procede d'ecriture d'image dans un afficheur a cristal liquide |
| JP5588958B2 (ja) | 2011-12-05 | 2014-09-10 | 株式会社ジャパンディスプレイ | 液晶表示装置および液晶表示装置の駆動方法 |
-
2001
- 2001-03-23 JP JP2001084773A patent/JP4127602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002287113A (ja) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283346B1 (ko) | 디스플레이 장치 및 구동 방법 | |
| JP4719330B2 (ja) | 液晶表示装置及びその駆動方法 | |
| KR100759974B1 (ko) | 액정 표시 장치 및 그의 구동 방법. | |
| US7817124B2 (en) | Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same | |
| US7864150B2 (en) | Driving method for a liquid crystal display | |
| US20060007084A1 (en) | Liquid crystal display device and method of driving liquid crystal display device | |
| JP3240367B2 (ja) | アクティブマトリクス型液晶画像表示装置 | |
| JP2001215469A (ja) | 液晶表示装置 | |
| US7791578B2 (en) | Circuit for driving common voltage of in-plane switching mode liquid crystal display device | |
| JP2011221564A (ja) | 液晶装置 | |
| US20060139302A1 (en) | Method for driving an active matrix liquid crystal display | |
| JP2003295157A (ja) | 液晶表示装置 | |
| JP2005316459A (ja) | 液晶表示装置、及び液晶表示装置の駆動方法 | |
| US7675496B2 (en) | Liquid crystal display and driving method thereof | |
| US7714821B2 (en) | OCB mode LCD and method for driving the same | |
| WO2012132630A1 (ja) | 液晶表示装置 | |
| JP3228401B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP3844668B2 (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
| JP3967577B2 (ja) | 液晶パネルの駆動方法および液晶表示装置 | |
| US20060125813A1 (en) | Active matrix liquid crystal display with black-inserting circuit | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| JPH06138440A (ja) | 表示装置及びその駆動方法 | |
| JP4127602B2 (ja) | 液晶表示装置の駆動方法 | |
| US20050017937A1 (en) | Active matrix driver | |
| JP4157284B2 (ja) | 液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060412 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |