JP4719330B2 - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4719330B2 JP4719330B2 JP2000048362A JP2000048362A JP4719330B2 JP 4719330 B2 JP4719330 B2 JP 4719330B2 JP 2000048362 A JP2000048362 A JP 2000048362A JP 2000048362 A JP2000048362 A JP 2000048362A JP 4719330 B2 JP4719330 B2 JP 4719330B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate line
- data
- lines
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133391—Constructional arrangement for sub-divided displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置及びその駆動方法に関する。より詳しくは、本発明は2部分に分割されてそれぞれ駆動する画面を有する液晶表示装置及びその駆動方法に関する。
【0002】
【従来の技術】
パーソナルコンピューターやテレビが軽量化及び薄形化することによって、ディスプレイ装置も軽量化及び薄形化が要求されている。従って、LCDのような平板表示装置が陰極線管(CRT)の代わりとして増加している。
所望の画像信号を得るために、LCDは2枚の基板の間に注入されている異方性誘電率を有する液晶物質に電界(electric field)を印加し、電界の強さによって基板を通して透過する光の量を調節する。LCDは最も一般的に使用される携帯用平板表示装置の1つである。
【0003】
特に、薄膜トランジスタ(thin film transistor;TFT)をスイッチング素子として採用したTFT−LCDが広く使用される。
前記LCDは走査信号を伝達する多数のゲート線を含む。前記ゲート線に交差する多数のデータ線が画像データを伝達する。前記ゲート線及びデータ線によって形成される領域で形成される多数の画素はゲート線、データ線、スイッチング素子を通して相互に連結される。
【0004】
以下、このようなLCDにおいて各画素に画像データを印加する方法を説明する。
ゲートをオンにする走査信号(又はゲートオン信号)がゲート線に順次に印加される時、前記ゲート線に連結されるスイッチング素子は順次にオンになる。前記ゲート線に対応する画素行に印加される画像信号(即ち、階調電圧(data vol-tage))は同時に各データ線に印加される。前記データ線に印加された画像信号はその後にターンオンされているスイッチング素子を通して各画素に印加される。この時、1フレーム周期の間に全てのゲート線に順次にゲートオン信号が印加されることによって画像信号は全ての画素行に印加され、1フレームの画像が表示される。
【0005】
最近に開発された高解像度LCDはより多くのゲート線が要求される。しかし、1フレームを走査するのにかかる時間は1/60秒に制限されているため、各ゲート線に印加されるゲートオン信号の時間間隔(time interval)が短くなる。このため、スイッチング素子を通じて前記画像行に充分な画像信号(階調電圧)を印加することが難しく、画質を低下させる。
【0006】
従って、最近では充分なゲートオン時間を確保するために、表示画面を2部分(上部及び下部)に分割して液晶表示装置を駆動する方式が提案されている。このような駆動方式を‘デュアルスキャン方式’という。
図1はデュアルスキャン方式を採用した液晶表示装置を示す。
図1に示されているように、デュアルスキャン方式を使用する液晶表示装置は液晶表示装置パネル10、上部データ駆動部21、下部データ駆動部22、上部ゲート駆動部31、下部ゲート駆動部32からなる。
【0007】
液晶表示装置パネル10はゲートオン信号を伝達するための多数のゲート線(G1、G2、...、Gm、Gm+1、...、G2m)と、階調電圧(即ち、画像信号)を伝達するための多数のデータ線(D1、D2、...、Dn、C1、C2、...、Cn)を含む。ゲート線とデータ線との交差によって形成される領域は画素を形成する。各画素はゲート電極がゲート線に連結されソース電極がデータ線に連結される薄膜トランジスタ12、薄膜トランジスタ12のドレーン電極に連結される画素電極14、共通電圧が印加される共通電極(図示されていない)を含む。前記多数のゲート線はそれぞれm個のゲート線(G1、G2、..Gm)、(Gm+1、...、G2m)からなる上部及び下部ゲート線ブロックに分割される。上部ゲート線ブロックのゲート線(G1、G2、..Gm)に対応する画素に連結されたデータ線(D1、D2、...、Dn)は下部ゲート線ブロックのゲート線(Gm+1、...、G2m)に対応する画素に連結されたデータ線(C1、C2、...、Cn)から分離されている。例えば、第1列の上部画素はデータ線D1に連結され、第1列の下部画素はデータ線C1と連結される。
【0008】
それぞれ上部及び下部ゲート線ブロックに連結される上部及び下部ゲート駆動部31、32はそれぞれ上部及び下部ゲート線ブロックのゲート線に順次にゲートオン電圧を印加する。この時、ゲートオン電圧は一番目のゲート線から最後のゲート線の順にゲート線に印加される。 それぞれ液晶表示装置パネルの上部及び下部に形成される上部及び下部データ駆動部21、22はそれぞれ上部データ線(D1、D2、...、Dn)及び下部データ線(C1、C2、...、Cn)に階調電圧を印加する。
【0009】
以下、前記液晶表示装置の動作を説明する。
第1ゲート線から始まって順次に上部及び下部ゲート線ブロックのゲート線から薄膜トランジスタ12に、さらにそれにつづくゲート線にゲートオン信号が印加される。これと同時に、上部及び下部データ線に階調電圧(即ち、画像信号)が印加される。前記ゲートオン信号によって薄膜トランジスタ12がターンオンされ、データ線に印加された階調電圧はターンオンされた薄膜トランジスタ12を通じて画素電極に印加される。画素電圧(即ち、画素電極に印加された電圧)と共通電極の共通電圧との差によって生じる電界が液晶物質に印加される。液晶物質の配列は電界の強さ(電界の強さは階調電圧の強さに応じて変動する)に応じて変わるので、液晶物質を透過する光の量が変わるようになる。従って、所望の画像が液晶表示装置に表示される。
【0010】
前記ゲートオン信号が前記上部及び下部ゲート線ブロックのゲート線に同時に印加されるため、前述のデュアルスキャン方式の液晶表示装置は従来のシングルスキャン液晶表示装置よりゲートオン時間が2倍長いという長所を有する。
液晶物質に連続して同一方向の電界が印加されると、液晶物質が劣化する。従って、階調電圧が駆動される時、階調電圧の極性は交互に正及び負になる。このような駆動方式を反転駆動方式という。
【0011】
反転駆動方式の類型にはフレーム単位に極性を反転させるフレーム反転駆動方式、ライン単位に極性を反転させるライン反転駆動方式、画素単位に極性を反転させるドット反転駆動方式がある。前記ライン反転及びドット反転駆動方式が最も一般的に使用される。しかし、ライン反転駆動方式又はドット反転駆動方式は、従来のデュアルスキャン方式の液晶表示装置に適用される時、以下に説明されるような問題点が発生する。
【0012】
図1の液晶表示装置の画素が、正(+)と負(−)で示されているように、ドット反転駆動方式によって駆動されると仮定する。ここで陽(+)極は共通電圧に対する画素電圧の極性が正であることを示し、陰(−)極は共通電圧に対する画素電圧の極性が負であることを示す。
前記上部ゲート線ブロックのゲート線Gm及びデータ線D1に電気的に連結される画素電極に印加される電圧の波形と、前記下部ゲート線ブロックのゲート線Gm+1及びデータ線C1に電気的に連結される画素電極に印加される電圧の波形は図2に示されている。
【0013】
図2に示されているように、理想的な状態では、上部ゲート線ブロックの最後のゲート線Gmに連結される第1画素列の画素電極に共通電圧Vcomより低い電圧Vpuが1フレーム周期の間一定に印加される。しかし、実際の液晶表示装置では、画素電極とデータ線との間で寄生キャパシタンスが生成するため、実際の画素電極に印加される画素電圧はデータ線に印加される電圧から影響を受ける。即ち、図2(a)に示されているように、第1データ線D1に共通電圧Vcomについての極性が周期的に反復される階調電圧Vd1が印加されるため、画素電極に印加される実際の電圧Vaは図2(b)のような波形を有するようになる。説明の便宜のために、階調電圧が共通電圧Vcomについて対称的であると仮定する。
【0014】
より詳しくは、図2(a)及び(b)に示されているように、負の極性を有する画素電圧Vpuが印加されデータ線に正の極性を有する階調電圧Vdが印加される場合、実際の画素電圧Vaは、理想的な画素電圧Vpuとは異なり、寄生キャパシタンスの影響によってΔVだけ共通電圧の方に引っ張られる。これと反対に、負の極性を有する階調電圧がデータ線に印加される場合には、実際の画素電圧VaがΔVだけ共通電圧と反対の方に引っ張られる。
【0015】
図2(c)に示されているように、理想的な場合、下部ゲート線ブロックの第1ゲート線Gm+1に連結される第1画素列の画素電極には共通電圧Vcomより高い定電圧Vpdが1フレーム周期の間に印加される。また、第1データ線C1にはデータ線D1に印加される階調電圧の極性と同一の極性を有する階調電圧が印加される。これは上部ゲート線ブロック及び下部ゲート線ブロックのそれぞれの第1ゲート線から走査が始まり、上部ゲート線ブロック及び下部ゲート線ブロックの第1ゲート線に連結された画素電圧の極性が同一であるためである。
【0016】
従って、寄生キャパシタンスの影響によって、実際に画素電極に印加される電圧は図2(d)のような波形を有する。即ち、図2(c)及び(d)に示されているように、正の極性を有する画素電圧Vpdが印加され正の極性を有する階調電圧がデータ線に印加される場合、寄生キャパシタンスの影響により実際の画素電圧Vbは、理想的な画素電圧Vpuと異なり、ΔVだけ共通電圧と反対の方に引っ張られる。また、負の極性を有する階調電圧がデータ線に印加される場合には、実際の画素電圧VbがΔVだけ共通電圧の方に引っ張られる。
【0017】
その結果、境界面の2つの画素行の画素にはデータ線に印加される電圧が反対方向に影響を及ぼすので、画素に印加される電圧と共通電圧との実際の差は図2(b)及び(d)に斜線で示した部分になる。従って、上部ブロックと下部ブロックとの境界部分の画素において液晶物質を透過する光の量の差が大きくなり、これによって境界部分で輝度不均一が発生する。結局、上部ブロックと下部ブロックとの境界部分に望ましくない線が現われる。
発明の概要
本発明の目的は、表示画面を2つのパネルに分割して駆動し2つのパネルの境界部分の輝度不均一現象を防止する液晶表示装置及びその駆動方法を提供することである。
【0018】
このような目的を達成するために、本発明の液晶表示パネルは上部パネル及び下部パネルの2つのパネルに分割される。ゲート線に走査信号を印加する時、上部パネルの走査方向が下部パネルの走査方向と反対であるのでパネルの境界部分の輝度の不均一が防止される。
【0019】
本発明の液晶表示装置は、
多数の第1ゲート線を有する第1ゲート線ブロックと、前記第1ゲート線ブロックの下に形成され、多数の第2ゲート線を有する第2ゲート線ブロックと、前記第1ゲート線ブロックの第1ゲート線から分離され交差する多数の第1データ線と、前記第2ゲート線ブロックの第2ゲート線から分離され交差する多数の第2データ線と、前記ゲート線及びデータ線によって形成される領域によって形成され、マトリックスパターンに配列され、前記ゲート線及びデータ線に連結されるスイッチング素子と共通電圧が印加される共通電極とを有する多数の画素とを含む液晶表示装置パネルと、
前記第1データ線に画像信号を含む階調電圧を印加する第1データ駆動部と、
前記第2データ線に画像信号を含む階調電圧を印加する第2データ駆動部と、
前記第1ゲート線ブロックのゲート線に走査信号を印加する第1ゲート駆動部と、
前記第1ゲート駆動部と反対の走査方向に前記第2ゲート線ブロックのゲート線に走査信号を印加する第2ゲート駆動部と、
外部から画像信号の入力を受けて書込みクロック信号に同期して記録し、前記画像信号を読取りクロック信号に同期して前記第1データ駆動部及び前記第2データ駆動部に出力する少なくとも一つのフレームメモリとを備え、
前記第1ゲート駆動部は、対応する前記ゲート線ブロックの一番目のゲート線から最後のゲート線の方向に走査信号をゲート線に順次に印加し、
前記第2ゲート駆動部は、対応する前記ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に走査信号をゲート線に順次に印加し、
あるいは、
前記第1ゲート駆動部は、前記第1ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に前記ゲート線に走査信号を順次に印加し、
前記第2ゲート駆動部は、前記第2ゲート線ブロックの一番目のゲート線から最後のゲート線にゲート線に走査信号を順次に印加し、
前記フレームメモリは、画像信号が記録される順序と同一の順序に画像信号を前記第1データ駆動部に出力し、画像信号が記録される順序と反対の順序に記録された画像信号を前記第2データ駆動部に出力し、
前記第1ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、前記第2ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、
同一の画素列で前記第1ゲート線ブロックの最後のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性は、前記第2ゲート線ブロックの一番目のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性の極性と同一である。
【0024】
【発明の実施の形態】
以下に、発明者が発明を実施することに伴って予測される最も好ましい形態の図面に基づいて、本発明の好ましい実施例だけが示されて説明される。本発明は発明の範囲内で多様な変形が可能である。従って、図面及び実施の形態は実施例に過ぎず、発明を限定するものではない。
【0025】
図3は本発明の好ましい実施例による液晶表示装置を示す。
液晶表示装置は液晶表示装置パネル100と、上部データ駆動部210と、下部データ駆動部220と、上部ゲート駆動部310と、下部ゲート駆動部320と、上部フレームメモリ410及び下部フレームメモリ420を含むフレームメモリユニット400と、タイミング制御機500からなる。
【0026】
液晶表示装置パネル100はゲートオン信号を伝達するための2m個のゲート線(G1、G2、・・・、Gm+1、・・・、G2m)と、画像信号を表示する階調電圧を伝達するためのデータ線(D1、D2、・・・、DmとC1、C2、・・・、Cn)とを含む。ゲート線とデータ線とによって囲まれた領域は画素を形成し、各画素は、図5に示されているように、薄膜トランジスタ110と、ゲート電極に連結されるゲート線と、ソース電極に連結されるデータ線と、前記薄膜トランジスタ110のドレーン電極に連結される画素電極120と、共通電圧が印可される共通電極(図示していない)とを含む。2m個のゲート線はm個のゲート線(G1、G2、・・・、Gm)を含む上部ゲート線ブロックと、m個のゲート線(Gm+1、Gm+2、・・・、G2m)を有する下部ゲート線ブロックとに分離されている。上部ゲート線ブロックのゲート線(G1、G2、、Gm)に対応する画素に連結された上部データ線(D1、D2、・・・、Dn)は下部ゲート線ブロックのゲート線(Gm+1、Gm+2、、G2m)に対応する画素に連結された下部データ線(C1、C2、、Cn)と分離されている。即ち、本発明の実施例による液晶表示装置パネルは上部パネル140及び下部パネル150からなる。前記上部パネル140は上部ゲート線ブロックと上部データ線(D1、D2、・・・、Dn)を含み、下部パネル150は下部ゲート線ブロックと下部データ線(C1、C2、・・・、Cn)を含む。
【0027】
上部及び下部ゲート駆動部310、320は、それぞれ上部及び下部ゲート線ブロックに連結され、反対の走査方向にゲート線ブロックのゲート線に順次にゲートオン電圧を印加する。例えば、上部ゲート駆動部310が上部ゲート線ブロックの一番目のゲート線G1からm番目のゲート線Gmの方向(即ち、上から下の方向)にゲートオン電圧を駆動する時、下部ゲート駆動部320は下部ゲート線ブロックの最後のゲート線G2mから一番目のゲート線Gm+1の方向(即ち、下から上の方向)にゲートオン電圧を駆動する。前述のように、上部ゲート駆動部310が下から上の方向にゲートオン電圧をゲート線に順次に印加する時、下部ゲート駆動部320は上から下の方向にゲートオン電圧をゲート線に印加する。
【0028】
上部データ駆動部210及び下部データ駆動部220はそれぞれ、液晶表示装置パネルの上部及び下部に形成され、上部フレームメモリ410及び下部フレームメモリ420に連結される。これらはそれぞれ上部データ線(D1、D2、・・・、Dn)及び下部データ線(C1、C2、・・・、Cn)に画像信号を表示する階調電圧を印加する。
【0029】
タイミング制御機500は画像データ信号DATA、メーンクロックMCLK、水平同期信号Hsync、垂直同期信号Vsyncの入力を受けて、タイミング信号をフレームメモリユニット400、上部ゲート駆動部310、下部ゲート駆動部320、上部データ駆動部210、下部データ駆動部220に印加する。上部フレームメモリ410及び下部フレームメモリ420は、書込みクロック信号WCLKと読取りクロック信号RCLK(これの周波数はタイミング制御機500から印加される書込みクロック信号WCLKの1/2である)とに同期して、上部データ駆動部210及び下部データ駆動部220に印加される画像データ信号の書込み及び読取りを行う。
【0030】
以下、本発明の第1実施例による液晶表示装置の操作を説明する。図4(a)及び(b)は書込みクロック信号WCLKと読取りクロック信号RCLK(RCLK=WCLK/2)に同期してフレームメモリにデータが入力され出力されるデータタイミング図である。
外部から画像データ信号DATA、メーンクロックMCLK、垂直同期信号Vsync(即ち、フレーム同期信号)、水平同期信号Hsync(即ち、水平ライン又は走査ラインの同期信号)がタイミング制御機500に入力される。
【0031】
図4(a)に示されているように、フレームメモリはタイミング制御機500から印加される書込みクロック信号WCLKに同期してデータを記録する。即ち、データは一番目の画素行に印加される画像データd1から始まる順序に書込みクロック信号WCLKに同期して上部フレームメモリ410に記録される。この時、一番目の画素行からm番目の画素行(即ち、上部ゲート線ブロックのゲート線に対応する画素行)に印加される画像データ(d1、d2、・・・、dm)が上部フレームメモリ410に記録される。これに反して、下部ゲート線ブロックの一番目のゲート線Gm+1に対応する画素行に印加される画像データdm+1に始まる画像データ(dm+2、・・・、d2m)は順に書込みクロック信号WCLKに同期して下部フレームメモリ420に記録される。
【0032】
上部フレームメモリ410及び下部フレームメモリ420に各画素行に印加される画像データの全てが記録されると、図4(b)に示されているように、読取りクロック信号RCLKに同期した画像データが上部データ駆動部210又は下部データ駆動部220に伝送される。この時、本発明の第1実施例によると、上部データ駆動部210のための画像データは上部フレームメモリ410に記録される順序と反対の順序(即ち、dm、dm−1、dm−2、・・・、d2、d1)に上部データ駆動部210に伝送される。下部データ駆動部220のための画像データは下部フレームメモリ420に記録される順序と同一の順序に下部データ駆動部220に伝送される。従って、本発明によると、フレームメモリとしては、記録される順序と反対の順序にアドレシングされ得るメモリを使用しなければならない。
【0033】
クロック信号HCLKに同期された画像データが上部データ駆動部210及び下部データ駆動部220に伝送されると、画像データは対応する階調電圧に変換され、タイミング制御機500から出力されるロード信号LOADによって上部データ線D1、D2、・・・、Dn及び下部データ線C1、C2、・・・、Cnの各線に印加される。
【0034】
上部ゲート駆動部310及び下部ゲート駆動部320はタイミング制御機500から出力される開始信号STV及びゲートクロックCPVに同期されて上部ゲート線ブロックのゲート線にゲートオン電圧(即ち、走査信号)を印加し、同時に下部ゲート線ブロックのゲート線にもゲートオン電圧を印加する。この時、本発明の第1実施例によると、上部ゲート駆動部310は上部ゲート線ブロックの最後のゲート線Gmから上部ゲート線ブロックの一番目のゲート線G1の方向(即ち、下から上の方向)にゲートオン電圧を順次に印加する。また、下部ゲート駆動部320は下部ゲート線ブロックの一番目のゲート線Gm+1から下部ゲート線ブロックの最後のゲート線G2mの方向(即ち、上から下の方向)にゲートオン電圧を順次に印加する。
【0035】
ゲートオン電圧が印加されたゲート線に連結された薄膜トランジスタはターンオンされ、これに伴って、データ線に印加された階調電圧がターンオンされた薄膜トランジスタを通じて画素電極に伝達されて、所望の画像が表示される。
このような本発明の実施例はドット反転又はライン反転方式を使用してデュアルスキャンLCDを駆動する時に画面の中央に縞模様が発生することを防止することができる。
【0036】
図5は本発明の第1実施例による上部ゲート駆動部310及び下部ゲート駆動部320の走査方向と極性とを示す図面である。図6(a)、(b)、(c)、(d)は本発明の第1実施例による信号の波形を示す図面である。
図5に示されているように、(+)は共通電圧に対する画素電圧の極性が正であるのを示し、(−)は共通電圧に対する画素電圧の極性が負であるのを示す。
【0037】
以下、第1画素列の隣接する2つの画素を例として説明する。
図6(a)に示されているように、理想的な場合、上部ゲート線ブロックの最後のゲート線Gnに連結される第1画素列の画素電極には共通電圧Vcomより低い電圧Vpuが1フレーム周期の間に一定に印加される。しかし、画素電極とデータ線との間に発生する寄生キャパシタンスのため、画素電極に印加される実際の画素電圧はデータ線に印加される電圧の影響を受ける。即ち、一番目の上部データ線D1に共通電圧に対する極性が周期的に反復される階調電圧が印加されるため、画素電極に印加される実際の電圧Vaは図6(b)のようになる。この時、ゲート線が下から上の方向に走査され第1画素列の最後のゲート線Gmに対応する画素電極の極性が負であるため、データ線D1に印加される階調電圧は図6(a)に示されているように負と正とが連続して反復される。
【0038】
より詳しくは、図6(a)及び(b)に示されているように、陰(−)の極性を有する画素電圧Vpuが印加され、陰(−)の極性を有する階調電圧がデータ線に印加される場合、実際の画素電圧Vaは寄生キャパシタンスCpの影響によって理想的な画素電圧Vpuに比べてΔVだけ共通電圧の反対方向に引っ張られる。これに反して、陽(+)の極性を有する階調電圧がデータ線に印加される場合、実際の画素電圧Vaは、ΔVだけ共通電圧の方向に引っ張られる。
【0039】
図6(c)に示されているように、理想的な場合、下部ゲート線ブロックの一番目のゲート線Gm+1に連結される第1画素列の画素電極には共通電圧Vcomより高い電圧Vpdが1フレーム周期の間に一定に印加される。一番目の下部データ線C1にはデータ線D1に印加される階調電圧と異なる極性を有する階調電圧が印加される。これは、図5に示されているように、上部ゲート線ブロックは下から上の方向に走査され、下部ゲート線ブロックは上から下の方向に走査され、上部ゲート線ブロックの最後のゲート線Gmに連結される画素電圧Vpuは下部ゲート線ブロックの一番目のゲート線Gm+1に連結された画素電圧と異なるためである。従って、寄生キャパシタンスCpの影響で画素電極に印加される実際の電圧は図6(d)に示されているような波形を有する。即ち、即ち、図6(c)及び(d)に示されているように、(+)の極性を有する画素電圧Vpdが印加され、(+)の極性を有する階調電圧がデータ線に供給される場合には、実際の画素電圧Vbは、寄生キャパシタンスCpの影響により、理想的な画素電圧Vpdに比べてΔVだけ共通電圧の反対方向に引っ張られる。(−)の極性を有する階調電圧がデータ線に印加される場合には、実際の画素電圧VbがΔVだけ共通電圧の方向に引っ張られる。
【0040】
前述のように、本発明の第1実施例によると、データ線に印加される電圧が境界面に存在する2つの画素行の画素に同一方向に影響を及ぼすため、実際の画素に印加される電圧と共通電圧との差は図6(b)及び(d)に斜線で示されている通りである。従って、境界部分の画素にある液晶物質を透過する光の量の差が小さいので、境界部分における輝度がほとんど均一になる。従って、従来のデュアルスキャンLCD駆動方式において上側パネルと下側パネルとの境界部分で発生していた縞模様が発生しない。
【0041】
以下、本発明の第2実施例による液晶表示装置の操作を説明する。
図7は本発明の第2実施例による液晶表示装置の上部及び下部ゲート駆動部の走査方向と極性を示す回路図である。図8は本発明の第2実施例による各種の信号の波形を示している。
図7に示されているように、境界部分の隣接する2つの画素の極性は互いに同一であり、境界部分のその他の画素の極性は反転する。以下、第1画素列の隣接する2つの画素を例として説明する。
【0042】
図8(a)に示されているように、理想的な場合、共通電圧Vcomより高い画素電圧Vpuが、上部ゲート線ブロックの最後のゲート線Gmに連結される第1画素列の画素電極に1フレーム周期の間に一定に印加される。しかし、画素電極とデータ線との間に生じる寄生キャパシタンスCpのため、画素電極に印加される実際の画素電圧はデータ線に印加される電圧の影響を受ける。
【0043】
即ち、共通電圧に対する極性が周期的に反復される階調電圧が一番目の上部データ線D1に印加されるため、実際の画素電極に印加される電圧Vaは図8(b)に示されているようになる。この時、ゲート線が下から上の方向に走査され第1画素列の最後のゲート線Gmに対応する画素電極の極性が正であるため、データ線D1に印加される階調電圧は図8(a)に示されているように正、負、正、負、・・・の順に反転される。
【0044】
より詳しくは、図8(a)及び(b)に示されているように、正の極性を有する画素電圧Vpuが印加され、正の極性を有する階調電圧がデータ線に印加される時、寄生キャパシタンスの影響によって実際の画素電圧Vaは理想的な画素電圧Vpuと比較するとΔVだけ共通電圧の反対方向に引っ張られる。一方、負の極性を有する階調電圧がデータ線に印加されると、前記画素電圧VaはΔVだけ共通電圧の方向に引っ張られる。
【0045】
図8(c)に示されているように、理想的な場合、共通電圧Vcomより高い画素電圧Vpdが、下部ゲート線ブロックの一番目のゲート線Gm+1に連結される第1画素列の画素電極に1フレーム周期の間に印加される。データ線D1に印加される階調電圧と同一の極性を有する階調電圧が一番目の下部データ線C1に印加される。これは、図7に示されているように、上部ゲート線ブロックが下から上の方向に走査され、下部ゲート線ブロックが上から下の方向に走査され、上部ゲート線ブロックの最後のゲート線Gmに連結される画素電圧の極性が下部ゲート線ブロックの一番目のゲート線Gm+1に連結される画素電圧の極性と同一であるためである。従って、実際の画素電極に印加される電圧は図8(d)のような波形を有する。
【0046】
図8に示されているように、本発明の第2実施例によると、データ線に印加される電圧が境界面にある2つの画素行の画素に同一方向に影響を及ぼすため、画素に印加される実際の電圧と共通電圧との差は図8(b)及び(d)に斜線で示したようになる。従って、境界部分の画素にある液晶物質を透過する光の量の差が小さいので、境界部分の輝度がほとんど均一になる。従って、従来の上側パネルと下側パネルとの境界部分に発生していた縞模様が現われない。
【0047】
前述の本発明の実施例では、上部ゲート駆動部に連結されたゲート線は下から上の方向に走査され、下部ゲート駆動部に連結されたゲート線は上から下の方向に走査される。
しかし、本発明による液晶表示装置の駆動方法は、図9(a)及び(b)に示されているように、上部ゲート駆動部に連結されたゲート線は上から下に走査され、下部ゲート駆動部に連結されたゲート線は下から上の方向に走査される場合も含む。
【0048】
以下、図9(a)及び(b)に基づいて、本発明の第3及び第4実施例による液晶表示装置の駆動方法を説明する。
上部及び下部液晶表示装置パネルの端からパネルの境界部分の方向にゲート線が走査される。即ち、図9(a)に示されているように本発明の第3実施例によると、上部及び下部液晶表示装置パネルの端からパネルの境界部分の方向にゲート線が走査され、境界部分に隣接した2つの画素には互いに異なる極性を有する画素電圧が印加される。図9(b)に示されているように本発明の第4実施例によると、上部及び下部液晶表示装置パネルの端からパネルの境界部分の方向にゲート線が走査され、境界部分に隣接した2つの画素には同一の極性を有する画素電圧が印加される。
【0049】
本発明の第3及び第4実施例の方法を使用してゲート線を駆動するために、図3において上部フレームメモリ410は画像データの記録順序と同一の順序に画像データを上部データ駆動部210に伝送し、下部フレームメモリ420は画像データの記録順序と反対の順序に画像データを下部データ駆動部220に伝送する。上部ゲート駆動部310及び下部ゲート駆動部320はそれぞれ上部ゲート線ブロックの一番目のゲート線G1及び下部ゲート線ブロックの最後のゲート線G2mからゲートオン信号を順次に出力する。第3及び第4実施例におけるこれ以外の駆動方法は図3に基づいて前述したものと同一である。
【0050】
本発明の第3及び第4実施例によって液晶表示装置を駆動する場合、境界面にある2つの画素行の画素はデータ線に印加される電圧によって同一の方向に影響を受ける。従って、境界部分の画素にある液晶物質を透過する光の量の差が小さいので、境界部分の輝度がほとんど均一になる。その結果、従来の上側パネルと下側パネルとの境界部分に発生する縞模様が現われない。
【0051】
以上の説明のように、本発明によると、上部パネルのゲート線の走査方向を下部パネルのゲート線の走査方向と反対の方向にすることによって輝度不均一現象を防止することができる。
本発明は以上のように最も実用的で好ましい実施例に基づいて説明されているが、このような実施例に限定されるものでなく、請求範囲及び思想に含まれる同価の構造及び多様な変形を全て含む。
【図面の簡単な説明】
【図1】デュアルスキャン方式を利用した液晶表示装置を示す図面である。
【図2】従来の液晶表示装置の駆動方法よる信号波形を示す図面である。
【図3】本発明の好ましい実施例による液晶表示装置を示す概略図である。
【図4】書込みクロック信号と読取りクロック信号に同期して各々のフレームに入出力されるデータのタイミングを示す図面である。
【図5】本発明の第1実施例による図3に示されている液晶表示装置の極性及び走査方向を示す回路図である。
【図6】本発明の第1実施例による信号の波形を示す図面である。
【図7】本発明の第2実施例による図3に示した液晶表示装置の極性と走査方向を示す回路図である。
【図8】本発明の第2実施例による信号の波形を示す図面である。
【図9】はそれぞれ第3実施例及び第4実施例による図3に示した液晶表示装置の極性と走査方向を示す回路図である。
Claims (3)
- 多数の第1ゲート線を有する第1ゲート線ブロックと、前記第1ゲート線ブロックの下に形成され、多数の第2ゲート線を有する第2ゲート線ブロックと、前記第1ゲート線ブロックの第1ゲート線から分離され交差する多数の第1データ線と、前記第2ゲート線ブロックの第2ゲート線から分離され交差する多数の第2データ線と、前記ゲート線及びデータ線によって形成される領域によって形成され、マトリックスパターンに配列され、前記ゲート線及びデータ線に連結されるスイッチング素子と共通電圧が印加される共通電極とを有する多数の画素とを含む液晶表示装置パネルと、
前記第1データ線に画像信号を含む階調電圧を印加する第1データ駆動部と、
前記第2データ線に画像信号を含む階調電圧を印加する第2データ駆動部と、
前記第1ゲート線ブロックのゲート線に走査信号を印加する第1ゲート駆動部と、
前記第1ゲート駆動部と反対の走査方向に前記第2ゲート線ブロックのゲート線に走査信号を印加する第2ゲート駆動部と、
外部から画像信号の入力を受けて書込みクロック信号に同期して記録し、前記画像信号を読取りクロック信号に同期して前記第1データ駆動部及び前記第2データ駆動部に出力する少なくとも一つのフレームメモリとを備え、
前記第1ゲート駆動部は、対応する前記ゲート線ブロックの一番目のゲート線から最後のゲート線の方向に走査信号をゲート線に順次に印加し、
前記第2ゲート駆動部は、対応する前記ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に走査信号をゲート線に順次に印加し、
あるいは、
前記第1ゲート駆動部は、前記第1ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に前記ゲート線に走査信号を順次に印加し、
前記第2ゲート駆動部は、前記第2ゲート線ブロックの一番目のゲート線から最後のゲート線にゲート線に走査信号を順次に印加し、
前記フレームメモリは、画像信号が記録される順序と同一の順序に画像信号を前記第1データ駆動部に出力し、画像信号が記録される順序と反対の順序に記録された画像信号を前記第2データ駆動部に出力し、
前記第1ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、前記第2ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、
同一の画素列で前記第1ゲート線ブロックの最後のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性は、前記第2ゲート線ブロックの一番目のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性の極性と同一である
液晶表示装置。 - 前記第1ゲート線の数は前記第2ゲート線の数と同一である請求項1に記載の液晶表示装置。
- 前記第1及び第2ゲート駆動部は同時に走査される請求項2に記載の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990006086A KR100312760B1 (ko) | 1999-02-24 | 1999-02-24 | 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법 |
KR1999P6086 | 1999-02-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000310767A JP2000310767A (ja) | 2000-11-07 |
JP4719330B2 true JP4719330B2 (ja) | 2011-07-06 |
Family
ID=19574921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000048362A Expired - Lifetime JP4719330B2 (ja) | 1999-02-24 | 2000-02-24 | 液晶表示装置及びその駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7136040B1 (ja) |
JP (1) | JP4719330B2 (ja) |
KR (1) | KR100312760B1 (ja) |
TW (1) | TW442694B (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100598734B1 (ko) * | 1999-03-19 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
JP2002175056A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 液晶表示装置 |
KR100759967B1 (ko) * | 2000-12-16 | 2007-09-18 | 삼성전자주식회사 | 플랫 패널 표시 장치 |
JP4132654B2 (ja) * | 2000-12-18 | 2008-08-13 | 株式会社ルネサステクノロジ | 表示制御装置および携帯用電子機器 |
JP3710728B2 (ja) * | 2001-06-29 | 2005-10-26 | シャープ株式会社 | 液晶駆動装置 |
KR100859472B1 (ko) * | 2002-06-29 | 2008-09-23 | 엘지디스플레이 주식회사 | 액정 표시장치 |
KR100925453B1 (ko) * | 2002-08-02 | 2009-11-06 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법 |
TW580671B (en) * | 2002-11-01 | 2004-03-21 | Chi Mei Optoelectronics Corp | A liquid crystal display panel including multi scanning bands |
US7499015B2 (en) * | 2002-11-25 | 2009-03-03 | Nxp B.V. | Display with reduced “block dim” effect |
US7283105B2 (en) * | 2003-04-24 | 2007-10-16 | Displaytech, Inc. | Microdisplay and interface on single chip |
JP2005189758A (ja) * | 2003-12-26 | 2005-07-14 | Sony Corp | 表示デバイス及び投射型表示装置 |
JP2005234496A (ja) * | 2004-02-23 | 2005-09-02 | Toshiba Matsushita Display Technology Co Ltd | フリッカ補償回路 |
JP2005300885A (ja) * | 2004-04-12 | 2005-10-27 | Koninkl Philips Electronics Nv | 液晶表示装置 |
JP5477523B2 (ja) * | 2006-06-15 | 2014-04-23 | 三国電子有限会社 | 低コスト大画面広視野角高速応答液晶表示装置 |
KR100746646B1 (ko) * | 2006-07-11 | 2007-08-06 | 삼성전자주식회사 | 디스플레이 구동 회로 및 이를 갖는 액정 표시 장치 |
KR20080089992A (ko) * | 2007-04-03 | 2008-10-08 | 삼성전자주식회사 | 표시 기판 및 이를 포함하는 액정 표시 장치 |
TWI336464B (en) * | 2007-07-04 | 2011-01-21 | Au Optronics Corp | Liquid crystal display panel and driving method thereof |
CN101772801B (zh) * | 2007-08-10 | 2013-10-16 | 夏普株式会社 | 显示装置、显示装置的控制装置、显示装置的驱动方法、液晶显示装置、及电视接收机 |
JP5199638B2 (ja) * | 2007-10-16 | 2013-05-15 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
JP2011141360A (ja) * | 2010-01-06 | 2011-07-21 | Canon Inc | 画像表示装置および画像表示装置の制御方法 |
JP5267588B2 (ja) * | 2010-03-26 | 2013-08-21 | 株式会社デンソー | 区画線検出装置および区画線検出方法 |
KR101329970B1 (ko) * | 2010-12-13 | 2013-11-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
WO2012157651A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機 |
JP2013167772A (ja) * | 2012-02-16 | 2013-08-29 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置 |
TWI459365B (zh) * | 2012-03-29 | 2014-11-01 | Ili Technology Corp | Display device and scan driver |
JP5398897B2 (ja) * | 2012-12-11 | 2014-01-29 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR102089326B1 (ko) * | 2013-10-01 | 2020-03-17 | 엘지디스플레이 주식회사 | 표시장치 |
KR102127240B1 (ko) * | 2013-12-13 | 2020-06-26 | 엘지디스플레이 주식회사 | 표시장치 및 그 신호라인, 그 제조방법 |
KR102208386B1 (ko) * | 2014-01-22 | 2021-01-28 | 삼성디스플레이 주식회사 | 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 |
JP2016009112A (ja) * | 2014-06-25 | 2016-01-18 | ソニー株式会社 | 表示装置 |
KR102241247B1 (ko) | 2014-09-02 | 2021-04-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR20160076227A (ko) * | 2014-12-22 | 2016-06-30 | 삼성전자주식회사 | 디스플레이 장치, 이를 포함하는 디스플레이 시스템 및 디스플레이 방법 |
CN104464602A (zh) * | 2014-12-25 | 2015-03-25 | 上海天马微电子有限公司 | 显示面板及其驱动方法、驱动装置、显示装置 |
KR102534740B1 (ko) * | 2014-12-31 | 2023-05-19 | 엘지디스플레이 주식회사 | 게이트 구동회로와 이를 포함하는 표시장치 |
KR20170039335A (ko) * | 2015-10-01 | 2017-04-11 | 삼성전자주식회사 | 디스플레이 장치, 그의 디스플레이 방법 및 디스플레이 시스템 |
WO2017090206A1 (ja) * | 2015-11-27 | 2017-06-01 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置 |
JP2018136495A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社ジャパンディスプレイ | 表示ドライバ及び表示装置 |
KR102556917B1 (ko) * | 2018-03-09 | 2023-07-19 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
CN110264893B (zh) * | 2019-06-18 | 2021-07-30 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
CN110456586B (zh) * | 2019-08-22 | 2021-08-06 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09297564A (ja) * | 1995-12-30 | 1997-11-18 | Samsung Electron Co Ltd | 表示装置、その駆動回路および駆動方法 |
JPH1048595A (ja) * | 1996-08-05 | 1998-02-20 | Toshiba Corp | 液晶表示装置 |
JPH10104664A (ja) * | 1996-08-05 | 1998-04-24 | Sharp Corp | 液晶表示装置 |
JPH112798A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | アクティブマトリクス液晶表示装置 |
JPH11102172A (ja) * | 1997-09-26 | 1999-04-13 | Sharp Corp | ドットマトリクス表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU588062B2 (en) * | 1985-10-16 | 1989-09-07 | Sanyo Electric Co., Ltd. | Lcd matrix alternating drive circuit |
JP2898027B2 (ja) * | 1989-10-09 | 1999-05-31 | 株式会社日立製作所 | 表示装置及び表示装置の走査方法 |
JPH09130708A (ja) * | 1995-10-31 | 1997-05-16 | Victor Co Of Japan Ltd | 液晶画像表示装置 |
KR100235592B1 (ko) * | 1997-01-22 | 1999-12-15 | 구본준 | 평행전계형 액정표시장치 |
-
1999
- 1999-02-24 KR KR1019990006086A patent/KR100312760B1/ko not_active IP Right Cessation
- 1999-08-31 TW TW088114944A patent/TW442694B/zh not_active IP Right Cessation
-
2000
- 2000-02-24 JP JP2000048362A patent/JP4719330B2/ja not_active Expired - Lifetime
- 2000-02-24 US US09/512,267 patent/US7136040B1/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09297564A (ja) * | 1995-12-30 | 1997-11-18 | Samsung Electron Co Ltd | 表示装置、その駆動回路および駆動方法 |
JPH1048595A (ja) * | 1996-08-05 | 1998-02-20 | Toshiba Corp | 液晶表示装置 |
JPH10104664A (ja) * | 1996-08-05 | 1998-04-24 | Sharp Corp | 液晶表示装置 |
JPH112798A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | アクティブマトリクス液晶表示装置 |
JPH11102172A (ja) * | 1997-09-26 | 1999-04-13 | Sharp Corp | ドットマトリクス表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2000310767A (ja) | 2000-11-07 |
KR20000056611A (ko) | 2000-09-15 |
US7136040B1 (en) | 2006-11-14 |
TW442694B (en) | 2001-06-23 |
KR100312760B1 (ko) | 2001-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719330B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP5303095B2 (ja) | 液晶表示装置の駆動方法 | |
KR100895303B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100627762B1 (ko) | 평면 표시 패널의 구동 방법 및 평면 표시 장치 | |
US8232946B2 (en) | Liquid crystal display and driving method thereof | |
KR100925453B1 (ko) | 액정 표시 장치 및 그의 구동 방법 | |
JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
US8552953B2 (en) | Display device | |
KR101281979B1 (ko) | 액정표시장치 | |
KR100864922B1 (ko) | 액정표시장치 | |
JP2002055325A (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
KR20030083309A (ko) | 액정표시장치 | |
KR20070000852A (ko) | 액정표시장치의 게이트 구동방법 | |
JP2001202066A (ja) | 画像表示装置及びその駆動方法 | |
WO2007135803A1 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
JP3450164B2 (ja) | ドットマトリクス表示装置 | |
US7002543B2 (en) | Method for driving active matrix type liquid crystal display | |
JP4824863B2 (ja) | 液晶表示パネルとこれを含む液晶表示装置及びその駆動方法 | |
KR100350645B1 (ko) | 플리커링을 줄이기 위한 액정 표시 장치 | |
KR20010036308A (ko) | 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법 | |
KR100898789B1 (ko) | 액정표시장치의 구동방법 | |
KR100361469B1 (ko) | 액정표시소자 구동장치 및 그 방법 | |
JP5418388B2 (ja) | 液晶表示装置 | |
KR101238007B1 (ko) | 액정 표시 장치 및 그의 구동 방법 | |
JP2003223152A (ja) | アクティブマトリックス液晶表示装置及びそれを用いた画像表示応用装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060831 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060901 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100202 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4719330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |