JP4719330B2

JP4719330B2 - 液晶表示装置及びその駆動方法

Info

Publication number: JP4719330B2
Application number: JP2000048362A
Authority: JP
Inventors: パク，ウォン−ヨン; パーク，ヘン−オン
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-02-24
Filing date: 2000-02-24
Publication date: 2011-07-06
Anticipated expiration: 2020-02-24
Also published as: JP2000310767A; KR20000056611A; US7136040B1; TW442694B; KR100312760B1

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置及びその駆動方法に関する。より詳しくは、本発明は２部分に分割されてそれぞれ駆動する画面を有する液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
パーソナルコンピューターやテレビが軽量化及び薄形化することによって、ディスプレイ装置も軽量化及び薄形化が要求されている。従って、ＬＣＤのような平板表示装置が陰極線管（CRT）の代わりとして増加している。
所望の画像信号を得るために、ＬＣＤは２枚の基板の間に注入されている異方性誘電率を有する液晶物質に電界（electric field）を印加し、電界の強さによって基板を通して透過する光の量を調節する。ＬＣＤは最も一般的に使用される携帯用平板表示装置の１つである。
【０００３】
特に、薄膜トランジスタ（thin film transistor；TFT）をスイッチング素子として採用したＴＦＴ−ＬＣＤが広く使用される。
前記ＬＣＤは走査信号を伝達する多数のゲート線を含む。前記ゲート線に交差する多数のデータ線が画像データを伝達する。前記ゲート線及びデータ線によって形成される領域で形成される多数の画素はゲート線、データ線、スイッチング素子を通して相互に連結される。
【０００４】
以下、このようなＬＣＤにおいて各画素に画像データを印加する方法を説明する。
ゲートをオンにする走査信号（又はゲートオン信号）がゲート線に順次に印加される時、前記ゲート線に連結されるスイッチング素子は順次にオンになる。前記ゲート線に対応する画素行に印加される画像信号（即ち、階調電圧（data vol-tage））は同時に各データ線に印加される。前記データ線に印加された画像信号はその後にターンオンされているスイッチング素子を通して各画素に印加される。この時、１フレーム周期の間に全てのゲート線に順次にゲートオン信号が印加されることによって画像信号は全ての画素行に印加され、１フレームの画像が表示される。
【０００５】
最近に開発された高解像度ＬＣＤはより多くのゲート線が要求される。しかし、１フレームを走査するのにかかる時間は１/６０秒に制限されているため、各ゲート線に印加されるゲートオン信号の時間間隔（time interval）が短くなる。このため、スイッチング素子を通じて前記画像行に充分な画像信号（階調電圧）を印加することが難しく、画質を低下させる。
【０００６】
従って、最近では充分なゲートオン時間を確保するために、表示画面を２部分（上部及び下部）に分割して液晶表示装置を駆動する方式が提案されている。このような駆動方式を‘デュアルスキャン方式’という。
図１はデュアルスキャン方式を採用した液晶表示装置を示す。
図１に示されているように、デュアルスキャン方式を使用する液晶表示装置は液晶表示装置パネル１０、上部データ駆動部２１、下部データ駆動部２２、上部ゲート駆動部３１、下部ゲート駆動部３２からなる。
【０００７】
液晶表示装置パネル１０はゲートオン信号を伝達するための多数のゲート線（Ｇ１、Ｇ２、．．．、Ｇｍ、Ｇｍ＋１、．．．、Ｇ２ｍ）と、階調電圧（即ち、画像信号）を伝達するための多数のデータ線（Ｄ１、Ｄ２、．．．、Ｄｎ、Ｃ１、Ｃ２、．．．、Ｃｎ）を含む。ゲート線とデータ線との交差によって形成される領域は画素を形成する。各画素はゲート電極がゲート線に連結されソース電極がデータ線に連結される薄膜トランジスタ１２、薄膜トランジスタ１２のドレーン電極に連結される画素電極１４、共通電圧が印加される共通電極（図示されていない）を含む。前記多数のゲート線はそれぞれｍ個のゲート線（Ｇ１、Ｇ２、．．Ｇｍ）、（Ｇｍ+１、．．．、Ｇ２ｍ）からなる上部及び下部ゲート線ブロックに分割される。上部ゲート線ブロックのゲート線（Ｇ１、Ｇ２、．．Ｇｍ）に対応する画素に連結されたデータ線（Ｄ１、Ｄ２、．．．、Ｄｎ）は下部ゲート線ブロックのゲート線（Ｇｍ+１、．．．、Ｇ２ｍ）に対応する画素に連結されたデータ線（Ｃ１、Ｃ２、．．．、Ｃｎ）から分離されている。例えば、第１列の上部画素はデータ線Ｄ１に連結され、第１列の下部画素はデータ線Ｃ１と連結される。
【０００８】
それぞれ上部及び下部ゲート線ブロックに連結される上部及び下部ゲート駆動部３１、３２はそれぞれ上部及び下部ゲート線ブロックのゲート線に順次にゲートオン電圧を印加する。この時、ゲートオン電圧は一番目のゲート線から最後のゲート線の順にゲート線に印加される。それぞれ液晶表示装置パネルの上部及び下部に形成される上部及び下部データ駆動部２１、２２はそれぞれ上部データ線（Ｄ１、Ｄ２、．．．、Ｄｎ）及び下部データ線（Ｃ１、Ｃ２、．．．、Ｃｎ）に階調電圧を印加する。
【０００９】
以下、前記液晶表示装置の動作を説明する。
第１ゲート線から始まって順次に上部及び下部ゲート線ブロックのゲート線から薄膜トランジスタ１２に、さらにそれにつづくゲート線にゲートオン信号が印加される。これと同時に、上部及び下部データ線に階調電圧（即ち、画像信号）が印加される。前記ゲートオン信号によって薄膜トランジスタ１２がターンオンされ、データ線に印加された階調電圧はターンオンされた薄膜トランジスタ１２を通じて画素電極に印加される。画素電圧（即ち、画素電極に印加された電圧）と共通電極の共通電圧との差によって生じる電界が液晶物質に印加される。液晶物質の配列は電界の強さ（電界の強さは階調電圧の強さに応じて変動する）に応じて変わるので、液晶物質を透過する光の量が変わるようになる。従って、所望の画像が液晶表示装置に表示される。
【００１０】
前記ゲートオン信号が前記上部及び下部ゲート線ブロックのゲート線に同時に印加されるため、前述のデュアルスキャン方式の液晶表示装置は従来のシングルスキャン液晶表示装置よりゲートオン時間が２倍長いという長所を有する。
液晶物質に連続して同一方向の電界が印加されると、液晶物質が劣化する。従って、階調電圧が駆動される時、階調電圧の極性は交互に正及び負になる。このような駆動方式を反転駆動方式という。
【００１１】
反転駆動方式の類型にはフレーム単位に極性を反転させるフレーム反転駆動方式、ライン単位に極性を反転させるライン反転駆動方式、画素単位に極性を反転させるドット反転駆動方式がある。前記ライン反転及びドット反転駆動方式が最も一般的に使用される。しかし、ライン反転駆動方式又はドット反転駆動方式は、従来のデュアルスキャン方式の液晶表示装置に適用される時、以下に説明されるような問題点が発生する。
【００１２】
図１の液晶表示装置の画素が、正（＋）と負（−）で示されているように、ドット反転駆動方式によって駆動されると仮定する。ここで陽（+）極は共通電圧に対する画素電圧の極性が正であることを示し、陰（−）極は共通電圧に対する画素電圧の極性が負であることを示す。
前記上部ゲート線ブロックのゲート線Ｇｍ及びデータ線Ｄ１に電気的に連結される画素電極に印加される電圧の波形と、前記下部ゲート線ブロックのゲート線Ｇｍ＋１及びデータ線Ｃ１に電気的に連結される画素電極に印加される電圧の波形は図２に示されている。
【００１３】
図２に示されているように、理想的な状態では、上部ゲート線ブロックの最後のゲート線Ｇｍに連結される第１画素列の画素電極に共通電圧Ｖｃｏｍより低い電圧Ｖｐｕが１フレーム周期の間一定に印加される。しかし、実際の液晶表示装置では、画素電極とデータ線との間で寄生キャパシタンスが生成するため、実際の画素電極に印加される画素電圧はデータ線に印加される電圧から影響を受ける。即ち、図２（ａ）に示されているように、第１データ線Ｄ１に共通電圧Ｖｃｏｍについての極性が周期的に反復される階調電圧Ｖｄ１が印加されるため、画素電極に印加される実際の電圧Ｖａは図２（ｂ）のような波形を有するようになる。説明の便宜のために、階調電圧が共通電圧Ｖｃｏｍについて対称的であると仮定する。
【００１４】
より詳しくは、図２（ａ）及び（ｂ）に示されているように、負の極性を有する画素電圧Ｖｐｕが印加されデータ線に正の極性を有する階調電圧Ｖｄが印加される場合、実際の画素電圧Ｖａは、理想的な画素電圧Ｖｐｕとは異なり、寄生キャパシタンスの影響によってΔＶだけ共通電圧の方に引っ張られる。これと反対に、負の極性を有する階調電圧がデータ線に印加される場合には、実際の画素電圧ＶａがΔＶだけ共通電圧と反対の方に引っ張られる。
【００１５】
図２（ｃ）に示されているように、理想的な場合、下部ゲート線ブロックの第１ゲート線Ｇｍ+１に連結される第１画素列の画素電極には共通電圧Ｖｃｏｍより高い定電圧Ｖｐｄが１フレーム周期の間に印加される。また、第１データ線Ｃ１にはデータ線Ｄ１に印加される階調電圧の極性と同一の極性を有する階調電圧が印加される。これは上部ゲート線ブロック及び下部ゲート線ブロックのそれぞれの第１ゲート線から走査が始まり、上部ゲート線ブロック及び下部ゲート線ブロックの第１ゲート線に連結された画素電圧の極性が同一であるためである。
【００１６】
従って、寄生キャパシタンスの影響によって、実際に画素電極に印加される電圧は図２（ｄ）のような波形を有する。即ち、図２（ｃ）及び（ｄ）に示されているように、正の極性を有する画素電圧Ｖｐｄが印加され正の極性を有する階調電圧がデータ線に印加される場合、寄生キャパシタンスの影響により実際の画素電圧Ｖｂは、理想的な画素電圧Ｖｐｕと異なり、ΔＶだけ共通電圧と反対の方に引っ張られる。また、負の極性を有する階調電圧がデータ線に印加される場合には、実際の画素電圧ＶｂがΔＶだけ共通電圧の方に引っ張られる。
【００１７】
その結果、境界面の２つの画素行の画素にはデータ線に印加される電圧が反対方向に影響を及ぼすので、画素に印加される電圧と共通電圧との実際の差は図２（ｂ）及び（ｄ）に斜線で示した部分になる。従って、上部ブロックと下部ブロックとの境界部分の画素において液晶物質を透過する光の量の差が大きくなり、これによって境界部分で輝度不均一が発生する。結局、上部ブロックと下部ブロックとの境界部分に望ましくない線が現われる。
発明の概要
本発明の目的は、表示画面を２つのパネルに分割して駆動し２つのパネルの境界部分の輝度不均一現象を防止する液晶表示装置及びその駆動方法を提供することである。
【００１８】
このような目的を達成するために、本発明の液晶表示パネルは上部パネル及び下部パネルの２つのパネルに分割される。ゲート線に走査信号を印加する時、上部パネルの走査方向が下部パネルの走査方向と反対であるのでパネルの境界部分の輝度の不均一が防止される。
【００１９】
本発明の液晶表示装置は、
多数の第１ゲート線を有する第１ゲート線ブロックと、前記第１ゲート線ブロックの下に形成され、多数の第２ゲート線を有する第２ゲート線ブロックと、前記第１ゲート線ブロックの第１ゲート線から分離され交差する多数の第１データ線と、前記第２ゲート線ブロックの第２ゲート線から分離され交差する多数の第２データ線と、前記ゲート線及びデータ線によって形成される領域によって形成され、マトリックスパターンに配列され、前記ゲート線及びデータ線に連結されるスイッチング素子と共通電圧が印加される共通電極とを有する多数の画素とを含む液晶表示装置パネルと、
前記第１データ線に画像信号を含む階調電圧を印加する第１データ駆動部と、
前記第２データ線に画像信号を含む階調電圧を印加する第２データ駆動部と、
前記第１ゲート線ブロックのゲート線に走査信号を印加する第１ゲート駆動部と、
前記第１ゲート駆動部と反対の走査方向に前記第２ゲート線ブロックのゲート線に走査信号を印加する第２ゲート駆動部と、
外部から画像信号の入力を受けて書込みクロック信号に同期して記録し、前記画像信号を読取りクロック信号に同期して前記第１データ駆動部及び前記第２データ駆動部に出力する少なくとも一つのフレームメモリとを備え、
前記第１ゲート駆動部は、対応する前記ゲート線ブロックの一番目のゲート線から最後のゲート線の方向に走査信号をゲート線に順次に印加し、
前記第２ゲート駆動部は、対応する前記ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に走査信号をゲート線に順次に印加し、
あるいは、
前記第１ゲート駆動部は、前記第１ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に前記ゲート線に走査信号を順次に印加し、
前記第２ゲート駆動部は、前記第２ゲート線ブロックの一番目のゲート線から最後のゲート線にゲート線に走査信号を順次に印加し、
前記フレームメモリは、画像信号が記録される順序と同一の順序に画像信号を前記第１データ駆動部に出力し、画像信号が記録される順序と反対の順序に記録された画像信号を前記第２データ駆動部に出力し、
前記第１ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、前記第２ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、
同一の画素列で前記第１ゲート線ブロックの最後のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性は、前記第２ゲート線ブロックの一番目のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性の極性と同一である。
【００２４】
【発明の実施の形態】
以下に、発明者が発明を実施することに伴って予測される最も好ましい形態の図面に基づいて、本発明の好ましい実施例だけが示されて説明される。本発明は発明の範囲内で多様な変形が可能である。従って、図面及び実施の形態は実施例に過ぎず、発明を限定するものではない。
【００２５】
図３は本発明の好ましい実施例による液晶表示装置を示す。
液晶表示装置は液晶表示装置パネル１００と、上部データ駆動部２１０と、下部データ駆動部２２０と、上部ゲート駆動部３１０と、下部ゲート駆動部３２０と、上部フレームメモリ４１０及び下部フレームメモリ４２０を含むフレームメモリユニット４００と、タイミング制御機５００からなる。
【００２６】
液晶表示装置パネル１００はゲートオン信号を伝達するための２ｍ個のゲート線（Ｇ１、Ｇ２、・・・、Ｇｍ+１、・・・、Ｇ２ｍ）と、画像信号を表示する階調電圧を伝達するためのデータ線（Ｄ１、Ｄ２、・・・、ＤｍとＣ１、C２、・・・、Ｃｎ）とを含む。ゲート線とデータ線とによって囲まれた領域は画素を形成し、各画素は、図５に示されているように、薄膜トランジスタ１１０と、ゲート電極に連結されるゲート線と、ソース電極に連結されるデータ線と、前記薄膜トランジスタ１１０のドレーン電極に連結される画素電極１２０と、共通電圧が印可される共通電極（図示していない）とを含む。２ｍ個のゲート線はｍ個のゲート線（Ｇ１、Ｇ２、・・・、Ｇｍ）を含む上部ゲート線ブロックと、ｍ個のゲート線（Ｇｍ+１、Ｇｍ＋２、・・・、Ｇ２ｍ）を有する下部ゲート線ブロックとに分離されている。上部ゲート線ブロックのゲート線（Ｇ１、Ｇ２、、Ｇｍ）に対応する画素に連結された上部データ線（Ｄ１、Ｄ２、・・・、Ｄｎ）は下部ゲート線ブロックのゲート線（Ｇｍ+１、Ｇｍ+２、、Ｇ２ｍ）に対応する画素に連結された下部データ線（Ｃ１、Ｃ２、、Ｃｎ）と分離されている。即ち、本発明の実施例による液晶表示装置パネルは上部パネル１４０及び下部パネル１５０からなる。前記上部パネル１４０は上部ゲート線ブロックと上部データ線（Ｄ１、Ｄ２、・・・、Ｄｎ）を含み、下部パネル１５０は下部ゲート線ブロックと下部データ線（Ｃ１、Ｃ２、・・・、Ｃｎ）を含む。
【００２７】
上部及び下部ゲート駆動部３１０、３２０は、それぞれ上部及び下部ゲート線ブロックに連結され、反対の走査方向にゲート線ブロックのゲート線に順次にゲートオン電圧を印加する。例えば、上部ゲート駆動部３１０が上部ゲート線ブロックの一番目のゲート線Ｇ１からｍ番目のゲート線Ｇｍの方向（即ち、上から下の方向）にゲートオン電圧を駆動する時、下部ゲート駆動部３２０は下部ゲート線ブロックの最後のゲート線Ｇ２ｍから一番目のゲート線Ｇｍ+１の方向（即ち、下から上の方向）にゲートオン電圧を駆動する。前述のように、上部ゲート駆動部３１０が下から上の方向にゲートオン電圧をゲート線に順次に印加する時、下部ゲート駆動部３２０は上から下の方向にゲートオン電圧をゲート線に印加する。
【００２８】
上部データ駆動部２１０及び下部データ駆動部２２０はそれぞれ、液晶表示装置パネルの上部及び下部に形成され、上部フレームメモリ４１０及び下部フレームメモリ４２０に連結される。これらはそれぞれ上部データ線（Ｄ１、Ｄ２、・・・、Ｄｎ）及び下部データ線（Ｃ１、Ｃ２、・・・、Ｃｎ）に画像信号を表示する階調電圧を印加する。
【００２９】
タイミング制御機５００は画像データ信号ＤＡＴＡ、メーンクロックＭＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃの入力を受けて、タイミング信号をフレームメモリユニット４００、上部ゲート駆動部３１０、下部ゲート駆動部３２０、上部データ駆動部２１０、下部データ駆動部２２０に印加する。上部フレームメモリ４１０及び下部フレームメモリ４２０は、書込みクロック信号ＷＣＬＫと読取りクロック信号ＲＣＬＫ（これの周波数はタイミング制御機５００から印加される書込みクロック信号ＷＣＬＫの１／２である）とに同期して、上部データ駆動部２１０及び下部データ駆動部２２０に印加される画像データ信号の書込み及び読取りを行う。
【００３０】
以下、本発明の第１実施例による液晶表示装置の操作を説明する。図４（ａ）及び（ｂ）は書込みクロック信号ＷＣＬＫと読取りクロック信号ＲＣＬＫ（ＲＣＬＫ＝ＷＣＬＫ／２）に同期してフレームメモリにデータが入力され出力されるデータタイミング図である。
外部から画像データ信号ＤＡＴＡ、メーンクロックＭＣＬＫ、垂直同期信号Ｖｓｙｎｃ（即ち、フレーム同期信号）、水平同期信号Ｈｓｙｎｃ（即ち、水平ライン又は走査ラインの同期信号）がタイミング制御機５００に入力される。
【００３１】
図４（ａ）に示されているように、フレームメモリはタイミング制御機５００から印加される書込みクロック信号ＷＣＬＫに同期してデータを記録する。即ち、データは一番目の画素行に印加される画像データｄ１から始まる順序に書込みクロック信号ＷＣＬＫに同期して上部フレームメモリ４１０に記録される。この時、一番目の画素行からｍ番目の画素行（即ち、上部ゲート線ブロックのゲート線に対応する画素行）に印加される画像データ（ｄ１、ｄ２、・・・、ｄｍ）が上部フレームメモリ４１０に記録される。これに反して、下部ゲート線ブロックの一番目のゲート線Ｇｍ+１に対応する画素行に印加される画像データｄｍ+１に始まる画像データ（ｄｍ+２、・・・、ｄ２ｍ）は順に書込みクロック信号ＷＣＬＫに同期して下部フレームメモリ４２０に記録される。
【００３２】
上部フレームメモリ４１０及び下部フレームメモリ４２０に各画素行に印加される画像データの全てが記録されると、図４（ｂ）に示されているように、読取りクロック信号ＲＣＬＫに同期した画像データが上部データ駆動部２１０又は下部データ駆動部２２０に伝送される。この時、本発明の第１実施例によると、上部データ駆動部２１０のための画像データは上部フレームメモリ４１０に記録される順序と反対の順序（即ち、ｄｍ、ｄｍ−１、ｄｍ−２、・・・、ｄ２、ｄ１）に上部データ駆動部２１０に伝送される。下部データ駆動部２２０のための画像データは下部フレームメモリ４２０に記録される順序と同一の順序に下部データ駆動部２２０に伝送される。従って、本発明によると、フレームメモリとしては、記録される順序と反対の順序にアドレシングされ得るメモリを使用しなければならない。
【００３３】
クロック信号ＨＣＬＫに同期された画像データが上部データ駆動部２１０及び下部データ駆動部２２０に伝送されると、画像データは対応する階調電圧に変換され、タイミング制御機５００から出力されるロード信号ＬＯＡＤによって上部データ線Ｄ１、Ｄ２、・・・、Ｄｎ及び下部データ線Ｃ１、Ｃ２、・・・、Ｃｎの各線に印加される。
【００３４】
上部ゲート駆動部３１０及び下部ゲート駆動部３２０はタイミング制御機５００から出力される開始信号ＳＴＶ及びゲートクロックＣＰＶに同期されて上部ゲート線ブロックのゲート線にゲートオン電圧（即ち、走査信号）を印加し、同時に下部ゲート線ブロックのゲート線にもゲートオン電圧を印加する。この時、本発明の第１実施例によると、上部ゲート駆動部３１０は上部ゲート線ブロックの最後のゲート線Ｇｍから上部ゲート線ブロックの一番目のゲート線Ｇ１の方向（即ち、下から上の方向）にゲートオン電圧を順次に印加する。また、下部ゲート駆動部３２０は下部ゲート線ブロックの一番目のゲート線Ｇｍ+１から下部ゲート線ブロックの最後のゲート線Ｇ２ｍの方向（即ち、上から下の方向）にゲートオン電圧を順次に印加する。
【００３５】
ゲートオン電圧が印加されたゲート線に連結された薄膜トランジスタはターンオンされ、これに伴って、データ線に印加された階調電圧がターンオンされた薄膜トランジスタを通じて画素電極に伝達されて、所望の画像が表示される。
このような本発明の実施例はドット反転又はライン反転方式を使用してデュアルスキャンＬＣＤを駆動する時に画面の中央に縞模様が発生することを防止することができる。
【００３６】
図５は本発明の第１実施例による上部ゲート駆動部３１０及び下部ゲート駆動部３２０の走査方向と極性とを示す図面である。図６（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の第１実施例による信号の波形を示す図面である。
図５に示されているように、（＋）は共通電圧に対する画素電圧の極性が正であるのを示し、（−）は共通電圧に対する画素電圧の極性が負であるのを示す。
【００３７】
以下、第１画素列の隣接する２つの画素を例として説明する。
図６（ａ）に示されているように、理想的な場合、上部ゲート線ブロックの最後のゲート線Ｇｎに連結される第１画素列の画素電極には共通電圧Ｖｃｏｍより低い電圧Ｖｐｕが１フレーム周期の間に一定に印加される。しかし、画素電極とデータ線との間に発生する寄生キャパシタンスのため、画素電極に印加される実際の画素電圧はデータ線に印加される電圧の影響を受ける。即ち、一番目の上部データ線Ｄ１に共通電圧に対する極性が周期的に反復される階調電圧が印加されるため、画素電極に印加される実際の電圧Ｖａは図６（ｂ）のようになる。この時、ゲート線が下から上の方向に走査され第１画素列の最後のゲート線Ｇｍに対応する画素電極の極性が負であるため、データ線Ｄ１に印加される階調電圧は図６（ａ）に示されているように負と正とが連続して反復される。
【００３８】
より詳しくは、図６（ａ）及び（ｂ）に示されているように、陰（−）の極性を有する画素電圧Ｖｐｕが印加され、陰（−）の極性を有する階調電圧がデータ線に印加される場合、実際の画素電圧Ｖａは寄生キャパシタンスＣｐの影響によって理想的な画素電圧Ｖｐｕに比べてΔＶだけ共通電圧の反対方向に引っ張られる。これに反して、陽（+）の極性を有する階調電圧がデータ線に印加される場合、実際の画素電圧Ｖａは、ΔＶだけ共通電圧の方向に引っ張られる。
【００３９】
図６（ｃ）に示されているように、理想的な場合、下部ゲート線ブロックの一番目のゲート線Ｇｍ+１に連結される第１画素列の画素電極には共通電圧Ｖｃｏｍより高い電圧Ｖｐｄが１フレーム周期の間に一定に印加される。一番目の下部データ線Ｃ１にはデータ線Ｄ１に印加される階調電圧と異なる極性を有する階調電圧が印加される。これは、図５に示されているように、上部ゲート線ブロックは下から上の方向に走査され、下部ゲート線ブロックは上から下の方向に走査され、上部ゲート線ブロックの最後のゲート線Ｇｍに連結される画素電圧Ｖｐｕは下部ゲート線ブロックの一番目のゲート線Ｇｍ＋１に連結された画素電圧と異なるためである。従って、寄生キャパシタンスＣｐの影響で画素電極に印加される実際の電圧は図６（ｄ）に示されているような波形を有する。即ち、即ち、図６（ｃ）及び（ｄ）に示されているように、（＋）の極性を有する画素電圧Ｖｐｄが印加され、（＋）の極性を有する階調電圧がデータ線に供給される場合には、実際の画素電圧Ｖｂは、寄生キャパシタンスＣｐの影響により、理想的な画素電圧Ｖｐｄに比べてΔＶだけ共通電圧の反対方向に引っ張られる。（−）の極性を有する階調電圧がデータ線に印加される場合には、実際の画素電圧ＶｂがΔＶだけ共通電圧の方向に引っ張られる。
【００４０】
前述のように、本発明の第１実施例によると、データ線に印加される電圧が境界面に存在する２つの画素行の画素に同一方向に影響を及ぼすため、実際の画素に印加される電圧と共通電圧との差は図６（ｂ）及び（ｄ）に斜線で示されている通りである。従って、境界部分の画素にある液晶物質を透過する光の量の差が小さいので、境界部分における輝度がほとんど均一になる。従って、従来のデュアルスキャンＬＣＤ駆動方式において上側パネルと下側パネルとの境界部分で発生していた縞模様が発生しない。
【００４１】
以下、本発明の第２実施例による液晶表示装置の操作を説明する。
図７は本発明の第２実施例による液晶表示装置の上部及び下部ゲート駆動部の走査方向と極性を示す回路図である。図８は本発明の第２実施例による各種の信号の波形を示している。
図７に示されているように、境界部分の隣接する２つの画素の極性は互いに同一であり、境界部分のその他の画素の極性は反転する。以下、第１画素列の隣接する２つの画素を例として説明する。
【００４２】
図８（ａ）に示されているように、理想的な場合、共通電圧Ｖｃｏｍより高い画素電圧Ｖｐｕが、上部ゲート線ブロックの最後のゲート線Ｇｍに連結される第１画素列の画素電極に１フレーム周期の間に一定に印加される。しかし、画素電極とデータ線との間に生じる寄生キャパシタンスＣｐのため、画素電極に印加される実際の画素電圧はデータ線に印加される電圧の影響を受ける。
【００４３】
即ち、共通電圧に対する極性が周期的に反復される階調電圧が一番目の上部データ線Ｄ１に印加されるため、実際の画素電極に印加される電圧Ｖａは図８（ｂ）に示されているようになる。この時、ゲート線が下から上の方向に走査され第１画素列の最後のゲート線Ｇｍに対応する画素電極の極性が正であるため、データ線Ｄ１に印加される階調電圧は図８（ａ）に示されているように正、負、正、負、・・・の順に反転される。
【００４４】
より詳しくは、図８（ａ）及び（ｂ）に示されているように、正の極性を有する画素電圧Ｖｐｕが印加され、正の極性を有する階調電圧がデータ線に印加される時、寄生キャパシタンスの影響によって実際の画素電圧Ｖａは理想的な画素電圧Ｖｐｕと比較するとΔＶだけ共通電圧の反対方向に引っ張られる。一方、負の極性を有する階調電圧がデータ線に印加されると、前記画素電圧ＶａはΔＶだけ共通電圧の方向に引っ張られる。
【００４５】
図８（ｃ）に示されているように、理想的な場合、共通電圧Ｖｃｏｍより高い画素電圧Ｖｐｄが、下部ゲート線ブロックの一番目のゲート線Ｇｍ+１に連結される第１画素列の画素電極に１フレーム周期の間に印加される。データ線Ｄ１に印加される階調電圧と同一の極性を有する階調電圧が一番目の下部データ線Ｃ１に印加される。これは、図７に示されているように、上部ゲート線ブロックが下から上の方向に走査され、下部ゲート線ブロックが上から下の方向に走査され、上部ゲート線ブロックの最後のゲート線Ｇｍに連結される画素電圧の極性が下部ゲート線ブロックの一番目のゲート線Ｇｍ＋１に連結される画素電圧の極性と同一であるためである。従って、実際の画素電極に印加される電圧は図８（ｄ）のような波形を有する。
【００４６】
図８に示されているように、本発明の第２実施例によると、データ線に印加される電圧が境界面にある２つの画素行の画素に同一方向に影響を及ぼすため、画素に印加される実際の電圧と共通電圧との差は図８（ｂ）及び（ｄ）に斜線で示したようになる。従って、境界部分の画素にある液晶物質を透過する光の量の差が小さいので、境界部分の輝度がほとんど均一になる。従って、従来の上側パネルと下側パネルとの境界部分に発生していた縞模様が現われない。
【００４７】
前述の本発明の実施例では、上部ゲート駆動部に連結されたゲート線は下から上の方向に走査され、下部ゲート駆動部に連結されたゲート線は上から下の方向に走査される。
しかし、本発明による液晶表示装置の駆動方法は、図９（ａ）及び（ｂ）に示されているように、上部ゲート駆動部に連結されたゲート線は上から下に走査され、下部ゲート駆動部に連結されたゲート線は下から上の方向に走査される場合も含む。
【００４８】
以下、図９（ａ）及び（ｂ）に基づいて、本発明の第３及び第４実施例による液晶表示装置の駆動方法を説明する。
上部及び下部液晶表示装置パネルの端からパネルの境界部分の方向にゲート線が走査される。即ち、図９（ａ）に示されているように本発明の第３実施例によると、上部及び下部液晶表示装置パネルの端からパネルの境界部分の方向にゲート線が走査され、境界部分に隣接した２つの画素には互いに異なる極性を有する画素電圧が印加される。図９（ｂ）に示されているように本発明の第４実施例によると、上部及び下部液晶表示装置パネルの端からパネルの境界部分の方向にゲート線が走査され、境界部分に隣接した２つの画素には同一の極性を有する画素電圧が印加される。
【００４９】
本発明の第３及び第４実施例の方法を使用してゲート線を駆動するために、図３において上部フレームメモリ４１０は画像データの記録順序と同一の順序に画像データを上部データ駆動部２１０に伝送し、下部フレームメモリ４２０は画像データの記録順序と反対の順序に画像データを下部データ駆動部２２０に伝送する。上部ゲート駆動部３１０及び下部ゲート駆動部３２０はそれぞれ上部ゲート線ブロックの一番目のゲート線Ｇ１及び下部ゲート線ブロックの最後のゲート線Ｇ２ｍからゲートオン信号を順次に出力する。第３及び第４実施例におけるこれ以外の駆動方法は図３に基づいて前述したものと同一である。
【００５０】
本発明の第３及び第４実施例によって液晶表示装置を駆動する場合、境界面にある２つの画素行の画素はデータ線に印加される電圧によって同一の方向に影響を受ける。従って、境界部分の画素にある液晶物質を透過する光の量の差が小さいので、境界部分の輝度がほとんど均一になる。その結果、従来の上側パネルと下側パネルとの境界部分に発生する縞模様が現われない。
【００５１】
以上の説明のように、本発明によると、上部パネルのゲート線の走査方向を下部パネルのゲート線の走査方向と反対の方向にすることによって輝度不均一現象を防止することができる。
本発明は以上のように最も実用的で好ましい実施例に基づいて説明されているが、このような実施例に限定されるものでなく、請求範囲及び思想に含まれる同価の構造及び多様な変形を全て含む。
【図面の簡単な説明】
【図１】デュアルスキャン方式を利用した液晶表示装置を示す図面である。
【図２】従来の液晶表示装置の駆動方法よる信号波形を示す図面である。
【図３】本発明の好ましい実施例による液晶表示装置を示す概略図である。
【図４】書込みクロック信号と読取りクロック信号に同期して各々のフレームに入出力されるデータのタイミングを示す図面である。
【図５】本発明の第１実施例による図３に示されている液晶表示装置の極性及び走査方向を示す回路図である。
【図６】本発明の第１実施例による信号の波形を示す図面である。
【図７】本発明の第２実施例による図３に示した液晶表示装置の極性と走査方向を示す回路図である。
【図８】本発明の第２実施例による信号の波形を示す図面である。
【図９】はそれぞれ第３実施例及び第４実施例による図３に示した液晶表示装置の極性と走査方向を示す回路図である。

Claims

多数の第１ゲート線を有する第１ゲート線ブロックと、前記第１ゲート線ブロックの下に形成され、多数の第２ゲート線を有する第２ゲート線ブロックと、前記第１ゲート線ブロックの第１ゲート線から分離され交差する多数の第１データ線と、前記第２ゲート線ブロックの第２ゲート線から分離され交差する多数の第２データ線と、前記ゲート線及びデータ線によって形成される領域によって形成され、マトリックスパターンに配列され、前記ゲート線及びデータ線に連結されるスイッチング素子と共通電圧が印加される共通電極とを有する多数の画素とを含む液晶表示装置パネルと、
前記第１データ線に画像信号を含む階調電圧を印加する第１データ駆動部と、
前記第２データ線に画像信号を含む階調電圧を印加する第２データ駆動部と、
前記第１ゲート線ブロックのゲート線に走査信号を印加する第１ゲート駆動部と、
前記第１ゲート駆動部と反対の走査方向に前記第２ゲート線ブロックのゲート線に走査信号を印加する第２ゲート駆動部と、
外部から画像信号の入力を受けて書込みクロック信号に同期して記録し、前記画像信号を読取りクロック信号に同期して前記第１データ駆動部及び前記第２データ駆動部に出力する少なくとも一つのフレームメモリとを備え、
前記第１ゲート駆動部は、対応する前記ゲート線ブロックの一番目のゲート線から最後のゲート線の方向に走査信号をゲート線に順次に印加し、
前記第２ゲート駆動部は、対応する前記ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に走査信号をゲート線に順次に印加し、
あるいは、
前記第１ゲート駆動部は、前記第１ゲート線ブロックの最後のゲート線から一番目のゲート線の方向に前記ゲート線に走査信号を順次に印加し、
前記第２ゲート駆動部は、前記第２ゲート線ブロックの一番目のゲート線から最後のゲート線にゲート線に走査信号を順次に印加し、
前記フレームメモリは、画像信号が記録される順序と同一の順序に画像信号を前記第１データ駆動部に出力し、画像信号が記録される順序と反対の順序に記録された画像信号を前記第２データ駆動部に出力し、
前記第１ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、前記第２ゲート線ブロックの隣接するゲート線に連結された画素に印加される階調電圧の前記共通電圧に対する極性は互いに反対であり、
同一の画素列で前記第１ゲート線ブロックの最後のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性は、前記第２ゲート線ブロックの一番目のゲート線に連結された画素に印加される共通電圧に対する階調電圧の極性の極性と同一である
液晶表示装置。
前記第１ゲート線の数は前記第２ゲート線の数と同一である請求項１に記載の液晶表示装置。
前記第１及び第２ゲート駆動部は同時に走査される請求項２に記載の液晶表示装置。