KR20080089992A - 표시 기판 및 이를 포함하는 액정 표시 장치 - Google Patents

표시 기판 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR20080089992A
KR20080089992A KR1020070032893A KR20070032893A KR20080089992A KR 20080089992 A KR20080089992 A KR 20080089992A KR 1020070032893 A KR1020070032893 A KR 1020070032893A KR 20070032893 A KR20070032893 A KR 20070032893A KR 20080089992 A KR20080089992 A KR 20080089992A
Authority
KR
South Korea
Prior art keywords
gate
voltage
data line
line
data
Prior art date
Application number
KR1020070032893A
Other languages
English (en)
Inventor
이기창
최재범
정원창
박준하
김철민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070032893A priority Critical patent/KR20080089992A/ko
Priority to JP2007225349A priority patent/JP2008257164A/ja
Priority to US12/017,165 priority patent/US20080246720A1/en
Priority to CNA2008100805838A priority patent/CN101281334A/zh
Publication of KR20080089992A publication Critical patent/KR20080089992A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

소비 전력을 줄일 수 있는 표시 기판 및 이를 포함하는 액정 표시 장치가 제공된다. 액정 표시 장치는, 제1 및 제2 게이트 라인과 제1 정극성 데이터 라인 및 제1 부극성 데이터 라인과 커플링된 제1 화소로서, 제1 게이트 라인의 제1 게이트 온 전압에 인에이블되면 제1 정극성 데이터 라인으로부터 정극성의 데이터 전압을 제공받고, 제2 게이트 라인의 제2 게이트 온 전압에 인에이블되면 제1 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받는 제1 화소 및 제1 및 제2 게이트 라인과 제2 정극성 데이터 라인 및 제2 부극성 데이터 라인과 커플링된 제2 화소로서, 제1 게이트 라인의 제1 게이트 온 전압에 인에이블되면 제2 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받고, 제2 게이트 라인의 상기 제2 게이트 온 전압에 인에이블되면 제2 정극성의 데이터 라인으로부터 정극성의 데이터 전압을 제공받는 제2 화소를 포함한다.
액정 표시 장치, 소비 전력, 반투과, 반전 구동

Description

표시 기판 및 이를 포함하는 액정 표시 장치{Display substrate and liquid crystal display comprising the same}
도 1은 본 발명의 일 실시예에 따른 이를 포함하는 액정 표시 장치를 설명하기 위한 블록도이다.
도 2a는 도 1의 게이트 구동부에서 출력되는 게이트 신호를 설명하기 위한 신호도이다.
도 2b 내지 도 2e는 도 1의 액정 표시 장치의 동작을 설명하기 위한 회로도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 액정 표시의 동작을 설명하기 위한 회로도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 게이트 구동부에서 출력되는 게이트 신호를 설명하기 위한 신호도이다.
도 4b 및 도 4c는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 동작을 설명하기 위한 회로도이다.
도 5a는 전송 게이트들을 포함하는 액정 표시 장치를 설명하기 위한 회로도이다.
도 5b는 도 5a의 전송 게이트들의 동작을 설명하기 위한 신호도이다.
도 6은 본 발명의 실시예들에 따른 표시 기판 및 이를 포함하는 액정 표시 장치를 설명하기 위한 레이아웃도이다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다.
도 8은 도 6의 Ⅷ-Ⅷ'선을 따라 절단한 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 액정 표시 장치 100: 제1 표시판
110: 절연 기판 111: 차단막
121a, 121b: 게이트 라인 124a, 124b: 게이트 전극
127: 광차단 패턴 131: 유지 전극선
171a, 171b, 172a, 172b: 데이터 라인
173a, 173b: 소스 전극
175a, 175b: 드레인 전극 192, 196: 화소 전극
194: 반사막 200: 제2 표시판
220: 블랙 매트릭스 300: 액정 패널 어셈블리
400: 게이트 구동부 500: 데이터 구동부
600: 신호 제어부 800: 계조 전압 생성부
본 발명은 표시 기판 및 이를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 소비 전력을 줄일 수 있는 표시 기판 및 이를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 화소 전극이 구비된 제1 표시판, 공통 전극이 구비된 제2 표시판, 제1 표시판과 제2 표시판 사이에 주입된 유전율 이방성(dielectric anisotropy)을 갖는 액정, 다수의 게이트 라인을 구동하는 게이트 구동부, 데이터 신호를 출력하는 데이터 구동부를 포함한다.
액정 표시 장치는 액정의 열화를 방지하기 위해 반전 구동(inversion driving), 예컨데 프레임 반전 구동(frame inversion driving), 라인 반전 구동(line inversion driving), 컬럼 반전 구동(column inversion driving) 또는 도트 반전 구동(dot inversion driving)을 한다. 프레임 반전 구동 방법은 한 프레임에서 모든 화소 전극에 인가되는 데이터 전압의 극성이 동일한 구동 방법을 의미한다. 라인 반전 구동 방법은 한 프레임에서 행마다 화소 전극에 인가되는 데이터 전압의 극성이 동일한 구동 방법을 의미한다. 컬럼 구동 방법은 한 프레임에서 열마다 화소 전극에 인가되는 데이터 전압의 극성이 동일한 구동 방법을 의미한다. 도트 반전 구동은 한 프레임에서 인접한 화소 전극들에 인가되는 각 데이터 전압의 극성이 서로 다른 구동 방법을 의미한다. 즉, 반전 구동 방법은, 공통 전압을 기준으로 정극성의 데이터 전압과 부극성의 데이터 전압이 화소 전극에 인가되며 화소 전극에 인가되는 데이터의 극성이 프레임 단위로 반전되는 구동 방법을 의미한다. 이러한 반전 구동을 위해서, 데이터 구동부는 공통 전압을 기준으로 정극성의 데이터 전압과 부극성의 데이터 전압을 데이터 라인에 인가한다.
즉, 반전 구동을 하는 경우, 데이터 라인의 전압 변동폭이 크므로, 소비 전력이 크다는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 소비 전력을 줄이 수 있는 표시 기판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 소비 전력을 줄이 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 표시 기판은, 제1 및 제2 게이트 라인과, 상기 제1 및 제2 게이트 라인과 교차하여 형성된 제1 및 제2 데이터 라인과, 상기 제1 게이트 라인 및 상기 제1 데이터 라인과 커플링되며 제1 드레인 전극을 포함하는 제1 박막 트랜지스터와, 상기 제2 게이트 라인 및 상기 제2 데이터 라인과 커플링되며 제2 드레인 전극을 포함하는 제2 박막 트랜지스터와, 상기 제1 및 제2 드레인 전극과 커플링된 제1 화소 전극과, 상기 제1 화소 전극과 적어도 일부가 오버랩되어 형성된 반사막을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 액정 표시 장치는, 제1 및 제2 게이트 라인과 제1 정극성 데이터 라인 및 제1 부극성 데이 터 라인과 커플링된 제1 화소로서, 상기 제1 게이트 라인의 제1 게이트 온 전압에 인에이블되면 상기 제1 정극성 데이터 라인으로부터 정극성의 데이터 전압을 제공받고, 상기 제2 게이트 라인의 제2 게이트 온 전압에 인에이블되면 상기 제1 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받는 제1 화소 및 상기 제1 및 제2 게이트 라인과 제2 정극성 데이터 라인 및 제2 부극성 데이터 라인과 커플링된 제2 화소로서, 상기 제1 게이트 라인의 상기 제1 게이트 온 전압에 인에이블되면 상기 제2 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받고, 상기 제2 게이트 라인의 상기 제2 게이트 온 전압에 인에이블되면 상기 제2 정극성의 데이터 라인으로부터 정극성의 데이터 전압을 제공받는 제2 화소를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층 "위(on)", "접속된(connected to)" 또는 "커플링된(coupled to)"이라고 지칭되는 것은 다른 소자 바로 위에, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)", "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소, 영역, 배선, 층 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소, 영역, 배선, 층 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소, 영역, 배선, 층 또는 섹션들을 다른 소자, 구성요소, 영역, 배선, 층 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소, 제1 영역, 제1 배선, 제1 층 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소, 제2 영역, 제2 배선, 제2 층 또는 제2 섹션일 수도 있음은 물론이다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1 내지 도 2c를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치를 설명한다. 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이고, 도 2a는 도 1의 게이트 구동부에서 출력되는 게이트 신호를 설명하기 위한 신호도이고, 도 2b 및 도 2c는 도 1의 액정 표시 장치의 동작을 설명하기 위한 회로도이다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는, 액정 패널(300), 게이트 구동부(400), 데이터 구동부(500), 신호 제어부(600) 및 계조 전압 생성부(800)를 포함한다. 각 기능 블록에 좀더 구체적으로 설명한다.
먼저, 액정 패널(300)은 다수의 표시 신호선(G11~Gn2, D11~Dm2)과 이에 연결되어 있으며 행렬의 형태로 배열된 다수의 화소(PX)를 포함한다.
표시 신호선(G11~Gn2, D11~Dm2)은 게이트 신호를 전달하는 복수의 게이트 라인(G11~Gn2)과 데이터 신호를 전달하는 복수의 데이터 라인(D11~Dm2)을 포함한다. 하나의 화소(PX)마다 한쌍의 게이트 라인(G11~Gn2)이 커플링된다. 예컨데, 첫번째 화소열의 각 화소(PX)는 한쌍의 게이트 라인(G11, G12)과 커플링된다. 또한, 하나의 화 소(PX) 마다 한쌍의 데이터 라인(D11~Dm2)과 커플링된다. 예컨데, 첫번째 화소행의 각 화소는 한쌍의 데이터 라인(D11~D12)과 커플링된다. 즉, 각 화소(PX)는 한쌍의 데이터 라인(D11~Dm2) 및 한쌍의 게이트 라인(G11~Gn2)과 커플링된다. 복수의 게이트 라인(G11~Gn2)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 데이터 라인(D11~Dm2)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 이러한 액정 패널(300)의 상세한 구조는 도 5 내지 도 8을 참조하여 후술한다.
한편, 신호 제어부(600)는 외부의 그래픽 제어기(미도시)로부터 R, G, B 신호(R, G, B) 및 이의 표시를 제어하는 제어 신호들(Vsync, Hsync, MCLK, DE)을 수신한다. 제어 신호들(Vsync, Hsync, MCLK, DE)을 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 생성하고, R, G, B 신호(R, G, B)를 기초로 영상 신호(DATn)를 생성하여 각각 게이트 구동부(400) 및 데이터 구동부(500)에 제공한다. 제어 신호의 예로는 수직 동기 신호(Vsync)와 수직 동기 신호(Hsync), 메인 클럭(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
계조 전압 생성부(800)는 다수의 계조 전압을 생성하여 데이터 구동부(500)로 제공한다. 이러한 계조 전압 생성부(800)는 저항 스트링을 포함할 수 있다. 계조 전압 생성부(800)가 모든 계조 전압들을 생성하여 데이터 구동부(500)로 제공할 수 있으나, 몇몇의 계조 전압을 생성하는 경우, 데이터 구동부(500)가 몇몇의 계조 전압을 제공받아 전압 분배하여 모든 계조 전압들을 생성할 수 있다.
데이터 구동부(500)는 신호 제어부(600)로부터 데이터 제어 신호(CONT2)를 제공받아 동작하며, 계조 전압 생생부(800)로부터 제공된 다수의 계조 전압중에서 영상 신호(DAT)에 대응하는 정극성 또는 부극성의 데이터 전압을 선택하여, 데이터 라인(D11~Dm2)에 인가한다. 여기서, 데이터 제어 신호(CONT2)는 데이터 구동부(500)의 동작을 제어하는 신호로써, 데이터 구동부(500)의 동작을 개시하는 수평 개시 신호, 영상 데이터 전압의 출력을 지시하는 출력 지시 신호 등을 포함한다.
게이트 구동부(400)는 신호 제어부(600)로부터 게이트 제어 신호(CONT1)를 제공받아 게이트 신호를 게이트 라인(G11~Gn2)에 인가한다. 여기서 게이트 신호는, 전압 제공부(미도시)로부터 제공된 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어질 수 있다. 예컨데, 게이트 라인(G11~Gn2)이 2n개인 경우, 한 프레임동안 n개의 게이트 라인에 순차적으로 게이트 온 전압을 인가하고, 다음 프레임동안 나머지 n개의 레이트 라인에 순차적으로 게이트 온 전압을 인가한다. 여기서, 게이트 제어 신호(CONT1)는 게이트 구동부(500)의 동작을 제어하기 위한 신호로써, 게이트 구동부(500)의 동작을 개시하는 수직 시작 신호, 게이트 온 전압(Von)의 출력 시기를 결정하는 게이트 클럭 신호 및 게이트 온 전압(Von)의 펄스 폭을 결정하는 출력 인에이블 신호 등을 포함할 수 있다.
도 2a를 참조하여 좀더 구체적으로 설명하면, 첫번째 프레임(1st FRAME)에서 제1 시간(T1)동안 제1 게이트 라인(G11)에 게이트 온 전압이 인가되고, 다음의 제2 시간(T2)동안 제4 게이트 라인(G22)에 게이트 온 전압이 인가된다. 이렇게 순차적으로 게이트 온 전압이 인가되는 동안, 제2 및 제3 게이트 라인(G12, G21)에는 게이트 오프 전압이 인가된다. 두번째 프레임(2nd FRAME)에서 제3 시간(T3)동안 제2 게이트 라인(G12)에 게이트 온 전압이 인가되고, 다음의 제4 시간(T4)동안 제3 게이트 라인(G21)에 게이트 온 전압이 인가된다. 이렇게 순차적으로 게이트 온 전압이 인가되는 동안, 제1 및 제4 게이트 라인(G11, G22)에는 게이트 오프 전압이 인가된다.
이와 같이 게이트 신호가 제공될 때, 도 2a 내지 도 2e를 참조하여 각 화소의 동작을 설명한다. 이하에서 액정 패널(300)의 화소(PX)들중 인접한 4개의 화소(PX1, PX2, PX3, PX4)를 예로 들어 설명한다. 도 2b 내지 도 2e는 제1 시간 내지 제4 시간(T1~T4)동안, 데이터 라인들(D11, D12, D21, D22)의 전위와 화소들(PX1, PX2, PX3, PX4)의 극성을 나타낸다.
먼저 도 2b를 참조하면, 첫번째 프레임(1st FRAME)의 제1 시간(T1)동안 제1 게이트 라인(G11)에 게이트 온 전압이 인가되고, 다른 게이트 라인(G12~G22)에는 게이트 오프 전압이 인가된다. 따라서, 제1 스위칭 소자(S1) 및 제3 스위칭 소자(S3)가 턴온된다. 이때, 제1 데이터 라인(D11) 및 제4 데이터 라인(D22)에만 데이터 전압이 인가되고, 제2 및 제3 데이터 라인(D12, D21)에는 데이터 전압이 인가되지 않을 수 있다. 예컨데, 제1 데이터 라인(D11)에는 정극성의 데이터 전압이 인가되고, 제4 데 이터 라인(D22)에는 부극성의 데이터 전압이 인가되며, 이때 제2 및 제3 데이터 라인(D12, D21)은 플로팅(floating)(F)상태가 된다. 따라서 제1 화소(PX1) 및 제2 화소(PX2)에는 각각 정극성의 데이터 전압 및 부극성의 데이터 전압이 인가된다. 여기서 정극성의 데이터 전압은 직류의 공통 전압(Vcom)에 대하여 정극성의 전압이고, 부극성의 데이터 전압은 직류의 공통 전압(Vcom)에 대하여 부극성의 전압을 의미한다.
다음으로 도 2c를 참조하면, 제2 시간(T2)동안 제4 게이트 라인(G22)에 게이트 온 전압이 인가되고, 다른 게이트 라인(G11~G21)에는 게이트 오프 전압이 인가된다. 따라서, 제6 스위칭 소자(S6) 및 제8 스위칭 소자(S8)가 턴온된다. 이때, 제2 데이터 라인(D12) 및 제3 데이터 라인(D21)에만 데이터 전압이 인가되고, 제1 및 제4 데이터 라인(D11, D22)에는 데이터 전압이 인가되지 않을 수 있다. 예컨데, 제2 데이터 라인(D12)에는 부극성의 데이터 전압이 인가되고, 제3 데이터 라인(D21)에는 정극성의 데이터 전압이 인가되며, 이때 제1 및 제4 데이터 라인(D11, D22)은 플로팅(F)상태가 된다. 따라서 제3 화소(PX3) 및 제4 화소(PX4)에는 각각 부극성의 데이터 전압 및 정극성의 데이터 전압이 인가된다.
다음으로 도 2d를 참조하면, 두번째 프레임(2nd FRAME)의 제3 시간(T3)동안 제2 게이트 라인(G22)에 게이트 온 전압이 인가되어, 제2 스위칭 소자(S2) 및 제4 스위칭 소자(S4)가 턴온된다. 이때, 제2 데이터 라인(D12) 및 제3 데이터 라인(D21)에만 데이터 전압이 인가되고, 제1 및 제4 데이터 라인(D11, D22)에는 데이터 전압이 인가되지 않을 수 있다. 예컨데, 제2 데이터 라인(D12)에는 부극성의 데이터 전압이 인가되고, 제3 데이터 라인(D21)에는 정극성의 데이터 전압이 인가되며, 이때 제1 및 제4 데이터 라인(D11, D22)은 플로팅(F)상태가 된다. 따라서 제1 화소(PX1) 및 제2 화소(PX2)에는 각각 부극성의 데이터 전압 및 정극성의 데이터 전압이 인가된다.
다음으로 도 2e를 참조하면, 제4 시간(T4)동안 제3 게이트 라인(G21)에 게이트 온 전압이 인가되어, 제5 스위칭 소자(S5) 및 제7 스위칭 소자(S7)가 턴온된다. 이때, 제1 데이터 라인(D11) 및 제4 데이터 라인(D22)에만 데이터 전압이 인가되고, 제2 및 제3 데이터 라인(D12, D21)에는 데이터 전압이 인가되지 않을 수 있다. 예컨데, 제1 데이터 라인(D11)에는 정극성의 데이터 전압이 인가되고, 제4 데이터 라인(D22)에는 부극성의 데이터 전압이 인가되며, 이때 제2 및 제3 데이터 라인(D12, D21)은 플로팅(F)상태가 된다. 따라서 제3 화소(PX3) 및 제4 화소(PX4)에는 각각 정극성의 데이터 전압 및 부극성의 데이터 전압이 인가된다.
이와 같이, 프레임 단위로 인접하는 화소(PX)마다 서로 다른 극성의 데이터 전압이 인가되는 도트 반전 구동이 수행된다. 여기서, 정극성의 데이터 전압과 부극성의 데이터 전압은 각각 직류인 공통 전압(Vcom)을 기준으로 정극성 및 부극성 의 전압이다. 정극성의 데이터 전압이 인가되는 데이터 라인(D11, D21)과 부극성의 데이터 라인이 인가되는 데이터 라인(D12, D22)이 구별되어 있으므로, 각 데이터 라인의 전위의 변동폭이 작으므로 전력 소비가 줄어든다. 또한, 정극성의 데이터 전압을 각 데이터 라인(D11, D21)에 인가할 때 다른 데이터 라인(D12, D22)에는 데이터 전압을 인가하지 않는 경우, 데이터 라인(D12, D22)에 데이터 전압을 인가하는데 소모되는 전력을 줄일 수 있다. 또한, 부극성의 데이터 전압을 각 데이터 라인(D12, D22)에 인가할 때 다른 데이터 라인(D11, D21)에는 데이터 전압을 인가하지 않는 경우, 데이터 라인(D11, D21)에 데이터 전압을 인가하는데 소모되는 전력을 줄일 수 있다.
다만, 게이트 구동부(400)에서 제공되는 게이트 신호는 도 2a에 도시된 방법외에 다른 방법으로 제공될 수 있으며, 다른 방법으로 제공되는 게이트 신호는 다른 실시예를 통해 후술된다. 또한, 상술한 바와 같이 몇몇 데이터 라인에는 선택적으로 데이터 전압이 인가되고 다른 몇몇 데이터 라인은 선택적으로 플로팅되는 것에 한정되지 않고, 모든 데이터 라인에 정극성 또는 부극성 데이터 전압이 인가될 수도 있다. 또한 상술한 실시예와 달리, 제1 및 제3 데이터 라인(D11, D21)에는 부극성의 데이터 전압이 인가되고 제2 및 제4 데이터 라인(D12, D22)에 정극성의 데이터 전압이 인가될 수 있으며, 또는 한쌍의 제1 및 제4 데이터 라인(D11, D22)과 한쌍의 제2 및 제3 데이터 라인(D12, D21)에 각각 같은 극성의 데이터 전압이 인가될 수도 있다.
상술한 게이트 구동부(400) 또는 데이터 구동부(500)는 다수의 구동 집적 회로 칩의 형태로 액정 패널(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 액정 패널(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400) 또는 데이터 구동부(500)는, SOG(System On Glass)방식으로, 표시 신호선(G11~Gn2, D11~Dm2) 따위와 함께 액정 패널(300)에 집적될 수도 있다.
도 2a, 3a 및 도 3b를 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명한다. 도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 액정 표시의 동작을 설명하기 위한 회로도이다. 본 본 실시예에서, 제2 및 제4 화소(PX2, PX4)의 스위칭 소자(S3, S4 와 S7, S8)의 위치가 이전 실시예에서의 제2 및 제4 화소(PX2, PX4)의 스위칭 소자(S3, S4 와 S7, S8)의 위치와 다르다(도 2b 내지 도 2e 참조). 이하에서 도 2a의 게이트 신호가 각 게이트 라인(G11~G22)에 제공된다고 가정한다.
먼저 첫번째 프레임(1st FRAME)에서 제1 및 제4 게이트 라인(G11, G22)이 순차적으로 턴온되므로, 제1 시간(T1)동안 제1 화소(PX1) 및 제2 화소(PX2)에는 정극성의 데이터 전압이 인가되고, 제2 시간(T2)동안 제3 및 제4 화소(PX3, PX4)에는 부극성의 데이터 전압이 인가된다.
다음 두번째 프레임(2nd FRAME)에서 제2 및 제3 게이트 라인(G12, G21)이 순차적으로 턴온되므로, 제3 시간(T3)동안 제1 화소(PX1) 및 제2 화소(PX2)에는 부극성의 데이터 전압이 인가되고, 제4 시간(T4)동안 제3 및 제4 화소(PX3, PX4)에는 정극성의 데이터 전압이 인가된다.
정리하여 설명하면, 본 실시예에서는 액정 표시 장치가 라인 인버전 구동 방법으로 구동하며, 이경우에도 정극성의 데이터 전압이 인가되는 데이터 라인(D11, D21)과 부극성의 데이터 라인이 인가되는 데이터 라인(D12, D22)이 구별되어 있으므로, 각 데이터 라인의 전위의 변동폭이 작으므로 전력 소비가 줄어든다. 또한 한쌍의 데이터 라인에 데이터 전압을 인가하는 동안 다른 한쌍의 데이터 라인에는 데이터 전압을 인가하지 않을 수도 있으며, 이러한 경우 소비 전력을 더욱 줄일 수 있다.
도 4a 내지 도 4c를 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 설명한다. 도 4a는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 게이트 구동부에서 출력되는 게이트 신호를 설명하기 위한 신호도이고, 도 4b 및 도 4c는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 동작을 설명하기 위한 회로도이다.
먼저 도 4a를 참조하면, 이전 실시예와 달리, 게이트 신호는 첫번째 프레임(1st FRAME)에서 제1 및 제3 게이트 라인(G11, G21)에 순차적으로 게이트 온 전압 이 제공되고, 두번째 프레임(2nd FRAME)에서 제2 및 제4 게이트 라인(G12, G22)에 순차적으로 게이트 온 전압이 제공된다.
도 4b를 참조하면 첫번째 프레임(1st FRAME)의 제1 시간(T1)동안 제1 화소(PX1)에는 정극성의 데이터 전압이 인가되고 제2 화소(PX2)에는 부극성의 데이터 전압이 인가된다. 제2 시간(T2)동안 제3 화소(PX3)에는 정극성의 데이터 전압이 인가되고, 제4 화소(PX4)에는 부극성의 데이터 전압이 인가된다.
다음 두번째 프레임(2nd FRAME)의 제3 시간(T3)동안 제1 화소(PX1)에는 부극성의 데이터 전압이 인가되고 제2 화소(PX2)에는 정극성의 데이터 전압이 인가된다. 제4 시간(T4)동안 제3 화소(PX3)에는 부극성의 데이터 전압이 인가되고, 제4 화소(PX4)에는 정극성의 데이터 전압이 인가된다.
정리하여 설명하면, 본 실시예에서는 액정 표시 장치가 컬럼 인버전 구동 방법으로 구동하며, 이 경우에도 정극성의 데이터 전압이 인가되는 데이터 라인(D11, D21)과 부극성의 데이터 라인이 인가되는 데이터 라인(D12, D22)이 구별되어 있으므로, 각 데이터 라인의 전위의 변동폭이 작으므로 전력 소비가 줄어든다. 또한 한쌍의 데이터 라인에 데이터 전압을 인가하는 동안 다른 한쌍의 데이터 라인에는 데이터 전압을 인가하지 않을 수도 있으며, 이러한 경우 소비 전력을 더욱 줄일 수 있다.
도 5a 및 도 5b를 참조하여, 상술한 실시예들에서 한쌍의 데이터 라인에는 정극성 및/또는 부극성 데이터 전압을 인가하고, 다른 한쌍의 데이터 라인은 플로 팅시키는 액정 표시 장치에 대하여 설명한다. 설명의 편의상, 액정 표시 장치가 도트 반전 구동을 하는 경우를 예로 들어 설명한다. 도 5a는 전송 게이트들을 포함하는 액정 표시 장치를 설명하기 위한 회로도이고, 도 5b는 도 5a의 전송 게이트들의 동작을 설명하기 위한 신호도이다. 이하에서는 공통 전압(Vcom)을 0V인 경우를 예로 들어 설명한다.
먼저 도 5a를 참조하면, 데이터 구동부(500)는 신호 제어부(600)로부터 영상 신호(DAT)를 제공받아 원시 데이터 라인(original data line)(D1, D2)에 영상 신호(DAT)에 대응하는 데이터 전압을 출력한다. 즉, 제1 원시 데이터 라인(D1) 의 전위는, 도 5b에 도시된 바와 같이 0V인 공통 전압(Vcom)을 기준으로 제1 시간(T1)동안 정극성의 데이터 전압이 인가되어 3V가 되고, 제2 시간(T2) 동안 부극성의 데이터 전압이 인가되어, -3V가 된다. 제2 원시 데이터 라인(D2)의 전위는 공통 전압(Vcom)을 기준으로 제1 시간(T1) 동안 부극성의 데이터 전압이 인가되어 -3V가 되고, 제2 시간(T2) 동안 정극성의 데이터 전압이 인가되어 3V가 된다.
한편, 전송 게이트들(TG1~TG4)은 선택 제어 신호(SEL. /SEL)에 따라 선택적으로 데이터 전압을 제1 내지 제4 데이터 라인(D11~D22)에 제공한다.
구체적으로 설명하면, 제1 시간(T1)에 SEL이 하이레벨이고 /SEL이 로우 레벨이면, 제1 전송 게이트(TG1) 및 제4 전송 게이트(TG4)만이 턴온되어, 각각 제1 원시 데이터 라인(D1)의 전압을 제1 데이터 라인(D11)에 제공하고, 제2 원시 데이터 라인(D2)의 전압을 제4 데이터 라인(D22)에 제공한다. 따라서 제1 시간(T1)에 제1 데이터 라인(D11)에는 3V가 인가되고 제4 데이터 라인(D22)에는 -3V가 인가된다. 이때 제2 및 제3 데이터 라인(D12, D22)은 플로팅 상태가 되며, 예컨데 0V가 될 수 있다.
다음으로 제2 시간(T1)에 SEL이 로우레벨이고 /SEL이 하이 레벨이면, 제2 전송 게이트(TG2) 및 제3 전송 게이트(TG3)만이 턴온되어, 각각 제1 원시 데이터 라인(D1)의 전압을 제2 데이터 라인(D12)에 제공하고, 제2 원시 데이터 라인(D2)의 전압을 제3 데이터 라인(D21)에 제공한다. 따라서 제2 시간(T2)에 제2 데이터 라인(D12)에는 -3V가 인가되고 제3 데이터 라인(D21)에는 3V가 인가된다. 이때 제1 및 제4 데이터 라인(D11, D22)은 플로팅 상태가 되며, 예컨데 0V가 될 수 있다.
도 5a에서 데이터 구동부(500)는 상술한 바와 같이, SOG(System On Glass)방식으로, 액정 패널(300) 상에 형성될 수 있으며, 이경우, 전송 게이트들(TG1~TG4)과 함께 액정 패널(300) 상에 형성될 수 있다. 또한, 전송 게이트들(TG1~TG4), SEL 및 /SEL의 연결 상태는 변화될 수 있으며, 도 5a와 다르게 전송 게이트들(TG1~TG4), SEL 및 /SEL이 연결되는 경우, 도 5b에 도시된 신호 파형과 다른 파형이 출력될 수 있다.
다만, 상술한 바에 한정되지 않고, 전송 게이트들(TG1~TG4)이 생략되고 데이터 구동부가 제1 내지 제4 데이터 라인(D11~D22)에 직접 데이터 전압을 제공할 수 있다. 다시 말해서, 전송 게이트들(TG1~TG4)의 기능까지 데이터 구동부(500)가 할 수 있다.
이하에서 도 6 내지 도 8을 참조하여 상술한 본 발명의 실시예들에 따른 표시 기판 및 이를 포함하는 액정 표시 장치의 액정 패널의 구조에 대해 상세히 설명한다. 도 6은 본 발명의 실시예들에 따른 표시 기판 및 이를 포함하는 액정 표시 장치를 설명하기 위한 레이아웃도이고, 도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이고, 도 8은 도 6의 Ⅷ-Ⅷ'선을 따라 절단한 단면도이다. 설명의 편의상 인접한 2개의 화소를 예로 들어 설명한다. 또한 액정 표시 장치가 반투과 액정 표시 장치인 경우를 예로 들어 설명하나, 이에 한정되는 것은 아니다. 또한, 이하에서는 설명되는 화소의 구조는 한 화소가 2개의 스위칭 소자를 포함하여 2개의 게이트 라인 및 2개의 데이터 라인이 커플링되는 구조를 설명하기 위한 것이고, 본 발명이 이에 한정되는 것은 아니다. 이하에서, 청구항에 기재된 표시 기판을 명확하게 설명하기 위해, 제1 표시판으로 부른다.
도 6 내지 도 8을 참조하여 제1 표시판(100)에 대하여 먼저 설명한다. 투명한 절연 기판(110) 위에 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 섬형 반도체(151a, 151b)가 형성되어 있다. 각각의 반도체(151a, 151b)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영 역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.
각 반도체(151a, 151b)의 진성 영역은 채널 영역(channel region)(154a, 154b)을 포함하고, 고농도 불순물 영역은 채널 영역(154a, 154b)을 중심으로 차례로 분리되어 있는 소스 영역(source region)(153a, 153b), 중간 영역(156a, 156b) 및 드레인 영역(drainregion)(155a, 155b)을 포함하며, 저농도 불순물 영역(152a, 152b)은 진성 영역(154a, 154b)과 고농도 불순물 영역(153a, 153b, 155a, 155b, 156a, 156b) 사이에 위치하며 그 폭이 좁다. 특히, 소스 영역(153a, 153b)과 채널 영역(154a, 154b) 사이 및 드레인 영역(155a, 155b)과 채널 영역(154a, 154b) 사이에 위치한 저농도 불순물 영역(152a, 152b)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 한다. 이러한 저농도 도핑 드레인 영역은 생략될 수 있다.
여기에서 도전성 불순물로는 붕소(B), 갈륨(Ga) 등의 P형 불순물과 인(P), 비소(As) 등의 N형 불순물을 들 수 있다. 저농도 불순물 영역(152a, 152b)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
반도체(151a, 151b) 및 차단막(111) 위에는 질화규소(SiNx) 또는 산화규소(SiOx)로 이루어진 게이트 절연막(gateinsulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 게이트 전극(124a, 124b)을 포함하는 게이트 라 인(121a, 121b)과, 유지 전극선(storage electrode line)(131) 및 광차단 패턴(127)이 형성되어 있다.
게이트 라인(121a, 121b)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트 전극(124a, 124b)은 각 게이트 라인(121a, 121b)으로부터 위로 뻗어 각 반도체(151a, 151b)와 교차하는데, 각 채널 영역(154a, 154b)과 중첩한다. 각 게이트 라인(121a, 121b)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함할 수 있다.
유지 전극선(131)은 후술할 공통 전극(270)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 면적이 넓은 확장부(137)를 포함한다.
광차단 패턴(127)은 후술할 인접하는 화소 전극(191, 196) 사이에 형성되어 빛샘을 차단하는 기능을 한다.
게이트 라인(121a, 121b), 유지 전극선(131) 및 광차단 패턴(127)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다. 그러나 게이트 라인(121a, 121b) 및 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질수도 있다. 이들 도전막 중 하나는 게이트 라인(121a, 121b) 및 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이 루어질수 있다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를 테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 게이트 라인(121a, 121b)은 이외에도 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 라인(121a, 121b), 유지 전극선(131) 및 광차단 패턴(127) 위에는 층간 절연막(interlayer insulating film)(160)이 형성되어 있다.
층간 절연막(160)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 층간 절연막(160)을 만들 수도 있으며, 층간 절연막(160)의 표면은 평탄할 수 있다.
층간 절연막(160)과 게이트 절연막(140)에는 소스 및 드레인 영역(153a, 153b, 155a, 155b)을 드러내는 복수의 접촉 구멍(163a, 163b, 166a, 166b)이 형성되어 있다.
데이터 신호를 전달하는 데이터 라인(171a, 171b, 172a, 172b)은 주로 세로 방향으로 뻗어 있으며, 한쌍의 데이터 라인(171a과 171b)은 각각 게이트 라 인(121a, 121b)과 교차하며, 각 접촉 구멍(163a, 163b)을 통해 각 소스 영역(153a, 153b)과 연결되는 소스 전극(173a, 173b)을 포함한다.
여기서 데이터 라인(171b, 172a)은 광차단 패턴(127)과 적어도 일부분이 오버랩될 수 있다. 광차단 패턴(127)은 상술한 바와 같이 빛샘을 방지하는데, 이러한 광차단 패턴(127)과 오버랩되는 경우, 개구율이 향상될 수 있다. 특히 도 9에 도시된 바와 같이 광차단 패턴(127)의 폭이 충분히 넓어 데이터 라인(171b, 172a)과 완전히 오버랩될 수도 있다.
드레인 전극(175a, 175b)은 소스 전극(173a, 173b)과 떨어져 있으며 접촉 구멍(165a, 165b)을 통해 드레인 영역(155a, 155b)과 연결되어 있으며, 유지 전극선(131)의 확장부(137)와 중첩하는 확장부(177)를 포함한다. 여기서 게이트 전극(124a), 드레인 전극(175a) 및 소스 전극(173a)이 하나의 스위칭 소자(도 2b의 S1 참조)를 형성하고, 게이트 전극(124b), 드레인 전극(175b) 및 소스 전극(173b)이 하나의 스위칭 소자(도 2b의 S2 참조)를 형성한다.
데이터 신호를 전달하는 데이터 라인(171a, 171b, 172a, 172b), 드레인 전극(175a, 175b) 및 확장부(177)는 몰리브덴, 크롬, 탄탈륨, 티타늄 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어지는 것이 바람직하다. 그러나 이들 또한 내화성금속 따위의 하부막과 그 위에 위치한 저저항 상부막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막의 이중막과 몰리브덴(합금) 하부막-알루미늄(합금) 중간막-몰리브덴(합금) 상부막의 삼중막을 들 수 있다.
데이터 라인(171a, 171b, 172a, 172b), 드레인 전극(175a, 175b) 및 소스 전극(173a, 173b) 및 층간 절연막(160) 위에는 보호막(180)이 형성되어 있다.
보호막(180)은 질화규소나 산화규소 따위의 무기 절연물로 만들어진 하부막(180q)과 유기 절연물로 만들어진 상부막(180q)을 포함한다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있다. 상부 보호막(180q)에는 하부 보호막(180p)의 일부를 드러내는 개구부가 형성되어 있으며, 상부 보호막(180q)의 표면에는 요철이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어진 단일막 구조를 가질 수도있다.
보호막(180)에는 확장부(177)를 드러내는 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(192, 196)이 형성되어 있다. 각 화소 전극(191, 196) 상에는 반사막(194)이 형성된다. 화소 전극(192)은 ITO 또는 IZO등의 투명한 도전 물질로 만들어지고, 반사막(194)은 알루미늄 (합금)과 같은 알루미늄 계열 금속 및 은 (합금)의 은 계열의 금속의 반사성 금속으로 만들어진다. 반사막(194)은 게이트 라인(121b)와 적어도 일부분이 오버랩된다. 반사막(194)은 액정층(3) 하부에 위치할 수 있는데, 예컨데, 반사막(194)은 화소 전극(192)의 하부에 위치할 수도 있다.
화소 전극(192) 및 반사막(194)은 상부 보호막(180q)의 요철을 따라 굴곡이 져 있고, 반사막(194)은 투명 전극(192)을 노출하는 투과창(195)을 가지고 있다.
화소 전극(192)은 접촉 구멍(185)을 통해 드레인 전극(175a, 175b)과 전기적 으로 연결되며, 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(192)은 공통 전압을 인가 받는 제2 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다.
한편, 이러한 액정 표시 장치는 화소 전극(192) 및 반사 전극(194)에 의하여 각각 정의되는 투과 영역(TA) 및 반사 영역(RA)으로 구분될 수 있다. 투과창(195)이 형성된 부분, 즉 반사막(194)가 형성되지 않은 부분은 투과 영역(TA)이고, 화소 전극(192) 및 반사 전극(194)이 모두 형성된 부부은 반사 영역(RA)이 된다.
구체적으로는, 제1 표시판(100), 제2 표시판(200) 및 액정층(3) 등에서 화소 전극(192)이 노출된 부분 아래위에 위치하는 부분은 투과 영역(TA)이 되고, 반사 전극(194) 아래위에 위치하는 부분은 반사 영역(RA)이 된다. 투과 영역(TA)에서는 액정 표시 장치의 뒷면, 즉 제1 표시판(100) 쪽에서 입사된 빛이 액정층(3)을 통과하여 앞면, 즉 제1 표시판(200) 쪽으로 나옴으로써 표시를 수행하고, 반사 영역(RA)에서는 앞면에서 들어온 빛이 액정층(3)으로 들어왔다가 반사 전극(194)에 의하여 반사되어 액정층(3)을 다시 통과하여 앞면으로 나옴으로써 표시를 수행한다.
한편, 제1 표시판(100)과 마주하는 제2 표시판(200)에는 투명한 유리 또는 플라스틱 따위의 절연 물질로 이루어진 기판(210) 위에 블랙 매트릭스(220)가 형성될 수 있다. 블랙 매트릭스(220)는 화소 전극(192, 196) 사이의 빛샘을 방지하고 화소 영역을 정의한다. 이러한 블랙 매트릭스(220)는, 도 9에 도시된 바와 같이 데이터 라인(171b, 172a)과 적어도 일부분이 오버랩될 수 있다. 오버랩되는 영역이 커질수록 개구율이 향상된다. 설명의 편의상, 액정 표시 장치가 제1 표시판(100)의 차광막 패턴(127)과 제2 표시판(200)의 블랙 매트릭스(220)를 모두 포함하는 경우를 예로 설명하였으나, 이중 어느 하나만을 포함할 수 있다.
복수의 색필터(230)가 기판(210)과 블랙 매트릭스(220) 위에 형성되어 있으며, 블랙 매트릭스(220)가 정의하는 화소 영역 내에 거의 오버랩되도록 배치되어 있다.
이러한 실시예들에 따른 표시 기판 및 이를 포함하는 액정 표시 장치는 정극성의 데이터 전압이 인가되는 데이터 라인과 부극성의 데이터 라인이 인가되는 데이터 라인이 구별되어 있으므로, 각 데이터 라인의 전위의 변동폭이 작으므로 전력 소비가 줄어든다. 또한 한 화소마다 2개의 게이트 라인과 2개의 데이터 라인이 커플링되어 있어도, 상술한 바와 같이, 게이트 라인의 적어도 일부가 반사막과 오버랩되고, 데이터 라인의 적어도 일부가 광차단 패턴 또는 블랙 매트릭스와 오버랩되므로 개구율이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같은 본 발명에 실시예들에 따른 표시 기판 및 이를 포함하는 액정 표시 장치에 의하면 소비 전력을 줄일 수 있으며, 개구율을 향상시킬 수 있다.

Claims (20)

  1. 제1 및 제2 게이트 라인과 제1 정극성 데이터 라인 및 제1 부극성 데이터 라인과 커플링된 제1 화소로서, 상기 제1 게이트 라인의 제1 게이트 온 전압에 인에이블되면 상기 제1 정극성 데이터 라인으로부터 정극성의 데이터 전압을 제공받고, 상기 제2 게이트 라인의 제2 게이트 온 전압에 인에이블되면 상기 제1 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받는 제1 화소; 및
    상기 제1 및 제2 게이트 라인과 제2 정극성 데이터 라인 및 제2 부극성 데이터 라인과 커플링된 제2 화소로서, 상기 제1 게이트 라인의 상기 제1 게이트 온 전압에 인에이블되면 상기 제2 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받고, 상기 제2 게이트 라인의 상기 제2 게이트 온 전압에 인에이블되면 상기 제2 정극성의 데이터 라인으로부터 정극성의 데이터 전압을 제공받는 제2 화소를 포함하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 정극성의 데이터 전압은 직류의 공통 전압에 대하여 정극성이고, 상기 부극성의 데이터 전압은 상기 공통 전압에 대하여 부극성인 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 각 화소는 상기 제1 게이트 온 전압에 인에이블되는 제1 스위칭 소자 와, 상기 제2 게이트 온 전압에 인에이블되는 제2 스위칭 소자와, 상기 제1 및 제2 스위칭 소자와 커플링되어 상기 정극성의 데이터 전압 또는 상기 부극성의 데이터 전압이 인가되는 화소 전극을 포함하는 액정 표시 장치.
  4. 제 2항에 있어서, 상기 각 화소는
    상기 제1 게이트 온 전압에 인에이블되는 제1 스위칭 소자와,
    상기 제2 게이트 온 전압에 인에이블되는 제2 스위칭 소자와,
    상기 제1 및 제2 스위칭 소자와 커플링되어 상기 정극성의 데이터 전압 또는 상기 부극성의 데이터 전압이 인가되는 화소 전극과,
    상기 화소 전극과 대향하고 상기 공통 전압이 인가되는 공통 전극과,
    상기 화소 전극과 상기 공통 전극 사이에 개재된 액정과,
    상기 화소 전극과 상기 액정 사이에 구비되어 상기 액정을 통해 입사된 광을 상기 액정을 향해 반사하는 반사막을 포함하는 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 제1 및 제2 게이트 라인중 적어도 하나는 상기 반사막과 적어도 일부분이 오버랩되는 액정 표시 장치.
  6. 제 4항에 있어서,
    상기 각 화소 전극 사이에 형성된 광차단 패턴으로서, 상기 게이트 라인들과 동일한 층에 형성된 광차단 패턴을 더 포함하고,
    상기 제1 정극성 데이터 라인 및 상기 제1 부극성 데이터 라인중 어느 하나와 상기 제2 정극성 데이터 라인 및 상기 제2 부극성 데이터 라인중 어느 하나는 상기 광차단 패턴과 적어도 일부분이 오버랩되는 액정 표시 장치.
  7. 제 1항에 있어서,
    상기 제1 화소와 상기 제2 화소를 정의하는 블랙 매트릭스를 더 포함하고,
    상기 제1 정극성 데이터 라인 및 상기 제1 부극성 데이터 라인중 어느 하나와 상기 제2 정극성 데이터 라인 및 상기 제2 부극성 데이터 라인중 어느 하나는 상기 블랙 매트릭스와 적어도 일부분이 오버랩되는 액정 표시 장치.
  8. 제 1항에 있어서,
    상기 제1 정극성 데이터 라인에 상기 정극성의 데이터 전압이 인가되면 상기 제1 부극성 데이터 라인은 플로팅되고, 상기 제1 부극성 데이터 라인에 상기 부극성의 데이터 전압이 인가되면 상기 제1 정극성 데이터 라인은 플로팅되는 액정 표시 장치.
  9. 제 1항에 있어서,
    외부로부터 입력되는 영상 신호에 대응하여 상기 정극성의 데이터 전압 또는 상기 부극성의 데이터 전압을 출력하는 데이터 구동부와,
    상기 정극성의 데이터 전압이 출력되면 상기 제1 및 제2 정극성 데이터 라인에 상기 정극성의 데이터 전압을 전송하고 상기 제1 및 제2 부극성 데이터 라인에는 상기 정극성의 데이터 전압을 전송하지 않고,
    상기 부극성의 데이터 전압이 출력되면 상기 제1 및 제2 부극성 데이터 라인에 상기 부극성의 데이터 전압을 전송하고 상기 제1 및 제2 정극성 데이터 라인에는 상기 부극성의 데이터 전압을 전송하지 않는 전송 게이트들을 더 포함하는 액정 표시 장치.
  10. 제 1항에 있어서,
    제3 및 제4 게이트 라인과 상기 제1 정극성 데이터 라인 및 상기 제1 부극성 데이터 라인과 커플링된 제3 화소로서, 상기 제3 게이트 라인의 제3 게이트 온 전압에 인에이블되면 상기 제1 정극성 데이터 라인으로부터 정극성의 데이터 전압을 제공받고, 상기 제4 게이트 라인의 제4 게이트 온 전압에 인에이블되면 상기 제1 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받는 제3 화소와,
    상기 제3 및 제4 게이트 라인과 상기 제2 정극성 데이터 라인 및 상기 제2 부극성 데이터 라인과 커플링된 제4 화소로서, 상기 제3 게이트 라인의 상기 제3 게이트 온 전압에 인에이블되면 상기 제2 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받고, 상기 제4 게이트 라인의 상기 제4 게이트 온 전압에 인에이블되면 상기 제2 정극성의 데이터 라인으로부터 정극성의 데이터 전압을 제공받는 제4 화소를 더 포함하는 액정 표시 장치.
  11. 제 1항에 있어서,
    제3 및 제4 게이트 라인과 상기 제1 정극성 데이터 라인 및 상기 제1 부극성 데이터 라인과 커플링된 제3 화소로서, 상기 제3 게이트 라인의 제3 게이트 온 전압에 인에이블되면 상기 제1 부극성 데이터 라인으로부터 부극성의 데이터 전압을 제공받고, 상기 제4 게이트 라인의 제4 게이트 온 전압에 인에이블되면 상기 제1 정극성 데이터 라인으로부터 정극성의 데이터 전압을 제공받는 제3 화소와,
    상기 제3 및 제4 게이트 라인과 상기 제2 정극성 데이터 라인 및 상기 제2 부극성 데이터 라인과 커플링된 제4 화소로서, 상기 제3 게이트 라인의 상기 제3 게이트 온 전압에 인에이블되면 상기 제2 정극성 데이터 라인으로부터 정극성의 데이터 전압을 제공받고, 상기 제4 게이트 라인의 상기 제4 게이트 온 전압에 인에이블되면 상기 제2 부정극성의 데이터 라인으로부터 부극성의 데이터 전압을 제공받는 제4 화소를 더 포함하는 액정 표시 장치.
  12. 제 1항에 있어서,
    상기 제1 게이트 온 전압과 상기 제2 게이트 온 전압은 서로 다른 프레임에 제공되는 액정 표시 장치.
  13. 제1 및 제2 게이트 라인;
    상기 제1 및 제2 게이트 라인과 교차하여 형성된 제1 및 제2 데이터 라인;
    상기 제1 게이트 라인 및 상기 제1 데이터 라인과 커플링되며 제1 드레인 전극을 포함하는 제1 박막 트랜지스터;
    상기 제2 게이트 라인 및 상기 제2 데이터 라인과 커플링되며 제2 드레인 전극을 포함하는 제2 박막 트랜지스터;
    상기 제1 및 제2 드레인 전극과 커플링된 제1 화소 전극; 및
    상기 제1 화소 전극과 적어도 일부가 오버랩되어 형성된 반사막을 포함하는 표시 기판.
  14. 제 13항에 있어서,
    상기 제1 및 제2 게이트 라인중 적어도 하나의 일부 영역은 상기 반사막과 오버랩되는 표시 기판.
  15. 제 13항에 있어서,
    상기 제1 화소 전극은 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 형성된 표시 기판.
  16. 제 13항에 있어서,
    상기 제1 및 제2 게이트 라인과 동일한 층에 형성된 광차단 패턴을 더 포함하고,
    상기 제1 및 제2 데이터 라인중 적어도 하나는 상기 광차단 패턴과 적어도 일부분이 오버랩되는 표시 기판.
  17. 제 13항에 있어서,
    상기 제1 데이터 라인에 데이터 전압이 인가되면 상기 제2 데이터 라인은 플로팅 되는 표시 기판.
  18. 제 13항에 있어서,
    제3 및 제4 데이터 라인과,
    상기 제1 게이트 라인 및 상기 제3 데이터 라인과 커플링되며 제3 드레인 전극을 포함하는 제3 박막 트랜지스터와,
    상기 제2 게이트 라인 및 상기 제4 데이터 라인과 커플링되며 제 4 드레인 전극을 포함하는 제4 박막 트랜지스터와,
    상기 제3 및 제4 드레인 전극과 커플링된 제2 화소 전극을 더 포함하는 표시 기판.
  19. 제 18항에 있어서,
    상기 제1 화소 전극은 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 형성되고, 상기 제2 화소 전극은 상기 제3 데이터 라인과 상기 제4 데이터 라인 사이에 형성된 표시 기판.
  20. 제 18항에 있어서,
    상기 제1 화소 전극과 상기 제2 화소 전극 사이에 형성된 광차단 패턴으로서, 상기 게이트 라인들과 동일한 층에 형성된 광차단 패턴을 더 포함하고,
    상기 제1 및 제2 데이터 라인중 어느 하나와 상기 제3 및 제4 데이터 라인중 어느 하나는 상기 광차단 패턴과 적어도 일부분이 오버랩되는 표시 기판.
KR1020070032893A 2007-04-03 2007-04-03 표시 기판 및 이를 포함하는 액정 표시 장치 KR20080089992A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070032893A KR20080089992A (ko) 2007-04-03 2007-04-03 표시 기판 및 이를 포함하는 액정 표시 장치
JP2007225349A JP2008257164A (ja) 2007-04-03 2007-08-31 表示基板、及びそれを含む液晶表示装置
US12/017,165 US20080246720A1 (en) 2007-04-03 2008-01-21 Display substrate and liquid crystal display having the same
CNA2008100805838A CN101281334A (zh) 2007-04-03 2008-02-22 显示基底和具有该显示基底的液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032893A KR20080089992A (ko) 2007-04-03 2007-04-03 표시 기판 및 이를 포함하는 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20080089992A true KR20080089992A (ko) 2008-10-08

Family

ID=39826493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032893A KR20080089992A (ko) 2007-04-03 2007-04-03 표시 기판 및 이를 포함하는 액정 표시 장치

Country Status (4)

Country Link
US (1) US20080246720A1 (ko)
JP (1) JP2008257164A (ko)
KR (1) KR20080089992A (ko)
CN (1) CN101281334A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169559B2 (en) * 2009-01-16 2012-05-01 Samsung Electronics Co., Ltd. Array substrate and method of manufacturing the same
US8830411B2 (en) * 2009-01-16 2014-09-09 Samsung Display Co., Ltd. Array substrate and method of manufacturing the same
EP2241932A1 (en) * 2009-04-15 2010-10-20 Samsung Electronics Co., Ltd. Array substrate and method of manufacturing the same
CN101963723B (zh) * 2009-07-22 2012-05-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101641958B1 (ko) 2010-03-10 2016-07-25 삼성디스플레이 주식회사 액정 표시 장치
TWI423216B (zh) * 2010-11-15 2014-01-11 Au Optronics Corp 顯示器及其畫素電路
CN104391409A (zh) * 2010-11-24 2015-03-04 友达光电股份有限公司 显示器及其像素电路
KR101818567B1 (ko) * 2011-05-18 2018-02-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
CN105116651B (zh) * 2015-09-01 2019-07-02 深圳市华星光电技术有限公司 Boa型液晶面板
CN105633136B (zh) * 2016-01-05 2019-03-15 京东方科技集团股份有限公司 一种薄膜晶体管、其驱动方法、阵列基板及显示装置
CN105761703B (zh) * 2016-05-20 2018-05-25 京东方科技集团股份有限公司 阵列基板、显示装置以及充电控制方法
CN107301847B (zh) * 2017-06-29 2018-08-28 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置
CN107331363A (zh) * 2017-08-23 2017-11-07 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置
CN109755258B (zh) * 2017-11-08 2021-02-19 元太科技工业股份有限公司 画素阵列基板与显示装置
US10621901B2 (en) * 2017-11-19 2020-04-14 Novatek Microelectronics Corp. Display panel, display driver and method of driving subpixel of display panel
CN113409718B (zh) * 2021-05-27 2022-02-18 惠科股份有限公司 一种显示面板和显示装置
CN116052574B (zh) * 2023-01-28 2023-06-30 惠科股份有限公司 显示驱动结构、显示驱动方法和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312760B1 (ko) * 1999-02-24 2001-11-03 윤종용 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법
KR101230301B1 (ko) * 2005-07-19 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
JP2008257164A (ja) 2008-10-23
US20080246720A1 (en) 2008-10-09
CN101281334A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
KR20080089992A (ko) 표시 기판 및 이를 포함하는 액정 표시 장치
KR101160839B1 (ko) 액정 표시 장치
KR101358334B1 (ko) 액정 표시 장치 및 그 구동 방법
KR102116106B1 (ko) 표시 장치
KR101209051B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR20110049556A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090122077A (ko) 액정표시장치
KR20080009889A (ko) 액정 표시 장치
KR20080009897A (ko) 액정 표시 장치
JP2008015529A (ja) 表示装置及び液晶表示装置
KR20090123738A (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
TWI406068B (zh) 陣列基板及具有此陣列基板之顯示器裝置
KR20070083039A (ko) 표시 장치의 구동 장치
KR102280346B1 (ko) 액정 표시장치
KR20080037754A (ko) 액정 표시 장치 및 그의 구동 방법
KR20070060757A (ko) 표시 장치 및 그 구동 장치
US8711302B2 (en) Liquid crystal display
KR101080356B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
KR20070077896A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102481182B1 (ko) 액정 표시 장치
KR101171181B1 (ko) 액정 표시 장치
KR20080028664A (ko) 액정 표시 장치 및 그의 구동 방법
US11644729B2 (en) Active matrix substrate and liquid crystal display device
CN113540122B (zh) 有源矩阵基板及显示装置
KR20070081255A (ko) 시프트 레지스터

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid