JP2008257164A - 表示基板、及びそれを含む液晶表示装置 - Google Patents

Abstract

【課題】データ電圧の変動範囲を十分に大きく維持したまま、各データ線の電圧の変動範囲を縮小可能にすることで消費電力を低減可能な液晶表示装置を提供する。
【解決手段】本発明による表示基板の各画素では、画素電極が一対の薄膜トランジスタを通じて一対のデータ線に接続されている。各薄膜トランジスタは、異なるゲート線からのゲートオン電圧によって別々にターンオンする。一対のデータ線の一方は正極性のデータ電圧を伝達し、他方は負極性のデータ電圧を伝達する。すなわち、各データ線は、極性が正負のいずれかに固定されたデータ電圧を伝達する。
【選択図】図６

Description

本発明は液晶表示装置に関し、特にその表示基板に関する。

液晶表示装置は、二枚の表示パネル、液晶、及び駆動部を含む。二枚の表示パネルは液晶を間に挟んで貼り合わされている。一般に、一方の表示パネルの内面には複数の画素電極がマトリックス状に備えられ、他方の内面全体には一枚の共通電極が備えられている。各画素電極には薄膜トランジスタが一般に一つずつ接続され、それらが一つの画素を構成している。画素電極のマトリックスの間では複数のゲート線が行方向に延び、複数のデータ線が列方向に延びている。各画素では薄膜トランジスタが近接のゲート線とデータ線とに接続されている。画素電極は同じ画素の薄膜トランジスタのターンオンによってデータ線に接続される。具体的には、ゲート線から薄膜トランジスタにゲートオン電圧が印加されるときにその薄膜トランジスタがターンオンし、データ線から同じ画素の画素電極にデータ電圧を伝達する。一方、共通電極には共通電圧が印加される。液晶は誘電率異方性を持ち、画素電極に対して印加されるデータ電圧と、共通電極に対して印加される共通電圧との間の差に応じて透過光の偏光方向を回転させる。表示パネルの少なくとも一方には偏光板が備えられているので、データ電圧と共通電圧との差に応じて液晶を透過する光の偏光方向が回転すると、偏光板を透過可能なその光の強度が変化する。従って、データ電圧と共通電圧との差の調節を通じて各画素の光透過率又は光反射率が調節可能である。駆動部はゲート駆動部とデータ駆動部とを含む。ゲート駆動部は各ゲート線に対するゲートオン電圧の印加のタイミングを制御する。データ駆動部は各データ線に対するデータ電圧のレベル及びその印加のタイミングを制御する。駆動部がデータ電圧と共通電圧との差を画素ごとに調節することで、各画素の光透過率又は光反射率が所望の値に調節される。こうして、表示パネルの画面に所望の画像が表示される。

液晶に対して同じ極性の電圧を繰り返し印加するのは、その液晶の劣化を早める。従って、液晶表示装置は一般に、液晶の劣化を防止する目的で、画素電極と共通電極との間の電圧の極性を周期的に反転させる。このような駆動方法を以下、反転駆動という。反転駆動には、例えばフレーム反転駆動、ライン反転駆動、コラム反転駆動、またはドット反転駆動がある。フレーム反転駆動では、共通電圧に対するデータ電圧の極性をフレームごとに反転させる。ライン反転駆動では、共通電圧に対するデータ電圧の極性をさらに各フレームで画素電極のマトリックスの行ごとに反転させる。コラム反転駆動では、共通電圧に対するデータ電圧の極性をさらに各フレームで画素電極のマトリックスの列ごとに反転させる。ドット反転駆動では、共通電圧に対するデータ電圧の極性をさらに各フレームで画素電極ごとに反転させる。すなわち、画素電極のマトリックスの行方向と列方向との両方で、隣接する二つの画素電極間ではデータ電圧の極性が反対である。
特開平5−273522号公報

反転駆動では、共通電圧に対するデータ電圧の極性がフレーム単位で反転する。従来の液晶表示装置では、各画素電極にデータ線が一本ずつ接続されている。従って、反転駆動ではデータ駆動部は共通電圧に対するデータ電圧の極性を同じデータ線で反転させる。すなわち、データ駆動部は各データ線の電圧を正極性のデータ電圧の上限から負極性のデータ電圧の下限までの範囲で変動させる。

一方、液晶表示装置に対しては更なる高輝度化や高精細化が要求されている。従って、データ電圧の変動範囲はある程度大きく確保されねばならない。その結果、従来の液晶表示装置では各データ線の電圧の変動幅をさらに縮小させることが困難であるので、消費電力をさらに削減することが困難である。

本発明の目的は、データ電圧の変動範囲を十分に大きく維持したまま、各データ線の電圧の変動範囲を縮小可能にすることで消費電力をさらに低減可能な液晶表示装置を提供することである。

本発明による表示基板は、第１ゲート線、第２ゲート線、第１データ線、第２データ線、第１薄膜トランジスタ、第２薄膜トランジスタ、第１画素電極、及び反射膜を含む。各データ線は各ゲート線と交差している。第１薄膜トランジスタは、第１ゲート線と第１データ線とのそれぞれに接続された電極と、第１ドレイン電極とを含む。第２薄膜トランジスタは、第２ゲート線と第２データ線とのそれぞれに接続された電極と、第２ドレイン電極とを含む。第１画素電極は第１ドレイン電極と第２ドレイン電極とに接続されている。反射膜は第１画素電極に重なっている。

本発明による液晶表示装置は、第１ゲート線、第２ゲート線、第１正極性データ線、第２正極性データ線、第１負極性データ線、第２負極性データ線、第１画素、及び第２画素を含む。第１ゲート線は第１ゲートオン電圧を伝達し、第２ゲート線は第２ゲートオン電圧を伝達する。各正極性データ線は正極性のデータ電圧を伝達し、各負極性データ線は負極性のデータ電圧を伝達する。第１画素は、第１ゲート線、第２ゲート線、第１正極性データ線、及び第１負極性データ線に接続されている。第１画素は、第１ゲート線から第１ゲートオン電圧を受ける期間では第１正極性データ線から正極性のデータ電圧を受け、第２ゲート線から第２ゲートオン電圧を受ける期間では第１負極性データ線から負極性のデータ電圧を受ける。第２画素は、第１ゲート線、第２ゲート線、第２正極性データ線、及び第２負極性データ線に接続されている。第２画素は、第１ゲート線から第１ゲートオン電圧を受ける期間では第２負極性データ線から負極性のデータ電圧を受け、第２ゲート線から第２ゲートオン電圧を受ける期間では第２正極性のデータ線から正極性のデータ電圧を受ける。

本発明による表示基板では、画素電極にデータ線が二本ずつ接続されている。従って、それを含む本発明による液晶表示装置は、各画素電極に接続されるデータ線の一方には正極性のデータ電圧のみを印加し、他方には負極性のデータ電圧のみを印加できる。それにより、各画素電極に対するデータ電圧の変動範囲を十分に大きく維持したまま、各データ線の電圧の変動範囲を従来のものより縮小可能である。その結果、消費電力がさらに低減可能である。

以下、図１〜図２Ｃを参照しながら、本発明の一実施形態による液晶表示装置について説明する。図１は、本発明の一実施形態による液晶表示装置のブロック図である。図１に示されているように、この液晶表示装置10は、液晶パネル300、ゲート駆動部400、データ駆動部500、信号制御部600、及び階調電圧生成部800を含む。

液晶パネル300は、複数の表示信号線G₁₁〜G_n2、D₁₁〜D_m2、及び複数の画素PXを含む。画素PXは液晶パネル300の上にマトリックス状に配列されている。表示信号線は、2n本（nは１以上の整数）のゲート線G₁₁〜G_n2、及び、2m本（mは１以上の整数）のデータ線D₁₁〜D_m2を含む。各ゲート線G₁₁〜G_n2は各画素PXにゲート信号を伝達する。各データ線D₁₁〜D_n2は各画素PXにデータ電圧を伝達する。各画素PXは一対のゲート線G_i1、G_i2に接続されている（i＝1、2、…、n）。例えば、１番目の画素列では各画素PXは一対のゲート線G₁₁、G₁₂に接続されている。また、各画素PXは一対のデータ線D_j1、D_j2に接続されている（j＝1、2、…、m）。例えば、１番目の画素行では各画素PXは一対のデータ線D₁₁、D₁₂に接続されている。ゲート線G₁₁〜G_n2は画素PXのマトリックスの行方向に延び、互いにほぼ平行である。データ線D₁₁〜D_m2は画素PXのマトリックスの列方向に延び、互いにほぼ平行である。

液晶パネル300では、例えば図７や図８に示されているように、二枚の表示パネルが液晶を間に挟んで貼り合わされている。一方の表示パネルの内面では、例えば図２Ｂや図６に示されているように、各画素PXに一枚の画素電極と一対の薄膜トランジスタとが備えられている。他方の表示パネルの内面は全体が一枚の共通電極で覆われている。各画素PXでは一対の薄膜トランジスタの各ゲート端子が一対のゲート線G_i1、G_i2のそれぞれに接続されている（i＝1、2、…、n）。各画素PXではさらに、各薄膜トランジスタを通して一対のデータ線D_j1、D_j2のそれぞれに接続されている（j＝1、2、…、m）。各薄膜トランジスタはスイッチング素子として機能し、同じ画素の画素電極を一対のデータ線D_j1、D_j2のいずれかに接続する。具体的には、ゲート線から薄膜トランジスタにゲートオン電圧が印加されるときにその薄膜トランジスタがターンオンし、データ線から同じ画素の画素電極にデータ電圧を伝達する。一方、共通電極に対しては外部から共通電圧Vcomが印加される。液晶パネル300の具体的な構造の詳細については後述する。

信号制御部600は外部のグラフィックコントローラ（図示せず）からＲＧＢ信号R、G、B及び制御信号を受信する。ここで、制御信号は好ましくは、水平同期信号Vsync、垂直同期信号Hsync、メインクロック信号MCLK、及びデータイネーブル信号DEを含む。信号制御部600はさらに、制御信号Vsync、Hsync、MCLK、DEに基づいてゲート制御信号CONT1及びデータ制御信号CONT2を生成し、ＲＧＢ信号R、G、Bに基づいて映像信号DATを生成する。ゲート制御信号CONT1はゲート駆動部400に提供され、映像信号DATとデータ制御信号CONT2とはデータ駆動部500に提供される。

階調電圧生成部800は複数の階調電圧を生成してデータ駆動部500に提供する。階調電圧生成部800は好ましくは抵抗素子の直列接続を含み、それを利用して所定の電圧を分圧することで複数の階調電圧を生成する。各階調電圧のレベルは画素PXの輝度の階調、すなわち、画素PXの光透過率または光反射率の調節可能な値に対応づけられている。複数の階調電圧には特に、共通電圧Vcomに対する極性が正のものと負のものとが両方含まれている。画素PXの輝度の各階調には正極性の階調電圧と負極性の階調電圧とが一つずつ対応づけられている。階調電圧生成部800は好ましくは全ての階調電圧を生成する。その他に、階調電圧生成部800はいくつかの階調電圧のみを生成し、データ駆動部500がそれらの階調電圧を分圧して全ての階調電圧を生成しても良い。

データ駆動部500は、信号制御部600からのデータ制御信号CONT2に従い、信号制御部600から映像信号DATを受信する。データ駆動部500はさらに、映像信号DATの示す各画素PXの輝度の階調に基づき、階調電圧生成部800から提供された複数の階調電圧の中から正極性の階調電圧または負極性の階調電圧を選択する。データ駆動部500は続いて、選択された階調電圧をデータ電圧として目標のデータ線D₁₁〜D_m2に対し、データ制御信号CONT2に従って印加する。データ制御信号CONT2は好ましくは、データ駆動部500による各画素行に対するデータ電圧の印加動作の開始タイミングを示す水平開始信号、各データ線に対するデータ電圧の出力タイミングを示す出力指示信号などを含む。

ゲート駆動部400は、信号制御部600からのゲート制御信号CONT1に従ってゲート信号を各ゲート線G₁₁〜G_n2に対して順番に印加する。ゲート信号は好ましくはゲートオン電圧Vonとゲートオフ電圧Voffとの組み合わせから成る。ゲート駆動部400は好ましくは各フレームでは、各画素PXに接続されている一対のゲート線G_i1、G_i2（i＝1、2、…、n）の一方のみでゲート信号のレベルをゲートオン電圧Vonにする。ゲート駆動部400はさらに、各対のゲート線G_i1、G_i2の間で、ゲート信号のレベルをゲートオン電圧Vonにするゲート線をフレームごとに切り換える。例えばゲート線G₁₁〜G_n2の数が2nである場合、ゲート駆動部400はあるフレームではn本のゲート線に対して順番にゲートオン電圧Vonを印加し、次のフレームでは残りn本のゲート線に対して順番にゲートオン電圧Vonを印加する。ここで、各ゲート線G₁₁〜G_n2に対するゲート信号のレベルの切り換えタイミング、特に、各ゲート線G₁₁〜G_n2に対するゲートオン電圧Vonの印加タイミングはゲート制御信号CONT1に従って制御される。ゲート制御信号CONT1は好ましくは、各フレームでゲート駆動部500によるゲート信号の印加動作の開始タイミングを示す垂直開始信号、ゲートオン電圧Vonの出力タイミングを示すゲートクロック信号、及びゲートオン電圧Vonのパルス幅を示す出力イネーブル信号などを含む。

ゲート駆動部400またはデータ駆動部500は好ましくは複数のチップに組み込まれ、液晶パネル300の上に直接実装される。ゲート駆動部400またはデータ駆動部500はその他にテープキャリアパッケージの形態で液晶パネル300に実装されても良い。すなわち、各駆動部を組み込んだチップが可撓性印刷回路膜の上に実装され、それらの可撓性印刷回路膜が液晶パネル300に接着されても良い。さらにそれらとは別に、ゲート駆動部400またはデータ駆動部500はＳＯＧ（System On Glass）方式で、表示信号線G₁₁〜G_n2、D₁₁〜D_m2などと共に液晶パネル300に集積化されても良い。

図２Ａに、ゲート駆動部400から出力されるゲート信号のタイミングチャートを示す。図２Ａに示されているように、第１フレームではまず、第１時間T1の間、第１ゲート線G₁₁に対してゲートオン電圧Vonが印加され、次に、第２時間T2の間、第４ゲート線G₂₂に対してゲートオン電圧Vonが印加される。以下同様に、各画素行に接続される一対のゲート線の一方G_(2i-1)1、G_2i2（i＝1、2、…）のみに対してゲートオン電圧Vonが順番に所定時間ずつ印加される。一方、第２ゲート線G₁₂、第３ゲート線G₂₁等、他のゲート線G_(2i-1)2、G_2i1（i＝1、2、…）に対してはゲートオフ電圧Voffが印加され続ける。第２フレームでは、各画素行でゲートオン電圧Vonが印加されるゲート線が第１フレームとは別のものに切り換えられる。すなわち、第２フレームではまず、第３時間T3の間、第２ゲート線G₁₂に対してゲートオン電圧Vonが印加され、次に、第４時間T4の間、第３ゲート線G₂₁に対してゲートオン電圧Vonが印加される。以下同様に、各画素行に接続される一対のゲート線の一方G_(2i-1)2、G_2i1（i＝1、2、…）のみに対してゲートオン電圧Vonが順番に所定時間ずつ印加される。一方、第１ゲート線G₁₁、第４ゲート線G₂₂等、他のゲート線G_(2i-1)1、G_2i2（i＝1、2、…）に対してはゲートオフ電圧Voffが印加され続ける。

データ駆動部500は好ましくは、図２Ａに示されているゲート信号に合わせて、各画素PXの画素電極に対して印加されるデータ電圧の共通電圧Vcomに対する極性を、図２Ｂ〜図２Ｅに示されているように反転させる。図２Ｂ〜図２Ｅでは例として、隣接する４個の画素PX1、PX2、PX3、PX4が示されている。第１画素PX1と第２画素PX2とは第１画素行で隣接して配置され、第３画素PX3と第４画素PX4とは第２画素行で隣接して配置されている。第１画素PX1と第３画素PX3とは第１画素列で隣接して配置され、第２画素PX2と第４画素PX4とは第２画素列に隣接して配置されている。第１画素PX1では、第１スイッチング素子S1のゲート端子が第１ゲート線G₁₁に接続され、第２スイッチング素子S2のゲート端子が第２ゲート線G₁₂に接続されている。さらに、画素電極が第１スイッチング素子S1を通して第１データ線D₁₁に接続され、第２スイッチング素子S2を通して第２データ線D₁₂に接続されている。第２画素PX2では、第３スイッチング素子S3のゲート端子が第１ゲート線G₁₁に接続され、第４スイッチング素子S4のゲート端子が第２ゲート線G₁₂に接続されている。さらに、画素電極が第３スイッチング素子S3を通して第４データ線D₂₂に接続され、第４スイッチング素子S4を通して第３データ線D₂₁に接続されている。第３画素PX3では、第５スイッチング素子S5のゲート端子が第３ゲート線G₂₁に接続され、第６スイッチング素子S6のゲート端子が第４ゲート線G₂₂に接続されている。さらに、画素電極が第５スイッチング素子S5を通して第１データ線D₁₁に接続され、第６スイッチング素子S6を通して第２データ線D₁₂に接続されている。第４画素PX4では、第７スイッチング素子S7のゲート端子が第３ゲート線G₂₁に接続され、第８スイッチング素子S8のゲート端子が第４ゲート線G₂₂に接続されている。さらに、画素電極が第７スイッチング素子S7を通して第４データ線D₂₂に接続され、第８スイッチング素子S8を通して第３データ線D₂₁に接続されている。図２Ｂ〜図２Ｅではさらに、各ゲート線G₁₁、G₁₂、G₂₁、G₂₂に対してゲートオン電圧Vonとゲートオフ電圧Voffとのいずれが印加されているのかが各符号G₁₁、G₁₂、G₂₁、G₂₂の横の括弧内にONまたはOFFで示されている。また、各データ線D₁₁、D₁₂、D₂₁、D₂₂に対して印加されているデータ電圧の極性が各符号D₁₁、D₁₂、D₂₁、D₂₂の横の括弧内に、＋、−、またはＦ（フローティング状態を意味する）で示され、各画素PX1、PX2、PX3、PX4の画素電極に維持されている電圧の極性が各画素電極の中に＋または−で示されている。

図２Ａに示されている第１フレームの第１時間T1では、図２Ｂに示されているように、第１ゲート線G₁₁に対してはゲートオン電圧Vonが印加され、他のゲート線G₁₂〜G₂₂に対してはゲートオフ電圧Voffが印加される。従って、四つの画素PX1〜PX4では第１スイッチング素子S1及び第３スイッチング素子S3のみがターンオンする。このとき、データ駆動部500は好ましくは、第１データ線D₁₁及び第４データ線D₂₂に対してのみデータ電圧を印加し、第２データ線D₁₂及び第３データ線D₂₁に対してはデータ電圧を印加しない。例えば図２Ｂでは、第１データ線D₁₁に対しては正極性のデータ電圧が印加され、第４データ線D₂₂に対しては負極性のデータ電圧が印加される。一方、第２データ線D₁₂及び第３データ線D₂₁はフローティング状態に維持される。その結果、第１画素PX1では画素電極に対して正極性のデータ電圧が印加され、第２画素PX2では画素電極に対して負極性のデータ電圧が印加される。

図２Ａに示されている第１フレームの第２時間T2では、図２Ｃに示されているように、第４ゲート線G₂₂に対してはゲートオン電圧Vonが印加され、他のゲート線G₁₁〜G₂₁に対してはゲートオフ電圧Voffが印加される。従って、四つの画素PX1〜PX4では第６スイッチング素子S6及び第８スイッチング素子S8のみがターンオンする。このとき、データ駆動部500は好ましくは、第２データ線D₁₂及び第３データ線D₂₁に対してのみデータ電圧を印加し、第１データ線D₁₁及び第４データ線D₂₂に対してはデータ電圧を印加しない。例えば図２Ｃでは、第２データ線D₁₂に対しては負極性のデータ電圧が印加され、第３データ線D₂₁に対しては正極性のデータ電圧が印加される。一方、第１データ線D₁₁及び第４データ線D₂₂はフローティング状態に維持される。その結果、第３画素PX3では画素電極に対して負極性のデータ電圧が印加され、第４画素PX4では画素電極に対して正極性のデータ電圧が印加される。尚、第１画素PX1及び第２画素PX2では各画素電極の電圧の極性が第１時間T1での極性に維持されている。

図２Ａに示されている第２フレームの第３時間T3では、図２Ｄに示されているように、第２ゲート線G₁₂に対してはゲートオン電圧Vonが印加され、他のゲート線G₁₁、G₂₁、G₂₂に対してはゲートオフ電圧Voffが印加される。従って、四つの画素PX1〜PX4では第２スイッチング素子S2及び第４スイッチング素子S4のみがターンオンする。このとき、データ駆動部500は好ましくは、第２データ線D₁₂及び第３データ線D₂₁に対してのみデータ電圧を印加し、第１データ線D₁₁及び第４データ線D₂₂に対してはデータ電圧を印加しない。例えば図２Ｄでは、第２データ線D₁₂に対しては負極性のデータ電圧が印加され、第３データ線D₂₁に対しては正極性のデータ電圧が印加される。一方、第１データ線D₁₁及び第４データ線D₂₂はフローティング状態に維持される。その結果、第１画素PX1では画素電極に対して負極性のデータ電圧が印加され、第２画素PX2では画素電極に対して正極性のデータ電圧が印加される。尚、第３画素PX3及び第４画素PX4では各画素電極の電圧の極性が第２時間T2での極性に維持されている。

図２Ａに示されている第２フレームの第４時間T4では、図２Ｅに示されているように、第３ゲート線G₂₁に対してはゲートオン電圧Vonが印加され、他のゲート線G₁₁、G₁₂、G₂₂に対してはゲートオフ電圧Voffが印加される。従って、四つの画素PX1〜PX4では第５スイッチング素子S5及び第７スイッチング素子S7のみがターンオンする。このとき、データ駆動部500は好ましくは、第１データ線D₁₁及び第４データ線D₂₂に対してのみデータ電圧を印加し、第２データ線D₁₂及び第３データ線D₂₁に対してはデータ電圧を印加しない。例えば図２Ｅでは、第１データ線D₁₁に対しては正極性のデータ電圧が印加され、第４データ線D₂₂に対しては負極性のデータ電圧が印加される。一方、第２データ線D₁₂及び第３データ線D₂₁はフローティング状態に維持される。その結果、第３画素PX3では画素電極に対して正極性のデータ電圧が印加され、第４画素PX4では画素電極に対して負極性のデータ電圧が印加される。尚、第１画素PX1及び第２画素PX2では各画素電極の電圧の極性が第３時間T3での極性に維持されている。

以上のとおり、データ駆動部500は、図２Ａに示されているゲート信号に合わせて、各画素PX1〜PX4の画素電極に対して印加されるデータ電圧の極性を、図２Ｂ〜図２Ｅに示されているように、フレーム単位で反転させる。その結果、データ電圧の極性が、フレームごとだけでなく、隣接する画素PX1〜PX4ごとにも反転する。すなわち、ドット反転駆動が実現する。さらに、図２Ｂ〜図２Ｅに示されているように、正極性のデータ電圧が印加されるデータ線D₁₁、D₂₁は、負極性のデータ線が印加されるデータ線D₁₂、D₂₂とは別である。従って、従来の液晶表示装置とは異なり、データ電圧の印加に伴う各データ線の電位の変動幅が小さいので、消費電力が低減する。また、正極性のデータ電圧を各データ線D₁₁、D₂₁に対して印加するときには、他のデータ線D₁₂、D₂₂に対してはデータ電圧を印加しなくても良い。逆に、負極性のデータ電圧を各データ線D₁₂、D₂₂に対して印加するときには、他のデータ線D₁₁、D₂₁に対してはデータ電圧を印加しなくても良い。こうして、各データ線に対するデータ電圧の印加に伴う消費電力がさらに低減できる。

前述の実施形態では、一対のデータ線の一方に対してデータ電圧が印加される間、他方がフローティング状態に維持されている。その他に、一対のデータ線の両方に対して同時に、異なる極性のデータ電圧が印加されても良い。また、前述の実施形態とは異なり、第１データ線D₁₁及び第３データ線D₂₁に対しては負極性のデータ電圧が印加され、第２データ線D₁₂及び第４データ線D₂₂に対しては正極性のデータ電圧が印加されても良い。

データ駆動部500は、図２Ａに示されているゲート信号に合わせて、各画素PXの画素電極に対して印加されるデータ電圧の共通電圧Vcomに対する極性を、図３Ａ及び図３Ｂに示されているように反転させても良い。ここで、図３Ａ及び図３Ｂは図２Ｂ〜図２Ｅと比べ、第２画素PX2のスイッチング素子S3、S4と一対のデータ線D₂₁、D₂₂との間の接続が反対であり、第４画素PX4のスイッチング素子S7、S8と一対のデータ線D₂₁、D₂₂との間の接続が反対である。すなわち、第２画素PX2では、画素電極が第３スイッチング素子S3を通して第３データ線D₂₁に接続され、第４スイッチング素子S4を通して第４データ線D₂₂に接続されている。第４画素PX4では、画素電極が第７スイッチング素子S7を通して第３データ線D₂₁に接続され、第８スイッチング素子S8を通して第４データ線D₂₂に接続されている。尚、図３Ａ及び図３Ｂでも図２Ｂ〜図２Ｅと同様に、各ゲート線G₁₁、G₁₂、G₂₁、G₂₂に対してゲートオン電圧Vonとゲートオフ電圧Voffとのいずれが印加されているのかが各符号G₁₁、G₁₂、G₂₁、G₂₂の横の括弧内にONまたはOFFで示されている。また、各データ線D₁₁、D₁₂、D₂₁、D₂₂に対して印加されているデータ電圧の極性が各符号D₁₁、D₁₂、D₂₁、D₂₂の横の括弧内に＋または−で示され、各画素PX1、PX2、PX3、PX4の画素電極に維持されている電圧の極性が各画素電極の中に＋または−で示されている。

図２Ａに示されている第１フレームの第１時間T1では第１ゲート線G₁₁のみに対してゲートオン電圧Vonが印加され、第２時間T2では第４ゲート線G₂₂のみに対してゲートオン電圧Vonが印加される。従って、四つの画素PX1〜PX4では、第１時間T1に第１スイッチング素子S1と第３スイッチング素子S3とがターンオンし、第２時間T2に第６スイッチング素子S6と第８スイッチング素子S8とがターンオンする。一方、データ駆動部500は、第１データ線D₁₁及び第３データ線D₂₁に対しては正極性のデータ電圧を印加し、第２データ線D₁₂及び第４データ線D₂₂に対しては負極性のデータ電圧を印加する。その結果、図３Ａに示されているように、第１時間T1の間、第１画素PX1及び第２画素PX2では各画素電極に対して正極性のデータ電圧が印加され、第２時間T2の間、第３画素PX3及び第４画素PX4では各画素電極に対して負極性のデータ電圧が印加される。

図２Ａに示されている第２フレームの第３時間T3では第２ゲート線G₁₂のみに対してゲートオン電圧Vonが印加され、第４時間T4では第３ゲート線G₂₁のみに対してゲートオン電圧Vonが印加される。従って、四つの画素PX1〜PX4では、第３時間T3に第２スイッチング素子S2と第４スイッチング素子S4とがターンオンし、第４時間T4に第５スイッチング素子S5と第７スイッチング素子S7とがターンオンする。一方、データ駆動部500は、第１データ線D₁₁及び第３データ線D₂₁に対しては正極性のデータ電圧を印加し、第２データ線D₁₂及び第４データ線D₂₂に対しては負極性のデータ電圧を印加する。その結果、図３Ｂに示されているように、第３時間T3の間、第１画素PX1及び第２画素PX2には負極性のデータ電圧が印加され、第４時間T4の間、第３画素PX3及び第４画素PX4には正極性のデータ電圧が印加される。

以上のとおり、データ駆動部500は、図２Ａに示されているゲート信号に合わせて、各画素PX1〜PX4の画素電極に対して印加されるデータ電圧の極性を、図３Ａ及び図３Ｂに示されているようにフレーム単位で反転させる。その結果、データ電圧の極性が、フレームごとだけでなく、画素行ごとにも反転する。すなわち、ライン反転駆動が実現する。この場合にも、正極性のデータ電圧が印加されるデータ線D₁₁、D₂₁は、負極性のデータ電圧が印加されるデータ線D₁₂、D₂₂とは別である。従って、従来の液晶表示装置とは異なり、データ電圧の印加に伴う各データ線の電位の変動幅が小さいので、消費電力が低減する。また、一対のデータ線の一方に対してデータ電圧を印加する間、他方に対してはデータ電圧を印加しなくても良いので、消費電力がさらに低減できる。

ゲート駆動部400はゲート信号を図２Ａに示されている波形以外の波形で提供しても良い。図４Ａにゲート信号の別の波形を示す。図４Ａに示されているように、第１フレームではまず、第１時間T1に第１ゲート線G₁₁に対してゲートオン電圧Vonが印加され、次に、第２時間T2に第３ゲート線G₂₁に対してゲートオン電圧Vonが印加される。以下同様に、各画素行に接続される一対のゲート線の一方G_(2i-1)1、G_2i1（i＝1、2、…）のみに対してゲートオン電圧Vonが順番に所定時間ずつ印加される。一方、第２ゲート線G₁₂、第４ゲート線G₂₂等、他のゲート線G_(2i-1)2、G_2i2（i＝1、2、…）に対してはゲートオフ電圧Voffが印加され続ける。第２フレームではまず、第３時間T3の間、第２ゲート線G₁₂に対してゲートオン電圧Vonが印加され、次に、第４時間T4の間、第４ゲート線G₂₂に対してゲートオン電圧Vonが印加される。以下同様に、各画素行に接続される一対のゲート線の一方G_(2i-1)2、G_2i2（i＝1、2、…）のみに対してゲートオン電圧Vonが順番に所定時間ずつ印加される。一方、第１ゲート線G₁₁、第３ゲート線G₂₁等、他のゲート線G_(2i-1)1、G_2i1（i＝1、2、…）に対してはゲートオフ電圧Voffが印加され続ける。

データ駆動部500は好ましくは、図４Ａに示されているゲート信号に合わせて、各画素PXの画素電極に対して印加されるデータ電圧の共通電圧Vcomに対する極性を、図４Ｂ及び図４Ｃに示されているように反転させる。ここで、図４Ｂ及び図４Ｃに示されている四つの画素PX1〜PX4の構成は図２Ｂ〜図２Ｅに示されている構成と同様である。さらに、各ゲート線G₁₁、G₁₂、G₂₁、G₂₂に対してゲートオン電圧Vonとゲートオフ電圧Voffとのいずれが印加されているのかが各符号G₁₁、G₁₂、G₂₁、G₂₂の横の括弧内にONまたはOFFで示されている。また、各データ線D₁₁、D₁₂、D₂₁、D₂₂に対して印加されているデータ電圧の極性が各符号D₁₁、D₁₂、D₂₁、D₂₂の横の括弧内に、＋、−、またはFで示され、各画素PX1、PX2、PX3、PX4の画素電極に維持されている電圧の極性が各画素電極の中に＋または−で示されている。

図４Ａに示されている第１フレームの第１時間T1では第１ゲート線G₁₁のみに対してゲートオン電圧Vonが印加され、第２時間T2では第３ゲート線G₂₁のみに対してゲートオン電圧Vonが印加される。従って、四つの画素PX1〜PX4では、第１時間T1に第１スイッチング素子S1と第３スイッチング素子S3とがターンオンし、第２時間T2に第５スイッチング素子S5と第７スイッチング素子S7とがターンオンする。一方、データ駆動部500は、第１データ線D₁₁に対しては正極性のデータ電圧を印加し、第４データ線D₂₂に対しては負極性のデータ電圧を印加する。その結果、図４Ｂに示されているように、第１時間T1では、第１画素PX1の画素電極に対しては正極性のデータ電圧が印加され、第２画素PX2の画素電極に対しては負極性のデータ電圧が印加される。第２時間T2では、第３画素PX3の画素電極に対しては正極性のデータ電圧が印加され、第４画素PX4の画素電極に対しては負極性のデータ電圧が印加される。尚、データ駆動部500は好ましくは、第１フレームでは第２データ線D₁₂及び第３データ線D₂₁をいずれもフローティング状態に維持する。

図４Ａに示されている第２フレームの第３時間T3では第２ゲート線G₁₂のみに対してゲートオン電圧Vonが印加され、第４時間T4では第４ゲート線G₂₂のみに対してゲートオン電圧Vonが印加される。従って、四つの画素PX1〜PX4では、第３時間T3に第２スイッチング素子S2と第４スイッチング素子S4とがターンオンし、第４時間T4に第６スイッチング素子S6と第８スイッチング素子S8とがターンオンする。一方、データ駆動部500は、第３データ線D₂₁に対しては正極性のデータ電圧を印加し、第２データ線D₁₂に対しては負極性のデータ電圧を印加する。その結果、図４Ｃに示されているように、第３時間T3では、第１画素PX1の画素電極に対しては負極性のデータ電圧が印加され、第２画素PX2の画素電極に対しては正極性のデータ電圧が印加される。第４時間T4では、第３画素PX3の画素電極に対しては負極性のデータ電圧が印加され、第４画素PX4の画素電極に対しては正極性のデータ電圧が印加される。尚、データ駆動部500は好ましくは、第２フレームでは第１データ線D₁₁及び第４データ線D₂₂をいずれもフローティング状態に維持する。

以上のとおり、データ駆動部500は、図４Ａに示されているゲート信号に合わせて、各画素PX1〜PX4の画素電極に対して印加されるデータ電圧の極性を、図４Ｂ及び図４Ｃに示されているようにフレーム単位で反転させる。その結果、データ電圧の極性が、フレームごとだけでなく、画素列ごとにも反転する。すなわち、コラム反転駆動が実現する。この場合にも、正極性のデータ電圧が印加されるデータ線D₁₁、D₂₁は、負極性のデータ電圧が印加されるデータ線D₁₂、D₂₂とは別である。従って、従来の液晶表示装置とは異なり、データ電圧の印加に伴う各データ線の電位の変動幅が小さいので、消費電力が低減する。また、一対のデータ線の一方に対してデータ電圧を印加する間、他方に対してはデータ電圧を印加しなくても良いので、消費電力がさらに低減できる。

図５Ａ及び図５Ｂを参照しながら、各画素に接続される一対のデータ線の一方に対してデータ電圧を印加する間、他方をフローティング状態に維持するための構成である伝送ゲートについて説明する。説明の便宜上、図２Ｂ〜図２Ｅに示されているようなドット反転駆動の場合を例に挙げて説明する。図５Ａに伝送ゲートの回路図を示し、図５Ｂにその伝送ゲートに入力されるデータ電圧と、その伝送ゲートから出力されるデータ電圧との波形図を示す。以下では、共通電圧Vcomが0Vである場合を想定する。

図５Ａに示されているように、データ駆動部500の各出力線D1、D2、…には一対の伝送ゲート（TG1、TG2）、（TG3、TG4）、…が接続されている。各伝送ゲートTG1〜TG4は一本のデータ線D₁₁〜D₂₂に接続されている。各伝送ゲートTG1〜TG4はさらに、外部から共通の選択制御信号の対SEL、／SELを受信する。一対の選択制御信号SEL、／SELは互いに相補的であり、すなわち、一方がアクティブ状態に維持される間は他方が非アクティブ状態に維持される。各対の伝送ゲートの一方TG1、TG4は、選択制御信号の一方SELがアクティブ状態に維持される間、データ駆動部500の各出力線D1、D2を一対のデータ線の一方D₁₁、D₂₂に接続し、選択制御信号の他方／SELがアクティブ状態に維持される間、各出力線D1、D2を各データ線D₁₁、D₂₂から分離する。各対の伝送ゲートの他方TG2、TG3は逆に、選択制御信号の一方SELがアクティブ状態に維持される間、データ駆動部500の各出力線D1、D2を一対のデータ線の他方D₁₂、D₂₁から分離し、選択制御信号の他方／SELがアクティブ状態に維持される間、各出力線D1、D2を各データ線D₁₂、D₂₁に接続する。

データ駆動部500は各出力線D1、D2に対してデータ電圧を出力する。データ駆動部500は好ましくは、ゲート駆動部400がゲートオン電圧Vonを印加するゲート線を切り換えるごとに、各出力線D1、D2に対して印加するデータ電圧の共通電圧Vcom（レベル±0V）に対する極性を反転させる。さらに、隣接する二つの出力線D1、D2の間では同時に印加されるデータ電圧の極性を反転させる。図５Ｂに示されている例では、第１出力線D1に対して第１時間T1の間、正極性のデータ電圧（レベル＋3V）が印加され、続く第２時間T2の間、負極性のデータ電圧（レベル−3V）が印加される。第２出力線D2に対しては第１時間T1の間、負極性のデータ電圧（レベル−3V）が印加され、第２時間T2の間、正極性のデータ電圧（レベル＋3V）が印加される。

一方、ゲート駆動部400がゲートオン電圧Vonを印加するゲート線を切り換えるごとに、各選択制御信号SEL、／SELの状態が切り換えられる。以下、各選択制御信号SEL、／SELがアクティブハイである場合について具体的に説明する。

第１時間T1には選択制御信号の一方SELがハイレベルであり、他方／SELがローレベルである。それにより、第１伝送ゲートTG1が第１出力線D1を第１データ線D₁₁に接続し、第４伝送ゲートTG4が第２出力線D2を第４データ線D₂₂に接続する。一方、第２伝送ゲートTG2が第１出力線D1を第２データ線D₁₂から分離し、第３伝送ゲートTG3が第２出力線D2を第３データ線D₂₁から分離する。その結果、図５Ｂに示されているように、第１時間T1では、第１データ線D₁₁に対しては正極性のデータ電圧＋3Vが印加され、第４データ線D22に対しては負極性のデータ電圧−3Vが印加される。一方、第２データ線D₁₂及び第３データ線D₂₂はフローティング状態に維持され、各電位が例えば0Vに維持される。尚、フローティング状態での電位は不定で良い。それは以下も同様である。

続く第２時間T2には選択制御信号の一方SELがローレベルに切り換えられ、他方／SELがハイレバルに切り換えられる。それにより、第２伝送ゲートTG2が第１出力線D1を第２データ線D₁₂に接続し、第３伝送ゲートTG3が第２出力線D2を第３データ線D₂₁に接続する。一方、第１伝送ゲートTG1が第１出力線D1を第１データ線D₁₁から分離し、第４伝送ゲートTG4が第２出力線D2を第４データ線D₂₂から分離する。その結果、図５Ｂに示されているように、第２時間T2では、第２データ線D₁₂に対しては負極性のデータ電圧−3Vが印加され、第３データ線D₂₁に対しては正極性のデータ電圧＋3Vが印加される。一方、第１データ線D₁₁及び第４データ線D₂₂はフローティング状態に維持され、各電位が例えば0Vに維持される。

データ駆動部500がＳＯＧ方式で液晶パネル300の上に集積化されている場合、伝送ゲートTG1〜TG4は好ましくはデータ駆動部500と共にＳＯＧ方式で液晶パネル300の上に集積化される。

図５Ａに示されている伝送ゲートTG1〜TG4と選択制御信号SEL、／SELの伝達配線との間の接続関係は、上記のとおり、図２Ｂ〜図２Ｅに示されているドット反転駆動の場合に対応している。その他に、図３Ａ、３Ｂに示されているライン反転駆動や図４Ｂ、４Ｃに示されているコラム反転駆動等、図２Ｂ〜図２Ｅに示されているドット反転駆動とは異なる反転駆動が行われる場合、伝送ゲートTG1〜TG4と選択制御信号SEL、／SELの伝達配線との間の接続関係が図５Ａとは別のものに設計され、それにより、各データ電圧の波形が図５Ｂに示されている波形から変更されても良い。

その他に、伝送ゲートTG1〜TG4を介さずに、データ駆動部500が第１〜第４データ線D₁₁〜D₂₂に対して直接、データ電圧を提供しても良い。すなわち、伝送ゲートTG1〜TG4の機能がデータ駆動部500に統合されていても良い。

以下では図６〜図８を参照しながら、前述の実施形態による液晶パネル300に含まれる表示基板の具体的な構造の一例について詳細に説明する。図６に、その表示基板に含まれる二つの隣接する画素の平面図を示す。図７は、図６に示されている折線VII−VII’に沿った断面図であり、図８は、図６に示されている直線VIII−VIII’に沿った断面図である。図６〜図８に示されている液晶表示装置は半透過型である。もちろん、同様な構造は透過型または反射型の液晶表示装置にも適用可能である。

図７及び図８に示されているように、液晶パネル300では、第１表示パネル100と第２表示パネル200とが液晶層3を隔てて対向している。この第１表示パネル100が、特許請求の範囲に記載の表示基板に相当する。
第１表示パネル100は透明な絶縁基板110を含む。その絶縁基板110の上には、好ましくは酸化ケイ素（SiO₂）または窒化ケイ素（SiNx）から成る遮断膜111が形成されている。遮断膜111は多層構造であっても良い。

図６〜図８に示されているように、遮断膜111の上には、好ましくは多結晶シリコンから成る島状の半導体の対151a、151bが各画素に一つずつ形成されている。各半導体151a、151bは好ましくは、不純物を含有する不純物領域と、不純物をほとんど含有しない真性領域とを含む。不純物領域は、不純物濃度が高い高濃度領域と、不純物濃度が低い低濃度領域とを含む。不純物は、ホウ素（B）やガリウム（Ga）などのＰ型不純物、または、燐（P）やヒ素（As）などのＮ型不純物のいずれでも良い。図７に示されているように、各半導体151a（151b）の真性領域は二つに分離され、一対のチャネル領域154a（154b）を形成している。高濃度不純物領域は、一対のチャネル領域154a（154b）のそれぞれを間に挟んで、ソース領域153a（153b）、中間領域156a（156b）、及びドレイン領域155a（155b）の三つに分離されている。低濃度不純物領域152a（152b）は各チャネル領域154a（154b）と高濃度不純物領域153a、155a、156a（153b、155b、156b）との境界に配置されている。好ましくは、低濃度不純物領域152a（152b）の幅は他の領域の幅より狭い。特に、ソース領域153a（153b）とチャネル領域154a（154b）の一方との境界、及び、ドレイン領域155a（155b）とチャネル領域154a（154b）の他方との境界に位置した低濃度不純物領域152a（152b）を低濃度ドーピングドレイン領域という。尚、この低濃度ドーピングドレイン領域は省略可能である。各半導体151a、151bは一つの薄膜トランジスタを構成している。後述のように、それらの薄膜トランジスタが図２Ｂ等に示されているスイッチング素子S1〜S4として機能する。低濃度不純物領域152a、152bは各薄膜トランジスタでのリーク電流を抑え、突き抜け現象を防止する。尚、低濃度不純物領域152a、152bは、不純物を含まないオフセット領域に置き換えられても良い。

図７及び図８に示されているように、半導体151a、151b、及び遮断膜111は、好ましくは窒化ケイ素（SiNx）または酸化ケイ素（SiOx）から成るゲート絶縁膜140で覆われている。図６〜図８に示されているように、ゲート絶縁膜140の上には、ゲート線121a、121b、維持電極線131、及び遮光パターン127が形成されている。

図６に示されているように、一対のゲート線121a、121bは各画素行の間を行方向に延びている。一対のゲート線の一方（第１ゲート線）121aは画素ごとに一対の第１ゲート電極124aを含み、他方（第２ゲート線）121bは画素ごとに一対の第２ゲート電極124bを含む。図６に示されているように、一対の第１ゲート電極124aは第１ゲート線121aから第２ゲート線121bに向かって列方向に延び、同じ画素に含まれる第１半導体151aと交差し、一対の第２ゲート電極124bは第２ゲート線121bから第１ゲート線121aに向かって列方向に延び、同じ画素に含まれる第２半導体151bと交差している。特に図７に示されているように、一対の第１ゲート電極124aのそれぞれは一対の第１チャネル領域154aのそれぞれに重なり、一対の第２ゲート電極124bのそれぞれは一対の第２チャネル領域154bのそれぞれに重なっている。各ゲート線121a、121bは好ましくは第１表示パネル100の周縁部に面積の広い端部を含み、その端部で他の層またはゲート駆動部400に接続されている（図示せず）。

図６及び図７に示されているように、各維持電極線131は、好ましくは一対のゲート線121a、121bの間を行方向に延びている。維持電極線131は、後述の共通電極270に対して印加される共通電圧と同じレベルの電圧を外部から受ける。各維持電極線131は好ましくは画素ごとに、面積の広い拡張部137を一つずつ含む。
図６及び図８に示されているように、遮光パターン127は、各画素行で隣接する二つの画素の境界ごとに形成され、列方向に延びている。遮光パターン127は、画素列間から漏れる光を遮断する。

ゲート線121a、121b、維持電極線131、及び遮光パターン127は好ましくは、アルミニウム（Al）やアルミニウム合金などのアルミニウム系金属、銀（Ag）や銀合金などの銀系金属、銅（Cu）や銅合金などの銅系金属、モリブデン（Mo）やモリブデン合金などのモリブデン系金属、クロム（Cr）、タンタル（TA）、チタン（Ti）、またはタングステン（W）から成る。ゲート線121a、121b、及び維持電極線131はさらに、物理的性質が異なる二つの導電膜を含む多層膜であっても良い。これらの導電膜の一方は好ましくは比抵抗の低い金属、さらに好ましくは、アルミニウム系金属、銀系金属、または銅系金属から成り、ゲート線121a、121b、及び維持電極線131での信号遅延や電圧降下を低減させる。導電膜の他方は好ましくは、特にＩＴＯ及びＩＺＯとの接触特性に優れた物質、さらに好ましくは、モリブデン系金属、クロム、タンタル、またはチタンから成る。このような導電膜の組み合わせとしては、クロム下部膜とアルミニウム（合金）上部膜との組み合わせ、及び、アルミニウム（合金）下部膜とモリブデン（合金）上部膜との組み合わせがある。尚、ゲート線121a、121bはその他にも多様な金属で形成可能である。

図７及び図８に示されているように、ゲート線121a、121b、維持電極線131、及び遮光パターン127は層間絶縁膜160で覆われている。層間絶縁膜160は好ましくは、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、または低誘電率絶縁物から成る。有機絶縁物と低誘電率絶縁物との各比誘電率は好ましくは4.0以下である。低誘電率絶縁物としては好ましくは、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成可能なa−Si：C：Oまたはa−Si：O：Fが利用される。有機絶縁物は好ましくは感光性を示す。また、有機絶縁物製の層間絶縁膜160は表面の平坦化が容易である。

図６及び図７に示されているように、層間絶縁膜160とゲート絶縁膜140とには画素ごとに四つの接触孔163a、163b、165a、165bが形成されている。第１接触孔163aからは第１ソース領域153aが露出し、第２接触孔165aからは第１ドレイン領域155aが露出し、第３接触孔163bからは第２ソース領域153bが露出し、第４接触孔165bからは第２ドレイン領域155bが露出している。図６及び図８に示されているように、層間絶縁膜160にはさらに、画素ごとに好ましくは矩形状の開口部が形成され、透過領域TAを定めている。透過領域TAでは層間絶縁膜160の間からゲート絶縁膜140が露出している。

図６〜図８に示されているように、層間絶縁膜160の上には、データ線171a、171b、ドレイン電極175a、175b、及び連結部177が複数形成されている。
図６に示されているように、各対のデータ線（171a、171b）、（172a、172b）は各画素列の両側で列方向に延び、各ゲート線121a、121bと交差している。一対のデータ線の一方（第１データ線）171aは各第１ゲート線121aとの交差点ごとに第１ソース電極173aを一つずつ含み、一対のデータ線の他方（第２データ線）171bは各第２ゲート線121bとの交差点ごとに第２ソース電極173bを一つずつ含む。第１ソース電極173aは第１接触孔163aを通じて第１ソース領域153aに連結され、第２ソース電極173bは第３接触孔163bを通じて第２ソース領域153bに連結されている。各データ線171b、172aは好ましくは、図６及び図８に示されているように、遮光パターン127と重なっている。それにより、各画素の開口率が向上する。特に図６及び図８に示されているように、遮光パターン127の幅が十分に広く形成され、隣接する二本のデータ線171b、172aが一つの遮光パターン127と完全に重なっている。その他に、各データ線が遮光パターン127の一部のみと重なっていても良い。

図６に示されているように、ドレイン電極175a、175bは各画素に二つずつ形成され、連結部177は各画素に一つずつ形成されている。各画素では、一対のドレイン電極175a、175bと連結部177とは一対のゲート線121a、121bの間に配置され、一対のデータ線171a、171bの両方から分離されている。さらに、一対のドレイン電極175a、175bの間は連結部177で連結されている。図６及び図７に示されているように、一対のドレイン電極の一方（第１ドレイン電極）175aは第２接触孔165aを通じて第１ドレイン領域155aに連結され、一対のドレイン電極の他方（第２ドレイン電極）175bは第４接触孔165bを通じて第２ドレイン領域155bに連結されている。連結部177は面積が広く、その全体が、同じ画素に含まれる維持電極線131の拡張部137に重なっている。

第１ゲート電極124a、第１ドレイン電極175a、及び第１ソース電極173aが第１半導体151aと共に１つの薄膜トランジスタを構成し、図２Ｂ等に示されている第１スイッチング素子S1として機能する。一方、第２ゲート電極124b、第２ドレイン電極175b、及び第２ソース電極173bが第２半導体151bと共に１つの薄膜トランジスタを構成し、図２Ｂ等に示されている第２スイッチング素子S2として機能する。

データ線171a、171b、172a、172b、ドレイン電極175a、175b、及び拡張部177は好ましくは、モリブデン、クロム、タンタル、若しくはチタンなどの耐熱性金属、またはそれらの合金から成る。それらはさらに、耐熱性金属から成る下部膜と低抵抗の上部膜とを含む多層膜であっても良い。そのような多層膜としては好ましくは、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜との二重膜、及び、モリブデン（合金）下部膜−アルミニウム（合金）中間膜−モリブデン（合金）上部膜の三重膜がある。

図７及び図８に示されているように、データ線171a、171b、172a、172b、ドレイン電極175a、175b、拡張部177、ソース電極173a、173b、及び層間絶縁膜160は保護膜180で覆われている。保護膜180は好ましくは、窒化ケイ素や酸化ケイ素などの無機絶縁物で作られた下部保護膜180qと、有機絶縁物で作られた上部保護膜180qとを含む。有機絶縁物は好ましくは比誘電率が4.0以下であり、感光性を示す。保護膜180はその他に、無機絶縁物または有機絶縁物のいずれかから成る単一膜であっても良い。図７及び図８に示されているように、上部保護膜180qの表面には凹凸が形成されている。図６及び図７に示されているように各画素の拡張部177の上では上部保護膜180qに開口部185が形成され、そこから下部保護膜180pが露出している。さらに図６及び図８に示されているように、各画素の透過領域TAでは保護膜180の全体に開口部が形成され、そこから層間絶縁膜160の開口部を通してゲート絶縁膜140が露出している。

図６〜図８に示されているように、保護膜180の上には画素電極192、196が画素ごとに一枚ずつ形成されている。各画素電極191、196は、一対のゲート線121a、121bと一対のデータ線171a、171bとで区切られた一つの画素の領域のほぼ全体を覆っている。図７及び図８に示されているように、各画素電極191、196の透過領域TAを除く領域（反射領域）RAが反射膜194で覆われている。画素電極192は好ましくは、ＩＴＯまたはＩＺＯなど、透明な導電物質から成り、反射膜194は好ましくは、アルミニウム系金属または銀系金属など、光反射率の高い金属から成る。各画素の端部では好ましくは、反射膜194はゲート線121bと重なっている。尚、反射膜194は画素電極192の上ではなく、画素電極192の下地に配置されても良い。図７及び図８に示されているように、反射領域RAでは画素電極192及び反射膜194は上部保護膜180qの表面の凹凸によって波打っている。一方、透過領域TAからは反射膜194は除去され、透明な画素電極192が露出している。画素電極192は上部保護膜180qの開口部185を通じ、同じ画素に含まれる拡張部177に連結され、さらに、その拡張部177を通じて一対のドレイン電極175a、175bに連結されている。それにより、画素電極192は、ターンオンした薄膜トランジスタのドレイン電極175a、175bからデータ電圧を受ける。

各画素は、画素電極192が露出している透過領域TAと、反射膜194で覆われた反射領域RAとに分けられている。透過領域TAでは、第１表示パネル100の外面（図７及び図８では下面）から入射した光が液晶層3を通過して第２表示パネル200の外面（図７及び図８では上面）から出射される。透過モードでは、その透過光の強度を調節することによって画面表示を行う。反射領域RAでは、第２表示パネル200の外面から入射した光が液晶層3を通過して反射膜194によって反射され、液晶層3を再び通過して第２表示パネル200の外面から出射される。反射モードでは、その反射光の強度を調節することによって画面表示を行う。

図７及び図８に示されているように、第２表示パネル200は、透明なガラスまたはプラスチックなどの絶縁物質から成る基板210を含む。その基板210の内面（図７及び図８では下面）にはブラックマトリックス220が形成されている。ブラックマトリックス220は好ましくは、隣接する二枚の画素電極192、196の間の領域に対向して配置され、各画素領域を区切っている。それにより、それらの領域からの光漏れを防止する。ブラックマトリックス220が配置された領域は好ましくは、図８に示されているように、データ線171b、172aと重なっている。その重なりの面積が大きいほど画素の開口率が向上する。尚、図８とは異なり、第１表示パネル100の遮光パターン127と第２表示パネル200のブラックマトリックス220とのいずれか一方が省略されても良い。

図７及び図８に示されているように、ブラックマトリックス220で囲まれた各画素領域ではカラーフィルタ230が基板210を覆っている。好ましくは、カラーフィルタ230の縁がブラックマトリックス220と重なっている。さらに、基板210、ブラックマトリックス220、及びカラーフィルタ230の全体が一枚の共通電極270で覆われている。

以上、添付の図面を参照しながら本発明の好ましい実施形態を説明した。しかし、上記の実施形態は例示的なものに過ぎず、本発明の技術的範囲を限定するものではない。実際、本発明の属する技術分野における通常の知識を有する者であれば、本発明の技術的思想や必須の特徴を変更することなく、上記の実施形態を変更可能であろう。それらの変更も本発明の技術的範囲に属すると解されるべきである。

本発明は、表示基板及びそれを含む液晶表示装置に適用可能である。

本発明の一実施形態による液晶表示装置のブロック図 図１に示されているゲート駆動部から出力されるゲート信号のタイミングチャートの一例 図１に示されている液晶表示装置に含まれる四つの画素の一例について、図２Ａに示されている第１時間での画素電極の電圧の極性を示す模式図 図２Ｂに示されている四つの画素について、図２Ａに示されている第２時間での画素電極の電圧の極性を示す模式図 図２Ｂに示されている四つの画素について、図２Ａに示されている第３時間での画素電極の電圧の極性を示す模式図 図２Ｂに示されている四つの画素について、図２Ａに示されている第４時間での画素電極の電圧の極性を示す模式図 図１に示されている液晶表示装置に含まれる四つの画素の別例について、図２Ａに示されている第１時間及び第２時間での画素電極の電圧の極性を示す模式図 図３Ａに示されている四つの画素について、図２Ａに示されている第３時間及び第４時間での画素電極の電圧の極性を示す模式図 図１に示されているゲート駆動部から出力されるゲート信号のタイミングチャートの別例 図１に示されている液晶表示装置に含まれる四つの画素の一例について、図４Ａに示されている第１時間及び第２時間での画素電極の電圧の極性を示す模式図 図４Ｂに示されている四つの画素について、図４Ａに示されている第３時間及び第４時間での画素電極の電圧の極性を示す模式図 図１に示されている液晶表示装置に含まれる伝送ゲートの回路図 図５Ａに示されている伝送ゲートに入力されるデータ電圧と、その伝送ゲートから出力されるデータ電圧との波形図 本発明の一実施形態による表示基板の平面図 図６に示されている折線VII−VII’に沿った断面図 図６に示されている直線VIII−VIII’に沿った断面図

符号の説明

10 液晶表示装置
100 第１表示パネル
110 絶縁基板
111 遮断膜
121a、121b ゲート線
124a、124b ゲート電極
127 遮光パターン
131 維持電極線
171a、171b、172a、172b データ線
173a、173b ソース電極
175a、175b ドレイン電極
192、196 画素電極
194 反射膜
200 第２表示パネル
220 ブラックマトリックス
300 液晶パネル
400 ゲート駆動部
500 データ駆動部
600 信号制御部
800 階調電圧生成部

Claims (20)

1. 第１ゲートオン電圧を伝達する第１ゲート線、
   第２ゲートオン電圧を伝達する第２ゲート線、
   正極性のデータ電圧を伝達する第１正極性データ線と第２正極性データ線、
   負極性のデータ電圧を伝達する第１負極性データ線と第２負極性データ線、
   前記第１ゲート線、前記第２ゲート線、前記第１正極性データ線、及び前記第１負極性データ線に接続され、前記第１ゲート線から前記第１ゲートオン電圧を受ける期間では前記第１正極性データ線から正極性のデータ電圧を受け、前記第２ゲート線から前記第２ゲートオン電圧を受ける期間では前記第１負極性データ線から負極性のデータ電圧を受ける第１画素、並びに、
   前記第１ゲート線、前記第２ゲート線、前記第２正極性データ線、及び前記第２負極性データ線に接続され、前記第１ゲート線から前記第１ゲートオン電圧を受ける期間では前記第２負極性データ線から負極性のデータ電圧を受け、前記第２ゲート線から前記第２ゲートオン電圧を受ける期間では前記第２正極性のデータ線から正極性のデータ電圧を受ける第２画素、
   を含む液晶表示装置。
2. データ電圧の極性は共通電圧に対する極性で決まる、請求項１に記載の液晶表示装置。
3. 前記第１画素と前記第２画素とのそれぞれは、
   前記第１ゲートオン電圧によりターンオンする第１スイッチング素子、
   前記第２ゲートオン電圧によりターンオンする第２スイッチング素子、及び、
   前記第１スイッチング素子と前記第２スイッチング素子とに接続され、前記第１スイッチング素子のオン期間では前記第１スイッチング素子を通して正極性のデータ電圧を受け、前記第２スイッチング素子のオン期間では前記第２スイッチング素子を通して負極性のデータ電圧を受ける画素電極、
   を含む、請求項２に記載の液晶表示装置。
4. 前記画素電極と対向して配置され、外部から前記共通電圧が印加される共通電極、
   前記画素電極と前記共通電極との間に挟まれている液晶、及び、
   前記画素電極と前記液晶との間に備えられ、外部から前記液晶を通じて入射した光を前記液晶に向かって反射する反射膜、
   を含む、請求項３に記載の液晶表示装置。
5. 前記第１ゲート線と前記第２ゲート線との少なくとも一方は前記反射膜に重なっている、請求項４に記載の液晶表示装置。
6. 前記画素電極の間で前記第１ゲート線及び前記第２ゲート線と同じ層に形成され、前記第１正極性データ線と前記第１負極性データ線とのいずれか一方、及び前記第２正極性データ線と前記第２負極性データ線とのいずれか一方に重なっている遮光パターン、
   をさらに含む、請求項４に記載の液晶表示装置。
7. 前記第１画素と前記第２画素との間を区切り、前記第１正極性データ線と前記第１負極性データ線とのいずれか一方、及び前記第２正極性データ線と前記第２負極性データ線とのいずれか一方に重なっているブラックマトリックス、
   をさらに含む、請求項１に記載の液晶表示装置。
8. 前記第１正極性データ線に対して正極性のデータ電圧を印加する期間では前記第１負極性データ線をフローティング状態に維持し、前記第１負極性データ線に対して負極性のデータ電圧を印加する期間では前記第１正極性データ線をフローティング状態に維持する、請求項１に記載の液晶表示装置。
9. 外部から入力される映像信号に応じて正極性のデータ電圧または負極性のデータ電圧を出力するデータ駆動部、及び、
   前記データ駆動部から出力された正極性のデータ電圧を前記第１正極性データ線と前記第２正極性データ線とに伝送し、前記データ駆動部から出力された負極性のデータ電圧を前記第１負極性データ線と前記第２負極性データ線とに伝送する伝送ゲート、
   をさらに含む、請求項１に記載の液晶表示装置。
10. 第３ゲートオン電圧を伝送する第３ゲート線、
    第４ゲートオン電圧を伝送する第４ゲート線、
    前記第３ゲート線、前記第４ゲート線、前記第１正極性データ線、及び前記第１負極性データ線に接続され、前記第３ゲート線から前記第３ゲートオン電圧を受ける期間では前記第１正極性データ線から正極性のデータ電圧を受け、前記第４ゲート線から前記第４ゲートオン電圧を受ける期間では前記第１負極性データ線から負極性のデータ電圧を受ける第３画素、並びに、
    前記第３ゲート線、前記第４ゲート線、前記第２正極性データ線、及び前記第２負極性データ線に接続され、前記第３ゲート線から前記第３ゲートオン電圧を受ける期間では前記第２負極性データ線から負極性のデータ電圧を受け、前記第４ゲート線から前記第４ゲートオン電圧を受ける期間では前記第２正極性のデータ線から正極性のデータ電圧を受ける第４画素、
    をさらに含む、請求項１に記載の液晶表示装置。
11. 第３ゲートオン電圧を伝送する第３ゲート線、
    第４ゲートオン電圧を伝送する第４ゲート線、
    前記第３ゲート線、前記第４ゲート線、前記第１正極性データ線、及び前記第１負極性データ線に接続され、前記第３ゲート線から前記第３ゲートオン電圧を受ける期間では前記第１負極性データ線から負極性のデータ電圧を受け、前記第４ゲート線から前記第４ゲートオン電圧を受ける期間では前記第１正極性データ線から正極性のデータ電圧を受ける第３画素、並びに、
    前記第３ゲート線、前記第４ゲート線、前記第２正極性データ線、及び前記第２負極性データ線に接続され、前記第３ゲート線から前記第３ゲートオン電圧を受ける期間では前記第２正極性データ線から正極性のデータ電圧を受け、前記第４ゲート線から前記第４ゲートオン電圧を受ける期間では前記第２負極性のデータ線から負極性のデータ電圧を受ける第４画素、
    をさらに含む、請求項１に記載の液晶表示装置。
12. 前記第１ゲートオン電圧が前記第１ゲート線に対して印加されるフレームが、前記第２ゲートオン電圧が前記第２ゲート線に対して印加されるフレームとは異なる、請求項１に記載の液晶表示装置。
13. 第１ゲート線、
    第２ゲート線、
    前記第１ゲート線と前記第２ゲート線とのそれぞれと交差する第１データ線と第２データ線、
    前記第１ゲート線と前記第１データ線とのそれぞれに接続された電極と、第１ドレイン電極とを含む第１薄膜トランジスタ、
    前記第２ゲート線と前記第２データ線とのそれぞれに接続された電極と、第２ドレイン電極とを含む第２薄膜トランジスタ、
    前記第１ドレイン電極と前記第２ドレイン電極とに接続された第１画素電極、及び、
    前記第１画素電極に重なっている反射膜、
    を含む表示基板。
14. 前記第１ゲート線と前記第２ゲート線との少なくとも一方は前記反射膜に重なっている、請求項１３に記載の表示基板。
15. 前記第１画素電極は前記第１データ線と前記第２データ線との間に形成された、請求項１３に記載の表示基板。
16. 前記第１ゲート線及び前記第２ゲート線と同じ層に形成され、前記第１データ線と前記第２データ線との少なくとも一方に重なっている遮光パターン、
    をさらに含む、請求項１３に記載の表示基板。
17. 前記第１データ線に対してデータ電圧を印加する期間では前記第２データ線をフローティング状態に維持する、請求項１３に記載の表示基板。
18. 第３データ線、
    第４データ線、
    前記第１ゲート線と前記第３データ線とのそれぞれに接続された電極と、第３ドレイン電極とを含む第３薄膜トランジスタ、
    前記第２ゲート線と前記第４データ線とのそれぞれに接続された電極と、第４ドレイン電極とを含む第４薄膜トランジスタ、及び、
    前記第３ドレイン電極と前記第４ドレイン電極とに接続された第２画素電極、
    をさらに含む、請求項１３に記載の表示基板。
19. 前記第１画素電極は前記第１データ線と前記第２データ線との間に形成され、前記第２画素電極は前記第３データ線と前記第４データ線との間に形成された、請求項１８に記載の表示基板。
20. 前記第１画素電極と前記第２画素電極との間で前記第１ゲート線及び前記第２ゲート線と同じ層に形成され、前記第１データ線と前記第２データ線とのいずれか一方、及び前記第３データ線と前記第４データ線とのいずれか一方に重なっている遮光パターン、
    をさらに含む、請求項１８に記載の表示基板。

Images