WO2017090206A1

WO2017090206A1 - 液晶表示装置

Info

Publication number: WO2017090206A1
Application number: PCT/JP2015/083490
Authority: WO
Inventors: 治人矢吹
Original assignee: 堺ディスプレイプロダクト株式会社
Priority date: 2015-11-27
Filing date: 2015-11-27
Publication date: 2017-06-01

Abstract

隣接する２つの表示領域の境界付近における表示品質の劣化を低減できる液晶表示装置の提供。　表示領域を列方向に二分割した一方の領域内の各画素に書き込むべきデータ信号を供給する第１駆動部と、他方の領域内の各画素に書き込むべきデータ信号を供給する第２駆動部と、走査信号を供給する走査部とを備え、各領域内の隣り合う画素間でデータ信号の極性を反転させることにより、ドット反転駆動を行う液晶表示装置において、各領域内の１つの画素列につき、各画素の列方向の並び順にて各スイッチング素子が交互に結線される２本のソースラインを含み、第１及び第２領域を隔てて隣り合う２つの画素に書き込むデータ信号の極性が同極性となるように、奇数行のスイッチング素子とソースラインとの結線構造、及び偶数行のスイッチング素子とソースラインとの結線構造を、第１領域と第２領域との間で入れ替えてある。

Description

液晶表示装置

　本発明は、ドット反転駆動を行う液晶表示装置に関する。

　液晶表示装置は、複数のゲートライン、複数のソースライン、及び複数の表示素子を備える。複数のゲートライン及び複数のソースラインの交点には、マトリクス状にスイッチング素子（ＴＦＴ）及び表示素子が配置されている。駆動部は、ゲートラインにＴＦＴをオン又はオフするための制御電圧を印加する。また、駆動部は、入力画像信号に基づく信号電圧をソースラインを介して表示素子に印加して、液晶の透過率を制御する。このとき、駆動部は、入力画像信号を１水平期間分保持し、液晶表示部のソースラインに出力する。

　液晶を駆動するために直流の駆動電圧を液晶素子に印加した場合、液晶が劣化して寿命が短くなるため、一般には、表示素子に印加する電圧の極性をフレームごとに反転させる交流電圧駆動が行われている。交流電圧駆動を行うための駆動モードとして、カラム反転駆動モードと、ドット反転駆動モードとが知られている。カラム反転駆動モードは、各フレームにおいて同一のソースラインに接続された表示素子に同一極性の電圧を印加し、互いに隣接するソース信号線に接続された表示素子に印加する電圧の極性を反転し、かつ、フレームごとに各表示素子に印加する電圧の極性を反転する駆動モードである。一方、ドット反転駆動モードは、各フレームにおいて互いに隣接する表示素子に逆極性の電圧を印加し、かつ、フレームごとに各表示素子に印加する電圧の極性を反転する駆動モードである。

　カラム反転駆動モードは、１フレーム期間を通じて、ソースラインに接続された表示素子に印加する電圧の極性が同一である。このため、カラム反転駆動モードは、表示素子へのデータ書込み（電圧印加）において有利な駆動モードであり、長いデータ書込時間を確保できない場合に好適である。その一方で、カラム反転駆動モードは、クロストークやフリッカの性能で劣る。逆に、ドット反転駆動モードは、クロストークやフリッカを低減することが可能であるが、表示素子へのデータ書込みに比較的長い時間を要する。

特開２０００－３１０７６７号公報特開２００７－１４０５３１号公報

　ドット反転駆動モードを採用した液晶表示装置において、表示画面の上半分（上画面）と、表示画面の下半分（下画面）とを分割して駆動することにより、データ書き込み時間を確保する技術が提案されている（例えば、特許文献１を参照）。

　しかしながら、特許文献１に開示された技術では、上画面におけるゲートスキャン方向と、下画面におけるゲートスキャン方向とが異なっており、画面中央でスキャン順序が反転する（不連続になる）ため、縦方向の直線を高速で横スクロールさせる表示を行った場合、直線が画面中央で折れ曲がったように見えるという問題点を有している。

　一方、上画面及び下画面においてゲートスキャンの方向を一致させた場合、上画面のソースラインと、下画面のソースラインとが近接して向かい合う箇所で電界が形成され、液晶層で不純物が溜まってきてしまい、表示品質が低下するという問題点を有している。

　本発明は、斯かる事情に鑑みてなされたものであり、隣接する２つの表示領域の境界付近における表示品質の劣化を低減できる液晶表示装置を提供することを目的とする。

　本願の液晶表示装置は、表示領域内にマトリクス状に配置され、夫々が画素電極及びスイッチング素子を備える複数の画素と、前記表示領域を前記画素の列方向に二分割した一方の領域内の各画素に書き込むべきデータ信号を第１ソースライン群を通じて供給する第１駆動部と、他方の領域内の各画素に書き込むべきデータ信号を第２ソースライン群を通じて供給する第２駆動部と、各画素が備える画素電極と各ソースラインとの間の導通を制御するための走査信号をゲートライン群を通じて各画素のスイッチング素子へ供給する走査部とを備え、各領域内の隣り合う画素間でデータ信号の極性を反転させることにより、ドット反転駆動を行う液晶表示装置において、前記第１及び第２ソースライン群は、各領域内の１つの画素列につき、各画素の列方向の並び順にて各スイッチング素子が交互に結線される２本のソースラインを含み、前記第１及び第２領域を隔てて隣り合う２つの画素に書き込むデータ信号の極性が同極性となるように、奇数行に配置された各画素におけるスイッチング素子とソースラインとの結線構造、及び偶数行に配置された各画素におけるスイッチング素子とソースラインとの結線構造を、前記第１領域と前記第２領域との間で入れ替えてあることを特徴とする。

　本願の液晶表示装置は、前記走査部による各ゲートラインの走査方向を前記第１領域と前記第２領域との間で同一にしてあることを特徴とする。

　本願の液晶表示装置は、各領域毎に、前記走査部より走査信号を供給する走査期間と、前記走査部より走査信号を供給しない休止期間とを設けてあり、前記走査部は、前記第１及び第２領域内の各ゲートラインに対する走査を前記第１及び第２領域間で遅延させることなく連続的に行うことを特徴とする。

　本願の液晶表示装置は、各領域毎に、前記走査部より走査信号を供給する走査期間と、前記走査部より走査信号を供給しない休止期間とを設けてあり、前記走査部は、前記第２領域内の各ゲートラインに対する走査を、前記第１領域における休止期間の範囲内で遅延させた後に開始することを特徴とする。

　本願の液晶表示装置は、各画素が備える液晶容量に並列に接続された保持容量に対して、前記走査期間中に各液晶容量に供給するデータ信号とは逆極性の容量信号を供給する保持容量駆動部を備えることを特徴とする。

　本願の液晶表示装置は、前記第１及び第２駆動部は、各画素の画素電極へ書き込むデータ信号の極性をｎフレーム（ｎは１以上の整数）毎に反転させることを特徴とする。

　本願の液晶表示装置は、前記画素は、ＲＧＢ（R : Red, G : Green, B : Blue）又はＲＧＢＹ（R : Red, G : Green, B : Blue, Y : Yellow）の各色に対応した複数のサブ画素を含むことを特徴とする。

　本願によれば、隣接する２つの表示領域の境界付近における表示品質の劣化を低減することができる。

本実施の形態に係る液晶表示装置の駆動系の構成を説明するブロック図である。各画素の構成例を説明する回路図である。各画素に印加される電圧の波形を示す波形図である。本実施の形態におけるスイッチング素子とソースラインとの間の結線構造を説明する模式図である。第Ｎフレーム期間内に各画素に書き込まれるデータ信号の極性を示す図である。第Ｎ＋１フレーム期間内に各画素に書き込まれるデータ信号の極性を示す図である。従来の分割パネルにおける結線構造を説明する模式図である。従来の分割パネルにおいて第Ｎフレーム期間内に印加するデータ信号の極性を示す図である。第Ｎ＋１フレーム期間内に印加するデータ信号の極性を示す図である。実施の形態２に係る液晶表示パネルの駆動シーケンスを説明する説明図である。実施の形態３に係る液晶表示パネルの駆動シーケンスを説明する説明図である。実施の形態４に係る液晶表示パネルの駆動シーケンスを説明する説明図である。実施の形態５に係る各画素の構成例を説明する回路図である。

　本発明をその実施の形態を示す図面に基づいて具体的に説明する。
　（実施の形態１）
　図１は本実施の形態に係る液晶表示装置の駆動系の構成を説明するブロック図である。本実施の形態に係る液晶表示装置は、液晶表示パネル１、ゲートドライバ２、上側ソースドライバ３Ａ、下側ソースドライバ３Ｂ、電源回路４、画像メモリ５、及び制御回路６を備える。なお、以下の説明では、上側ソースドライバ３Ａ及び下側ソースドライバ３Ｂを区別して説明する必要がない場合、単にソースドライバ３Ａ，３Ｂとも記載する。

　制御回路６は、外部から入力される同期信号に同期して、ゲートドライバ２、ソースドライバ３Ａ，３Ｂ、電源回路４、及び画像メモリ５をそれぞれ制御するための制御信号を出力する。

　画像メモリ５は、表示対象の映像データを一時的に記憶し、制御回路６から入力されるメモリ制御信号に従い、映像データをソースドライバ３Ａ，３Ｂへ出力する。なお、画像メモリ５は、制御回路６に内蔵され、制御回路６の内部処理を経てソースドライバ３Ａ，３Ｂへ映像データを出力する構成であってもよい。

　電源回路４は、制御回路６から入力される電源制御信号に基づき、ゲートドライバ２用の駆動電圧、及びソースドライバ３Ａ，３Ｂ用の駆動電圧等を生成し、それぞれゲートドライバ２及びソースドライバ３Ａ，３Ｂへ供給する。

　ゲートドライバ２は、制御回路６から入力されるゲートドライバ制御信号に基づき、各画素１０に対応して設けられるＴＦＴ（Thin Film Transistor）などのスイッチング素子１１（図２を参照）をオン／オフするための走査信号を生成し、生成した走査信号をゲートドライバ２に接続された各ゲートラインへ順次印加する。

　ソースドライバ３Ａ，３Ｂは、制御回路６から入力されるソースドライバ制御信号に基づき、画像メモリ５から入力される映像データに応じたデータ信号を生成し、生成したデータ信号をソースドライバ３Ａ，３Ｂのそれぞれに接続された各ソースラインへ順次印加する。ソースドライバ３Ａ，３Ｂよりソースラインを通じて供給されるデータ信号は、対応するスイッチング素子１１がオンである場合に、各画素１０に書き込まれる。

　液晶表示パネル１は、マトリクス状に配置された複数の画素１０，１０，…，１０を備える。本実施の形態では、液晶表示パネル１が備える表示領域は、画素１０の列方向（画面の上下方向）に２つの領域に分割されている。分割された表示領域の一方の領域（以下、上画面１Ａとする）に属する各画素１０には、上側ソースドライバ３Ａに接続された複数のソースライン（第１ソースライン群）を通じてデータ信号が供給され、分割された表示領域の他方の領域（以下、下画面１Ｂとする）に属する各画素１０には、下側ソースドライバ３Ｂに接続された複数のソースライン（第２ソースライン群）を通じてデータ信号が供給される。

　図２は各画素１０の構成例を説明する回路図である。各画素１０は、スイッチング素子１１と、画素電極１２とを備える。スイッチング素子１１は、例えばＴＦＴ（Thin Film Transistor）であり、そのドレインがソースラインに接続され、ソースが画素電極１２に接続されている。また、スイッチング素子１１のゲートはゲートラインに接続されている。スイッチング素子１１は、ゲートラインに供給される走査信号に応じてオン／オフの状態が切り替わり、画素電極１２をソースラインから電気的に切り離したり、画素電極１２をソースラインに電気的に接続したりすることが可能である。

　また、液晶表示パネル１は、画素電極１２に対向した対向電極１３を備える。画素電極１２と対向電極１３との間には液晶物質が封入され、これにより液晶容量Ｃ１が形成されている。対向電極１３は、図に示していない共通電圧発生回路に接続されており、この共通電圧発生回路によって共通電圧Ｖｃｏｍが印加されることにより、固定電位に維持される。

　各画素１０は、液晶容量Ｃ１に対して並列に接続された保持容量Ｃ２を備え、画素電極１２に電圧が印加される際に、この保持容量Ｃ２に対しても電荷がチャージされるように構成されている。このため、ソースラインを通じてデータ電圧が印加されていない期間であっても、保持容量Ｃ２が保持している電位によって画素１０の電圧値を保持することが可能である。

　各画素１０は、ＲＧＢ（R : Red, G : Green, B : Blue）又はＲＧＢＹ（R : Red, G : Green, B : Blue, Y : Yellow）の各色に対応した複数のサブ画素を含む構成であってもよい。この場合、夫々のサブ画素を後述する駆動方法にて駆動することが可能である。

　図３は各画素１０に印加される電圧の波形を示す波形図である。画素１０（液晶物質）に電圧を印加することにより、液晶物質の光透過率を制御することが可能である。しかしながら、同じ極性の電圧をかけ続けた場合、液晶物質において分極が発生し、液晶が劣化する要因となる。このため、本実施の形態では、対向電極１３に印加する電圧を共通電圧Ｖｃｏｍに維持すると共に、画素電極１２に印加するデータ信号の極性を時間的に変化させる構成としている。なお、画素電極に印加するデータ信号の極性は、共通電圧Ｖｃｏｍを基準として定義される。すなわち、データ信号の電圧が共通電圧Ｖｃｏｍよりも高い場合、データ信号の極性は正であると定義され、データ信号の電圧が共通電圧Ｖｃｏｍよりも低い場合、データ信号の極性は負であると定義される。

　ソースドライバ３Ａ，３Ｂは、ソースラインを通じて供給するデータ信号により、対向電極１３に印加する共通電圧Ｖｃｏｍより高い電圧Ｖ１と低い電圧Ｖ２とを周期的に交互に画素電極１２に印加することによって、液晶物質に印加される電圧の極性を時間的に変化させることが可能である。

　図４は本実施の形態におけるスイッチング素子１１とソースラインとの間の結線構造を説明する模式図である。図４に一例として示す液晶表示パネル１は、行方向に７６８０個、列方向に４３２０個の画素１０を配置した所謂８Ｋ４Ｋの液晶表示パネルを示している。図４に示す例では、液晶表示パネル１の上画面１Ａは１行目～２１６０行目に配置された画素１０，１０，…，１０を含み、下画面１Ｂは２１６１行目～４３２０行目に配置された画素１０，１０，…，１０を含んでいる。

　ゲートドライバ２は、上画面１Ａに配置された各行の画素１０に対し、それぞれゲートラインＧ（１），Ｇ（２），…，Ｇ（２１６０）を通じて走査信号を供給し、下画面１Ｂに配置された各行の画素１０に対し、それぞれゲートラインＧ（２１６１），Ｇ（２１６２），…，Ｇ（４３２０）を通じて走査信号を供給する。

　上側ソースドライバ３Ａは、上画面１Ａに配置された各列の画素１０に対し、それぞれソースラインＳ_UL（１），Ｓ_UR（１），…，Ｓ_UL（７６８０），Ｓ_UR（７６８０）を通じてデータ信号を供給する。また、下側ソースドライバ３Ｂは、下画面１Ｂに配置された各列の画素１０に対し、それぞれソースラインＳ_LL（１），Ｓ_LR（１），…，Ｓ_LL（７６８０），Ｓ_LR（７６８０）を通じてデータ信号を供給する。

　本実施の形態では、上画面１Ａ又は下画面１Ｂ内の１つの画素列につき、２本のソースラインを用いてデータ信号の供給を行う。例えば、上画面１Ａの１列目に配置された各画素１０については、２本のソースラインＳ_UL（１），Ｓ_UR（１）を用いてデータ信号を供給する。また、下画面１Ｂの一列目に配置された各画素１０については、２本のソースラインＳ_LL（１），Ｓ_LR（１）を用いてデータ信号を供給する。上画面１Ａの２列目以降、及び下画面１Ｂの２列目以降に配置された各画素１０についても同様である。

　上画面１Ａのｎ列目（ｎ＝１～７６８０）に配置された各画素１０が備える画素電極１２は、対応するスイッチング素子１１を介して、列方向の並び順にて２本のソースラインＳ_UL（ｎ），Ｓ_UR（ｎ）に交互に結線されている。また、下画面１Ｂのｎ列目（ｎ＝１～７６８０）に配置された各画素１０が備える画素電極１２は、対応するスイッチング素子１１を介して、列方向の並び順にて２本のソースラインＳ_LL（ｎ），Ｓ_LR（ｎ）に交互に結線されている。

　なお、以下の説明では、ソースラインＳ_UL（ｎ），Ｓ_LL（ｎ）を便宜的に左側のソースラインとも記載する。また、ソースラインＳ_UR（ｎ），Ｓ_LR（ｎ）を便宜的に右側のソースラインとも記載する。

　上画面１Ａの１列目に配置された各画素１０のうち、奇数行（１，３，…，２１５９行目）に配置された画素１０のスイッチング素子１１は、左側のソースラインに結線され、偶数行（２，４，…，２１６０行目）に配置された画素１０のスイッチング素子１１は、右側のソースラインに結線されている。一方、下画面１Ｂの１列目に配置された各画素１０のうち、奇数行（２１６１，２１６３，…，４３１９行目）に配置された画素１０のスイッチング素子１１は、右側のソースラインに結線され、偶数行（２１６２，２１６４，…，４３２０行目）に配置された画素１０のスイッチング素子１１は、左側のソースラインに結線されている。すなわち、本実施の形態では、奇数行におけるスイッチング素子１１のソースラインへの結線構造と、偶数行におけるスイッチング素子１１のソースラインへの結線構造とを、上画面１Ａと下画面１Ｂとの間で入れ替えてあることを特徴の１つとしている。
　２列目以降の各画素１０が備えるスイッチング素子１１の結線構造についても図４に示す通りである。

　本実施の形態では、上記のような結線構造を有する各画素１０をドット反転駆動により駆動する。すなわち、上側ソースドライバ３Ａは、上画面１Ａに属する各画素１０に書き込むデータ信号の極性を隣り合う画素同士で反転させるべく、ソースラインＳ_UL（ｎ），Ｓ_UR（ｎ）に供給するデータ信号の極性を異ならせる。また、下側ソースドライバ３Ｂは、下画面１Ｂに属する各画素１０に書き込むデータ信号の極性を隣り合う画素同士で反転させるべく、ソースラインＳ_LL（ｎ），Ｓ_LR（ｎ）に供給するデータ信号の極性を異ならせる。

　図５は第Ｎフレーム期間内に各画素１０に書き込まれるデータ信号の極性を示す図であり、図６は第Ｎ＋１フレーム期間内に各画素１０に書き込まれるデータ信号の極性を示す図である。なお、図５及び図６では、負極性となる画素電極１２をハッチングにより示し、正極性となる画素電極１２を白抜きにより示している。ソースドライバ３Ａ，３Ｂは、第Ｎフレーム期間（Ｎ＝１，３，５，…）において、負極性のデータ信号を各画素列の左側のソースラインへ供給し、正極性のデータ信号を各画素列の右側のソースラインへ印加することにより、上画面１Ａ及び下画面１Ｂのそれぞれで各画素１０のドット反転駆動を行う。この結果、上画面１Ａでは、１列目、３列目、…、７６７９列目における奇数行の画素１０が備える画素電極１２は負極性となり、偶数行の画素１０が備える画素電極１２は正極性となる。また、２列目、４列目、…、７６８０列目における奇数行の画素１０が備える画素電極１２は正極性となり、偶数行の画素１０が備える画素電極１２は負極性となる。

　一方、下画面１Ｂでは、１列目、３列目、…、７６７９列目における奇数行の画素１０が備える画素電極１２は正極性となり、偶数行の画素１０が備える画素電極１２は負極性となる。また、２列目、４列目、…、７６８０列目における奇数行の画素１０が備える画素電極１２は負極性となり、偶数行の画素１０が備える画素電極１２は正極性となる。

　続く第Ｎ＋１フレーム期間において、ソースドライバ３Ａ，３Ｂは、正極性のデータ信号を各画素列の左側のソースラインへ供給し、負極性のデータ信号を各画素列の右側のソースラインへ印加することにより、上画面１Ａ及び下画面１Ｂのそれぞれで各画素１０のドット反転駆動を行う。この結果、図６に示すように、第Ｎフレームで負極性であった画素電極１２は正極性となり、第Ｎフレームで正極性であった画素電極１２は負極性となる。

　以上のように、本実施の形態では、表示領域を分割した各領域内（上画面１Ａ内または下画面１Ｂ内）では、隣り合う画素同士の極性が反転するドット反転駆動となるが、奇数行及び偶数行におけるスイッチング素子１１のソースラインへの結線構造を、上画面１Ａと下画面１Ｂとの間で入れ替えているので、各領域を隔てて隣り合う画素同士の極性は同極性となる。

　以下、比較例として、表示領域を上下方向に分割した従来の分割パネルについて説明する。図７は従来の分割パネルにおける結線構造を説明する模式図である。図７に示す分割パネルは、図４に示す液晶表示パネル１と同様に、行方向に７６８０個、列方向に４３２０個の画素を備え、上下方向の中央で上画面と下画面とに分割されているものとする。

　従来の分割パネルでは、１列目に配置された画素については、上画面及び下画面の双方とも、奇数行の画素が備えるスイッチング素子は左側のソースラインに結線され、偶数行の画素が備えるスイッチング素子は右側のソースラインに結線されている。２列目以降の各画素が備えるスイッチング素子の結線構造についても図７に示す通りである。

　図８は従来の分割パネルにおいて第Ｎフレーム期間内に印加するデータ信号の極性を示す図であり、図９は第Ｎ＋１フレーム期間内に印加するデータ信号の極性を示す図である。なお、図８及び図９では、負極性となる画素電極１２をハッチングにより示し、正極性となる画素電極１２を白抜きにより示している。液晶表示パネルが備える各画素をドット反転駆動により駆動する場合、例えば、第Ｎフレーム期間（Ｎ＝１，３，５，…）において、負極性のデータ信号を各画素列の左側のソースラインへ供給し、正極性のデータ信号を各画素列の右側のソースラインへ印加する。この結果、上画面の１列目、３列目、…、７６７９列目における奇数行は負極性となり、偶数行は正極性となる。また、２列目、４列目、…、７６８０列目における奇数行は正極性となり、偶数行は負極性となる。

　下画面についても上画面と同様であり、１列目、３列目、…、７６７９列目における奇数行は負極性となり、偶数行は正極性となる。また、２列目、４列目、…、７６８０列目における奇数行は正極性となり、偶数行は負極性となる。

　続く第Ｎ＋１フレーム期間において、ソースドライバは、正極性のデータ信号を各画素列の左側のソースラインへ供給し、負極性のデータ信号を各画素列の右側のソースラインへ印加する。この結果、図９に示すように、第Ｎフレームで負極性であった画素電極は正極性となり、第Ｎフレームで正極性であった画素電極は負極性となる。

　このように、従来の分割パネルでは、表示領域を分割した各領域内（上画面内または下画面内）において、隣り合う画素同士の極性が互いに逆極性となり、かつ、各領域を隔てて隣り合う画素同士の極性も逆極性となる。分割パネルでは、上画面及び下画面に分割されている境界付近においてソースラインが互いに向かい合って接近しているため、境界を隔てて隣り合う画素の極性が互いに異なると、その間に電界が発生する。この結果、液晶中に極性を持った不純物が存在する場合、境界付近で発生した電界の作用により不純物が引き付けられ、境界付近に不純物が溜まってしまう可能性がある。液晶の交流駆動に伴い、境界卑近の電界はフレーム毎に向きが反転することになるが、上画面及び下画面の境界付近にのみ上下方向の電界が発生するため、上画面と下画面との境界付近は他の箇所と比べて特異点となり、不純物が溜まる要因となる。従来の分割パネルでは、このような不純物が境界付近に引き付けられることにより、横線状の表示ムラが発生し、表示品位の低下が発生する虞がある。

　これに対し、本実施の形態に係る液晶表示パネル１では、図５及び図６に示すように、交流駆動を行う場合であっても、上画面１Ａ及び下画面１Ｂを隔てて隣り合う画素同士の極性は同極性となる。このため、本実施の形態では、上画面１Ａ及び下画面１Ｂの境界付近において上下方向の電界が発生することはなく、液晶中に極性を持った不純物が存在する場合であっても、このような不純物が境界付近に引き付けられることはない。したがって、上画面１Ａ及び下画面１Ｂの境界付近に不純物が溜まることはなく、表示品質の低下を抑えることができる。

　なお、実施の形態１では、１フレーム毎に各画素１０へ書き込むデータ信号の極性を反転させる構成としたが、Ｍフレーム（Ｍは２以上の整数）毎に各画素１０へ書き込むデータ信号の極性を反転させる構成としてもよい。

　（実施の形態２）
　実施の形態２では、液晶表示パネル１の駆動シーケンスについて説明する。
　なお、実施の形態２に係る液晶表示装置の構成は、実施の形態１で示した液晶表示装置の構成と同様であるため、その説明を省略することとする。

　図１０は実施の形態２に係る液晶表示パネル１の駆動シーケンスを説明する説明図である。ゲートドライバ２は、第Ｎフレーム（図中Ｆｎで示すフレーム）の走査期間において、上画面１Ａ及び下画面１Ｂに配置されている１行目から４３２０行目の各ゲートラインに対し、１行目から４３２０行目まで順番に走査信号を供給する。これにより、上画面１Ａにおけるゲートラインの走査方向と、下画面１Ｂにおけるゲートラインの走査方向とを一致させることができる。

　図１０に示す例では、第Ｎフレームの走査期間において、上画面１Ａの各画素１０に対してデータ信号を書き込んだ後、上画面１Ａの各ゲートラインを非走査状態にする休止期間を設けている。また、第Ｎフレームの走査期間において、下画面１Ｂの各画素１０に対してデータ信号を書き込んだ後、下画面１Ｂのゲートラインを非走査状態にする休止期間を設けている。

　実施の形態２では、ゲートドライバ２は、上画面１Ａと下画面１Ｂとの間で遅延時間を設けることなく走査信号を供給することにより、各ゲートラインを連続的に走査する。

　第Ｎ＋１フレーム以降の各フレームについても同様であり、ゲートドライバ２は、上画面１Ａ及び下画面１Ｂにおける各ゲートラインの走査方向を同一方向とし、上画面１Ａと下画面１Ｂとの間で遅延させることなく連続的にゲートラインの走査を行う。

　この結果、実施の形態２に係る液晶表示装置では、上下方向に延びる縦線画像を左右方向にスクロール表示させた場合であっても、表示させた縦線画像は上画面１Ａ及び下画面１Ｂの境界で折れ曲がることなく１つの直線としてユーザに視認されるので、違和感の少ない表示画像を提供することができる。

　（実施の形態３）
　実施の形態３では、上画面１Ａにおけるゲートラインの走査を終えて下画面１Ｂのゲートラインを走査する際、遅延時間を経た後に下画面１Ｂのゲートラインを走査する構成について説明する。
　なお、実施の形態３に係る液晶表示装置の構成は、実施の形態１で示した液晶表示装置の構成と同様であるため、その説明を省略することとする。

　図１１は実施の形態３に係る液晶表示パネル１の駆動シーケンスを説明する説明図である。ゲートドライバ２は、実施の形態２と同様に、第Ｎフレーム（図中Ｆｎで示すフレーム）の走査期間において、上画面１Ａ及び下画面１Ｂに配置されている１行目から４３２０行目の各ゲートラインに対し、１行目から４３２０行目まで順番に走査信号を供給する。これにより、上画面１Ａにおけるゲートラインの走査方向と、下画面１Ｂにおけるゲートラインの走査方向とを一致させることができる。

　図１１に示す例では、第Ｎフレームの走査期間において、上画面１Ａの各画素１０に対してデータ信号を書き込んだ後、上画面１Ａの各ゲートラインを非走査状態にする休止期間を設けている。また、第Ｎフレームの走査期間において、下画面１Ｂの各画素１０に対してデータ信号を書き込んだ後、下画面１Ｂのゲートラインを非走査状態にする休止期間を設けている。

　実施の形態３では、ゲートドライバ２は、上画面１Ａの各ゲートラインを走査した後、下画面１Ｂの各ゲートラインの走査を休止期間の範囲内で遅延させた後に開始させる。

　第Ｎ＋１フレーム以降の各フレームについても同様であり、ゲートドライバ２は、上画面１Ａ及び下画面１Ｂにおける各ゲートラインの走査方向を同一方向とし、上画面１Ａと下画面１Ｂとの間で休止期間の範囲内で遅延時間を設けてゲートラインの走査を行う。

　この結果、実施の形態３に係る液晶表示装置では、上下方向に延びる縦線画像を左右方向にスクロール表示させた場合であっても、上画面１Ａ及び下画面１Ｂの境界においてズレが少ない略直線としてユーザに視認されるので、違和感の少ない表示画像を提供することができる。また、上画面１Ａと下画面１Ｂとの間でゲートラインの走査を遅延させるので、上画面１Ａ及び下画面１Ｂの双方において画素１０を駆動しない期間を設けることが可能となり、低消費電力化を図ることができる。

　（実施の形態４）
　実施の形態４では、上画面１Ａにおけるゲートラインの走査を終えて下画面１Ｂのゲートラインを走査する際、遅延時間を経た後に下画面１Ｂのゲートラインを走査する構成について説明する。
　なお、実施の形態４に係る液晶表示装置の構成は、実施の形態１で示した液晶表示装置の構成と同様であるため、その説明を省略することとする。

　図１２は実施の形態４に係る液晶表示パネル１の駆動シーケンスを説明する説明図である。ゲートドライバ２は、実施の形態２と同様に、第Ｎフレーム（図中Ｆｎで示すフレーム）の走査期間において、上画面１Ａ及び下画面１Ｂに配置されている１行目から４３２０行目の各ゲートラインに対し、１行目から４３２０行目まで順番に走査信号を供給する。これにより、上画面１Ａにおけるゲートラインの走査方向と、下画面１Ｂにおけるゲートラインの走査方向とを一致させることができる。

　図１２に示す例では、第Ｎフレームの走査期間において、上画面１Ａの各画素１０に対してデータ信号を書き込んだ後、上画面１Ａの各ゲートラインを非走査状態にする休止期間を設けている。また、第Ｎフレームの走査期間において、下画面１Ｂの各画素１０に対してデータ信号を書き込んだ後、下画面１Ｂのゲートラインを非走査状態にする休止期間を設けている。

　実施の形態４では、ゲートドライバ２は、上画面１Ａにおける各ゲートラインの走査期間及び休止期間（１垂直期間）を終えた後、下画面１Ｂの各ゲートラインの走査を開始させる。

　第Ｎ＋１フレーム以降の各フレームについても同様であり、ゲートドライバ２は、上画面１Ａ及び下画面１Ｂにおける各ゲートラインの走査方向を同一方向とし、上画面１Ａの走査期間及び休止期間が終了した後に、下画面１Ｂにおける各ゲートラインの走査を開始させる。

　この結果、実施の形態４に係る液晶表示装置では、上下方向に延びる縦線画像を左右方向にスクロール表示させた場合であっても、上画面１Ａ及び下画面１Ｂの境界においてズレが少ない略直線としてユーザに視認されるので、違和感の少ない表示画像を提供することができる。また、実施の形態４では、画素１０を駆動しない期間が実施の形態３と比較して長いので、更なる低消費電力化を実現することができる。

　（実施の形態５）
　実施の形態５では、各走査ラインの走査期間終了後に、対応する保持容量Ｃ２の電位を変化させることにより液晶容量Ｃ１の極性反転駆動（ＣＳ駆動）を行う構成について説明する。

　図１３は実施の形態５に係る各画素１０の構成例を説明する回路図である。各画素１０は、スイッチング素子１１と、画素電極１２とを備える。スイッチング素子１１は、例えばＴＦＴであり、そのドレインがソースラインに接続され、ソースが画素電極１２に接続されている。また、スイッチング素子１１のゲートはゲートラインに接続されている。スイッチング素子１１は、ゲートラインに供給される走査信号に応じてオン／オフの状態が切り替わり、画素電極１２をソースラインから電気的に切り離したり、画素電極１２をソースラインに電気的に接続したりすることが可能である。

　また、実施の形態５では、保持容量Ｃ２に接続された保持容量ラインを備え、走査期間中に液晶容量Ｃ１に書き込んだデータ信号とは逆極性の容量信号を、走査期間に続く休止期間中に保持容量Ｃ２に書き込む。なお、容量信号は、ゲートドライバ２、または、ゲートドライバ２とは独立した保持容量ドライバ（不図示）により供給される。

　以上のように、実施の形態５では、休止期間中に逆極性の電圧を保持容量Ｃ２に書き込むので、液晶容量Ｃ１に書き込むべきデータ信号の電圧振幅を低減することができ、更なる低消費電力化を図ることができる。

　今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

　１　液晶表示パネル
　２　ゲートドライバ（走査部）
　３Ａ　上側ソースドライバ（第１駆動部）
　３Ｂ　下側ソースドライバ（第２駆動部）
　４　電源回路
　５　画像メモリ
　６　制御回路
　１０　画素
　１１　スイッチング素子
　１２　画素電極
　１３　対向電極

Claims

　表示領域内にマトリクス状に配置され、夫々が画素電極及びスイッチング素子を備える複数の画素と、前記表示領域を前記画素の列方向に二分割した一方の領域内の各画素に書き込むべきデータ信号を第１ソースライン群を通じて供給する第１駆動部と、他方の領域内の各画素に書き込むべきデータ信号を第２ソースライン群を通じて供給する第２駆動部と、各画素が備える画素電極と各ソースラインとの間の導通を制御するための走査信号をゲートライン群を通じて各画素のスイッチング素子へ供給する走査部とを備え、各領域内の隣り合う画素間でデータ信号の極性を反転させることにより、ドット反転駆動を行う液晶表示装置において、
　前記第１及び第２ソースライン群は、各領域内の１つの画素列につき、各画素の列方向の並び順にて各スイッチング素子が交互に結線される２本のソースラインを含み、
　前記第１及び第２領域を隔てて隣り合う２つの画素に書き込むデータ信号の極性が同極性となるように、奇数行に配置された各画素におけるスイッチング素子とソースラインとの結線構造、及び偶数行に配置された各画素におけるスイッチング素子とソースラインとの結線構造を、前記第１領域と前記第２領域との間で入れ替えてある
　ことを特徴とする液晶表示装置。
　前記走査部による各ゲートラインの走査方向を前記第１領域と前記第２領域との間で同一にしてあることを特徴とする請求項１に記載の液晶表示装置。
　各領域毎に、前記走査部より走査信号を供給する走査期間と、前記走査部より走査信号を供給しない休止期間とを設けてあり、
　前記走査部は、前記第１及び第２領域内の各ゲートラインに対する走査を前記第１及び第２領域間で遅延させることなく連続的に行う
　ことを特徴とする請求項１又は請求項２に記載の液晶表示装置。
　各領域毎に、前記走査部より走査信号を供給する走査期間と、前記走査部より走査信号を供給しない休止期間とを設けてあり、
　前記走査部は、前記第２領域内の各ゲートラインに対する走査を、前記第１領域における休止期間の範囲内で遅延させた後に開始する
　ことを特徴とする請求項１又は請求項２に記載の液晶表示装置。
　各画素が備える液晶容量に並列に接続された保持容量に対して、前記走査期間中に各液晶容量に供給するデータ信号とは逆極性の容量信号を供給する保持容量駆動部
　を備えることを特徴とする請求項３又は請求項４に記載の液晶表示装置。
　前記第１及び第２駆動部は、各画素の画素電極へ書き込むデータ信号の極性をｎフレーム（ｎは１以上の整数）毎に反転させる
　ことを特徴とする請求項１から請求項４の何れか１つに記載の液晶表示装置。
　前記画素は、ＲＧＢ（R : Red, G : Green, B : Blue）又はＲＧＢＹ（R : Red, G : Green, B : Blue, Y : Yellow）の各色に対応した複数のサブ画素を含む
　ことを特徴とする請求項１から請求項６の何れか１つに記載の液晶表示装置。